JP2004349716A - Manufacturing method of plate member and semiconductor device - Google Patents
Manufacturing method of plate member and semiconductor device Download PDFInfo
- Publication number
- JP2004349716A JP2004349716A JP2004205026A JP2004205026A JP2004349716A JP 2004349716 A JP2004349716 A JP 2004349716A JP 2004205026 A JP2004205026 A JP 2004205026A JP 2004205026 A JP2004205026 A JP 2004205026A JP 2004349716 A JP2004349716 A JP 2004349716A
- Authority
- JP
- Japan
- Prior art keywords
- plate
- conductive
- semiconductor element
- bonding pad
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 129
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 238000000605 extraction Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 21
- 229920005989 resin Polymers 0.000 claims description 64
- 239000011347 resin Substances 0.000 claims description 64
- 239000000463 material Substances 0.000 claims description 29
- 238000007789 sealing Methods 0.000 claims description 16
- 239000011888 foil Substances 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 229910017767 Cu—Al Inorganic materials 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 5
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 70
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 239000000758 substrate Substances 0.000 description 19
- 229910000679 solder Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 230000000694 effects Effects 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 238000000926 separation method Methods 0.000 description 10
- 239000010931 gold Substances 0.000 description 9
- 239000010949 copper Substances 0.000 description 8
- 238000005498 polishing Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000005219 brazing Methods 0.000 description 5
- 238000006073 displacement reaction Methods 0.000 description 5
- 238000003825 pressing Methods 0.000 description 5
- 229910001111 Fine metal Inorganic materials 0.000 description 4
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 4
- 238000001746 injection moulding Methods 0.000 description 4
- 238000001721 transfer moulding Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 239000000725 suspension Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229960003280 cupric chloride Drugs 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012776 electronic material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 235000019219 chocolate Nutrition 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、板状体および半導体装置の製造方法に関するものであり、特にBGA(Ball Grid Array)構造の問題を解決するものである。 The present invention relates to a method for manufacturing a plate-like body and a semiconductor device, and particularly to solving the problem of a BGA (Ball Grid Array) structure.
近年、ICパッケージは携帯機器や小型・高密度実装機器への採用が進み、従来のICパッケージとその実装概念が大きく変わろうとしている。詳細は、例えば電子材料(1998年9月号22頁〜)の特集「CSP技術とそれを支える実装材料・装置」で述べられている。 In recent years, the adoption of IC packages in portable devices and small-sized / high-density mounting devices has been advanced, and the concept of mounting the conventional IC packages and that of the conventional IC packages is about to change significantly. The details are described in, for example, a special issue “CSP technology and mounting materials and devices supporting the same” in Electronic Materials (September 1998, p. 22-).
図15は、フレキシブルシート50をインターポーザー基板として採用するBGAに関するものであり、図15Aは、平面図、図15Bは、A−A線における断面図である。 FIG. 15 relates to a BGA employing the flexible sheet 50 as an interposer substrate. FIG. 15A is a plan view, and FIG. 15B is a cross-sectional view taken along line AA.
このフレキシブルシート50の上には、接着剤を介して銅箔パターン51が貼り合わされている。このフレキシブルシート50上には、ICチップ52が固着され、このICチップ52の周囲にボンディング用パッド53が前記銅箔で形成されている。またこのボンディング用パッド53と一体で形成される配線54を介して半田ボール接続用パッド55が形成され、この半田ボール接続用パッド55に半田ボール56が形成されている。
On this flexible sheet 50, a
図15Aでは、フレキシブルシート50が外側の実線で示され、太線の矩形がICチップ52である。図からも明らかなように、このICチップ52の周囲に形成されたボンディング用パッド群53…の内側には、半田ボール接続用パッド群55…マトリックス状に分散されて形成されている。
In FIG. 15A, the flexible sheet 50 is indicated by an outer solid line, and a bold rectangle is the
この半田ボール接続用パッド群55…の裏側は、フレキシブルシート50が加工されて開口部57が設けられており、この開口部57を介して半田ボール56が形成されている。
前述したフレキシブルシート50は、セラミック基板、プリント基板等と同様に基板として活用されるものであり、これら基板の中で最も薄くできる部材である。しかしフレキシブルシートの価格は、セラミック基板やプリント基板の価格から比べて高く、しかも開口部57の加工費を含めるとBGAのコストを大幅に上昇させてしまう問題があった。 The above-described flexible sheet 50 is used as a substrate similarly to a ceramic substrate, a printed substrate, or the like, and is the thinnest member among these substrates. However, the cost of the flexible sheet is higher than the price of the ceramic substrate or the printed circuit board, and there is a problem that the cost of the BGA is significantly increased when the processing cost of the opening 57 is included.
また携帯機器に実装される半導体装置は、より薄型・軽量が望まれており、前述したBGAも薄型・軽量が望まれていた。しかしCu箔パターンを形成する工程、ICチップ52を搭載する工程、更には金属細線58をボンディングする工程を考えると、フレキシブルシート50は、支持基板として採用しなければならない部材であり、フレキシブルシート50を無くすことは、製造方法から考えても不可能であった。
Further, a semiconductor device mounted on a portable device is desired to be thinner and lighter, and the BGA is also desired to be thinner and lighter. However, considering the step of forming the Cu foil pattern, the step of mounting the
更には、Cu箔パターンは、フレキシブルシート50の上に接着剤で貼り合わされており、このCu箔パターンが変形したり剥がれたりする問題もあった。特にICチップ52のパッド数は、年々その数が増え、これをBGAで実現しようとすれば、Cu箔パターンを微細化する必要がっあった。それにより配線54、ボンディングパッド53の接着面積が減少し、Cu箔パターンが変形したり剥がれたりする問題が更に発生する問題があった。
Further, the Cu foil pattern is bonded on the flexible sheet 50 with an adhesive, and there is a problem that the Cu foil pattern is deformed or peeled off. In particular, the number of pads of the
更に製造工程を考えると、半導体メーカーが、所定のパターンデータをフレキシブルシートメーカーに伝え、フレキシブルシートメーカーがパターン化してフレキシブルシートを製造し、この完成されたフレキシブルシートを半導体メーカーが購入するため、BGAを製造するまでに非常に時間がかかる問題があった。従って、半導体メーカーは、前記BGAを短い納期でユーザーに納めることができない問題もあった。 Considering the manufacturing process further, a semiconductor maker transmits predetermined pattern data to a flexible sheet maker, the flexible sheet maker makes a pattern and manufactures a flexible sheet, and the semiconductor maker purchases the completed flexible sheet. There is a problem that it takes a very long time to manufacture the. Therefore, there is a problem that the semiconductor maker cannot deliver the BGA to the user in a short delivery time.
またフレキシブルシート50が介在するためICチップ52の放熱性が悪い問題もあった。
There is also a problem that the heat dissipation of the
本発明は、前述した多くの課題に鑑みて成され、第1に、平坦面から成る第1の表面と、前記第1の表面に対向して設けられ、平坦面から成る第2の表面とを有する板状体であり、
前記第2の表面には、半導体素子搭載領域の周辺に設けられたボンディングパッド、このボンディングパッドと一体で前記半導体素子搭載領域に延在される配線およびこの配線と一体で設けられた外部取り出し用電極と実質同一パターンの第1の導電被膜が形成されることで解決するものである。
The present invention has been made in view of the above-mentioned many problems, and firstly, has a first surface formed of a flat surface, and a second surface provided opposite to the first surface and formed of a flat surface. A plate-like body having
A bonding pad provided on the periphery of the semiconductor element mounting area on the second surface, a wiring extending integrally with the bonding pad to the semiconductor element mounting area, and an external take-out provided integrally with the wiring; The problem is solved by forming the first conductive film having substantially the same pattern as the electrode.
第2に、平坦面から成る第1の表面と、前記第1の表面に対向して設けられ、平坦面から成る第2の表面とを有する板状体であり、
前記第2の表面には、半導体素子搭載領域の周辺に設けられたボンディングパッド、このボンディングパッドと一体で前記半導体素子搭載領域に延在される配線およびこの配線と一体で設けられた外部取り出し用電極と実質同一パターンのホトレジストが形成されることで解決するものである。
Second, a plate-like body having a first surface formed of a flat surface, and a second surface formed of a flat surface provided to face the first surface,
A bonding pad provided on the periphery of the semiconductor element mounting area on the second surface, a wiring extending integrally with the bonding pad to the semiconductor element mounting area, and an external take-out provided integrally with the wiring; The problem is solved by forming a photoresist having substantially the same pattern as the electrodes.
第3に、前記ボンディングパッドに対応する領域には、導電被膜が設けられ、これを被覆するように前記ホトレジストが形成されることで解決するものである。 Third, the problem is solved by providing a conductive film in a region corresponding to the bonding pad and forming the photoresist so as to cover the conductive film.
板状体に形成された導電被膜またはホトレジストを介してハーフエッチングすることにより、板状体で支持された導電パターンを形成することができる。よって半導体メーカーは、ホトリソグラフィ設備を有することで、独自に板状体から半導体装置までを一貫して製造することが可能となる。 By conducting half-etching via a conductive film or a photoresist formed on the plate, a conductive pattern supported by the plate can be formed. Therefore, a semiconductor maker can independently manufacture a plate-shaped body to a semiconductor device independently by having a photolithography facility.
また半導体素子の固着、金属細線を使った電気的接続、絶縁性樹脂を使った封止工程は、この板状体を支持基板として採用することができ、従来のような支持基板としてのフレキシブルシートが不要となった。特にボンディングパッドは、微細でアイランド状に存在し、配線は、長く細いので、不安定な状態で配置されるが、板状体と一体であるため、反りや剥がれ等の変形を無くすことができる。 In addition, the fixing of the semiconductor element, the electrical connection using a thin metal wire, and the sealing process using an insulating resin can use this plate-shaped body as a support substrate, and a flexible sheet as a conventional support substrate can be used. Became unnecessary. In particular, the bonding pad exists in a fine and island-like manner, and the wiring is long and thin, so that the wiring is arranged in an unstable state. However, since the wiring is integrated with the plate-like body, deformation such as warpage or peeling can be eliminated. .
また板状体のパターンを表から裏までプレスやエッチングで抜かず、途中で止めるハーフエッチングを行うことにより、導電パターンの間隔を狭める事ができ、より微細なパターンが形成できる。更には、絶縁性樹脂を封止して完全に固定した後、板状体の裏面を研磨やエッチングする事でパッドおよび配線の分離が可能となり、位置ずれも無く所定の位置に配置することができ、しかも配線を長く引き回しても変形無く配置することができる。 In addition, by performing half etching in which the pattern of the plate-like body is stopped halfway without being removed by pressing or etching from the front to the back, the interval between the conductive patterns can be narrowed, and a finer pattern can be formed. Furthermore, after the insulating resin is completely sealed and fixed, the back surface of the plate-like body is polished or etched so that the pads and the wiring can be separated from each other. The wiring can be arranged without deformation even if the wiring is drawn long.
またホトレジストをマスクとしてハーフエッチングする場合、ボンディングパッドの部分に導電被膜を残すことで、次の工程でワイヤーボンディングが容易に実現できる。 In the case of half-etching using a photoresist as a mask, wire bonding can be easily realized in the next step by leaving a conductive film on a bonding pad portion.
第4に、前記板状体の相対向する側辺には、ガイドピンと実質同一のパターンまたは前記ガイドピンが挿入されるガイド孔が形成されることで解決するものであり、モールド時に、前記板状体の金型実装が精度高く実施できる。 Fourth, the problem is solved by forming a guide hole into which the guide pins are inserted in substantially the same pattern as the guide pins on opposite sides of the plate-like body. The die can be mounted with high precision.
第5に、前記板状体は、導電箔で成り、前記導電被膜は、前記導電箔の材料とは異なる材料より成ることで解決するものである。 Fifth, the problem is solved in that the plate-like body is made of a conductive foil, and the conductive coating is made of a material different from the material of the conductive foil.
導電被膜を形成することで、凸部の側面が湾曲になり、更には導電被膜自身にひさしが形成される。寄って導電パターンであるボンディングパッドや配線がアンカー効果をもって絶縁性樹脂に埋め込まれる。 By forming the conductive film, the side surface of the convex portion becomes curved, and further, the eaves are formed on the conductive film itself. The bonding pads and wirings, which are conductive patterns, are buried in the insulating resin with an anchor effect.
第6に、平坦面から成る第1の表面と、所望の高さに形成された凸部を有し、前記第1の表面に対向して成る第2の表面とを有する板状体であり、
前記凸部は、半導体素子搭載領域の周辺に設けられたボンディングパッド、このボンディングパッドと一体で前記半導体素子搭載領域に延在される配線およびこの配線と一体で設けられた外部取り出し用電極を構成することで解決するものである。
Sixth, a plate-like body having a first surface formed of a flat surface, and a second surface having a convex portion formed at a desired height and facing the first surface. ,
The protruding portion forms a bonding pad provided around the semiconductor element mounting area, a wiring extending integrally with the bonding pad to the semiconductor element mounting area, and an external extraction electrode provided integrally with the wiring. This will solve the problem.
第7に、前記凸部の表面は、導電被膜が設けられることで解決するものである。 Seventh, the problem is solved by providing a conductive film on the surface of the projection.
第8に、少なくとも前記ボンディングパッドに対応する領域に、導電被膜が設けられることで解決するものである。 Eighth, the problem is solved by providing a conductive film at least in a region corresponding to the bonding pad.
第9に、前記板状体は、導電箔で成り、前記導電被膜は、前記導電箔の材料とは異なる材料より成ることで解決するものである。 Ninth, the problem is solved in that the plate-like body is made of a conductive foil and the conductive coating is made of a material different from the material of the conductive foil.
凸部で導電パターンを構成した板状体は、半導体素子の実装、パッドとの電気的接続および封止等が、半導体メーカーの後工程の設備で可能となる。従って従来のリードフレームと同様に、板状体を例えばメーカーから供給し、半導体メーカーがBGA型の半導体装置を製造することができる。 The plate-like body having the conductive pattern formed by the protrusions enables mounting of a semiconductor element, electrical connection with a pad, sealing, and the like by using a post-process facility of a semiconductor maker. Therefore, as in the case of a conventional lead frame, a plate-like body can be supplied from, for example, a manufacturer, and a semiconductor manufacturer can manufacture a BGA type semiconductor device.
また半導体素子の固着、金属細線を使った電気的接続、絶縁性樹脂を使った封止は、この板状体を支持基板として採用することができ、従来のようなフレキシブルシートをなくすことができる。特にボンディングパッドは、アイランド状に存在したり、不安定な状態で配置されるが、板状体と一体であるため、反りや剥がれ等の変形を無くすことができる。更に配線も長く延在され、反り、ねじれ等を発生するものであるが、板状体と一体であるため、これらの問題を解決することができる。 In addition, the fixing of the semiconductor element, the electrical connection using a thin metal wire, and the sealing using an insulating resin can employ this plate-like body as a support substrate, and can eliminate a conventional flexible sheet. . Particularly, the bonding pads exist in an island shape or are arranged in an unstable state, but since they are integrated with the plate-like body, deformation such as warpage or peeling can be eliminated. Further, the wiring is extended for a long time, causing warping, twisting and the like. However, since the wiring is integrated with the plate-like body, these problems can be solved.
またハーフエッチングで構成しているため、パッドまたは配線等の間隔を狭める事ができ、より微細なパターンが形成できる。更には、絶縁性樹脂を封止して完全に固定した後、板状体の裏面を研磨やエッチングする事でパッド、ダイパッドおよび配線の分離が可能となり、位置ずれも無く所定の位置に配置することができる。 Further, since the structure is formed by half etching, the interval between pads or wirings can be reduced, and a finer pattern can be formed. Furthermore, after the insulating resin is completely sealed and fixed, the pad, die pad and wiring can be separated by polishing or etching the back surface of the plate-like body, and the plate-like body is arranged at a predetermined position without displacement. be able to.
第10に、前記板状体の相対向する側辺には、ガイドピンと実質同一のパターンの凸部または前記ガイドピンが挿入されるガイド孔が形成されることで解決するものである。 Tenthly, the problem is solved by forming protrusions having substantially the same pattern as the guide pins or guide holes into which the guide pins are inserted, on opposite sides of the plate-like body.
第11に、前記板状体には、前記凸部から成る所定のパターンがマトリックス状に配置されることで解決するものであり、大量生産が可能となる。 Eleventh, the problem is solved by arranging a predetermined pattern composed of the convex portions in a matrix on the plate-like body, which enables mass production.
第12に、前記板状体は、Cu、Al、Fe−Ni合金、Cu−Alの積層体またはAl−Cu−Alの積層体から成ることで解決するものである。 Twelfth, the problem is solved by forming the plate-like body from a laminate of Cu, Al, Fe-Ni alloy, Cu-Al or a laminate of Al-Cu-Al.
第13に、前記凸部の側面は、アンカー構造を有することで解決するものである。 Thirteenth, the problem can be solved by providing the side surface of the projection with an anchor structure.
第14に、前記導電被膜は、前記凸部の上面でひさしを構成することで解決するものである。 Fourteenth, the conductive film can be solved by forming an eave on the upper surface of the projection.
第15に、前記導電被膜は、Ni、Au、AgまたはPdから成ることで、アンカー効果を持たせることができ、同時にワイヤーボンディング、ダイボンディングが可能となる。 Fifteenth, since the conductive film is made of Ni, Au, Ag or Pd, it can have an anchor effect, and at the same time, wire bonding and die bonding can be performed.
第16に、樹脂封止領域に対応する全面に渡り平坦な裏面と、前記裏面から所定の厚みでシート状に形成され、上金型との当接領域で囲まれる領域に、
半導体素子搭載領域の周辺に設けられたボンディングパッド、このボンディングパッドと一体で前記半導体素子搭載領域に延在される配線およびこの配線と一体で設けられた外部取り出し用電極となる凸部が形成されている表面を有する板状体であり、
少なくとも前記上金型との当接領域で囲まれる領域は、前記表面および前記上金型で密閉空間を構成する事で解決するものである。
Sixteenth, a flat back surface over the entire surface corresponding to the resin sealing region, and a region formed in a sheet shape with a predetermined thickness from the back surface and surrounded by a contact region with the upper mold,
A bonding pad provided around the semiconductor element mounting area, a wiring extending integrally with the bonding pad to the semiconductor element mounting area, and a projection serving as an external extraction electrode provided integrally with the wiring are formed. Plate-like body having a surface that is
At least the region surrounded by the contact region with the upper mold is solved by forming a closed space by the surface and the upper mold.
第17に、樹脂封止領域に対応する全面に渡り平坦な裏面と、前記裏面から所定の厚みでシート状に形成され、上金型との当接領域で囲まれる領域に設けられたボンディングパッド、このボンディングパッドと一体で前記半導体素子搭載領域に延在される配線およびこの配線と一体で設けられた外部取り出し用電極となる凸部が形成されている表面を有する板状体を用意し、
前記半導体素子搭載領域に半導体素子を搭載するとともに、前記ボンディングパッドと前記半導体素子を電気的に接続し、
前記板状体を金型に搭載し、前記板状体と前記上金型で構成される空間に樹脂を充填し、
前記充填された樹脂の裏面に露出する板状体を取り除いて前記凸部をそれぞれ分離する工程とを有することで解決するものである。
Seventeenth, a flat back surface over the entire surface corresponding to the resin sealing region, and a bonding pad formed in a sheet shape with a predetermined thickness from the back surface and provided in a region surrounded by a contact region with the upper mold. Preparing a plate-shaped body having a surface on which a wiring extending integrally with the bonding pad and extending to the semiconductor element mounting region and a projection serving as an external extraction electrode provided integrally with the wiring are formed;
A semiconductor element is mounted on the semiconductor element mounting area, and the bonding pad and the semiconductor element are electrically connected,
The plate-shaped body is mounted on a mold, and a space formed by the plate-shaped body and the upper mold is filled with a resin.
A step of removing the plate-like body exposed on the back surface of the filled resin and separating each of the protrusions.
第18に、前記樹脂封止領域に対応する前記板状体の裏面の全域は、下金型に当接されることを特徴とした請求項17に記載の半導体装置の製造方法。 18. The method of manufacturing a semiconductor device according to claim 17, wherein an entire area of the back surface of the plate-shaped body corresponding to the resin sealing area is brought into contact with a lower mold.
第19に、前記下金型の当接領域は、真空吸引手段が分散されて配置されることで解決するものである。 Nineteenthly, the contact area of the lower mold is solved by dispersing and arranging vacuum suction means.
板状体は、シート状に形成されるため、板状体の裏面は下金型に全面に渡り当接され、しかもパッド等の導電パターンは、前記密閉空間内に配置されるため、バリを板状体裏面に排出することが全くない。 Since the plate-like body is formed in a sheet shape, the back surface of the plate-like body is in contact with the lower mold over the entire surface, and the conductive patterns such as pads are arranged in the closed space. There is no discharge to the back of the plate.
以上、導電パターン、半導体素子およびこれらを封止する絶縁性樹脂で構成され、フレキシブルシートを無くすことができるため、半導体装置の薄型・軽量化が実現できる。しかも導電路が埋め込まれ、また導電箔の表面に導電被膜を形成することにより、表面にひさしを有するボンディングパッドや配線を形成することができ、アンカー効果を発生させることができることで導電パターンの反り、抜け等の変形を抑えたBGA型の半導体装置が実現できる。 As described above, the semiconductor device is formed of the conductive pattern, the semiconductor element, and the insulating resin that seals them, and the flexible sheet can be eliminated. Therefore, a thin and lightweight semiconductor device can be realized. In addition, the conductive paths are buried, and the conductive coating is formed on the surface of the conductive foil, so that bonding pads and wiring having eaves on the surface can be formed, and the anchor effect can be generated, thereby warping the conductive pattern. Thus, a BGA type semiconductor device in which deformation such as omission is suppressed can be realized.
以上の説明から明らかなように、本発明の板状体は、導電被膜またはホトレジストを介して導電パターンをハーフエッチングできる構造を有する。更には板状体を表から裏まで、プレスやエッチングで抜かず、途中で止め導電パターンとして構成することもできる。このハーフエッチングが採用できる構造により、導電パターンの間隔を狭める事ができ、より微細なBGA構造の半導体装置用のパターンが可能となる。また第2のボンディングパッド、配線および外部取り出し用電極は板状体と一体で構成されるため、変形や反り等を抑制することができる。更には、絶縁性樹脂を封止して完全に固定した後、板状体の裏面を研磨やエッチングする事で導電パターンの分離が可能となり、位置ずれも無く所定の位置に導電パターンを配置することができる。しかもBGA構造の半導体装置に必要となる配線も何ら変形無く配置することができる。 As is clear from the above description, the plate-shaped body of the present invention has a structure capable of half-etching a conductive pattern via a conductive film or a photoresist. Further, the plate-like body may be formed as a conductive pattern from the front to the back without being removed by pressing or etching, but stopped halfway. With the structure that can adopt the half etching, the interval between the conductive patterns can be narrowed, and a finer pattern for a semiconductor device having a BGA structure can be obtained. In addition, since the second bonding pad, the wiring, and the external extraction electrode are integrally formed with the plate-like body, deformation, warpage, and the like can be suppressed. Furthermore, after the insulating resin is completely sealed and fixed, the conductive pattern can be separated by polishing or etching the back surface of the plate-like body, and the conductive pattern is arranged at a predetermined position without displacement. be able to. In addition, wiring required for a semiconductor device having a BGA structure can be arranged without any deformation.
また樹脂封止領域内に、導電パターン全域が配置されることで、従来型のリードフレームから発生したバリをなくすことができる。 In addition, by disposing the entire conductive pattern in the resin sealing region, burrs generated from the conventional lead frame can be eliminated.
またガイドピンと同一のパターンが形成されていることにより、絶縁性樹脂で封止する際に、ガイドピンとして開口させることができる。また前もってガイドピンを開口させておくことにより、封止用の金型のガイドピンに板状体をセットすることができ、位置精度の高い樹脂封止が可能となる。 In addition, since the same pattern as the guide pins is formed, it can be opened as a guide pin when sealing with an insulating resin. Further, by opening the guide pins in advance, the plate-like body can be set on the guide pins of the mold for sealing, and resin sealing with high positional accuracy can be performed.
また板状体をCuを主材料で構成し、導電被膜をNi、Ag、AuまたはPd等で構成すると、導電被膜をエッチングマスクとして活用することができ、更には、ハーフエッチングした際、その側面を湾曲構造にしたり、導電パターンの表面に導電被膜によるひさしを形成することができ、アンカー効果を持たせた構造とすることができる。従って絶縁性樹脂の裏面に位置する導電パターンの抜け、反りを防止することができる。 When the plate is made of Cu as the main material and the conductive film is made of Ni, Ag, Au or Pd or the like, the conductive film can be used as an etching mask. Can be formed into a curved structure, or a canopy of a conductive film can be formed on the surface of the conductive pattern, so that a structure having an anchor effect can be obtained. Therefore, it is possible to prevent the conductive pattern located on the back surface of the insulating resin from coming off and warping.
また板状体で製造される半導体装置は、半導体素子、導電パターンおよび絶縁性樹脂の必要最小限で構成され、資源に無駄のない半導体装置となる。よってコストを大幅に低減できる半導体装置を実現できる。またフレキシブルシート等の支持基板を採用しないため、支持基板の熱抵抗が無くなり、半導体素子の放熱性が向上される。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、非常に小型化、薄型化および軽量化された半導体装置を実現できる。 Further, a semiconductor device manufactured from a plate-like body is a semiconductor device which is composed of semiconductor elements, a conductive pattern and an insulating resin with a minimum necessary amount, and has no waste of resources. Therefore, a semiconductor device whose cost can be significantly reduced can be realized. In addition, since a support substrate such as a flexible sheet is not used, thermal resistance of the support substrate is eliminated, and heat dissipation of the semiconductor element is improved. Further, by setting the coating thickness of the insulating resin and the thickness of the conductive foil to optimal values, a very small, thin, and lightweight semiconductor device can be realized.
また導電パターンの裏面を絶縁性樹脂から露出しているため、導電パターンの裏面が直ちに外部との接続に供することができ、従来構造のフレキシブルシートの如くスルーホール等の加工を不要にできる利点を有する。 In addition, since the back surface of the conductive pattern is exposed from the insulating resin, the back surface of the conductive pattern can be immediately used for connection to the outside, so that there is no need to process through holes and the like as in a conventional flexible sheet. Have.
また本半導体装置は、分離溝の表面と導電パターンの表面は、実質一致している平坦な表面を有する構造となっており、狭ピッチQFP等を実装基板に実装しても、半導体装置自身をそのまま水平に移動できるので、外部取り出し用電極のずれの修正が極めて容易となる。 In addition, the semiconductor device has a structure in which the surface of the separation groove and the surface of the conductive pattern have a flat surface substantially matching each other. Since it can be moved horizontally as it is, it is extremely easy to correct the displacement of the external extraction electrode.
また導電パターンの側面が湾曲構造をしており、更には表面にひさしが形成できる。よってアンカー効果を発生させることができ、導電パターンの反り、抜けを防止することができる。 Further, the side surfaces of the conductive pattern have a curved structure, and further, eaves can be formed on the surface. Therefore, an anchor effect can be generated, and the conductive pattern can be prevented from warping or coming off.
また、絶縁性樹脂の被着時まで板状体で全体を支持し、導電パターンの分離、ダイシングは絶縁性樹脂が支持基板となる。従って、従来例で説明した如く、支持基板が要らなくなり、コスト的にも安価にできるメリットを有する。 Further, the whole is supported by the plate-shaped body until the insulating resin is applied, and the insulating resin is used as a supporting substrate for separation and dicing of the conductive pattern. Therefore, as described in the conventional example, there is an advantage that the support substrate is not required and the cost can be reduced.
本発明は、半導体チップの周辺にボンディングパッドを配置し、このボンディングパッドと一体の配線を使って外部取り出し用電極をマトリックス状に分散させて配置させる半導体装置に関するものである。一般に外部取り出し用電極に半田ボールを取り付けるたものがBGAと呼ばれているが、通常の半田付けで固着するものも含め、ここではBGA構造の半導体装置と呼ぶことにする。
板状体を説明する第1の実施の形態
図1Aは、従来型のフレキシブルシートを採用したBGAよりもその効果が優れ、より薄型のパッケージが実現できる板状体を示すものである。
The present invention relates to a semiconductor device in which bonding pads are arranged around a semiconductor chip, and external extraction electrodes are dispersed and arranged in a matrix using wiring integrated with the bonding pads. In general, a device in which a solder ball is attached to an external extraction electrode is called a BGA, but a device that is fixed by ordinary soldering is also referred to as a BGA-structured semiconductor device.
First Embodiment for Explaining a Plate FIG. 1A shows a plate which is more effective than a conventional BGA employing a flexible sheet and can realize a thinner package.
この板状体10は、図1Aに示すように、従来のBGAに於いて、フレキシブルシートに印刷される導電パターンが導電被膜11で形成されたものである。
As shown in FIG. 1A, the plate-shaped
つまり、平坦面から成る第1の表面12と、前記第1の表面12に対向して設けられ、平坦面から成る第2の表面13とを有する板状体10であり、
前記第2の表面13には、半導体素子搭載領域14の周辺に、第2のボンディングパッド17と実質同一パターンの第1の導電被膜11Aが形成されている。この導電被膜11Aは、図3に於いて示された半導体素子15上の第1のボンディングパッド16に対応して設けられ、第2のボンディングパッド17と実質同一パターンで形成されている。また前述した第2のボンディングパッド17と一体で設けられた配線18および外部取り出し用電極19と実質同一パターンの第2の導電被膜11B、第3の導電被膜11Cが形成されている。尚、この導電被膜11A〜11Cは、同一材料でも良いし、それぞれ異なる材料でも良い。ただし、導電被膜11A〜11Cは、後の製造方法で判るように耐エッチングマスクとして有効な材料が選択され、且つ導電被膜11Aの表面は、AuやAlから成る金属細線20がボールボンディング法や超音波ボンディング法で実施できる材料が選択される。
That is, the plate-shaped
On the
また図13〜の説明で判るが、半導体素子15としてフェイスダウン型の素子(SMD)を採用する場合、導電被膜11Aは、ロウ材、導電ペーストが固着できる材料が選択される。
As will be understood from the description of FIGS. 13 to 13, when a face-down type element (SMD) is used as the
この板状体10は、図1Bの様に、前記導電被膜11の代わりに、ホトレジスト等の耐エッチングマスクMSKが形成されても良い。この場合、金属細線を使ったボンディングまたはフェイスダウンボンディングが可能なように、少なくとも第2のボンディングパッド17に対応する部分に導電被膜20が形成され、この導電被膜を含む全パターンが、ホトレジストMSKで被覆される。
As shown in FIG. 1B, the plate-
本発明の特徴は、前記板状体10にある。後の説明から判るように、板状体10の導電被膜11またはホトレジストMSKを介してハーフエッチングし、これに半導体素子15を搭載し、絶縁性樹脂21で封止する。そして、第2のボンディングパッド、配線18および外部取り出し用電極19から構成される導電パターン22が分離されるまで、絶縁性樹脂21の裏面に露出している板状体10をエッチング、研磨または研削等で加工する。この製造方法を採用することにより、半導体装置は、半導体素子15、導電パターン22、この半導体素子15および導電パターン22を埋め込む絶縁性樹脂21の3つの材料で構成することができる。そしてこの板状体10は、最終的にBGA構造の半導体装置23として機能させることができる。
The feature of the present invention resides in the plate-
本構造の最大の特徴は、ハーフエッチングできるように板状体10の表面に導電被膜11または耐エッチングマスクMSKが形成されていることである。
The greatest feature of this structure is that a
一般に、エッチングは、縦方向にエッチングが進むにつれて、横方向にもエッチングが進む。例えば等方性エッチングの場合、この現象が顕著に現れ、縦方向のエッチング深さと横方向にエッチングされる長さは実質同一になる。また、異方性に於いて、横方向にエッチングされる長さは、等方性よりも非常に少ないが、前記横方向にエッチングされる。 Generally, as the etching progresses in the vertical direction, the etching also progresses in the horizontal direction. For example, in the case of isotropic etching, this phenomenon is conspicuous, and the etching depth in the vertical direction is substantially the same as the etching length in the horizontal direction. Also, in the anisotropy, the length etched in the lateral direction is much smaller than the isotropic, but is etched in the lateral direction.
例えば、図15の示すBGA構造の半導体装置に於いて、フレキシブルシート50上の導電パターン53〜55を形成する場合、貼り付けられたCu箔の表から裏まで貫通するようにパターンを抜く必要がある。しかし導電パターンの間は、横方向にもエッチングされ、導電パターン22と隣接する導電パターンとの間隔は、Cu箔厚との相関を持ち、ある限界の値よりも小さくすることができず、微細パターンの形成が難しかった。これはエッチング型のリードフレームを採用してBGA構造の半導体装置を実現する場合でも同様な現象が発生する。またプレスでリードフレームを抜く場合でも、リードフレームの厚みがほぼリードフレームパターンの最小間隔となり、微細パターンに限界があった。 For example, in the case of forming the conductive patterns 53 to 55 on the flexible sheet 50 in the semiconductor device having the BGA structure shown in FIG. 15, it is necessary to remove the pattern so as to penetrate from the front to the back of the attached Cu foil. is there. However, the space between the conductive patterns is also etched in the lateral direction, and the distance between the conductive pattern 22 and the adjacent conductive pattern has a correlation with the Cu foil thickness, and cannot be smaller than a certain limit value. It was difficult to form a pattern. The same phenomenon occurs when a semiconductor device having a BGA structure is realized by using an etching type lead frame. Also, even when the lead frame is pulled out by pressing, the thickness of the lead frame is almost the minimum distance between the lead frame patterns, and there is a limit to the fine pattern.
しかし板状体10に導電被膜11または耐エッチングマスクMSKを形成し、その後、微細パターン形成に適した深さにハーフエッチングすれば、横方向のエッチング量を抑制することができ、より微細の導電パターン22を実現することができる。
However, if the
例えば、2オンス(70μm)の厚みの板状体10に、パターニングされた導電被膜としてNi、Ag、AuまたはPd等の導電被膜11を形成し、これをマスクにして完全に貫通するまでエッチングすると、導電パターンの間隔は、一番狭くしたもので、実質70μmとなってしまう。しかし導電被膜11を耐エッチングマスクとして活用し、35μmの深さまで板状体10をエッチングすれば、導電パターンの間隔は、実質35μmまで狭く加工することができる。つまり2倍の実装効率を実現できる訳である。この微細パターンは、板状体10に対してハーフエッチングの深さが浅くなればなる程、より微細パターンが可能となる。
For example, a
また本発明の板状体10に於いて、エッチング設備、量産性、製造コストを考えるとウェットエッチングが好ましい。しかしウェットエッチングは、非異方性であり、横方向のエッチングが比較的多い。従って導電被膜11や耐エッチングマスクMSKを使ったハーフエッチングは、より微細な導電パターン22の形成に優れる。
In addition, in the plate-
また本発明の板状体10では、ハーフエッチングされた導電パターン22は板状体10と一体で成るため、板状体10が固定されている限り、導電パターン22がずれたり、反ったりすることは無くなる。従って、第2のボンディングパッド17へのボンディングも安定してできる特徴を有する。
Further, in the plate-shaped
更に、前述したリードフレームで形成するBGA構造の半導体装置では、導電パターンを吊りリードで支持する必要があるが、本発明では不要である。よって、吊りリードとの交差を考えることなく、任意の位置に導電パターン22を配置する事ができるようになり、導電パターン22の設計が容易になるメリットを有する。 Furthermore, in the semiconductor device having the BGA structure formed by the above-described lead frame, the conductive pattern needs to be supported by the suspension lead, but is not required in the present invention. Therefore, the conductive pattern 22 can be arranged at an arbitrary position without considering the intersection with the suspension lead, and there is an advantage that the design of the conductive pattern 22 is facilitated.
また板状体10にガイド孔24を設けると、金型に板状体10を搭載する際に便利である。
Providing the guide hole 24 in the
このガイド孔24は、ガイドピンと実質同一形状で、対応する位置に、導電被膜またはホトレジストで円形にパターニングされて、モールドの前に、このパターンに沿ってドリル、パンチングまたはエッチング等で開口しても良い。また前もって開口されたものを用意しても良い。このガイド孔24に金型のガイドピンを挿入することで、位置精度の高いモールドが可能となる。 The guide hole 24 has substantially the same shape as the guide pin, is circularly patterned at a corresponding position with a conductive film or photoresist, and is opened along the pattern by drilling, punching, etching, or the like before molding. good. Alternatively, a device that has been opened in advance may be prepared. By inserting the guide pins of the mold into the guide holes 24, it is possible to mold with high positional accuracy.
前述したように、導電パターン22は、導電被膜11または耐エッチングマスクMSKを介してハーフエッチングされることにより現れ、これは、従来のフレキシブルシートまたは従来のリードフレームとして採用する事が可能となる。
As described above, the conductive pattern 22 appears by being half-etched via the
半導体装置メーカーは、一般的に前工程と後工程に分かれて工場があり、本板状体10を採用してモールドする後工程では、通常エッチング設備が設置されていない。従って導電被膜11の成膜設備、エッチング設備を設置することにより、リードフレームを製造する金属材料メーカーから導電被膜11または耐エッチングマスクMSKが形成された板状体10を購入する事で、半導体メーカーは、この板状体10を用いたBGA構造の半導体装置23の製造が可能となる。
A semiconductor device maker generally has a factory that is divided into a pre-process and a post-process. In a post-process in which the present plate-shaped
尚、導電パターン22は、図1Cに示すように、一端から他端まで実質一定の幅を持った配線の如き形状でも良い。また図1A、図1Bのパッド11Aや電極11Cを円形や矩形としたが、形状は任意である。
板状体を説明する第2の実施の形態
この板状体30は、図2に示すように、前記導電被膜11または耐エッチングマスクMSKを介してハーフエッチングされ、導電パターン22が凸状に形成されたものである。
The conductive pattern 22 may have a shape like a wiring having a substantially constant width from one end to the other end as shown in FIG. 1C. Although the
2. Second Embodiment for Explaining Plate-like Body As shown in FIG. 2, this plate-
つまり、平坦面から成る第1の表面12と、所望の高さに形成された凸部31を有し、前記第1の表面12に対向して成る第2の表面13とを有する板状体30であり、
前記凸部31は、半導体素子搭載領域14の周囲に設けられた第2のボンディングパッド17、この第2のボンディングパッドと一体の配線18およびこの配線と一体の外部取り出し用電極19を構成するものである。
That is, a plate-like body having a first surface 12 formed of a flat surface, and a
The protrusions 31 constitute a second bonding pad 17 provided around the semiconductor element mounting area 14, a
本板状体30は、第1の実施の形態で説明した板状体10の構成、効果と、実質的に同一である。違いは、導電パターン22がハーフエッチングされている点である。
The plate-
よってここでは、ハーフエッチングされている点について述べる。つまり、半導体メーカー、特に後工程は、Cuから成る板状体10のメッキ設備、エッチング等のリソグラフィ設備を有していない。従ってハーフエッチングにより、凸部から成る導電パターン22を有した板状体30を購入すれば、板状体30は、従来のリードフレームと同様の取り扱いが可能となり、後工程の既存の設備でBGA構造の半導体装置23の製造が可能となる。
Therefore, here, the point that the half-etching is performed will be described. That is, the semiconductor maker, especially the post-process, does not have lithography equipment for plating and etching the plate-
尚、凸部から成る導電パターン22は、板状体10をプレスしても可能である。プレスの場合は、第1の表面12が飛び出すため、必要により第1の表面12を研磨・研削等で平坦にする必要がある。
板状体を採用した半導体装置の製造方法を説明する第3の実施の形態
前述した板状体10または30を採用し、BGA構造の半導体装置23が製造されるまでを図1〜図4を採用して説明する。尚、図1Aの板状体10をハーフエッチングしたものが図2Aであり、図1Bの板状体10をハーフエッチングしたものが図2Bである。更に図1Cの板状体10をハーフエッチングしたものが図2Cである。また図3以降は、図1A、図2Aを採用して製造したものとして説明している。
In addition, the conductive pattern 22 including the convex portion can be formed by pressing the plate-
Third Embodiment Explaining a Manufacturing Method of a Semiconductor Device Employing a Plate Body FIGS. 1 to 4 show a process until a semiconductor device 23 having a BGA structure is manufactured using the above-described
まず図1の様に板状体10を用意する。この板状体10は、第1の表面12、第2の表面13は、平坦であり、更に第2の表面13に導電パターン22が形取られた導電被膜11またはホトレジスト等の耐エッチングマスクMSKが形成されている。尚、図1Aは、導電パターン22の全面に導電被膜11が形成され、導電被膜11を斜線でハッチングした。また図1Bは、導電被膜11の代わりにホトレジストMSKを採用したものであり、ホトレジストMSKは、少なくとも第2のボンディングパッド17に対応する部分に形成された導電被膜11Aを被覆している。尚、ホトレジストMSKは、点でハッチングした(以上図1を参照)
続いて、前記導電被膜11またはホトレジストMSKを介して板状体10をハーフエッチングする。エッチング深さは、板状体10の厚みよりも浅い。尚、エッチングの深さが浅ければ浅いほど、微細パターンの形成が可能である。
First, a plate-
Subsequently, the plate-
そしてハーフエッチングすることにより、図2のように導電パターン22が板状体10の第2の表面13に凸状に現れる。尚、板状体10は、Cu材、Al材、Fe−Ni合金材、Cu−Alの積層体、Al−Cu−Alの積層体でも良い。特に、Al−Cu−Alの積層体は、熱膨張係数の差により発生する反りを防止できる。
Then, by half-etching, the conductive pattern 22 appears on the
例えば、半導体メーカーに於いて、後工程にエッチング設備が有れば、リードフレームメーカーから図1の板状体10を購入し、また後工程にエッチング設備が無ければ、ハーフエッチングされて導電パターンが凸状になった板状体30を購入することで、以下の工程に移行することができる。(以上図2を参照)
続いて半導体素子搭載領域14に半導体素子15を固着し、半導体素子15の第1のボンディングパッド16と第2のボンディングパッド17を電気的に接続する。図面では、半導体素子15がフェィスアップで実装されるため、接続手段として金属細線26が採用される。尚、フェイスダウンで実装する場合、接続手段は、半田バンプ、半田ボール等のロウ材、Ag、Au等の導電ペースト、導電ボールまたは異方性導電性樹脂等が考えられる。
For example, if a semiconductor maker has an etching facility in a post-process, the plate-
Subsequently, the
このボンデイングに於いて、第2のボンディングパッド17は板状体30と一体であり、しかも板状体30の裏面は、フラットである。そのため、板状体30は、ボンディングマシーンのテーブルに面で当接される。従って板状体30がボンディングテーブルに完全に固定されれば、第2のボンディングパッド17は、位置ずれもなく、ボンディングエネルギーを効率よく金属細線20と第2のボンディングパッド17に伝えることができ、金属細線20の接続強度を向上させることができる。ボンディングテーブルの固定は、例えば図9のように、テーブル全面に複数の真空吸引孔Vを設けることで可能となる。
In this bonding, the second bonding pad 17 is integral with the
また半導体素子15と板状体30の固着は、絶縁性接着剤32を使って成され、放熱性を考慮して、酸化Si、酸化Al等のフィラーがこの絶縁性接着剤32に混入されても良い。
The
そして前記導電パターン、半導体素子57、および接続手段を覆うように絶縁性樹脂21が形成される。
Then, the insulating
例えば金型を用いて封止する場合、この段階でガイド孔24が開口され、ここに金型のガイドピンを挿入する。板状体30の第1の表面12はフラットなため、下金型の面もフラットに形成される。絶縁性樹脂21としては、熱可塑性、熱硬化性のどちらでも良い。
For example, when sealing is performed using a mold, a guide hole 24 is opened at this stage, and a guide pin of the mold is inserted therein. Since the first surface 12 of the
また、このモールドは、トランスファーモールド、インジェクションモールド、ディッピングまたは塗布により実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、液晶ポリマー、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。 This mold can be realized by transfer molding, injection molding, dipping or coating. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as a liquid crystal polymer and polyphenylene sulfide can be realized by injection molding.
本実施の形態では、絶縁性樹脂21の厚さは、金属細線20の頂部から上に約100μmが被覆されるように調整されている。この厚みは、半導体装置23の強度を考慮して厚くすることも、薄くすることも可能である。
In the present embodiment, the thickness of the insulating
尚、注入に於いて、導電パターン22は、シート状の板状体30と一体で成るため、板状体30のずれが無い限り、導電パターン22の位置ずれは全くない。
ここでも下金型と板状体30裏面の固定は、真空吸引で実現できる。また金型に備えられた抑えピンを使用しても良い。
In addition, since the conductive pattern 22 is formed integrally with the sheet-
Also in this case, the lower mold and the back surface of the
以上、絶縁性樹脂21には、凸部31として形成された導電パターン22および半導体素子15が埋め込まれ、凸部31よりも下方の板状体30が裏面から露出している。(以上図3を参照)
続いて、前記絶縁性樹脂21の裏面に露出している板状体30を取り除き、導電パターン22を個々に分離する。
As described above, the conductive pattern 22 formed as the convex portion 31 and the
Subsequently, the plate-
ここの分離工程は、色々な方法が考えられ、裏面をエッチングにより取り除いても良いし、研磨や研削で削り込んでも良い。また、両方を採用しても良い。例えば、絶縁性樹脂21が露出するまで削り込んでいくと、板状体30の削りカスや外側に薄くのばされたバリ状の金属が、絶縁性樹脂21に食い込んでしまう問題がある。そのため、絶縁性樹脂21が露出する手前で、削り込みを停止し、その後は、エッチングにより導電パターン22を分離すれば、導電パターン22の間に位置する絶縁性樹脂21に板状体30の金属が食い込むこと無く形成できる。これにより、微細間隔の導電パターン22同士の短絡を防止することができる。
Various methods are conceivable for the separation step here, and the back surface may be removed by etching, or may be polished or ground. Further, both may be adopted. For example, if the insulating
またハーフエッチングでは、エッチング深さのバラツキにより、導電パターン22の間の絶縁性樹脂21に厚みのバラツキが発生する。そのため導電パターン22を分離した後、研磨や研削で目標の厚みまで削り込むことで一定の厚みのパッケージを精度良く形成することができる。
In the half etching, the thickness of the insulating
そして半導体装置23と成る1ユニットが複数形成されている場合は、この分離の工程の後に、個々の半導体装置23としてダイシングする工程がある。このダイシングラインを図面では太い点線で示した。 When a plurality of units constituting the semiconductor device 23 are formed, there is a step of dicing as individual semiconductor devices 23 after this separation step. This dicing line is indicated by a thick dotted line in the drawing.
ここではダイシング装置を採用して個々に分離しているが、チョコレートブレークでも、プレスやカットでも可能である。 Here, a dicing apparatus is used to separate the individual pieces, but it is also possible to use a chocolate break, press or cut.
尚、裏面に露出している導電パターン22は、図4Bの如く、絶縁性樹脂Rでカバーし、外部取り出し用電極19に対応する部分を露出させても良い。またこの露出した外部取り出し用電極19は、実装基板との接続構造が考慮され、半田ボール等の導電ボールの装着、半田等のロウ材またはAgペースト等の導電ペーストの被覆、異方性導電性樹脂の塗布等の接続手段が選択される。 The conductive pattern 22 exposed on the back surface may be covered with an insulating resin R as shown in FIG. 4B to expose a portion corresponding to the external extraction electrode 19. The exposed external electrode 19 is connected to a conductive ball such as a solder ball, covered with a brazing material such as a solder or a conductive paste such as an Ag paste, and anisotropically conductive. Connection means such as application of a resin is selected.
また図4Cでは、外部取り出し用電極19に形成されたホトレジストを介してエッチングを行い、外部取り出し用電極19を凸状にしたものである。そして外部取り出し用電極19が露出するように絶縁性樹脂Rを被覆したものである。 Further, in FIG. 4C, etching is performed via a photoresist formed on the external extraction electrode 19 to make the external extraction electrode 19 convex. The insulating resin R is coated so that the external extraction electrode 19 is exposed.
図4B、図4Cの様に、裏面に絶縁性樹脂Rをコートすることで、この下層には実装基板側の配線を通過させることができる。(以上図4を参照)
以上の製造方法により複数の導電パターン22、半導体素子15および絶縁性樹脂21の3要素で、軽薄短小のBGA構造の半導体装置が実現できる。
As shown in FIGS. 4B and 4C, by coating the back surface with the insulating resin R, the wiring on the mounting substrate side can be passed through this lower layer. (See Figure 4 above)
According to the above-described manufacturing method, a light, thin, short, and small BGA structure semiconductor device can be realized by using a plurality of conductive patterns 22, the
次に、以上の製造方法により発生する効果を説明する。 Next, effects produced by the above-described manufacturing method will be described.
まず第1に、導電パターン22は、ハーフエッチングされ、板状体30と一体となって支持されているため、支持基板として用いたフレキシブルシートを無くすことができた。
First, since the conductive pattern 22 was half-etched and supported integrally with the
第2に、板状体30は、ハーフエッチングされて凸部となった導電パターン22が形成されるため、導電パターン22の微細化が可能となった。従って導電パターン22の幅、導電パターン22の間隔を狭くすることができ、より平面サイズの小さいパッケージが形成できた。
Secondly, since the conductive pattern 22 having a convex shape formed by half-etching the plate-shaped
第3に、前記3要素で構成されるため、必要最小限で構成でき、極力無駄な材料を無くすことができ、コストを大幅に抑えた薄型の半導体装置23が実現できた。 Thirdly, since the semiconductor device is composed of the three elements, the semiconductor device 23 can be configured with a minimum requirement, wasteful materials can be eliminated as much as possible, and a thin semiconductor device 23 with significantly reduced cost can be realized.
第4に、第2のボンディングパッド17、配線18および外部取り出し用電極19は、ハーフエッチングで凸部と成って形成され、個別分離は封止の後に行われるため、リードフレームで採用されるようなタイバー、吊りリードは不要となり、パターン設計がしやすくなった。
Fourth, the second bonding pad 17, the
尚、このBGA構造の半導体装置には、1つの半導体素子しか実装されていないが、複数個実装しても良い。
板状体を説明する第4の実施の形態
図5は、第1の実施の形態と同様に、導電被膜11により導電パターン22が形成された板状体10を示すものである。尚、導電被膜11の代わりにホトレジスト等の耐エッチングマスクを形成しても良い。この場合、ボンディングパッドに対応する部分には導電被膜が形成され、導電被膜も含めてホトレジストによるパターンが形成される。
Although only one semiconductor element is mounted on the semiconductor device having the BGA structure, a plurality of semiconductor elements may be mounted.
Fourth Embodiment for Explaining Plate-like Body FIG. 5 shows a plate-
図5のパターンは、図1をより具体化したものものであり、具体的には、点線で囲まれた導電パターンで一つの半導体装置となるパターンユニット34がマトリックス状に形成され、これを囲むように金型当接領域35がリング状に所定の幅を持って形成されている。つまり図5のパターンは、一つのキャビティ内に形成される導電パターンを示したものである。
The pattern in FIG. 5 is a more specific example of FIG. 1. Specifically, a
この金型当接領域35の内側には、位置合わせマーク36、37が設けられている。合わせマーク36Aと37Aを結ぶラインは、横方向のダイシングラインを示し、また合わせマーク36Bと37Bを結ぶラインは、縦方向のダイシングラインを示す。また各合わせマークは、少なくとも1本の短い直線で形成され、この直線を基準にして、ダイシング装置のブレードの向きが調整される。ここで合わせマークは、ブレードが所望の精度で削れるように、所望の間隔(マージン)が設けられ、二本の直線で構成されている。
Alignment marks 36 and 37 are provided inside the
更に前述した金型当接領域35の外側には、ガイド孔を形成するための第1のパターン38、第2のパターン39が形成されている。第2のパターン39の十の字は、ガイド孔をドリルで形成する際のセンタリングマークである。またこのパターンを形成せずに、予め第1のパターンと同一形状のガイド孔が設けられていても良い。
Further, a first pattern 38 and a
以上、ダイシングラインのマーク、金型当接領域35を除くと第1の実施の形態と同一であるため、本実施の形態の特徴や効果は、省略する。
板状体を説明する第5の実施の形態
本板状体30は、図6に示す形状であり、第4の実施の形態に示した導電被膜11またはホトレジスト等の耐エッチングマスクを介してハーフエッチングされ、凸部31を有するものである。尚、第1の合わせマーク38、第2の合わせマーク39もハーフエッチングにより凸状に形成しても良い。
As described above, except for the dicing line mark and the
Fifth Embodiment for Explaining Plate-shaped Object The present plate-shaped
本板状体30は、従来のリードフレーム、例えばSIP、DIP、QIP等と同様な扱いができるものである。
The plate-
つまり平坦面から成る第1の表面12と、所望の高さに形成された凸部31を有し、前記第1の表面12に対向して成る第2の表面13とを有する板状体30から成り、
前記凸部31は、半導体素子搭載領域の周辺に設けられた第2のボンディングパッド17、この第2のボンディングパッド17と一体の配線18および配線18と一体の外部取り出し用電極19を構成して成る。
That is, a plate-shaped
The convex portion 31 forms a second bonding pad 17 provided around the semiconductor element mounting region, a
本板状体30は、各パターンがハーフエッチングされた状態であり、このまま半導体素子の固着、電気的接続、封止が可能となるものであり、後工程の既存の設備で製造が可能となる特徴を有するものである。
尚、効果は第1の実施の形態、第4の実施の形態で説明しているのでここでは省略をする。
半導体装置の製造方法を説明する第6の実施の形態
次に図5〜図11を使って製造方法について説明する。
The plate-
The effects have been described in the first embodiment and the fourth embodiment, so that the description is omitted here.
Sixth Embodiment for Describing a Method for Manufacturing a Semiconductor Device Next, a method for manufacturing a semiconductor device will be described with reference to FIGS.
まず図5の如く、板状体10を用意する。この板状体10は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Cuを主材料とした導電箔、Alを主材料とした導電箔またはFe−Ni等の合金から成るシート状の導電箔、Cu−Alの積層体、Al−Cu−Alの積層体等が採用される。そしてこの板状体10の表面には、第2のボンディングパッド17、配線18、外部取り出し用電極19、金型当接領域35、合わせマーク36、37、パターン38、39が導電皮膜11またはホトレジスト等の耐エッチングマスクにより形成されている。
First, as shown in FIG. 5, a plate-
板状体10として採用される導電箔の厚さは、後のエッチングを考慮すると10μm〜300μm程度が好ましく、ここでは70μm(2オンス)の銅箔を採用した。しかし300μm以上でも10μm以下でも基本的には良い。(以上図5を参照)
続いて、第2のボンディングパッド17、配線18、外部取り出し用電極19、金型当接領域35、合わせマーク36、37、パターン38、39となる領域を除いた板状体10を板状体10の厚さよりも浅く除去する工程がある。
The thickness of the conductive foil used as the plate-
Subsequently, the plate-
ここでは、導電被膜11またはホトレジストを耐エッチングマスクとして使用し、前記分離溝40が板状体10の厚みよりも浅く形成される。
Here, the
本製造方法ではウェットエッチングまたはドライエッチングで、非異方性的にエッチングされ、その側面は、粗面となり、しかも湾曲となる特徴を有する。 In the present manufacturing method, non-anisotropic etching is performed by wet etching or dry etching, and the side surfaces thereof are rough and curved.
ウェットエッチングの場合、エッチャントは、一般的に塩化第二鉄または塩化第二銅が採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントがシャワーリングされる。 In the case of wet etching, ferric chloride or cupric chloride is generally used as an etchant, and the conductive foil is dipped in the etchant or the etchant is showered.
特にエッチングマスクとなる導電被膜11またはホトレジストの直下は、横方向のエッチングが進みづらく、それより深い部分が横方向にエッチングされる。そのため分離溝40の一側面から上方に向かうにつれて、その位置に対応する開口部の開口径が小さくなるので、逆テーパー構造となり、アンカー構造を有する構造となる。またシャワーリングを採用することで、深さ方向に向かいエッチングが進み、横方向のエッチングは抑制されるため、このアンカー構造が顕著に現れる。
Particularly, the etching in the lateral direction is difficult to proceed immediately below the
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Cuを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。 In the case of dry etching, anisotropic and non-anisotropic etching is possible. At present, it is said that it is impossible to remove Cu by reactive ion etching, but it can be removed by sputtering. In addition, anisotropic and non-anisotropic etching can be performed depending on sputtering conditions.
また導電被膜として考えられる材料は、Ni、Ag、Au、PtまたはPd等である。しかもこれら耐食性の導電被膜は、ボンディングパッドとしてそのまま活用できる特徴を有する。 Materials that can be considered as the conductive film include Ni, Ag, Au, Pt, and Pd. Moreover, these corrosion-resistant conductive films have a feature that can be used as they are as bonding pads.
例えばAg、Auの導電被膜にはAu細線が接着できる。またNiは、Al線と超音波ボンディングを可能とする。従ってこれらの導電被膜をそのままボンディングパッドとして活用できるメリットを有する。 For example, an Au thin wire can be adhered to a conductive film of Ag or Au. Ni enables ultrasonic bonding with the Al wire. Therefore, there is an advantage that these conductive films can be used as bonding pads as they are.
もちろんここでは、異方性エッチングにより凸部を形成しても良い。(以上図6を参照)
続いて、図7の如く、半導体素子搭載領域14に半導体素子15を実装する工程がある。
Of course, here, the convex portion may be formed by anisotropic etching. (See FIG. 6 above)
Subsequently, as shown in FIG. 7, there is a step of mounting the
半導体素子15としては、トランジスタ、ダイオード、ICチップ等である。また厚みが厚くはなるが、ウェハスケール型のCSP、BGA等のSMD(フェイスダウンの半導体素子)も実装できる。
The
ここでは、ベアのICチップ15が絶縁性接着剤32により固着され、ICチップ15上の第1のボンディングパッド16と第2のボンディングパッド17が熱圧着によるボールボンディングあるいは超音波によるウェッヂボンデイング等で固着される金属細線20を介して接続される。
Here, the
また図に示す第2のボンディングパッド17は、そのサイズが非常に小さいが、板状体30と一体である。よってボンディングツールのエネルギーをボンディングパッド17に伝えることができ、ボンディング性か向上する。またボンディング後の金属細線のカットに於いて、金属細線をプルカットする場合がある。この時は、第2のボンディングパッド17が板状体30と一体で成るため、ボンディングパッド17が浮いたりする現象を無くせ、プルカット性も向上する。(以上図7を参照)
更に、図8に示すように、分離溝40に絶縁性樹脂21を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、ディッピングまたは塗布により実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、液晶ポリマ、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
The second bonding pad 17 shown in the figure has a very small size, but is integrated with the
Further, as shown in FIG. 8, there is a step of attaching the insulating
本実施の形態では、絶縁性樹脂21の厚さは、金属細線20の頂部から上に約100μmが被覆されるように調整されている。この厚みは、半導体装置の強度を考慮して厚くすることも、薄くすることも可能である。
In the present embodiment, the thickness of the insulating
本工程の特徴は、絶縁性樹脂21を被覆し、硬化するまでは、板状体30が支持基板となることである。従来のBGAでは、フレキシブルシートの支持基板が必要であるが、本発明では、不要となる。
The feature of this step is that the
更には、湾曲構造を持った分離溝40に絶縁性樹脂21が充填されるため、この部分でアンカー効果が発生し、絶縁性樹脂21から前記導電パターン22が剥がれにくくなる。
Furthermore, since the insulating
尚、ここの絶縁性樹脂21を被覆する前に、例えば半導体チップや金属細線の接続部を保護するためにシリコーン樹脂等をポッティングしても良い。
Before the insulating
図9は、このモールド方法を図示したものである。図9Aは、金型100内のキャビティー101内に絶縁性樹脂21が充填された状態を示す断面図である。板状体30の裏面は、下金型100Aに当接しており、上金型100Bは、金型当接領域で当接していることが判る。尚、符号Vは真空吸引孔である。図9Bは、下金型100Aに、板状体30が装着された状態を示している。符号102が下金型100Aに取り付けられたガイドピンであり、板状体30に開口されたガイド孔を介してガイドピン102が顔を出している。
FIG. 9 illustrates this molding method. FIG. 9A is a cross-sectional view showing a state where the cavity 101 in the mold 100 is filled with the insulating
図9Cは、金型に形成されるキャビティ101、ランナー103およびポット104の関係を説明する図である。図のように、キャビティ101が横方向に数個配列され、一つのフレームで数多くの半導体装置が取れるように設計されている。点線で示す符号105は、板状体の配置領域を示し、例えば図11のような板状体106が従来のリードフレームと同様な扱いで装着される。これは、図6の板状体30が複数一体で形成されたものである。この板状体で製造される半導体装置自身は、サイズが小さく、しかも一つのキャビティ内で多数個取りが可能であり、大量生産が可能となり、製造コストの低減につながる特徴を有する。(以上図8、図9を参照)
続いて、金型100から封止済みの板状体30を取り出し、絶縁性樹脂21の裏面に露出する板状体30を取り除き、導電パターン22を分離する工程がある。
FIG. 9C is a diagram illustrating the relationship between the cavity 101, the runner 103, and the pot 104 formed in the mold. As shown in the figure, several cavities 101 are arranged in the horizontal direction, and a large number of semiconductor devices can be obtained in one frame.
Subsequently, there is a step of taking out the sealed
図10Aは、分離するラインを示した平面図であり、図10Bは、絶縁性樹脂21の裏面と第2のボンディングパッド17の裏面、または絶縁性樹脂21の裏面と配線18および外部取り出し用電極19の裏面が一致したものを示すものである。これは、研磨装置で分離溝40が露出されるまで削り取ることによって可能となる。尚、裏面に半田レジスト等の絶縁被膜Rを形成し、電気的接続が必要な部分のみを露出させても良い。
FIG. 10A is a plan view showing a line to be separated, and FIG. 10B is a plan view showing the back surface of the insulating
また図10Cは、この研磨を途中で止め、外部取り出し用電極19の他端110に凸部111が形成されているものである。これは凸部111に対応する部分にホトレジストを形成し、これ以外の部分をエッチングする事で可能となる。そして凸部111が露出するように絶縁被膜Rを形成する。こうすることにより、半導体素子15の下に通過する実装基板側の導電体との短絡を防止することができる。
In FIG. 10C, the polishing is stopped in the middle, and a projection 111 is formed on the other end 110 of the external extraction electrode 19. This can be achieved by forming a photoresist on a portion corresponding to the convex portion 111 and etching the other portion. Then, an insulating film R is formed so that the convex portion 111 is exposed. By doing so, it is possible to prevent a short circuit with the conductor on the mounting board side that passes under the
そして最後に、このモールド体をダイシングテーブルに配置し、合わせマーク36、37を基準にしてブレードの位置を調整し、点線で示すラインに沿ってダイシングし、半導体装置として完成する。
半導体装置の製造方法を説明する第7の実施の形態
次に図12〜図14は、フェイスダウン型の半導体素子150を板状体151に実装し、BGA構造の半導体装置を製造するものである。
Finally, the mold body is placed on a dicing table, the position of the blade is adjusted with reference to the alignment marks 36 and 37, and diced along a dotted line, thereby completing a semiconductor device.
Seventh Embodiment for Demonstrating Method of Manufacturing Semiconductor Device Next, FIGS. 12 to 14 show a case where a face-down type semiconductor element 150 is mounted on a plate 151 to manufacture a semiconductor device having a BGA structure. .
金属細線20を使うと、導電パターン22が半導体素子搭載領域からはみ出すが、本フェイスダウン型を採用すれば、このはみ出しを少なくしたり無くすることも可能となる。また金属細線20は、その頂部が高くなるため、パッケージの厚みが厚くなってしまうが、フェイスダウン型を採用することにより薄型も可能となる。
When the
フェイスダウン型の半導体素子は、半田ボール152を採用するもの、半田ボール152の代わりに半田や金のバンプが採用される。 The face-down type semiconductor element employs solder balls 152, and solder or gold bumps are employed in place of the solder balls 152.
尚、半田等のロウ材で半導体素子150を固着する場合、外部取り出し用電極153は、Cuを主材料としているため、ボンディングパッドの様に導電被膜をその表面に形成する必要はない。ただし、ひさしを作ってアンカー効果を発生させるためには、必要となる。 When the semiconductor element 150 is fixed with a brazing material such as solder, the external extraction electrode 153 is mainly made of Cu, so that it is not necessary to form a conductive film on the surface like a bonding pad. However, it is necessary to make an eaves to generate an anchor effect.
また製造方法は、前実施の形態と同様であるため、簡単な説明で留める。 Also, the manufacturing method is the same as that of the previous embodiment, and therefore will be described only briefly.
まず図12に示すように、板状体151を用意し、この板状体151に半導体素子150の半田ボール152を固着する。 First, as shown in FIG. 12, a plate 151 is prepared, and a solder ball 152 of the semiconductor element 150 is fixed to the plate 151.
続いて、図13に示すように、絶縁性樹脂154を使い封止する。 Subsequently, as shown in FIG. 13, sealing is performed using an insulating resin 154.
そして図14に示すように、絶縁性樹脂154の裏面に位置する板状体151を裏面から取り除くことにより導電パターンを分離し、点線で示すラインに沿ってダイシングし半導体装置として完成する。 Then, as shown in FIG. 14, the conductive pattern is separated by removing the plate-like body 151 located on the back surface of the insulating resin 154 from the back surface, and diced along the dotted line to complete the semiconductor device.
尚、図10B、図10Cの如く、パッケージの裏面に絶縁性樹脂Rを被覆し、外部取り出し用電極に対応する部分を露出させても良い。
全実施例に言えることであるが、板状体にエッチングレートの小さい導電被膜を被覆し、この導電被膜を介してハーフエッチングすることによりひさしと湾曲構造が実現でき、アンカー効果を持たせることができる。
As shown in FIGS. 10B and 10C, the back surface of the package may be covered with an insulating resin R to expose a portion corresponding to the external extraction electrode.
As can be said in all the examples, a plate-shaped body is coated with a conductive film having a small etching rate, and a half-etching is performed through the conductive film, so that an eaves and a curved structure can be realized and an anchor effect can be provided. it can.
例えばCu箔の上にNiを被着すると、塩化第二鉄または塩化第二銅等でCuとNiが一度にエッチングでき、エッチングレートの差によりNiがひさしと成って形成されるため好適である。
For example, when Ni is deposited on a Cu foil, Cu and Ni can be etched at once by ferric chloride or cupric chloride, and the Ni is eaves formed by a difference in etching rate, which is preferable. .
10 板状体
11 導電被膜
12 第1の表面
13 第2の表面
14 半導体素子搭載領域
15 半導体素子
16 第1のボンディングパッド
17 第2のボンディングパッド
18 配線
19 外部取り出し用電極
20 金属細線
21 絶縁性樹脂
22 導電パターン
23 半導体装置
10 Plates
11 Conductive coating
12 First surface
13 Second surface
14 Semiconductor element mounting area
15 Semiconductor elements
16 First bonding pad
17 Second bonding pad
18 Wiring
19 External extraction electrode
20 Fine metal wire
21 Insulating resin
22 Conductive pattern
23 Semiconductor devices
Claims (14)
前記凸部は、半導体素子搭載領域の周辺に設けられたボンディングパッド、このボンディングパッドと一体で前記半導体素子搭載領域に延在される配線およびこの配線と一体で設けられた外部取り出し用電極を構成することを特徴とした板状体。 A plate-like body having a first surface formed of a flat surface, and a second surface having a convex portion formed at a desired height and facing the first surface;
The protruding portion forms a bonding pad provided around the semiconductor element mounting area, a wiring extending integrally with the bonding pad to the semiconductor element mounting area, and an external extraction electrode provided integrally with the wiring. A plate-like body characterized in that:
半導体素子搭載領域の周辺に設けられたボンディングパッド、このボンディングパッドと一体で前記半導体素子搭載領域に延在される配線およびこの配線と一体で設けられた外部取り出し用電極となる凸部が形成される表面を有する板状体であり、
少なくとも前記上金型との当接領域で囲まれる領域は、前記表面および前記上金型で密閉空間を構成する事を特徴とした板状体。 A flat back surface over the entire surface corresponding to the resin sealing region, and a region formed in a sheet shape with a predetermined thickness from the back surface and surrounded by a contact region with the upper mold,
A bonding pad provided around the semiconductor element mounting area, a wiring extending integrally with the bonding pad to the semiconductor element mounting area, and a projection serving as an external extraction electrode provided integrally with the wiring are formed. A plate-like body having a surface
A plate-like body characterized in that at least a region surrounded by a contact region with the upper mold forms a closed space with the surface and the upper mold.
前記半導体素子搭載領域に半導体素子を搭載するとともに、前記ボンディングパッドと前記半導体素子を電気的に接続し、
前記板状体を金型に搭載し、前記板状体と前記上金型で構成される空間に樹脂を充填し、
前記充填された樹脂の裏面に露出する板状体を取り除いて前記凸部をそれぞれ分離する工程とを有することを特徴とした半導体装置の製造方法。 A back surface that is flat over the entire surface corresponding to the resin sealing region; a bonding pad formed in a sheet shape with a predetermined thickness from the back surface and provided in a region surrounded by a contact region with the upper mold; Prepare a plate-shaped body having a surface on which a projection extending as an external extraction electrode provided integrally with the wiring and the wiring extending integrally with the semiconductor element mounting region is formed,
A semiconductor element is mounted on the semiconductor element mounting area, and the bonding pad and the semiconductor element are electrically connected,
The plate-shaped body is mounted on a mold, and a space formed by the plate-shaped body and the upper mold is filled with a resin.
Removing the plate-like body exposed on the back surface of the filled resin to separate the projections from each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004205026A JP4751585B2 (en) | 2004-07-12 | 2004-07-12 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004205026A JP4751585B2 (en) | 2004-07-12 | 2004-07-12 | Manufacturing method of semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000152429A Division JP3883784B2 (en) | 2000-05-24 | 2000-05-24 | Plate-shaped body and method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004349716A true JP2004349716A (en) | 2004-12-09 |
| JP4751585B2 JP4751585B2 (en) | 2011-08-17 |
Family
ID=33535886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004205026A Expired - Lifetime JP4751585B2 (en) | 2004-07-12 | 2004-07-12 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4751585B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007008171A3 (en) * | 2005-07-09 | 2007-06-07 | Gautham Viswanadam | Integrated circuit device and method of manufacturing thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0394460A (en) * | 1989-09-06 | 1991-04-19 | Shinko Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
| JPH10340925A (en) * | 1997-06-09 | 1998-12-22 | Matsushita Electron Corp | Semiconductor device and manufacture thereof |
| JPH1168006A (en) * | 1997-08-19 | 1999-03-09 | Mitsubishi Electric Corp | Lead frame, semiconductor device using the same, and manufacturing method thereof |
| JPH11195742A (en) * | 1998-01-05 | 1999-07-21 | Matsushita Electron Corp | Semiconductor device, manufacture thereof, and led frame therefor |
| US6001671A (en) * | 1996-04-18 | 1999-12-14 | Tessera, Inc. | Methods for manufacturing a semiconductor package having a sacrificial layer |
-
2004
- 2004-07-12 JP JP2004205026A patent/JP4751585B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0394460A (en) * | 1989-09-06 | 1991-04-19 | Shinko Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
| US6001671A (en) * | 1996-04-18 | 1999-12-14 | Tessera, Inc. | Methods for manufacturing a semiconductor package having a sacrificial layer |
| JPH10340925A (en) * | 1997-06-09 | 1998-12-22 | Matsushita Electron Corp | Semiconductor device and manufacture thereof |
| JPH1168006A (en) * | 1997-08-19 | 1999-03-09 | Mitsubishi Electric Corp | Lead frame, semiconductor device using the same, and manufacturing method thereof |
| JPH11195742A (en) * | 1998-01-05 | 1999-07-21 | Matsushita Electron Corp | Semiconductor device, manufacture thereof, and led frame therefor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007008171A3 (en) * | 2005-07-09 | 2007-06-07 | Gautham Viswanadam | Integrated circuit device and method of manufacturing thereof |
| US7785928B2 (en) | 2005-07-09 | 2010-08-31 | Gautham Viswanadam | Integrated circuit device and method of manufacturing thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4751585B2 (en) | 2011-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3883784B2 (en) | Plate-shaped body and method for manufacturing semiconductor device | |
| US6909178B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6462418B2 (en) | Semiconductor device having improved heat radiation | |
| JP3778773B2 (en) | Plate-shaped body and method for manufacturing semiconductor device | |
| EP1122778A2 (en) | Circuit device and manufacturing method of circuit device | |
| JP4093818B2 (en) | Manufacturing method of semiconductor device | |
| JP3639514B2 (en) | Circuit device manufacturing method | |
| US7443043B2 (en) | Circuit device and method of manufacture thereof | |
| JP5264640B2 (en) | Multilayer semiconductor device and manufacturing method thereof | |
| JP2002076182A (en) | Manufacturing method of circuit device | |
| JP2003037344A (en) | Circuit device and its manufacturing method | |
| JP2001274282A (en) | Semiconductor device | |
| JP2003046054A (en) | Planar member, lead frame, and method for manufacturing semiconductor device | |
| KR100381349B1 (en) | Plate, lead frame and method of manufacturing semiconductor device | |
| JP4751585B2 (en) | Manufacturing method of semiconductor device | |
| JP3600137B2 (en) | Circuit device manufacturing method | |
| JP4439459B2 (en) | Semiconductor device | |
| JP2003037345A (en) | Circuit device and its manufacturing method | |
| JP4748892B2 (en) | Circuit device manufacturing method | |
| JP3691328B2 (en) | Circuit device and circuit module | |
| JP3600134B2 (en) | Circuit device manufacturing method | |
| JP4393038B2 (en) | Circuit device manufacturing method | |
| JP4334187B2 (en) | Circuit device manufacturing method | |
| JP2002076171A (en) | Manufacturing method of circuit device | |
| JP2005045270A (en) | Method for manufacturing circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100816 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110523 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4751585 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |