JP2004326685A

JP2004326685A - IC card connection device

Info

Publication number: JP2004326685A
Application number: JP2003124052A
Authority: JP
Inventors: Mikihiko Yamada; 幹彦山田; Hirotoshi Uehara; 宏敏上原
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-04-28
Filing date: 2003-04-28
Publication date: 2004-11-18
Anticipated expiration: 2023-04-28
Also published as: JP4449332B2

Abstract

【課題】ノイズ等の外乱要因に対して、ＩＣカードから送られる信号を正確に受信するとともに、受信バッファのオーバーフローを防止し、ＣＰＵが受信データを読み出す時間的制約を大幅に緩和する。
【解決手段】パリティ検査やフレーム検査の結果を受信データと一対にして受信バッファに格納するとともに、パリティ検査やフレーム検査の結果にもとづいて受信バッファの書き込み制御を行うことによって、正確にデータを受信することができるＩＣカード接続装置を提供する。
【選択図】図１The present invention accurately receives a signal transmitted from an IC card in response to a disturbance factor such as noise, prevents overflow of a reception buffer, and greatly eases a time constraint for a CPU to read received data.
SOLUTION: The data of a parity check or a frame check is paired with received data and stored in a receive buffer, and the write control of the receive buffer is performed based on the result of the parity check or the frame check, thereby accurately receiving data. An IC card connection device is provided.
[Selection diagram] Fig. 1

Description

【０００１】
【発明の属する技術分野】
ＩＣカードから送られてくるデータを受信するＩＣカード接続装置に関する。
【０００２】
【従来の技術】
ＩＣカード接続装置（リーダ・ライタ）の従来の一般的な構成を図１３に示す。ＩＣカードに関する規格には、ＩＥＣ／ＩＳＯ７８１６がある。図１３において、１００はＣＰＵである。２０１は送信バッファであり、ＣＰＵから送られてくる送信データを一時的に格納する。２０２はパリティ生成部であり、送信データのパリティを算出し付加する。２０３はパラレル／シリアル変換部であり、スタートビット、送信データおよびパリティビットをシリアル送出する。２０４は再送信要求信号生成部であり、受信データにパリティエラーがある場合に再送信要求信号を生成し、ＩＣカードに送出する。２１１は送受信切替部であり、ＩＣカードとの通信において送信と受信を切り替える。２１２はシリアル／パラレル変換部であり、ＩＣカードからシリアルに送られてくるスタートビット、データ、パリティビットを受信する。２１３はパリティ検査部であり、受信したデータのパリティを検査し、パリティエラーがある場合には再送信要求信号生成部２０４に通知する。４０１は受信バッファであり、受信したデータがＣＰＵに読み込まれるまで一時的に格納する。このように構成された従来のＩＣカード接続装置のデータ受信について説明する。
【０００３】
ＩＣカードから送られてくるデータのフォーマットを図１４に示す。ＩＣカードのデータ端子は未通信時ハイインピーダンス状態を保持し、プルアップ抵抗により信号レベルＨｉｇｈに固定されている。ＩＣカードのデータ伝送は信号レベルＬｏｗのスタートビットから始まり、続いてデータ８ビット（Ｄａ、Ｄｂ、Ｄｃ、Ｄｄ、Ｄｅ、Ｄｆ、Ｄｇ、Ｄｈ）、パリティビットから構成される。パリティビットは、データ８ビットの信号レベルＨｉｇｈの個数を数え、その個数が偶数ならば信号レベルＬｏｗを、奇数ならば信号レベルＨｉｇｈとなるように設定されている。尚、このように付与されるパリティを偶パリティと呼ぶ。ＩＣカードはパリティビット送出後、データ端子をハイインピーダンス状態に戻す。データ端子はプルアップ抵抗によって信号レベルＨｉｇｈに固定される。これに対して受信側のＩＣカード接続装置は、受信したデータ８ビットから算出されるパリティビットの値と受信したパリティビットの値を比較する。パリティビットが正しい場合、受信側は次のデータの受信に備える。パリティビットが正しくない場合、パリティエラーが発生したと判断し、スタートビットの先端から（１０．５±０．２）ｅｔｕから最小１ｅｔｕ、最大２ｅｔｕの間、誤り信号としてデータ端子を信号レベルＬｏｗにする。送信側はスタートビットから（１１±０．２）ｅｔｕ後にデータ端子を検査し、次の動作を行う。
【０００４】
・データ端子が信号レベルＨｉｇｈの場合、正常に受信されたと判断する
・データ端子が信号レベルＬｏｗの場合、つまり誤り信号を受信した場合、伝送が正しく行われなかったと判断し、データの再送を行う。
【０００５】
ＩＣカードはユーザが携帯して使用することが考えられるが、端子が露出しているため摩耗や腐食などによって端子が劣化しやすく、汚れ、水、静電気などの影響を受けやすい。したがって、ＩＣカード接続装置にはこのような外乱要因に対してＩＣカードとのデータの送受信を正しく確実に行うことが求められている。また、広くＩＣカードが普及するためには、上記の機能を安価に実現するとともに、ＩＣカード接続装置の制御を行うＣＰＵの処理負荷を軽減する必要がある。
【０００６】
従来のＩＣカード接続装置では、受信バッファにデータを格納した後、次のデータの受信を完了するまでに受信バッファのデータをＣＰＵが読み出さなければ、受信バッファのデータが次のデータで上書きされて正しく読み出すことができない。このように、一定の時間内にＣＰＵが受信データの読み出しを行うことを保証する必要がある。なお、この場合にＣＰＵが受信データを読み出す必要がある時間間隔は、受信データのボーレートに依存する。
【０００７】
また、図１６は、送信側の伝送レートに対して受信タイミングがずれた場合に正しくデータを受信できない例を示している。送信側はスタートビットＳの「０」の後、ビット列「００００１０１０」およびパリティビットＰの「１」を送信している。これに対して、受信側は図示したサンプリングタイミングでビット列「０００００１０１」を受信する。この図の場合、パリティビットが一致するため、パリティエラーは発生しない。従来はこのような伝送誤りを検出する機能はなく、間違ったデータを受信していた。このような伝送誤りは、キャラクタ保護期間の信号レベルを検査することによって、検出できる場合が多く、キャラクタ保護期間に信号レベルＬｏｗが検出されることをここではフレームエラーと呼ぶ。
【０００８】
これに対して、例えば特許文献１におけるＩＣカード接続装置のように、ＣＰＵによる受信データの読み出しが、次のデータの受信完了に間に合わない場合の対策が提案されてきた。これに対しては、受信データをＣＰＵが読み取るまで一時的に蓄えておく受信バッファの容量を大きくすれば、ＣＰＵの時間応答性の制約を小さくすることができる。
【０００９】
【特許文献１】
特開平９−１７９９４８号公報
【００１０】
【発明が解決しようとする課題】
しかしながら上記従来の構成では、複数の受信データにパリティエラーやフレームエラーがある場合に、それをＣＰＵに対してどのように通知するかという問題点を有していた。
【００１１】
また、受信エラーによって再送信要求を繰り返す状況においては、不正な受信データが連続して受信バッファに格納され、バッファがオーバーフローする恐れがあるという問題点を有していた。
【００１２】
【課題を解決するための手段】
この目的を達成するために、本発明のＩＣカード接続装置は、複数バイト分の受信データ、および各受信データに対応したパリティ検査結果やフレーム検査結果を対にして格納する受信バッファを備え、ＣＰＵが受信バッファから一対の受信データ、パリティ検査結果、フレーム検査結果を容易に読み出すことを可能とし、受信データが正しく受信されたものかを容易に判断することができる。このように本発明のＩＣカード接続装置はパリティエラーやフレームエラーが発生しても、確実に正しいデータを受信できることを特徴としたものである。
【００１３】
本発明によれば、ＣＰＵが受信データを読み出す時間的制約を大きく緩和するとともに、ＩＣカードとの間の確実なデータ伝送を実現することができる。
【００１４】
【発明の実施の形態】
本発明の請求項１に記載の発明は、ＩＣカードとの間でデータの送受信を行うＩＣカード接続装置であって、ＩＣカードから送られてくるデータおよびパリティ検査の結果を一対にして格納する受信バッファを備えることを特徴とするものであり、ＩＣカードから送られてくるデータを確実に受信するという作用を有する。
【００１５】
本発明の請求項２に記載の発明は、ＩＣカードとの間でデータの送受信を行うＩＣカード接続装置であって、ＩＣカードから送られてくるデータおよびパリティ検査の結果を一対にして格納する受信バッファを複数備えることを特徴とするものであり、ＣＰＵが受信データを読み出す時間的制約を緩和するとともにＩＣカードから送られてくるデータを確実に受信するという作用を有する。
【００１６】
本発明の請求項３に記載の発明は、ＩＣカードとの間でデータの送受信を行うＩＣカード接続装置であって、ＩＣカードから送られてくるデータおよびパリティ検査の結果を一対にして格納する受信バッファを備え、その受信バッファがＦＩＦＯメモリで構成されることを特徴とするものであり、ＣＰＵが受信データを読み出す時間的制約を緩和するとともにＩＣカードから送られてくるデータを確実に受信するという作用を有する。
【００１７】
本発明の請求項４に記載の発明は、ＩＣカードとの間でデータの送受信を行うＩＣカード接続装置であって、ＩＣカードから送られてくるデータおよびパリティ検査の結果を一対にして格納する受信バッファと、パリティ検査の結果を参照してその受信バッファに対する書き込みを制御する書き込み制御部とを備え、受信エラーによって再送信要求を繰り返す状況において不正な受信データが連続して受信バッファに格納されることによるバッファのオーバーフローを防ぐことを特徴とするものであり、ＣＰＵが受信データを読み出す時間的制約を緩和するとともにＩＣカードから送られてくるデータを確実に受信するという作用を有する。
【００１８】
本発明の請求項５に記載の発明は、ＩＣカードとの間でデータの送受信を行うＩＣカード接続装置であって、ＩＣカードから送られてくるデータおよびパリティ検査の結果を一対にして格納する受信バッファと、同一データの受信における再送信要求回数の上限を規定するリトライ回数上限レジスタと、同一データの受信におけるパリティエラーを検出した回数をカウントするエラー検出カウンタと、前記リトライ回数上限と前記パリティエラーを検出した回数を比較する比較部と、前記比較結果にもとづいてライトポインタを制御する書き込み制御部とを備え、受信エラーによる再送信要求を一定回数以上繰り返さないとともに、不正な受信データが連続して受信バッファに格納されることによるバッファのオーバーフローを防ぐことを特徴とするものであり、ＣＰＵが受信データを読み出す時間的制約を緩和するとともにＩＣカードから送られてくるデータを確実に受信するという作用を有する。
【００１９】
本発明の請求項６に記載の発明は、ＩＣカードとの間でデータの送受信を行うＩＣカード接続装置であって、ＩＣカードから送られてくるデータおよびフレーム検査の結果を一対にして格納する受信バッファを備えることを特徴とするものであり、ＩＣカードから送られてくるデータを確実に受信するという作用を有する。
【００２０】
本発明の請求項７に記載の発明は、ＩＣカードとの間でデータの送受信を行うＩＣカード接続装置であって、ＩＣカードから送られてくるデータおよびフレーム検査の結果を一対にして格納する受信バッファを複数備えることを特徴とするものであり、ＣＰＵが受信データを読み出す時間的制約を緩和するとともにＩＣカードから送られてくるデータを確実に受信するという作用を有する。
【００２１】
本発明の請求項８に記載の発明は、ＩＣカードとの間でデータの送受信を行うＩＣカード接続装置であって、ＩＣカードから送られてくるデータおよびフレーム検査の結果を一対にして格納する受信バッファを備え、その受信バッファがＦＩＦＯメモリで構成されることを特徴とするものであり、ＣＰＵが受信データを読み出す時間的制約を緩和するとともにＩＣカードから送られてくるデータを確実に受信するという作用を有する。
【００２２】
本発明の請求項９に記載の発明は、ＩＣカードとの間でデータの送受信を行うＩＣカード接続装置であって、ＩＣカードから送られてくるデータおよびフレーム検査の結果を一対にして格納する受信バッファと、フレーム検査の結果を参照してその受信バッファに対する書き込みを制御する書き込み制御部とを備え、受信エラーによって再送信要求を繰り返す状況において不正な受信データが連続して受信バッファに格納されることによるバッファのオーバーフローを防ぐことを特徴とするものであり、ＣＰＵが受信データを読み出す時間的制約を緩和するとともにＩＣカードから送られてくるデータを確実に受信するという作用を有する。
【００２３】
本発明の請求項１０に記載の発明は、ＩＣカードとの間でデータの送受信を行うＩＣカード接続装置であって、ＩＣカードから送られてくるデータおよびフレーム検査の結果を一対にして格納する受信バッファと、同一データの受信における再送信要求回数の上限を規定するリトライ回数上限レジスタと、同一データの受信におけるフレームエラーを検出した回数をカウントするエラー検出カウンタと、前記リトライ回数上限と前記フレームエラーを検出した回数を比較する比較部と、前記比較結果にもとづいてライトポインタを制御する書き込み制御部とを備え、受信エラーによる再送信要求を一定回数以上繰り返さないとともに、不正な受信データが連続して受信バッファに格納されることによるバッファのオーバーフローを防ぐことを特徴とするものであり、ＣＰＵが受信データを読み出す時間的制約を緩和するとともにＩＣカードから送られてくるデータを確実に受信するという作用を有する。
【００２４】
本発明の請求項１１に記載の発明は、ＩＣカードとの間でデータの送受信を行うＩＣカード接続装置であって、ＩＣカードから送られてくるデータおよびパリティ検査の結果およびフレーム検査の結果を一対にして格納する受信バッファを備えることを特徴とするものであり、ＩＣカードから送られてくるデータを確実に受信するという作用を有する。
【００２５】
本発明の請求項１２に記載の発明は、ＩＣカードとの間でデータの送受信を行うＩＣカード接続装置であって、ＩＣカードから送られてくるデータおよびパリティ検査の結果およびフレーム検査の結果を一対にして格納する受信バッファを複数備えることを特徴とするものであり、ＣＰＵが受信データを読み出す時間的制約を緩和するとともにＩＣカードから送られてくるデータを確実に受信するという作用を有する。
【００２６】
本発明の請求項１３に記載の発明は、ＩＣカードとの間でデータの送受信を行うＩＣカード接続装置であって、ＩＣカードから送られてくるデータおよびパリティ検査の結果およびフレーム検査の結果を一対にして格納する受信バッファを備え、その受信バッファがＦＩＦＯメモリで構成されることを特徴とするものであり、ＣＰＵが受信データを読み出す時間的制約を緩和するとともにＩＣカードから送られてくるデータを確実に受信するという作用を有する。
【００２７】
本発明の請求項１４に記載の発明は、ＩＣカードとの間でデータの送受信を行うＩＣカード接続装置であって、ＩＣカードから送られてくるデータおよびパリティ検査の結果およびフレーム検査の結果を一対にして格納する受信バッファと、パリティ検査の結果およびフレーム検査の結果を参照してその受信バッファに対する書き込みを制御する書き込み制御部とを備え、受信エラーによって再送信要求を繰り返す状況において不正な受信データが連続して受信バッファに格納されることによるバッファのオーバーフローを防ぐことを特徴とするものであり、ＣＰＵが受信データを読み出す時間的制約を緩和するとともにＩＣカードから送られてくるデータを確実に受信するという作用を有する。
【００２８】
本発明の請求項１５に記載の発明は、ＩＣカードとの間でデータの送受信を行うＩＣカード接続装置であって、ＩＣカードから送られてくるデータおよびパリティ検査の結果およびフレーム検査の結果を一対にして格納する受信バッファと、同一データの受信における再送信要求回数の上限を規定するリトライ回数上限レジスタと、同一データの受信における受信エラーを検出した回数をカウントするエラー検出カウンタと、前記リトライ回数上限と前記受信エラーを検出した回数を比較する比較部と、前記比較結果にもとづいてライトポインタを制御する書き込み制御部を備え、受信エラーによる再送信要求を一定回数以上繰り返さないとともに、不正な受信データが連続して受信バッファに格納されることによるバッファのオーバーフローを防ぐことを特徴とするものであり、ＣＰＵが受信データを読み出す時間的制約を緩和するとともにＩＣカードから送られてくるデータを確実に受信するという作用を有する。
【００２９】
以下、本発明の実施の形態について、図１から図１６を用いて説明する。
【００３０】
（実施の形態１）
図１は、ＩＣカードから送られてくるデータをパリティ検査の結果と一対にして受信バッファに格納するＩＣカード接続装置を示す。図１において、１００はＣＰＵである。２００はＩＣカード接続装置である。２０１は送信データを一時的に格納する送信バッファである。２０２は送信データからパリティビットを生成するパリティ生成部である。２０３はスタートビット、送信データ８ビット、パリティビットをシリアルに送信するパラレル／シリアル変換部である。２０４はＩＣカードに対して再送信要求信号を発行する再送信要求部である。２１１は、ＩＣカードへのデータ送信とＩＣカードからのデータ受信とを切り替える送受信切替部である。２１２はＩＣカードからシリアルに送られてくるデータを受信するシリアル／パラレル変換部である。２１３は受信したパリティビットと受信データから算出されるパリティとを比較するパリティ検査部である。２１４は受信データとパリティ検査の結果を一対にして一時的に蓄えておく受信バッファである。５００はＩＣカードである。
【００３１】
以上のように構成されたＩＣカード接続装置について、以下にその動作を述べる。ＩＣカードからシリアルに送られてくるデータは、図１４のようにスタートビットで始まり、データ８ビット、パリティビットで構成され、送受信切替部２１１を経て、シリアル／パラレル変換部２１２において受信される。続いて、パリティ検査部２１３において、受信データ８ビットから算出されるパリティと受信したパリティが一致するかを検査する。その後、受信データおよびパリティ検査の結果は受信バッファ２１４に格納される。パリティが一致しない場合は、再送信要求部２０４に通知され、再送信要求部２０４はＩＣカード５００に対して再送信要求信号を送出する。
【００３２】
次に、受信バッファ２１４の構成について、図２を用いて説明する。図２は受信データ８ビットとパリティ検査の結果１ビットを一対とした合計９ビットを１ワードとするＦＩＦＯ（ＦｉｒｓｔＩｎＦｉｒｓｔＯｕｔ）メモリで構成され、ライトポインタＷＰが示すアドレスに受信データおよびパリティ検査の結果が書き込まれ、リードポインタＲＰが示すアドレスからＣＰＵ１００がデータＲＤを読み出す。ＣＰＵ１００は、読み出したデータＲＤのパリティ検査結果のビットによって、受信データが正しいか否かを判断することができる。
【００３３】
（実施の形態２）
図３は、ＩＣカードから送られてくるデータおよびパリティ検査の結果を一対にして格納する受信バッファと、パリティ検査の結果を参照してその受信バッファに対する書き込みを制御する書き込み制御部とを備え、受信エラーによって再送信要求を繰り返す状況において不正な受信データが連続して受信バッファに格納されることによるバッファのオーバーフローを防ぐことを特徴とするＩＣカード接続装置を示す。図３において、１００はＣＰＵである。２００はＩＣカード接続装置である。２０１は送信データを一時的に蓄える送信バッファである。２０２は送信データからパリティビットを生成するパリティ生成部である。２０３はスタートビット、送信データ８ビット、パリティビットをシリアルに送信するパラレル／シリアル変換部である。２０４はＩＣカードに対して再送信要求信号を発行する再送信要求部である。２１１は、ＩＣカードへのデータ送信とＩＣカードからのデータ受信とを切り替える送受信切替部である。２１２はＩＣカードからシリアルに送られてくるデータを受信するシリアル／パラレル変換部である。２１３は受信したパリティビットと受信データから算出されるパリティとを比較するパリティ検査部である。２１４は受信データとパリティ検査の結果を一対にして一時的に蓄えておく受信バッファである。２１５はパリティ検査の結果を参照して、受信バッファに対する書き込みを制御する書き込み制御部である。５００はＩＣカードである。
【００３４】
以上のように構成されたＩＣカード接続装置について、以下にその動作を述べる。ＩＣカードからシリアルに送られてくるデータは、送受信切替部２１１を経て、シリアル／パラレル変換部２１２において受信される。続いて、パリティ検査部２１３において、受信データ８ビットから算出されるパリティと受信したパリティが一致するかを検査する。その後、受信データおよびパリティ検査の結果は受信バッファ２１４に格納される。パリティが一致しない場合、再送信要求部２０４に通知され、再送信要求部２０４はＩＣカード５００に対して再送信要求信号を送出し、書き込み制御部２１５はライトポインタＷＰをインクリメントしない。パリティが一致する場合、書き込み制御部２１５はライトポインタＷＰをインクリメントし、次の受信データの書き込みに備える。
【００３５】
（実施の形態３）
図４は、ＩＣカードから送られてくるデータおよびパリティ検査の結果を一対にして格納する受信バッファと、同一データの受信における再送信要求回数の上限を規定するリトライ回数上限レジスタと、同一データの受信におけるパリティエラーを検出した回数をカウントするエラー検出カウンタと、前記リトライ回数上限と前記パリティエラーを検出した回数を比較する比較部と、前記比較結果にもとづいてライトポインタを制御する書き込み制御部とを備え、受信エラーによる再送信要求を一定回数以上繰り返さないとともに、不正な受信データが連続して受信バッファに格納されることによるバッファのオーバーフローを防ぐことを特徴とするＩＣカード接続装置を示す。図４において、１００はＣＰＵである。２００はＩＣカード接続装置である。２０１は送信データを一時的に蓄える送信バッファである。２０２は送信データからパリティビットを生成するパリティ生成部である。２０３はスタートビット、送信データ８ビット、パリティビットをシリアルに送信するパラレル／シリアル変換部である。２０４はＩＣカードに対して再送信要求信号を発行する再送信要求部である。２１１は、ＩＣカードへのデータ送信とＩＣカードからのデータ受信とを切り替える送受信切替部である。２１２はＩＣカードからシリアルに送られてくるデータを受信するシリアル／パラレル変換部である。２１３は受信したパリティビットと受信データから算出されるパリティとを比較するパリティ検査部である。３０１は同一データの受信における再送信要求回数の上限を規定するリトライ回数上限レジスタである。３０３は同一データの受信におけるパリティエラーを検出した回数をカウントするエラー検出カウンタである。３０２は前記リトライ回数上限と前記パリティエラーを検出した回数を比較する比較部である。２１５は前記比較結果にもとづいてライトポインタを制御する書き込み制御部である。５００はＩＣカードである。
【００３６】
以上のように構成されたＩＣカード接続装置について、以下にその動作を述べる。ＣＰＵ１００は、ＩＣカード接続装置２００がデータ受信を開始する前に、同一データに対する再送信要求を行う回数の上限値をリトライ回数上限レジスタ３０１に設定する。エラー検出カウンタ３０３はカウンタ値を０にクリアされる。
【００３７】
データ受信開始後、ＩＣカードからシリアルに送られてくるデータは、送受信切替部２１１を経て、シリアル／パラレル変換部２１２において受信される。続いて、パリティ検査部２１３において、受信データ８ビットから算出されるパリティと受信したパリティが一致するかを検査する。その後、受信データおよびパリティ検査の結果は受信バッファ２１４に格納される。パリティが一致しない場合、エラー検出カウンタ３０３に通知され、エラー検出カウンタ３０３はカウンタ値をインクリメントする。比較部３０２において、エラー検出カウンタの値とリトライ回数上限レジスタの値が比較され、（エラー検出カウンタの値＜リトライ回数上限レジスタの値）が成り立つ場合は、再送信要求部２０４にパリティエラーが通知され、再送信要求部２０４はＩＣカード５００に対して再送信要求信号を送出する。また、書き込み制御部２１５はライトポインタＷＰをインクリメントしない。これによって、不正な受信データが連続して受信バッファに格納されることによるバッファのオーバーフローを防止する。（エラー検出カウンタの値＝リトライ回数上限レジスタの値）が成り立つ場合は、再送信要求部２０４にパリティエラーを通知せず、再送信要求部２０４はＩＣカード５００に対して再送信要求信号を送出しない。これによって、再送信要求を無限に繰り返すことを防止する。
【００３８】
また、書き込み制御部２１５はライトポインタＷＰをインクリメントし、次の受信データの書き込みに備える。
【００３９】
（実施の形態４）
図５は、ＩＣカードから送られてくるデータをフレーム検査の結果と一対にして受信バッファに格納するＩＣカード接続装置を示す。図５において、１００はＣＰＵである。２００はＩＣカード接続装置である。２０１は送信データを一時的に格納する送信バッファである。２０２は送信データからパリティビットを生成するパリティ生成部である。２０３はスタートビット、送信データ８ビット、パリティビットをシリアルに送信するパラレル／シリアル変換部である。２０４はＩＣカードに対して再送信要求信号を発行する再送信要求部である。２１１は、ＩＣカードへのデータ送信とＩＣカードからのデータ受信とを切り替える送受信切替部である。２１２はＩＣカードからシリアルに送られてくるデータを受信するシリアル／パラレル変換部である。２１６はキャラクタ保護期間におけるデータラインの信号レベルを検査するフレーム検査部である。２１７は受信データとフレーム検査の結果を一対にして一時的に蓄えておく受信バッファである。５００はＩＣカードである。
【００４０】
以上のように構成されたＩＣカード接続装置について、以下にその動作を述べる。ＩＣカードからシリアルに送られてくるデータは送受信切替部２１１を経て、シリアル／パラレル変換部２１２において受信される。続いて、フレーム検査部２１６において、キャラクタ保護期間におけるデータラインの信号レベルを検査する。その後、受信データおよびフレーム検査の結果は受信バッファ２１７に格納される。フレームエラーの場合は、再送信要求部２０４に通知され、再送信要求部２０４はＩＣカード５００に対して再送信要求信号を送出する。
【００４１】
次に、受信バッファ２１７の構成について、図６を用いて説明する。図６は受信データ８ビットとフレーム検査の結果１ビットを一対とした合計９ビットを１ワードとするＦＩＦＯメモリで構成され、ライトポインタＷＰが示すアドレスに受信データおよびフレーム検査の結果が書き込まれ、リードポインタＲＰが示すアドレスからＣＰＵ１００がデータＲＤを読み出す。ＣＰＵ１００は、読み出したデータＲＤのフレーム検査結果のビットによって、受信データが正しいか否かを判断することができる。
【００４２】
（実施の形態５）
図７は、ＩＣカードから送られてくるデータおよびフレーム検査の結果を一対にして格納する受信バッファと、フレーム検査の結果を参照してその受信バッファに対する書き込みを制御する書き込み制御部とを備え、受信エラーによって再送信要求を繰り返す状況において不正な受信データが連続して受信バッファに格納されることによるバッファのオーバーフローを防ぐことを特徴とするＩＣカード接続装置を示す。図７において、１００はＣＰＵである。２００はＩＣカード接続装置である。２０１は送信データを一時的に蓄える送信バッファである。２０２は送信データからパリティビットを生成するパリティ生成部である。２０３はスタートビット、送信データ８ビット、パリティビットをシリアルに送信するパラレル／シリアル変換部である。２０４はＩＣカードに対して再送信要求信号を発行する再送信要求部である。２１１は、ＩＣカードへのデータ送信とＩＣカードからのデータ受信とを切り替える送受信切替部である。２１２はＩＣカードからシリアルに送られてくるデータを受信するシリアル／パラレル変換部である。２１６はキャラクタ保護期間におけるデータラインの信号レベルを検査するフレーム検査部である。２１７は受信データとフレーム検査の結果を一対にして一時的に蓄えておく受信バッファである。２１５はフレーム検査の結果を参照して、受信バッファに対する書き込みを制御する書き込み制御部である。５００はＩＣカードである。
【００４３】
以上のように構成されたＩＣカード接続装置について、以下にその動作を述べる。ＩＣカードからシリアルに送られてくるデータは、送受信切替部２１１を経て、シリアル／パラレル変換部２１２において受信される。続いて、フレーム検査部２１６において、キャラクタ保護期間におけるデータラインの信号レベルを検査する。その後、受信データおよびフレーム検査の結果は受信バッファ２１７に格納される。フレームエラーの場合、再送信要求部２０４に通知され、再送信要求部２０４はＩＣカード５００に対して再送信要求信号を送出し、書き込み制御部２１５はライトポインタＷＰをインクリメントしない。フレームエラーでない場合、書き込み制御部２１５はライトポインタＷＰをインクリメントし、次の受信データの書き込みに備える。
【００４４】
（実施の形態６）
図８は、ＩＣカードから送られてくるデータおよびフレーム検査の結果を一対にして格納する受信バッファと、同一データの受信における再送信要求回数の上限を規定するリトライ回数上限レジスタと、同一データの受信におけるフレームエラーを検出した回数をカウントするエラー検出カウンタと、前記リトライ回数上限と前記フレームエラーを検出した回数を比較する比較部と、前記比較結果にもとづいてライトポインタを制御する書き込み制御部とを備え、受信エラーによる再送信要求を一定回数以上繰り返さないとともに、不正な受信データが連続して受信バッファに格納されることによるバッファのオーバーフローを防ぐことを特徴とするＩＣカード接続装置を示す。図８において、１００はＣＰＵである。２００はＩＣカード接続装置である。２０１は送信データを一時的に蓄える送信バッファである。２０２は送信データからパリティビットを生成するパリティ生成部である。２０３はスタートビット、送信データ８ビット、パリティビットをシリアルに送信するパラレル／シリアル変換部である。２０４はＩＣカードに対して再送信要求信号を発行する再送信要求部である。２１１は、ＩＣカードへのデータ送信とＩＣカードからのデータ受信とを切り替える送受信切替部である。２１２はＩＣカードからシリアルに送られてくるデータを受信するシリアル／パラレル変換部である。２１６はキャラクタ保護期間におけるデータラインの信号レベルを検査するフレーム検査部である。２１７は受信データとフレーム検査の結果を一対にして一時的に蓄えておく受信バッファである。３０１は同一データの受信における再送信要求回数の上限を規定するリトライ回数上限レジスタである。３０３は同一データの受信におけるフレームエラーを検出した回数をカウントするエラー検出カウンタである。３０２は前記リトライ回数上限と前記フレームエラーを検出した回数を比較する比較部である。２１５は前記比較結果にもとづいてライトポインタを制御する書き込み制御部である。５００はＩＣカードである。
【００４５】
以上のように構成されたＩＣカード接続装置について、以下にその動作を述べる。ＣＰＵ１００は、ＩＣカード接続装置２００がデータ受信を開始する前に、同一データに対する再送信要求を行う回数の上限値をリトライ回数上限レジスタ３０１に設定する。エラー検出カウンタ３０３はカウンタ値を０にクリアされる。
【００４６】
データ受信開始後、ＩＣカードからシリアルに送られてくるデータは、送受信切替部２１１を経て、シリアル／パラレル変換部２１２において受信される。続いて、フレーム検査部２１６において、キャラクタ保護期間におけるデータラインの信号レベルを検査する。その後、受信データおよびフレーム検査の結果は受信バッファ２１７に格納される。フレームエラーの場合、エラー検出カウンタ３０３に通知され、エラー検出カウンタ３０３はカウンタ値をインクリメントする。比較部３０２において、エラー検出カウンタの値とリトライ回数上限レジスタの値が比較され、（エラー検出カウンタの値＜リトライ回数上限レジスタの値）が成り立つ場合は、再送信要求部２０４にフレームエラーが通知され、再送信要求部２０４はＩＣカード５００に対して再送信要求信号を送出する。また、書き込み制御部２１５はライトポインタＷＰをインクリメントしない。これによって、不正な受信データが連続して受信バッファに格納されることによるバッファのオーバーフローを防止する。（エラー検出カウンタの値＝リトライ回数上限レジスタの値）が成り立つ場合は、再送信要求部２０４にフレームエラーを通知せず、再送信要求部２０４はＩＣカード５００に対して再送信要求信号を送出しない。これによって、再送信要求を無限に繰り返すことを防止する。
【００４７】
また、書き込み制御部２１５はライトポインタＷＰをインクリメントし、次の受信データの書き込みに備える。
【００４８】
（実施の形態７）
図９は、ＩＣカードから送られてくるデータをパリティ検査の結果およびフレーム検査の結果と一対にして受信バッファに格納するＩＣカード接続装置を示す。図９において、１００はＣＰＵである。２００はＩＣカード接続装置である。２０１は送信データを一時的に格納する送信バッファである。２０２は送信データからパリティビットを生成するパリティ生成部である。２０３はスタートビット、送信データ８ビット、パリティビットをシリアルに送信するパラレル／シリアル変換部である。２０４はＩＣカードに対して再送信要求信号を発行する再送信要求部である。２１１は、ＩＣカードへのデータ送信とＩＣカードからのデータ受信とを切り替える送受信切替部である。２１２はＩＣカードからシリアルに送られてくるデータを受信するシリアル／パラレル変換部である。２１８は受信したパリティビットと受信データから算出されるパリティとを比較するとともに、キャラクタ保護期間におけるデータラインの信号レベルを検査するフレーム／パリティ検査部である。２１９は受信データとパリティ検査の結果とフレーム検査の結果を一対にして一時的に蓄えておく受信バッファである。５００はＩＣカードである。
【００４９】
以上のように構成されたＩＣカード接続装置について、以下にその動作を述べる。ＩＣカードからシリアルに送られてくるデータは送受信切替部２１１を経て、シリアル／パラレル変換部２１２において受信される。続いて、フレーム／パリティ検査部２１８において、受信データ８ビットから算出されるパリティと受信したパリティが一致するかを検査するとともに、キャラクタ保護期間におけるデータラインの信号レベルを検査する。その後、受信データおよびフレーム検査の結果は受信バッファ２１９に格納される。パリティエラーまたはフレームエラーの場合は、再送信要求部２０４に通知され、再送信要求部２０４はＩＣカード５００に対して再送信要求信号を送出する。
【００５０】
次に、受信バッファ２１９の構成について、図１０を用いて説明する。図６は受信データ８ビットとパリティ検査の結果１ビットとフレーム検査の結果１ビットを一対とした合計１０ビットを１ワードとするＦＩＦＯメモリで構成され、ライトポインタＷＰが示すアドレスに受信データおよびパリティ検査の結果およびフレーム検査の結果が書き込まれ、リードポインタＲＰが示すアドレスからＣＰＵ１００がデータＲＤを読み出す。ＣＰＵ１００は、読み出したデータＲＤのパリティ検査結果のビットおよびフレーム検査結果のビットによって、受信データが正しいか否かを判断することができる。
【００５１】
（実施の形態８）
図１１は、ＩＣカードから送られてくるデータおよびパリティ検査の結果およびフレーム検査の結果を一対にして格納する受信バッファと、パリティ検査およびフレーム検査の結果を参照してその受信バッファに対する書き込みを制御する書き込み制御部とを備え、受信エラーによって再送信要求を繰り返す状況において不正な受信データが連続して受信バッファに格納されることによるバッファのオーバーフローを防ぐことを特徴とするＩＣカード接続装置を示す。図１１において、１００はＣＰＵである。２００はＩＣカード接続装置である。２０１は送信データを一時的に蓄える送信バッファである。２０２は送信データからパリティビットを生成するパリティ生成部である。２０３はスタートビット、送信データ８ビット、パリティビットをシリアルに送信するパラレル／シリアル変換部である。２０４はＩＣカードに対して再送信要求信号を発行する再送信要求部である。２１１は、ＩＣカードへのデータ送信とＩＣカードからのデータ受信とを切り替える送受信切替部である。２１２はＩＣカードからシリアルに送られてくるデータを受信するシリアル／パラレル変換部である。２１８は受信したパリティビットと受信データから算出されるパリティとを比較するとともに、キャラクタ保護期間におけるデータラインの信号レベルを検査するフレーム／パリティ検査部である。２１９は受信データとパリティ検査の結果とフレーム検査の結果を一対にして一時的に蓄えておく受信バッファである。２１５はフレーム／パリティ検査の結果を参照して、受信バッファに対する書き込みを制御する書き込み制御部である。５００はＩＣカードである。
【００５２】
以上のように構成されたＩＣカード接続装置について、以下にその動作を述べる。ＩＣカードからシリアルに送られてくるデータは、送受信切替部２１１を経て、シリアル／パラレル変換部２１２において受信される。続いて、フレーム／パリティ検査部２１８において、受信データ８ビットから算出されるパリティと受信したパリティが一致するかを検査するとともに、キャラクタ保護期間におけるデータラインの信号レベルを検査する。その後、受信データおよびパリティ検査の結果およびフレーム検査の結果は受信バッファ２１９に格納される。パリティエラーまたはフレームエラーの場合は、再送信要求部２０４に通知され、再送信要求部２０４はＩＣカード５００に対して再送信要求信号を送出し、書き込み制御部２１５はライトポインタＷＰをインクリメントしない。パリティエラーまたはフレームエラーでない場合、書き込み制御部２１５はライトポインタＷＰをインクリメントし、次の受信データの書き込みに備える。
【００５３】
（実施の形態９）
図１２は、ＩＣカードから送られてくるデータおよびパリティ検査の結果およびフレーム検査の結果を一対にして格納する受信バッファと、同一データの受信における再送信要求回数の上限を規定するリトライ回数上限レジスタと、同一データの受信におけるパリティエラーまたはフレームエラーを検出した回数をカウントするエラー検出カウンタと、前記リトライ回数上限と前記受信エラーを検出した回数を比較する比較部と、前記比較結果にもとづいてライトポインタを制御する書き込み制御部とを備え、受信エラーによる再送信要求を一定回数以上繰り返さないとともに、不正な受信データが連続して受信バッファに格納されることによるバッファのオーバーフローを防ぐことを特徴とするＩＣカード接続装置を示す。図１２において、１００はＣＰＵである。２００はＩＣカード接続装置である。２０１は送信データを一時的に蓄える送信バッファである。２０２は送信データからパリティビットを生成するパリティ生成部である。２０３はスタートビット、送信データ８ビット、パリティビットをシリアルに送信するパラレル／シリアル変換部である。２０４はＩＣカードに対して再送信要求信号を発行する再送信要求部である。２１１は、ＩＣカードへのデータ送信とＩＣカードからのデータ受信とを切り替える送受信切替部である。２１２はＩＣカードからシリアルに送られてくるデータを受信するシリアル／パラレル変換部である。２１８は受信したパリティビットと受信データから算出されるパリティとを比較するとともに、キャラクタ保護期間におけるデータラインの信号レベルを検査するフレーム／パリティ検査部である。２１９は受信データとパリティ検査の結果とフレーム検査の結果を一対にして一時的に蓄えておく受信バッファである。３０１は同一データの受信における再送信要求回数の上限を規定するリトライ回数上限レジスタである。３０３は同一データの受信におけるパリティエラーまはたフレームエラーを検出した回数をカウントするエラー検出カウンタである。３０２は前記リトライ回数上限と前記受信エラーを検出した回数を比較する比較部である。２１５は前記比較結果にもとづいてライトポインタを制御する書き込み制御部である。５００はＩＣカードである。
【００５４】
以上のように構成されたＩＣカード接続装置について、以下にその動作を述べる。ＣＰＵ１００は、ＩＣカード接続装置２００がデータ受信を開始する前に、同一データに対する再送信要求を行う回数の上限値をリトライ回数上限レジスタ３０１に設定する。エラー検出カウンタ３０３はカウンタ値を０にクリアされる。
【００５５】
データ受信開始後、ＩＣカードからシリアルに送られてくるデータは、送受信切替部２１１を経て、シリアル／パラレル変換部２１２において受信される。続いて、フレーム／パリティ検査部２１８において、受信データ８ビットから算出されるパリティと受信したパリティが一致するかを検査するとともに、キャラクタ保護期間におけるデータラインの信号レベルを検査する。その後、受信データおよびパリティ検査の結果およびフレーム検査の結果は受信バッファ２１９に格納される。パリティエラーまたはフレームエラーの場合、エラー検出カウンタ３０３に通知され、エラー検出カウンタ３０３はカウンタ値をインクリメントする。比較部３０２において、エラー検出カウンタの値とリトライ回数上限レジスタの値が比較され、（エラー検出カウンタの値＜リトライ回数上限レジスタの値）が成り立つ場合は、再送信要求部２０４に受信エラーが通知され、再送信要求部２０４はＩＣカード５００に対して再送信要求信号を送出する。また、書き込み制御部２１５はライトポインタＷＰをインクリメントしない。これによって、不正な受信データが連続して受信バッファに格納されることによるバッファのオーバーフローを防止する。（エラー検出カウンタの値＝リトライ回数上限レジスタの値）が成り立つ場合は、再送信要求部２０４に受信エラーを通知せず、再送信要求部２０４はＩＣカード５００に対して再送信要求信号を送出しない。これによって、再送信要求を無限に繰り返すことを防止する。
【００５６】
また、書き込み制御部２１５はライトポインタＷＰをインクリメントし、次の受信データの書き込みに備える。
【００５７】
【発明の効果】
上記のように本発明によれば、従来のＩＣカード接続装置では検出できなかったフレームエラーや受信オーバーランを検出し、パリティエラー検出時の再送信要求を行う機能を利用して再送信を要求し、同一データを再度受信することによって、ＩＣカードから送られてくるデータを確実に受信することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるＩＣカード接続装置のシステム図
【図２】本発明の実施の形態１における受信バッファの構成図
【図３】本発明の実施の形態２におけるＩＣカード接続装置のシステム図
【図４】本発明の実施の形態３におけるＩＣカード接続装置のシステム図
【図５】本発明の実施の形態４におけるＩＣカード接続装置のシステム図
【図６】本発明の実施の形態４における受信バッファの構成図
【図７】本発明の実施の形態５におけるＩＣカード接続装置のシステム図
【図８】本発明の実施の形態６におけるＩＣカード接続装置のシステム図
【図９】本発明の実施の形態７におけるＩＣカード接続装置のシステム図
【図１０】本発明の実施の形態７における受信バッファの構成図
【図１１】本発明の実施の形態８におけるＩＣカード接続装置のシステム図
【図１２】本発明の実施の形態９におけるＩＣカード接続装置のシステム図
【図１３】従来のＩＣカード接続装置のシステム図
【図１４】従来の通常のＩＣカードの伝送データフォーマット図
【図１５】従来の受信エラー時の再送信要求信号を含むＩＣカードの伝送データフォーマット図
【図１６】従来のＩＣカードとＩＣカード接続装置間のデータ伝送におけるタイミング図
【符号の説明】
１００ＣＰＵ
２００ＩＣカード接続装置
２０１送信バッファ
２０２パリティ生成部
２０３パラレル／シリアル変換部
２０４再送信要求信号生成部
２１１送受信切替部
２１２シリアル／パラレル変換部
２１３パリティ検査部
２１４受信バッファ
２１５書き込み制御部
２１６フレーム検査部
２１７受信バッファ
２１８フレーム／パリティ検査部
２１９受信バッファ
３０１リトライ回数上限レジスタ
３０２比較部
３０３エラー検出カウンタ
４０１受信バッファ
５００ＩＣカード
ＲＤ１ＣＰＵ１００が受信バッファ２１４から読み出したデータ
ＲＤ２ＣＰＵ１００が受信バッファ２１７から読み出したデータ
ＲＤ３ＣＰＵ１００が受信バッファ２１９から読み出したデータ
ＲＰＣＰＵ１００が受信バッファからデータを読み出すアドレス
ＷＰ受信バッファにデータを書き込むアドレス
ＴＤＣＰＵ１００が送信バッファ２０１に書き込む送信データ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an IC card connection device that receives data sent from an IC card.
[0002]
[Prior art]
FIG. 13 shows a conventional general configuration of an IC card connection device (reader / writer). IEC / ISO7816 is a standard for IC cards. In FIG. 13, reference numeral 100 denotes a CPU. A transmission buffer 201 temporarily stores transmission data transmitted from the CPU. A parity generation unit 202 calculates and adds parity of transmission data. A parallel / serial conversion unit 203 serially transmits a start bit, transmission data, and a parity bit. A retransmission request signal generation unit 204 generates a retransmission request signal when there is a parity error in the received data, and sends it to the IC card. A transmission / reception switching unit 211 switches between transmission and reception in communication with the IC card. A serial / parallel converter 212 receives a start bit, data, and a parity bit serially transmitted from the IC card. A parity check unit 213 checks the parity of the received data and notifies the retransmission request signal generation unit 204 if there is a parity error. A reception buffer 401 temporarily stores received data until the data is read by the CPU. The data reception of the conventional IC card connection device configured as described above will be described.
[0003]
FIG. 14 shows the format of the data sent from the IC card. The data terminal of the IC card maintains a high impedance state when no communication is performed, and is fixed at a signal level High by a pull-up resistor. The data transmission of the IC card starts with a start bit at the signal level Low, and subsequently consists of 8 data bits (Da, Db, Dc, Dd, De, Df, Dg, Dh) and parity bits. The parity bit is set so that the number of signal levels High of 8 bits of data is counted. If the number is even, the signal level is Low, and if the number is odd, the signal level is High. Note that the parity provided in this manner is called even parity. After transmitting the parity bit, the IC card returns the data terminal to the high impedance state. The data terminal is fixed at the signal level High by a pull-up resistor. In contrast, the receiving-side IC card connection device compares the value of the parity bit calculated from the received 8 bits of data with the value of the received parity bit. If the parity bit is correct, the receiver prepares to receive the next data. If the parity bit is not correct, it is determined that a parity error has occurred, and the data terminal is set to the signal level Low as an error signal from (10.5 ± 0.2) etu to the minimum 1 etu and the maximum 2 etu from the start of the start bit. I do. The transmitting side checks the data terminal after (11 ± 0.2) etu from the start bit, and performs the following operation.
[0004]
If the data terminal is at the signal level High, it is determined that the data has been received normally
When the data terminal is at the signal level Low, that is, when an error signal is received, it is determined that the transmission has not been correctly performed, and the data is retransmitted.
[0005]
It is conceivable that the user carries the IC card with the user, but since the terminal is exposed, the terminal is liable to be deteriorated due to abrasion or corrosion, and is easily affected by dirt, water, static electricity and the like. Therefore, the IC card connection device is required to correctly and reliably transmit and receive data to and from the IC card in response to such disturbance factors. In order for IC cards to be widely used, it is necessary to realize the above functions at low cost and to reduce the processing load on the CPU that controls the IC card connection device.
[0006]
In the conventional IC card connection device, after the data is stored in the reception buffer, if the data in the reception buffer is not read by the CPU until the reception of the next data is completed, the data in the reception buffer is overwritten with the next data. Cannot read correctly. Thus, it is necessary to guarantee that the CPU reads the received data within a certain time. In this case, the time interval at which the CPU needs to read the received data depends on the baud rate of the received data.
[0007]
FIG. 16 shows an example in which data cannot be correctly received when the reception timing is shifted from the transmission rate on the transmission side. After transmitting the start bit S “0”, the transmitting side transmits the bit string “00001010” and the parity bit P “1”. On the other hand, the receiving side receives the bit string “00000101” at the illustrated sampling timing. In this case, since the parity bits match, no parity error occurs. Conventionally, there has been no function of detecting such a transmission error, and incorrect data has been received. Such a transmission error can often be detected by checking the signal level during the character protection period, and the detection of the signal level Low during the character protection period is referred to as a frame error.
[0008]
On the other hand, a countermeasure has been proposed in a case where the reading of received data by the CPU is not in time for the completion of reception of the next data, such as an IC card connection device in Patent Document 1. On the other hand, if the capacity of the reception buffer for temporarily storing the received data until the CPU reads the data is increased, the restriction on the time responsiveness of the CPU can be reduced.
[0009]
[Patent Document 1]
JP-A-9-179948
[0010]
[Problems to be solved by the invention]
However, the above-described conventional configuration has a problem that, when there is a parity error or a frame error in a plurality of received data, how to notify the CPU of the parity error or the frame error.
[0011]
Further, in a situation where a retransmission request is repeated due to a reception error, there is a problem that incorrect reception data is continuously stored in the reception buffer, and the buffer may overflow.
[0012]
[Means for Solving the Problems]
In order to achieve this object, an IC card connection device according to the present invention includes a reception buffer for storing a plurality of bytes of received data, and a parity check result and a frame check result corresponding to each received data in a pair. Makes it possible to easily read out a pair of received data, a parity check result, and a frame check result from a reception buffer, and easily determine whether or not the received data is correctly received. As described above, the IC card connection device of the present invention is characterized in that correct data can be reliably received even if a parity error or a frame error occurs.
[0013]
ADVANTAGE OF THE INVENTION According to this invention, while the time restriction | limiting which a CPU reads received data can be eased greatly, reliable data transmission with an IC card can be implement | achieved.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
An invention according to claim 1 of the present invention is an IC card connection device for transmitting / receiving data to / from an IC card, and stores a pair of data sent from the IC card and a result of the parity check. It is characterized by including a reception buffer, and has an operation of reliably receiving data sent from an IC card.
[0015]
The invention according to claim 2 of the present invention is an IC card connection device for transmitting and receiving data to and from an IC card, and stores a pair of data sent from the IC card and a result of the parity check. It is characterized by having a plurality of reception buffers, and has the effect of relaxing the time restriction for the CPU to read the received data and reliably receiving the data sent from the IC card.
[0016]
According to a third aspect of the present invention, there is provided an IC card connection apparatus for transmitting / receiving data to / from an IC card, and stores a pair of data sent from the IC card and a result of the parity check. A reception buffer is provided, and the reception buffer is constituted by a FIFO memory. The time buffer for reading the reception data by the CPU is relaxed and the data sent from the IC card is reliably received. It has the action of:
[0017]
According to a fourth aspect of the present invention, there is provided an IC card connection device for transmitting / receiving data to / from an IC card, wherein the data sent from the IC card and the result of the parity check are stored as a pair. A reception buffer, and a write control unit that controls writing to the reception buffer with reference to a result of the parity check, and in a situation where a retransmission request is repeated due to a reception error, incorrect reception data is continuously stored in the reception buffer. The feature of the present invention is to prevent the buffer from overflowing due to the above operation, and to reduce the time constraint for the CPU to read the received data and to reliably receive the data sent from the IC card.
[0018]
The invention according to claim 5 of the present invention is an IC card connection device for transmitting and receiving data to and from an IC card, and stores a pair of data sent from the IC card and a result of the parity check. A reception buffer, a retry count upper limit register that specifies an upper limit of the number of retransmission requests in receiving the same data, an error detection counter that counts the number of times a parity error is detected in receiving the same data, the retry count upper limit and the parity A comparison unit that compares the number of times an error has been detected, and a write control unit that controls a write pointer based on the comparison result. To prevent buffer overflow caused by being stored in the receive buffer. And it is intended to have an effect of reliably receiving data sent from the IC card as well as relax the time constraints CPU reads the received data.
[0019]
The invention according to claim 6 of the present invention is an IC card connection device for transmitting and receiving data to and from an IC card, and stores data sent from the IC card and a result of frame inspection as a pair. It is characterized by including a reception buffer, and has an operation of reliably receiving data sent from an IC card.
[0020]
An invention according to claim 7 of the present invention is an IC card connection device for transmitting and receiving data to and from an IC card, and stores data sent from the IC card and a result of frame inspection as a pair. It is characterized by having a plurality of reception buffers, and has the effect of relaxing the time restriction for the CPU to read the received data and reliably receiving the data sent from the IC card.
[0021]
The invention according to claim 8 of the present invention is an IC card connection device for transmitting / receiving data to / from an IC card, and stores data sent from the IC card and a result of frame inspection as a pair. A reception buffer is provided, and the reception buffer is constituted by a FIFO memory. The time buffer for reading the reception data by the CPU is relaxed and the data sent from the IC card is reliably received. It has the action of:
[0022]
According to a ninth aspect of the present invention, there is provided an IC card connection device for transmitting / receiving data to / from an IC card, and stores a pair of data sent from the IC card and a result of frame inspection. A reception buffer, and a write control unit that controls writing to the reception buffer by referring to a result of the frame inspection, and in a situation where a retransmission request is repeated due to a reception error, incorrect reception data is continuously stored in the reception buffer. The feature of the present invention is to prevent the buffer from overflowing due to the above operation, and to reduce the time constraint for the CPU to read the received data and to reliably receive the data sent from the IC card.
[0023]
According to a tenth aspect of the present invention, there is provided an IC card connection apparatus for transmitting / receiving data to / from an IC card, and stores a pair of data sent from the IC card and a result of frame inspection. A receiving buffer, a retry count upper limit register that defines an upper limit of the number of retransmission requests in receiving the same data, an error detection counter that counts the number of times a frame error is detected in receiving the same data, the upper limit of the retry count, and the frame A comparison unit that compares the number of times an error has been detected, and a write control unit that controls a write pointer based on the comparison result. To prevent buffer overflow caused by being stored in the receive buffer. Is intended to symptoms, an effect that reliably receive the data sent from the IC card as well as relax the time constraints CPU reads the received data.
[0024]
According to an eleventh aspect of the present invention, there is provided an IC card connection device for transmitting / receiving data to / from an IC card. It is characterized by including a reception buffer for storing a pair of data, and has an operation of reliably receiving data sent from an IC card.
[0025]
According to a twelfth aspect of the present invention, there is provided an IC card connection device for transmitting / receiving data to / from an IC card. It is characterized by having a plurality of reception buffers for storing a pair of data, and has the effect of relaxing the time constraint for the CPU to read the received data and reliably receiving the data sent from the IC card.
[0026]
According to a thirteenth aspect of the present invention, there is provided an IC card connection device for transmitting / receiving data to / from an IC card, wherein the data and parity check result and the frame check result sent from the IC card are transmitted. A reception buffer for storing a pair of data is provided, and the reception buffer is constituted by a FIFO memory. The time buffer for reading the received data by the CPU is relaxed, and the data transmitted from the IC card is reduced. Is reliably received.
[0027]
An invention according to claim 14 of the present invention is an IC card connection device for transmitting / receiving data to / from an IC card, wherein the data and parity check result and frame check result sent from the IC card are transmitted. A reception buffer that stores the data in a pair, and a write control unit that controls the writing to the reception buffer by referring to the result of the parity check and the result of the frame check, and performs illegal reception in a situation where a retransmission request is repeated due to a reception error. The feature is to prevent buffer overflow due to data being continuously stored in the reception buffer, to reduce the time constraint for the CPU to read the received data and to ensure that the data sent from the IC card is Has the effect of receiving the message.
[0028]
According to a fifteenth aspect of the present invention, there is provided an IC card connection device for transmitting / receiving data to / from an IC card, wherein the data and parity check result and the frame check result sent from the IC card are transmitted. A reception buffer for storing a pair, a retry count upper limit register for specifying an upper limit of the number of retransmission requests in receiving the same data, an error detection counter for counting the number of times a reception error is detected in receiving the same data, A comparison unit that compares the upper limit of the number of times and the number of times the reception error is detected, and a write control unit that controls a write pointer based on the comparison result. Buffer overflow due to successive reception data being stored in the reception buffer And characterized in that to prevent, it has an effect of reliably receiving data sent from the IC card as well as relax the time constraints CPU reads the received data.
[0029]
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 16.
[0030]
(Embodiment 1)
FIG. 1 shows an IC card connection device that stores data sent from an IC card in a reception buffer in a pair with a result of a parity check. In FIG. 1, reference numeral 100 denotes a CPU. Reference numeral 200 denotes an IC card connection device. A transmission buffer 201 temporarily stores transmission data. Reference numeral 202 denotes a parity generation unit that generates parity bits from transmission data. Reference numeral 203 denotes a parallel / serial conversion unit that serially transmits a start bit, transmission data 8 bits, and a parity bit. A retransmission request unit 204 issues a retransmission request signal to the IC card. A transmission / reception switching unit 211 switches between data transmission to the IC card and data reception from the IC card. Reference numeral 212 denotes a serial / parallel conversion unit that receives data transmitted serially from the IC card. A parity check unit 213 compares the received parity bit with the parity calculated from the received data. A reception buffer 214 temporarily stores reception data and a result of the parity check in a pair. 500 is an IC card.
[0031]
The operation of the IC card connection device configured as described above will be described below. The data serially transmitted from the IC card starts with a start bit as shown in FIG. 14, is composed of 8 bits of data, and a parity bit, and is received by the serial / parallel converter 212 via the transmission / reception switch 211. Subsequently, the parity check unit 213 checks whether the parity calculated from the 8 bits of the received data matches the received parity. Thereafter, the reception data and the result of the parity check are stored in the reception buffer 214. If the parities do not match, the retransmission request unit 204 is notified, and the retransmission request unit 204 sends a retransmission request signal to the IC card 500.
[0032]
Next, the configuration of the reception buffer 214 will be described with reference to FIG. FIG. 2 is composed of a FIFO (First In First Out) memory having a total of 9 bits as one word, which is a pair of 8 bits of received data and 1 bit as a result of a parity check, and receives received data and a parity check at an address indicated by the write pointer WP. Is written, and the CPU 100 reads the data RD from the address indicated by the read pointer RP. The CPU 100 can determine whether the received data is correct based on the bits of the parity check result of the read data RD.
[0033]
(Embodiment 2)
FIG. 3 includes a reception buffer that stores data sent from the IC card and the result of the parity check in a pair, and a write control unit that controls writing to the reception buffer with reference to the result of the parity check; An IC card connection device that prevents a buffer overflow caused by successively storing incorrect reception data in a reception buffer in a situation where a retransmission request is repeated due to a reception error is shown. In FIG. 3, reference numeral 100 denotes a CPU. Reference numeral 200 denotes an IC card connection device. A transmission buffer 201 temporarily stores transmission data. Reference numeral 202 denotes a parity generation unit that generates parity bits from transmission data. Reference numeral 203 denotes a parallel / serial conversion unit that serially transmits a start bit, transmission data 8 bits, and a parity bit. A retransmission request unit 204 issues a retransmission request signal to the IC card. A transmission / reception switching unit 211 switches between data transmission to the IC card and data reception from the IC card. Reference numeral 212 denotes a serial / parallel conversion unit that receives data transmitted serially from the IC card. A parity check unit 213 compares the received parity bit with the parity calculated from the received data. A reception buffer 214 temporarily stores reception data and a result of the parity check in a pair. A write control unit 215 controls writing to the reception buffer with reference to the result of the parity check. 500 is an IC card.
[0034]
The operation of the IC card connection device configured as described above will be described below. Data serially transmitted from the IC card is received by the serial / parallel converter 212 via the transmission / reception switch 211. Subsequently, the parity check unit 213 checks whether the parity calculated from the 8 bits of the received data matches the received parity. Thereafter, the reception data and the result of the parity check are stored in the reception buffer 214. If the parities do not match, the retransmission request unit 204 is notified, the retransmission request unit 204 sends a retransmission request signal to the IC card 500, and the write control unit 215 does not increment the write pointer WP. If the parities match, the write control unit 215 increments the write pointer WP to prepare for writing the next received data.
[0035]
(Embodiment 3)
FIG. 4 shows a reception buffer for storing the data sent from the IC card and the result of the parity check as a pair, a retry count upper limit register for specifying the upper limit of the number of retransmission requests in receiving the same data, An error detection counter that counts the number of times a parity error is detected in reception, a comparison unit that compares the upper limit of the number of retries and the number of times that the parity error is detected, and a write control unit that controls a write pointer based on the comparison result. And an IC card connection device that does not repeat a retransmission request due to a reception error for a certain number of times or more and prevents a buffer overflow caused by successively storing incorrect reception data in a reception buffer. In FIG. 4, reference numeral 100 denotes a CPU. Reference numeral 200 denotes an IC card connection device. A transmission buffer 201 temporarily stores transmission data. Reference numeral 202 denotes a parity generation unit that generates parity bits from transmission data. Reference numeral 203 denotes a parallel / serial conversion unit that serially transmits a start bit, transmission data 8 bits, and a parity bit. A retransmission request unit 204 issues a retransmission request signal to the IC card. A transmission / reception switching unit 211 switches between data transmission to the IC card and data reception from the IC card. Reference numeral 212 denotes a serial / parallel conversion unit that receives data transmitted serially from the IC card. A parity check unit 213 compares the received parity bit with the parity calculated from the received data. Reference numeral 301 denotes a retry count upper limit register that defines the upper limit of the number of retransmission requests in receiving the same data. An error detection counter 303 counts the number of times a parity error has been detected in receiving the same data. A comparison unit 302 compares the upper limit of the number of retries and the number of times the parity error is detected. A write control unit 215 controls the write pointer based on the comparison result. 500 is an IC card.
[0036]
The operation of the IC card connection device configured as described above will be described below. Before the IC card connection device 200 starts data reception, the CPU 100 sets an upper limit value of the number of retransmission requests for the same data in the retry number upper limit register 301. The error detection counter 303 clears the counter value to zero.
[0037]
After the data reception is started, the data serially transmitted from the IC card is received by the serial / parallel converter 212 via the transmission / reception switch 211. Subsequently, the parity check unit 213 checks whether the parity calculated from the 8 bits of the received data matches the received parity. Thereafter, the reception data and the result of the parity check are stored in the reception buffer 214. If the parities do not match, the error detection counter 303 is notified, and the error detection counter 303 increments the counter value. The comparison unit 302 compares the value of the error detection counter with the value of the retry count upper limit register. If (the value of the error detection counter <the value of the retry count upper limit register) is satisfied, a parity error is notified to the retransmission request unit 204. Then, the retransmission request unit 204 sends a retransmission request signal to the IC card 500. Further, the write control unit 215 does not increment the write pointer WP. This prevents the buffer from overflowing due to the incorrect reception data being stored in the reception buffer continuously. When (the value of the error detection counter = the value of the retry count upper limit register) holds, the retransmission request unit 204 does not notify the retransmission request unit 204 of the parity error, and sends the retransmission request signal to the IC card 500. do not do. This prevents the retransmission request from being repeated indefinitely.
[0038]
Further, the write control unit 215 increments the write pointer WP and prepares for writing the next received data.
[0039]
(Embodiment 4)
FIG. 5 shows an IC card connection device that stores data sent from the IC card in a reception buffer in a pair with the result of the frame inspection. In FIG. 5, reference numeral 100 denotes a CPU. Reference numeral 200 denotes an IC card connection device. A transmission buffer 201 temporarily stores transmission data. Reference numeral 202 denotes a parity generation unit that generates parity bits from transmission data. Reference numeral 203 denotes a parallel / serial conversion unit that serially transmits a start bit, transmission data 8 bits, and a parity bit. A retransmission request unit 204 issues a retransmission request signal to the IC card. A transmission / reception switching unit 211 switches between data transmission to the IC card and data reception from the IC card. Reference numeral 212 denotes a serial / parallel conversion unit that receives data transmitted serially from the IC card. A frame inspection unit 216 inspects the signal level of the data line during the character protection period. A reception buffer 217 temporarily stores reception data and a result of the frame inspection as a pair. 500 is an IC card.
[0040]
The operation of the IC card connection device configured as described above will be described below. Data serially transmitted from the IC card is received by the serial / parallel converter 212 via the transmission / reception switch 211. Subsequently, the frame inspection unit 216 inspects the signal level of the data line during the character protection period. After that, the reception data and the result of the frame inspection are stored in the reception buffer 217. In the case of a frame error, the retransmission request unit 204 is notified, and the retransmission request unit 204 sends a retransmission request signal to the IC card 500.
[0041]
Next, the configuration of the reception buffer 217 will be described with reference to FIG. FIG. 6 shows a FIFO memory composed of a pair of 8 bits of received data and 1 bit of the result of the frame inspection, and a total of 9 bits as a word. The received data and the result of the frame inspection are written to the address indicated by the write pointer WP. The CPU 100 reads the data RD from the address indicated by the read pointer RP. The CPU 100 can determine whether the received data is correct based on the bits of the frame inspection result of the read data RD.
[0042]
(Embodiment 5)
FIG. 7 includes a reception buffer that stores the data sent from the IC card and the result of the frame inspection as a pair, and a writing control unit that controls writing to the reception buffer with reference to the result of the frame inspection. An IC card connection device that prevents a buffer overflow caused by successively storing incorrect reception data in a reception buffer in a situation where a retransmission request is repeated due to a reception error is shown. 7, reference numeral 100 denotes a CPU. Reference numeral 200 denotes an IC card connection device. A transmission buffer 201 temporarily stores transmission data. Reference numeral 202 denotes a parity generation unit that generates parity bits from transmission data. Reference numeral 203 denotes a parallel / serial conversion unit that serially transmits a start bit, transmission data 8 bits, and a parity bit. A retransmission request unit 204 issues a retransmission request signal to the IC card. A transmission / reception switching unit 211 switches between data transmission to the IC card and data reception from the IC card. Reference numeral 212 denotes a serial / parallel conversion unit that receives data transmitted serially from the IC card. A frame inspection unit 216 inspects the signal level of the data line during the character protection period. A reception buffer 217 temporarily stores reception data and a result of the frame inspection as a pair. A writing control unit 215 controls writing to the reception buffer with reference to the result of the frame inspection. 500 is an IC card.
[0043]
The operation of the IC card connection device configured as described above will be described below. Data serially transmitted from the IC card is received by the serial / parallel converter 212 via the transmission / reception switch 211. Subsequently, the frame inspection unit 216 inspects the signal level of the data line during the character protection period. After that, the reception data and the result of the frame inspection are stored in the reception buffer 217. In the case of a frame error, the retransmission request unit 204 is notified, the retransmission request unit 204 sends a retransmission request signal to the IC card 500, and the write control unit 215 does not increment the write pointer WP. If it is not a frame error, the write control unit 215 increments the write pointer WP to prepare for writing the next received data.
[0044]
(Embodiment 6)
FIG. 8 shows a reception buffer for storing the data sent from the IC card and the result of the frame inspection as a pair, a retry count upper limit register for specifying the upper limit of the number of retransmission requests in receiving the same data, An error detection counter that counts the number of times a frame error is detected in reception, a comparison unit that compares the upper limit of the number of retries and the number of times that the frame error is detected, and a write control unit that controls a write pointer based on the comparison result. And an IC card connection device that does not repeat a retransmission request due to a reception error for a certain number of times or more and prevents a buffer overflow caused by successively storing incorrect reception data in a reception buffer. In FIG. 8, reference numeral 100 denotes a CPU. Reference numeral 200 denotes an IC card connection device. A transmission buffer 201 temporarily stores transmission data. Reference numeral 202 denotes a parity generation unit that generates parity bits from transmission data. Reference numeral 203 denotes a parallel / serial conversion unit that serially transmits a start bit, transmission data 8 bits, and a parity bit. A retransmission request unit 204 issues a retransmission request signal to the IC card. A transmission / reception switching unit 211 switches between data transmission to the IC card and data reception from the IC card. Reference numeral 212 denotes a serial / parallel conversion unit that receives data transmitted serially from the IC card. A frame inspection unit 216 inspects the signal level of the data line during the character protection period. A reception buffer 217 temporarily stores reception data and a result of the frame inspection as a pair. Reference numeral 301 denotes a retry count upper limit register that defines the upper limit of the number of retransmission requests in receiving the same data. An error detection counter 303 counts the number of times a frame error has been detected in receiving the same data. A comparison unit 302 compares the upper limit of the number of retries with the number of times the frame error is detected. A write control unit 215 controls the write pointer based on the comparison result. 500 is an IC card.
[0045]
The operation of the IC card connection device configured as described above will be described below. Before the IC card connection device 200 starts data reception, the CPU 100 sets an upper limit value of the number of retransmission requests for the same data in the retry number upper limit register 301. The error detection counter 303 clears the counter value to zero.
[0046]
After the data reception is started, the data serially transmitted from the IC card is received by the serial / parallel converter 212 via the transmission / reception switch 211. Subsequently, the frame inspection unit 216 inspects the signal level of the data line during the character protection period. After that, the reception data and the result of the frame inspection are stored in the reception buffer 217. In the case of a frame error, the error is notified to the error detection counter 303, and the error detection counter 303 increments the counter value. The comparison unit 302 compares the value of the error detection counter with the value of the retry count upper limit register. If (the value of the error detection counter <the value of the retry count upper limit register) holds, a frame error is notified to the retransmission request unit 204. Then, the retransmission request unit 204 sends a retransmission request signal to the IC card 500. Further, the write control unit 215 does not increment the write pointer WP. This prevents the buffer from overflowing due to the incorrect reception data being stored in the reception buffer continuously. If (the value of the error detection counter = the value of the retry count upper limit register) holds, the retransmission request unit 204 does not notify the retransmission request unit 204 of the frame error, and sends the retransmission request signal to the IC card 500. do not do. This prevents the retransmission request from being repeated indefinitely.
[0047]
Further, the write control unit 215 increments the write pointer WP and prepares for writing the next received data.
[0048]
(Embodiment 7)
FIG. 9 shows an IC card connection device that stores data sent from an IC card in a reception buffer in a pair with a result of a parity check and a result of a frame check. In FIG. 9, reference numeral 100 denotes a CPU. Reference numeral 200 denotes an IC card connection device. A transmission buffer 201 temporarily stores transmission data. Reference numeral 202 denotes a parity generation unit that generates parity bits from transmission data. Reference numeral 203 denotes a parallel / serial conversion unit that serially transmits a start bit, transmission data 8 bits, and a parity bit. A retransmission request unit 204 issues a retransmission request signal to the IC card. A transmission / reception switching unit 211 switches between data transmission to the IC card and data reception from the IC card. Reference numeral 212 denotes a serial / parallel conversion unit that receives data transmitted serially from the IC card. A frame / parity check unit 218 compares the received parity bit with the parity calculated from the received data and checks the signal level of the data line during the character protection period. A reception buffer 219 temporarily stores received data, a result of the parity check, and a result of the frame check as a pair. 500 is an IC card.
[0049]
The operation of the IC card connection device configured as described above will be described below. Data serially transmitted from the IC card is received by the serial / parallel converter 212 via the transmission / reception switch 211. Subsequently, the frame / parity checking unit 218 checks whether the parity calculated from the 8 bits of the received data matches the received parity, and checks the signal level of the data line during the character protection period. After that, the reception data and the result of the frame inspection are stored in the reception buffer 219. In the case of a parity error or a frame error, the retransmission request unit 204 is notified, and the retransmission request unit 204 sends a retransmission request signal to the IC card 500.
[0050]
Next, the configuration of the reception buffer 219 will be described with reference to FIG. FIG. 6 shows a FIFO memory in which 8 bits of received data, 1 bit of parity check result, and 1 bit of frame check result are paired, and a total of 10 bits is 1 word. The inspection result and the frame inspection result are written, and the CPU 100 reads the data RD from the address indicated by the read pointer RP. The CPU 100 can determine whether the received data is correct based on the bits of the parity check result and the bits of the frame check result of the read data RD.
[0051]
(Embodiment 8)
FIG. 11 shows a reception buffer for storing the data sent from the IC card and the result of the parity check and the result of the frame check as a pair, and controlling the writing to the receive buffer with reference to the results of the parity check and the frame check. And a write control unit for preventing a buffer overflow caused by successively storing incorrect reception data in a reception buffer in a situation where a retransmission request is repeated due to a reception error. . In FIG. 11, reference numeral 100 denotes a CPU. Reference numeral 200 denotes an IC card connection device. A transmission buffer 201 temporarily stores transmission data. Reference numeral 202 denotes a parity generation unit that generates parity bits from transmission data. Reference numeral 203 denotes a parallel / serial conversion unit that serially transmits a start bit, transmission data 8 bits, and a parity bit. A retransmission request unit 204 issues a retransmission request signal to the IC card. A transmission / reception switching unit 211 switches between data transmission to the IC card and data reception from the IC card. Reference numeral 212 denotes a serial / parallel conversion unit that receives data transmitted serially from the IC card. A frame / parity check unit 218 compares the received parity bit with the parity calculated from the received data and checks the signal level of the data line during the character protection period. A reception buffer 219 temporarily stores received data, a result of the parity check, and a result of the frame check as a pair. A write control unit 215 controls writing to the reception buffer with reference to the result of the frame / parity check. 500 is an IC card.
[0052]
The operation of the IC card connection device configured as described above will be described below. Data serially transmitted from the IC card is received by the serial / parallel converter 212 via the transmission / reception switch 211. Subsequently, the frame / parity checking unit 218 checks whether the parity calculated from the 8 bits of the received data matches the received parity, and checks the signal level of the data line during the character protection period. After that, the reception data, the result of the parity check, and the result of the frame check are stored in the reception buffer 219. In the case of a parity error or a frame error, the retransmission request unit 204 is notified, the retransmission request unit 204 sends a retransmission request signal to the IC card 500, and the write control unit 215 does not increment the write pointer WP. If it is not a parity error or a frame error, the write control unit 215 increments the write pointer WP to prepare for writing the next received data.
[0053]
(Embodiment 9)
FIG. 12 shows a reception buffer for storing the data sent from the IC card, the result of the parity check, and the result of the frame check in a pair, and a retry count upper limit register for specifying the upper limit of the number of retransmission requests in receiving the same data. An error detection counter that counts the number of times a parity error or a frame error is detected in receiving the same data, a comparison unit that compares the upper limit of the number of retries and the number of times that the reception error is detected, and writes based on the comparison result. A write control unit for controlling a pointer, wherein a retransmission request due to a reception error is not repeated more than a certain number of times, and a buffer overflow caused by incorrect reception data being continuously stored in the reception buffer is prevented. 1 shows an IC card connection device. In FIG. 12, reference numeral 100 denotes a CPU. Reference numeral 200 denotes an IC card connection device. A transmission buffer 201 temporarily stores transmission data. Reference numeral 202 denotes a parity generation unit that generates parity bits from transmission data. Reference numeral 203 denotes a parallel / serial conversion unit that serially transmits a start bit, transmission data 8 bits, and a parity bit. A retransmission request unit 204 issues a retransmission request signal to the IC card. A transmission / reception switching unit 211 switches between data transmission to the IC card and data reception from the IC card. Reference numeral 212 denotes a serial / parallel conversion unit that receives data transmitted serially from the IC card. A frame / parity check unit 218 compares the received parity bit with the parity calculated from the received data and checks the signal level of the data line during the character protection period. A reception buffer 219 temporarily stores received data, a result of the parity check, and a result of the frame check as a pair. Reference numeral 301 denotes a retry count upper limit register that defines the upper limit of the number of retransmission requests in receiving the same data. An error detection counter 303 counts the number of times a parity error or a frame error is detected in receiving the same data. A comparison unit 302 compares the upper limit of the number of retries with the number of times the reception error is detected. A write control unit 215 controls the write pointer based on the comparison result. 500 is an IC card.
[0054]
The operation of the IC card connection device configured as described above will be described below. Before the IC card connection device 200 starts data reception, the CPU 100 sets an upper limit value of the number of retransmission requests for the same data in the retry number upper limit register 301. The error detection counter 303 clears the counter value to zero.
[0055]
After the data reception is started, the data serially transmitted from the IC card is received by the serial / parallel converter 212 via the transmission / reception switch 211. Subsequently, the frame / parity checking unit 218 checks whether the parity calculated from the 8 bits of the received data matches the received parity, and checks the signal level of the data line during the character protection period. After that, the reception data, the result of the parity check, and the result of the frame check are stored in the reception buffer 219. In the case of a parity error or a frame error, the error detection counter 303 is notified, and the error detection counter 303 increments the counter value. The comparison unit 302 compares the value of the error detection counter with the value of the retry count upper limit register. If (the value of the error detection counter <the value of the retry count upper limit register) holds, the reception error is notified to the retransmission request unit 204. Then, the retransmission request unit 204 sends a retransmission request signal to the IC card 500. Further, the write control unit 215 does not increment the write pointer WP. This prevents the buffer from overflowing due to the incorrect reception data being stored in the reception buffer continuously. If (the value of the error detection counter = the value of the retry count upper limit register) holds, the retransmission request unit 204 does not notify the retransmission request unit 204 of a reception error, and the retransmission request unit 204 sends a retransmission request signal to the IC card 500. do not do. This prevents the retransmission request from being repeated indefinitely.
[0056]
Further, the write control unit 215 increments the write pointer WP and prepares for writing the next received data.
[0057]
【The invention's effect】
As described above, according to the present invention, a frame error or a reception overrun that cannot be detected by a conventional IC card connection device is detected, and retransmission is requested by using a function of requesting retransmission when a parity error is detected. Then, by receiving the same data again, the data sent from the IC card can be reliably received.
[Brief description of the drawings]
FIG. 1 is a system diagram of an IC card connection device according to a first embodiment of the present invention.
FIG. 2 is a configuration diagram of a reception buffer according to the first embodiment of the present invention.
FIG. 3 is a system diagram of an IC card connection device according to a second embodiment of the present invention.
FIG. 4 is a system diagram of an IC card connection device according to a third embodiment of the present invention.
FIG. 5 is a system diagram of an IC card connection device according to a fourth embodiment of the present invention.
FIG. 6 is a configuration diagram of a reception buffer according to a fourth embodiment of the present invention.
FIG. 7 is a system diagram of an IC card connection device according to a fifth embodiment of the present invention.
FIG. 8 is a system diagram of an IC card connection device according to a sixth embodiment of the present invention.
FIG. 9 is a system diagram of an IC card connection device according to a seventh embodiment of the present invention.
FIG. 10 is a configuration diagram of a reception buffer according to a seventh embodiment of the present invention.
FIG. 11 is a system diagram of an IC card connection device according to an eighth embodiment of the present invention.
FIG. 12 is a system diagram of an IC card connection device according to a ninth embodiment of the present invention.
FIG. 13 is a system diagram of a conventional IC card connection device.
FIG. 14 is a transmission data format diagram of a conventional ordinary IC card.
FIG. 15 is a conventional transmission data format of an IC card including a retransmission request signal when a reception error occurs.
FIG. 16 is a timing chart of data transmission between a conventional IC card and an IC card connection device.
[Explanation of symbols]
100 CPU
200 IC card connection device
201 Transmission buffer
202 Parity generator
203 parallel / serial converter
204 retransmission request signal generation unit
211 Transmission / reception switching unit
212 serial / parallel converter
213 Parity checker
214 receive buffer
215 Write control unit
216 Frame inspection unit
217 Receive buffer
218 frame / parity checker
219 Receive buffer
301 Retry count upper limit register
302 Comparison section
303 Error detection counter
401 Receive buffer
500 IC card
RD1 Data read from the reception buffer 214 by the CPU 100
RD2 Data read from the reception buffer 217 by the CPU 100
RD3 Data read from the reception buffer 219 by the CPU 100
Address at which RP CPU 100 reads data from the reception buffer
Address to write data to WP receive buffer
Transmission data written to the transmission buffer 201 by the TD CPU 100

Claims

A transmission / reception switching unit for switching transmission / reception to / from an IC card with an external terminal (hereinafter, referred to as an “IC card”), and a parallel / serial conversion unit for converting serially input data into 1-byte parallel data and outputting the data. A parity checker that compares a parity calculated based on input data with a received parity, a retransmission request signal generator that requests the IC card to retransmit in the case of a parity error, A reception buffer for storing the result of the inspection, a transmission buffer for storing the transmission data input from the CPU, a parity generation unit for calculating the parity under the transmission data, and converting the data input in parallel to serial data And a serial / parallel converter for outputting the data.

2. The IC card connection device according to claim 1, comprising a plurality of reception buffers for storing data sent from the IC card and a result of the parity check of the received data as a pair.

2. The IC card connection device according to claim 1, wherein the plurality of reception buffers are constituted by FIFO memories.

There is further provided a write control unit for controlling an address to be written to the reception buffer with reference to the result of the parity check (hereinafter, referred to as a "write pointer"). In the case of a parity error, the write pointer is not advanced. The IC card connection device according to claim 1.

A retry count upper limit register that holds an upper limit of the number of retransmission requests for the same data specified by the CPU, an error detection counter that counts the number of times a parity error is detected for the same data, and an upper limit of the retry count and the parity error It further includes a comparison unit for comparing the number of times, and a write control unit for controlling the write pointer, and when the parity error for the same data does not reach the specified number of times, requests a retransmission and does not advance the write pointer. 2. The IC card connection device according to claim 1, wherein when the number of times exceeds the limit, the re-transmission is not requested, and the write pointer is advanced.

A transmission / reception switching unit that switches between transmission and reception for an IC card, a parallel / serial conversion unit that converts serially input data into 1-byte parallel data and outputs the data, and a frame inspection that inspects an input signal level during a character protection period. A retransmission request signal generating unit for requesting the IC card to retransmit when an input signal becomes a low level during the character protection period (hereinafter, referred to as a “frame error”); A reception buffer for storing the result of the inspection, a transmission buffer for storing the transmission data input from the CPU, a parity generation unit for calculating the parity under the transmission data, and converting the data input in parallel to serial data And a serial / parallel converter for outputting the data.

7. The IC card connection device according to claim 6, comprising a plurality of reception buffers for storing data sent from the IC card and a result of frame inspection of the received data as a pair.

7. The IC card connection device according to claim 6, wherein the plurality of reception buffers are constituted by FIFO memories.

7. The IC card connection device according to claim 6, further comprising a write control unit that controls a write pointer of the reception buffer by referring to a result of the frame inspection, and does not advance the write pointer in the case of a frame error. .

A retry count upper limit register that holds an upper limit of the number of retransmission requests for the same data specified by the CPU, an error detection counter that counts the number of times a frame error has been detected for the same data, and the retry count upper limit and the frame error have been detected A comparison unit for comparing the number of times, and a write control unit for controlling the write pointer, further request a retransmission if the frame error for the same data does not reach the specified number of times, and do not advance the write pointer. 7. The IC card connection device according to claim 6, wherein the re-transmission is not requested when the number of times is exceeded, and the write pointer is advanced.

A transmission / reception switching unit for switching transmission / reception to / from an IC card, a parallel / serial conversion unit for converting data input serially into 1-byte parallel data and outputting the data, and receiving a parity calculated based on the input data. A parity / frame checking unit for comparing the parity with the input signal level during the character protection period, a retransmission request signal generating unit for requesting the IC card to retransmit in the case of a parity error or a frame error, A reception buffer for storing the received data, the result of the parity check and the result of the frame check, a transmission buffer for storing the transmission data input from the CPU, a parity generation unit for calculating the parity below the transmission data, and a parallel input Serial / parallel conversion that converts the data And a vessel, IC card connecting device.

12. The IC card connection device according to claim 11, comprising a plurality of reception buffers for storing data sent from the IC card, a result of a parity check of the received data, and a result of a frame check of the received data as a pair. .

The IC card connection device according to claim 11, wherein the plurality of reception buffers are configured by FIFO memories.

A write control unit for controlling a write pointer of a reception buffer by referring to a result of the parity check and a result of the frame check, wherein the write pointer is not advanced in a case of a parity error or a frame error. 12. The IC card connection device according to item 11.

A retry count upper limit register that holds an upper limit of the number of retransmission requests for the same data specified by the CPU; an error detection counter that counts the number of times a parity error or a frame error for the same data is detected; A comparison unit that compares the number of times an error has been detected, and a write control unit that controls a write pointer, and requests a retransmission if a parity error or a frame error for the same data does not reach a specified number of times; 12. The IC card connection device according to claim 11, wherein the write pointer is not advanced, and if the predetermined number of times is exceeded, the retransmission is not requested and the write pointer is advanced.