JP2004505487A - 誘導近接センサおよびこれに関連する方法 - Google Patents

Abstract

改善された近接センサ（１００ａ〜ｅ）およびその使用方法が開示される。従来より、プログラム可能容易性、費用、作動能力、作動電圧および正確性においてセンサは多くの問題を有している。本発明は、特定用途向け集積回路（ＡＳＩＣ）（１０）、および複数の外部素子を備える誘導近接センサ（１００ａ〜ｅ）を提供する。ＡＳＩＣ（１０）は、金属酸化物半導体（ＣＭＯＳ）技術おいて実行され、また、発振器を有し、センサ／スイッチ（１００ａ〜ｅ）のスイッチポイントは発振器のポテンシャルノードに対するバイアス電圧の選択により予め決定される。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、改善された近接センサおよびその使用方法に関する。本発明は、特に、ＣＭＯＳ（相補型金属酸化物半導体）技術を使用するプログラム可能な誘導近接スイッチ用ＡＳＩＣ（特定用途向け集積回路）に関するが、これに限られない。
【０００２】
【発明の背景】
多数のプログラム可能な近接スイッチが従来より提案されている。特に、近接スイッチのプログラミングおよびその最終調整に関して、従来より提案がある。たとえば、米国特許第５，４０８，１３２号（ソリン　フェリサーンほか）、特許第４，７１３，６０２号（ＵＥＤＡ）があり、米国のＸＩＣＯＲ社の製品が入手でき、これらにより組立後に遠隔調整が可能となる。また、米国特許第５，１１９，００４号（ホーディメイアほか）において、温度依存に依存する設定ポイントを有する誘導近接スイッチが提案されている。上述の従来技術の内容は、参照として、本明細書に含められる。
【０００３】
【発明が解決しようとする課題】
公知の近接スイッチには、多くの不利な点がある。本発明の少なくとも１実施例の課題は、これらの１以上の不利な点を除去ないしは少なくとも緩和することにある。
【０００４】
本発明の第１態様の課題は、プログラム化の容易さ、相対的な低コスト（たとえば、双磁極技術よりも４〜５の素子を減ずることによる）、より小さなエリア用の低電力、一般にＣＭＯＳを作動させるための電圧と比較して相対的な高電圧による作動、ターゲットの速度変化率の正確な表示、のうち１以上を実現できる、近接センサ内で使用するＡＳＩＣを提供することにある。
【０００５】
さらに、本発明の第１態様における少なくとも１実施例の課題は、ＣＭＯＳ技術において実行され、少なくとも約３０Ｖまたはそれ以上で作動しうる近接センサ用ＡＳＩＣを提供することにある。
【０００６】
本発明の第２態様における種々の実施例の課題は、ＣＭＯＳ技術上で実行され、かつ、ポテンシャルノードにおける発振器へのバイアス電圧を修正することにより検知ヘッド上の利得／振幅が調整される近接センサ用ＡＳＩＣを提供することにある。従来技術と比較すると、本発明では、検知ヘッド上の利得／振幅を調整する複数の直列または並列のレジスタの使用により、設定ポイントが設定される。
【０００７】
さらに、本発明の第２態様における１実施例の課題は、複数のノードの１つ、たとえば、Ｖｒｅｆｌａ、Ｖｒｅｆ、Ｖｒｅｆ１、Ｖｒｅｆ２の４ノードの１つにおいて、電圧を変化させることにより、近接センサにおいて使用するＡＳＩＣのスイッチポイント（動作点）を設定することにある。これらのノードは、トリム、センサヘッドの温度変化による利得変化、温度に対して速やかに内部を電子的に安定させることにより提供される。
【０００８】
本発明の第３態様における種々の実施例の課題は、周波数から独立し、使用可能な周波数の範囲内で可能な温度補償を有し、および／または補償信号が発振器の１つのノードだけに適用されるが、回路全体には適用されない近接センサＡＳＩＣを提供することにある。この点で、作動周波数によって大きな影響を受ける複雑な補償カーブを伴うという従来技術と対比できる。
【０００９】
本発明の第３態様における少なくとも１つの実施例の課題は、１つの発振器ノードにおける電圧を調整することによって適用され、それによりセンサの温度補償を周波数、すなわち、ヘッドの共振周波数（ヘッド周波数）から独立させ、ノードが複数のノード、たとえばＶｒｅｆｌａ、Ｖｒｅｆ、Ｖｒｅｆ１、Ｖｒｅｆ２の１つから選択される補償信号を提供することにある。
【００１０】
本発明の第４態様における少なくとも１つの実施例の課題は、定格動作距離（Ｓｎ）の自動的な内部でのトリミングを提供することにある。
【００１１】
本発明の第４態様における少なくとも１つの実施例の課題は、逐次近似法を使用して定格動作距離（Ｓｎ）用の自動的なトリミングを提供することにある。
【００１２】
本発明の第５態様における少なくとも１つの実施例の課題は、電源入力電圧が生じることによりプログラムされる近接センサ用ＡＳＩＣを提供することにある。
【００１３】
本発明の少なくとも１態様における課題は、従来技術よりも大きな動作距離（Ｓｎ）を有する近接センサを提供することにある。
【００１４】
本発明の少なくとも１態様における課題は、従来技術と比較して品質、正確性および製造の容易さが強化された近接センサまたは近接スイッチ、および特に近接センサまたはスイッチ用のＡＳＩＣを提供することにある。
【００１５】
さらに、本発明の少なくとも１態様における課題は、ある目的にも別の目的にも必要とされるピン止め接続を使用することにある。たとえば、ピン止め接続は１実施例では電源を供給するために使用され、ＡＳＩＣのプログラミングのような他の目的にも必要とされる。
【００１６】
【課題を解決するための手段】
本発明の第１態様によれば、少なくとも１つのＣＭＯＳ素子を有する誘導近接センサが提供される。
【００１７】
ＣＭＯＳ（相補型金属酸化物半導体）は、以下に詳細に述べられるが、公知のＩＣ（集積回路）技術である。
【００１８】
誘導近接センサは、誘導近接スイッチからなってもよい。
【００１９】
誘導近接センサは複数のＣＭＯＳ素子を含むのが好ましい。
【００２０】
誘導近接センサは、近接スイッチすなわちデジタル出力からなる。しかし、誘導近接センサの出力はアナログであってもよい。
【００２１】
ＣＭＯＳ素子は、トランジスタ、レジスタ、キャパシタ、ヒューズリンク（たとえば、ポリヒューズ）の中から１以上選択される。
【００２２】
ＣＭＯＳ素子は、少なくとも部分的にはシリコンで形成される。
【００２３】
さらに、本発明は、誘導近接センサにおいて使用される、または誘導近接センサとして使用されるＡＳＩＣ（特定用途向け集積回路）の製造方法に関する。当該方法は、ＣＭＯＳ論理によるＡＳＩＣの１以上の素子を形成するステップを含む。
【００２４】
本発明の第２態様によれば、発振器を有する誘導近接スイッチが提供される。当該誘導近接スイッチのスイッチポイント（動作点）は、発振器のポテンシャルノードに対するバイアス電圧の選択により予め決定される。
【００２５】
バイアス電圧の選択により、検知ヘッドの利得または振幅が調整される。
【００２６】
発振器は、誘導近接スイッチの少なくとも一部を形成するＡＳＩＣにより少なくとも一部が形成される。
【００２７】
さらに、本発明は、誘導近接スイッチの発振器のポテンシャルノードに対するバイアス電圧の選択により誘導近接スイッチのスイッチポイントを設定する方法を提供する。
【００２８】
本発明の第３態様によれば、発振器および発振器からの出力電圧を実質的に維持するための手段を含む誘導近接センサが提供される。当該維持手段は温度補償手段からなる。
【００２９】
誘導近接センサは、誘導近接スイッチであってよい。
【００３０】
温度補償手段は、使用中に発振器の温度が変化した場合に、出力電圧を維持するために作動する。
【００３１】
温度補償手段は、発振器のノードに適用される温度補償信号を提供する。
【００３２】
温度補償手段は、温度補償回路からなる。
【００３３】
当該誘導近接センサは、バンドギャップ基準ブロック回路を備える。当該回路は、温度に対して実質的に安定するバンドギャップ基準ブロック回路電圧を提供し、温度補償回路および発振器に適用される変化を表示する変化信号を生成する。
【００３４】
本発明の第４態様によれば、次のステップからなる、誘導近接センサの発振器からの出力電圧を実質的に維持する方法が提供される：
温度補償手段を備える、
当該温度補償手段からの温度補償信号を確立する、
温度補償信号により出力電圧を維持する。
【００３５】
本発明の第５態様によれば、発振器を含む誘導近接センサが提供され、当該センサにおいては、複数の逐次近似ステップにより発振器のバイアス電圧が選択される。
【００３６】
当該誘導近接センサは、誘導近接スイッチであってよい。
【００３７】
誘導近接センサは、ｎビットコンバータを含み、発振器の制御ノードに適用される電圧を適切に変化させてもよい。
【００３８】
誘導近接センサは、アナログ・デジタルコンバータを含んでもよい。
【００３９】
また、本発明は、複数の逐次近似ステップを実行するステップを含む誘導近接センサの発振器のバイアス電圧を選択する方法を提供する。
【００４０】
本発明の第６態様によれば、電源入力に予め定められた電圧を印加することにより出力機能がプログラムされまたは選択される誘導近接センサが提供される。
【００４１】
当該誘導近接センサは、誘導近接スイッチであってよい。
【００４２】
予め定められた電圧の印加は、１以上のヒューズが遮断されることに起因させてよい。
【００４３】
好ましい実施形態では、予め定められた電圧は、コード信号処理手段に適用され、当該手段は、１以上のヒューズを遮断するためにポリヒューズに適用されるコード信号を生成し、これにより、誘導近接センサの機能が設定される。
【００４４】
当該機能は、シンク開、ソース開、シンク閉、ソース閉から選択される。
【００４５】
さらに、本発明は、誘導近接センサの電源入力に対して予め定められた電圧を適用するステップを含む誘導近接センサの機能をプログラムしまたは設定する方法を提供する。
【００４６】
本発明の第７態様によれば、本発明の前記態様に従う誘導近接センサまたは誘導近接スイッチにおいて使用されるＡＳＩＣ（特定用途向け集積回路）が提供される。
【００４７】
本発明の第８態様によれば、本発明の前記態様に従う誘導近接センサまたは誘導近接スイッチを含む装置が提供される。
【００４８】
【発明の実施の形態】
図１は、本発明の実施例に従って一般的に設計されたＡＳＩＣ（特定用途向け集積回路）（１０）の概略ブロック図である。ＡＳＩＣ（１０）は、電圧調整器（１５）、発振器（２０）、バンドギャップ基準回路（２５）、デモジュレータ（３０）、温度補償回路（３５）、スレショルドスイッチ（４０）、自動プログラムおよびトリム制御回路（４５）、ドライバ手段（５０）、スイッチ開閉および短絡回路遅延回路（５５）、短絡回路検出回路（６０）、防熱回路（６５）およびソース出力手段（７０）およびシンク出力手段（７５）を備える。
【００４９】
図２（Ａ）および図１に示すように、ＡＳＩＣ（１０）は、複数のピンＰ１〜Ｐ１６により外部システム環境との接続が可能である。ピンＰ１、Ｐ２およびＰ５は、従来から一般に提供されている誘導近接センサのヘッド素子に接続可能である。ピンＰ１をＬＣ回路に、ピンＰ２をレジスタ（Ｒｔｈｒｅｓｈｏｌｄ）に、ピンＰ５を外部レジスタ（Ｒｈｙｓｔｅｒｅｓｉｓ）に接続できる。ピンＰ３は外部レジスタ（Ｒｌｅｄ）に、ピンＰ４はキャパシタ（Ｃｉｎｔ）に、ピンＰ６は短絡回路（ＳＣ）に、ピンＰ７はアース（ＧＮＤ）に、ピンＰ８は０Ｖ負荷（０Ｖ ＬＯＡＤ）に、ピンＰ９は負荷（ＬＯＡＤ）に、ピンＰ１０は負荷電流（Ｖ＋ＬＯＡＤ）用の供給接続に、ピンＰ１１は外部発光ダイオード（ＬＥＤ）に、ピンＰ１２は正の供給電圧（Ｖｃｃ）に、ピンＰ１３は基準電圧（Ｖｒｅｆ）に、ピンＰ１５は外部キャパシタ（Ｃｄ）に、ピンＰ１６は外部レジスタ（Ｒｔ）に接続される。
【００５０】
図１は、レジスタ（Ｒｔ１およびＲｔ２）により、発振器信号の安定のために二重の補償が提供されることを示す。しかし、図２や図８〜１２に示されるように、１つのレジスタのみを備えてもよい。
【００５１】
図３は、ＡＳＩＣ（１０）の発振器（２０）の回路図を示す。図３に示されるように、発振器（２０）は、適切に接続された複数のＣＭＯＳトランジスタからなる。発振器（２０）は、外部ヘッド素子（８０）および外部素子Ｒ１およびＲ２に接続される。外部ヘッド素子（８０）は、コンデンサ（Ｃｈｅａｄ）、コイル（Ｌｈｅａｄ）およびレジスタ（Ｒｈｅａｄ）からなり、外部素子Ｒ１、Ｒ２は方向利得設定を提供する。
【００５２】
図４は、ＡＳＩＣ（１０）のデモジュレータ（３０）の回路図を示す。図４に示されるように、デモジュレータ（３０）はＣＭＯＳオペアンプに適切に接続される複数のＣＭＯＳトランジスタからなる。
【００５３】
図５は、ＡＳＩＣ（１０）の電圧調整器（１５）の回路図を示す。図５に示されるように、電圧調整器（１５）は、ＣＭＯＳオペアンプに適切に接続される複数のＣＭＯＳトランジスタからなる。
【００５４】
図６は、ＡＳＩＣ（１０）のバンドギャップ基準回路（２５）の回路図を示す。図６に示されるように、バンドギャップ基準回路（２５）は、ＣＭＯＳオペアンプに適切に接続される複数のＣＭＯＳトランジスタからなる。
【００５５】
図７（Ａ）（Ｂ）は、自動プログラムおよびトリム制御回路（４５）の実施例に関する回路図を示す。図７（Ａ）（Ｂ）に示されるように、当該回路（４５）は、一方から他方へ適切に接続された複数のＣＭＯＳ素子からなる。
【００５６】
図１６は、ＡＳＩＣの温度補償回路（３５）の回路図を示す。
【００５７】
絶対温度信号に比例する電圧（Ｖｐｔａｔ）は、バンドギャップ回路から出力され、組み合わされたトランジスタのペア（Ｔ１およびＴ２）の一方に適用される。−２５℃〜＋２５℃の温度範囲では、コンパレータはスイッチ（ＳＷ１）を閉じ、スイッチ（ＳＷ２）は開回路となる。これにより、レジスタ（Ｒｅｘｔｅｒｎａｌ１）がトランジスタ（Ｔ１およびＴ２）に加えられる電流を定める。
【００５８】
Ｖｐｔａｔの正のｄｖ／ｄｔは、レジスタ（Ｒｅｘｔｅｒｎａｌ１）により定められる電流に対して傾斜比例に、アンプからの正の電圧の増加を生じさせる。＋２５℃において、Ｖｐｔａｔの信号は、バンドギャップ基準電圧と等しくなり、コンパレータはＳＷ２を閉じ、ＳＷ１が開回路となる。そして、外部レジスタ（Ｒｅｘｔｅｒｎａｌ２）がトランジスタ（Ｔ１およびＴ２）に加えられる電流を定める。
【００５９】
温度の上昇に伴いＶｐｔａｔが増加すると、出力アンプがレジスタ（Ｒｅｘｔｅｒｎａｌ２）に対して傾斜比例に正の電圧を増加させて出力する。
【００６０】
アンプの出力はＬＣ発振器の利得制御ノードに対して適用され、温度に対する検知ヘッドのＱの変化に対する補償に使用される。
【００６１】
次の点に注意されたい。
【００６２】
１．　２つのピン、ＡおよびＢのみが外部レジスタ（Ｒｅｘｔｅｒｎａｌ１およびＲｅｘｔｅｒｎａｌ２）に接続することが要求される。
【００６３】
２．　図示のように、４つのレジスタＲを伴って出力アンプが設置されることで、２５℃において組み合わされたペアを通じて電流の段階変化が生じても、出力において段階変化は生じない点に特徴がある。また、Ｖｂａｎｄｇａｐすなわち微分値が２５℃でＶｐｔａｔの電圧と等しくなるようにすることがあらかじめ必要である。
【００６４】
３．　２５℃のスイッチポイントにおける振動を避けるためには、ある程度のヒステレシスがコンパレータの周囲に必要とされる。
【００６５】
図８には、図１のＡＳＩＣ（１０）を組み込んだ誘導近接センサ（１００ａ）の第１実施例が図示されている。この実施例では、ＡＳＩＣ（１０）への外部素子は図８に示すように配置され、これによりＡＳＩＣ（１０）を組み込んだ近接センサ（１００ａ）および外部素子が３線直流シンク式に構成される。
【００６６】
図９には、本発明の第２実施例による誘導近接センサ（１００ｂ）が示される。誘導近接センサ（１００ｂ）は、３線直流ソース式に適切に接続されるＡＳＩＣ（１０）および複数の外部素子からなる。
【００６７】
図１０には、本発明の第３実施例による誘導近接センサ（１００ｃ）が示される。誘導近接センサ（１００ｃ）は、ＡＳＩＣ（１０）および外部素子からなる。図１０に示されるように、誘導近接センサ（１００ｃ）は、２線直流ソース式に適切に接続されるＡＳＩＣ（１０）および外部素子からなる。
【００６８】
図１１には、本発明の第４実施例による誘導近接センサ（１００ｄ）が示される。誘導近接センサ（１００ｄ）は、ＡＳＩＣ（１０）および複数の外部素子を備える。図１１に示されるように、この実施例では、誘導近接センサ（１００ｄ）は、埋込型２線交流式に適切に接続されるＡＳＩＣ（１０）および複数の外部素子からなる。
【００６９】
図１２には、本発明の第５実施例による誘導近接センサ（１００ｅ）が示される。図示されるように、誘導近接センサ（１００ｅ）はＡＳＩＣ（１０）および複数の外部素子を備える。誘導近接センサ（１００ｅ）は、この実施例では、シンクまたはソースの３線直流式に接続されるＡＳＩＣ（１０）および複数の外部素子からなる。
【００７０】
３線シンクおよび３線ソース式の構成はいずれも、＋給電、０Ｖおよび出力の３線を使用する。シンク構成では出力および０ボルトの線を、ソース構成では出力と＋給電の線をスイッチされた負荷電流が流れる。
【００７１】
２線直流式では、＋給電と０Ｖの２線が使用され、＋給電または０Ｖの線のいずれかに直列の負荷レジスタが配置されなければならない。スイッチが入ると、２線式では、＋給電と０Ｖの線の間に供給電圧が存在するようになり、センサの電子部品への供給が維持される。
【００７２】
２線交流式は、２線直流式と類似し、スイッチが入ると、センサの内部電子部品にバイアスがかかるように電圧が維持される。２線交流式の入力は交流電源から供給され、センサスイッチの決定が、適用される交流入力の全サイクルにおいてなされる。
【００７３】
図１３には、上述の実施例で使用される、選択可能な出力手段（１０５）を含むＡＳＩＣ（１０）の一部の詳細回路図が示される。選択可能な出力手段（１０５）は、ソーススイッチ（１１０）およびシンクスイッチ（１１５）を備える。ソーススイッチ（１１０）はＣＭＯＳトランジスタ（１２０）および保護ダイオード（１２５）からなり、シンクスイッチ（１１５）はＣＭＯＳトランジスタ（１３０）および保護ダイオード（１３５）からなる。
【００７４】
好ましい実施例においては、ＡＳＩＣ（１０）は、ほとんどの素子がミクロン以下のレベルすなわち約０．６ミクロンのレベル、および高電圧の素子はおそらく６ミクロンのレベルであるＣＭＯＳシリコン技術により実現される。相補型ＭＯＳＦＥＴ（金属酸化物電界効果トランジスタ）は、ＣＭＯＳ（相補型金属酸化物半導体）技術により、ＮＭＯＳとＰＭＯＳ（図１５（Ａ）および（Ｂ）参照）がペアとして結合したものである。ＣＭＯＳデバイスが、容量型入力インピーダンスを本質的に有するすべての他の類似する手段にも使用され、そのためゼロ直流電流が流れる。ｐ−チャンネルとｎ−チャンネルのトランジスタをペアで有する基本的なＣＭＯＳインバータにおいては、入力がローであるときにｐ−チャンネルのデバイスが作動し、入力がハイのときにｎ−チャンネルのデバイスが作動するため、出力が入力の逆となるように与えられる。
【００７５】
ＡＳＩＣ（１０）は、誘導近接センサ（１００ａ〜ｅ）の内部で使用され、発振器（２０）を備える。（発振器の信号振幅は、金属ターゲットにより減少する。）また、ＡＳＩＣ（１０）は、デモジュレータ（３０）、スレショルドスイッチ（４０）、ドライバ手段（５０）、シンクおよびソース両方の出力手段（７０，７５）を備える。電圧により制御される発振器の信号振幅は、ｒｅｆ１ａ、ｒｅｆ、ｒｅｆ１、ｒｅｆ２の４つのバイアスノードのうち１つを通って調整され、これらの入力は自動的な動作距離の調整、スイッチポイント（動作点）の温度補償および非ゼロ減少制御（ｎｏｎ ｚｅｒｏ ｑｕｅｎｃｈｉｎｇ ｃｏｎｔｒｏｌ）のために使用される。誘導近接センサ（１００ａ〜ｅ）が完全に組み立てられ、その後に、適用される供給電圧（４５）が自動プログラムおよびトリム制御回路（４５）を作動させることで、演算がなされ、内部における動作距離の設定、所望の常開（ＮＯ）、常閉（ＮＣ）、シンクまたはソースの機能がヒューズを遮断することにより固定される。所望の機能は、センサ（１００ａ〜ｅ）に対して印加される電圧の数値にコード化される。いったん誘導近接センサまたはスイッチ（１００ａ〜ｅ）を遮断すると、調整の結果と機能特性は変化しないようにされる。
【００７６】
図１および図３に示されるように、ＬＣ発振器（２０）は標準的なＣＭＯＳ技術により実現され、２つのクロスに接続された電流ミラー（Ｍ１、Ｍ２およびＭ５、Ｍ６）から構成される。発振器の配列における入力と出力の間の電流比率は、入力側では外部の直列レジスタ（Ｒ１およびＲ２）、出力側ではコンデンサ（Ｃｈｅａｄ）、コイル（Ｌｈｅａｄ）およびレジスタ（Ｒｈｅａｄ）からなるヘッド配列のインピーダンスにより調整される。発振器の周波数は、ヘッドのコイル（Ｌｈｅａｄ）およびシャントキャパシタ（Ｃｈｅａｄ）の共振特性により決定される。
【００７７】
スイッチオンにより発振器（２０）の起動を確実ならしめるため、電流ミラー（Ｍ１／Ｍ２）にバイアスをかける必要がある。トランジスタ（Ｍ８）は、トランジスタ（Ｍ２）を十分に起動させるためにダイオード（Ｍ１）にバイアスをかけるための電流源として作動する。レジスタ（Ｒ１またはＲ２）の価を変化させることで、共振タンク回路の正弦波の振幅を変化させる。レジスタ（Ｒ１）は、特定のＬＣヘッド設計のコースを選択し、レジスタ（Ｒ２）はスイッチのヒステリシスレベルを設定する。レジスタ（Ｒ２）は、内部スイッチ（Ｍ９）により分流され、ノード（Ｖｈｙｓｔ）により制御されることで、ヘッド信号が消えて、スイッチポイント（動作点）に到達すると、スイッチ（Ｍ９）は高インピーダンスに復帰し、その結果、トリム抵抗が増加し、ヘッド信号を減ずる。
【００７８】
発振器（２０）の回路は、ヘッド振幅の正確な調整のための入力を備える。これらの入力（Ｖｒｅｆ１ａ、Ｖｒｅｆ、Ｖｒｅｆ１およびＶｒｅｆ２）は、スイッチポイントの調整、温度補償、非ゼロ振幅発振減少（ｎｏｎ ｚｅｒｏ ａｍｐｌｉｔｕｄｅ ｑｕｅｎｃｈｉｎｇ）のために使用される。
【００７９】
図１および図４に示されるように、デモジュレータ（３０）回路は、入力における統一利得バッファアンプからなる。デモジュレータの機能は、調整された信号の振幅に比例して外部キャパシタを充電および放電することにより達成される。外部キャパシタ（Ｃｉ）の充電および放電は、４つのトランジスタＭ３〜Ｍ６により実行される。そのうち、Ｍ５およびＭ６は、外部キャパシタをそれぞれ充電および放電するためのディレクショナルスイッチとして機能する。発振器の周波数に関連する波形は、トランジスタ（Ｍ５またはＭ６）および外部キャパシタ（Ｃｉ）のオン抵抗により形成されるＲＣネットワークによりフィルタリングされて出力される。トランジスタ（Ｍ３）は共通の電源インバータとして作用し、電流源（Ｍ４）によりバイアスをかけられる。Ｍ４の電流はトランジスタ（Ｍ２およびＭ１）から出力される。
【００８０】
ＡＳＩＣ（１０）のキーとなるパラメータは、以下のように想定される：
供給電圧（Ｖｃｃ）の範囲：　４〜４０Ｖ
作動温度範囲：　　　　　　−４０℃〜＋８０℃
ＬＣヘッド周波数：　　　　２ＭＨｚまで
電流消費：　　　　　　　　０．７ｍＡ（最大）
出力ステージ電流：　　　　主に２００ｍＡ、シンクまたはソース、Ｖｄｓ≦２５０ｍＶ
スイッチ周波数：　　　　　５ｋＨｚまで
温度補償：　　　　　　　　ＡＳＩＣ（１０）はＬＣの温度特性に対して補償できる。
【００８１】
ターゲットＡＳＩＣ寸法：　１．９×１．９ｍｍ（通常）
モード選択およびトリムデータの転送は、供給ライン（Ｖｃｃ）経由で、追加の埋込型トリムおよびプログラムシーケンスの作動による。
【００８２】
ポリヒューズの調整能：　　５ビット（最小）
遮断されたポリヒューズの開回路期間：　無限。
【００８３】
使用中、ＡＳＩＣ（１０）は、誘導近接スイッチ（デジタル出力）を目的として使用される。ＬＣタンク回路に対して標準的な近接スイッチに要求されることは、オープンであるハーフポットのフェライトおよび並列キャパシタにより実現される。近接スイッチの集積回路は発振器を一般に使用し、発振器の周波数は、ＬＣ並列タンク回路および発振器の振幅の変化を検知するデモジュレータの共振により決定される。金属ターゲットが、発振器コイルの電磁場に進入すると、渦電流がこのコイル内で誘発され、このコイルが発振器の振幅を減少させる。Ｑにおける減少、それによるピーク振幅の減少がデモジュレータにより追跡され、それにより、この信号が動作距離スレショルドを超えないと、出力手段が起動される。
【００８４】
コイルヘッドのＱは、温度により変化し、一般に、温度の上昇によりＱは降下し、温度が降下するとＱが上昇する。もし補償されないと、温度に従い、Ｑのこの変化は定格動作距離（Ｓｎ）を大きく変化させてしまう。そのため、センサヘッド（８０）の負の温度係数に反作用するように、発振器（２０）に正の温度補償を付与する必要がある。
【００８５】
さらに、基本的な誘導近接センサを制御する要求に対しては、当該プログラム可能なＡＳＩＣ（１０）は、電源起動後に、定格動作距離（Ｓｎ）を自動的に内的に調整する。このあらかじめプログラムされた状態で、最適条件で内部設定を行うため、標準的なターゲットから必要動作距離に近接スイッチを位置させることが必要である。プログラミングサイクルの間、ロックビットも設定され、これにより集積回路はその後ノーマルモードに設定され（下記参照）、再びプログラミングされることがない。また、トリミングサイクルにおいて、シンクまたはソース、常開機能（ＮＯ）または常閉機能（ＮＣ）と、近接センサの作動モードを決定することも可能である。
【００８６】
このＡＳＩＣ（１０）は、ホスト型近接スイッチ（１００ａ〜ｅ）内で使用される際には、国際標準規格ＩＥＣ９４７−５−２に完全に準拠する必要がある。
【００８７】
ＡＳＩＣ（１０）は、２つのモード、すなわち、１）プログラミング・モードと、２）ノーマル・モードで作動する。
【００８８】
まず、ＡＳＩＣ（１０）を最初に起動させることにより、自動トリミングのルーチンが着手され、プログラミングのシーケンスが続く。
【００８９】
プログラミング・シーケンスの最後に内部のロックビットが設定され、これによりその後の変更が禁じられる。トリム・シーケンスの間、基本的な機能（発振器、デモジュレータおよびスレショルドスイッチ）が通常に作動するが、ＡＳＩＣ（１０）、出力手段（７０，７５）は、最終的なポリヒューズのロック・ビットが遮断されるまで、高インピーダンスの状態に止まる。
【００９０】
標準テスト治具内で近接センサ（１００ａ〜ｅ）が起動し、ターゲットが必要動作距離に設置されたのに伴い、トリム・シーケンスが実行可能となる。トリムシーケンス、プログラムシーケンスが始動する前に、起動からの遅延時間が生じる。ＡＳＩＣ（１０）の論理により、最適のスイッチポイントに達するまでシーケンスにおける感度が変化させられれる。
【００９１】
最初の起動において適用された電圧の価により、機能が、シンクまたはソース、および常開機能（ＮＯ）または常閉機能（ＮＣ）の中から決定され、その内容がセンサ（１００ａ〜ｅ）にプログラムされる。
【００９２】
標準的なトリムおよびプログラミングのシーケンスは図１４（Ａ）および（Ｂ）に図示される。
【００９３】
逐次近似法が使用される。逐次近似法では、たとえば、３１における１パートの最小解像度を備える少なくとも５ビットが使用される。トリム・シーケンスの開始において、調節された振幅の５０％に相当する最重要ビット、最上級ビット（ＭＳＢ）が発振器の利得制御ノードに適用される。これは、発振器の信号振幅の減少に反映される。この変化がスレショルドスイッチを作動させると、最上級ビットはヒューズを遮断するためのコードのアクティブ・パートとして保持されず、またその後のビットテストにおいて使用されない。しかし、減じられた発振器の振幅がスレショルドスイッチを作動させないと、最上級ビットはヒューズを遮断するためのコードのアクティブビットとなり、残されているビットテストのすべてのために保持される。シーケンスの第２段階は、最上級ビット−１ビットおよび最上級ビットに適用され、最上級ビットが残っているビットテストにおいて使用されるとあらかじめ示された場合、スレショルドスイッチが作動しているときには、最下位ビットは放棄され、スレショルドスイッチが作動していないときには、最下位ビットは保持される。この手続は最下位ビット（ＬＳＢ）に対して最後まで繰り返され、トリムを遮断するために使用されるバイナリコードを生成する。
【００９４】
ノーマルモードになると、ロックビットの設定により、ＡＳＩＣ（１０）は、通常の電圧変動範囲の制御により作動する。
【００９５】
次に、種々のピンＰ１〜Ｐ１６について説明する。
【００９６】
ＬＣ：　近接スイッチ（１００ａ〜ｅ）の共振ＬＣ回路は、ＬＣとアースの間に接続される。
【００９７】
Ｒｔｈｒｅｓｈｏｌｄ：　ピンとアースの間で接続される外部レジスタは　内部トリム回路と結びついて、動作距離を確立する。
【００９８】
Ｃｉｎｔ ：　高度なノイズ除去を達成するために、このピンは、直列のＲＣの組合せ（ＲｉとＣｉ）に接続すべきである。Ｃｄが使用されないときには、このピンにおいて正確に規定されたＲＣの組合せが、供給電圧が入った場合に、誤ったパルスが出力されることも防止する。
【００９９】
Ｒｈｙ：　アースに接続されるこの外部レジスタは、設定されるヒステレシス距離の総量を規制する。
【０１００】
ＳＣ：　この入力は、保護されるべき出力回路を検知する短絡回路を備える。この電流は、Ｖｃｃまたはアースを参照して検知される。電流の検知は、外部スイッチ回路の専用レジスタによって行われる。ソース型におけるＶｃｃおよびＳＣ間またはシンク型におけるＳＣおよびＶｓｓ間において、３００ｍＶ以上の電圧降下があると、ターンＦＦ（ｔｕｒｎ−ＦＦ）の遅延後にすべての出力が止められる。あらかじめ定められた時間経過後、出力が再開されるが、短絡回路がまだ存在する場合には、出力のストップが繰り返される。内部出力手段および外的に接続された出力手段は、延長される短絡回路または過負荷に対して保護される。
【０１０１】
代替として、ドライバ出力手段（５０）を内的に監視する温度保護回路を上述の電流監視機構に置き換えることができるが、これは２００：１のオフ／オンの障害ドライブ信号を生じさせる。
【０１０２】
短絡回路に関する電流信号の種類は、次の通りである。
【０１０３】
典型的なスイッチオフとスイッチオンの比率は２００：１であり、Ｃｄにより決定される。
【０１０４】
Ｖｃｃ：　ノーマルモードでは、Ｖｄｄ上の電圧が３Ｖ未満である場合、ＬＯＡＤ出力は抑制される。ＬＯＡＤ出力は、３〜３．５Ｖの間で可能となり、ＡＳＩＣ（１０）の基本機能を可能とする。Ｖｃｃのスイッチオン・オフが繰り返される間、望ましくない空電状態は生じない。ノーマルのトリムモードでは、内部のロックビットが遮断される前に、適切な金属ターゲットがセンサの前で定格動作距離（Ｓｎ）に設定されるとともに、Ｖｃｃの電位が高くなり、多数の電圧表示の１つに流れ、近接センサ（１００ａ〜ｅ）の最終的な機能が選択されうる状態となる。常開機能（ＮＯ）または常閉機能（ＮＣ）の選択可能なデフォルトのスイッチ状態のほか、シンクまたはソースが選択可能である。
【０１０５】
下記の表（表１）は、可能なオプションおよびそれを選択できる電圧表示である。
【０１０６】
【表１】

Ｖｒｅｆ：　３ＶのＡＳＩＣ（１０）の内部安定電圧がこのピンに現れる。ＡＳＩＣ（１０）の内部アナログ機能は、供給電圧から独立している。
【０１０７】
Ｃｄ：　このピンのキャパシタは、供給電圧が印加された後に出力の起動を遅延させる（スイッチオン遅延）。これにより、発振器がランプアップ（ｒａｍｐ ｕｐ）する間に誤ったパルスが出力されることを防止する。
【０１０８】
Ｖｄｄが３Ｖ未満になると、Ｃｄにより決定されるスイッチオフ遅延時間後まで出力は禁じられない。このようにして、短い持続のインパルスがＶｄｄにあると、遅延されたスイッチオンの作動が抑制される。
【０１０９】
また、キャパシタ（Ｃｄ）は、電流検知入力を通じてまたは内部温度保護回路からの短絡回路機能において、スイッチオフ遅延およびポーズ持続を設定する。
【０１１０】
ＲｔまたはＲｔ１または／およびＲｔ２：　このレジスタまたは複数のレジスタは、ΔＱか温度特性かを決定する。二重のスロープ補償調整が選択される場合には２つの外部レジスタが必要である。
【０１１１】
Ｒｌｅｄ：　このピンに接続されるレジスタは、発光ダイオードの電流を規制する。
【０１１２】
ＬＥＤ：　発光ダイオードのカソードがこのピンに接続される。
【０１１３】
ＧＮＤ：　これはＡＳＩＣ（１０）用の０Ｖ端子である。
【０１１４】
Ｌｏａｄ：　一般に近接センサの負荷は、ＬＯＡＤ端子に接続される。
【０１１５】
Ｖ＋Ｌｏａｄ：　この端子は、外部過電流を検知するレジスタが使用される場合に必要である。
【０１１６】
ＯｖＬｏａｄ：　この端子は、外部過電流レジスタ検知レジスタが使用される場合に必要である。
【０１１７】
短絡回路および過負荷が検知されたり、内部温度検知調整により制御される場合には、Ｖ＋ＬｏａｄおよびＯｖＬｏａｄ端子は過剰なものとなる。
【０１１８】
埋込式トリム／プログラミング・モードに関しては、Ｖｃｃラインへの直接のアクセスが可能でないアプリケーションがある。埋込式の交流２線式の設計が図１１に図示される。
【０１１９】
トリム機能は、センサ１００ｄの表面から要求される距離にターゲットを置くことにより開始される。この特定の調整のために、印加される電圧は８Ｖ未満であり、トリム・シーケンスは、デフォルトの条件であるシンクおよび常開（ＮＯ）で開始する。このアプリケーションの常開（ＮＯ）または常閉（ＮＣ）の両方において、ＡＳＩＣスイッチはプログラムシーケンスの間、非導通状態となる。
【０１２０】
交流２線式の外部設計が、ＡＳＩＣ（１０）への電圧供給がゆっくりと上昇させるように命令するため、ＡＳＩＣの内部プログラミングシーケンスは、適用される給電が安定化するまで開始されない。
【０１２１】
温度補償に関しては、近接センサ（１００ａ〜ｅ）に使用されるコイルおよびフェイライト組立体が周波数に依存する温度応答を示すので、温度補償がＡＳＩＣの発振器（２０）から要求される。
【０１２２】
発振器（２０）は、温度によるヘッドＱの変化に対して補償できるように設定されることが好ましい。これにより、温度に対する発振器の振幅が安定化でき、温度に対して安定したスイッチポイント（Ｓｕ；有効動作距離）を維持できる。
【０１２３】
温度によるヘッドＱの変化に対する発振器の温度補償は、温度補償レジスタを適切に選択することにより、０．１Ｑ／℃までの能力を持たせるべきである。
【０１２４】
上述の本発明の実施例は、例示のためだけに記述されたものであり、いかなる場合も発明の範囲を制限する手段とはならない。また、本発明が従来技術に対して多くの有利な点を有することも理解されるであろう。
【０１２５】
【発明の効果】
最初に、本発明によるＡＳＩＣがプログラムできることにより、出力スイッチの構成および動作距離を設定する前に、誘導近接センサを完全に組み立ててしまうことが可能となる。したがって、誘導近接センサの種類に応じて要求される電子部品の数を、ＡＳＩＣの柔軟性により減ずることができる。製品内のセンサは完全に組み立てられ、プログラムされない状態にして、分類されまたは後に定義する場合にはそのまま出荷できる。短い時間でＡＳＩＣをプログラムできれば、注文の受領から出荷までに顧客の要求に対応できる。
【０１２６】
一方、顧客はプログラムされていないセンサを適切なプログラミングモジュールとともにストックすることができ、据え付け場所において要求される機能や動作距離をプログラムすることができる。動作場所においてセンサを完成させ、プログラムすることができるので、オプションに応じて性能を高められ、据え付け時間を減少させることができる。その場でセンサをプログラムできれば、あらかじめ満足のいく性能を付与することが困難ないしは不可能な事例にも適用できる。
【０１２７】
第２に、自動的にプログラムする制御シーケンスが、センサへの供給電圧の印加により起動され、専用のプログラム入力の必要性を避けることができる。印加される供給電圧の大きさによりセンサの最終的な機能が決定される。さらに、センサの表面に対するターゲットの位置が、動作距離を決定する。一度プログラムされれば、センサのパラメータは変更されたり再プログラムされることはない。
【０１２８】
第３に、センサのプログラミングの間に、常開機能（ＮＯ）または常閉機能（ＮＣ）の出力スイッチを選択できる。２つの出力装置がセンサの中に統合されており、それは１つはシンクであり１つはソースであるが、プログラミングが実行される間に、シンクまたはソースのセンサ出力状態を選択できる。たとえば、２００ミリアンペア（ｍａｍｐｓ）に切り替えできる。プログラムの実行の終わりに、プログラム完了ロックビットが設定され、機能の変化や改悪がセンサ寿命の続く限り防止される。
【０１２９】
第４に、完全に組み立てられたセンサを、ターゲットからの距離に置かれたセンサを要求されるセンサの動作距離と等しくなるように設定することで調整できる。センサへの電源供給入力の電圧の印加に従い、内部トリム・シーケンスが、ｎビットの重み付けを通じて繰り返され、センサスイッチの設定を効果的にする。選択された機能に従い、プログラムのロックビットが設定されると、そのトリム価は固定される。
【０１３０】
第５に、高度かつ柔軟な設計のＬＣフロントエンドクエンチング発振器（ＬＣ ｆｒｏｎｔ ｅｎｄ ｑｕｅｎｃｈｉｎｇ ｏｓｃｉｌｌａｔｏｒ）により、より大きな動作距離を達成できる。ＡＳＩＣと共に従来のヘッド素子を使用することで、従来と比較して３倍の動作距離を達成できる。動作距離性能の増大は、一部では、ＡＳＩＣにより可能となった改善された温度補償の調整にも起因しているといえる。温度補償は、非常に正確にＬＣヘッドとＩＣの温度変化を追跡できる二重スロープ、可変スロープの補償技術により得られる。
【０１３１】
第６に、過電流保護が、備え付けの出力ドライバ、シンクまたはソースとして備えられるため、負荷電流のレベルを監視することができ、従来技術のように、外部の検知用レジスタを設けることなく、過電流を防止できる設計がなされる。
【０１３２】
第７に、過温度からの保護も、ＡＳＩＣがバンドギャップ基準を支持することにより得られる。バンドギャップ基準は追加の電気回路を使用するので、過温度条件になると、センサが自動的にシャットダウンされる。
【０１３３】
最後に、ＡＳＩＣは、使用の際に、チップオンボードの組立手順において、パッケージングされていてもよく、されなくてもよい。
【図面の簡単な説明】
【図１】本発明の第１実施例による誘導近接センサで使用されるＡＳＩＣの概略ブロック図である。
【図２】１６ピン接続を有する図１のＡＳＩＣ用パッケージの平面図（Ａ）、裏面図（Ｂ）である。
【図３】図１のＡＳＩＣの一部を形成する発振器の回路図である。
【図４】図１のＡＳＩＣの一部を形成するデモジュレータの回路図である。
【図５】図１のＡＳＩＣの一部を形成するレギュレータの回路図である。
【図６】図１のＡＳＩＣの一部を形成するバンドギャップ基準回路の回路図である。
【図７】図１のＡＳＩＣの一部を形成する自動プログラム回路（Ａ）およびトリム制御回路（Ｂ）の部分回路図である。
【図８】本発明の第１態様による誘導近接センサの回路図である。
【図９】本発明の第２態様による誘導近接センサの回路図である。
【図１０】本発明の第３態様による誘導季節センサの回路図である。
【図１１】本発明の第４態様による誘導近接センサの回路図である。
【図１２】本発明の第５態様による誘導近接センサの回路図である。
【図１３】図９に示された第２態様による誘導近接センサの一部の概略回路図である。
【図１４】図８〜図１２にそれぞれ示された第１〜第５態様のいずれかによる誘導近接センサで実行されるトリムおよびプログラムのシーケンスを図示したものである。
【図１５】本発明において使用されるＮＭＯＳ（Ｎ型金属酸化物半導体）、ＰＭＯＳ（Ｐ型金属酸化物半導体）、ＣＭＯＳ、ＭＯＳＦＥＴ（金属酸化物電界効果トランジスタ）の側面図である。
【図１６】図２に示されたＡＳＩＣの一部を形成する温度補償回路の回路図である。

Claims (41)

1. 少なくとも１つのＣＭＯＳ（相補型金属酸化物半導体）素子を有する誘導近接センサ。
2. 誘導近接スイッチからなる請求項１に記載の誘導近接センサ。
3. 複数のＣＭＯＳ素子を含む請求項１または２に記載の誘導近接センサ。
4. デジタル出力を有する誘導近接スイッチからなる請求項２または３に記載の誘導近接センサ。
5. 誘導近接センサの出力がアナログである請求項２または３に記載の誘導近接センサ。
6. 前記ＣＭＯＳ素子がトランジスタ、レジスタ、キャパシタ、ヒューズリンク、ポリヒューズの中から１以上選択される請求項１〜５に記載の誘導近接センサ。
7. 前記ＣＭＯＳ素子が少なくとも部分的にシリコンからなる請求項１〜６に記載の誘導近接センサ。
8. ＣＭＯＳ論理により１以上のＡＳＩＣ（特定用途向け集積回路）素子を形成するステップを含む、誘導近接センサ用、または誘導近接センサとして使用するＡＳＩＣの製造方法。
9. 誘導近接スイッチのスイッチポイント（動作点）が発振器のポテンシャルノードへのバイアス電圧の選択により予め決定されることを特徴とする当該発振器を有する誘導近接スイッチ。
10. 前記バイアス電圧の選択により検知ヘッドの利得または振幅が調節される請求項９に記載の誘導近接スイッチ。
11. 前記発振器が、誘導近接スイッチの少なくとも一部を形成するＡＳＩＣにより少なくとも一部が形成される請求項９〜１０に記載の誘導近接スイッチ。
12. 誘導近接スイッチの発振器のポテンシャルノードへのバイアス電圧により選択することを特徴とする誘導近接スイッチのスイッチポイントの設定方法。
13. 発振器および発振器からの出力電圧を実質的に維持するための手段からなり、当該維持手段が温度補償手段からなる誘導近接センサ。
14. 誘導近接スイッチからなる請求項１３に記載の誘導近接センサ。
15. 前記温度補償手段が、使用中に、発振器の温度が変化した際に出力電圧を維持するように作動する請求項１３または１４に記載の誘導近接センサ。
16. 前記温度補償手段が、発振器のノードへ適用される温度補償信号を提供する請求項１３〜１５に記載の誘導近接センサ。
17. 前記温度補償手段が温度補償回路からなる請求項１３〜１６に記載の誘導近接センサ。
18. 実質的に温度に対して一定であり、かつ、温度補償回路および発振器に適用される変化を表示する変化信号を生成するバンドギャップ基準ブロック回路電圧を提供するバンドギャップ基準ブロック回路を備える請求項１７に記載の誘導近接センサ。
19. 温度補償手段を備えるステップ、温度補償手段からの温度補償信号を確立するステップ、温度補償信号を用いて出力電圧を維持するステップからなる誘導近接センサの発振器からの出力電圧を維持する方法。
20. 使用中に、発振器のバイアス電圧が複数の逐次近似ステップを用いて選択されることを特徴とする発振器を含む誘導近接センサ。
21. 誘導近接スイッチからなる請求項２０に記載の誘導近接センサ。
22. 発振器の制御ノードに適用される電圧を適切に変化させるｎビットコンバータを含む請求項２０または２１に記載の誘導近接センサ。
23. アナログ・デジタルコンバータを含む請求項２０〜２２に記載の誘導近接センサ。
24. 複数の逐次近似ステップを実行するステップを含む誘導近接センサにおける発振器のバイアス電圧の選択方法。
25. 誘導近接センサの電源供給入力に対して予め定められた電圧を適用することにより誘導近接センサの出力機能がプログラムされ、または選択されることを特徴とする誘導近接センサ。
26. 誘導近接スイッチからなる請求項２５に記載の誘導近接センサ。
27. 前記予め定められた電圧を加えることにより１以上のヒューズを遮断する請求項２５または２６に記載の誘導近接センサ。
28. 前記予め定められた電圧がコード信号処理手段に適用され、当該手段がコード信号を生成し、当該コード信号がポリヒューズに適用され、１以上のヒューズを遮断することにより、機能が設定される請求項２５〜２７に記載の誘導近接センサ。
29. シンク開、ソース開、シンク閉、ソース閉から機能が選択される請求項２８に記載の誘導近接センサ。
30. 誘導近接センサの電源供給入力に対して予め定められた電圧を適用するステップを含む誘導近接センサの機能をプログラムまたは選択する方法。
31. 上記請求項のいずれかに記載された誘導近接センサまたは誘導近接スイッチに使用するためのＡＳＩＣ。
32. 上記請求項のいずれかに記載された誘導近接センサまたは誘導近接スイッチを含む装置。
33. 添付図面に示された上記請求項のいずれかに記載の誘導近接センサ。
34. 添付図面に示された上記請求項のいずれかに記載のＡＳＩＣ。
35. 添付図面に示された上記請求項のいずれかに記載の誘導近接スイッチ。
36. 添付図面に示された上記請求項のいずれかに記載の誘導近接スイッチのスイッチポイントを設定する方法。
37. 添付図面に示された上記請求項のいずれかに記載の誘導近接センサの発振器からの出力電圧を維持する方法。
38. 添付図面に示された上記請求項のいずれかに記載の誘導近接センサの発振器のバイアス電圧を選択する方法。
39. 添付図面に示された上記請求項のいずれかに記載の誘導近接センサの機能をプログラムまたは選択する方法。
40. 添付図面に示された上記請求項のいずれかに記載の特定用途向け集積回路（ＡＳＩＣ）。
41. 添付図面に示された上記請求項のいずれかに記載の装置。

Images