JP2005079395A - LAMINATE, MANUFACTURING METHOD THEREOF, ELECTRO-OPTICAL DEVICE, ELECTRONIC DEVICE - Google Patents
LAMINATE, MANUFACTURING METHOD THEREOF, ELECTRO-OPTICAL DEVICE, ELECTRONIC DEVICE Download PDFInfo
- Publication number
- JP2005079395A JP2005079395A JP2003309184A JP2003309184A JP2005079395A JP 2005079395 A JP2005079395 A JP 2005079395A JP 2003309184 A JP2003309184 A JP 2003309184A JP 2003309184 A JP2003309184 A JP 2003309184A JP 2005079395 A JP2005079395 A JP 2005079395A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- release layer
- laminate
- manufacturing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 転写技術を用いてデバイス形成を行う場合において、剥離時の静電気による悪影響を回避することを可能とする技術を提供すること。
【解決手段】 本発明にかかる積層体の製造方法は、第1基板(10)上に剥離層(12)を形成する第1工程と、剥離層(12)上に複数の膜を積層して積層体(14)を形成する第2工程と、第1基板(10)の積層体(14)の形成面側に第2基板(18)を接合する第3工程と、第1基板(10)を介して剥離層(12)にエネルギーを付与し、当該剥離層(12)と第1基板(10)との界面に剥離を生じさせる第4工程と、第1基板(10)を第2基板(18)から分離する第5工程と、を含み、第1工程における剥離層(12)を導電性を有するように形成し、第5工程において第1基板(10)を分離する際に発生する電荷を剥離層(12)に拡散させることを特徴とする。
【選択図】 図1PROBLEM TO BE SOLVED: To provide a technique capable of avoiding an adverse effect due to static electricity at the time of peeling when a device is formed using a transfer technique.
A method of manufacturing a laminate according to the present invention includes a first step of forming a release layer (12) on a first substrate (10), and laminating a plurality of films on the release layer (12). A second step of forming the laminate (14), a third step of bonding the second substrate (18) to the formation surface side of the laminate (14) of the first substrate (10), and the first substrate (10). A fourth step of applying energy to the release layer (12) via the substrate to cause peeling at the interface between the release layer (12) and the first substrate (10), and the first substrate (10) as the second substrate. And a fifth step of separating from (18), and is formed when the release layer (12) in the first step is formed to have conductivity and the first substrate (10) is separated in the fifth step. It is characterized in that electric charges are diffused in the release layer (12).
[Selection] Figure 1
Description
本発明は、転写技術を用いて薄膜素子やその他の積層体(デバイス)を製造する技術の改良に関する。 The present invention relates to an improvement in a technique for manufacturing a thin film element and other laminated bodies (devices) using a transfer technique.
半導体素子などの積層体の形成法として転写技術を用いる手法が知られている。例えば、特開平11−74533号公報(特許文献1)には、予め転写元基板上に剥離層を介して薄膜トランジスタ等の被転写体を形成しておき、その後被転写体を転写先基板に接合し、剥離層に光照射等を行って剥離を生じさせることにより、被転写体を転写先基板に転写する手法が開示されている。この手法によれば、製造条件の異なる複数種類の薄膜素子や薄膜回路等をそれぞれ最適な条件で転写元基板上に形成した後に、転写先基板へ移動させることにより、所望の電子デバイスを製造することができる。 As a method for forming a laminated body such as a semiconductor element, a technique using a transfer technique is known. For example, in Japanese Patent Laid-Open No. 11-74533 (Patent Document 1), a transfer body such as a thin film transistor is formed on a transfer source substrate in advance via a release layer, and then the transfer body is bonded to the transfer destination substrate. In addition, a technique is disclosed in which a transfer target is transferred to a transfer destination substrate by causing the release layer to be irradiated with light or the like to cause peeling. According to this method, a desired electronic device is manufactured by forming a plurality of types of thin film elements and thin film circuits having different manufacturing conditions on the transfer source substrate under optimum conditions, and then moving them to the transfer destination substrate. be able to.
上述した転写技術を用いたプロセスでは、被転写体を転写元基板から剥離する際に静電気が発生し、この静電気により被転写体の破壊や特性の劣化等の不具合が生じる場合があった。例えば、被転写体が薄膜トランジスタであり、この薄膜トランジスタがチャネル層の下側に500nm程度の下地絶縁層(例えばSiO2膜)を有する場合を考える。この場合、剥離の際に下地絶縁層の表面に例えば500V程度の比較的低レベルな静電気が発生することにより、下地絶縁層には10MV/cmという高電界が生じる。このような高電界は、下地絶縁層が絶縁破壊を起こすのに十分なものである。 In the process using the transfer technique described above, static electricity is generated when the transfer target is peeled from the transfer source substrate, and this static charge may cause problems such as destruction of the transfer target and deterioration of characteristics. For example, consider a case where the transfer target is a thin film transistor, and the thin film transistor has a base insulating layer (eg, SiO 2 film) of about 500 nm below the channel layer. In this case, a relatively low level of static electricity of about 500 V, for example, is generated on the surface of the base insulating layer at the time of peeling, so that a high electric field of 10 MV / cm is generated in the base insulating layer. Such a high electric field is sufficient for the base insulating layer to cause dielectric breakdown.
そこで、本発明は、転写技術を用いてデバイス形成を行う場合において、剥離時の静電気による悪影響を回避することを可能とする技術を提供することを目的とする。 Accordingly, an object of the present invention is to provide a technique that can avoid an adverse effect due to static electricity at the time of peeling when a device is formed using a transfer technique.
本発明の第1の態様の積層体の製造方法は、第1基板上に剥離層を形成する第1工程と、この剥離層上に複数の膜を積層して積層体を形成する第2工程と、第1基板の積層体の形成面側に第2基板を接合する第3工程と、第1基板を介して剥離層にエネルギーを付与し、当該剥離層と第1基板との界面に剥離を生じさせる第4工程と、第1基板を第2基板から分離する第5工程と、を含み、第1工程における剥離層を導電性を有するように形成し、第5工程において第1基板を分離する際に発生する電荷を当該導電性を有する剥離層に拡散させることを特徴とする。 The manufacturing method of the laminated body of the 1st aspect of this invention is the 1st process of forming a peeling layer on a 1st board | substrate, and the 2nd process of laminating | stacking a some film | membrane on this peeling layer, and forming a laminated body. And a third step of bonding the second substrate to the formation surface side of the laminate of the first substrate, and applying energy to the release layer through the first substrate, and peeling at the interface between the release layer and the first substrate And a fifth step of separating the first substrate from the second substrate, wherein the release layer in the first step is formed to have conductivity, and the first substrate is formed in the fifth step. It is characterized by diffusing the electric charge generated at the time of separation into the conductive release layer.
かかる方法によれば、剥離の際に静電気による電荷(帯電粒子)が発生した場合にもこの電荷が剥離層内に拡散するので、電荷が局所的に集中して当該箇所に高電界が生じることを回避し、或いは抑制することが可能となる。したがって、剥離時の静電気による素子の破壊や特性劣化などの悪影響を回避することが可能となる。 According to such a method, even when charges (charged particles) due to static electricity are generated at the time of peeling, the charges are diffused in the peeling layer, so that the electric charges are locally concentrated and a high electric field is generated at the location. Can be avoided or suppressed. Therefore, it is possible to avoid adverse effects such as element destruction and characteristic deterioration due to static electricity at the time of peeling.
ここで、本発明における「積層体」とは、薄膜素子、薄膜回路、微細構造体、機能性薄膜など各種のデバイスを含む。より具体的には、積層体としては、薄膜トランジスタ、薄膜ダイオード、その他の薄膜半導体素子、当該半導体素子を含んで構成される薄膜回路、太陽電池やイメージセンサ等に用いられる光電変換素子、スイッチング素子、メモリ、圧電素子等のアクチュエータ、マイクロミラー(ピエゾ薄膜セラミックス)、磁気記録媒体、光磁気記録媒体、光記録媒体等の記録媒体、磁気記録ヘッド、コイル、インダクタ、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルタ、反射膜、ダイクロックミラー、偏光素子等の光学薄膜、半導体薄膜、超伝導薄膜(例えばYBCO薄膜)、磁性薄膜、金属多層薄膜、金属セラミック多層薄膜、金属半導体多層薄膜、セラミック半導体多層薄膜、有機薄膜と他の物質の多層薄膜等が挙げられる。 Here, the “laminated body” in the present invention includes various devices such as a thin film element, a thin film circuit, a fine structure, and a functional thin film. More specifically, as a laminated body, a thin film transistor, a thin film diode, other thin film semiconductor elements, a thin film circuit including the semiconductor element, a photoelectric conversion element used for a solar cell or an image sensor, a switching element, Memory, actuators such as piezoelectric elements, micromirrors (piezo thin film ceramics), magnetic recording media, magneto-optical recording media, recording media such as optical recording media, magnetic recording heads, coils, inductors, thin-film highly permeable materials, and combinations thereof Micro magnetic devices, filters, reflective films, dichroic mirrors, polarizing films, optical thin films, semiconductor thin films, superconducting thin films (eg, YBCO thin films), magnetic thin films, metal multilayer thin films, metal ceramic multilayer thin films, metal semiconductor multilayer thin films, Ceramic semiconductor multilayer thin film, organic thin film and multilayer thin film of other materials It is.
上述した剥離層は、表面抵抗率が1MΩ/□より低くなるように形成されることが好ましい。かかる条件を採用することにより、電荷を速やかに拡散させて、静電気による悪影響をより確実に回避することが可能となる。本願における剥離層の表面抵抗率の範囲を1MΩ/□以下とする根拠は以下の通りである。導電体が帯電する場合、その帯電電位Vは時間tに依存して次式のように変化する。
V=Vm(1−e−t/τ)
ここで、Vm[ボルト]は帯電電位飽和値、τ[秒]は導電による電荷緩和の緩和時間をそれぞれ示す。また、帯電電位飽和値は、次式で表される。
Vm=IgR
ここで、Ig[C/s]は単位時間当たりの電荷発生量、R[Ω]は導電体の抵抗値を示す。導電体の場合、Igの値は10μC/s程度であるので、Rが1MΩ以下であればVmは10V以下となり、帯電によるデバイス層(積層体)の破壊がほとんど問題とならない程度に抑えられる。
The release layer described above is preferably formed so that the surface resistivity is lower than 1 MΩ / □. By adopting such conditions, it is possible to quickly diffuse the charge and more reliably avoid the adverse effects due to static electricity. The grounds for setting the range of the surface resistivity of the release layer in the present application to 1 MΩ / □ or less are as follows. When the conductor is charged, the charging potential V changes as shown in the following equation depending on the time t.
V = Vm (1-e- t / τ )
Here, V m [volt] represents a charging potential saturation value, and τ [second] represents a relaxation time of charge relaxation by conduction. The charging potential saturation value is expressed by the following equation.
V m = I g R
Here, I g [C / s] represents the amount of charge generated per unit time, and R [Ω] represents the resistance value of the conductor. For conductors, since the value of I g is about 10 [mu] C / s, R is becomes 10V or less V m long 1MΩ or less, reduced to the extent that the destruction of the device layer by charging (laminate) is not a few problems It is done.
上述した表面抵抗率を有する剥離層は、例えば半導体膜により形成することが可能である。半導体膜としては、特に非晶質シリコン膜が好適に用いられる。 The release layer having the surface resistivity described above can be formed using, for example, a semiconductor film. As the semiconductor film, an amorphous silicon film is particularly preferably used.
また、剥離層は、不純物元素の導入によりキャリア密度を高めた半導体膜によって形成することも好適である。これにより、不純物元素の導入量によって表面抵抗率を所望の値に制御することが容易となる。 In addition, the separation layer is preferably formed using a semiconductor film in which the carrier density is increased by introducing an impurity element. Thereby, it becomes easy to control the surface resistivity to a desired value by the amount of the impurity element introduced.
また、第5工程においては、剥離層を接地しながら第1基板の分離を行うことも好ましい。これにより、剥離層に拡散した電荷を速やかに逃がすことができる。 In the fifth step, it is also preferable to separate the first substrate while grounding the release layer. Thereby, the electric charge diffused in the release layer can be quickly released.
本発明の第2の態様の積層体の製造方法は、第1基板上に剥離層を形成する第1工程と、剥離層上に複数の膜を積層して積層体を形成する第2工程と、第1基板の積層体の形成面側に第2基板を接合する第3工程と、第1基板を介して剥離層にエネルギーを付与し、当該剥離層と第1基板との界面に剥離を生じさせる第4工程と、第1基板を第2基板から分離する第5工程と、を含み、上記第1工程における剥離層を半導体により形成し、上記第5工程において、加熱により当該半導体のキャリア密度を増加させることによって剥離層の導電性を高め、第1基板を分離する際に発生する電荷を剥離層に拡散させることを特徴とする。 The method for manufacturing a laminate according to the second aspect of the present invention includes a first step of forming a release layer on a first substrate, and a second step of forming a laminate by laminating a plurality of films on the release layer. , A third step of bonding the second substrate to the formation surface side of the laminate of the first substrate, and applying energy to the release layer through the first substrate, and peeling the interface between the release layer and the first substrate. And a fifth step of separating the first substrate from the second substrate. The release layer in the first step is formed of a semiconductor, and the carrier of the semiconductor is heated by heating in the fifth step. The conductivity of the release layer is increased by increasing the density, and the charge generated when the first substrate is separated is diffused into the release layer.
かかる方法では、半導体の熱励起によるキャリア密度(電子及び/又は正孔の密度)の増加によって剥離層の導電性を高めており、剥離の際に静電気による電荷(帯電粒子)が発生した場合にもこの電荷を剥離層内に拡散させるようにしている。これにより、電荷が局所的に集中して当該箇所に高電界が生じることを回避し、或いは抑制することが可能となる。したがって、剥離時の静電気による素子の破壊や特性劣化などの悪影響を回避することが可能となる。 In such a method, when the carrier density (electron and / or hole density) is increased by thermal excitation of the semiconductor, the conductivity of the release layer is increased, and when charge (charged particles) is generated due to static electricity at the time of release. This charge is diffused into the release layer. As a result, it is possible to avoid or suppress the occurrence of a high electric field at the location due to local concentration of charges. Therefore, it is possible to avoid adverse effects such as element destruction and characteristic deterioration due to static electricity at the time of peeling.
上述した第5工程における加熱は、半導体のキャリア密度が1×1014cm−3以上となる条件で行うことが好ましい。これにより、剥離層の導電性を必要十分に確保することができる。上述したキャリア密度の範囲を採用する根拠は以下の通りである。剥離層としての半導体膜のシート抵抗R[Ω/□]は次式のように示される。
R[Ω/□]=ρ[Ω・cm]/d[cm]
ここで、ρ[Ω・cm]は抵抗率、d[cm]は半導体膜の膜厚である。半導体膜が満たすべきシート抵抗は、上述した第1の態様の本発明の場合と同様に1MΩ以下である。半導体膜としてシリコンを用いるとすると、その膜厚が100nmの場合、抵抗率ρが10Ω・cm以下であれば1MΩ/□以下のシート抵抗を得ることができる。この値を得るために必要なキャリア濃度は、およそ1×1015cm−3程度となる。同様に、半導体膜の膜厚が1000nmの場合は抵抗率ρが100Ω・cm以下であればよく、これに必要なキャリア濃度は1×1014cm−3となる。よって、キャリア密度を1×1014cm−3以下となるように加熱を行うことにより、剥離層としての半導体膜を典型値である1000nm又はそれ以下とした場合に、必要十分なシート抵抗の値を実現することが可能となる。
The heating in the fifth step described above is preferably performed under the condition that the semiconductor carrier density is 1 × 10 14 cm −3 or more. Thereby, the conductivity of the release layer can be ensured sufficiently and sufficiently. The grounds for adopting the above carrier density range are as follows. The sheet resistance R [Ω / □] of the semiconductor film as the release layer is expressed by the following formula.
R [Ω / □] = ρ [Ω · cm] / d [cm]
Here, ρ [Ω · cm] is the resistivity, and d [cm] is the thickness of the semiconductor film. The sheet resistance to be satisfied by the semiconductor film is 1 MΩ or less as in the case of the present invention of the first aspect described above. When silicon is used as the semiconductor film, when the film thickness is 100 nm, a sheet resistance of 1 MΩ / □ or less can be obtained if the resistivity ρ is 10 Ω · cm or less. The carrier concentration necessary to obtain this value is about 1 × 10 15 cm −3 . Similarly, when the thickness of the semiconductor film is 1000 nm, the resistivity ρ may be 100 Ω · cm or less, and the carrier concentration necessary for this is 1 × 10 14 cm −3 . Therefore, by heating so that the carrier density is 1 × 10 14 cm −3 or less, a necessary and sufficient sheet resistance value is obtained when the semiconductor film as the release layer is set to a typical value of 1000 nm or less. Can be realized.
本発明の第3の態様の積層体の製造方法は、第1基板上に剥離層を形成する第1工程と、剥離層上に導電層を形成する第2工程と、導電層上に複数の膜を積層して積層体を形成する第3工程と、第1基板の積層体の形成面側に第2基板を接合する第4工程と、第1基板を介して剥離層にエネルギーを付与し、当該剥離層と第1基板との界面に剥離を生じさせる第5工程と、第1基板を第2基板から分離する第6工程と、を含み、当該第6工程において第1基板を分離する際に発生する電荷を導電層に拡散させることを特徴とする。 The manufacturing method of the laminated body of the 3rd aspect of the present invention includes a first step of forming a release layer on a first substrate, a second step of forming a conductive layer on the release layer, and a plurality of steps on the conductive layer. Energy is applied to the release layer via the first substrate, the third step of forming a laminate by laminating the films, the fourth step of bonding the second substrate to the formation surface side of the laminate of the first substrate, and , Including a fifth step of causing peeling at the interface between the release layer and the first substrate, and a sixth step of separating the first substrate from the second substrate, and separating the first substrate in the sixth step. It is characterized by diffusing the electric charge generated at the time to the conductive layer.
かかる方法によれば、剥離の際に静電気による電荷(帯電粒子)が発生した場合にもこの電荷が導電層内に拡散するので、電荷が局所的に集中して当該箇所に高電界が生じることを回避し、或いは抑制することが可能となる。したがって、剥離時の静電気による素子の破壊や特性劣化などの悪影響を回避することが可能となる。 According to such a method, even when charges (charged particles) due to static electricity are generated at the time of peeling, the charges are diffused in the conductive layer, so that the charges are locally concentrated and a high electric field is generated at the location. Can be avoided or suppressed. Therefore, it is possible to avoid adverse effects such as element destruction and characteristic deterioration due to static electricity at the time of peeling.
上述した導電層は、表面抵抗率が1MΩ/□より低くなるように形成されることが好ましい。かかる条件を採用することにより、電荷を速やかに拡散させて、静電気による悪影響をより確実に回避することが可能となる。なお、導電層の表面抵抗率の有効範囲を1MΩ/□以下とする根拠は、上述した導電性を有する剥離層の場合と同様である。 The conductive layer described above is preferably formed so that the surface resistivity is lower than 1 MΩ / □. By adopting such conditions, it is possible to quickly diffuse the charge and more reliably avoid the adverse effects due to static electricity. The grounds for setting the effective range of the surface resistivity of the conductive layer to 1 MΩ / □ or less are the same as in the case of the release layer having conductivity described above.
上述した表面抵抗率を有する導電層は、例えば半導体膜により形成することが可能である。半導体膜としては、特に非晶質シリコン膜が好適に用いられる。 The conductive layer having the surface resistivity described above can be formed using, for example, a semiconductor film. As the semiconductor film, an amorphous silicon film is particularly preferably used.
また、導電層は、不純物元素の導入によりキャリア密度を高めた半導体膜によって形成することも好適である。これにより、不純物元素の導入量によって表面抵抗率を所望の値に制御することが容易となる。 The conductive layer is preferably formed using a semiconductor film in which the carrier density is increased by introducing an impurity element. Thereby, it becomes easy to control the surface resistivity to a desired value by the amount of the impurity element introduced.
また、導電層は、金属膜、導電性の酸化物膜、導電性の高分子膜又は導電性のセラミックスなどによって形成することも可能である。これにより、剥離膜の選択肢が広がり、被転写体たる積層体の種類等の都合に応じた剥離層を形成することが可能となる。 The conductive layer can be formed using a metal film, a conductive oxide film, a conductive polymer film, conductive ceramics, or the like. As a result, the choices of the release film are widened, and it becomes possible to form a release layer according to the convenience of the type of laminate to be transferred.
上記「金属膜」としては、例えばアルミニウム、リチウム、チタン、インジウム等、或いはこれらのうちの少なくとも1種を含む合金からなる膜を用いることができる。 As the “metal film”, for example, a film made of aluminum, lithium, titanium, indium, or an alloy containing at least one of them can be used.
上記「導電性の酸化物膜」としては、例えば酸化インジウム膜(ITO膜)、酸化スズ膜(SnO2膜)、酸化亜鉛膜(ZnO膜)などを用いることができる。 As the “conductive oxide film”, for example, an indium oxide film (ITO film), a tin oxide film (SnO 2 film), a zinc oxide film (ZnO film), or the like can be used.
上記「導電性の高分子膜」としては、例えばポリアセチレン、ポリパラフェニレン、ポリピロール、或いはこれらに不純物を添加したものからなる膜を用いることができる。 As the “conductive polymer film”, for example, a film made of polyacetylene, polyparaphenylene, polypyrrole, or a material obtained by adding impurities thereto can be used.
上記「導電性のセラミックス膜」としては、例えばアルミナに炭化チタン粒子を添加したもの(Al2O3+TiC)、酸化ジルコニウムに炭化ニオブ粒子を添加したもの(ZrO2+NbC)などからなる膜を用いることができる。 As the “conductive ceramic film”, for example, a film made of alumina added with titanium carbide particles (Al 2 O 3 + TiC), zirconium oxide added with niobium carbide particles (ZrO 2 + NbC), or the like is used. be able to.
本発明の第4の態様の積層体の製造方法は、第1基板上に剥離層を形成する第1工程と、剥離層上に導電層を形成する第2工程と、導電層上に複数の膜を積層して積層体を形成する第3工程と、第1基板の積層体の形成面側に第2基板を接合する第4工程と、第1基板を介して剥離層にエネルギーを付与し、当該剥離層と導電層との界面に剥離を生じさせる第5工程と、剥離層と第1基板の接合体を第2基板から分離する第6工程と、を含み、第6工程において剥離層と第1基板の接合体を分離する際に発生する電荷を導電層に拡散させることを特徴とする。すなわち、第4の態様の発明は、上述した第3の態様の発明とほぼ同様であり、剥離を生じさせる部位が異なるものである。 According to a fourth aspect of the present invention, there is provided a method for manufacturing a laminate, including a first step of forming a release layer on a first substrate, a second step of forming a conductive layer on the release layer, and a plurality of steps on the conductive layer. Energy is applied to the release layer via the first substrate, the third step of forming a laminate by laminating the films, the fourth step of bonding the second substrate to the formation surface side of the laminate of the first substrate, and A fifth step of causing separation at the interface between the release layer and the conductive layer, and a sixth step of separating the joined body of the release layer and the first substrate from the second substrate. In the sixth step, the release layer And the electric charge generated when the bonded body of the first substrate is separated is diffused into the conductive layer. That is, the fourth aspect of the invention is substantially the same as the above-described third aspect of the invention, and differs in the site where peeling occurs.
かかる方法によっても、電荷が局所的に集中して当該箇所に高電界が生じることを回避し、或いは抑制することが可能となり、剥離時の静電気による素子の破壊や特性劣化などの悪影響を回避することが可能となる。 Even with this method, it is possible to avoid or suppress the generation of a high electric field at the location due to local concentration of charges, and avoid adverse effects such as element destruction and characteristic deterioration due to static electricity at the time of peeling. It becomes possible.
上述した導電層は、表面抵抗率が1MΩ/□より低くなるように形成されることが好ましい。このような導電層は、半導体膜、不純物元素の導入によりキャリア密度を高めた半導体膜、金属膜、導電性の酸化物膜、導電性の高分子膜又は導電性のセラミックスなどによって形成することが可能である。なお、導電層の表面抵抗率の範囲を1MΩ/□以下とする根拠は、上述した導電性を有する剥離層の場合と同様である。 The conductive layer described above is preferably formed so that the surface resistivity is lower than 1 MΩ / □. Such a conductive layer may be formed using a semiconductor film, a semiconductor film whose carrier density is increased by introducing an impurity element, a metal film, a conductive oxide film, a conductive polymer film, or a conductive ceramic. Is possible. The grounds for setting the range of the surface resistivity of the conductive layer to 1 MΩ / □ or less are the same as in the case of the release layer having conductivity described above.
第5の態様の本発明は、上述した製造方法により製造される積層体であって、この積層体に残留する剥離層が当該積層体の帯電を抑制する機能を担うことを特徴とするものである。また、第6の態様の本発明は、上述した製造方法により製造される積層体であって、この積層体に残留する導電層が当該積層体の帯電を抑制する機能を担うことを特徴とするものである。 The fifth aspect of the present invention is a laminate manufactured by the above-described manufacturing method, and a release layer remaining in the laminate bears a function of suppressing charging of the laminate. is there. The sixth aspect of the present invention is a laminate manufactured by the above-described manufacturing method, and the conductive layer remaining in the laminate bears a function of suppressing charging of the laminate. Is.
かかる構成により、剥離時の静電気防止に用いた剥離層をその後においても活用し、積層体が帯電することによって破壊され、或いは特性劣化を生じることを回避することが可能となる。 With such a configuration, the release layer used for preventing static electricity at the time of peeling can be used thereafter, and it is possible to prevent the laminated body from being destroyed or being deteriorated due to charging.
第7の態様の本発明は、上述した積層体を含んで構成される電気光学装置である。ここで「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた表示装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、EL(エレクトロルミネッセンス)素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。 The seventh aspect of the present invention is an electro-optical device including the above-described laminated body. The term “electro-optical device” as used herein refers to a general display device that includes an electro-optical element that emits light by electrical action or changes the state of light from the outside. The device that emits light by itself and the passage of light from the outside Including those that control For example, as an electro-optical element, a liquid crystal element, an electrophoretic element having a dispersion medium in which electrophoretic particles are dispersed, an EL (electroluminescence) element, and an electron-emitting element that emits light by applying electrons generated by applying an electric field to a light-emitting plate An active matrix display device provided.
第8の態様の本発明は、上述した積層体あるいは電気光学装置を含んで構成される電子機器である。ここで「電子機器」とは、回路基板やその他の要素を要素を備え、一定の機能を奏する機器一般をいい、その構成に特に限定はない。かかる電子機器としては、例えば、ICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、テレビジョン、ロールアップ式テレビジョン、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。 The eighth aspect of the present invention is an electronic apparatus including the above-described laminated body or electro-optical device. Here, the “electronic device” refers to a general device having a circuit board and other elements and having a certain function, and the configuration thereof is not particularly limited. Such electronic devices include, for example, IC cards, mobile phones, video cameras, personal computers, head mounted displays, rear or front projectors, televisions, roll-up televisions, fax machines with display functions, and digital cameras. Finder, portable TV, DSP device, PDA, electronic notebook, electric bulletin board, display for advertisement announcement, and the like.
以下、本発明の実施の形態について図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(第1の実施形態)
図1は、第1の実施形態の積層体の製造方法について説明する図である。本実施形態では、第1基板に形成した薄膜回路を第2基板へ移動する場合について説明する。
(First embodiment)
Drawing 1 is a figure explaining the manufacturing method of the layered product of a 1st embodiment. In this embodiment, a case where a thin film circuit formed on a first substrate is moved to a second substrate will be described.
図1(A)に示すように、第1基板10上に剥離層12を形成し、更にこの剥離層12上に、積層体14を形成する。図示の例の積層体14は、複数の薄膜トランジスタ、配線、電極等を含んでなる薄膜回路である。 As shown in FIG. 1A, a peeling layer 12 is formed on the first substrate 10, and a laminate 14 is further formed on the peeling layer 12. The laminated body 14 in the illustrated example is a thin film circuit including a plurality of thin film transistors, wirings, electrodes, and the like.
ここで、第1基板10は、適度な厚さを有し、石英ガラスやソーダガラス等の耐熱性材料、例えば半導体装置のプロセス温度である350℃〜1000℃程度に耐えうるものが望ましい。また、第1基板10は、後の工程で剥離層に対するエネルギーの付与を光照射によって行うことが可能となるように、当該光の波長に対して透明であることが望ましい。 Here, it is desirable that the first substrate 10 has an appropriate thickness and can withstand a heat resistant material such as quartz glass or soda glass, for example, about 350 ° C. to 1000 ° C. which is a process temperature of a semiconductor device. The first substrate 10 is preferably transparent to the wavelength of the light so that energy can be applied to the release layer by light irradiation in a later step.
また、剥離層12は、光照射などのエネルギー付与を受けることによって剥離を生じる特性を有し、更に導電性を有するように形成される。より具体的には、剥離層12は、表面抵抗率が1MΩ/□よりも低くなるように形成すると好適である。このような剥離層12は、例えば半導体膜、金属膜、導電性の酸化物膜、導電性の高分子膜又は導電性のセラミックスなどによって形成することが可能である。本実施形態では、非晶質シリコン膜により剥離層12を構成する。非晶質シリコン膜は、例えばモノシラン(SiH4)やジシラン(Si2H6)を材料ガスとして低圧CVD法(LPCVD法)やプラズマCVD法(PECVD法)によって形成することが可能である。これらのCVDプロセスにおいて、非晶質シリコン膜中に適度の水素(ガス成分)を含有させる。更に本実施形態では、不純物元素を導入することによりキャリア密度を高めた非晶質シリコン膜を剥離層12として用いる。不純物元素の導入量によって表面抵抗率を所望の値に制御することが容易となる。 Moreover, the peeling layer 12 has a characteristic of causing peeling upon receiving energy application such as light irradiation, and is formed to have conductivity. More specifically, the release layer 12 is preferably formed so that the surface resistivity is lower than 1 MΩ / □. Such a release layer 12 can be formed of, for example, a semiconductor film, a metal film, a conductive oxide film, a conductive polymer film, or a conductive ceramic. In the present embodiment, the release layer 12 is composed of an amorphous silicon film. The amorphous silicon film can be formed by low pressure CVD (LPCVD) or plasma CVD (PECVD) using, for example, monosilane (SiH 4 ) or disilane (Si 2 H 6 ) as a material gas. In these CVD processes, an appropriate amount of hydrogen (gas component) is contained in the amorphous silicon film. Further, in this embodiment, an amorphous silicon film whose carrier density is increased by introducing an impurity element is used as the peeling layer 12. It becomes easy to control the surface resistivity to a desired value by the amount of the impurity element introduced.
図2は、剥離層12の形成方法の一例について詳細に説明する図である。図2(A)に示すように、第1基板10上に非晶質シリコン膜からなる剥離層12を形成する。次に、図2(B)に示すように、剥離層12に対してイオン注入(イオンインプランテーション)を行い、リン/ボロン等のドナー/アクセプタ型の不純物元素を剥離層12に導入する。必要に応じて、イオン注入後に熱処理も行う。その後、剥離層12上に積層体14の構成要素としての下地絶縁膜20を形成し(図2(C))、更にその上に薄膜トランジスタ等を形成して積層体14を完成させる(図2(D))。この形成方法では、後述する他の形成方法と比較して、下地絶縁膜20に不純物元素が含有されにくい利点がある。 FIG. 2 is a diagram illustrating an example of a method for forming the release layer 12 in detail. As shown in FIG. 2A, a release layer 12 made of an amorphous silicon film is formed on the first substrate 10. Next, as shown in FIG. 2B, ion implantation (ion implantation) is performed on the separation layer 12 to introduce a donor / acceptor impurity element such as phosphorus / boron into the separation layer 12. If necessary, heat treatment is also performed after ion implantation. After that, a base insulating film 20 as a component of the laminate 14 is formed on the release layer 12 (FIG. 2C), and a thin film transistor or the like is further formed thereon to complete the laminate 14 (FIG. 2 ( D)). This formation method has an advantage that an impurity element is less likely to be contained in the base insulating film 20 as compared with other formation methods described later.
図3は、剥離層12の形成方法の他の例について詳細に説明する図である。図3(A)に示すように、第1基板上に非晶質シリコン膜からなる剥離層12を形成する。次に、図3(B)に示すように、剥離層12上に、積層体14の構成要素としての下地絶縁膜20を形成する。次に、この下地絶縁膜20を介して剥離層12に対してイオン注入を行い、リン/ボロン等のドナー/アクセプタ型の不純物元素を剥離層12に導入する。必要に応じて、イオン注入後に熱処理も行う。その後、下地絶縁膜20上に薄膜トランジスタ等を形成して積層体14を完成させる(図3(D))。この形成方法では、上述した形成方法(図2参照)と比較して、剥離層12に対するイオンの打ち込み精度をコントロールしやすい利点と、剥離層12の表面側にイオンを偏在させやすいという利点がある。 FIG. 3 is a diagram for explaining in detail another example of the method for forming the release layer 12. As shown in FIG. 3A, a release layer 12 made of an amorphous silicon film is formed on the first substrate. Next, as illustrated in FIG. 3B, a base insulating film 20 as a component of the stacked body 14 is formed over the release layer 12. Next, ions are implanted into the separation layer 12 through the base insulating film 20 to introduce a donor / acceptor type impurity element such as phosphorus / boron into the separation layer 12. If necessary, heat treatment is also performed after ion implantation. After that, a thin film transistor or the like is formed over the base insulating film 20 to complete the stacked body 14 (FIG. 3D). Compared with the above-described forming method (see FIG. 2), this forming method has an advantage that it is easy to control the ion implantation accuracy with respect to the peeling layer 12 and an advantage that ions are easily unevenly distributed on the surface side of the peeling layer 12. .
なお、図3に示した剥離層12の形成方法において、下地絶縁膜20を介してのイオン注入(図3(C)参照)を行った後に当該下地絶縁膜20をエッチング等によって除去し、その後改めて剥離層12上に下地絶縁膜を形成するようにしてもよい。この場合には、工程数が増加するものの、上述した各形成方法の利点をともに得ることが可能となる。また、剥離層12は、CVD法において原料ガスに不純物を混入することによって形成することも可能であり、反応性スパッタリング法によって形成することも可能である。 Note that in the method for forming the separation layer 12 illustrated in FIG. 3, after performing ion implantation (see FIG. 3C) through the base insulating film 20, the base insulating film 20 is removed by etching or the like, and then A base insulating film may be formed over the release layer 12 anew. In this case, although the number of processes is increased, it is possible to obtain both advantages of the above-described forming methods. Further, the release layer 12 can be formed by mixing impurities in the source gas in the CVD method, and can also be formed by the reactive sputtering method.
このようにして剥離層12及び積層体14が形成されると、次に図1(B)に示すように、第1基板10の積層体14の形成面側に接着層16を用いて第2基板18を接合する。ここで、第2基板18は、半導体素子製造時のプロセス温度に対する耐熱性を有する必要がないため、ガラス基板の他にもプラスチップ基板など種々のものを用いることができる。 When the release layer 12 and the laminated body 14 are formed in this way, next, as shown in FIG. 1B, the second layer is formed using the adhesive layer 16 on the formation surface side of the laminated body 14 of the first substrate 10. The substrate 18 is bonded. Here, since the second substrate 18 does not need to have heat resistance against the process temperature at the time of manufacturing the semiconductor element, various substrates such as a plus chip substrate can be used in addition to the glass substrate.
次に、図1(C)に示すように、第1基板10を介して剥離層12にレーザ光を照射して当該剥離層12にレーザアブレーションを生じさせる。アブレーションとは、照射される光を吸収した固体材料(剥離層12の構成材料)が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出される状態であり、主に、剥離層12の構成材料の全部または一部が溶融、蒸散(気化)等の相変化を生じる現象として現れる。また、相変化によって微小な発泡状態となり、結合力が低下することもある。特に、本実施形態では、剥離層12と第1基板10との界面に剥離を生じさせるように剥離層12の形成条件やレーザ光の照射条件等を設定しており、その詳細について以下に説明する。 Next, as shown in FIG. 1C, the release layer 12 is irradiated with laser light through the first substrate 10 to cause laser ablation in the release layer 12. Ablation is a state in which a solid material that absorbs irradiated light (a constituent material of the release layer 12) is photochemically or thermally excited, and its surface and internal atomic or molecular bonds are cut and released. In general, all or part of the constituent material of the release layer 12 appears as a phenomenon that causes a phase change such as melting and transpiration (vaporization). In addition, a phase change may result in a fine foamed state, which may reduce the bonding force. In particular, in the present embodiment, the formation conditions of the release layer 12 and the irradiation conditions of the laser beam are set so as to cause peeling at the interface between the release layer 12 and the first substrate 10, and details thereof will be described below. To do.
図4は、剥離層12と第1基板10との界面に剥離を生じさせるための条件について説明する図である。同図は、剥離層12として、モノシランを材料ガスとしてPECVD法によって堆積された非晶質シリコン膜を採用し、その膜厚50nm又は100nmとした場合における、レーザ光の照射後の相変化についての実験例を示している。図4のグラフは、横軸が非晶質シリコン膜の膜厚、縦軸が照射するレーザ光のエネルギー密度にそれぞれ対応している。実験例では、CVD法におけるプロセス条件の設定等によって非晶質シリコン膜に5〜10原子%の水素を含有させている。また、波長308nm、パルス幅が20n秒のエキシマレーザを用いてレーザ光の照射を行っている。 FIG. 4 is a diagram for explaining conditions for causing peeling at the interface between the peeling layer 12 and the first substrate 10. This figure shows the phase change after laser light irradiation when an amorphous silicon film deposited by PECVD using monosilane as a material gas is employed as the release layer 12 and the film thickness is 50 nm or 100 nm. An experimental example is shown. In the graph of FIG. 4, the horizontal axis corresponds to the film thickness of the amorphous silicon film, and the vertical axis corresponds to the energy density of the laser beam irradiated. In the experimental example, 5 to 10 atomic% of hydrogen is contained in the amorphous silicon film by setting process conditions in the CVD method. Laser light irradiation is performed using an excimer laser having a wavelength of 308 nm and a pulse width of 20 nsec.
非晶質シリコン膜の膜厚を50nmとした場合、レーザ光のエネルギー密度が約300mJ/cm2以下では相変化を生じない。レーザ光のエネルギー密度が約300mJ/cm2〜約400mJ/cm2の範囲では、非晶質シリコン膜が溶融して結晶化する。更に、レーザ光のエネルギー密度が約400mJ/cm2を超えると非晶質シリコン膜にアブレーションが生じる。 When the thickness of the amorphous silicon film is 50 nm, no phase change occurs when the energy density of the laser beam is about 300 mJ / cm 2 or less. When the energy density of the laser beam is in the range of about 300 mJ / cm 2 to about 400 mJ / cm 2 , the amorphous silicon film melts and crystallizes. Further, when the energy density of the laser beam exceeds about 400 mJ / cm 2 , ablation occurs in the amorphous silicon film.
非晶質シリコン膜の膜厚を100nmとした場合、レーザ光のエネルギー密度が約300mJ/cm2以下では相変化を生じない。レーザ光のエネルギー密度が約300mJ/cm2〜約450mJ/cm2の範囲では、非晶質シリコン膜が溶融して結晶化する。更に、レーザ光のエネルギー密度が約450mJ/cm2を超えると非晶質シリコン膜にアブレーションが生じる。 When the film thickness of the amorphous silicon film is 100 nm, no phase change occurs when the energy density of the laser beam is about 300 mJ / cm 2 or less. When the energy density of the laser beam is in the range of about 300 mJ / cm 2 to about 450 mJ / cm 2 , the amorphous silicon film melts and crystallizes. Further, when the energy density of the laser beam exceeds about 450 mJ / cm 2 , ablation occurs in the amorphous silicon film.
上述した実験例において、レーザ光のエネルギー密度を非晶質シリコン膜にアブレーションが生じる条件とすることにより、当該非晶質シリコン膜からなる剥離層12と第1基板10との界面に剥離が生じることが本願発明者により確認されている。具体的には、剥離層12としての非晶質シリコン膜の膜厚を50nmとした場合には、400mJ/cm2を超えるエネルギー密度であって、積層体14にダメージを与えない範囲でレーザ光の照射を行うとよい。同様に、剥離層12としての非晶質シリコン膜の膜厚を100nmとした場合には、450mJ/cm2を超えるエネルギー密度であって、積層体14にダメージを与えない範囲でレーザ光の照射を行うとよい。 In the experimental example described above, when the energy density of the laser beam is set to a condition in which ablation occurs in the amorphous silicon film, peeling occurs at the interface between the peeling layer 12 made of the amorphous silicon film and the first substrate 10. This has been confirmed by the present inventors. Specifically, when the thickness of the amorphous silicon film as the release layer 12 is 50 nm, the laser beam has an energy density exceeding 400 mJ / cm 2 and does not damage the stacked body 14. It is good to perform irradiation. Similarly, when the thickness of the amorphous silicon film as the release layer 12 is 100 nm, the laser beam irradiation is performed in an energy density exceeding 450 mJ / cm 2 and not damaging the stacked body 14. It is good to do.
このようにして、剥離層12と第1基板10との界面に剥離を生じさせると、次に図1(D)に示すように、第1基板10を第2基板18から分離する。この分離の際に、剥離層12を接地しておくことも好適である。このとき、剥離層12が導電性を有するように形成されているので、第1基板10を分離する際に第1基板10と剥離層12とが分離する箇所等において静電気による電荷(帯電粒子)30が発生した場合にも、これらの電荷30を剥離層12に速やかに拡散させることができる。以上で、積層体14を第2基板18側へ転写するプロセスが完了する。 Thus, when peeling occurs at the interface between the peeling layer 12 and the first substrate 10, the first substrate 10 is then separated from the second substrate 18 as shown in FIG. It is also preferable to ground the release layer 12 during this separation. At this time, since the release layer 12 is formed to have conductivity, when the first substrate 10 is separated, charges due to static electricity (charged particles) at a place where the first substrate 10 and the release layer 12 are separated. Even when 30 is generated, these charges 30 can be quickly diffused into the release layer 12. Thus, the process of transferring the stacked body 14 to the second substrate 18 side is completed.
また、第1基板10と剥離層12との界面で剥離を生じさせているので、図1(D)に示すように、転写プロセスの後に剥離層12は積層体14側に残る。この積層体14の一方側に残留する導電性の剥離層12をそのまま利用し、積層体14の帯電を抑制する保護層として機能させることができる。これにより、剥離時の静電気防止に用いた剥離層をその後においても活用し、積層体が帯電することによって破壊され、或いは特性劣化を生じることを回避することが可能となる。なお、このような保護層としての剥離層12が不要な場合には、適宜、エッチング等により剥離層12を除去してもよい。 Further, since peeling is caused at the interface between the first substrate 10 and the peeling layer 12, the peeling layer 12 remains on the laminated body 14 side after the transfer process as shown in FIG. By using the conductive release layer 12 remaining on one side of the laminate 14 as it is, it can function as a protective layer that suppresses the charging of the laminate 14. Thereby, the peeling layer used for preventing static electricity at the time of peeling can be utilized thereafter, and it can be avoided that the laminate is destroyed or charged due to charging. In addition, when the peeling layer 12 as such a protective layer is unnecessary, you may remove the peeling layer 12 by etching etc. suitably.
このように、本実施形態では、第1基板10の分離の際に静電気による電荷30が発生した場合にもこの電荷を剥離層14内に拡散させることができるので、電荷30が局所的に集中して当該箇所に高電界が生じることを回避し、或いは抑制することが可能となる。したがって、静電気による積層体14の破壊や特性劣化などの悪影響を回避することが可能となる。 As described above, in this embodiment, even when the charge 30 due to static electricity is generated during the separation of the first substrate 10, the charge 30 can be diffused into the release layer 14. Therefore, the charge 30 is locally concentrated. Thus, it is possible to avoid or suppress the occurrence of a high electric field at the location. Therefore, it is possible to avoid adverse effects such as destruction of the laminate 14 and characteristic deterioration due to static electricity.
(第2の実施形態)
第2の実施形態の製造方法は、基本的に上述した第1の実施形態の製造方法と同様であり、第1基板を第2基板から分離する際に、半導体によって形成した剥離層に対して加熱を行う点が異なっている。この加熱によって半導体のキャリア密度を増加させて剥離層の導電性を高め、第1基板を分離する際に発生する電荷を当該導電性を高めた剥離層に拡散させる。以下、主に相違点に着目して説明を行う。
(Second Embodiment)
The manufacturing method of the second embodiment is basically the same as the manufacturing method of the first embodiment described above. When the first substrate is separated from the second substrate, the peeling layer formed of a semiconductor is applied. The difference is in the heating. By this heating, the carrier density of the semiconductor is increased to increase the conductivity of the release layer, and the electric charge generated when the first substrate is separated is diffused in the release layer having the improved conductivity. Hereinafter, the description will be made mainly focusing on the differences.
本実施形態では、剥離層12は非晶質シリコン等の半導体により形成される(図1(A)参照)。非晶質シリコン膜は、例えばモノシラン(SiH4)やジシラン(Si2H6)を材料ガスとして低圧CVD法(LPCVD法)やプラズマCVD法(PECVD法)によって形成することが可能である。これらのCVDプロセスにおいて、非晶質シリコン膜中に適度の水素)(ガス成分)を含有させる。本実施形態では、原理的には剥離層12を構成する半導体は不純物元素が導入されている必要はない。 In this embodiment, the peeling layer 12 is formed of a semiconductor such as amorphous silicon (see FIG. 1A). The amorphous silicon film can be formed by low pressure CVD (LPCVD) or plasma CVD (PECVD) using, for example, monosilane (SiH 4 ) or disilane (Si 2 H 6 ) as a material gas. In these CVD processes, moderate hydrogen) (gas component) is contained in the amorphous silicon film. In the present embodiment, in principle, it is not necessary for the semiconductor constituting the peeling layer 12 to be introduced with an impurity element.
第1基板10上に剥離層12及び積層体14を形成した後に、第1基板10の積層体14の形成面側に接着層16を用いて第2基板18を接合する(図1(B)参照)。次いで、第1基板10を介して剥離層12にレーザ光を照射して当該剥離層12にレーザアブレーションを生じさせる(図1(C)参照)。各工程の詳細については第1の実施形態の場合と同様であり、ここでは説明を省略する。 After the release layer 12 and the laminate 14 are formed on the first substrate 10, the second substrate 18 is bonded to the formation surface side of the laminate 14 of the first substrate 10 using the adhesive layer 16 (FIG. 1B). reference). Next, the release layer 12 is irradiated with laser light through the first substrate 10 to cause laser ablation in the release layer 12 (see FIG. 1C). The details of each process are the same as those in the first embodiment, and the description is omitted here.
剥離層12と第1基板10との界面に剥離を生じさせた後に、第1基板10を第2基板18から分離する(図1(D)参照)。このとき、本実施形態では、加熱により剥離層12を構成する半導体のキャリア密度を増加させることによって当該剥離層12の導電性を高める。より具体的には、本工程における加熱は、剥離層12を構成する半導体のキャリア密度が1×1014cm−3以上となる条件で行うとよい。本実施形態では、非晶質シリコンによって剥離層12を構成しているので、少なくとも180℃以上に剥離層12を加熱することにより、必要十分な導電性を確保することができる。これにより、第1基板10を分離する際に発生する電荷を剥離層12に拡散させることが可能となる。なお、当該分離の際に剥離層12を接地しておくことも好適である。 After causing peeling at the interface between the peeling layer 12 and the first substrate 10, the first substrate 10 is separated from the second substrate 18 (see FIG. 1D). At this time, in this embodiment, the conductivity of the release layer 12 is increased by increasing the carrier density of the semiconductor constituting the release layer 12 by heating. More specifically, the heating in this step is preferably performed under the condition that the carrier density of the semiconductor constituting the peeling layer 12 is 1 × 10 14 cm −3 or more. In this embodiment, since the release layer 12 is made of amorphous silicon, necessary and sufficient conductivity can be ensured by heating the release layer 12 to at least 180 ° C. or higher. As a result, it is possible to diffuse the charge generated when the first substrate 10 is separated into the release layer 12. Note that it is also preferable to ground the release layer 12 during the separation.
このように、第2の実施形態では、半導体により剥離層12を形成し、当該半導体を加熱することによりキャリア密度(電子及び/又は正孔の密度)を増加させて剥離層12の導電性を高めている。そして、第1基板10の分離の際に静電気による電荷(帯電粒子)が発生した場合に、この電荷を剥離層12内に拡散させている。これにより、電荷が局所的に集中して当該箇所に高電界が生じることを回避し、或いは抑制することが可能となる。したがって、剥離時の静電気による素子の破壊や特性劣化などの悪影響を回避することが可能となる。 As described above, in the second embodiment, the release layer 12 is formed of a semiconductor, and the semiconductor is heated to increase the carrier density (electron and / or hole density), thereby increasing the conductivity of the release layer 12. It is increasing. When charges (charged particles) due to static electricity are generated when the first substrate 10 is separated, the charges are diffused into the release layer 12. As a result, it is possible to avoid or suppress the occurrence of a high electric field at the location due to local concentration of charges. Therefore, it is possible to avoid adverse effects such as element destruction and characteristic deterioration due to static electricity at the time of peeling.
なお、第2の実施形態における剥離層12は、原理的には不純物元素の導入が不要であり真性半導体を用いることが可能であるが、不純物元素が導入された不純物半導体を用いてもよい。この場合には、加熱を行う際の温度設定をより低くすることが可能となる利点がある。 In principle, the separation layer 12 in the second embodiment does not require introduction of an impurity element and can use an intrinsic semiconductor, but an impurity semiconductor into which an impurity element is introduced may be used. In this case, there is an advantage that the temperature setting at the time of heating can be further reduced.
(第3の実施形態)
上述した第1及び第2の実施形態では、剥離層に導電性を持たせるようにしていたが、剥離層とは別途に、静電気により発生する電荷を拡散させるための導電層を設けるようにしてもよい。以下、その場合の詳細について説明する。なお、上述した各実施形態と重複する内容については適宜説明を省略する。
(Third embodiment)
In the first and second embodiments described above, the release layer is made conductive. However, a conductive layer for diffusing charges generated by static electricity is provided separately from the release layer. Also good. Details of this case will be described below. In addition, about the content which overlaps with each embodiment mentioned above, description is abbreviate | omitted suitably.
図5は、第3の実施形態の積層体の製造方法について説明する図である。本実施形態においても、第1基板に形成した薄膜回路を第2基板へ移動する場合について説明する。 Drawing 5 is a figure explaining the manufacturing method of the layered product of a 3rd embodiment. Also in this embodiment, the case where the thin film circuit formed on the first substrate is moved to the second substrate will be described.
図5(A)に示すように、第1基板10上に剥離層12aを形成する。第1基板10の好適な条件については第1の実施形態の場合と同様である。本実施形態では、剥離層12aは必ずしも導電性を有する必要がなく、また半導体によって構成される必要もない。このような剥離層12aは、半導体膜以外にも、金属膜、強磁性体膜、高分子膜又はセラミックスなど種々の材料によって形成することが可能である。本実施形態では、非晶質シリコンによって剥離層12aを形成する。非晶質シリコンからなる剥離層12aの形成方法は、基本的に第1の実施形態の場合と同様であるが、不純物元素を導入するプロセスを省略することができる。 As shown in FIG. 5A, a release layer 12a is formed over the first substrate 10. Suitable conditions for the first substrate 10 are the same as those in the first embodiment. In the present embodiment, the release layer 12a does not necessarily have conductivity and does not need to be configured by a semiconductor. Such a release layer 12a can be formed of various materials such as a metal film, a ferromagnetic film, a polymer film, or ceramics in addition to the semiconductor film. In this embodiment, the peeling layer 12a is formed from amorphous silicon. The method for forming the release layer 12a made of amorphous silicon is basically the same as that in the first embodiment, but the process of introducing an impurity element can be omitted.
また、図5(A)に示すように、剥離層12a上に導電層22を形成する。この導電層22は、表面抵抗率が1MΩ/□より低くなるように形成されることが好ましい。このような表面抵抗率を有する導電層22は、例えば金属膜を用いて形成することが可能である。金属膜としては、例えばアルミニウム、リチウム、チタン、インジウム等、或いはこれらのうちの少なくとも1種を含む合金からなる膜を用いることができる。また、導電層22は、非晶質シリコン膜等の半導体膜や、これに不純物元素を導入してキャリア密度を高めたものを用いることも可能である。また、導電層22は、導電性の酸化物膜、導電性の高分子膜又は導電性のセラミックスなどによって形成することも可能である。 Further, as shown in FIG. 5A, a conductive layer 22 is formed over the peeling layer 12a. The conductive layer 22 is preferably formed so that the surface resistivity is lower than 1 MΩ / □. The conductive layer 22 having such a surface resistivity can be formed using, for example, a metal film. As the metal film, for example, a film made of aluminum, lithium, titanium, indium, or an alloy containing at least one of these can be used. The conductive layer 22 may be a semiconductor film such as an amorphous silicon film or a film in which an impurity element is introduced to increase the carrier density. The conductive layer 22 can also be formed of a conductive oxide film, a conductive polymer film, or a conductive ceramic.
上述した導電性の酸化物膜としては、例えば酸化インジウム膜(ITO膜)、酸化スズ膜(SnO2膜)、酸化亜鉛膜(ZnO膜)などを用いることができる。これらの透明導電膜を用いることにより透光性の導電層22を得ることができるので、例えば、積層体14を含んで有機EL表示装置が構成される場合に、導電層22の側に光を放出させる構造(ボトムエミッション型の構造)を採用することが可能となる。すなわち、デバイス構造の選択の幅が広がる利点がある。 As the conductive oxide film described above, for example, an indium oxide film (ITO film), a tin oxide film (SnO 2 film), a zinc oxide film (ZnO film), or the like can be used. Since the transparent conductive layer 22 can be obtained by using these transparent conductive films, for example, when an organic EL display device is configured including the stacked body 14, light is transmitted to the conductive layer 22 side. It is possible to adopt a structure for discharging (bottom emission type structure). That is, there is an advantage that the selection range of the device structure is widened.
また、導電性の高分子膜としては、例えばポリアセチレン、ポリパラフェニレン、ポリピロール、或いはこれらに不純物を添加したものからなる膜を用いることができる。導電性のセラミックス膜としては、例えばアルミナに炭化チタン粒子を添加したもの(Al2O3+TiC)、酸化ジルコニウムに炭化ニオブ粒子を添加したもの(ZrO2+NbC)などからなる膜を用いることができる。 In addition, as the conductive polymer film, for example, polyacetylene, polyparaphenylene, polypyrrole, or a film formed by adding impurities to these can be used. As the conductive ceramic film, for example, a film made of alumina added with titanium carbide particles (Al 2 O 3 + TiC), zirconium oxide added with niobium carbide particles (ZrO 2 + NbC), or the like can be used. .
更に、図5(A)に示すように、導電層22の上に積層体14を形成する。図示の例の積層体14は、複数の薄膜トランジスタ、配線、電極等を含んでなる半導体薄膜回路である。 Furthermore, as illustrated in FIG. 5A, the stacked body 14 is formed over the conductive layer 22. The laminated body 14 in the illustrated example is a semiconductor thin film circuit including a plurality of thin film transistors, wirings, electrodes, and the like.
次に、図5(B)に示すように、第1基板10の積層体14の形成面側に接着層16を用いて第2基板18を接合する。第2基板18の好適な条件についても第1の実施形態と同様である。 Next, as illustrated in FIG. 5B, the second substrate 18 is bonded to the formation surface side of the stacked body 14 of the first substrate 10 using the adhesive layer 16. Suitable conditions for the second substrate 18 are the same as those in the first embodiment.
次に、図5(C)に示すように、第1基板10を介して剥離層12aにレーザ光を照射して当該剥離層12aにレーザアブレーションを生じさせる。本実施形態においても、剥離層12aと第1基板10との界面に剥離を生じさせるように、剥離層12aの形成条件やレーザ光の照射条件等を設定している。 Next, as shown in FIG. 5C, the release layer 12a is irradiated with laser light through the first substrate 10 to cause laser ablation in the release layer 12a. Also in this embodiment, the formation conditions of the release layer 12a, the irradiation conditions of the laser beam, and the like are set so that the interface between the release layer 12a and the first substrate 10 is peeled off.
次に、図5(D)に示すように、第1基板10を第2基板18から分離する。この分離の際に、導電層22を接地しておくことも好適である。このとき、剥離層12aと接するようにして導電層22が形成されているので、第1基板10を分離する際に第1基板10と剥離層12とが分離する箇所等において静電気による電荷(帯電粒子)30が発生した場合にも、これらの電荷30を導電層22に速やかに拡散させることができる。これにより、積層体14を第2基板18側へ転写するプロセスが完了する。 Next, as shown in FIG. 5D, the first substrate 10 is separated from the second substrate 18. It is also preferable to ground the conductive layer 22 during this separation. At this time, since the conductive layer 22 is formed so as to be in contact with the release layer 12 a, when the first substrate 10 is separated, a charge (charging) is caused by static electricity at a location where the first substrate 10 and the release layer 12 are separated. Even when (particles) 30 are generated, these charges 30 can be quickly diffused into the conductive layer 22. Thereby, the process of transferring the laminated body 14 to the second substrate 18 side is completed.
また、第1基板10と剥離層12との界面で剥離を生じさせているので、図5(D)に示すように導電層22が積層体14の一方側に残留する。この導電層22をそのまま利用して積層体14の帯電を抑制する保護層として機能させることができる。これにより、剥離時の静電気防止に用いた剥離層をその後においても活用し、積層体が帯電することによって破壊され、或いは特性劣化を生じることを回避することが可能となる。なお、このような保護層としての導電層22が不要な場合には、適宜、エッチング等により剥離層12a及び導電層22を除去してもよい。 Further, since peeling is caused at the interface between the first substrate 10 and the peeling layer 12, the conductive layer 22 remains on one side of the stacked body 14 as shown in FIG. The conductive layer 22 can be used as it is to function as a protective layer that suppresses the charging of the laminate 14. Thereby, the peeling layer used for preventing static electricity at the time of peeling can be utilized thereafter, and it can be avoided that the laminate is destroyed or charged due to charging. Note that in the case where the conductive layer 22 as such a protective layer is unnecessary, the peeling layer 12a and the conductive layer 22 may be appropriately removed by etching or the like.
このように、第3の実施形態では、剥離の際に静電気による電荷(帯電粒子)が発生した場合にもこの電荷が導電層22内に拡散するので、電荷が局所的に集中して当該箇所に高電界が生じることを回避し、或いは抑制することが可能となる。したがって、剥離時の静電気による素子の破壊や特性劣化などの悪影響を回避することが可能となる。 As described above, in the third embodiment, even when charges (charged particles) due to static electricity are generated at the time of peeling, the charges are diffused into the conductive layer 22, so that the charges are locally concentrated and the portion concerned. It is possible to avoid or suppress the generation of a high electric field. Therefore, it is possible to avoid adverse effects such as element destruction and characteristic deterioration due to static electricity at the time of peeling.
(第4の実施形態)
上述した第3の実施形態では、第1基板10と剥離層12aとの界面で剥離を生じるようにしていたが、この剥離が剥離層12aと導電層22との界面で生じるようにしてもよい。以下、その場合の詳細について説明する。なお、上述した第3の実施形態と重複する内容については適宜説明を省略する。
(Fourth embodiment)
In the third embodiment described above, peeling occurs at the interface between the first substrate 10 and the peeling layer 12a. However, peeling may occur at the interface between the peeling layer 12a and the conductive layer 22. . Details of this case will be described below. In addition, about the content which overlaps with 3rd Embodiment mentioned above, description is abbreviate | omitted suitably.
図6は、第4の実施形態の積層体の製造方法について説明する図である。本実施形態においても、第1基板に形成した薄膜回路を第2基板へ移動する場合について説明する。 FIG. 6 is a diagram illustrating a method for manufacturing the laminate according to the fourth embodiment. Also in this embodiment, the case where the thin film circuit formed on the first substrate is moved to the second substrate will be described.
図6(A)に示すように、第1基板10上に剥離層12aを形成し、剥離層12a上に導電層22を形成する。更に、図6(A)に示すように、導電層22の上に積層体14を形成する。次に、図6(B)に示すように、第1基板10の積層体14の形成面側に接着層16を用いて第2基板18を接合する。 As shown in FIG. 6A, a release layer 12a is formed over the first substrate 10, and a conductive layer 22 is formed over the release layer 12a. Further, as illustrated in FIG. 6A, the stacked body 14 is formed over the conductive layer 22. Next, as illustrated in FIG. 6B, the second substrate 18 is bonded to the formation surface side of the stacked body 14 of the first substrate 10 using the adhesive layer 16.
次に、図6(C)に示すように、第1基板10を介して剥離層12aにレーザ光を照射する。本実施形態においては、剥離層12aと導電層22との界面に剥離を生じさせるように、剥離層12aの形成条件やレーザ光の照射条件等を設定する。具体的には、上述した実験例(図4参照)において、レーザ光のエネルギー密度を非晶質シリコン膜にアブレーションが生じない条件とすることにより、当該非晶質シリコン膜からなる剥離層12aとその上側の導電層22との界面に剥離を生じさせることができる。例えば、剥離層12aとしての非晶質シリコン膜の膜厚を50nmとした場合には、400mJ/cm2を超えないエネルギー密度でレーザ光の照射を行うとよい。同様に、剥離層12aとしての非晶質シリコン膜の膜厚を100nmとした場合には、450mJ/cm2を超えないエネルギー密度でレーザ光の照射を行うとよい。 Next, as illustrated in FIG. 6C, the release layer 12 a is irradiated with laser light through the first substrate 10. In the present embodiment, the formation conditions of the release layer 12a, the irradiation conditions of the laser beam, and the like are set so that the interface between the release layer 12a and the conductive layer 22 is peeled off. Specifically, in the above-described experimental example (see FIG. 4), by setting the energy density of the laser light to a condition in which no ablation occurs in the amorphous silicon film, the peeling layer 12a made of the amorphous silicon film Peeling can be caused at the interface with the upper conductive layer 22. For example, when the thickness of the amorphous silicon film as the separation layer 12a is 50 nm, laser light irradiation may be performed with an energy density not exceeding 400 mJ / cm 2 . Similarly, when the thickness of the amorphous silicon film as the separation layer 12a is 100 nm, laser light irradiation may be performed with an energy density not exceeding 450 mJ / cm 2 .
次に、図6(D)に示すように、第1基板10及び剥離層12aを第2基板18から分離する。この分離の際に、導電層22を接地しておくことも好適である。これにより、積層体14を第2基板18側へ転写するプロセスが完了する。 Next, as shown in FIG. 6D, the first substrate 10 and the release layer 12 a are separated from the second substrate 18. It is also preferable to ground the conductive layer 22 during this separation. Thereby, the process of transferring the laminated body 14 to the second substrate 18 side is completed.
また、図6(D)に示すように、導電層22が積層体14の一方側に残留するので、この導電層22をそのまま利用して積層体14の帯電を抑制する保護層として機能させることができる。これにより、剥離時の静電気防止に用いた剥離層をその後においても活用し、積層体が帯電することによって破壊され、或いは特性劣化を生じることを回避することが可能となる。なお、このような保護層としての導電層22が不要な場合には、適宜、エッチング等により導電層22を除去してもよい。 Further, as shown in FIG. 6D, since the conductive layer 22 remains on one side of the stacked body 14, the conductive layer 22 is used as it is to function as a protective layer that suppresses charging of the stacked body 14. Can do. Thereby, the peeling layer used for preventing static electricity at the time of peeling can be utilized thereafter, and it can be avoided that the laminate is destroyed or charged due to charging. Note that in the case where the conductive layer 22 as such a protective layer is unnecessary, the conductive layer 22 may be appropriately removed by etching or the like.
このように、第4の実施形態の製造方法によっても、剥離時の静電気による素子の破壊や特性劣化などの悪影響を回避することが可能となる。 Thus, even with the manufacturing method of the fourth embodiment, it is possible to avoid adverse effects such as element destruction and characteristic deterioration due to static electricity during peeling.
(第5の実施形態)
上述した各実施形態にかかる積層体及びその製造方法は、有機EL表示装置、液晶表示装置、電気泳動表示装置など種々の電気光学装置(表示装置)に適用することが可能である。本実施形態の回路基板を用いて構成される有機EL表示装置の構成例について以下に説明する。
(Fifth embodiment)
The laminated body and the manufacturing method thereof according to each embodiment described above can be applied to various electro-optical devices (display devices) such as an organic EL display device, a liquid crystal display device, and an electrophoretic display device. A configuration example of an organic EL display device configured using the circuit board of the present embodiment will be described below.
図7は、電気光学装置の構成例を説明する図である。本実施形態の電気光学装置(表示装置)200は、2つの薄膜トランジスタ、キャパシタ及び発光素子を含んで構成される画素回路202を基板上の画素領域201にマトリクス状に配置してなる回路基板(アクティブマトリクス基板)と、画素回路202に駆動信号を供給するドライバ203及び204を含んで構成されている。ドライバ203は、発光制御線Vgpを介して各画素領域に駆動信号を供給する。ドライバ204は、データ線Idataおよび電源線Vddを介して各画素領域に駆動信号を供給する。画素回路を構成する各薄膜トランジスタ及びドライバ203、204を構成する各薄膜トランジスタが上述した実施形態の製造方法を適用して形成される。なお、電気光学装置の一例として有機EL表示装置について説明したが、これ以外にも、液晶表示装置など各種の電気光学装置についても同様にして製造することが可能である。 FIG. 7 is a diagram illustrating a configuration example of the electro-optical device. The electro-optical device (display device) 200 according to this embodiment includes a circuit substrate (active active) in which pixel circuits 202 each including two thin film transistors, a capacitor, and a light emitting element are arranged in a matrix in a pixel region 201 on the substrate. A matrix substrate) and drivers 203 and 204 for supplying drive signals to the pixel circuit 202. The driver 203 supplies a drive signal to each pixel region via the light emission control line Vgp. The driver 204 supplies a drive signal to each pixel region via the data line Idata and the power supply line Vdd. Each thin film transistor constituting the pixel circuit and each thin film transistor constituting the drivers 203 and 204 are formed by applying the manufacturing method of the above-described embodiment. Although an organic EL display device has been described as an example of an electro-optical device, various electro-optical devices such as a liquid crystal display device can be manufactured in the same manner.
なお、上述した画素領域を構成する画素回路は一例でありこの構成に限定されるものではない。また、ドライバ203、204のそれぞれに含まれる集積回路について、本発明に係る半導体装置を用いて構成してもよい。また、図7では自発光型の電気光学素子の一例として有機EL等を用いた電気光学装置を示していたが、他の自発光型の電気光学素子を用いた電気光学装置や、液晶素子などの非自発光型の電気光学素子を用いた電気光学装置に対しても本発明を適用可能である。 Note that the above-described pixel circuit configuring the pixel region is an example, and the present invention is not limited to this configuration. Further, an integrated circuit included in each of the drivers 203 and 204 may be configured using the semiconductor device according to the present invention. In FIG. 7, an electro-optical device using an organic EL or the like is shown as an example of a self-luminous electro-optical element, but an electro-optical device using another self-luminous electro-optical element, a liquid crystal element, or the like. The present invention can also be applied to an electro-optical device using the non-self-luminous electro-optical element.
(第6の実施形態)
図8及び図9は、上述した電気光学装置を適用可能な電子機器の例を示す図である。図8(A)は携帯電話への適用例であり、当該携帯電話230はアンテナ部231、音声出力部232、音声入力部233、操作部234、および本発明の電気光学装置200を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。
(Sixth embodiment)
8 and 9 are diagrams illustrating examples of electronic apparatuses to which the above-described electro-optical device can be applied. FIG. 8A shows an application example to a cellular phone. The cellular phone 230 includes an antenna portion 231, an audio output portion 232, an audio input portion 233, an operation portion 234, and the electro-optical device 200 of the present invention. . As described above, the electro-optical device according to the invention can be used as a display unit.
図8(B)はビデオカメラへの適用例であり、当該ビデオカメラ240は受像部241、操作部242、音声入力部243、および本発明の電気光学装置200を備えている。 FIG. 8B shows an application example to a video camera. The video camera 240 includes an image receiving unit 241, an operation unit 242, an audio input unit 243, and the electro-optical device 200 of the present invention.
図8(C)は携帯型パーソナルコンピュータ(いわゆるPDA)への適用例であり、当該コンピュータ250はカメラ部251、操作部252、および本発明に係る電気光学装置200を備えている。 FIG. 8C shows an application example to a portable personal computer (so-called PDA). The computer 250 includes a camera unit 251, an operation unit 252, and the electro-optical device 200 according to the present invention.
図8(D)はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ260はバンド261、光学系収納部262および本発明に係る電気光学装置200を備えている。 FIG. 8D shows an application example to a head mounted display. The head mounted display 260 includes a band 261, an optical system storage unit 262, and the electro-optical device 200 according to the present invention.
図8(E)はリア型プロジェクターへの適用例であり、当該プロジェクター270は筐体271に、光源272、合成光学系273、ミラー274、275、スクリーン276、および本発明に係る電気光学装置200を備えている。 FIG. 8E shows an application example to a rear projector. The projector 270 includes a housing 271, a light source 272, a composite optical system 273, mirrors 274 and 275, a screen 276, and the electro-optical device 200 according to the invention. It has.
図8(F)はフロント型プロジェクターへの適用例であり、当該プロジェクター280は筐体282に光学系281および本発明に係る電気光学装置200を備え、画像をスクリーン283に表示可能になっている。 FIG. 8F shows an application example to a front type projector. The projector 280 is provided with an optical system 281 and the electro-optical device 200 according to the present invention in a housing 282 so that an image can be displayed on a screen 283. .
図9(A)はテレビジョンへの適用例であり、当該テレビジョン300は本発明に係る電気光学装置200を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本発明に係る電気光学装置を適用し得る。図9(B)はロールアップ式テレビジョンへの適用例であり、当該ロールアップ式テレビジョン310は本発明に係る電気光学装置200を備えている。 FIG. 9A shows an application example to a television, and the television 300 includes the electro-optical device 200 according to the present invention. The electro-optical device according to the present invention can be similarly applied to a monitor device used for a personal computer or the like. FIG. 9B shows an application example to a roll-up television, and the roll-up television 310 includes the electro-optical device 200 according to the present invention.
また、本発明に係る電気光学装置は、上述した例に限らず有機EL表示装置や液晶表示装置などの表示装置を適用可能なあらゆる電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。 The electro-optical device according to the invention is not limited to the above-described example, and can be applied to any electronic apparatus to which a display device such as an organic EL display device or a liquid crystal display device can be applied. For example, in addition to these, it can also be used for a fax machine with a display function, a finder for a digital camera, a portable TV, an electronic notebook, an electric bulletin board, a display for advertisements, and the like.
なお、本発明は上述した実施形態の内容に限定されることなく、本発明の要旨の範囲内で種々に変形実施が可能である。例えば、上述した実施形態では、本発明にかかる積層体として主に半導体薄膜回路を説明していたが、微細構造体や機能性薄膜など各種のデバイスを積層体として採用することが可能である。 The present invention is not limited to the contents of the above-described embodiments, and various modifications can be made within the scope of the gist of the present invention. For example, in the above-described embodiment, the semiconductor thin film circuit has been mainly described as the laminated body according to the present invention. However, various devices such as a fine structure and a functional thin film can be adopted as the laminated body.
また、上述した各実施形態では、第1基板上に形成した積層体を第2基板上に転写してデバイス形成を完了する、いわゆる1回転写プロセスに本発明を適用した場合について説明していたが、第1基板上に形成した積層体を仮基板上に転写し、その後更に仮基板上に積層体を第2基板上に転写する、いわゆる2回転写プロセスに対しても同様に適用することが可能である。 Further, in each of the above-described embodiments, the case where the present invention is applied to a so-called one-time transfer process in which the stacked body formed on the first substrate is transferred onto the second substrate to complete device formation has been described. However, the same applies to the so-called two-time transfer process in which the laminate formed on the first substrate is transferred onto the temporary substrate, and then the laminate is further transferred onto the second substrate onto the temporary substrate. Is possible.
10…第1基板、 12、12a…剥離層、 14…積層体、 16…接着層、 18…第2基板、 20…下地絶縁膜、 22…導電層、 30…電荷
DESCRIPTION OF SYMBOLS 10 ... 1st board | substrate, 12 and 12a ... Release layer, 14 ... Laminated body, 16 ... Adhesive layer, 18 ... 2nd board | substrate, 20 ... Base insulating film, 22 ... Conductive layer, 30 ... Electric charge
Claims (19)
前記剥離層上に複数の膜を積層して積層体を形成する第2工程と、
前記第1基板の前記積層体の形成面側に第2基板を接合する第3工程と、
前記第1基板を介して前記剥離層にエネルギーを付与し、当該剥離層と前記第1基板との界面に剥離を生じさせる第4工程と、
前記第1基板を前記第2基板から分離する第5工程と、を含み、
前記第1工程における前記剥離層を導電性を有するように形成し、前記第5工程において前記第1基板を分離する際に発生する電荷を前記剥離層に拡散させることを特徴とする、積層体の製造方法。 A first step of forming a release layer on the first substrate;
A second step of laminating a plurality of films on the release layer to form a laminate;
A third step of bonding a second substrate to the formation surface side of the laminate of the first substrate;
A fourth step of applying energy to the release layer through the first substrate to cause peeling at an interface between the release layer and the first substrate;
Separating the first substrate from the second substrate, and
The release layer in the first step is formed so as to have conductivity, and a charge generated when the first substrate is separated in the fifth step is diffused in the release layer. Manufacturing method.
前記剥離層上に複数の膜を積層して積層体を形成する第2工程と、
前記第1基板の前記積層体の形成面側に第2基板を接合する第3工程と、
前記第1基板を介して前記剥離層にエネルギーを付与し、当該剥離層と前記第1基板との界面に剥離を生じさせる第4工程と、
前記第1基板を前記第2基板から分離する第5工程と、を含み、
前記第1工程における前記剥離層を半導体により形成し、前記第5工程において、加熱により前記半導体のキャリア密度を増加させることによって前記剥離層の導電性を高め、前記第1基板を分離する際に発生する電荷を前記剥離層に拡散させることを特徴とする、積層体の製造方法。 A first step of forming a release layer on the first substrate;
A second step of laminating a plurality of films on the release layer to form a laminate;
A third step of bonding a second substrate to the formation surface side of the laminate of the first substrate;
A fourth step of applying energy to the release layer through the first substrate to cause peeling at an interface between the release layer and the first substrate;
Separating the first substrate from the second substrate, and
When separating the first substrate by forming the release layer in the first step with a semiconductor and increasing the conductivity of the release layer by increasing the carrier density of the semiconductor by heating in the fifth step. A method for producing a laminate, wherein the generated charge is diffused into the release layer.
前記剥離層上に導電層を形成する第2工程と、
前記導電層上に複数の膜を積層して積層体を形成する第3工程と、
前記第1基板の前記積層体の形成面側に第2基板を接合する第4工程と、
前記第1基板を介して前記剥離層にエネルギーを付与し、当該剥離層と前記第1基板との界面に剥離を生じさせる第5工程と、
前記第1基板を前記第2基板から分離する第6工程と、を含み、
前記第6工程において前記第1基板を分離する際に発生する電荷を前記導電層に拡散させることを特徴とする、積層体の製造方法。 A first step of forming a release layer on the first substrate;
A second step of forming a conductive layer on the release layer;
A third step of laminating a plurality of films on the conductive layer to form a laminate;
A fourth step of bonding a second substrate to the formation surface side of the laminate of the first substrate;
A fifth step of applying energy to the release layer through the first substrate to cause peeling at an interface between the release layer and the first substrate;
A sixth step of separating the first substrate from the second substrate,
A method of manufacturing a laminate, wherein charges generated when the first substrate is separated in the sixth step are diffused into the conductive layer.
前記剥離層上に導電層を形成する第2工程と、
前記導電層上に複数の膜を積層して積層体を形成する第3工程と、
前記第1基板の前記積層体の形成面側に第2基板を接合する第4工程と、
前記第1基板を介して前記剥離層にエネルギーを付与し、当該剥離層と前記導電層との界面に剥離を生じさせる第5工程と、
前記剥離層と前記第1基板の接合体を前記第2基板から分離する第6工程と、を含み、
前記第6工程において前記剥離層と前記第1基板の接合体を分離する際に発生する電荷を前記導電層に拡散させることを特徴とする、積層体の製造方法。 A first step of forming a release layer on the first substrate;
A second step of forming a conductive layer on the release layer;
A third step of laminating a plurality of films on the conductive layer to form a laminate;
A fourth step of bonding a second substrate to the formation surface side of the laminate of the first substrate;
A fifth step of applying energy to the release layer through the first substrate to cause peeling at an interface between the release layer and the conductive layer;
A sixth step of separating the joined body of the release layer and the first substrate from the second substrate,
A method for manufacturing a laminate, comprising: diffusing charges generated when separating a bonded body of the release layer and the first substrate in the sixth step into the conductive layer.
前記積層体に残留する前記剥離層が前記積層体の帯電を抑制する機能を担うことを特徴とする、積層体。 A laminate manufactured by the manufacturing method according to claim 1,
The laminate, wherein the release layer remaining in the laminate has a function of suppressing charging of the laminate.
前記積層体に残留する前記導電層が前記積層体の帯電を抑制する機能を担うことを特徴とする、積層体。 A laminate produced by the production method according to any one of claims 8 to 14,
The laminate, wherein the conductive layer remaining in the laminate has a function of suppressing charging of the laminate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003309184A JP2005079395A (en) | 2003-09-01 | 2003-09-01 | LAMINATE, MANUFACTURING METHOD THEREOF, ELECTRO-OPTICAL DEVICE, ELECTRONIC DEVICE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003309184A JP2005079395A (en) | 2003-09-01 | 2003-09-01 | LAMINATE, MANUFACTURING METHOD THEREOF, ELECTRO-OPTICAL DEVICE, ELECTRONIC DEVICE |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005079395A true JP2005079395A (en) | 2005-03-24 |
Family
ID=34411428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003309184A Pending JP2005079395A (en) | 2003-09-01 | 2003-09-01 | LAMINATE, MANUFACTURING METHOD THEREOF, ELECTRO-OPTICAL DEVICE, ELECTRONIC DEVICE |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005079395A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066371A (en) * | 2004-08-30 | 2006-03-09 | Samsung Sdi Co Ltd | Laser transfer donor substrate and organic electroluminescence device manufacturing method using the same |
| JP2007305678A (en) * | 2006-05-09 | 2007-11-22 | Seiko Epson Corp | LAMINATE MANUFACTURING METHOD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE |
| JP2009004810A (en) * | 2006-09-29 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
| JP2010010185A (en) * | 2008-06-24 | 2010-01-14 | Kyodo Printing Co Ltd | Flexible organic el display and method of manufacturing the same |
| JP2010010186A (en) * | 2008-06-24 | 2010-01-14 | Kyodo Printing Co Ltd | Flexible organic el display and method of manufacturing the same |
| JP2010516021A (en) * | 2007-01-08 | 2010-05-13 | ポステック アカデミー‐インダストリー ファウンデーション | Method for manufacturing flexible element and method for manufacturing flexible display device |
| JP2011171287A (en) * | 2010-01-20 | 2011-09-01 | Semiconductor Energy Lab Co Ltd | Flexible light-emitting device, electronic equipment, and manufacturing method for flexible light-emitting device |
| US8058083B2 (en) | 2008-11-20 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing flexible semiconductor device |
| US8137417B2 (en) | 2006-09-29 | 2012-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Peeling apparatus and manufacturing apparatus of semiconductor device |
| KR20150060015A (en) * | 2013-11-25 | 2015-06-03 | 엘지디스플레이 주식회사 | Flexible organic electroluminescent device and method for fabricating the same |
| JP2017010053A (en) * | 2007-02-02 | 2017-01-12 | 株式会社半導体エネルギー研究所 | Method for manufacturing display device |
| JP2017058509A (en) * | 2015-09-16 | 2017-03-23 | 株式会社ジャパンディスプレイ | Manufacturing method of display device, and display device |
-
2003
- 2003-09-01 JP JP2003309184A patent/JP2005079395A/en active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066371A (en) * | 2004-08-30 | 2006-03-09 | Samsung Sdi Co Ltd | Laser transfer donor substrate and organic electroluminescence device manufacturing method using the same |
| JP2007305678A (en) * | 2006-05-09 | 2007-11-22 | Seiko Epson Corp | LAMINATE MANUFACTURING METHOD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE |
| US9397126B2 (en) | 2006-09-29 | 2016-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Peeling apparatus and manufacturing apparatus of semiconductor device |
| JP2009004810A (en) * | 2006-09-29 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
| US10134784B2 (en) | 2006-09-29 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Peeling apparatus and manufacturing apparatus of semiconductor device |
| US9570329B2 (en) | 2006-09-29 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Peeling apparatus and manufacturing apparatus of semiconductor device |
| US9472429B2 (en) | 2006-09-29 | 2016-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8043936B2 (en) | 2006-09-29 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8048770B2 (en) | 2006-09-29 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8889438B2 (en) | 2006-09-29 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Peeling apparatus and manufacturing apparatus of semiconductor device |
| US9087931B2 (en) | 2006-09-29 | 2015-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Peeling apparatus and manufacturing apparatus of semiconductor device |
| US8137417B2 (en) | 2006-09-29 | 2012-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Peeling apparatus and manufacturing apparatus of semiconductor device |
| US9054141B2 (en) | 2006-09-29 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8048777B2 (en) | 2006-09-29 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2010516021A (en) * | 2007-01-08 | 2010-05-13 | ポステック アカデミー‐インダストリー ファウンデーション | Method for manufacturing flexible element and method for manufacturing flexible display device |
| JP2017010053A (en) * | 2007-02-02 | 2017-01-12 | 株式会社半導体エネルギー研究所 | Method for manufacturing display device |
| JP2010010185A (en) * | 2008-06-24 | 2010-01-14 | Kyodo Printing Co Ltd | Flexible organic el display and method of manufacturing the same |
| JP2010010186A (en) * | 2008-06-24 | 2010-01-14 | Kyodo Printing Co Ltd | Flexible organic el display and method of manufacturing the same |
| US8058083B2 (en) | 2008-11-20 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing flexible semiconductor device |
| US9000442B2 (en) | 2010-01-20 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, flexible light-emitting device, electronic device, and method for manufacturing light-emitting device and flexible-light emitting device |
| JP2015213078A (en) * | 2010-01-20 | 2015-11-26 | 株式会社半導体エネルギー研究所 | Light-emitting device and electronic apparatus |
| JP2011171287A (en) * | 2010-01-20 | 2011-09-01 | Semiconductor Energy Lab Co Ltd | Flexible light-emitting device, electronic equipment, and manufacturing method for flexible light-emitting device |
| KR20150060015A (en) * | 2013-11-25 | 2015-06-03 | 엘지디스플레이 주식회사 | Flexible organic electroluminescent device and method for fabricating the same |
| KR102139677B1 (en) | 2013-11-25 | 2020-07-30 | 엘지디스플레이 주식회사 | Flexible organic electroluminescent device and method for fabricating the same |
| JP2017058509A (en) * | 2015-09-16 | 2017-03-23 | 株式会社ジャパンディスプレイ | Manufacturing method of display device, and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102370020B1 (en) | Display device and method for manufacturing display device | |
| JP7024005B2 (en) | Display device | |
| JP6827632B2 (en) | How to make a light emission display device | |
| KR101028393B1 (en) | Semiconductor devices | |
| TW594947B (en) | Semiconductor device and method of manufacturing the same | |
| JP4574158B2 (en) | Semiconductor display device and manufacturing method thereof | |
| JP4472238B2 (en) | Stripping method and semiconductor device manufacturing method | |
| JP2021119599A (en) | Liquid crystal display device | |
| TW494447B (en) | Semiconductor device and manufacturing method thereof | |
| US7105422B2 (en) | Thin film circuit device, manufacturing method thereof, electro-optical apparatus, and electronic system | |
| US7242441B2 (en) | Method for manufacturing electro-optical device, and electro-optical device and electronic device manufactured with this manufacturing method | |
| JP2005085705A (en) | ELECTRIC DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
| JP2005079395A (en) | LAMINATE, MANUFACTURING METHOD THEREOF, ELECTRO-OPTICAL DEVICE, ELECTRONIC DEVICE | |
| TW201421766A (en) | Display unit, method of manufacturing display unit, and electronic apparatus | |
| CN101399274A (en) | Electronic device, manufacturing method of the same and electronic apparatus | |
| JP4781082B2 (en) | Method for manufacturing semiconductor device | |
| JP5127853B2 (en) | Display device | |
| JP4602261B2 (en) | Stripping method and semiconductor device manufacturing method | |
| JP2006120720A (en) | Thin film device manufacturing method, active matrix substrate, electro-optical device, electronic apparatus | |
| TW201037819A (en) | Method for using thin film transistor (TFT) as nonvolatile memory and device thereof | |
| JP5196212B2 (en) | Thin film device manufacturing method | |
| JP2010206049A (en) | Thin-film device, method of manufacturing the same, and electrooptical device | |
| JP2004349541A (en) | Stripping method, thin-film device manufacturing method, electro-optical device, electronic equipment |