JP2005019813A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2005019813A JP2005019813A JP2003184571A JP2003184571A JP2005019813A JP 2005019813 A JP2005019813 A JP 2005019813A JP 2003184571 A JP2003184571 A JP 2003184571A JP 2003184571 A JP2003184571 A JP 2003184571A JP 2005019813 A JP2005019813 A JP 2005019813A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- manufacturing
- semiconductor wafer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 152
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 229910000679 solder Inorganic materials 0.000 claims abstract description 76
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 29
- 239000000853 adhesive Substances 0.000 claims description 13
- 230000001070 adhesive effect Effects 0.000 claims description 13
- 238000005520 cutting process Methods 0.000 claims description 12
- 238000003466 welding Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 105
- 239000012790 adhesive layer Substances 0.000 description 9
- 230000004907 flux Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000007613 environmental effect Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】簡単な製造工程で作製することができる、半導体装置及びその製造方法、回路基板並びに電子機器を提供する。
【解決手段】第１の層２２及び第２の層２４を貫通する複数の貫通孔２６が形成されたシート２０の第１の層２２側を、半導体ウエハ１０の複数の電極１２が形成された第１の面１４に、貫通孔２６が電極１２上に配置されるように貼り付ける。複数の貫通孔２６にはんだボール３４を挿入する。第１の面１４の反対側の第２の面１６から、シート２０の第１の層２２を半導体ウエハ１０とともに切断する。
【選択図】 図１
【解決手段】第１の層２２及び第２の層２４を貫通する複数の貫通孔２６が形成されたシート２０の第１の層２２側を、半導体ウエハ１０の複数の電極１２が形成された第１の面１４に、貫通孔２６が電極１２上に配置されるように貼り付ける。複数の貫通孔２６にはんだボール３４を挿入する。第１の面１４の反対側の第２の面１６から、シート２０の第１の層２２を半導体ウエハ１０とともに切断する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開２００１−１３５５９８号公報（図２）
【０００４】
【発明の背景】
従来、半導体装置の製造方法において、半導体ウエハにバンプを形成してからダイシングするか、半導体ウエハをダイシングして得られた半導体チップにバンプが形成されたものが知られている。また、バンプが形成された半導体チップを、異方性導電膜（ＡＣＦ）等の接合部材で回路基板にフェースダウンボンディングする、いわゆるフリップチップ（ＦＣ）実装することが知られている（特許文献１参照）。
【０００５】
しかしながら、この方法によれば、構造が複雑で加工時間、加工コストが多くかかっていた。
【０００６】
本発明の目的は、簡単な製造工程で作製することができる、半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
（１）本発明に係わる半導体装置の製造方法は、
第１の層及び第２の層を有し、前記第１の層及び前記第２の層を貫通する複数の貫通孔が形成されたシートの第１の層を、半導体ウエハにおける複数の電極が形成された第１の面に、前記貫通孔が前記電極上に配置されるように貼り付けること、
前記複数の貫通孔にはんだボールを挿入すること、及び、
前記半導体ウエハにおける前記第１の面の反対側の第２の面から、前記シートの前記第１の層を前記半導体ウエハとともに切断すること、
を含む。本発明によれば、半導体ウエハに貫通孔が形成されたシートを貼り付け、貫通孔にはんだボールを挿入することで、はんだボールの搭載ができる。したがって、ベアチップにはんだボールを搭載する時の、フラックスの塗布や、はんだリフロー後のフラックスの洗浄工程を実施しなくて良いため、製造工程が簡略化できる。
（２）この半導体装置の製造方法は、
前記第１の層の切断後に、切断して得られた個々の半導体チップをピックアップして、前記第１の層を前記第２の層から剥離することをさらに含んでも良い。
（３）この半導体装置の製造方法は、
前記複数の貫通孔への前記はんだボールの挿入後に、前記はんだボールを前記半導体ウエハに溶着させることをさらに含んでも良い。これによれば、貫通孔に挿入されたはんだボールを、溶着により半導体ウエハに固着できる。したがって、はんだボールが衝撃等で貫通孔から脱落することを防止できるため、半導体ウエハの取り扱いが容易となる。
（４）本発明に係わる半導体装置の製造方法は、
第１の層及び第２の層を有し、少なくとも前記第１の層に複数の貫通孔が形成されたシートの前記第１の層側を、半導体ウエハにおける複数の電極が形成された第１の面に、前記複数の貫通孔が前記複数の電極上に配置されるように貼り付けること、
前記半導体ウエハにおける第１の面の反対側の第２の面から、前記シートの前記第１の層を前記半導体ウエハとともに切断すること、及び、
前記半導体ウエハを切断して得られた半導体チップ上の、前記第１の層の複数の貫通孔に、はんだボールを挿入すること、を含む。本発明によれば、半導体ウエハに貫通孔が形成されたシートを貼り付け、貫通孔にはんだボールを挿入することで、はんだボールの搭載ができる。したがって、ベアチップにはんだボールを搭載する時の、フラックスの塗布やはんだリフロー後のフラックスの洗浄工程を実施しなくて良いため、製造工程が簡略化できる。
（５）この半導体装置の製造方法は、
前記第１の層の切断後に、個々の半導体チップをピックアップして、前記第１の層を前記第２の層から剥離することをさらに含んでも良い。
（６）この半導体装置の製造方法において、
前記半導体チップのピックアップは、前記半導体ウエハの前記第２の面を吸着して行っても良い。
（７）この半導体装置の製造方法において、
前記シートにおける前記第１の層の前記複数の貫通孔の外形が、前記はんだボールの外形よりも小さく、前記第１の層の厚みが、前記はんだボールの半径よりも厚く形成されていても良い。これによれば、第１の層がはんだボールを保持することができ、はんだボールを搭載するためにフラックスの塗布が必要なく、工程が簡略化できる。
（８）この半導体装置の製造方法において、
前記シートを、接着剤を介して前記半導体ウエハの前記第１の面に貼り付け、
前記シートの前記第１の層と前記半導体ウエハとの粘着力が、前記第１の層と前記第２の層との粘着力より大きくても良い。これによれば、半導体チップをシートからピックアップするときに、第１の層を第２の層から容易に剥離することができる。また、第１の層が半導体チップ上に残り、半導体チップの集積回路面を外力や湿度等の環境変化から保護することができる。
（９）本発明に係わる半導体装置は、上記方法で製造されてなる。
（１０）本発明に係わる回路基板は、上記半導体装置が実装されてなる。
（１１）本発明に係わる電子機器は、上記半導体装置を備える。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【０００９】
（半導体装置及びその製造方法）
（第１の実施の形態）
図１（Ａ）〜図１（Ｅ）は、本発明を適用した第１の実施の形態に係わる半導体装置の製造方法を説明する図である。
【００１０】
図１（Ａ）には、半導体ウエハ１０にシート２０を貼り付ける工程を示す。半導体ウエハ１０は、複数の集積回路（ＬＳＩ回路パターン等）や電極（バッド）１２が形成された第１の面１４と、第１の面１４の反対側の第２の面１６を有する。電極１２は、アルミニウムなどで薄く平らに形成されている。半導体ウエハ１０は、各集積回路ごとに切断されて半導体チップ（ベアチップ）が得られる。
【００１１】
シート２０は、第１の層２２と第２の層２４を有する。シート２０には、第１の層２２と第２の層２４を貫通する複数の貫通孔２６が形成されている。シート２０は、貫通孔２６が半導体ウエハ１０の電極１２上に配置されるように貼り付けられる。すなわち、シート２０には、半導体チップ１０の電極１２のピッチに合わせて、少なくとも電極１２の数の貫通孔２６が形成されている。シート２０の材質は、第１の層２２、第２の層２４共に、耐熱性に優れていれば、例えばポリイミド等の樹脂やゴム等であっても良い。また、第１の層２２と第２の層２４の材質が同じであっても、違っていても良い。さらに、第１の層２２は、はんだボール３４を溶着する時の熱により、硬化する材料を用いても良い。硬化することにより、半導体チップの集積回路が形成された第１の面１４を、外力等から保護することができる。
【００１２】
第１の層２２の厚みは、はんだボール３４の半径よりも厚く形成されている。第１の層２２は、半導体装置と、半導体装置が実装される回路基板間のギャップを一定以上に保つ機能を有していても良い。第１の層２２は、図示しない粘着層を有していても良く、半導体ウエハ１０の第１の面１４に、粘着層を介して貼り付けられていても良い。粘着層を有する場合は、粘着層にも貫通孔２６が第１の層２２と同じピッチで形成される。第１の層２２と第１の面１４との粘着力は、第１の層２２と第２の層２４との粘着力よりも大きいことが好ましい。すなわち、後の工程で、第１の層２２が半導体ウエハ１０に貼り付けられて残るように、第２の層２４から剥離される粘着力が設定されていることが好ましい。粘着層として、シート状のものを用いても良いし、ペースト状のものを用いても良い。
【００１３】
貫通孔２６は、例えばレーザー等で形成されても良い。貫通孔２６の外形は、はんだボール４０の外形よりも小さく、嵌合するような形状であれば、例えば、円形状、四角形状、三角形状等であっても良い。
【００１４】
図１（Ｂ）には、半導体ウエハ１０に貼り付けられたシート２０の貫通孔２６に、はんだボール３４を挿入する工程を示す。はんだボール３４の材料として、共晶はんだ、高温はんだを用いても良い。はんだボール３４を貫通孔２６へ挿入する方法は、半導体ウエハ１０の上方からはんだボール３４をシャワー状に投下させる方法、はんだボール搭載装置を使用して、電極１２の型（ピッチ）に配列されたはんだボール３４を転写する方法、吸着して搭載する方法等を用いても良い。第１の層２２の貫通孔２６の外形が、はんだボール３４の外形よりも小さく形成されているため、はんだボール３４は貫通孔２６に嵌合される。また、第１の層２２の厚みが、はんだボール３４の半径よりも厚く形成されているため、はんだボール３４が脱落しない。はんだボール３４の外形の一部が、シート２０の第２の層２４から露出していても良い。第１の層２２の厚みが、はんだボール３４の半径よりも厚く形成されていれば、シート２０の厚みは、はんだボール３４の外形より厚くても良い。
【００１５】
本実施の形態では、貫通孔２６が、第１の層２２と第２の層２４とを同じ大きさで同軸で貫通しているが、第１の層２２がはんだボール３４を保持できる機能を有していれば、第２の層２４の貫通孔の大きさは、第１の層２２の貫通孔よりも大きくても良い。
【００１６】
次に、図１（Ｃ）に示すように、半導体ウエハ１０を切断する（ダイシング工程）。すなわち、シート２０が貼り付けられ、シート２０にはんだボール３４が挿入された半導体ウエハ１０を、ダイシングソー３６などにより切断する。詳しくは、半導体ウエハ１０の第２の面１６から、半導体ウエハ１０とシート２０の第１の層２２を切断する。はんだボール３４を挿入後、半導体ウエハ１０を反転させて切断する。なお、シート２０は、ダイシング時の半導体ウエハ１０を固定するためのウエハテープの機能を有していることなる。
【００１７】
シート２０の厚みが、はんだボール３４の直径より薄い場合は、はんだボール３４がシート２０から突出するため、ダイシング時に、はんだボール３４を避けるようにシート２０を受ける治具を用いても良い。シート２０の第１の層２２は、はんだボール３４を保持する機能を持ち、第２の層２４は、ダイシング時に、半導体チップ４０がばらばらにならないように固定する機能を持つ。
【００１８】
次に、図１（Ｄ）に示すように、切断された半導体ウエハ１０から、個々の半導体装置１００をピックアップして、シート２０の第１の層２２を第２の層２４から剥離する。半導体ウエハ１０の第２の面１６を吸着して、剥離しても良い。第１の層２２と半導体ウエハ１０の第１の面１４との粘着力が、第１の層２２と第２の層２４との粘着力よりも大きく形成されているため、容易に第１の層２２が第２の層２４から剥離できる。
【００１９】
また、シート２０の第１の層２２の貫通孔２６の外形が、はんだボール３４の外形よりも小さく、第１の層２２の厚みが、半田ボール３４の半径よりも厚く形成されているため、はんだボール３４は、貫通孔２６に嵌合し保持されて脱落しない。第２の層２４が弾性力を有する材質であれば、第２の層２４の外周を引っ張って延ばすこと、高温にして膨張させること等により、第２の層２４の貫通孔２６の外形を、はんだボール３４の外形より大きくして、半導体装置１００をピックアップしても良い。
【００２０】
また、本実施の形態では、半導体装置１００を半導体ウエハ１０の第２の面１６を吸着してピックアップしたが、吸着のみならず、半導体チップ４０の切断面とその反対側の面を、挟み込んでピックアップする等の方法を用いても良い。
【００２１】
図１（Ｅ）は本実施の形態に係わる半導体装置の断面図である。半導体装置１００は、半導体チップ４０、シート２０の第１の層２２及び複数のはんだボール３４を有している。はんだボール３４は、第１の層２２から突出している。
【００２２】
以上の工程により得られる半導体装置１００を、ベアチップに形成するバンプの代わりに、はんだボールを使用したフリップチップとして使用することができる。
【００２３】
本実施の形態によれば、はんだボール３４を半導体ウエハ１０に配置するとき、電極１２に予めフラックスを塗布する必要がなく、はんだリフロー後のフラックスの洗浄も必要ないため、製造工程が簡略化できる。また、テープ２０の第１の層２２により、半導体装置１００の複数の集積回路が形成された第１の面１４を、外力や湿度等の環境変化から保護することができる。
【００２４】
また、本実施の形態に係わる半導体装置１００は、はんだボール３４を、シート２０に挿入した後に、半導体ウエハ１０の電極１２に溶着して固定しても良い。溶着する方法としては、リフロー装置を用いても良い。
【００２５】
本実施の形態によれば、貫通孔２６に挿入されたはんだボール３４が、溶着により半導体ウエハ１０に固着できる。したがって、はんだボール３４が衝撃等で貫通孔２６から脱落することを防止できるため、半導体ウエハ１０の取り扱いが容易となる。
【００２６】
（第２の実施の形態）
図２（Ａ）〜図２（Ｄ）は、本発明を適用した第２の実施の形態に係わる半導体装置の製造方法を説明する図である。
【００２７】
図２（Ａ）に、半導体ウエハ１０にシート２０を貼り付ける工程を示す。シート２０の第１の層２２には、半導体チップ１０の電極１２のピッチに合わせて、少なくとも電極１２の数の貫通孔３２が形成されている。第２の層２４には、貫通孔が形成されていない。シート２０は、第１の層２２にレーザーや化学的な処理等で貫通孔３２をあけたものを、第２の層２４に貼り付けて作製しても良い。また、第１の層２２と第２の層２４が予め貼り付けられたシート２０に、レーザーや化学的な処理等で第１の層２２のみに貫通孔３２をあけても良い。
【００２８】
シート２０は、貫通孔３２が半導体ウエハ１０の電極１２上に配置されるように、第１の面１４に貼り付けられる。第２の層２４に貫通孔が形成されていないため、電極１２を観察しながら貼り付けられないときは、治具等を用いて貼り付けを行っても良い。また、第２の層２４が透明でも良く、電極１２を観察しながら位置決めをして貼り付けても良い。本実施の形態では、第１の層２２のみに貫通孔３２が形成されているが、第２の層２４にも貫通孔が形成されていても良い。第１の層２２は、半導体装置と、半導体装置が実装される回路基板間のギャップを一定以上に保つ機能を有していても良い。第１の層２２は、図示しない粘着層を有していても良く、半導体ウエハ１０の第１の面１４に、粘着層を介して貼り付けられていても良い。粘着層を有する場合は、粘着層にも貫通孔２６が第１の層２２と同じピッッチで形成される。
【００２９】
次に、図２（Ｂ）に示すように、半導体ウエハ１０を切断する（ダイシング工程）。すなわち、シート２０が貼り付けられた半導体ウエハ１０を、ダイシングソー３６などにより切断する。詳しくは、半導体ウエハ１０の第２の面１６側から、半導体ウエハ１０とシート２０の第１の層２２を切断する。なお、シート２０はダイシング時のウエハテープの機能を有していることなる。第２の層２４は、ダイシング時に、半導体チップ４０がばらばらにならないように固定する機能を持つ。
【００３０】
次いで、図２（Ｃ）に示すように、切断された半導体ウエハ１０から、個々の半導体チップ４０をピックアップする。半導体ウエハ１０の第２の面１６を吸着して、シート２０の第１の層２２を第２の層２４から剥離しても良い。第１の層２２と半導体ウエハ１０の第１の面１４との粘着力が、第１の層２２と第２の層２４との粘着力よりも大きく形成されているため、容易に第１の層２２が第２の層２４から剥離できる。本実施の形態では、半導体チップ４０を、半導体ウエハ１０の第２の面１６を吸着してピックアップしたが、吸着のみならず、半導体チップ４０の切断面とその反対側の面を、挟み込んでピックアップする等の方法を用いても良い。
【００３１】
次に、図２（Ｄ）に示すように、半導体チップ４０に貼り付けられた第１の層２２の貫通孔３２に、はんだボール３４を挿入する。複数の半導体チップ４０をマトリックス状に整列させて、はんだボール３４を挿入しても良いし、個別に挿入しても良い。はんだボール３４を挿入する方法は、第１の実施の形態で説明した内容と同様である。第１の層２２の貫通孔３２の外形が、はんだボール３４の外形よりも小さいため、はんだボール３４は貫通孔２６に嵌合される。また、第１の層２２の厚みが、はんだボール３４の半径よりも大きく形成されているため、はんだボール３４が脱落しない。はんだボール３４の外形の一部が、第１の層２２から突出することになる。
【００３２】
本実施の形態による半導体装置１００は、第１の実施の形態と同様となり、図１（Ｅ）に示すようなる。半導体チップ４０の電極１２上に形成するバンプの代わりに、はんだボール３４が配置されたフリップチップとして使用することができる。
【００３３】
本実施の形態によれば、はんだボール３４を半導体ウエハ１０に配置するとき、電極１２に予めフラックスを塗布する必要がなく、はんだリフロー後のフラックスの洗浄も必要ないため、製造工程が簡略化できる。また、テープ２０の第１の層２２により、半導体装置１００の複数の集積回路が形成された第１の面１４を、外力や湿度等の環境変化から保護することができる。
【００３４】
（回路基板）
図３には、本発明の実施の形態に係る半導体装置１００を実装した回路基板２００の断面図が示されている。回路基板２００には、例えば銅からなる配線パターン（図示しない）が形成されている。配線パターンのボンディング部（例えばランド）２０２と半導体装置１００のはんだボール３４を当接させ、リフローさせる（フェースダウンボンディング）ことで電気的な接続が図られる。
【００３５】
本実施の形態に係わる回路基板２００は、上述のように半導体装置１００が簡単な工程で作製できるため、コストダウンや製造のリードタイムの短縮が可能となり、それを実装した回路基板も、コストダウンや製造のリードタイムの短縮が可能となる。
【００３６】
（電子機器）
図４および図５は、本発明の実施の形態に係る半導体装置１００を備えた電子機器を示す図である。図４にノート型パーソナルコンピュータ３００、図５に携帯電話４００が示されている。本実施の形態に係わる半導体装置１００は、本実施の形態のみならず多岐にわたる電子機器に応用できることは言うまでもない。
【００３７】
本実施の形態に係わる電子機器は、上述のように半導体装置１００がコストダウンや製造のリードタイムの短縮が可能であり、この半導体装置１００を備える電子機器もコストダウンや製造のリードタイムの短縮が可能である。
【００３８】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｅ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】図２（Ａ）〜図２（Ｄ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】図３は、本発明の実施の形態に係る回路基板を示す断面図である。
【図４】図４は、本発明の実施の形態に係る電子機器を示す図である。
【図５】図５は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０…半導体ウエハ １２…電極 １４…第１の面 １６…第２の面 ２０…シート ２２…第１の層 ２４…第２の層 ２６…貫通孔 ３２…貫通孔 ３４…はんだボール ３６…ダイシングソー ４０…半導体チップ １００…半導体装置 ２００…回路基板 ３００…電子機器 ４００…電子機器
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開２００１−１３５５９８号公報（図２）
【０００４】
【発明の背景】
従来、半導体装置の製造方法において、半導体ウエハにバンプを形成してからダイシングするか、半導体ウエハをダイシングして得られた半導体チップにバンプが形成されたものが知られている。また、バンプが形成された半導体チップを、異方性導電膜（ＡＣＦ）等の接合部材で回路基板にフェースダウンボンディングする、いわゆるフリップチップ（ＦＣ）実装することが知られている（特許文献１参照）。
【０００５】
しかしながら、この方法によれば、構造が複雑で加工時間、加工コストが多くかかっていた。
【０００６】
本発明の目的は、簡単な製造工程で作製することができる、半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
（１）本発明に係わる半導体装置の製造方法は、
第１の層及び第２の層を有し、前記第１の層及び前記第２の層を貫通する複数の貫通孔が形成されたシートの第１の層を、半導体ウエハにおける複数の電極が形成された第１の面に、前記貫通孔が前記電極上に配置されるように貼り付けること、
前記複数の貫通孔にはんだボールを挿入すること、及び、
前記半導体ウエハにおける前記第１の面の反対側の第２の面から、前記シートの前記第１の層を前記半導体ウエハとともに切断すること、
を含む。本発明によれば、半導体ウエハに貫通孔が形成されたシートを貼り付け、貫通孔にはんだボールを挿入することで、はんだボールの搭載ができる。したがって、ベアチップにはんだボールを搭載する時の、フラックスの塗布や、はんだリフロー後のフラックスの洗浄工程を実施しなくて良いため、製造工程が簡略化できる。
（２）この半導体装置の製造方法は、
前記第１の層の切断後に、切断して得られた個々の半導体チップをピックアップして、前記第１の層を前記第２の層から剥離することをさらに含んでも良い。
（３）この半導体装置の製造方法は、
前記複数の貫通孔への前記はんだボールの挿入後に、前記はんだボールを前記半導体ウエハに溶着させることをさらに含んでも良い。これによれば、貫通孔に挿入されたはんだボールを、溶着により半導体ウエハに固着できる。したがって、はんだボールが衝撃等で貫通孔から脱落することを防止できるため、半導体ウエハの取り扱いが容易となる。
（４）本発明に係わる半導体装置の製造方法は、
第１の層及び第２の層を有し、少なくとも前記第１の層に複数の貫通孔が形成されたシートの前記第１の層側を、半導体ウエハにおける複数の電極が形成された第１の面に、前記複数の貫通孔が前記複数の電極上に配置されるように貼り付けること、
前記半導体ウエハにおける第１の面の反対側の第２の面から、前記シートの前記第１の層を前記半導体ウエハとともに切断すること、及び、
前記半導体ウエハを切断して得られた半導体チップ上の、前記第１の層の複数の貫通孔に、はんだボールを挿入すること、を含む。本発明によれば、半導体ウエハに貫通孔が形成されたシートを貼り付け、貫通孔にはんだボールを挿入することで、はんだボールの搭載ができる。したがって、ベアチップにはんだボールを搭載する時の、フラックスの塗布やはんだリフロー後のフラックスの洗浄工程を実施しなくて良いため、製造工程が簡略化できる。
（５）この半導体装置の製造方法は、
前記第１の層の切断後に、個々の半導体チップをピックアップして、前記第１の層を前記第２の層から剥離することをさらに含んでも良い。
（６）この半導体装置の製造方法において、
前記半導体チップのピックアップは、前記半導体ウエハの前記第２の面を吸着して行っても良い。
（７）この半導体装置の製造方法において、
前記シートにおける前記第１の層の前記複数の貫通孔の外形が、前記はんだボールの外形よりも小さく、前記第１の層の厚みが、前記はんだボールの半径よりも厚く形成されていても良い。これによれば、第１の層がはんだボールを保持することができ、はんだボールを搭載するためにフラックスの塗布が必要なく、工程が簡略化できる。
（８）この半導体装置の製造方法において、
前記シートを、接着剤を介して前記半導体ウエハの前記第１の面に貼り付け、
前記シートの前記第１の層と前記半導体ウエハとの粘着力が、前記第１の層と前記第２の層との粘着力より大きくても良い。これによれば、半導体チップをシートからピックアップするときに、第１の層を第２の層から容易に剥離することができる。また、第１の層が半導体チップ上に残り、半導体チップの集積回路面を外力や湿度等の環境変化から保護することができる。
（９）本発明に係わる半導体装置は、上記方法で製造されてなる。
（１０）本発明に係わる回路基板は、上記半導体装置が実装されてなる。
（１１）本発明に係わる電子機器は、上記半導体装置を備える。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【０００９】
（半導体装置及びその製造方法）
（第１の実施の形態）
図１（Ａ）〜図１（Ｅ）は、本発明を適用した第１の実施の形態に係わる半導体装置の製造方法を説明する図である。
【００１０】
図１（Ａ）には、半導体ウエハ１０にシート２０を貼り付ける工程を示す。半導体ウエハ１０は、複数の集積回路（ＬＳＩ回路パターン等）や電極（バッド）１２が形成された第１の面１４と、第１の面１４の反対側の第２の面１６を有する。電極１２は、アルミニウムなどで薄く平らに形成されている。半導体ウエハ１０は、各集積回路ごとに切断されて半導体チップ（ベアチップ）が得られる。
【００１１】
シート２０は、第１の層２２と第２の層２４を有する。シート２０には、第１の層２２と第２の層２４を貫通する複数の貫通孔２６が形成されている。シート２０は、貫通孔２６が半導体ウエハ１０の電極１２上に配置されるように貼り付けられる。すなわち、シート２０には、半導体チップ１０の電極１２のピッチに合わせて、少なくとも電極１２の数の貫通孔２６が形成されている。シート２０の材質は、第１の層２２、第２の層２４共に、耐熱性に優れていれば、例えばポリイミド等の樹脂やゴム等であっても良い。また、第１の層２２と第２の層２４の材質が同じであっても、違っていても良い。さらに、第１の層２２は、はんだボール３４を溶着する時の熱により、硬化する材料を用いても良い。硬化することにより、半導体チップの集積回路が形成された第１の面１４を、外力等から保護することができる。
【００１２】
第１の層２２の厚みは、はんだボール３４の半径よりも厚く形成されている。第１の層２２は、半導体装置と、半導体装置が実装される回路基板間のギャップを一定以上に保つ機能を有していても良い。第１の層２２は、図示しない粘着層を有していても良く、半導体ウエハ１０の第１の面１４に、粘着層を介して貼り付けられていても良い。粘着層を有する場合は、粘着層にも貫通孔２６が第１の層２２と同じピッチで形成される。第１の層２２と第１の面１４との粘着力は、第１の層２２と第２の層２４との粘着力よりも大きいことが好ましい。すなわち、後の工程で、第１の層２２が半導体ウエハ１０に貼り付けられて残るように、第２の層２４から剥離される粘着力が設定されていることが好ましい。粘着層として、シート状のものを用いても良いし、ペースト状のものを用いても良い。
【００１３】
貫通孔２６は、例えばレーザー等で形成されても良い。貫通孔２６の外形は、はんだボール４０の外形よりも小さく、嵌合するような形状であれば、例えば、円形状、四角形状、三角形状等であっても良い。
【００１４】
図１（Ｂ）には、半導体ウエハ１０に貼り付けられたシート２０の貫通孔２６に、はんだボール３４を挿入する工程を示す。はんだボール３４の材料として、共晶はんだ、高温はんだを用いても良い。はんだボール３４を貫通孔２６へ挿入する方法は、半導体ウエハ１０の上方からはんだボール３４をシャワー状に投下させる方法、はんだボール搭載装置を使用して、電極１２の型（ピッチ）に配列されたはんだボール３４を転写する方法、吸着して搭載する方法等を用いても良い。第１の層２２の貫通孔２６の外形が、はんだボール３４の外形よりも小さく形成されているため、はんだボール３４は貫通孔２６に嵌合される。また、第１の層２２の厚みが、はんだボール３４の半径よりも厚く形成されているため、はんだボール３４が脱落しない。はんだボール３４の外形の一部が、シート２０の第２の層２４から露出していても良い。第１の層２２の厚みが、はんだボール３４の半径よりも厚く形成されていれば、シート２０の厚みは、はんだボール３４の外形より厚くても良い。
【００１５】
本実施の形態では、貫通孔２６が、第１の層２２と第２の層２４とを同じ大きさで同軸で貫通しているが、第１の層２２がはんだボール３４を保持できる機能を有していれば、第２の層２４の貫通孔の大きさは、第１の層２２の貫通孔よりも大きくても良い。
【００１６】
次に、図１（Ｃ）に示すように、半導体ウエハ１０を切断する（ダイシング工程）。すなわち、シート２０が貼り付けられ、シート２０にはんだボール３４が挿入された半導体ウエハ１０を、ダイシングソー３６などにより切断する。詳しくは、半導体ウエハ１０の第２の面１６から、半導体ウエハ１０とシート２０の第１の層２２を切断する。はんだボール３４を挿入後、半導体ウエハ１０を反転させて切断する。なお、シート２０は、ダイシング時の半導体ウエハ１０を固定するためのウエハテープの機能を有していることなる。
【００１７】
シート２０の厚みが、はんだボール３４の直径より薄い場合は、はんだボール３４がシート２０から突出するため、ダイシング時に、はんだボール３４を避けるようにシート２０を受ける治具を用いても良い。シート２０の第１の層２２は、はんだボール３４を保持する機能を持ち、第２の層２４は、ダイシング時に、半導体チップ４０がばらばらにならないように固定する機能を持つ。
【００１８】
次に、図１（Ｄ）に示すように、切断された半導体ウエハ１０から、個々の半導体装置１００をピックアップして、シート２０の第１の層２２を第２の層２４から剥離する。半導体ウエハ１０の第２の面１６を吸着して、剥離しても良い。第１の層２２と半導体ウエハ１０の第１の面１４との粘着力が、第１の層２２と第２の層２４との粘着力よりも大きく形成されているため、容易に第１の層２２が第２の層２４から剥離できる。
【００１９】
また、シート２０の第１の層２２の貫通孔２６の外形が、はんだボール３４の外形よりも小さく、第１の層２２の厚みが、半田ボール３４の半径よりも厚く形成されているため、はんだボール３４は、貫通孔２６に嵌合し保持されて脱落しない。第２の層２４が弾性力を有する材質であれば、第２の層２４の外周を引っ張って延ばすこと、高温にして膨張させること等により、第２の層２４の貫通孔２６の外形を、はんだボール３４の外形より大きくして、半導体装置１００をピックアップしても良い。
【００２０】
また、本実施の形態では、半導体装置１００を半導体ウエハ１０の第２の面１６を吸着してピックアップしたが、吸着のみならず、半導体チップ４０の切断面とその反対側の面を、挟み込んでピックアップする等の方法を用いても良い。
【００２１】
図１（Ｅ）は本実施の形態に係わる半導体装置の断面図である。半導体装置１００は、半導体チップ４０、シート２０の第１の層２２及び複数のはんだボール３４を有している。はんだボール３４は、第１の層２２から突出している。
【００２２】
以上の工程により得られる半導体装置１００を、ベアチップに形成するバンプの代わりに、はんだボールを使用したフリップチップとして使用することができる。
【００２３】
本実施の形態によれば、はんだボール３４を半導体ウエハ１０に配置するとき、電極１２に予めフラックスを塗布する必要がなく、はんだリフロー後のフラックスの洗浄も必要ないため、製造工程が簡略化できる。また、テープ２０の第１の層２２により、半導体装置１００の複数の集積回路が形成された第１の面１４を、外力や湿度等の環境変化から保護することができる。
【００２４】
また、本実施の形態に係わる半導体装置１００は、はんだボール３４を、シート２０に挿入した後に、半導体ウエハ１０の電極１２に溶着して固定しても良い。溶着する方法としては、リフロー装置を用いても良い。
【００２５】
本実施の形態によれば、貫通孔２６に挿入されたはんだボール３４が、溶着により半導体ウエハ１０に固着できる。したがって、はんだボール３４が衝撃等で貫通孔２６から脱落することを防止できるため、半導体ウエハ１０の取り扱いが容易となる。
【００２６】
（第２の実施の形態）
図２（Ａ）〜図２（Ｄ）は、本発明を適用した第２の実施の形態に係わる半導体装置の製造方法を説明する図である。
【００２７】
図２（Ａ）に、半導体ウエハ１０にシート２０を貼り付ける工程を示す。シート２０の第１の層２２には、半導体チップ１０の電極１２のピッチに合わせて、少なくとも電極１２の数の貫通孔３２が形成されている。第２の層２４には、貫通孔が形成されていない。シート２０は、第１の層２２にレーザーや化学的な処理等で貫通孔３２をあけたものを、第２の層２４に貼り付けて作製しても良い。また、第１の層２２と第２の層２４が予め貼り付けられたシート２０に、レーザーや化学的な処理等で第１の層２２のみに貫通孔３２をあけても良い。
【００２８】
シート２０は、貫通孔３２が半導体ウエハ１０の電極１２上に配置されるように、第１の面１４に貼り付けられる。第２の層２４に貫通孔が形成されていないため、電極１２を観察しながら貼り付けられないときは、治具等を用いて貼り付けを行っても良い。また、第２の層２４が透明でも良く、電極１２を観察しながら位置決めをして貼り付けても良い。本実施の形態では、第１の層２２のみに貫通孔３２が形成されているが、第２の層２４にも貫通孔が形成されていても良い。第１の層２２は、半導体装置と、半導体装置が実装される回路基板間のギャップを一定以上に保つ機能を有していても良い。第１の層２２は、図示しない粘着層を有していても良く、半導体ウエハ１０の第１の面１４に、粘着層を介して貼り付けられていても良い。粘着層を有する場合は、粘着層にも貫通孔２６が第１の層２２と同じピッッチで形成される。
【００２９】
次に、図２（Ｂ）に示すように、半導体ウエハ１０を切断する（ダイシング工程）。すなわち、シート２０が貼り付けられた半導体ウエハ１０を、ダイシングソー３６などにより切断する。詳しくは、半導体ウエハ１０の第２の面１６側から、半導体ウエハ１０とシート２０の第１の層２２を切断する。なお、シート２０はダイシング時のウエハテープの機能を有していることなる。第２の層２４は、ダイシング時に、半導体チップ４０がばらばらにならないように固定する機能を持つ。
【００３０】
次いで、図２（Ｃ）に示すように、切断された半導体ウエハ１０から、個々の半導体チップ４０をピックアップする。半導体ウエハ１０の第２の面１６を吸着して、シート２０の第１の層２２を第２の層２４から剥離しても良い。第１の層２２と半導体ウエハ１０の第１の面１４との粘着力が、第１の層２２と第２の層２４との粘着力よりも大きく形成されているため、容易に第１の層２２が第２の層２４から剥離できる。本実施の形態では、半導体チップ４０を、半導体ウエハ１０の第２の面１６を吸着してピックアップしたが、吸着のみならず、半導体チップ４０の切断面とその反対側の面を、挟み込んでピックアップする等の方法を用いても良い。
【００３１】
次に、図２（Ｄ）に示すように、半導体チップ４０に貼り付けられた第１の層２２の貫通孔３２に、はんだボール３４を挿入する。複数の半導体チップ４０をマトリックス状に整列させて、はんだボール３４を挿入しても良いし、個別に挿入しても良い。はんだボール３４を挿入する方法は、第１の実施の形態で説明した内容と同様である。第１の層２２の貫通孔３２の外形が、はんだボール３４の外形よりも小さいため、はんだボール３４は貫通孔２６に嵌合される。また、第１の層２２の厚みが、はんだボール３４の半径よりも大きく形成されているため、はんだボール３４が脱落しない。はんだボール３４の外形の一部が、第１の層２２から突出することになる。
【００３２】
本実施の形態による半導体装置１００は、第１の実施の形態と同様となり、図１（Ｅ）に示すようなる。半導体チップ４０の電極１２上に形成するバンプの代わりに、はんだボール３４が配置されたフリップチップとして使用することができる。
【００３３】
本実施の形態によれば、はんだボール３４を半導体ウエハ１０に配置するとき、電極１２に予めフラックスを塗布する必要がなく、はんだリフロー後のフラックスの洗浄も必要ないため、製造工程が簡略化できる。また、テープ２０の第１の層２２により、半導体装置１００の複数の集積回路が形成された第１の面１４を、外力や湿度等の環境変化から保護することができる。
【００３４】
（回路基板）
図３には、本発明の実施の形態に係る半導体装置１００を実装した回路基板２００の断面図が示されている。回路基板２００には、例えば銅からなる配線パターン（図示しない）が形成されている。配線パターンのボンディング部（例えばランド）２０２と半導体装置１００のはんだボール３４を当接させ、リフローさせる（フェースダウンボンディング）ことで電気的な接続が図られる。
【００３５】
本実施の形態に係わる回路基板２００は、上述のように半導体装置１００が簡単な工程で作製できるため、コストダウンや製造のリードタイムの短縮が可能となり、それを実装した回路基板も、コストダウンや製造のリードタイムの短縮が可能となる。
【００３６】
（電子機器）
図４および図５は、本発明の実施の形態に係る半導体装置１００を備えた電子機器を示す図である。図４にノート型パーソナルコンピュータ３００、図５に携帯電話４００が示されている。本実施の形態に係わる半導体装置１００は、本実施の形態のみならず多岐にわたる電子機器に応用できることは言うまでもない。
【００３７】
本実施の形態に係わる電子機器は、上述のように半導体装置１００がコストダウンや製造のリードタイムの短縮が可能であり、この半導体装置１００を備える電子機器もコストダウンや製造のリードタイムの短縮が可能である。
【００３８】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｅ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】図２（Ａ）〜図２（Ｄ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】図３は、本発明の実施の形態に係る回路基板を示す断面図である。
【図４】図４は、本発明の実施の形態に係る電子機器を示す図である。
【図５】図５は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０…半導体ウエハ １２…電極 １４…第１の面 １６…第２の面 ２０…シート ２２…第１の層 ２４…第２の層 ２６…貫通孔 ３２…貫通孔 ３４…はんだボール ３６…ダイシングソー ４０…半導体チップ １００…半導体装置 ２００…回路基板 ３００…電子機器 ４００…電子機器
Claims (11)
- 第１の層及び第２の層を有し、前記第１の層及び前記第２の層を貫通する複数の貫通孔が形成されたシートの第１の層を、半導体ウエハにおける複数の電極が形成された第１の面に、前記貫通孔が前記電極上に配置されるように貼り付けること、
前記複数の貫通孔にはんだボールを挿入すること、及び、
前記半導体ウエハにおける前記第１の面の反対側の第２の面から、前記シートの前記第１の層を前記半導体ウエハとともに切断すること、を含む半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記第１の層の切断後に、切断して得られた個々の半導体チップをピックアップして、前記第１の層を前記第２の層から剥離することをさらに含む半導体装置の製造方法。 - 請求項１または請求項２に記載の半導体装置の製造方法において、
前記複数の貫通孔への前記はんだボールの挿入後に、前記はんだボールを前記半導体ウエハに溶着させることをさらに含む半導体装置の製造方法。 - 第１の層及び第２の層を有し、少なくとも前記第１の層に複数の貫通孔が形成されたシートの前記第１の層を、半導体ウエハにおける複数の電極が形成された第１の面に、前記複数の貫通孔が前記複数の電極上に配置されるように貼り付けること、
前記半導体ウエハにおける第１の面の反対側の第２の面から、前記シートの前記第１の層を前記半導体ウエハとともに切断すること、及び、
前記半導体ウエハを切断して得られた半導体チップ上の、前記第１の層の複数の貫通孔に、はんだボールを挿入すること、を含む半導体装置の製造方法。 - 請求項４記載の半導体装置の製造方法において、
前記第１の層の切断後に、個々の半導体チップをピックアップして、前記第１の層を前記第２の層から剥離することをさらに含む半導体装置の製造方法。 - 請求項２または請求項５に記載の半導体装置の製造方法において、
前記半導体チップのピックアップは、前記半導体ウエハの前記第２の面を吸着して行う半導体装置の製造方法。 - 請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
前記シートにおける前記第１の層の前記複数の貫通孔の外形が、前記はんだボールの外形よりも小さく、前記第１の層の厚みが、前記はんだボールの半径よりも厚く形成されてなる半導体装置の製造方法。 - 請求項１から請求項７のいずれかに記載の半導体装置の製造方法において、
前記シートを、接着剤を介して前記半導体ウエハの前記第１の面に貼り付け、
前記シートの前記第１の層と前記半導体ウエハとの粘着力が、前記第１の層と前記第２の層との粘着力より大きい半導体装置の製造方法。 - 請求項１から請求項８のいずれかに記載された方法で製造されてなる半導体装置。
- 請求項９記載の半導体装置が実装されてなる回路基板。
- 請求項９記載の半導体装置を備える電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003184571A JP2005019813A (ja) | 2003-06-27 | 2003-06-27 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003184571A JP2005019813A (ja) | 2003-06-27 | 2003-06-27 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005019813A true JP2005019813A (ja) | 2005-01-20 |
Family
ID=34184297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003184571A Withdrawn JP2005019813A (ja) | 2003-06-27 | 2003-06-27 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005019813A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011192815A (ja) * | 2010-03-15 | 2011-09-29 | Sanken Electric Co Ltd | 半導体素子及びその製造方法 |
-
2003
- 2003-06-27 JP JP2003184571A patent/JP2005019813A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011192815A (ja) * | 2010-03-15 | 2011-09-29 | Sanken Electric Co Ltd | 半導体素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100572525B1 (ko) | 플립 칩 반도체 장치를 제조하는 방법 | |
| US7456504B2 (en) | Electronic component assemblies with electrically conductive bonds | |
| KR100938970B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4219951B2 (ja) | はんだボール搭載方法及びはんだボール搭載基板の製造方法 | |
| JP2000058709A (ja) | 突起電極構造および突起電極形成方法 | |
| JP2000036518A (ja) | ウェハスケールパッケージ構造およびこれに用いる回路基板 | |
| JP2004193497A (ja) | チップサイズパッケージおよびその製造方法 | |
| JP2001217340A (ja) | 半導体装置及びその製造方法 | |
| US8434664B2 (en) | Micro-ball loading device and loading method | |
| JP3405259B2 (ja) | 突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法 | |
| JP4010311B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4465891B2 (ja) | 半導体装置 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005019813A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4739198B2 (ja) | 半導体装置の製造方法 | |
| US20030132513A1 (en) | Semiconductor package device and method | |
| JP2002124527A (ja) | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 | |
| JP4416553B2 (ja) | 半導体装置およびその製造方法 | |
| JP4938346B2 (ja) | 半導体装置およびその製造方法 | |
| US7235429B2 (en) | Conductive block mounting process for electrical connection | |
| JP3964515B2 (ja) | 半導体装置の切断分離方法 | |
| JP2011082404A (ja) | 半導体装置の製造方法 | |
| JP4002009B2 (ja) | 半導体パッケージの製造方法 | |
| JP2003297977A (ja) | 電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060524 |
|
| A977 | Report on retrieval |
Effective date: 20080626 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090513 |
|
| A761 | Written withdrawal of application |
Effective date: 20090709 Free format text: JAPANESE INTERMEDIATE CODE: A761 |