JP2005142250A

JP2005142250A - High electron mobility transistor

Info

Publication number: JP2005142250A
Application number: JP2003375190A
Authority: JP
Inventors: Akinobu Nakai; 昭暢中井; Kiyoteru Yoshida; 清輝吉田
Original assignee: Furukawa Electric Co Ltd
Current assignee: Furukawa Electric Co Ltd
Priority date: 2003-11-05
Filing date: 2003-11-05
Publication date: 2005-06-02
Anticipated expiration: 2023-11-05
Also published as: JP4947877B2

Abstract

【課題】本発明は、電子走行層を走行する電子の移動度の低下を防ぎ、ノーマリーオフの動作と高速動作が可能な高電子移動度トランジスタの実現を目的とする。
【解決手段】窒化物系化合物半導体からなる電子走行層３と電子供給層４のヘテロ接合構造を有する高電子移動度トランジスタにおいて、前記電子走行層３は、少なくともｐ型不純物がドーピングされた窒化物系化合物半導体からなる層及び前記ｐ型不純物がドーピングされた窒化物系化合物半導体からなる層よりもバンドギャップエネルギーの小さい窒化物系化合物半導体からなる層を含み、前記ｐ型不純物がドーピングされた窒化物系化合物半導体からなる層よりもバンドギャップエネルギーの小さい窒化物系化合物半導体からなる層は、前記電子供給層４と前記ｐ型不純物がドーピングされた窒化物系化合物半導体からなる層により挟まれていることを特徴とする。
【選択図】図１PROBLEM TO BE SOLVED: To realize a high electron mobility transistor capable of preventing a decrease in mobility of electrons traveling in an electron transit layer and capable of normally-off operation and high speed operation.
In a high electron mobility transistor having a heterojunction structure of an electron transit layer made of a nitride compound semiconductor and an electron supply layer, the electron transit layer is made of a nitride doped with at least a p-type impurity. A layer made of a nitride compound semiconductor having a lower band gap energy than a layer made of a nitride compound semiconductor doped with the p-type impurity and a layer made of a nitride compound semiconductor doped with the p-type impurity, and nitrided with the p-type impurity doped A layer made of a nitride compound semiconductor having a smaller band gap energy than a layer made of a compound compound semiconductor is sandwiched between the electron supply layer 4 and a layer made of a nitride compound semiconductor doped with the p-type impurity. It is characterized by being.
[Selection] Figure 1

Description

本発明は、高電子移動度トランジスタに関するものである。 The present invention relates to a high electron mobility transistor.

ＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ，ＡｌＩｎＧａＮなどの窒化物系化合物半導体材料は、ＧａＡｓ系の材料に比べてそのバンドギャップエネルギーが大きく、しかも耐熱温度が高く高温動作に優れているので、これらの材料、とくにＧａＮを用いた高電子移動度トランジスタ（ＨｉｇｈＥｌｅｃｔｒｏｎＭｏｂｉｌｉｔｙＴｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）の開発研究が進められている。 Nitride compound semiconductor materials such as GaN, InGaN, AlGaN, and AlInGaN have larger band gap energy than GaAs materials, and have high heat resistance and excellent high temperature operation. Research and development of a high electron mobility transistor (HEMT) using GaAs is underway.

窒化物系化合物半導体を用いた高電子移動度トランジスタ構造の一例を図４に示す。この高電子移動度トランジスタ構造においては、例えばサファイア基板のような基板１の上に、ＧａＮから成るバッファ層２、アンドープＧａＮからなる電子走行層３、および前記電子走行層３に比べて薄いアンドープＡｌＧａＮからなる電子供給層４を順次積層して成る層構造（ヘテロ接合構造）が形成されている。そして、電子供給層４の上には、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄが平面配置されている（特許文献１の従来技術を参照）。 An example of a high electron mobility transistor structure using a nitride compound semiconductor is shown in FIG. In this high electron mobility transistor structure, for example, on a substrate 1 such as a sapphire substrate, a buffer layer 2 made of GaN, an electron transit layer 3 made of undoped GaN, and undoped AlGaN thinner than the electron transit layer 3. A layer structure (heterojunction structure) formed by sequentially stacking the electron supply layers 4 is formed. On the electron supply layer 4, a source electrode S, a gate electrode G, and a drain electrode D are arranged in a plane (see the prior art in Patent Document 1).

ここで、ゲート電極Ｇは、電子供給層４の上に直接形成されるが、ソース電極Ｓとドレイン電極Ｄは、電子供給層４の上に、ｎ型不純物であるＳｉが高濃度でドーピングされて成るｎ−ＡｌＧａＮのコンタクト層５を介して配置される。コンタクト層５を介在させる理由は、電極と電子供給層４の間のコンタクト抵抗を低くして動作時のオン抵抗を下げるためである。なお、このコンタクト抵抗は、コンタクト層５のバンドギャップエネルギーが小さい方が低くなるので、ｎ−ＡｌＧａＮのコンタクト層５の代わりによりバンドギャップエネルギーの小さいｎ−ＩｎＧａＮのコンタクト層５とする場合もある。 Here, the gate electrode G is formed directly on the electron supply layer 4, but the source electrode S and the drain electrode D are doped on the electron supply layer 4 with Si, which is an n-type impurity, at a high concentration. The n-AlGaN contact layer 5 is arranged. The reason for interposing the contact layer 5 is to reduce the on-resistance during operation by lowering the contact resistance between the electrode and the electron supply layer 4. The contact resistance is lower when the band gap energy of the contact layer 5 is smaller. Therefore, the n-InGaN contact layer 5 having a smaller band gap energy may be used instead of the n-AlGaN contact layer 5 in some cases.

図４で示した高電子移動度トランジスタ構造の場合、アンドープＧａＮからなる電子走行層３のバンドギャップエネルギーはアンドープＡｌＧａＮからなる電子供給層４のバンドギャップエネルギーよりも小さい。そして、アンドープＧａＮは二元結晶であるが、アンドープＡｌＧａＮはＡｌＮとＧａＮの混晶になっている。そのため、電子走行層３と電子供給層４両層のヘテロ接合界面においては、結晶歪みに基づくピエゾ圧電効果でピエゾ電界が発生し、両者の接合界面の直下に２次元電子ガス層６が形成される。 In the case of the high electron mobility transistor structure shown in FIG. 4, the band gap energy of the electron transit layer 3 made of undoped GaN is smaller than the band gap energy of the electron supply layer 4 made of undoped AlGaN. Undoped GaN is a binary crystal, but undoped AlGaN is a mixed crystal of AlN and GaN. Therefore, at the heterojunction interface between the electron transit layer 3 and the electron supply layer 4, a piezo electric field is generated by a piezoelectric effect based on crystal distortion, and a two-dimensional electron gas layer 6 is formed immediately below the junction interface between the two. The

図５（ａ）に示したように、この高電子移動度トランジスタ構造において、電子供給層４は電子走行層３へ電子を供給する層として機能する。そして、ソース電極Ｓとドレイン電極Ｄを作動すると、電子走行層３に供給された電子は２次元電子ガス層６中で高速移動してドレイン電極Ｄへと走行していく。このとき、ゲート電極Ｇに電圧印加を行って、当該ゲート電極Ｇの直下に所望厚みの空乏層を発生させることにより、ソース電極Ｓとドレイン電極Ｄ間を走行する電子の制御を行なっている。 As shown in FIG. 5A, in this high electron mobility transistor structure, the electron supply layer 4 functions as a layer for supplying electrons to the electron transit layer 3. When the source electrode S and the drain electrode D are operated, the electrons supplied to the electron transit layer 3 move at a high speed in the two-dimensional electron gas layer 6 and travel to the drain electrode D. At this time, a voltage is applied to the gate electrode G to generate a depletion layer having a desired thickness immediately below the gate electrode G, thereby controlling electrons traveling between the source electrode S and the drain electrode D.

既に説明したように、電子走行層３と電子供給層４のヘテロ接合構造の接合界面の電子走行層３側においては、ピエゾ電界の作用により常時２次元電子ガス層６が形成される。そのため、このヘテロ接合構造を有する高電子移動度トランジスタは、ゲート電極Ｇに電圧を加えない状態では、ソース電極Ｓとドレイン電極Ｄ間に電流が流れ続けるいわゆるノーマリーオンの動作をする。 As already described, the two-dimensional electron gas layer 6 is always formed on the electron transit layer 3 side of the junction interface of the heterojunction structure of the electron transit layer 3 and the electron supply layer 4 by the action of the piezoelectric field. Therefore, the high electron mobility transistor having this heterojunction structure performs a so-called normally-on operation in which a current continues to flow between the source electrode S and the drain electrode D when no voltage is applied to the gate electrode G.

一方、図４の高電子移動度トランジスタ構造において、アンドープＧａＮからなる電子走行層３に代えてｐドープＧａＮからなる電子走行層３を用いた高電子移動度トランジスタ構造もある。 On the other hand, in the high electron mobility transistor structure of FIG. 4, there is also a high electron mobility transistor structure using an electron transit layer 3 made of p-doped GaN instead of the electron transit layer 3 made of undoped GaN.

この高電子移動度トランジスタ構造によれば、図５（ｂ）に示したように、ｐドープＧａＮからなる電子走行層３中のｐ型不純物７によってピエゾ電界の作用により形成されようとする２次元電子ガス層６の電子を打ち消すことができる。これにより、このヘテロ構造を有する高電子移動度トランジスタは、ゲート電極Ｇに電圧を加えていない状態では、ソース電極Ｓとドレイン電極Ｄ間に電流が流れないノーマリーオフの動作を行なわせることができる。 According to this high electron mobility transistor structure, as shown in FIG. 5B, the two-dimensional structure is formed by the action of the piezoelectric field by the p-type impurity 7 in the electron transit layer 3 made of p-doped GaN. The electrons in the electron gas layer 6 can be canceled out. As a result, the high electron mobility transistor having this hetero structure can perform a normally-off operation in which no current flows between the source electrode S and the drain electrode D when no voltage is applied to the gate electrode G. it can.

特開２００３−１７９０８２JP 2003-179082 A

しかしながら、ｐドープＧａＮからなる電子走行層３とアンドープＧａＮからなる電子供給層４のヘテロ接合構造を有する高電子移動度トランジスタでは、ノーマリーオフの動作ができるものの、電子走行層３はｐドープ層でありゲート電極Ｇに加える電圧を大きくしなければ電子走行層３に空乏層が発生しない。そのため、ゲート電極Ｇに加える電圧を大きく変化させなければソース電極Ｓとドレイン電極Ｄ間を走行する電子の制御を行ないにくいという問題があった。また、電子走行層３の全体がｐドープ層であるので、電子走行層３を走行するキャリアとなる電子が発生しにくいので、大電流動作も困難であるという問題もあった。 However, a high electron mobility transistor having a heterojunction structure of an electron transit layer 3 made of p-doped GaN and an electron supply layer 4 made of undoped GaN can operate normally off, but the electron transit layer 3 is a p-doped layer. If the voltage applied to the gate electrode G is not increased, a depletion layer is not generated in the electron transit layer 3. Therefore, there is a problem that it is difficult to control electrons traveling between the source electrode S and the drain electrode D unless the voltage applied to the gate electrode G is changed greatly. In addition, since the entire electron transit layer 3 is a p-doped layer, electrons serving as carriers traveling in the electron transit layer 3 are not easily generated, and there is a problem that a large current operation is also difficult.

そこで、本発明は、ソース電極Ｓとドレイン電極Ｄ間を走行する電子の制御が容易（すなわち、トランジスタの相互コンダクタンスｇ_mが高い。）、かつ大電流動作が可能なノーマリーオフの高電子移動度トランジスタの実現を目的とする。 Therefore, the present invention makes it easy to control electrons traveling between the source electrode S and the drain electrode D (that is, the transistor has a high mutual conductance g _m ), and normally-off high electron movement capable of operating at a large current. The purpose is to realize a transistor.

請求項１に係る発明は、窒化物系化合物半導体からなる電子走行層と電子供給層のヘテロ接合構造を有する高電子移動度トランジスタにおいて、前記電子走行層は、少なくともｐ型不純物がドーピングされた窒化物系化合物半導体からなる層及び前記ｐ型不純物がドーピングされた窒化物系化合物半導体からなる層よりもバンドギャップエネルギーの小さい窒化物系化合物半導体からなる層を含み、前記ｐ型不純物がドーピングされた窒化物系化合物半導体からなる層よりもバンドギャップエネルギーの小さい窒化物系化合物半導体からなる層は、前記電子供給層と前記ｐ型不純物がドーピングされた窒化物系化合物半導体からなる層により挟まれていることを特徴とする。 The invention according to claim 1 is a high electron mobility transistor having a heterojunction structure of an electron transit layer and an electron supply layer made of a nitride compound semiconductor, wherein the electron transit layer is nitrided with at least a p-type impurity doped A layer made of a nitride compound semiconductor and a layer made of a nitride compound semiconductor having a smaller band gap energy than a layer made of a nitride compound semiconductor doped with the p-type impurity, and doped with the p-type impurity A layer made of a nitride compound semiconductor having a smaller band gap energy than a layer made of a nitride compound semiconductor is sandwiched between the electron supply layer and a layer made of a nitride compound semiconductor doped with the p-type impurity. It is characterized by being.

請求項２に係る発明は、上記請求項１に係る発明において、前記ｐ型不純物がドーピングされた窒化物系化合物半導体からなる層よりもバンドギャップエネルギーの小さい窒化物系化合物半導体からなる層はアンドープであることを特徴とする。 The invention according to claim 2 is the invention according to claim 1, wherein the layer made of the nitride compound semiconductor having a smaller band gap energy than the layer made of the nitride compound semiconductor doped with the p-type impurity is undoped. It is characterized by being.

請求項３に係る発明は、上記請求項１又は請求項２に係る発明において、前記ｐ型不純物がドーピングされた窒化物系化合物半導体からなる層よりもバンドギャップエネルギーの小さい窒化物系化合物半導体からなる層の厚さが、１〜２０ｎｍであることを特徴とする。 An invention according to claim 3 is the nitride compound semiconductor according to the invention according to claim 1 or 2, wherein the band gap energy is smaller than that of the layer made of the nitride compound semiconductor doped with the p-type impurity. The thickness of the resulting layer is 1 to 20 nm.

請求項１に係る高電子移動度トランジスタでは、電子走行層は、少なくともｐ型不純物がドーピングされた窒化物系化合物半導体からなる層とともにそのｐ型不純物がドーピングされた窒化物系化合物半導体からなる層よりもバンドギャップエネルギーの小さい窒化物系化合物半導体からなる層を含んでいる。そのため、電子走行層３を走行するキャリアとなる電子がそのバンドギャップエネルギーの小さい窒化物系化合物半導体からなる層に強く閉じ込められるので、大電流動作ができると共に、走行する電子の制御を行ないやすい。 In the high electron mobility transistor according to claim 1, the electron transit layer is a layer made of a nitride compound semiconductor doped with at least a p-type impurity and a layer made of a nitride compound semiconductor doped with the p-type impurity. It includes a layer made of a nitride compound semiconductor having a smaller band gap energy. For this reason, electrons serving as carriers traveling in the electron transit layer 3 are strongly confined in a layer made of a nitride compound semiconductor having a small band gap energy, so that a large current operation can be performed and the traveling electrons can be easily controlled.

請求項２に係る高電子移動度トランジスタでは、ｐ型不純物がドーピングされた窒化物系化合物半導体からなる層よりもバンドギャップエネルギーの小さい窒化物系化合物半導体からなる層はアンドープであるためその層を走行するキャリアとなる電子は走行中に散乱されにくいので上記請求項１に係る発明の効果が一層高まる。 In the high electron mobility transistor according to claim 2, since the layer made of the nitride compound semiconductor having a smaller band gap energy than the layer made of the nitride compound semiconductor doped with the p-type impurity is undoped, the layer is formed Since the electrons serving as the traveling carrier are not easily scattered during traveling, the effect of the invention according to claim 1 is further enhanced.

請求項３に係る高電子移動度トランジスタでは、ｐ型不純物がドーピングされた窒化物系化合物半導体からなる層よりもバンドギャップエネルギーの小さい窒化物系化合物半導体からなる層の厚さが、１〜２０ｎｍと最適化されている。そのため、電子が効率的にバンドギャップエネルギーの小さい窒化物系化合物半導体からなる層に閉じ込められるので、大電流動作と走行する電子の制御を一層行ないやすい。 In the high electron mobility transistor according to claim 3, the thickness of the layer made of the nitride compound semiconductor having a band gap energy smaller than that of the layer made of the nitride compound semiconductor doped with the p-type impurity is 1 to 20 nm. And has been optimized. Therefore, since electrons are efficiently confined in a layer made of a nitride-based compound semiconductor having a small band gap energy, it is easier to control a large current operation and traveling electrons.

以下、図面に基づいて本発明の実施の形態を詳細に説明する。図１は、本発明に係る高電子移動度トランジスタの一実施形態の断面図である。
例えばサファイア基板のような基板１の上にバッファ層２が形成され、電子走行層３とその電子走行層３に比べて薄い電子供給層４を順次積層したヘテロ接合構造がバッファ層２上に形成されている。そして、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄが平面配置されている。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a cross-sectional view of an embodiment of a high electron mobility transistor according to the present invention.
For example, a buffer layer 2 is formed on a substrate 1 such as a sapphire substrate, and a heterojunction structure in which an electron transit layer 3 and an electron supply layer 4 that is thinner than the electron transit layer 3 are sequentially laminated is formed on the buffer layer 2. Has been. A source electrode S, a gate electrode G, and a drain electrode D are arranged in a plane.

ここで、バッファ層２、電子走行層３、電子供給層４は窒化物系化合物半導体から構成され、電子供給層４を構成する窒化物系化合物半導体のバンドギャップエネルギーは、電子供走行層３を構成する窒化物系化合物半導体のバンドギャップエネルギーよりも大きい。 Here, the buffer layer 2, the electron transit layer 3, and the electron supply layer 4 are made of a nitride compound semiconductor, and the band gap energy of the nitride compound semiconductor constituting the electron supply layer 4 is It is larger than the band gap energy of the nitride-based compound semiconductor to be formed.

また、ソース電極Ｓ、ドレイン電極Ｄはコンタクト抵抗を低くして動作時のオン抵抗を下げて大電流動作を実現させるため、電子供給層４の表面のうち、これらの電極を形成する領域に例えばｎ型不純物がドーピングされて成る窒化物系化合物半導体のコンタクト層５を形成してある。 Further, the source electrode S and the drain electrode D have a low contact resistance and a low on-resistance during operation to realize a large current operation. For example, in the surface of the electron supply layer 4 in the region where these electrodes are formed. A nitride compound semiconductor contact layer 5 doped with an n-type impurity is formed.

本発明の実施の形態では、電子走行層３は、少なくともｐ型不純物がドーピングされた窒化物系化合物半導体（ｐドープ層９）からなる層とともにそのｐドープ層９よりもバンドギャップエネルギーの小さい窒化物系化合物半導体からなる層（小バンドギャップ層８）を含んでおり、小バンドギャップ層８は、電子供給層４とｐドープ層９により挟まれている In the embodiment of the present invention, the electron transit layer 3 is nitrided with a band gap energy smaller than that of the p-doped layer 9 together with a layer made of a nitride-based compound semiconductor (p-doped layer 9) doped with at least a p-type impurity. It includes a layer made of a physical compound semiconductor (small band gap layer 8), and the small band gap layer 8 is sandwiched between the electron supply layer 4 and the p-doped layer 9.

図１で示した高電子移動度トランジスタ構造の場合、電子供給層４のバンドギャップエネルギーは電子走行層３のバンドギャップエネルギーよりも大きい。すなわち、電子走行層３と電子供給層４からなるヘテロ構造を構成する窒化物系化合物半導体の組成がそれぞれ異なるので、電子走行層３と電子供給層４両層のヘテロ接合界面においては、結晶歪みに基づくピエゾ圧電効果でピエゾ電界が発生し、両者の接合界面の直下に２次元電子ガス層が形成されようとする。 In the case of the high electron mobility transistor structure shown in FIG. 1, the band gap energy of the electron supply layer 4 is larger than the band gap energy of the electron transit layer 3. That is, since the compositions of the nitride compound semiconductors constituting the heterostructure composed of the electron transit layer 3 and the electron supply layer 4 are different from each other, crystal distortion occurs at the heterojunction interface between the electron transit layer 3 and the electron supply layer 4. Due to the piezoelectric effect based on the above, a piezoelectric electric field is generated, and a two-dimensional electron gas layer tends to be formed immediately below the junction interface between the two.

しかしながら、電子走行層３に含まれているｐドープ層９におけるエネルギーダイアグラムの伝導帯はエネルギー状態がフェルミレベルより上になるので、ｐドープ層９には電子が存在しない。そのため、図３に示したように、電子走行層３と電子供給層４のヘテロ接合界面には、電子が存在しない状態になる。 However, since the energy state of the conduction band of the energy diagram in the p-doped layer 9 included in the electron transit layer 3 is above the Fermi level, no electrons are present in the p-doped layer 9. Therefore, as shown in FIG. 3, no electrons exist at the heterojunction interface between the electron transit layer 3 and the electron supply layer 4.

以上の構成からなる高電子移動度トランジスタにおいて、ゲート電極Ｇに電圧印加を行なわない状態では図３に示したように、電子走行層３と電子供給層４のヘテロ接合界面には電子が存在しない。そのため、この状態ではソース電極Ｓとドレイン電極Ｄ間では電流が流れない。 In the high electron mobility transistor having the above structure, when no voltage is applied to the gate electrode G, no electrons are present at the heterojunction interface between the electron transit layer 3 and the electron supply layer 4 as shown in FIG. . Therefore, in this state, no current flows between the source electrode S and the drain electrode D.

一方、ゲート電極Ｇに電圧印加を行なうと、電子走行層３と電子供給層４のヘテロ接合界面には電子が発生するので、ソース電極Ｓとドレイン電極Ｄを作動させるとソース電極Ｓとドレイン電極Ｄ間に電流が流れる。以上のように、本発明の実施の形態にかかる高電子移動度トランジスタでは、ゲート電極Ｇに電圧を加えていない状態では、ソース電極Ｓとドレイン電極Ｄ間に電流が流れないノーマリーオフの動作を行なわせることができる。 On the other hand, when a voltage is applied to the gate electrode G, electrons are generated at the heterojunction interface between the electron transit layer 3 and the electron supply layer 4, so that when the source electrode S and the drain electrode D are operated, the source electrode S and the drain electrode A current flows between D. As described above, in the high electron mobility transistor according to the embodiment of the present invention, normally-off operation in which no current flows between the source electrode S and the drain electrode D when no voltage is applied to the gate electrode G. Can be performed.

動作時において、小バンドギャップ層８においてキャリアとなる電子が走行する。ここで、小バンドギャップ層８のバンドギャップエネルギーはｐドープ層９のバンドギャップエネルギーよりも小さいので、電子は小バンドギャップ層８に強く閉じ込められる。そのため、電子走行層３にｐドープ層９を含むために電子走行層３を走行するキャリアとなる電子が発生しにくいが、一旦電子が発生するとその電子は小バンドギャップ層８に閉じ込められる。そのため、電子はｐドープ層９へあふれにくいため大電流動作ができる。また、電子は強い電界が加わるゲート電極Ｇ直下の小バンドギャップ層８を走行するので電子の制御を行ないやすい。 In operation, electrons serving as carriers travel in the small band gap layer 8. Here, since the band gap energy of the small band gap layer 8 is smaller than the band gap energy of the p-doped layer 9, electrons are strongly confined in the small band gap layer 8. For this reason, since the electron transit layer 3 includes the p-doped layer 9, electrons serving as carriers traveling through the electron transit layer 3 are not easily generated, but once the electrons are generated, the electrons are confined in the small band gap layer 8. For this reason, electrons are unlikely to overflow into the p-doped layer 9, so that a large current operation is possible. Further, since electrons travel through the small band gap layer 8 directly under the gate electrode G to which a strong electric field is applied, the electrons are easily controlled.

小バンドギャップ層８はアンドープであることがより望ましい。すなわち、その小バンドギャップ層８はアンドープであればそこを走行するキャリアとなる電子は散乱がされにくいので上記効果が一層高まる。かかる効果を期待するためには、アンドープ層のキャリア濃度が１×１０¹³ｃｍ^-3〜１×１０¹⁷ｃｍ^-3であることが望ましい。 The small band gap layer 8 is more preferably undoped. That is, if the small band gap layer 8 is undoped, the electrons which are carriers traveling there are not easily scattered, and thus the above effect is further enhanced. In order to expect such an effect, the carrier concentration of the undoped layer is desirably 1 × 10 ¹³ cm ⁻³ to 1 × 10 ¹⁷ cm ⁻³ .

なお、上記小バンドギャップ層８の厚さは１〜２０ｎｍ程度とするのが望ましい。小バンドギャップ層８の厚さが厚すぎると、ｐドープ層９が電子走行層３と電子供給層４両層のヘテロ接合界面から離れることになるので、ヘテロ接合界面の直下に形成されようとする２次元電子ガス層を打ち消すことができなくなるのでノーマリーオフの特性を維持できず、また、薄すぎると小バンドギャップ層８に閉じ込められた電子があふれやすくなるので、大電流動作と走行する電子の制御が困難になるためである。 The thickness of the small band gap layer 8 is preferably about 1 to 20 nm. If the small band gap layer 8 is too thick, the p-doped layer 9 will be separated from the heterojunction interface between the electron transit layer 3 and the electron supply layer 4, so that it may be formed immediately below the heterojunction interface. The normally-off characteristics cannot be maintained because the two-dimensional electron gas layer cannot be canceled, and if it is too thin, electrons confined in the small band gap layer 8 are likely to overflow, so that a high current operation is performed. This is because it becomes difficult to control the electrons.

次のようにして、図１で示した窒化物系化合物半導体を用いた高電子移動度トランジスタ（Ａ）を製造した。
まず、サファイア基板１の上に、アンモニア（１２Ｌ／ｍｉｎ）、ＴＭＧａ（１００ｃｍ³／ｍｉｎ）を用い、ＭＯＣＶＤ（ＭｅｔａｌＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法により真空度を１００ｈＰａ、成長温度１１００℃で厚み５０ｎｍのＧａＮ層（バッファ層２）を成膜し、更にその上に、ＴＭＧａ（１００ｃｍ³／ｍｉｎ）、とアンモニア（１２Ｌ／ｍｉｎ）、ｐ型不純物としてのシクロペンタジエニルマグネシウム（２０ｃｍ³／ｍｉｎ）を用い、成長温度１０５０℃で厚み４００ｎｍのｐドープＧａＮ層（キャリア濃度は１×１０¹⁸ ／ｃｍ³）（ｐドープ層９）を成膜し、ＴＭＩｎ（５０ｃｍ³／ｍｉｎ）、ＴＭＧａ（１００ｃｍ³／ｍｉｎ）、とアンモニア（１２Ｌ／ｍｉｎ）を用い、厚み５ｎｍのアンドープＩｎＧａＮ層（キャリア濃度は１×１０¹⁶ ／ｃｍ³）（小バンドギャップ層８）を成膜した。そして、更にその上に、ＴＭＡｌ（５０ｃｍ³／ｍｉｎ）ＴＭＧａ（１００ｃｍ³／ｍｉｎ）、アンモニア（１２Ｌ／ｍｉｎ）を用い、成長温度１０５０℃で厚み３０ｎｍのアンドープＡｌ_0.2Ｇａ_0.8Ｎ層（キャリア濃度は１×１０¹⁶ ／ｃｍ³）（電子供給層４）を成膜して図２で示した層構造Ａ₀のエピタキシャル成長をした。 A high electron mobility transistor (A) using the nitride compound semiconductor shown in FIG. 1 was manufactured as follows.
First, on the sapphire substrate 1, a GaN layer having a thickness of 50 nm at a growth temperature of 1100 ° C. with a vacuum degree of 100 hPa using MOCVD (Metal Chemical Vapor Deposition) using ammonia (12 L / min) and TMGa (100 cm ³ / min). (Buffer layer 2) is formed, and TMGa (100 cm ³ / min), ammonia (12 L / min), and cyclopentadienyl magnesium (20 cm ³ / min) as a p-type impurity are further formed thereon. A p-doped GaN layer (carrier concentration is 1 × 10 ¹⁸ / cm ³ ) (p-doped layer 9) with a growth temperature of 1050 ° C. and a thickness of 400 nm is formed, and TMIn (50 cm ³ / min), TMGa (100 cm ³ / min) , And ammonia (12 L / min) Flop InGaN layer (carrier concentration 1 × 10 ¹⁶ / cm ³⁾ was deposited (small bandgap layer 8). Further, TMAl (50 cm ³ / min) TMGa (100 cm ³ / min) and ammonia (12 L / min) are further used thereon, and an undoped Al _0.2 Ga _0.8 N layer (carrier concentration is 30 nm) at a growth temperature of 1050 ° C. 1 × 10 ¹⁶ / cm ³ ) (electron supply layer 4) was formed, and the layer structure A ₀ shown in FIG. 2 was epitaxially grown.

図２で示した層構造Ａ₀において、小バンドギャップ層８とｐドープ層９は電子走行層３を構成する。電子走行層３を構成する窒化物系化合物半導体であるＩｎＧａＮ、ＧａＮのバンドギャップエネルギーは電子供給層４を構成するＡｌ_0.2Ｇａ_0.8Ｎのバンドギャップエネルギーよりも小さい。また、小バンドギャップ層８を構成するＩｎＧａＮのバンドギャップエネルギーはｐドープ層９を構成するＧａＮのバンドギャップエネルギー（３．３ｅＶ）よりも小さい（図３参照）。 In the layer structure A ₀ shown in FIG. 2, the small band gap layer 8 and the p-doped layer 9 constitute the electron transit layer 3. The band gap energy of InGaN and GaN which are nitride compound semiconductors constituting the electron transit layer 3 is smaller than the band gap energy of Al _0.2 Ga _0.8 N which constitutes the electron supply layer 4. The band gap energy of InGaN constituting the small band gap layer 8 is smaller than the band gap energy (3.3 eV) of GaN constituting the p-doped layer 9 (see FIG. 3).

層構造Ａ₀のエピタキシャル成長が終了した後、Ａ₀の全面にＳｉＯ₂膜を形成し、図１の高電子移動度トランジスタ（Ａ）において、ソース電極Ｓとドレイン電極Ｄが形成される領域に相当する部分のＳｉＯ₂膜を除去する。そして、再びＭＯＣＶＤ法により、ＴＭＡｌ（５０ｃｍ³／ｍｉｎ）、ＴＭＧａ（１００ｃｍ³／ｍｉｎ）、アンモニア（１２Ｌ／ｍｉｎ）、ｎ型不純物としてのＳｉＨ₄（１０ｃｍ³／ｍｉｎ）を用い、成長温度１０５０℃でＳｉが高濃度でドーピングされて成るｎ−ＡｌＧａＮのコンタクト層５を選択成長により形成した。 After the epitaxial growth of the layer structure A ₀ is completed, a SiO ₂ film is formed on the entire surface of A ₀ and corresponds to a region where the source electrode S and the drain electrode D are formed in the high electron mobility transistor (A) of FIG. The portion of the SiO ₂ film to be removed is removed. Then, again by MOCVD, TMAl (50 cm ³ / min), TMGa (100 cm ³ / min), ammonia (12 L / min), SiH ₄ (10 cm ³ / min) as an n-type impurity, and a growth temperature of 1050 ° C. Then, an n-AlGaN contact layer 5 doped with Si at a high concentration was formed by selective growth.

コンタクト層５を形成後、残りのＳｉＯ₂膜を除去し、常法により、コンタクト層５上にソース電極Ｓとドレイン電極Ｄ（Ａｌ／Ｔｉ／Ａｕ，厚さは１００ｎｍ／１００ｎｍ／２００ｎｍ）、ソース電極Ｓとドレイン電極Ｄの間にゲート電極Ｇ（Ｔｉ／Ａｕ，厚さは１００ｎｍ／２００ｎｍ）を形成することにより、図１で示した高電子移動度トランジスタ（Ａ）が得られる。 After the contact layer 5 is formed, the remaining SiO ₂ film is removed, and the source electrode S and the drain electrode D (Al / Ti / Au, thickness is 100 nm / 100 nm / 200 nm) and source are formed on the contact layer 5 by a conventional method. By forming the gate electrode G (Ti / Au, thickness is 100 nm / 200 nm) between the electrode S and the drain electrode D, the high electron mobility transistor (A) shown in FIG. 1 is obtained.

完成した高電子移動度トランジスタ（Ａ）を実際に動作させるとノーマリーオフの動作が確認された。なお、図５（ｂ）に示したエネルギーダイアグラムを示すヘテロ構造を有する従来の高電子移動度トランジスタでは、ノーマリーオフの動作はするものの、ソース電極Ｓ−ドレイン電極Ｄ間には５００Ａ／ｃｍ²以上の電流密度の電流を流すことはできなかった。しかし、本実施例の係る高電子移動度トランジスタ（Ａ）では、１０００Ａ／ｃｍ²以上の電流密度の電流を流すことができ大電流動作も確認された。さらに、図５（ｂ）に示したエネルギーダイアグラムを示すヘテロ構造を有する従来の高電子移動度トランジスタの相互コンダクタンスｇ_mの値が１０ｍＳ／ｍｍであったのに対し、本実施例の係る高電子移動度トランジスタ（Ａ）では相互コンダクタンスｇ_mの値が１５０ｍＳ／ｍｍであり、ゲート電極Ｇに加える変化に対応してソース電極Ｓとドレイン電極Ｄ間を走行する電子が容易に制御されることが確認された。 When the completed high electron mobility transistor (A) was actually operated, a normally-off operation was confirmed. Note that the conventional high electron mobility transistor having the heterostructure shown in the energy diagram shown in FIG. 5B performs normally-off operation, but 500 A / cm ² between the source electrode S and the drain electrode D. A current having the above current density could not be passed. However, in the high electron mobility transistor (A) according to this example, a current having a current density of 1000 A / cm ² or more can be passed, and a large current operation was also confirmed. Furthermore, the value of the transconductance g _m of the conventional high electron mobility transistor having a heterostructure showing the energy diagram shown in FIG. 5B was 10 mS / mm, whereas the high electron according to the present example was high. In the mobility transistor (A), the value of the mutual conductance g _m is 150 mS / mm, and electrons traveling between the source electrode S and the drain electrode D can be easily controlled in response to a change applied to the gate electrode G. confirmed.

また、完成した高電子移動度トランジスタ（Ａ）の電子走行層３の電子移動度をＶａｎＤｅｒＰａｕｗ法により測定したところ、１０００ｃｍ²Ｖ^-1ｓ^-1であり、図５（ｂ）に示したエネルギーダイアグラムを示すヘテロ構造を有する従来の高電子移動度トランジスタの電子走行層３の電子移動度が５００ｃｍ²Ｖ^-1ｓ^-1であったのに比較すると移動度の向上もみられた。なお、アンドープＩｎＧａＮ層からなる小バンドギャップ層８に代えて、ｐ型不純物がドーピングされたＩｎＧａＮ層（キャリア濃度は１×１０¹⁸ ／ｃｍ³）を用いた場合では、若干の電子移動度の低下が見られたが、上記大電流動作とソース電極Ｓとドレイン電極Ｄ間を走行する電子の制御も容易性は依然として変わらなかった。 Further, when the electron mobility of the electron transit layer 3 of the completed high electron mobility transistor (A) was measured by the Van Der Pauw method, it was 1000 cm ² V ⁻¹ s ⁻¹ , as shown in FIG. Compared to the electron mobility of the electron transit layer 3 of the conventional high electron mobility transistor having a heterostructure showing an energy diagram, which was 500 cm ² V ⁻¹ s ⁻¹ , the mobility was also improved. When an InGaN layer doped with a p-type impurity (carrier concentration is 1 × 10 ¹⁸ / cm ³ ) is used instead of the small band gap layer 8 made of an undoped InGaN layer, the electron mobility is slightly reduced. However, the ease of controlling the large current operation and the electrons traveling between the source electrode S and the drain electrode D remained unchanged.

実施例１では、図１で示した窒化物系化合物半導体を用いた高電子移動度トランジスタ（Ａ）において、基板１としてサファイア基板を用いていたが、本実施例ではシリコン基板を用いている。本実施例の高電子移動度トランジスタは、基板１がシリコン基板である点以外は、図１に示した実施例１に係る高電子移動度トランジスタと同じである。
成長装置はＭＯＣＶＤ装置を用い、基板はフッ酸等で化学エッチングを加えたシリコン基板１を用いた。 In Example 1, in the high electron mobility transistor (A) using the nitride compound semiconductor shown in FIG. 1, a sapphire substrate was used as the substrate 1, but in this example, a silicon substrate was used. The high electron mobility transistor of this example is the same as the high electron mobility transistor according to Example 1 shown in FIG. 1 except that the substrate 1 is a silicon substrate.
The growth apparatus was an MOCVD apparatus, and the substrate was a silicon substrate 1 that had been chemically etched with hydrofluoric acid or the like.

まず、図２で示した層構造Ａ₀を作成するため、シリコン基板１をＭＯＣＶＤ装置内に導入し、ターボポンプでＭＯＣＶＤ装置内の真空度を１×１０^-6ｈＰａ以下になるまで真空引きした後、真空度を１００ｈＰａとし基板を８００℃に昇温した。温度が安定したところで、基板１を９００ｒｐｍで回転させ、原料となるトリメチルガリウム（ＴＭＧ）を５８μｍｏｌ／ｍｉｎ、アンモニアを１２Ｌ／ｍｉｎの流量で基板１の表面に導入しＧａＮから成るバッファ２の成長を行った。成長時間は４ｍｉｎでバッファ層２の膜厚は５０ｎｍ程度である。 First, in order to create the layer structure A ₀ shown in FIG. 2, the silicon substrate 1 was introduced into the MOCVD apparatus and evacuated with a turbo pump until the degree of vacuum in the MOCVD apparatus was 1 × 10 ⁻⁶ hPa or less. Thereafter, the degree of vacuum was set to 100 hPa, and the substrate was heated to 800 ° C. When the temperature is stabilized, the substrate 1 is rotated at 900 rpm, and trimethylgallium (TMG) as a raw material is introduced into the surface of the substrate 1 at a flow rate of 58 μmol / min and ammonia at a flow rate of 12 L / min to grow the buffer 2 made of GaN. went. The growth time is 4 min and the thickness of the buffer layer 2 is about 50 nm.

次に、実施例１と同様にして、ｐドープ層９と小バンドギャップ層８からなる電子走行層３、電子供給層４を成膜して図２で示した層構造Ａ₀のエピタキシャル成長をした（各層の半導体の材料は、実施例1と同様である。）。そして、実施例１と同様の工程を経ることにより、図１で示した高電子移動度トランジスタ（Ａ）が得られた。作成した高電子移動度トランジスタ（Ａ）は、ノーマリーオフの特性、１０００Ａ／ｃｍ²以上の電流密度の電流を流すことができる大電流動作、相互コンダクタンスｇ_mの値が１５０ｍＳ／ｍｍを示すソース電極Ｓとドレイン電極Ｄ間を走行する電子の制御の容易性が確認された。 Next, in the same manner as in Example 1, the electron transit layer 3 and the electron supply layer 4 composed of the p-doped layer 9 and the small band gap layer 8 were formed, and the layer structure A ₀ shown in FIG. 2 was epitaxially grown. (The semiconductor material of each layer is the same as in Example 1.) Then, the high electron mobility transistor (A) shown in FIG. 1 was obtained through the same steps as in Example 1. The created high electron mobility transistor (A) has a normally-off characteristic, a large current operation capable of passing a current having a current density of 1000 A / cm ² or more, and a source having a transconductance g _m value of 150 mS / mm. The ease of control of electrons traveling between the electrode S and the drain electrode D was confirmed.

上記実施例の高電子移動度トランジスタ（Ａ）では、基板１としてサファイア基板、シリコン基板を用いていたが、ＧａＡｓ基板等であってもよく、それらの基板上に成長されるバッファ層２の厚さは、４０〜７０ｎｍ程度であれば電子走行層３、電子供給層４の結晶性を維持することができる。また、成長装置はＭＯＣＶＤ装置の代わりにＭＢＥ（ＭｏｌｅｃｕｌａｒＢｅａｍＥｐｉｔａｘｙ）装置を用いても良い。さらに、小バンドギャップ層８に２次元電子ガス濃度よりも少ないｐ型不純物が添加された場合にもノーマリオフ動作は可能である。 In the high electron mobility transistor (A) of the above embodiment, a sapphire substrate or a silicon substrate is used as the substrate 1, but a GaAs substrate or the like may be used, and the thickness of the buffer layer 2 grown on these substrates may be used. If it is about 40-70 nm, the crystallinity of the electron transit layer 3 and the electron supply layer 4 can be maintained. The growth apparatus may use an MBE (Molecular Beam Epitaxy) apparatus instead of the MOCVD apparatus. Further, the normally-off operation is possible even when a p-type impurity less than the two-dimensional electron gas concentration is added to the small band gap layer 8.

本発明に係る高電子移動度トランジスタの一形態（Ａ）を示す断面図である。It is sectional drawing which shows one form (A) of the high electron mobility transistor which concerns on this invention. 本発明に係る高電子移動度トランジスタを製造中の層構造Ａ₀の断面図である。FIG. 4 is a cross-sectional view of a layer structure A ₀ during manufacturing of a high electron mobility transistor according to the present invention. 本発明に係る高電子移動度トランジスタの電子走行層と電子供給層のヘテロ接合構造部分のエネルギーダイアグラムを示すものである。2 shows an energy diagram of a heterojunction structure portion of an electron transit layer and an electron supply layer of a high electron mobility transistor according to the present invention. 従来技術に係る高電子移動度トランジスタを示す断面図である。It is sectional drawing which shows the high electron mobility transistor which concerns on a prior art. 従来技術に係る高電子移動度トランジスタの電子走行層と電子供給層のヘテロ接合構造部分のエネルギーダイアグラムを示すもので、（ａ）は電子走行層にアンドープの窒化物系化合物半導体を用いたもので、（ｂ）は電子走行層にｐドープの窒化物系化合物半導体を用いたものである。The energy diagram of the heterojunction structure part of the electron transit layer of the high electron mobility transistor which concerns on a prior art, and an electron supply layer is shown, (a) is what uses an undoped nitride type compound semiconductor for an electron transit layer. (B) uses a p-doped nitride compound semiconductor for the electron transit layer.

Explanation of symbols

１基板
２バッファ層
３電子走行層
４電子供給層
５コンタクト層
６２次元電子ガス層
７ｐ型不純物
８小バンドギャップ層
９ｐドープ層 1 substrate 2 buffer layer 3 electron transit layer 4 electron supply layer 5 contact layer 6 two-dimensional electron gas layer 7 p-type impurity 8 small band gap layer 9 p-doped layer

Claims

In the high electron mobility transistor having a heterojunction structure of an electron transit layer made of a nitride compound semiconductor and an electron supply layer, the electron transit layer includes a layer made of a nitride compound semiconductor doped with at least a p-type impurity, and A layer made of a nitride compound semiconductor doped with a p-type impurity, including a layer made of a nitride compound semiconductor having a smaller band gap energy than a layer made of a nitride compound semiconductor doped with the p-type impurity; A layer made of a nitride compound semiconductor having a lower bandgap energy is sandwiched between the electron supply layer and a layer made of a nitride compound semiconductor doped with the p-type impurity. Mobility transistor.

2. The high electron mobility transistor according to claim 1, wherein the layer made of the nitride compound semiconductor having a smaller band gap energy than the layer made of the nitride compound semiconductor doped with the p-type impurity is undoped. .

The thickness of the layer made of a nitride compound semiconductor having a band gap energy smaller than that of the layer made of a nitride compound semiconductor doped with the p-type impurity is 1 to 20 nm. The high electron mobility transistor according to claim 2.