JP2005171317A - Plating device and plating method - Google Patents
Plating device and plating method Download PDFInfo
- Publication number
- JP2005171317A JP2005171317A JP2003413099A JP2003413099A JP2005171317A JP 2005171317 A JP2005171317 A JP 2005171317A JP 2003413099 A JP2003413099 A JP 2003413099A JP 2003413099 A JP2003413099 A JP 2003413099A JP 2005171317 A JP2005171317 A JP 2005171317A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- plating
- electric field
- substrate
- anode electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
この発明は、例えば金属をめっきするめっき装置またはめっき方法に関するものである。 The present invention relates to a plating apparatus or a plating method for plating metal, for example.
図7はたとえばProc. Of VLSI Multilevel Interconnection ConferenceのP.470に示された従来のめっき装置の構造図である。 FIG. 7 shows, for example, Proc. Of VLSI Multilevel Interconnection Conference P.I. 470 is a structural diagram of a conventional plating apparatus shown at 470; FIG.
図7において、1はめっき槽、2は合リン銅よりなるアノード電極、3はめっき液の供給口、4は表面に導電体を形成した基板、5は基板表面の導電体に電流を供給するためのコンタクト、6はめっき液、7は電界遮蔽板である。 In FIG. 7, 1 is a plating tank, 2 is an anode electrode made of mixed copper, 3 is a plating solution supply port, 4 is a substrate on which a conductor is formed, and 5 is a current supplied to the conductor on the substrate surface. Contact, 6 is a plating solution, and 7 is an electric field shielding plate.
次に動作について説明する。アノード電極2から基板4に電流を流すことにより基板4表面に金属を析出させることができる。基板4にはコンタクト5を介して電流を流すことができる。この時、アノード電極2表面ではアノードを構成する金属が電子を放出してイオンとなり、めっき液6中に溶出する。基板4の表面には導電体が形成されており、その表面で金属イオンが電子を受け取ることにより、金属が析出する。めっき液6は供給口3より供給され、基板4表面に沿って流れ、めっき槽1をオーバーフローする。
Next, the operation will be described. By flowing a current from the
均一な膜厚を得るためには、電界分布を均一にする必要がある。アノード電極2と基板4の間の電界分布は中心部でほぼ均一となるが、端部では外側に拡がる。その結果、基板4の端部で電流が大きくなり、膜厚が厚くなる。電界遮蔽板7を設けることにより、外側に拡がる電気力線を遮断し、このような電界の拡がりを防ぐことができ、均一な膜厚を得ることができる。
In order to obtain a uniform film thickness, it is necessary to make the electric field distribution uniform. The electric field distribution between the
このようなめっき技術は例えばLSIの配線形成に用いられる。
図8はたとえば「月刊 Semiconductor World」1997年12月号の107頁に示された配線の形成方法を示す図である。
Such a plating technique is used, for example, for forming an LSI wiring.
FIG. 8 is a diagram showing a method of forming a wiring shown on page 107 of the December issue of “Monthly Semiconductor World”, for example.
図8において、8は下層配線、9は層間絶縁膜、10,11は層間絶縁膜に形成された溝、12は層間絶縁膜に形成された孔、13は配線金属、14は上層配線、15は上層配線と下層配線を接続する層間接続柱(via)である、下層配線8上に形成された層間絶縁膜9に写真製版とドライエッチングにより溝10,11及び、孔12を形成する。更に、PVD(物理的気相成長法)或いはCVD(化学的気相成長法)によりTa(タンタル)などの密着層とCu(銅)などのシード層を形成する。めっきによりCuなどの配線材料を形成した後、CMP(化学的機械研磨)により溝10,11及び、孔12以外に形成された密着層、シード層、配線材料を除去することにより配線を形成することができる。
In FIG. 8, 8 is a lower layer wiring, 9 is an interlayer insulating film, 10 and 11 are grooves formed in the interlayer insulating film, 12 is a hole formed in the interlayer insulating film, 13 is a wiring metal, 14 is an upper layer wiring, 15 Is an interlayer connection pillar (via) for connecting the upper layer wiring and the lower layer wiring, and grooves 10 and 11 and a
下地に形成された微細な孔12や溝10,11中に、めっきにより金属膜を埋め込むために、めっき液中には複数の添加剤を加えている。この添加剤は、例えば微細な孔12や溝11において、めっきの析出速度を向上させる働きがある。その結果、微細な孔12や溝11において優先的に金属膜が形成され、良好な埋め込み特性を得ることができる。しかし、埋め込みが完了した後もめっきを続けると微細な孔12や溝11のめっき膜厚が他の部分に比べて厚くなり、図に示すように逆にめっき膜が盛り上がる。このような盛り上がりはハンプと呼ばれている。実際のパターンには微細な孔や溝だけでなく広い溝もあり、広い溝を埋め込む時間の方が長いので、めっき時間は広い溝の埋め込みにより決まる。その結果、微細な孔12や溝11の部分にはハンプが形成される。このようなハンプを次の工程のCMPで除去する際、ハンプが形成されていない広い溝の部分では過剰に研磨されてしまう。その結果、図に示すように広い溝の部分ではディッシィングと呼ばれる配線の凹みが生じ、配線抵抗の上昇或いは抵抗バラツキを引き起こす。
In order to embed a metal film in the
また、従来の技術として、めっき槽を仕切るように配置された第3の電極が記載されためっき装置が開示されている(特許文献1参照)。 Moreover, the plating apparatus with which the 3rd electrode arrange | positioned so that a plating tank may be divided is disclosed as a prior art (refer patent document 1).
また、第3の電極としてカソード電極を設けためっき装置が開示されている(特許文献2参照)。 Moreover, a plating apparatus provided with a cathode electrode as a third electrode is disclosed (see Patent Document 2).
また、めっき槽のめっき液中で、ウエハとアノード電極とを対向させ、両者間にウエハより小径円板状の補助電極を配置するめっき装置が開示されている(特許文献3参照)。
従来のめっき装置では、電界遮蔽板により均一な電界分布を実現していた。しかし、電界分布は基板表面の導電体の抵抗にも影響を受ける。すなわち導電体の抵抗が高いとコンタクト部に近い端部で電流が流れ易くなる。従来のめっき装置では、電界遮蔽板の形状や配置を更に最適化することにより、このような膜厚分布を解消していた。 In a conventional plating apparatus, a uniform electric field distribution is realized by an electric field shielding plate. However, the electric field distribution is also affected by the resistance of the conductor on the substrate surface. That is, when the resistance of the conductor is high, current easily flows at the end portion close to the contact portion. In the conventional plating apparatus, such a film thickness distribution has been eliminated by further optimizing the shape and arrangement of the electric field shielding plate.
しかし、基板表面の導電体の膜厚が変化すると電界分布が変化するので、異なるめっき膜厚に対して均一な膜厚分布を得るためには、各々の膜厚に対応して電界遮蔽板の形状を変える必要があった。逆に、同じ電界遮蔽板では均一な膜厚分布が一部のめっき膜厚でしか得られなかった。電界遮蔽板を、めっき膜厚に応じて取り替えると、装置の稼働率を著しく低下させる。また、同じ電界遮蔽板を用いると、めっき膜厚により膜厚分布が変化してしまい、研磨時のディッシィングが大きくなるという問題があった。 However, since the electric field distribution changes when the thickness of the conductor on the substrate surface changes, in order to obtain a uniform film thickness distribution for different plating film thicknesses, It was necessary to change the shape. Conversely, with the same electric field shielding plate, a uniform film thickness distribution was obtained only with a part of the plating film thickness. If the electric field shielding plate is replaced according to the plating film thickness, the operating rate of the apparatus is significantly reduced. Further, when the same electric field shielding plate is used, there is a problem that the film thickness distribution changes depending on the plating film thickness, and the dishing during polishing becomes large.
また、微細な孔や溝の埋め込みは優先的に起こるので、基板表面の導電体膜厚が薄い時に埋め込みが起こる。このように基板表面の導電体膜厚が薄い時には、基板の中心に比べて端部で電流が流れ易いため、中心部に比べて端部での埋め込み速度が速くなる。その結果、ハンプは基板の端部でより大きくなり、CMP工程でのディッシィングがより大きくなるという問題があった。 In addition, since filling of fine holes and grooves occurs preferentially, filling occurs when the conductor film thickness on the substrate surface is thin. Thus, when the conductor film thickness on the substrate surface is thin, the current flows more easily at the end portion than at the center of the substrate, so that the embedding speed at the end portion is faster than at the center portion. As a result, there is a problem that the hump becomes larger at the edge of the substrate and the dishing in the CMP process becomes larger.
この発明は基板表面の導電体の膜厚が変化しても電界分布が均一となるめっき装置を得ることを目的とする。 An object of the present invention is to obtain a plating apparatus in which the electric field distribution is uniform even when the thickness of the conductor on the substrate surface changes.
また、埋め込むめっき膜厚が異なるめっき膜厚においても均一な膜厚分布を得ることを目的とする。 Moreover, it aims at obtaining uniform film thickness distribution also in the plating film thickness from which the plating film thickness to embed differs.
また、基板表面の導電体の膜厚が変化しても電界分布が均一となり、基板の端部と中心において均一な埋め込み特性を得ることを目的とする。 It is another object of the present invention to obtain a uniform burying characteristic at the edge and center of the substrate even if the electric field distribution becomes uniform even if the thickness of the conductor on the substrate surface changes.
この発明に係るめっき装置は、カソード電極と、
上記カソード電極との間でめっき液を介して電流を流すアノード電極と、
上記カソード電極の面に平行な面とアノード電極の面に平行な面との間に環状に配置された第3の電極と
を備えたことを特徴とする。
The plating apparatus according to the present invention includes a cathode electrode,
An anode electrode for passing an electric current between the cathode electrode and the cathode via a plating solution;
And a third electrode arranged in an annular shape between a surface parallel to the surface of the cathode electrode and a surface parallel to the surface of the anode electrode.
上記第3の電極は、上記カソード電極とアノード電極との間であって上記カソード電極の外周よりも外側に配置され、電圧を印加することで、上記カソード電極とアノード電極との間の電界分布を補正することを特徴とする。 The third electrode is disposed between the cathode electrode and the anode electrode and outside the outer periphery of the cathode electrode, and an electric field distribution between the cathode electrode and the anode electrode is applied by applying a voltage. It is characterized by correcting.
上記第3の電極は、中央部に貫通する開口部を有し、
上記第3の電極は、上記カソード電極とアノード電極との間の電界が上記開口部を通過するように配置されることを特徴とする。
The third electrode has an opening penetrating in the center,
The third electrode is arranged such that an electric field between the cathode electrode and the anode electrode passes through the opening.
上記第3の電極は、上記カソード電極とアノード電極との間で電流が流されている間に、印加する電圧を変更することを特徴とする。 The third electrode is characterized in that a voltage to be applied is changed while a current is flowing between the cathode electrode and the anode electrode.
また印加する電圧はめっき電流の積算値に応じて変化させることを特徴とする。 The voltage to be applied is changed according to the integrated value of the plating current.
上記第3の電極は、上記カソード電極とアノード電極との間に複数配置されることを特徴とする。 A plurality of the third electrodes are arranged between the cathode electrode and the anode electrode.
上記複数配置される第3の電極の各電極は、それぞれ設定される電圧値の電圧を印加することを特徴とする。 Each of the plurality of third electrodes arranged is applied with a voltage having a set voltage value.
上記第3の電極は、上記カソード電極とアノード電極との間に配置され、上記カソード電極側の面とアノード電極側の面とが絶縁カバーで覆われていることを特徴とする。 The third electrode is disposed between the cathode electrode and the anode electrode, and the surface on the cathode electrode side and the surface on the anode electrode side are covered with an insulating cover.
上記第3の電極は、めっき液中に配置され、表面がめっき液に触れないように絶縁カバーで覆われていることを特徴とする。 The third electrode is disposed in a plating solution and is covered with an insulating cover so that the surface does not touch the plating solution.
上記カソード電極は、表面に導電膜が形成された基板であり、
上記基板は、電流が流れる配線と上記導電膜の外周部で接続されることを特徴とする。
The cathode electrode is a substrate having a conductive film formed on the surface,
The substrate is connected to a wiring through which a current flows at an outer peripheral portion of the conductive film.
この発明に係るめっき方法は、表面に導電膜が形成され、電流が流れる配線と上記導電膜の外周部とで接続される基板と、アノード電極との間でめっき液を介して電流を流す通電工程と、
上記通電工程がおこなわれている間、上記基板とアノード電極との間にあって上記導電膜の外周よりも外側に環状に配置される第3の電極に電圧を印加することで上記基板とアノード電極との間の電界分布を補正する電界補正工程と
を備えたことを特徴とする。
In the plating method according to the present invention, a conductive film is formed on the surface, and a current is passed through a plating solution between a substrate connected by a wiring through which a current flows and an outer peripheral portion of the conductive film, and an anode electrode. Process,
While the energization process is performed, the substrate and the anode electrode are applied by applying a voltage to a third electrode that is disposed between the substrate and the anode electrode and is annularly disposed outside the outer periphery of the conductive film. And an electric field correction step of correcting the electric field distribution between the two.
この発明によれば、基板表面の導電体の膜厚が変化しても、それに対応して電界補正を行うことができる。その結果、異なるめっき膜厚においても均一な膜厚分布を得ることができる。また、基板の端部と中心において均一な埋め込み特性を得ることができる。 According to this invention, even if the film thickness of the conductor on the substrate surface changes, the electric field can be corrected accordingly. As a result, a uniform film thickness distribution can be obtained even at different plating film thicknesses. In addition, uniform filling characteristics can be obtained at the end and center of the substrate.
実施の形態1.
図1は実施の形態1におけるめっき装置の構成を示す図である。
Embodiment 1 FIG.
FIG. 1 is a diagram showing a configuration of a plating apparatus in the first embodiment.
図1において、1はめっき槽、2は陽極(正極)となる含リン銅よりなるアノード電極、3はめっき液の供給口、4は表面に導電体を形成した基板(陰極(負極)となるカソード電極の一例である)、5は基板表面の導電体に電流を供給するため(導電膜50に電流が流れるようにするため)の配線となるコンタクト、6はめっき液、16は電界補正電極(第3の電極の一例である)である。 In FIG. 1, 1 is a plating tank, 2 is an anode electrode made of phosphorous copper that serves as an anode (positive electrode), 3 is a supply port for plating solution, and 4 is a substrate (cathode (negative electrode) having a conductor formed on the surface. 5 is a contact serving as a wiring for supplying a current to a conductor on the substrate surface (so that a current flows through the conductive film 50), 6 is a plating solution, and 16 is an electric field correction electrode. (It is an example of a third electrode).
めっき装置100は、めっき槽1、アノード電極2、供給口3、コンタクト5、電界補正電極16を備えている。その他の構成は、省略している。めっき槽1には、めっき液6が入っている。基板4には、表面に導電体が導電膜50として形成され、電流が流れる配線となるコンタクト5と上記導電膜50の外周部とで接続され、基板4のめっきされる面が下向きにめっき槽1上部に配置される。
The plating apparatus 100 includes a plating tank 1, an
次に動作について説明する。めっき液6には硫酸銅浴を用いる。硫酸銅浴の主成分は硫酸銅、硫酸、水であり、これに微量の塩素イオンや添加剤を加えている。めっき液6の温度は25℃に制御されている。めっき液6は供給口3より供給され、基板4表面に沿って流れ、めっき槽1をオーバーフローする。オーバーフローしためっき液6は回収され、また供給口3より供給される。 Next, the operation will be described. A copper sulfate bath is used for the plating solution 6. The main components of the copper sulfate bath are copper sulfate, sulfuric acid, and water, and a small amount of chlorine ions and additives are added to this. The temperature of the plating solution 6 is controlled at 25 ° C. The plating solution 6 is supplied from the supply port 3, flows along the surface of the substrate 4, and overflows the plating tank 1. The overflowed plating solution 6 is collected and supplied from the supply port 3.
通電工程として、カソード電極となる基板4と、アノード電極2との間でめっき液6を介して電流を流す。アノード電極2と基板4の間に流れる電流は定電流源により制御されており、基板4にはコンタクト5を介して電流を流すことができる。電界補正電極16はめっき槽1に固定されており、環状に、そしてここでは同心円状に形成されている。上記電界補正電極16は、中央部に貫通する開口部を有している。そして、上記電界補正電極16は、上記基板4とアノード電極2との間の電界が上記開口部を通過するように配置される。言いかえれば、上記基板4の面に平行な面とアノード電極2の面に平行な面との間で、同心円状に貫通して開口している。例えば、上記電界補正電極16は、リング状に形成されている。電界補正電極16は、1つのリングでも良いし、分割した部分品を組み合わせてリング状に形成しても構わない。そして、電界補正電極16に電圧を印可することにより、電界分布を補正し、均一な膜厚分布を得ることができる。
As an energization process, an electric current is passed through the plating solution 6 between the substrate 4 serving as the cathode electrode and the
言いかえれば、電界補正工程として、電界補正電極16は、上記通電工程がおこなわれている間、上記基板4とアノード電極2との間にあって上記導電膜50の外周よりも外側の位置に環状配置される電界補正電極16に電圧を印加することで上記基板4とアノード電極2との間の電界分布を補正する。電界補正電極16に印加される電圧が正電圧である場合、電界補正電極16は、アノード電極2と同じ正電極となるので、アノード電極2から基板4に向かって伸びる電界分布の外周部に位置する電気力線を電界補正電極16の周りに生じる正の電場と反発させ、電界分布の外周部に位置する電気力線を外周から内周側に押し戻す作用を発揮する。また、電界補正電極16に印加される電圧が負電圧である場合、カソード電圧である基板4と同じ負電極となるので、周辺部に伸びる電気力線の一部が電界補正電極16に引っ張られることになる。その結果、周辺部に集中し密となった電界を補正することができる。この時、電界補正電極に印加する電圧をめっき電流の積算値に応じて変化させていくことにより、異なるめっき膜厚に対して均一な膜厚分布を得ることができる。言いかえれば、電界補正電極16は、上記基板4とアノード電極2との間で電流が流されている間に、印加する電圧を変更する。めっき電流の積算値が大きくなれば、基板4にめっきされたCu膜の厚さが大きくなり、その結果、基板の抵抗値が減少していく。したがって、基板中央部と基板端部との間の抵抗差が小さくなり、電界分布の補正量を小さくすることができる。したがって、正電圧を印加していた場合も、負電圧を印加していた場合も、電界補正電極16に印加する電圧の絶対値をめっき電流の積算値が大きくなるにしたがって小さい電圧値に変化させる。この時、電界補正電極16の電位が負である場合、電界補正電極16とアノード電極2との間には電流が流れるので、電界補正電極16にはCu(銅)の析出が生じる。析出したCuの膜厚が厚くなると、Cuが剥がれパーティクルを発生させるので、かかる場合、定期的に電界補正電極16に正電圧(例えば+0.3V以上)を印加し、表面に析出したCuを除去するのが望ましい。
In other words, as the electric field correction step, the electric field correction electrode 16 is annularly arranged at a position between the substrate 4 and the
表1に従来のめっき装置との膜厚分布の比較を示す。 Table 1 shows a comparison of film thickness distribution with a conventional plating apparatus.
但し、表1において従来のめっき装置では、めっき膜厚が1μmの時に膜厚分布が最適になるように電界遮蔽板を設定している。下地基板4には径が200mmのSi(シリコン)基板上にSi酸化膜を100nm形成し、その上に密着層としてTa(タンタル)を20nm、シード層(導電膜)としてCuをPVD法により100nm形成したものを用いた。表1より本実施の形態によるめっき装置100により、すべてのめっき膜厚に対して良好な膜厚分布が得られることがわかる。 However, in Table 1, in the conventional plating apparatus, the electric field shielding plate is set so that the film thickness distribution is optimal when the plating film thickness is 1 μm. The base substrate 4 is formed with a Si oxide film having a thickness of 100 nm on a Si (silicon) substrate having a diameter of 200 mm, and Ta (tantalum) is 20 nm as an adhesion layer thereon and Cu is 100 nm by PVD as a seed layer (conductive film). What was formed was used. It can be seen from Table 1 that a good film thickness distribution can be obtained for all plating film thicknesses by the plating apparatus 100 according to the present embodiment.
図8の上図と同様に溝を形成した基板4に対してめっきを行った。下地基板4は以下のようにして作成した。まず、200nmのSi基板上にSi酸化膜を100nm、Si窒化膜を100nm、Si酸化膜を500nm順次形成した。写真製版によりレジストパターンを形成し、ドライエッチング法によりドライエッチングすることにより最上層のSi酸化膜に溝11を作成した。溝11の幅は0.25μmである。ドライエッチングの条件にはSi窒化膜でほぼ停止するような条件を選ぶことにより、最上層のSi酸化膜に深さ0.5μmの溝11を制御性良く形成することができた。以上により、幅が0.25μm、深さが0.5μmの溝を形成した。更に密着層として膜厚20nmのTa、シード層として膜厚100nmのCuをPVD法により形成した。 Plating was performed on the substrate 4 on which grooves were formed in the same manner as the upper diagram of FIG. The base substrate 4 was produced as follows. First, a Si oxide film of 100 nm, a Si nitride film of 100 nm, and a Si oxide film of 500 nm were sequentially formed on a 200 nm Si substrate. A resist pattern was formed by photolithography and dry etching was performed by a dry etching method to form a groove 11 in the uppermost Si oxide film. The width of the groove 11 is 0.25 μm. By selecting dry etching conditions that almost stop at the Si nitride film, the groove 11 having a depth of 0.5 μm could be formed in the uppermost Si oxide film with good controllability. Thus, a groove having a width of 0.25 μm and a depth of 0.5 μm was formed. Furthermore, Ta with a thickness of 20 nm was formed as an adhesion layer, and Cu with a thickness of 100 nm was formed as a seed layer by a PVD method.
図2は、めっき時間を変化させたときの溝内のCu膜厚を示す図である。 FIG. 2 is a diagram showing the Cu film thickness in the groove when the plating time is changed.
但し、図2においてCu膜厚は溝の底面から溝に形成されたCu膜厚の上面までの厚さで定義している。従来のめっき装置では、基板の中心部に比べて周辺部で、Cuの埋め込みが早く進行することがわかる。その結果、基板周辺部でハンプが大きくなる。これに対し、本実施の形態によるめっき装置100では、基板4の中心部及び周辺部で、Cuの埋め込みがほぼ同時に進行することがわかる。この結果は、以下のように説明できる。ここでの従来のめっき装置では、めっき膜厚が1μmで膜厚分布が最適となるようにしておいた。このため、成膜の初期即ちCuの膜厚が非常に薄い時には基板の周辺に電界が集中することになる。その結果、周辺部でCuの埋め込みが早く進行する。これに対し本実施の形態によるめっき装置100では、電界補正電極16に印加する正電圧をめっき電流の積算値に応じて変化させることにより異なるめっき膜厚に対して電界分布が均一となるので、基板4の中心部及び周辺部でCuの埋め込みはほぼ同時に進行する。この基板4に対しCMPによる研磨を行い、Cu配線を形成し、その電気抵抗を測定した結果を表2に示す。 However, in FIG. 2, the Cu film thickness is defined by the thickness from the bottom surface of the groove to the upper surface of the Cu film thickness formed in the groove. In the conventional plating apparatus, it can be seen that the Cu filling progresses faster in the peripheral portion than in the central portion of the substrate. As a result, the hump increases at the periphery of the substrate. On the other hand, in the plating apparatus 100 according to the present embodiment, it can be seen that Cu embedding proceeds almost simultaneously in the central portion and the peripheral portion of the substrate 4. This result can be explained as follows. In the conventional plating apparatus here, the plating film thickness is 1 μm and the film thickness distribution is optimized. For this reason, when the film is formed, that is, when the Cu film is very thin, the electric field is concentrated around the substrate. As a result, Cu filling progresses quickly in the peripheral portion. On the other hand, in the plating apparatus 100 according to the present embodiment, the electric field distribution becomes uniform with respect to different plating film thicknesses by changing the positive voltage applied to the electric field correction electrode 16 according to the integrated value of the plating current. Cu filling in the central portion and the peripheral portion of the substrate 4 proceeds almost simultaneously. Table 2 shows the results of polishing the substrate 4 by CMP to form Cu wiring and measuring the electrical resistance.
従来のめっき装置でめっきを行ったサンプルでは、抵抗のバラツキが大きく、また平均値も高くなることがわかる。従来のめっき装置でめっきを行ったサンプルでは、周辺部と中心部のハンプの差が大きく、周辺部でCuが完全に除去できるように研磨を行うと、中心部で研磨が過剰となり、中心部の配線でディッシィングが大きくなるためである。その結果、中心部で配線抵抗が高くなり、上記のような結果となったと説明できる。 It can be seen that the samples plated by the conventional plating apparatus have large resistance variations and high average values. In a sample plated with a conventional plating apparatus, the difference between the humps in the peripheral part and the central part is large, and if polishing is performed so that Cu can be completely removed in the peripheral part, the polishing becomes excessive in the central part. This is because the dipping is increased by the wirings. As a result, it can be explained that the wiring resistance is increased at the center, and the above result is obtained.
尚、本実施の形態では電界補正電極16は同心円状となった例について示したが、他の形状でもよく、これに限るものではない。 In the present embodiment, the electric field correction electrode 16 is shown as an example of a concentric circle, but other shapes may be used, and the present invention is not limited to this.
図3は図1における電界補正電極16の上面及び下面を絶縁物37でカバーした図である。 FIG. 3 is a view in which the upper and lower surfaces of the electric field correction electrode 16 in FIG.
図3に示すように電界補正電極16の上面及び下面を絶縁物37でカバーしてもよい。言いかえれば、上記基板4とアノード電極2との間に配置された電界補正電極16が、上記基板4側の面とアノード電極2側の面とが絶縁カバーとなる絶縁物37で覆われているようにしてもよい。このように絶縁物でカバーすることにより電界分布の補正をより有効にすることができる。
As shown in FIG. 3, the upper and lower surfaces of the electric field correction electrode 16 may be covered with an
以上のようにめっき装置100は、アノード電極2と基板4間に電流を流す機構を有し、アノード電極2以外に1つ或いは複数の電極を有し、これらの電極に電圧を印加することができ、印加する電圧をめっき膜厚に対して変化させることを特徴とする。
As described above, the plating apparatus 100 has a mechanism for passing a current between the
また、上記めっき装置100は、アノード電極2と基板4間に電流を流す機構を有し、アノード電極以外に1つ或いは複数の電極を有し、これらの電極に電圧を印加することができ、印加する電圧を時間的に変化させることを特徴とする。
In addition, the plating apparatus 100 has a mechanism for passing a current between the
また、ここでのめっき装置では、電極がめっき液に直接接することを特徴とする。 In the plating apparatus here, the electrode is in direct contact with the plating solution.
実施の形態2.
次に実施の形態2について説明する。
Next, a second embodiment will be described.
図4は、実施の形態2におけるめっき装置の構成を示す図である。 FIG. 4 is a diagram showing the configuration of the plating apparatus in the second embodiment.
図4において、1はめっき槽、2は含リン銅よりなるアノード電極、3はめっき液の供給口、4は表面に導電体を形成した基板、5は基板表面の導電体に電流を供給するためのコンタクト、6はめっき液、16は電界補正電極、17は絶縁膜(絶線カバーの一例である)である。絶縁膜17以外は、図1と同様である。電界補正電極16の表面は絶縁膜17でカバーされている。また、電界補正電極16の形状は同心円状となっており、めっき槽1に固定されている。 In FIG. 4, 1 is a plating tank, 2 is an anode electrode made of phosphorous copper, 3 is a supply port for a plating solution, 4 is a substrate on which a conductor is formed, and 5 is a current supplied to the conductor on the substrate surface. The reference numeral 6 is a plating solution, 16 is an electric field correction electrode, and 17 is an insulating film (an example of a disconnection cover). Except for the insulating film 17, it is the same as FIG. The surface of the electric field correction electrode 16 is covered with an insulating film 17. The electric field correction electrode 16 has a concentric shape and is fixed to the plating tank 1.
実施の形態1では、電界補正電極16はめっき液6に接しており、負電圧が電界補正電極16に印加される場合、電界補正電極16の表面にCuが析出するため、定期的にCuを除去する必要があった。また、電界補正電極16に負の電圧を印加すると、めっき液中の例えばCl(塩素)イオンにより電極がダメージを受けるため、定期的に電極を交換する必要があった。このような作業は煩雑であり、めっき装置100の稼働率を低下させることになる。図4に示す装置では、電界補正電極16の表面を絶縁体となる絶縁膜17で覆いカバーしており、電界補正電極16がめっき液6と接触することがないので、上記のような作業は不要となり、装置の稼働率を向上しメンテナンスコストを低減することができる。 In the first embodiment, the electric field correction electrode 16 is in contact with the plating solution 6, and when a negative voltage is applied to the electric field correction electrode 16, Cu is deposited on the surface of the electric field correction electrode 16. It was necessary to remove. Further, when a negative voltage is applied to the electric field correction electrode 16, the electrode is damaged by, for example, Cl (chlorine) ions in the plating solution, so that it is necessary to periodically replace the electrode. Such an operation is complicated and reduces the operating rate of the plating apparatus 100. In the apparatus shown in FIG. 4, the surface of the electric field correction electrode 16 is covered and covered with an insulating film 17 serving as an insulator, and the electric field correction electrode 16 does not come into contact with the plating solution 6. This eliminates the need to improve the operating rate of the apparatus and reduce the maintenance cost.
実施の形態1と同様のサンプルを用いてめっき膜の膜厚分布を評価した結果を表3に示す。 Table 3 shows the results of evaluating the film thickness distribution of the plating film using the same sample as in the first embodiment.
但し、従来のめっき装置では、めっき膜厚が1μmの時に膜厚分布が最適になるように電界遮蔽板を設定している。表3に示すように本実施の形態によるめっき装置100においても実施の形態1と同等の効果が得られることがわかる。 However, in the conventional plating apparatus, the electric field shielding plate is set so that the film thickness distribution is optimized when the plating film thickness is 1 μm. As shown in Table 3, it can be seen that the same effect as in the first embodiment can also be obtained in the plating apparatus 100 according to the present embodiment.
電界補正電極16をカバーする絶縁膜17の膜厚は薄いほうが望ましい。また、電極の上下表面の絶縁膜の膜厚を、内面側の絶縁膜の膜厚より厚くすることにより、電界の電界補正電極内周側への指向性を上げることができる。 It is desirable that the insulating film 17 covering the electric field correction electrode 16 is thin. Further, by making the film thickness of the insulating films on the upper and lower surfaces of the electrode thicker than the film thickness of the insulating film on the inner surface side, the directivity of the electric field toward the inner periphery side of the electric field correction electrode can be increased.
また、今回は絶縁膜17でカバーした電極の例について示したが、電極をめっき槽に埋め込んだ形状としてもよい。 Moreover, although the example of the electrode covered with the insulating film 17 is shown this time, the electrode may be embedded in the plating tank.
以上のように、本実施の形態におけるめっき装置は、電極がめっき液に直接接しないことを特徴とする。 As described above, the plating apparatus in the present embodiment is characterized in that the electrode does not directly contact the plating solution.
実施の形態3.
次に実施の形態3について説明する。
Embodiment 3 FIG.
Next, a third embodiment will be described.
図5は実施の形態3におけるめっき装置の構成を示す図である。 FIG. 5 is a diagram showing the configuration of the plating apparatus in the third embodiment.
図5において、1はめっき槽、2は含リン銅よりなるアノード電極、3はめっき液の供給口、4は表面に導電体を形成した基板、5は基板表面の導電体に電流を供給するためのコンタクト、6はめっき液、16は電界補正電極である。 In FIG. 5, 1 is a plating tank, 2 is an anode electrode made of phosphorous copper, 3 is a plating solution supply port, 4 is a substrate on which a conductor is formed, and 5 is a current supplied to the conductor on the substrate surface. Contact, 6 is a plating solution, and 16 is an electric field correction electrode.
実施の形態1では設置している電界補正電極16は1個のみであったが、この実施の形態では電界補正電極は例えば3個配置している。その他の構成は、実施の形態1と同様である。言いかえれば、上記電界補正電極16は、上記カソード電極となる基板4とアノード電極2との間に複数配置される。ここでは、3つの電界補正電極16を配置しているがこれに限られるものではない。ここで、電界補正電極16の数を多くすれば電界補正の自由度を上げることができる。但し、電界補正電極16の数を多くすれば各々の電界補正電極16に印加する電圧波形の最適化が煩雑なものとなる。よって、各々の電界補正電極16に印加する電圧波形の最適化を煩雑なものとしないためにも所望の効果が得られれば、電界補正電極16の数は、少ない方が望ましい。例えば、2〜3個が望ましい。これらの電界補正電極16にはお互いに独立に電圧を印加する。言いかえれば、上記複数配置される電界補正電極16の各電界補正電極16は、それぞれ設定される電圧値の電圧を印加する。また、実施の形態1に示したようにそれぞれ設定される電圧値は、上記基板4とアノード電極2との間で電流が流されている間に変更されても構わない。このような構成とすることにより、電界分布の補正の自由度を高くすることができ、より広いめっき膜厚に対して膜厚分布を改善することができる。
In the first embodiment, only one electric field correction electrode 16 is provided, but in this embodiment, for example, three electric field correction electrodes are arranged. Other configurations are the same as those in the first embodiment. In other words, a plurality of the electric field correction electrodes 16 are disposed between the substrate 4 and the
実施の形態1と同様のサンプルを用いて本実施の形態によるめっき装置でめっきを行った場合のめっき膜の膜厚分布を評価した結果を表4に示す。 Table 4 shows the results of evaluating the film thickness distribution of the plating film when plating is performed by the plating apparatus according to the present embodiment using the same sample as in the first embodiment.
下地基板には、200mmのSi基板上にSi酸化膜を100nm形成し、その上に密着層としてTaを20nm、シード層としてCuをPVD法により100nm形成したものを用いた。実施の形態1に比べて、より広い膜厚範囲で良好な膜厚分布を得ることができた。 As the base substrate, an Si oxide film having a thickness of 100 nm formed on a 200 mm Si substrate, Ta as a contact layer and 20 nm as a seed layer, and Cu as a seed layer by a thickness of 100 nm were used. Compared to the first embodiment, an excellent film thickness distribution could be obtained in a wider film thickness range.
実施の形態1と同様のサンプルを用いて溝内での成膜速度の評価を行った。 Using the same sample as in the first embodiment, the film formation rate in the groove was evaluated.
図6は、めっき時間を変化させた時の溝内のCu膜厚を示す図である。 FIG. 6 is a diagram showing the Cu film thickness in the groove when the plating time is changed.
但し、この時のCu膜厚は溝の底面から溝に形成されたCu膜の上面までの厚さで定義している。本実施の形態によるめっき装置100では、基板4の中心部及び周辺部で、Cuの埋め込みがほぼ同時に進行しており、実施の形態1と同様の効果が得られることがわかる。膜厚分布の結果からも類推できるように、中心部と周辺部の埋め込み特性は実施の形態1よりも均一となっている。以上のように、電界分布の補正の自由度を高くし、補正の精度を上げることにより、電界補正の効果をより大きくすることができた。 However, the Cu film thickness at this time is defined by the thickness from the bottom surface of the groove to the upper surface of the Cu film formed in the groove. In the plating apparatus 100 according to the present embodiment, the Cu embedment proceeds almost simultaneously in the central portion and the peripheral portion of the substrate 4, and it can be seen that the same effect as in the first embodiment can be obtained. As can be inferred from the result of the film thickness distribution, the embedding characteristics in the central portion and the peripheral portion are more uniform than in the first embodiment. As described above, the electric field correction effect can be further increased by increasing the degree of freedom in correcting the electric field distribution and increasing the correction accuracy.
尚、上述したようにこの実施の形態では電界補正電極を3個配置した場合について示したが、2個或いは4個以上でもよく、同様の効果を発揮できる。 As described above, in this embodiment, the case where three electric field correction electrodes are arranged is shown, but two or four or more electrodes may be used, and the same effect can be exhibited.
以上のように、上記実施の形態によるめっき装置では、電界補正用電極に印加する電圧をめっき時間に応じて変化させることにより、基板表面の導電体の膜厚が変化しても、それに対応して電界補正を行うことができる。その結果、異なるめっき膜厚においても均一な膜厚分布を得ることができる。また、基板の端部と中心において均一な埋め込み特性を得ることができる。 As described above, in the plating apparatus according to the above-described embodiment, the voltage applied to the electric field correction electrode is changed according to the plating time, so that the film thickness of the conductor on the substrate surface can be changed. Electric field correction can be performed. As a result, a uniform film thickness distribution can be obtained even at different plating film thicknesses. In addition, uniform filling characteristics can be obtained at the end and center of the substrate.
また以上のように、上記各実施の形態におけるめっき装置では、1つ或いは複数の電界補正用電極を設け、これらの電極に電圧を印加し、印加する電圧をめっき時間に応じて変化させることにより、基板表面の導電体の膜厚が変化しても、それに対して電界補正を行うことができる。その結果、異なるめっき膜厚においても均一な膜厚分布を得ることができる。また、基板表面の導電体の膜厚が変化しても、基板の端部と中心において均一な埋め込み特性を得ることができる。 Further, as described above, in the plating apparatus in each of the above embodiments, one or a plurality of electric field correction electrodes are provided, a voltage is applied to these electrodes, and the applied voltage is changed according to the plating time. Even if the film thickness of the conductor on the surface of the substrate changes, the electric field can be corrected. As a result, a uniform film thickness distribution can be obtained even at different plating film thicknesses. Further, even if the thickness of the conductor on the substrate surface changes, uniform embedding characteristics can be obtained at the edge and center of the substrate.
1 めっき槽、2 アノード電極、3 供給口、4 基板、5 コンタクト、6 めっき液、7 電界遮蔽板、8 下層配線、9 層間絶縁膜、10,11 溝、12 孔、13 配線金属、14 上層配線、15 層間接続柱、16 電界補正電極、17 絶縁膜、100 めっき装置。 1 plating tank, 2 anode electrode, 3 supply port, 4 substrate, 5 contact, 6 plating solution, 7 electric field shielding plate, 8 lower layer wiring, 9 interlayer insulating film, 10, 11 groove, 12 holes, 13 wiring metal, 14 upper layer Wiring, 15 interlayer connection pillar, 16 electric field correction electrode, 17 insulating film, 100 plating apparatus.
Claims (11)
上記カソード電極との間でめっき液を介して電流を流すアノード電極と、
上記カソード電極の面に平行な面とアノード電極の面に平行な面との間に環状に配置された第3の電極と
を備えたことを特徴とするめっき装置。 A cathode electrode;
An anode electrode for passing an electric current between the cathode electrode and the cathode via a plating solution;
A plating apparatus comprising: a third electrode arranged in an annular shape between a surface parallel to the surface of the cathode electrode and a surface parallel to the surface of the anode electrode.
上記第3の電極は、上記カソード電極とアノード電極との間の電界が上記開口部を通過するように配置されることを特徴とする請求項2記載のめっき装置。 The third electrode has an opening penetrating in the center,
The plating apparatus according to claim 2, wherein the third electrode is disposed so that an electric field between the cathode electrode and the anode electrode passes through the opening.
上記基板は、電流が流れる配線と上記導電膜の外周部で接続されることを特徴とする請求項2記載のめっき装置。 The cathode electrode is a substrate having a conductive film formed on the surface,
The plating apparatus according to claim 2, wherein the substrate is connected to a wiring through which a current flows at an outer peripheral portion of the conductive film.
上記通電工程がおこなわれている間、上記基板とアノード電極との間にあって上記導電膜の外周よりも外側に環状に配置される第3の電極に電圧を印加することで上記基板とアノード電極との間の電界分布を補正する電界補正工程と
を備えたことを特徴とするめっき方法。
An energization process in which a conductive film is formed on the surface, and a current is passed between the substrate connected by the wiring through which the current flows and the outer periphery of the conductive film, and the anode electrode through the plating solution;
While the energization process is performed, the substrate and the anode electrode are applied by applying a voltage to a third electrode that is disposed between the substrate and the anode electrode and is annularly disposed outside the outer periphery of the conductive film. A plating method comprising: an electric field correction step of correcting an electric field distribution between the two.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003413099A JP2005171317A (en) | 2003-12-11 | 2003-12-11 | Plating device and plating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003413099A JP2005171317A (en) | 2003-12-11 | 2003-12-11 | Plating device and plating method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005171317A true JP2005171317A (en) | 2005-06-30 |
Family
ID=34733320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003413099A Pending JP2005171317A (en) | 2003-12-11 | 2003-12-11 | Plating device and plating method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005171317A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140067948A (en) * | 2012-11-27 | 2014-06-05 | 램 리써치 코포레이션 | Method and apparatus for dynamic current distribution control during electroplating |
| US10017869B2 (en) | 2008-11-07 | 2018-07-10 | Novellus Systems, Inc. | Electroplating apparatus for tailored uniformity profile |
| US10480094B2 (en) | 2016-07-13 | 2019-11-19 | Iontra LLC | Electrochemical methods, devices and compositions |
| WO2025107904A1 (en) * | 2023-11-20 | 2025-05-30 | 盛美半导体设备(上海)股份有限公司 | Electroplating method and electroplating apparatus |
-
2003
- 2003-12-11 JP JP2003413099A patent/JP2005171317A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10017869B2 (en) | 2008-11-07 | 2018-07-10 | Novellus Systems, Inc. | Electroplating apparatus for tailored uniformity profile |
| US10920335B2 (en) | 2008-11-07 | 2021-02-16 | Novellus Systems, Inc. | Electroplating apparatus for tailored uniformity profile |
| US11549192B2 (en) | 2008-11-07 | 2023-01-10 | Novellus Systems, Inc. | Electroplating apparatus for tailored uniformity profile |
| KR20140067948A (en) * | 2012-11-27 | 2014-06-05 | 램 리써치 코포레이션 | Method and apparatus for dynamic current distribution control during electroplating |
| JP2014111831A (en) * | 2012-11-27 | 2014-06-19 | Lam Research Corporation | Method and apparatus for dynamic current distribution control during electroplating |
| US9909228B2 (en) | 2012-11-27 | 2018-03-06 | Lam Research Corporation | Method and apparatus for dynamic current distribution control during electroplating |
| KR102109207B1 (en) | 2012-11-27 | 2020-05-12 | 램 리써치 코포레이션 | Method and apparatus for dynamic current distribution control during electroplating |
| US10480094B2 (en) | 2016-07-13 | 2019-11-19 | Iontra LLC | Electrochemical methods, devices and compositions |
| US10697083B2 (en) | 2016-07-13 | 2020-06-30 | Ionta LLC | Electrochemical methods, devices and compositions |
| WO2025107904A1 (en) * | 2023-11-20 | 2025-05-30 | 盛美半导体设备(上海)股份有限公司 | Electroplating method and electroplating apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100378954C (en) | Semiconductor device and method for manufacturing copper wire | |
| CN1685086B (en) | Electropolishing and electroplating methods | |
| US8012875B2 (en) | Method and apparatus for workpiece surface modification for selective material deposition | |
| US8058164B2 (en) | Methods of fabricating electronic devices using direct copper plating | |
| KR20010033664A (en) | A single step electroplating process for interconnect via fill and metal line patterning | |
| JP2000208443A (en) | Method and apparatus for manufacturing electronic device | |
| US6384484B1 (en) | Semiconductor device | |
| JP2004526304A (en) | Electrochemical method for polishing copper films on semiconductor substrates | |
| JP2005171317A (en) | Plating device and plating method | |
| US6716743B2 (en) | Method of manufacturing a semiconductor device | |
| US20040253810A1 (en) | Dummy structures to reduce metal recess in electropolishing process | |
| JP5484691B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JPH11293493A (en) | Electroplating device | |
| TW202134484A (en) | Edge removal for through-resist plating | |
| US20060226014A1 (en) | Method and process for improved uniformity of electrochemical plating films produced in semiconductor device processing | |
| US20060000708A1 (en) | Noble metal contacts for plating applications | |
| US20050245077A1 (en) | Reverse tone mask method for post-CMP elimination of copper overburden | |
| KR100552811B1 (en) | Metal wiring formation method of semiconductor device | |
| JP2004363422A (en) | Plating method | |
| US20030168345A1 (en) | In-situ monitor seed for copper plating | |
| US20020111015A1 (en) | Method of forming metal connection elements in integrated circuits | |
| JP2000114259A (en) | Forming method of wiring in semiconductor device | |
| US20110259752A1 (en) | Method for substantially uniform copper deposition onto semiconductor wafer | |
| JP2000340525A (en) | Semiconductor manufacturing apparatus and semiconductor device manufacturing method | |
| US20040235297A1 (en) | Reverse electroplating for damascene conductive region formation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Effective date: 20050405 Free format text: JAPANESE INTERMEDIATE CODE: A711 |