JP2005191206A - Resistor and manufacturing method thereof - Google Patents
Resistor and manufacturing method thereof Download PDFInfo
- Publication number
- JP2005191206A JP2005191206A JP2003429449A JP2003429449A JP2005191206A JP 2005191206 A JP2005191206 A JP 2005191206A JP 2003429449 A JP2003429449 A JP 2003429449A JP 2003429449 A JP2003429449 A JP 2003429449A JP 2005191206 A JP2005191206 A JP 2005191206A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- layer
- resistance
- substrate
- resistance layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
【課題】電圧負荷時の抵抗値変動が小さい安定した抵抗器およびその製造方法を提供することを目的とする。
【解決手段】基板11と、この基板11の上面側に互いに電気的に接続されるように設けられた抵抗層12および上面電極層13と、前記抵抗層12および上面電極層13を覆う保護層14とを備え、前記抵抗層12を金属材料または金属酸化物材料により構成するとともに、前記上面電極層13をCuNi合金により構成したものである。
【選択図】図1An object of the present invention is to provide a stable resistor with a small fluctuation in resistance value under voltage load and a method for manufacturing the same.
A substrate, a resistance layer and an upper electrode layer provided so as to be electrically connected to each other on the upper surface side of the substrate, and a protective layer covering the resistance layer and the upper electrode layer. 14, the resistance layer 12 is made of a metal material or a metal oxide material, and the upper electrode layer 13 is made of a CuNi alloy.
[Selection] Figure 1
Description
本発明は、各種電子機器に用いられる抵抗器およびその製造方法に関するものである。 The present invention relates to a resistor used in various electronic devices and a method for manufacturing the same.
従来の抵抗器について図面を用いて説明をする。図5は従来の抵抗器の断面図である。 A conventional resistor will be described with reference to the drawings. FIG. 5 is a cross-sectional view of a conventional resistor.
図5において、1はアルミナ等からなる基板で、この基板1の上面にはNiCr系、CrSi系薄膜等の金属材料からなる抵抗層2が形成され、さらにこの抵抗層2の上面側に位置して、抵抗層2と電気的に接続されるよう基板1の上面に上面電極層3が設けられている。4は端面電極層、5はニッケルめっき層、6ははんだめっき層またはすずめっき層、7は保護層、8は樹脂系の保護層である。
In FIG. 5, reference numeral 1 denotes a substrate made of alumina or the like, and a resistance layer 2 made of a metal material such as a NiCr-based or CrSi-based thin film is formed on the upper surface of the substrate 1, and is positioned on the upper surface side of the resistance layer 2. An
前記上面電極層3は、前記抵抗層2と電気的に接続され、かつ抵抗層2と密着性の良いCr薄膜、Ti薄膜等からなる第1の上面電極層3aと、この第1の上面電極層3aと電気的に接続され、かつ第1の上面電極層3aの体積抵抗率より低い体積抵抗率を有するCu系合金薄膜からなる第2の上面電極層3bとを積層することにより構成していた。
The upper
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
上記した従来の抵抗器においては、抵抗層2を金属酸化物を含む材料で構成した場合、Cr薄膜、Ti薄膜等からなる第1の上面電極層3aが抵抗層2の酸素と反応して絶縁層を生成することになり、そしてこの絶縁層の生成により、抵抗層2と第1の上面電極層3a間の接触抵抗が大きくなって、電圧負荷時に絶縁破壊や発熱等の原因により抵抗値が大きく変動するという問題点を有していた。 In the conventional resistor described above, when the resistance layer 2 is made of a material containing a metal oxide, the first upper surface electrode layer 3a made of a Cr thin film, a Ti thin film, or the like reacts with oxygen in the resistance layer 2 to be insulated. As a result, the contact resistance between the resistance layer 2 and the first upper surface electrode layer 3a is increased, and the resistance value is reduced due to dielectric breakdown or heat generation during voltage load. There was a problem that it fluctuated greatly.
本発明は上記従来の問題点を解決するもので、電圧負荷時の抵抗値変動が小さい安定した抵抗器およびその製造方法を提供することを目的とするものである。 SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problems, and an object thereof is to provide a stable resistor having a small resistance value fluctuation under voltage load and a method for manufacturing the same.
上記目的を達成するために、本発明は以下の構成を有するものである。 In order to achieve the above object, the present invention has the following configuration.
本発明の請求項1に記載の発明は、基板と、この基板の上面側に互いに電気的に接続されるように設けられた抵抗層および上面電極層と、前記抵抗層および上面電極層を覆う保護層とを備え、前記抵抗層を金属材料または金属酸化物材料により構成するとともに、前記上面電極層をCuNi合金により構成したもので、この構成によれば、上面電極層をCuNi合金により構成しているため、上面電極層中のNiが抵抗層に拡散することになり、これにより、上面電極層と抵抗層との間には強固な密着層が形成され接触抵抗をより小さくすることができるため、電圧負荷時の抵抗値変動を小さくできるという作用効果が得られる。 The invention according to claim 1 of the present invention covers a substrate, a resistance layer and an upper electrode layer provided on the upper surface side of the substrate so as to be electrically connected to each other, and the resistance layer and the upper electrode layer. A protective layer, the resistance layer is made of a metal material or a metal oxide material, and the upper electrode layer is made of a CuNi alloy. According to this structure, the upper electrode layer is made of a CuNi alloy. Therefore, Ni in the upper surface electrode layer diffuses into the resistance layer, whereby a strong adhesion layer is formed between the upper surface electrode layer and the resistance layer, and the contact resistance can be further reduced. Therefore, there can be obtained an effect that the resistance value fluctuation at the time of voltage load can be reduced.
本発明の請求項2に記載の発明は、特に、抵抗層を金属酸化物材料であるCrSiOにより構成したもので、この構成によれば、CrSiOよりなる抵抗層がCuNi合金からなる上面電極層との間に強固な密着層を形成するため、接触抵抗を小さくすることができるという作用効果が得られる。 According to the second aspect of the present invention, the resistance layer is made of CrSiO which is a metal oxide material. According to this structure, the resistance layer made of CrSiO and the upper electrode layer made of CuNi alloy Since a strong adhesion layer is formed between the two, an effect of reducing the contact resistance can be obtained.
本発明の請求項3に記載の発明は、特に、上面電極層をCuにNiを1.6重量%以上35重量%以下の割合で含有させたCuNi合金薄膜で構成したもので、この構成によれば、Cuが有する特徴である高伝導性と、Niが有する特徴である密着性を両立できるため、配線抵抗が小さく、かつ電気的に安定した上面電極層を設けることができるという作用効果が得られる。
In the invention according to
本発明の請求項4に記載の発明は、特に、上面電極層におけるNi含有量を、抵抗層との接続部付近が他の部分に比べて多くなるように構成したもので、この構成によれば、Cuが有する特徴である高伝導性と、Niが有する特徴である抵抗層との接続部(界面)での密着性を両立できるため、配線抵抗がさらに小さくなって電気的に安定した上面電極層を得ることができるという作用効果が得られる。 The invention described in claim 4 of the present invention is particularly configured such that the Ni content in the upper electrode layer is increased in the vicinity of the connection portion with the resistance layer as compared with other portions. For example, high conductivity, which is a characteristic of Cu, and adhesion at the connection portion (interface) with a resistance layer, which is a characteristic of Ni, can be compatible. The effect that an electrode layer can be obtained is obtained.
本発明の請求項5に記載の発明は、特に、抵抗層を基板の上面に設けるとともに、この抵抗層の上面側に上面電極層を設け、かつこの上面電極層は、その厚みを、基板の中央部側に近づくにしたがって薄くなるように構成したもので、この構成によれば、上面電極層による段差が小さくなるため、保護層による上面電極層または抵抗層の被覆性は向上することになり、これにより、保護層からの水分の侵入による抵抗層の酸化を防ぐことができるため、抵抗値変動をより小さくすることができるという作用効果が得られる。 According to the fifth aspect of the present invention, in particular, the resistance layer is provided on the upper surface of the substrate, and the upper surface electrode layer is provided on the upper surface side of the resistance layer. It is configured to become thinner as it approaches the center side. According to this configuration, the step difference due to the upper surface electrode layer is reduced, so that the coverage of the upper surface electrode layer or the resistance layer by the protective layer is improved. As a result, the resistance layer can be prevented from being oxidized due to the intrusion of moisture from the protective layer, so that the effect of reducing the resistance value fluctuation can be obtained.
本発明の請求項6に記載の発明は、特に、基板の上面側に金属材料または金属酸化物材料からなる抵抗層とCuNi合金からなる上面電極層とを互いが電気的に接続されるように形成する工程と、前記抵抗層および上面電極層を覆うように保護層を形成する工程とを備え、前記上面電極層を形成する工程は、スパッタリング法または真空蒸着法による薄膜形成技術を用いて形成するようにしたもので、この製造方法によれば、スパッタリング法または真空蒸着法による薄膜形成技術を用いて上面電極層を形成するようにしているため、印刷により形成する厚膜形成技術と比べて緻密な上面電極層を形成することができ、これにより、抵抗層との密着性がよくなるとともに、抵抗層と上面電極層の接触抵抗もより小さくすることができるという作用効果が得られる。 According to the sixth aspect of the present invention, in particular, a resistance layer made of a metal material or a metal oxide material and an upper electrode layer made of a CuNi alloy are electrically connected to each other on the upper surface side of the substrate. Forming a protective layer so as to cover the resistance layer and the upper electrode layer, and forming the upper electrode layer using a thin film forming technique by sputtering or vacuum evaporation According to this manufacturing method, since the top electrode layer is formed using a thin film formation technique by sputtering or vacuum deposition, compared with a thick film formation technique formed by printing. A dense upper surface electrode layer can be formed, thereby improving the adhesion with the resistance layer and reducing the contact resistance between the resistance layer and the upper surface electrode layer. Use effect is obtained.
本発明の請求項7に記載の発明は、特に、基板の上面側に上面電極層を形成する工程において、基板の温度を200℃以上抵抗層の融点または上面電極層の融点のいずれか低い方の温度未満にしたもので、この製造方法によれば、上面電極層の形成時に上面電極層中のNiが抵抗層に拡散して抵抗層と上面電極層の接触抵抗をより小さくすることができるため、電圧負荷時の抵抗値変動を小さくできるという作用効果が得られる。 In the invention according to claim 7 of the present invention, in particular, in the step of forming the upper electrode layer on the upper surface side of the substrate, the temperature of the substrate is 200 ° C. or higher, whichever is lower of the melting point of the resistance layer or the melting point of the upper electrode layer. According to this manufacturing method, Ni in the upper electrode layer diffuses into the resistance layer when the upper electrode layer is formed, and the contact resistance between the resistance layer and the upper electrode layer can be further reduced. Therefore, there can be obtained an effect that the resistance value fluctuation at the time of voltage load can be reduced.
本発明の請求項8に記載の発明は、特に、基板の上面側に金属材料または金属酸化物材料からなる抵抗層とCuNi合金からなる上面電極層とを互いが電気的に接続されるように形成する工程の後に、250℃以上抵抗層の融点または上面電極層の融点のいずれか低い方の温度未満で加熱処理する工程を付加したもので、この製造方法によれば、250℃以上抵抗層の融点または上面電極層の融点のいずれか低い方の温度未満で加熱処理する工程を付加しているため、この加熱処理により、金属材料または金属酸化物材料からなる抵抗層の抵抗パターンを安定な膜にすることができるという作用効果が得られる。 According to the eighth aspect of the present invention, in particular, a resistance layer made of a metal material or a metal oxide material and an upper electrode layer made of a CuNi alloy are electrically connected to each other on the upper surface side of the substrate. After the step of forming, the step of heat treatment at a temperature lower than the melting point of the resistance layer or the melting point of the upper electrode layer, which is 250 ° C. or higher, is added. Since the heat treatment is performed at a temperature lower than the melting point of the upper electrode layer or the melting point of the upper surface electrode layer, the resistance pattern of the resistance layer made of a metal material or a metal oxide material is stabilized by this heat treatment. The effect that it can be made into a film is obtained.
以上のように本発明の抵抗器は、基板と、この基板の上面側に互いに電気的に接続されるように設けられた抵抗層および上面電極層と、前記抵抗層および上面電極層を覆う保護層とを備え、前記抵抗層を金属材料または金属酸化物材料により構成するとともに、前記上面電極層をCuNi合金により構成しているため、上面電極層中のNiが抵抗層に拡散することになり、これにより、上面電極層と抵抗層との間には強固な密着層が形成され接触抵抗をより小さくすることができるため、電圧負荷時の抵抗値変動を小さくできるという優れた効果を奏するものである。 As described above, the resistor of the present invention includes a substrate, a resistance layer and an upper electrode layer provided on the upper surface side of the substrate, and a protection covering the resistance layer and the upper electrode layer. And the resistance layer is made of a metal material or a metal oxide material, and the upper electrode layer is made of a CuNi alloy, so that Ni in the upper electrode layer diffuses into the resistance layer. As a result, a strong adhesion layer is formed between the upper surface electrode layer and the resistance layer, and the contact resistance can be further reduced, so that an excellent effect that resistance value fluctuation at the time of voltage load can be reduced can be achieved. It is.
(実施の形態1)
以下、実施の形態1を用いて、本発明の特に請求項1〜4、6〜8に記載の発明について説明する。
(Embodiment 1)
Hereinafter, the first to fourth aspects of the present invention will be described with reference to the first embodiment.
図1は本発明の実施の形態1における抵抗器の断面図である。 FIG. 1 is a cross-sectional view of a resistor according to Embodiment 1 of the present invention.
図1において、11はアルミナ等の絶縁材料からなる基板である。12は前記基板11の上面に設けられた金属酸化物材料からなる抵抗層で、この抵抗層12を構成する金属酸化物材料としてはCrSiO,CrSiO2,WSiO,WSiO2等が抵抗値安定性の点で好ましい。13は前記抵抗層12の上面側に位置して、抵抗層12と電気的に接続されるように前記基板11の上面に設けられたCuNi合金からなる一対の上面電極層である。14は前記抵抗層12と上面電極層13の一部を覆うように設けられたSiO2,Al2O3等の無機系材料からなる保護層である。15は少なくとも保護層14を覆うように設けられたエポキシ樹脂等からなる樹脂系の保護層である。16は前記基板11の裏面から側面にかけて設けられた端面電極層で、この端面電極層16は少なくとも前記上面電極層13と電気的に接続されているもので、Cr系、NiCr系、CuNi系等の金属材料により構成されている。17は前記端面電極層16と上面電極層13の露出部を覆うように設けられたニッケルめっき層である。18はニッケルめっき層17を覆うように設けられたはんだめっき層またはすずめっき層である。
In FIG. 1, reference numeral 11 denotes a substrate made of an insulating material such as alumina.
上記構成において、上面電極層13を構成するCuNi合金は、添加材料であるNiが合金薄膜主元素のCuおよび抵抗層12を構成するCr,W等の金属元素に対して均一に溶け合うという全率固溶体を構成するため、CuNi合金からなる上面電極層13と抵抗層12の界面にはNiが拡散することになり、これにより、界面に強固な密着層が形成されるため、抵抗層12に対する上面電極層13の密着性の向上が図れる。
In the above configuration, the CuNi alloy constituting the
本発明の実施の形態1において、上面電極層13に用いたCuNi合金はCuにNiを少なくとも1.6重量%含有させれば、抵抗層12との密着性が良くなるが、Ni含有量が1.6重量%以上で、かつ35重量%以下であれば、配線抵抗を小さくできるとともに、良好な密着性を得ることができるため、抵抗値変動の小さい安定した抵抗器が得られ、さらに良い。
In the first embodiment of the present invention, the CuNi alloy used for the
また、上面電極層13を、CuターゲットとNiターゲットを個別にスパッタリングすることにより形成すれば、上面電極層13は抵抗層12との接続部(界面)に近づくにしたがってNi含有量が増加する傾斜組成となるため、配線抵抗をさらに小さくできるとともに、良好な密着性を得ることができる。なお、この場合、上面電極層13におけるNi含有量は、抵抗層12との接続部付近が他の部分に比べて多くなるように構成すれば、上記した効果が得られるものである。
Further, if the
さらに、抵抗層12はCrSiOで構成するのが最も好ましく、Crが60重量%以上で、かつ90重量%以下であれば、抵抗層12のCr原子と上面電極層13のNi原子が十分に強固な密着層を形成し、接触抵抗を小さくすることができるため、抵抗値変動の小さい安定した抵抗器が得られ、さらに良い。
Further, the
以上のように構成された本発明の実施の形態1における抵抗器について、次にその製造方法を図面を参照しながら説明する。 Next, a manufacturing method of the resistor according to the first embodiment of the present invention configured as described above will be described with reference to the drawings.
図2は本発明の実施の形態1における抵抗器の工程図である。まず、耐熱性および絶縁性に優れたアルミナを含有した基板11を受け入れる(工程A)。 FIG. 2 is a process diagram of the resistor in the first embodiment of the present invention. First, the board | substrate 11 containing the alumina excellent in heat resistance and insulation is received (process A).
次に、Crを75重量%含有したCrSiOターゲットを用い、スパッタリング法により、基板11の全面に抵抗層12を形成する(工程B)。
Next, the
次に、抵抗層12を所定の抵抗パターン形状に整形するために、半導体で一般に行われるフォトエッチングを行う(工程C)。
Next, in order to shape the
次に、Niを1.6重量%含有したCuNi合金材料からなる金属ターゲットを用い、スパッタリング法により、ヒータ等により200℃以上に加熱した基板11の表面に抵抗パターン形状の抵抗層12と電気的に接続されるように一対の上面電極層13を形成する。尚、基板11の温度は、高い方がNiが拡散し易く、この点において好ましいが、抵抗層12や上面電極層13の融点以上にするとこれらが溶けてしまい所定の形状を得ることができなくなってしまうので、これらの融点未満にする必要がある(工程D)。
Next, using a metal target made of a CuNi alloy material containing 1.6% by weight of Ni, a
次に、スパッタリング法やCVD法等により、抵抗層12と上面電極層13の一部を覆うようにSiO2やAl2O3等の無機質からなる保護層14を形成する(工程E)。
Next, a protective layer 14 made of an inorganic material such as SiO 2 or Al 2 O 3 is formed by a sputtering method, a CVD method, or the like so as to cover a part of the
次に、抵抗パターンを安定な膜にするために真空中または大気中などで250℃以上の温度で加熱処理を行う。なお、加熱処理温度は高い方が抵抗層12の抵抗体パターンが安定するので、この点において好ましいが、抵抗層12や上面電極層13の融点以上にするとこれらが溶けてしまうので、融点未満の温度にする必要がある(工程F)。
Next, heat treatment is performed at a temperature of 250 ° C. or higher in vacuum or in the air in order to make the resistance pattern a stable film. A higher heat treatment temperature stabilizes the resistor pattern of the
次に、抵抗層12の抵抗値を所定の値に修正するためにYAGレーザ等のトリミングにより、抵抗値修正を行う(工程G)。
Next, in order to correct the resistance value of the
次に、抵抗値修正を行った抵抗層12を保護するために、エポキシ樹脂等からなる樹脂ペーストをスクリーン印刷した後、基板11上に強固に密着させるために、ベルト式連続硬化炉によって約200℃で、約30分熱硬化して、樹脂系の保護層15を形成する(工程H)。
Next, in order to protect the
次に、基板11の裏面から側面にかけて上面電極層13と電気的に接続されるように、スパッタリング法等により、NiCr系金属からなる端面電極層16を形成する(工程I)。
Next, the end
最後に、はんだ付け時の電極食われを防止するため、上面電極層13、端面電極層16の表面にニッケルめっきを施した後、はんだめっきまたはすずめっきを施すことにより、ニッケルめっき層、はんだめっき層またはすずめっき層18を順次形成する(工程J)。
Finally, in order to prevent electrode erosion during soldering, nickel plating is applied to the surfaces of the upper
これらの製造工程により、本発明の実施の形態1における抵抗器は製造される。 Through these manufacturing steps, the resistor in the first embodiment of the present invention is manufactured.
以上のように構成、かつ製造された抵抗器について、次にその特性等を説明する。 Next, characteristics and the like of the resistor configured and manufactured as described above will be described.
図3は、本発明の実施の形態1における抵抗器と従来の抵抗器について、高温負荷寿命試験(70℃、1000時間、定格電圧を1.5時間ON−0.5時間OFFするサイクルで印加)をした結果を示した図である。 FIG. 3 shows the high temperature load life test (70 ° C., 1000 hours, 1.5 hours ON-0.5 hours OFF cycle for the resistor in the first embodiment of the present invention and the conventional resistor) It is the figure which showed the result of doing.
図3において、横軸は試験時間、縦軸は抵抗値変化率であり、図3中の白抜きの点は本発明の実施の形態1における抵抗器、黒で塗りつぶした点は従来の抵抗器を示している。また、各点において、縦方向に引いている直線は、試験した抵抗値のばらつきを示している。 In FIG. 3, the horizontal axis represents the test time, and the vertical axis represents the resistance value change rate. The white dots in FIG. 3 are the resistors in Embodiment 1 of the present invention, and the black dots are the conventional resistors. Is shown. Further, at each point, a straight line drawn in the vertical direction indicates variation in the resistance value tested.
この図3から明らかなように、本発明の実施の形態1における抵抗器は従来の抵抗器と比較して、電圧負荷時の抵抗値変動を小さくすることができるとともに、ばらつきも小さくすることができた。 As can be seen from FIG. 3, the resistor according to the first embodiment of the present invention can reduce the fluctuation of the resistance value at the time of voltage load and reduce the variation as compared with the conventional resistor. did it.
上記した本発明の実施の形態1における抵抗器においては、抵抗層12を金属酸化物材料であるCrSiOにより構成し、かつ前記上面電極層13をCuNi合金により構成しているため、上面電極層13中のNiが抵抗層12に拡散することになり、これにより、上面電極層13と抵抗層12との間には強固な密着層が形成され接触抵抗をより小さくすることができるため、電圧負荷時の抵抗値変動が小さい安定した抵抗器を得ることができるという効果を奏するものである。
In the resistor according to the first embodiment of the present invention described above, the
なお、上記本発明の実施の形態1においては、上面電極層13を抵抗層12の上側に重畳するように構成しているが、上面電極層13を基板11の上面に形成し、そしてこの上面電極層13の上側に抵抗層12を重畳するように構成しても良いものである。
In the first embodiment of the present invention, the
また、上記本発明の実施の形態1においては、抵抗層12をCrSiO薄膜からなる金属酸化物材料により構成したものについて説明したが、抵抗層12をNiCr系薄膜やCrSi系薄膜等の金属材料で構成した場合でも、上面電極層13中のNiが抵抗層12に拡散するため、本発明の実施の形態1と同様の効果が得られるものである。
In the first embodiment of the present invention, the
(実施の形態2)
以下、実施の形態2を用いて、本発明の特に請求項5に記載の発明について説明する。図4は本発明の実施の形態2における抵抗器の断面図である。本発明の実施の形態2において、上記した本発明の実施の形態1と同様の構成については同一符号を付し、その詳細な説明は省略する。
(Embodiment 2)
Hereinafter, the invention according to claim 5 of the present invention will be described using the second embodiment. FIG. 4 is a cross-sectional view of the resistor according to the second embodiment of the present invention. In the second embodiment of the present invention, the same components as those in the first embodiment of the present invention described above are denoted by the same reference numerals, and detailed description thereof is omitted.
本発明の実施の形態2と上記した本発明の実施の形態1との相違点は、上面電極層13の形状が違うもので、すなわち、本発明の実施の形態2は、上面電極層13の厚みを、基板11の中央部側に近づくにしたがって薄くなるように構成したものである。
The difference between the second embodiment of the present invention and the first embodiment of the present invention is that the shape of the
このような構成にすれば、上面電極層13による段差が小さくなるため、保護層14による上面電極層13または抵抗層12の被覆性は向上することになり、これにより、保護層14からの水分の侵入による抵抗層12の酸化を防ぐことができるため、圧電負荷時に起こりやすい抵抗層12の酸化による抵抗値変動や、Na+,K+,Cl-等の腐食性の高いイオンが存在する場合に起こりやすい電解腐食による断線不良モードも抑制することができ、これにより、少なくとも耐熱性、耐湿性または電圧負荷時において、さらに抵抗値変動が小さくなるという効果を奏するものである。
With such a configuration, the level difference due to the upper
また、本発明の実施の形態2において、上記した本発明の実施の形態1と同様、上面電極層13におけるNi含有量を、抵抗層12との接続部付近が他の部分に比べて多くなるように構成すれば、Cuが有する特徴である高伝導性と、Niが有する特徴である抵抗層12との接続部(界面)での密着性を両立できるため、配線抵抗がさらに小さくなって電気的に安定した上面電極層13を得ることができるものである。
Further, in the second embodiment of the present invention, as in the first embodiment of the present invention described above, the Ni content in the upper
本発明に係る抵抗器およびその製造方法は、電圧負荷時の抵抗値変動を小さくできるもので、電子機器等に適用して有用である。 The resistor and the manufacturing method thereof according to the present invention can reduce the resistance value fluctuation at the time of voltage load, and are useful when applied to an electronic device or the like.
11 基板
12 抵抗層
13 上面電極層
14 保護層
DESCRIPTION OF SYMBOLS 11 Board |
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003429449A JP2005191206A (en) | 2003-12-25 | 2003-12-25 | Resistor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003429449A JP2005191206A (en) | 2003-12-25 | 2003-12-25 | Resistor and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005191206A true JP2005191206A (en) | 2005-07-14 |
Family
ID=34788105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003429449A Pending JP2005191206A (en) | 2003-12-25 | 2003-12-25 | Resistor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005191206A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009152781A1 (en) * | 2008-06-20 | 2009-12-23 | Yang Jinbo | Chip resistor and method of manufacturing the resistor |
| WO2012026121A1 (en) * | 2010-08-26 | 2012-03-01 | パナソニック株式会社 | Overvoltage protection component, and overvoltage protection material for overvoltage protection component |
| JP2012231051A (en) * | 2011-04-27 | 2012-11-22 | Panasonic Corp | Chip resistor and manufacturing method of the same |
| WO2013046779A1 (en) * | 2011-09-28 | 2013-04-04 | 釜屋電機株式会社 | Electrostatic protective component and method for manufacturing same |
| CN106575555A (en) * | 2014-08-18 | 2017-04-19 | 株式会社村田制作所 | Electronic component and method for producing same |
| JP2019096831A (en) * | 2017-11-27 | 2019-06-20 | パナソニックIpマネジメント株式会社 | Resistor |
| KR20210072338A (en) * | 2019-12-09 | 2021-06-17 | 삼성전기주식회사 | Electronic component |
| JP2022023781A (en) * | 2020-07-27 | 2022-02-08 | 禾伸堂企業股▲ふん▼有限公司 | High power resistor and manufacturing method thereof |
| US11992921B2 (en) | 2011-04-05 | 2024-05-28 | Ingersoll-Rand Industrial U.S., Inc. | Impact wrench having dynamically tuned drive components and method thereof |
-
2003
- 2003-12-25 JP JP2003429449A patent/JP2005191206A/en active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009152781A1 (en) * | 2008-06-20 | 2009-12-23 | Yang Jinbo | Chip resistor and method of manufacturing the resistor |
| WO2012026121A1 (en) * | 2010-08-26 | 2012-03-01 | パナソニック株式会社 | Overvoltage protection component, and overvoltage protection material for overvoltage protection component |
| US9001485B2 (en) | 2010-08-26 | 2015-04-07 | Panasonic Intellectual Property Management Co., Ltd. | Overvoltage protection component, and overvoltage protection material for overvoltage protection component |
| US11992921B2 (en) | 2011-04-05 | 2024-05-28 | Ingersoll-Rand Industrial U.S., Inc. | Impact wrench having dynamically tuned drive components and method thereof |
| US12415258B2 (en) | 2011-04-05 | 2025-09-16 | Ingersoll-Rand Industrial U.S., Inc. | Impact wrench having dynamically tuned drive components and method thereof |
| JP2012231051A (en) * | 2011-04-27 | 2012-11-22 | Panasonic Corp | Chip resistor and manufacturing method of the same |
| WO2013046779A1 (en) * | 2011-09-28 | 2013-04-04 | 釜屋電機株式会社 | Electrostatic protective component and method for manufacturing same |
| CN103918144A (en) * | 2011-09-28 | 2014-07-09 | 釜屋电机株式会社 | Electrostatic protective component and method for manufacturing same |
| JP5671149B2 (en) * | 2011-09-28 | 2015-02-18 | 釜屋電機株式会社 | Method for manufacturing electrostatic protection parts |
| KR101572769B1 (en) * | 2011-09-28 | 2015-11-27 | 가마야 덴끼 가부시끼가이샤 | Electrostatic protective component and method for manufacturing same |
| CN106575555A (en) * | 2014-08-18 | 2017-04-19 | 株式会社村田制作所 | Electronic component and method for producing same |
| JPWO2016027692A1 (en) * | 2014-08-18 | 2017-04-27 | 株式会社村田製作所 | Electronic component and method for manufacturing electronic component |
| US9633795B2 (en) | 2014-08-18 | 2017-04-25 | Murata Manufacturing Co., Ltd. | Electronic component and method for manufacturing electronic component |
| JP2019096831A (en) * | 2017-11-27 | 2019-06-20 | パナソニックIpマネジメント株式会社 | Resistor |
| JP7217419B2 (en) | 2017-11-27 | 2023-02-03 | パナソニックIpマネジメント株式会社 | Resistor |
| KR20210072338A (en) * | 2019-12-09 | 2021-06-17 | 삼성전기주식회사 | Electronic component |
| KR102268390B1 (en) * | 2019-12-09 | 2021-06-23 | 삼성전기주식회사 | Electronic component |
| US11276528B2 (en) | 2019-12-09 | 2022-03-15 | Samsung Electro-Mechanics Co., Ltd. | Electronic component |
| JP2022023781A (en) * | 2020-07-27 | 2022-02-08 | 禾伸堂企業股▲ふん▼有限公司 | High power resistor and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7098768B2 (en) | Chip resistor and method for making the same | |
| KR100908345B1 (en) | Chip Resistor and Method of Manufacturing the Same | |
| US6856234B2 (en) | Chip resistor | |
| JPH0235475B2 (en) | ||
| JP2005191206A (en) | Resistor and manufacturing method thereof | |
| US6861941B2 (en) | Chip resistor | |
| WO2017002566A1 (en) | Wiring board and thermal head | |
| JPH11204304A (en) | Resistor and manufacturing method thereof | |
| TWI851954B (en) | Chip resistor structure | |
| JP5835047B2 (en) | Ceramic electronic components | |
| JP3845030B2 (en) | Manufacturing method of chip resistor | |
| CN101133466B (en) | Chip resistor and manufacturing method thereof | |
| JP3665591B2 (en) | Chip resistor | |
| JP2013197002A (en) | Circuit protection element | |
| CN214956229U (en) | High-power precise chip resistor | |
| CN209691684U (en) | Circuit protecting element | |
| JP2000068102A (en) | Resistor | |
| JPH09260106A (en) | Electronic part manufacturing method | |
| JP4295202B2 (en) | Chip component and chip component manufacturing method | |
| JP2014096272A (en) | Circuit protection element | |
| JP7619763B2 (en) | Electronic Components | |
| JP2013206672A (en) | Circuit protection element | |
| CN204537969U (en) | Circuit protecting element | |
| WO2023218710A1 (en) | Chip resistor | |
| WO2022180979A1 (en) | Chip resistor |