[go: up one dir, main page]

JP2005123290A - Thin film transistor and manufacturing method thereof - Google Patents

Thin film transistor and manufacturing method thereof Download PDF

Info

Publication number
JP2005123290A
JP2005123290A JP2003354666A JP2003354666A JP2005123290A JP 2005123290 A JP2005123290 A JP 2005123290A JP 2003354666 A JP2003354666 A JP 2003354666A JP 2003354666 A JP2003354666 A JP 2003354666A JP 2005123290 A JP2005123290 A JP 2005123290A
Authority
JP
Japan
Prior art keywords
thin film
source
resin film
semiconductor layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003354666A
Other languages
Japanese (ja)
Other versions
JP4729843B2 (en
Inventor
Ryuichi Nakamura
隆一 中村
Ryohei Matsubara
亮平 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2003354666A priority Critical patent/JP4729843B2/en
Publication of JP2005123290A publication Critical patent/JP2005123290A/en
Application granted granted Critical
Publication of JP4729843B2 publication Critical patent/JP4729843B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 生産効率が高く、簡便な工程で、かつ安定したゲート絶縁膜を有する薄膜トランジスタ及びその製造方法を提供することにある。
【解決手段】 少なくとも、樹脂フィルム基材からなるゲート絶縁膜の一方の面にゲート電極、他方の面にソース・ドレイン電極および半導体層を形成してなることを特徴とする薄膜トランジスタおよびその製造方法である。また、前記ゲート絶縁膜が、有機物もしくは無機物からなる薄膜層を形成した樹脂フィルムをゲート絶縁膜として用いたことを特徴とする請求項1記載の薄膜トランジスタおよびその製造方法である。
【選択図】図1
PROBLEM TO BE SOLVED To provide a thin film transistor having a stable gate insulating film and a manufacturing method thereof with high production efficiency and a simple process.
A thin-film transistor comprising a gate electrode formed on at least one surface of a gate insulating film made of a resin film substrate, and a source / drain electrode and a semiconductor layer formed on the other surface, and a method of manufacturing the same. is there. 2. The thin film transistor according to claim 1, wherein the gate insulating film is a resin film in which a thin film layer made of an organic material or an inorganic material is formed as the gate insulating film.
[Selection] Figure 1

Description

本発明は薄膜トランジスタおよびその製造方法に関するものである。   The present invention relates to a thin film transistor and a method for manufacturing the same.

近年、電子ペーパーやRFIDタグ等が注目されている。これらにはトランジスタが必要である。しかし、現在のトランジスタ製造プロセスでは真空プロセスとフォトプロセスが必要であり、その製造コストは高い。このため、これらを現実のものとするには、従来のトランジスタよりも安価かつ大量に生産する必要がある。またフレキシブル基材上にトランジスタを形成することも求められている。   In recent years, electronic paper, RFID tags, and the like have attracted attention. These require transistors. However, the current transistor manufacturing process requires a vacuum process and a photo process, and its manufacturing cost is high. Therefore, in order to make them real, it is necessary to produce them at a lower cost and in a larger amount than conventional transistors. There is also a demand for forming a transistor on a flexible substrate.

このため印刷法を用いたトランジスタ、特には有機トランジスタが注目されている(例えば特許文献1参照)。この方法が注目されているのは、以下の理由による。   For this reason, a transistor using a printing method, in particular, an organic transistor has attracted attention (for example, see Patent Document 1). This method is attracting attention for the following reasons.

低温での加工が可能であるので基材に樹脂フィルムを用いることが可能である。また、半導体が有機物であるので、これを溶媒に溶解した溶液を印刷インキと同様に用いた印刷法での加工が可能である。このため基材として樹脂フィルムを用い、これをロール状で製造装置に供給する、いわゆるロール・トゥ・ロールプロセスでの印刷法による製造が可能である。したがって、トランジスタを安価かつ大量に製造できる。   Since processing at a low temperature is possible, a resin film can be used for the substrate. Further, since the semiconductor is an organic substance, it can be processed by a printing method using a solution obtained by dissolving the semiconductor in a solvent in the same manner as the printing ink. For this reason, a resin film is used as a base material, and this can be manufactured by a printing method in a so-called roll-to-roll process in which the film is supplied in a roll form to a manufacturing apparatus. Therefore, a large number of transistors can be manufactured at low cost.

半導体として有機物を用いた薄膜トランジスタの製法として、ゲート絶縁膜については、基板としてシリコンを用い、その熱酸化膜をゲート絶縁膜として用いた報告が多く、少数の溶液プロセスによりゲート絶縁膜を用いた例でもその方法はスピンコートについてのものが多い。その理由は、スピンコートでは、ゲート絶縁膜として必要な1マイクロメートル程度あるいはそれ以下の厚さの薄膜を容易に得ることが可能だからである。   As a method of manufacturing a thin film transistor using an organic substance as a semiconductor, there are many reports using a silicon as a substrate and a thermal oxide film as a gate insulating film for a gate insulating film, and an example using a gate insulating film by a small number of solution processes. However, there are many methods for spin coating. The reason is that in spin coating, it is possible to easily obtain a thin film having a thickness of about 1 micrometer or less necessary as a gate insulating film.

しかし、スピンコートではロール・トゥ・ロールプロセスへの適用は困難であり、それ以外の方法でゲート絶縁膜を形成することが必要となる。ただしこの場合、以下のような制約事項がある。   However, spin coating is difficult to apply to a roll-to-roll process, and it is necessary to form a gate insulating film by other methods. However, in this case, there are the following restrictions.

すなわち、電極形成を印刷法で行おうとすると、現状ではスクリーン印刷法が最適であるが、その場合、電極材料の導電性および断線を回避するといった実用上の観点から、その厚さは10から20ミクロンとすることが通常求められる。   That is, when the electrode is formed by the printing method, the screen printing method is optimal at present. In this case, the thickness is 10 to 20 from the practical viewpoint of avoiding the conductivity and disconnection of the electrode material. It is usually required to be micron.

したがってこのような場合、すなわちゲート電極を所定の基材にスクリーン印刷で形成した場合、その表面にゲート絶縁膜をピンホールなく均一な膜厚で形成する必要があるが、ゲート電極の膜厚が厚いことによる基板表面の凹凸に追従するためには、ゲート絶縁膜の厚さをゲート電極と同程度にする必要がある。   Therefore, in this case, that is, when the gate electrode is formed on a predetermined substrate by screen printing, it is necessary to form a gate insulating film on the surface with a uniform film thickness without a pinhole. In order to follow the unevenness of the substrate surface due to the thickness, the thickness of the gate insulating film needs to be the same as that of the gate electrode.

しかし、この場合ゲート絶縁膜が厚くなりすぎるため、実際に薄膜トランジスタを構成できたとしても、それを動作させるためのゲート電圧が非常に高くなるため、現実的には利用が困難である。   However, in this case, since the gate insulating film becomes too thick, even if the thin film transistor can be actually formed, the gate voltage for operating the thin film transistor becomes very high, so that it is practically difficult to use.

これを回避する手段のひとつとして、ゲート絶縁膜としてあらかじめ製膜された樹脂フィルムを用いることが考えられる。   As one means for avoiding this, it is conceivable to use a resin film formed in advance as a gate insulating film.

そして実際にその手段で有機トランジスタを作製した研究報告として、非特許文献1、2などがあげられる。   Non-patent documents 1 and 2 are examples of research reports for actually producing organic transistors by that means.

しかし、これらの研究においても半導体や電極については真空プロセスやフォトプロセスを用いており、結果的には高コストのトランジスタ作製プロセスとなっている。また、具体的なロール・トゥ・ロールプロセスについての言及はされていない。
特開2003−249656号公報 Garnier他 Science 第265巻 1884ページから1886ページ (1994年) Bonfiglio他 Applied Physics Letters 第82巻 20号 3550ページから3552ページ (2003年)
However, in these studies, vacuum processes and photo processes are used for semiconductors and electrodes, resulting in a high-cost transistor manufacturing process. There is no mention of a specific roll-to-roll process.
JP 2003-249656 A Garnier et al. Science Vol. 265, pages 1884 to 1886 (1994) Bonfiglio et al. Applied Physics Letters Vol. 82 No. 20 pages 3550 to 3552 (2003)

本発明はそのような課題の解決のためになされたものであり、生産効率が高く、簡便な工程で、かつ安定したゲート絶縁膜を有する薄膜トランジスタ及びその製造方法を提供することにある。   The present invention has been made to solve such a problem, and it is an object of the present invention to provide a thin film transistor having a stable gate insulating film with a high production efficiency, a simple process, and a method for manufacturing the same.

請求項1の発明は、ゲート絶縁膜の一方の面に形成したゲート電極、他方の面に形成したソース・ドレイン電極および半導体層により構成される薄膜トランジスタにおいて、該ゲート絶縁膜として樹脂フィルム基材を用いたことを特徴とする薄膜トランジスタである。   The invention of claim 1 is a thin film transistor comprising a gate electrode formed on one surface of a gate insulating film, a source / drain electrode formed on the other surface, and a semiconductor layer, wherein a resin film substrate is used as the gate insulating film. A thin film transistor characterized by being used.

請求項2の発明は、前記ゲート絶縁膜として用いた樹脂フィルム基材が、有機物もしくは無機物からなる薄膜層を形成した樹脂フィルムであることを特徴とする請求項1記載の薄膜トランジスタである。   The invention according to claim 2 is the thin film transistor according to claim 1, wherein the resin film substrate used as the gate insulating film is a resin film in which a thin film layer made of an organic or inorganic material is formed.

請求項3の発明は、さらに、樹脂フィルム基材の一方の面に支持基材と貼り合わせたことを特徴とする請求項1または2記載の薄膜トランジスタである。   The invention according to claim 3 is the thin film transistor according to claim 1 or 2, wherein the support substrate is bonded to one surface of the resin film substrate.

請求項4の発明は、少なくとも、ゲート絶縁膜の一方の面にゲート電極、他方の面にソース・ドレイン電極および半導体層を形成する工程を含む薄膜トランジスタの製造法において、該ゲート絶縁膜として樹脂フィルム基材を用いることを特徴とする薄膜トランジスタの製造法である。   According to a fourth aspect of the present invention, there is provided a method of manufacturing a thin film transistor including a step of forming a gate electrode on one surface of a gate insulating film and a source / drain electrode and a semiconductor layer on the other surface. A thin film transistor manufacturing method characterized by using a base material.

請求項5の発明は、少なくとも、ゲート絶縁膜の一方の面にゲート電極、他方の面にソース・ドレイン電極および半導体層を形成する工程を含む薄膜トランジスタの製造法において、該ゲート絶縁膜として樹脂フィルム基材を用い、該樹脂フィルム基材の一方の面にソース・ドレイン電極および半導体層を形成し、樹脂フィルム基材のもう一方の面に、あらかじめ他の支持基材上に設けたゲート電極と対向、貼り合わせることにより、ゲート電極を形成させてなることを特徴とする薄膜トランジスタの製造方法である。   According to a fifth aspect of the present invention, there is provided a method of manufacturing a thin film transistor including a step of forming a gate electrode on one surface of a gate insulating film and a source / drain electrode and a semiconductor layer on the other surface. Using a base material, a source / drain electrode and a semiconductor layer are formed on one surface of the resin film base material, and a gate electrode previously provided on another support base material on the other surface of the resin film base material, A gate electrode is formed by facing and bonding to form a thin film transistor.

請求項6の発明は、少なくとも、ウェブ状の樹脂フィルム基材を巻き出す工程、巻き出された樹脂フィルムの一方の面にゲート電極、他方の面にソース・ドレイン電極および半導体層を形成する工程、ゲート電極、ソース・ドレイン電極および半導体層の形成された樹脂フィルムを巻き取る工程、を有する薄膜トランジスタの製造方法である。   The invention of claim 6 includes at least a step of unwinding a web-like resin film substrate, a step of forming a gate electrode on one surface of the unrolled resin film, and a source / drain electrode and a semiconductor layer on the other surface. And a step of winding up a resin film on which a gate electrode, a source / drain electrode and a semiconductor layer are formed.

請求項7の発明は、少なくとも、ウェブ状の樹脂フィルム基材を巻き出す工程、巻き出された樹脂フィルムの一方の面にソース・ドレイン電極および半導体層を形成する工程、ソース・ドレイン電極および半導体層の形成された樹脂基材の他方の面に、ゲート電極の形成された他の支持基材のゲート電極形成側を対向、貼り合わせることによりゲート電極を形成させる工程、ゲート電極、ソース・ドレイン電極および半導体層の形成された樹脂フィルムを巻き取る工程、を有する薄膜トランジスタの製造方法である。   The invention of claim 7 includes at least a step of unwinding a web-shaped resin film substrate, a step of forming a source / drain electrode and a semiconductor layer on one surface of the unwound resin film, a source / drain electrode and a semiconductor A step of forming a gate electrode by facing and bonding a gate electrode forming side of another supporting base material on which a gate electrode is formed to the other surface of the resin base material on which the layer is formed, a gate electrode, a source / drain And a step of winding a resin film on which an electrode and a semiconductor layer are formed.

請求項8の発明は、前記ゲート電極、ソース・ドレイン電極、半導体層のうち少なくとも1つを印刷法により設けることを特徴とする請求項4〜7のいずれかに記載の薄膜トランジスタの製造法である。   The invention according to claim 8 is the method of manufacturing a thin film transistor according to any one of claims 4 to 7, wherein at least one of the gate electrode, the source / drain electrode, and the semiconductor layer is provided by a printing method. .

請求項9の発明は、前記ゲート電極、ソース・ドレイン電極、半導体層の全てを印刷法により設けることを特徴とする請求項8記載の薄膜トランジスタの製造方法である。   A ninth aspect of the present invention is the method of manufacturing a thin film transistor according to the eighth aspect, wherein all of the gate electrode, the source / drain electrode, and the semiconductor layer are provided by a printing method.

請求項10の発明は、前記ゲート絶縁膜として用いる樹脂フィルム基材が、有機物もしくは無機物からなる薄膜層を形成した樹脂フィルムであることを特徴とする請求項4〜9のいずれかに記載の薄膜トランジスタの製造方法である。   The invention according to claim 10 is the thin film transistor according to any one of claims 4 to 9, wherein the resin film substrate used as the gate insulating film is a resin film in which a thin film layer made of an organic material or an inorganic material is formed. It is a manufacturing method.

請求項11の発明は、前記樹脂フィルム基材上に、前記ゲート電極、ソース・ドレイン電極、半導体層を形成する際、形成前に樹脂フィルム基材の形成する側の反対の面に、剥離可能な弱粘着性の粘着層を有する支持基材と貼り合わせ、形成後剥離する工程を含むことを特徴とする請求項4または6または8〜10のいずれかに記載の薄膜トランジスタの製造方法である。   According to the eleventh aspect of the present invention, when the gate electrode, the source / drain electrode, and the semiconductor layer are formed on the resin film substrate, the surface can be peeled away from the side opposite to the side on which the resin film substrate is formed. The method for producing a thin film transistor according to any one of claims 4 to 6, further comprising a step of bonding to a supporting substrate having a weak adhesive layer and peeling after forming.

本発明によれば、樹脂フィルム基材をゲート絶縁膜として用いることで、安価で簡便な方法で充分な絶縁性を示し、高性能の薄膜トランジスタとすることができる。また、ロール・トゥ・ロールプロセスでトランジスタを作製できるため、低コストで大量にトランジスタを作製することができる。   According to the present invention, by using a resin film base material as a gate insulating film, a sufficient performance can be obtained by an inexpensive and simple method, and a high-performance thin film transistor can be obtained. In addition, since a transistor can be manufactured by a roll-to-roll process, a large number of transistors can be manufactured at low cost.

本発明では、従来の、基材上にゲート電極、絶縁膜、ソース・ドレイン電極、半導体層を設けるのではなく、絶縁膜に絶縁フィルム基材を用い、これを基材としてゲート電極、ソース・ドレイン電極、半導体層を設けていくことを特徴とする。このようにすることで、安価に製造できる印刷法などを用いて薄膜トランジスタを製造するときでも、絶縁膜が安定した絶縁性を示し、安定した薄膜トランジスタとすることができる。また、従来の、ゲート絶縁膜を成膜する工程を省略することができるので工程を簡略化することができ、効率の良いものとなる。さらに、ロールトゥロール法等を用いてさらに安価に効率よく製造することができる。   In the present invention, a gate electrode, an insulating film, a source / drain electrode, and a semiconductor layer are not provided on a conventional base material, but an insulating film base material is used for the insulating film, and the gate electrode, the source A drain electrode and a semiconductor layer are provided. Thus, even when a thin film transistor is manufactured using a printing method or the like that can be manufactured at low cost, the insulating film exhibits stable insulating properties, and a stable thin film transistor can be obtained. Further, since the conventional step of forming the gate insulating film can be omitted, the step can be simplified and the efficiency can be improved. Furthermore, it can be efficiently manufactured at a lower cost by using a roll-to-roll method or the like.

ゲート絶縁膜に用いる樹脂フィルム基材としては、ポリエステル、ポリイミド、ポリエチレン、ポリプロピレン、ポリエーテルサルフォン、ポリカーボネート等の樹脂フィルムを用いることができるが、コスト及び熱安定性を勘案するとポリエステルフィルムが最良である。   As the resin film substrate used for the gate insulating film, a resin film such as polyester, polyimide, polyethylene, polypropylene, polyethersulfone, and polycarbonate can be used, but the polyester film is the best considering cost and thermal stability. is there.

また、前記樹脂フィルム基材の膜厚は0.1〜2μmの範囲内であることが好ましい。2μmを越えると薄膜トランジスタとして用いるときにゲート電圧を高電圧にしなければ動作しなくなり、事実上使用が困難になる。0.1μmより薄いと基材としての強度を保てなくなる。   Moreover, it is preferable that the film thickness of the said resin film base material exists in the range of 0.1-2 micrometers. If it exceeds 2 μm, it will not operate unless the gate voltage is set to a high voltage when used as a thin film transistor, making it practically difficult to use. If it is thinner than 0.1 μm, the strength as a substrate cannot be maintained.

本発明に用いるゲート電極、ソース・ドレイン電極に使用する電極材料としては、公知の材料を用いることができる。例えば、金、銀、カーボン等を導電性材料として用いた厚膜ペースト、有機金属化合物をペースト化したもの(有機レジネート)、金や銀などのナノ金属粒子をインキ化したもの、あるいはポリアニリン、ポリエチレンジオキシチオフェンのような有機導電材料を用いることができるが、コストと導電性等を考慮すると厚膜ペーストが最適である。   As the electrode material used for the gate electrode and the source / drain electrode used in the present invention, known materials can be used. For example, a thick film paste using gold, silver, carbon, etc. as a conductive material, a paste made of an organometallic compound (organic resinate), an ink made of nanometal particles such as gold or silver, or polyaniline, polyethylene An organic conductive material such as dioxythiophene can be used, but a thick film paste is optimal in consideration of cost, conductivity, and the like.

本発明に用いる半導体層の材料としては、公知の材料を用いることができる。例えば、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体およびそれらの誘導体のような高分子有機半導体材料が利用できる。   As a material of the semiconductor layer used in the present invention, a known material can be used. For example, high molecular organic semiconductor materials such as polythiophene, polyallylamine, fluorenebithiophene copolymers and derivatives thereof can be used.

また、半導体特性を有するカーボンナノチューブあるいはフラーレンのような炭素化合物や半導体ナノ粒子分散液なども半導体材料として活用されることが期待される。   In addition, it is expected that carbon compounds having semiconductor characteristics, such as carbon nanotubes or fullerenes, semiconductor nanoparticle dispersions, and the like are also used as semiconductor materials.

また、本発明では、トランジスタ特性向上のため、樹脂フィルム基材上に、有機物または無機物からなる薄膜層を設けることができる。たとえば半導体材料を配向させるための薄膜を形成する場合にはポリイミド薄膜を形成するのが好適である。   Moreover, in this invention, the thin film layer which consists of organic substance or an inorganic substance can be provided on a resin film base material for transistor characteristic improvement. For example, when forming a thin film for orienting a semiconductor material, it is preferable to form a polyimide thin film.

それ以外にも、配向のためにはオクチルトリクロロシラン(OTS−8)のような単分子膜を形成することができる。また、誘電率を変えるための薄膜材料として、ベンゾシクロブテン、ポリビニルフェノール、二酸化珪素などを用いることができる。   In addition, a monomolecular film such as octyltrichlorosilane (OTS-8) can be formed for alignment. Further, benzocyclobutene, polyvinylphenol, silicon dioxide, or the like can be used as a thin film material for changing the dielectric constant.

また本発明の薄膜トランジスタにはさらに支持基材を張合わせ(ラミネート)することができる。   The thin film transistor of the present invention can be further laminated (laminated) with a supporting substrate.

このような支持基材としては、ポリエステル、ポリイミド、ポリエチレン、ポリプロピレン、ポリエーテルサルフォン、ポリカーボネート等の樹脂フィルムを用いることができるが、コスト及び熱安定性を勘案するとポリエステルフィルムが最良である。   As such a supporting substrate, a resin film such as polyester, polyimide, polyethylene, polypropylene, polyethersulfone, and polycarbonate can be used, but a polyester film is the best considering cost and thermal stability.

ゲート電極、ソース・ドレイン電極、半導体層、有機物または無機物からなる薄膜層を設ける方法として公知の気相法、湿式法を用いることができる。中でも印刷方法を好適に用いることができ、印刷法としては公知の印刷方法、すなわち凸版印刷、凹版(グラビア)印刷、平版そしてスクリーン印刷のような有版印刷、またはインクジェット印刷、静電印刷のような無版印刷を用いることができる。電極形成についてはスクリーン印刷が、半導体層形成にはインクジェット印刷が最良である。また有機物または無機物からなる薄膜層については、フレキソ印刷やグラビア印刷が最良である。   As a method for providing a gate electrode, a source / drain electrode, a semiconductor layer, a thin film layer made of an organic material or an inorganic material, a known vapor phase method or a wet method can be used. Among them, a printing method can be preferably used, and known printing methods such as letterpress printing, intaglio (gravure) printing, plate printing such as lithographic printing and screen printing, or ink jet printing, electrostatic printing, etc. Plateless printing can be used. Screen printing is best for electrode formation, and ink jet printing is best for semiconductor layer formation. For thin film layers made of organic or inorganic materials, flexographic printing and gravure printing are the best.

本発明の薄膜トランジスタはゲート絶縁膜としての樹脂フィルム基材を基材として、ゲート電極、ソース・ドレイン電極、半導体層、さらには有機物または無機物からなる薄膜層を上述したような方法で形成するものである。また、本発明では図1に示すように、ウェブ状の樹脂フィルム基材を巻き出し、一方の面にゲート電極、他方の面にソース・ドレイン電極、半導体層を設ける、いわゆるロールトゥロール法を用いて製造することができる。   The thin film transistor of the present invention is formed by using the resin film base material as a gate insulating film as a base material, and forming a gate electrode, a source / drain electrode, a semiconductor layer, and a thin film layer made of an organic or inorganic material by the method described above. is there. In the present invention, as shown in FIG. 1, a so-called roll-to-roll method is employed in which a web-shaped resin film substrate is unwound and a gate electrode is provided on one surface, and source / drain electrodes and a semiconductor layer are provided on the other surface. Can be used.

さらに、図4に示すように、ロールトゥロール法により樹脂フィルム基材上にゲート電極、ソース・ドレイン電極、半導体層を形成する際、形成する前に樹脂フィルム基材の形成する側とは反対側に剥離可能な弱粘着性の粘着層を有する支持体を貼り合わせ、形成後剥離することもできる。   Furthermore, as shown in FIG. 4, when forming a gate electrode, a source / drain electrode, and a semiconductor layer on a resin film substrate by a roll-to-roll method, it is opposite to the side on which the resin film substrate is formed before the formation. A support having a weak adhesive layer that can be peeled to the side can be bonded together and peeled off after formation.

また、図5に示すように、ウェブ状の樹脂フィルム基材を巻き出し、一方の面にソース・ドレイン電極、半導体層を設け、もう一方の面に、ゲート電極を有しゲート電極側に支持基材を対向させ、支持基材ごと貼り合わせることによりゲート電極を形成することもできる。   In addition, as shown in FIG. 5, a web-shaped resin film substrate is unwound, source / drain electrodes and a semiconductor layer are provided on one side, and a gate electrode is provided on the other side and supported on the gate electrode side. A gate electrode can also be formed by making a base material oppose and bonding together a support base material.

図1に示すように、樹脂フィルム基材(ゲート絶縁膜10)として厚さ1.2μmのポリエステルフィルム10(東レ ルミラー C12)をロール状で印刷装置に供給し、これに銀及びカーボンを導電材料とするポリマー厚膜ペースト20(アサヒ化学研究所)をスクリーン印刷機30を用いて印刷した。これを乾燥炉40を用い、150℃で30分間加熱硬化させてゲート電極51を形成した。   As shown in FIG. 1, a 1.2 μm thick polyester film 10 (Toray mirror C12) as a resin film substrate (gate insulating film 10) is supplied in a roll form to a printing apparatus, and silver and carbon are supplied to the conductive material. The polymer thick film paste 20 (Asahi Chemical Laboratory) was printed using a screen printer 30. This was heated and cured at 150 ° C. for 30 minutes using a drying furnace 40 to form a gate electrode 51.

しかるのちその裏面に同様にポリマー厚膜ペースト20をスクリーン印刷機30で印刷、硬化させてソース・ドレイン電極52を形成した。   Thereafter, the polymer thick film paste 20 was similarly printed on the back surface of the screen printing machine 30 and cured to form the source / drain electrodes 52.

しかるのちソース・ドレイン電極52上に半導体溶液60としてポリチオフェン誘導体のアニソール溶液をインクジェット装置70により滴下して大気中100℃で乾燥させ、半導体層53を得た。   After that, an anisole solution of a polythiophene derivative was dropped as a semiconductor solution 60 on the source / drain electrode 52 by the ink jet apparatus 70 and dried at 100 ° C. in the atmosphere to obtain a semiconductor layer 53.

この結果、図2に示すようになポリエステルフィルム10をゲート絶縁膜とした薄膜トランジスタ50を作製できた。その電気特性を測定したところ、図3に示す結果を得た。   As a result, a thin film transistor 50 having a polyester film 10 as a gate insulating film as shown in FIG. 2 was produced. When the electrical characteristics were measured, the results shown in FIG. 3 were obtained.

図4に示すように樹脂フィルム基材(ゲート絶縁膜10)として、厚さ1.2μmのポリエステルフィルム(東レ ルミラー C12)を用い、これに厚さ100ミクロンの弱粘着フィルム(日立化成 ヒタレックス粘着フィルム)をラミネートして支持体80とした。しかるのち銀及びカーボンを導電材料とするポリマー厚膜ペースト20(アサヒ化学研究所)をスクリーン印刷機30を用いて印刷した。印刷後150℃で30分間加熱して硬化させてゲート電極51を形成し、しかるのち、支持体80を引き剥がした。   As shown in FIG. 4, a polyester film (Toray Mirror C12) with a thickness of 1.2 μm is used as the resin film substrate (gate insulating film 10), and a weak adhesive film (Hitachi Chemical Hitarex adhesive film) with a thickness of 100 microns. ) Was laminated to obtain a support 80. Thereafter, a polymer thick film paste 20 (Asahi Chemical Research Laboratories) using silver and carbon as conductive materials was printed using a screen printer 30. After printing, the film was heated and cured at 150 ° C. for 30 minutes to form the gate electrode 51, and then the support 80 was peeled off.

続いてゲート絶縁膜10のゲート電極形成面に支持体80をラミネートしたのちに、ポリマー厚膜ペースト20をスクリーン印刷機30で印刷、加熱硬化させてソース・ドレイン電極52を形成した。   Subsequently, after laminating the support 80 on the gate electrode forming surface of the gate insulating film 10, the polymer thick film paste 20 was printed by a screen printer 30 and heat-cured to form the source / drain electrodes 52.

しかるのちソース・ドレイン電極52上に半導体溶液60としてポリチオフェン誘導体のアニソール溶液をインクジェット装置70により滴下して大気中100℃で乾燥させて半導体層53を形成し、しかるのち支持体80を引き剥がして図2に示すような薄膜トランジスタ50を得た。   Thereafter, an anisole solution of a polythiophene derivative is dropped as a semiconductor solution 60 on the source / drain electrode 52 by the ink jet apparatus 70 and dried at 100 ° C. in the atmosphere to form the semiconductor layer 53, and then the support 80 is peeled off. A thin film transistor 50 as shown in FIG. 2 was obtained.

図5に示すように樹脂フィルム機材(ゲート絶縁膜10)を構成する樹脂フィルムとして厚さ1.2ミクロンのポリエステルフィルム(東レ ルミラー C12)を用いた
このフィルム上にフレキソ印刷機90を用いて半導体の配向膜100を形成するためのポリイミド樹脂を塗布、乾燥して、厚さ0.5マイクロメートルの薄膜を形成し、これにバフ110を用いてラビング処理を行い配向膜100を形成した。
As shown in FIG. 5, a 1.2 micron thick polyester film (Toray mirror C12) was used as the resin film constituting the resin film equipment (gate insulating film 10). A polyimide resin for forming the alignment film 100 was applied and dried to form a thin film having a thickness of 0.5 μm, and a rubbing process was performed using the buff 110 to form the alignment film 100.

しかるのち、半導体溶液60としてポリチオフェン誘導体のアニソール溶液をインクジェット装置70を用いて印刷し、100℃に加熱した。この結果、配向膜の作用により配向した半導体層53を形成した。   Thereafter, an anisole solution of a polythiophene derivative was printed as the semiconductor solution 60 using the inkjet device 70 and heated to 100 ° C. As a result, an oriented semiconductor layer 53 was formed by the action of the orientation film.

しかるのち銀及びカーボンを導電材料とするポリマー厚膜ペースト20(アサヒ化学研究所)をスクリーン印刷機30を用いて印刷した。印刷後150℃で30分間加熱して硬化させてソース・ドレイン電極52を形成した。   Thereafter, a polymer thick film paste 20 (Asahi Chemical Research Laboratories) using silver and carbon as conductive materials was printed using a screen printer 30. After printing, the source / drain electrode 52 was formed by heating at 150 ° C. for 30 minutes to cure.

これとは別に他の支持基材(支持体80 厚さ100μmのポリエステルフィルム120(東レ ルミラー))上に銀及びカーボンを導電材料とするポリマー厚膜ペースト20(アサヒ化学研究所)をスクリーン印刷機30を用いて印刷した。印刷後150℃で30分間加熱して硬化させてゲート電極51を形成した。  Separately, a polymer thick film paste 20 (Asahi Chemical Research Laboratories) using silver and carbon as a conductive material on another supporting substrate (polyester film 120 (Toray mirror) having a thickness of 100 μm for the supporting body 80) is screen printer. 30 was used for printing. After printing, the gate electrode 51 was formed by heating at 150 ° C. for 30 minutes to cure.

しかるのち、これに接着剤130をグラビア印刷機140で塗布し、前記半導体層53及びソース・ドレイン電極52が印刷されたフィルムとゲート電極を印刷したフィルムを位置あわせしたのち貼り合わせて図6に示すような薄膜トランジスタ150を得た。   Thereafter, an adhesive 130 is applied to the film by a gravure printing machine 140, the film on which the semiconductor layer 53 and the source / drain electrodes 52 are printed and the film on which the gate electrodes are printed are aligned and bonded to each other in FIG. A thin film transistor 150 as shown was obtained.

本発明の一実施例にかかる工程の概略図であるIt is the schematic of the process concerning one Example of this invention. 本発明の一実施例にかかる薄膜トランジスタの構成を示した断面図であるIt is sectional drawing which showed the structure of the thin-film transistor concerning one Example of this invention. 本発明により作製されたトランジスタの特性評価結果の一例であるIt is an example of the characteristic evaluation result of the transistor produced by this invention 本発明の一実施例にかかる工程の概略図であるIt is the schematic of the process concerning one Example of this invention. 本発明の一実施例にかかる工程の概略図であるIt is the schematic of the process concerning one Example of this invention. 本発明の一実施例にかかる薄膜トランジスタの構成を示した断面図であるIt is sectional drawing which showed the structure of the thin-film transistor concerning one Example of this invention.

符号の説明Explanation of symbols

10・・・ ゲート絶縁膜
20・・・ ポリマー厚膜ペースト
30・・・ スクリーン印刷機
40・・・ 乾燥炉
50・・・ 薄膜トランジスタ
51・・・ ゲート電極
52・・・ ソース・ドレイン電極
53・・・ 半導体層
60・・・ 半導体溶液
70・・・ インクジェット装置
80・・・ 支持体
90・・・ フレキソ印刷機
100・・・配向膜
110・・・バフ
120・・・ポリエステルフィルム
130・・・粘着剤
140・・・グラビア印刷機
150・・・薄膜トランジスタ
DESCRIPTION OF SYMBOLS 10 ... Gate insulating film 20 ... Polymer thick film paste 30 ... Screen printer 40 ... Drying furnace 50 ... Thin film transistor 51 ... Gate electrode 52 ... Source-drain electrode 53 ... Semiconductor layer 60 ... Semiconductor solution 70 ... Inkjet device 80 ... Support 90 ... Flexographic printing machine 100 ... Alignment film
110 ... Buff
120 ... Polyester film
130 ... Adhesive
140 ... Gravure printing machine
150 ... Thin film transistor

Claims (11)

ゲート絶縁膜の一方の面に形成したゲート電極、他方の面に形成したソース・ドレイン電極および半導体層により構成される薄膜トランジスタにおいて、該ゲート絶縁膜として樹脂フィルム基材を用いたことを特徴とする薄膜トランジスタ。   A thin film transistor comprising a gate electrode formed on one surface of a gate insulating film, a source / drain electrode formed on the other surface, and a semiconductor layer, wherein a resin film substrate is used as the gate insulating film Thin film transistor. 前記ゲート絶縁膜として用いた樹脂フィルム基材が、有機物もしくは無機物からなる薄膜層を形成した樹脂フィルムであることを特徴とする請求項1記載の薄膜トランジスタ。   2. The thin film transistor according to claim 1, wherein the resin film substrate used as the gate insulating film is a resin film in which a thin film layer made of an organic material or an inorganic material is formed. さらに、樹脂フィルム基材の一方の面に支持基材と貼り合わせたことを特徴とする請求項1または2記載の薄膜トランジスタ。   3. The thin film transistor according to claim 1, further comprising a support base material bonded to one surface of the resin film base material. 少なくとも、ゲート絶縁膜の一方の面にゲート電極、他方の面にソース・ドレイン電極および半導体層を形成する工程を含む薄膜トランジスタの製造法において、該ゲート絶縁膜として樹脂フィルム基材を用いることを特徴とする薄膜トランジスタの製造法。   In a thin film transistor manufacturing method including a step of forming a gate electrode on one surface of a gate insulating film and a source / drain electrode and a semiconductor layer on the other surface, a resin film substrate is used as the gate insulating film A method of manufacturing a thin film transistor. 少なくとも、ゲート絶縁膜の一方の面にゲート電極、他方の面にソース・ドレイン電極および半導体層を形成する工程を含む薄膜トランジスタの製造法において、該ゲート絶縁膜として樹脂フィルム基材を用い、該樹脂フィルム基材の一方の面にソース・ドレイン電極および半導体層を形成し、樹脂フィルム基材のもう一方の面に、あらかじめ他の支持基材上に設けたゲート電極と対向、貼り合わせることにより、ゲート電極を形成させてなることを特徴とする薄膜トランジスタの製造方法。   In a method of manufacturing a thin film transistor including a step of forming a gate electrode on one surface of a gate insulating film and a source / drain electrode and a semiconductor layer on the other surface, a resin film substrate is used as the gate insulating film, and the resin By forming source / drain electrodes and a semiconductor layer on one surface of the film substrate, facing the gate electrode provided on the other support substrate in advance, and bonding the other surface of the resin film substrate, A method of manufacturing a thin film transistor, comprising forming a gate electrode. 少なくとも、ウェブ状の樹脂フィルム基材を巻き出す工程、巻き出された樹脂フィルムの一方の面にゲート電極、他方の面にソース・ドレイン電極および半導体層を形成する工程、ゲート電極、ソース・ドレイン電極および半導体層の形成された樹脂フィルムを巻き取る工程、を有する薄膜トランジスタの製造方法。   At least a step of unwinding a web-shaped resin film substrate, a step of forming a gate electrode on one side of the unwound resin film, a source / drain electrode and a semiconductor layer on the other side, a gate electrode, a source / drain A method for producing a thin film transistor, comprising: winding a resin film on which an electrode and a semiconductor layer are formed. 少なくとも、ウェブ状の樹脂フィルム基材を巻き出す工程、巻き出された樹脂フィルムの一方の面にソース・ドレイン電極および半導体層を形成する工程、ソース・ドレイン電極および半導体層の形成された樹脂基材の他方の面に、ゲート電極の形成された他の支持基材のゲート電極形成側を対向、貼り合わせることによりゲート電極を形成させる工程、ゲート電極、ソース・ドレイン電極および半導体層の形成された樹脂フィルムを巻き取る工程、を有する薄膜トランジスタの製造方法。   At least a step of unwinding a web-shaped resin film substrate, a step of forming a source / drain electrode and a semiconductor layer on one surface of the unwound resin film, a resin base on which the source / drain electrode and the semiconductor layer are formed A step of forming a gate electrode on the other surface of the material by facing and bonding the gate electrode forming side of another supporting base material on which the gate electrode is formed, and forming a gate electrode, a source / drain electrode, and a semiconductor layer A method for producing a thin film transistor, comprising the step of winding up a resin film. 前記ゲート電極、ソース・ドレイン電極、半導体層のうち少なくとも1つを印刷法により設けることを特徴とする請求項4〜7のいずれかに記載の薄膜トランジスタの製造法。   8. The method of manufacturing a thin film transistor according to claim 4, wherein at least one of the gate electrode, the source / drain electrode, and the semiconductor layer is provided by a printing method. 前記ゲート電極、ソース・ドレイン電極、半導体層の全てを印刷法により設けることを特徴とする請求項8記載の薄膜トランジスタの製造方法。   9. The method of manufacturing a thin film transistor according to claim 8, wherein all of the gate electrode, the source / drain electrode, and the semiconductor layer are provided by a printing method. 前記ゲート絶縁膜として用いる樹脂フィルム基材が、有機物もしくは無機物からなる薄膜層を形成した樹脂フィルムであることを特徴とする請求項4〜9のいずれかに記載の薄膜トランジスタの製造方法。   The method for producing a thin film transistor according to any one of claims 4 to 9, wherein the resin film substrate used as the gate insulating film is a resin film in which a thin film layer made of an organic material or an inorganic material is formed. 前記樹脂フィルム基材上に、前記ゲート電極、ソース・ドレイン電極、半導体層を形成する際、形成前に樹脂フィルム基材の形成する側の反対の面に、剥離可能な弱粘着性の粘着層を有する支持基材と貼り合わせ、形成後剥離する工程を含むことを特徴とする請求項4または6または8〜10のいずれかに記載の薄膜トランジスタの製造方法。   When forming the gate electrode, source / drain electrode, and semiconductor layer on the resin film substrate, a weakly adhesive layer that can be peeled off on the surface opposite to the side on which the resin film substrate is formed before the formation. A method for producing a thin film transistor according to any one of claims 4, 6 and 8 to 10, further comprising a step of bonding to a supporting base material having a separation and peeling after forming.
JP2003354666A 2003-10-15 2003-10-15 Thin film transistor manufacturing method Expired - Fee Related JP4729843B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003354666A JP4729843B2 (en) 2003-10-15 2003-10-15 Thin film transistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003354666A JP4729843B2 (en) 2003-10-15 2003-10-15 Thin film transistor manufacturing method

Publications (2)

Publication Number Publication Date
JP2005123290A true JP2005123290A (en) 2005-05-12
JP4729843B2 JP4729843B2 (en) 2011-07-20

Family

ID=34612505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003354666A Expired - Fee Related JP4729843B2 (en) 2003-10-15 2003-10-15 Thin film transistor manufacturing method

Country Status (1)

Country Link
JP (1) JP4729843B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245372A (en) * 2005-03-04 2006-09-14 Toppan Printing Co Ltd Thin film transistor manufacturing method
JP2006261493A (en) * 2005-03-18 2006-09-28 Toppan Printing Co Ltd Thin film transistor and manufacturing method thereof
JP2007012669A (en) * 2005-06-28 2007-01-18 Toppan Printing Co Ltd THIN FILM TRANSISTOR ARRAY AND DISPLAY AND METHOD FOR PRODUCING THIN FILM TRANSISTOR ARRAY
WO2007026778A1 (en) * 2005-08-31 2007-03-08 Sumitomo Chemical Company, Limited Transistor, organic semiconductor device, and method for manufacture of the transistor or device
JP2007096289A (en) * 2005-08-31 2007-04-12 Sumitomo Chemical Co Ltd Transistor, organic semiconductor device, and manufacturing method thereof
JP2009501927A (en) * 2005-07-19 2009-01-22 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Fluid analyzer
WO2009069248A1 (en) * 2007-11-28 2009-06-04 Panasonic Corporation Method for manufacturing flexible semiconductor device and flexible semiconductor device
WO2010016207A1 (en) * 2008-08-04 2010-02-11 パナソニック株式会社 Flexible semiconductor device and method for manufacturing same
WO2010016206A1 (en) * 2008-08-04 2010-02-11 パナソニック株式会社 Method for manufacturing flexible semiconductor device
WO2010032355A1 (en) * 2008-09-18 2010-03-25 パナソニック株式会社 Method for manufacturing flexible semiconductor device and multilayer film used therein
WO2010134234A1 (en) * 2009-05-19 2010-11-25 パナソニック株式会社 Method of producing flexible semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267578A (en) * 2000-03-17 2001-09-28 Sony Corp Thin film semiconductor device and method of manufacturing the same
JP2002515641A (en) * 1998-01-28 2002-05-28 シン フイルム エレクトロニクス エイエスエイ Method for producing three-dimensional conductive or semiconductive structure and method for erasing this structure
WO2003016599A1 (en) * 2001-08-09 2003-02-27 Asahi Kasei Kabushiki Kaisha Organic semiconductor element
JP2003119255A (en) * 2001-10-15 2003-04-23 Fujitsu Ltd Conductive organic compounds and electronic devices
WO2003034502A1 (en) * 2001-10-11 2003-04-24 Koninklijke Philips Electronics N.V. Thin film transistor device and method of manufacturing same
WO2003069016A2 (en) * 2002-02-14 2003-08-21 3M Innovative Properties Company In-line deposition processes for circuit fabrication

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002515641A (en) * 1998-01-28 2002-05-28 シン フイルム エレクトロニクス エイエスエイ Method for producing three-dimensional conductive or semiconductive structure and method for erasing this structure
JP2001267578A (en) * 2000-03-17 2001-09-28 Sony Corp Thin film semiconductor device and method of manufacturing the same
WO2003016599A1 (en) * 2001-08-09 2003-02-27 Asahi Kasei Kabushiki Kaisha Organic semiconductor element
WO2003034502A1 (en) * 2001-10-11 2003-04-24 Koninklijke Philips Electronics N.V. Thin film transistor device and method of manufacturing same
JP2003119255A (en) * 2001-10-15 2003-04-23 Fujitsu Ltd Conductive organic compounds and electronic devices
WO2003069016A2 (en) * 2002-02-14 2003-08-21 3M Innovative Properties Company In-line deposition processes for circuit fabrication

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245372A (en) * 2005-03-04 2006-09-14 Toppan Printing Co Ltd Thin film transistor manufacturing method
JP2006261493A (en) * 2005-03-18 2006-09-28 Toppan Printing Co Ltd Thin film transistor and manufacturing method thereof
JP2007012669A (en) * 2005-06-28 2007-01-18 Toppan Printing Co Ltd THIN FILM TRANSISTOR ARRAY AND DISPLAY AND METHOD FOR PRODUCING THIN FILM TRANSISTOR ARRAY
JP2009501927A (en) * 2005-07-19 2009-01-22 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Fluid analyzer
WO2007026778A1 (en) * 2005-08-31 2007-03-08 Sumitomo Chemical Company, Limited Transistor, organic semiconductor device, and method for manufacture of the transistor or device
GB2444439A (en) * 2005-08-31 2008-06-04 Sumitomo Chemical Co Transistor, organic semiconductor device, amd method for manufacture of the transistor or device
JP2007096289A (en) * 2005-08-31 2007-04-12 Sumitomo Chemical Co Ltd Transistor, organic semiconductor device, and manufacturing method thereof
TWI447980B (en) * 2005-08-31 2014-08-01 Sumitomo Chemical Co A transistor, an organic semiconductor element, and the like
GB2444439B (en) * 2005-08-31 2012-04-25 Sumitomo Chemical Co Method for manufacture of a transistor and organic semiconductor device
US7977149B2 (en) 2005-08-31 2011-07-12 Sumitomo Chemical Company, Limited Transistor, organic semiconductor device, and method for manufacture of the transistor or device
WO2009069248A1 (en) * 2007-11-28 2009-06-04 Panasonic Corporation Method for manufacturing flexible semiconductor device and flexible semiconductor device
KR101376896B1 (en) 2007-11-28 2014-03-20 파나소닉 주식회사 Manufacturing method of flexible semiconductor and flexible semiconductor
US7977741B2 (en) 2007-11-28 2011-07-12 Panasonic Corporation Manufacturing method of flexible semiconductor device and flexible semiconductor device
US7851281B2 (en) 2007-11-28 2010-12-14 Panasonic Corporation Manufacturing method of flexible semiconductor device and flexible semiconductor device
US8525172B2 (en) 2008-08-04 2013-09-03 Panasonic Corporation Flexible semiconductor device
JP5406189B2 (en) * 2008-08-04 2014-02-05 パナソニック株式会社 Method for manufacturing flexible semiconductor device
JP4659925B2 (en) * 2008-08-04 2011-03-30 パナソニック株式会社 Flexible semiconductor device and manufacturing method thereof
WO2010016207A1 (en) * 2008-08-04 2010-02-11 パナソニック株式会社 Flexible semiconductor device and method for manufacturing same
US8343822B2 (en) 2008-08-04 2013-01-01 Panasonic Corporation Flexible semiconductor device and method for manufacturing same
WO2010016206A1 (en) * 2008-08-04 2010-02-11 パナソニック株式会社 Method for manufacturing flexible semiconductor device
US8435842B2 (en) 2008-08-04 2013-05-07 Panasonic Corporation Method for manufacturing flexible semiconductor device
WO2010032355A1 (en) * 2008-09-18 2010-03-25 パナソニック株式会社 Method for manufacturing flexible semiconductor device and multilayer film used therein
US8617943B2 (en) 2008-09-18 2013-12-31 Panasonic Corporation Method for making a semiconductor device on a flexible substrate
JP4679673B2 (en) * 2008-09-18 2011-04-27 パナソニック株式会社 Method for manufacturing flexible semiconductor device and laminated film used therefor
CN102067320B (en) * 2009-05-19 2014-03-19 松下电器产业株式会社 Manufacturing method of flexible semiconductor device
JP5449172B2 (en) * 2009-05-19 2014-03-19 パナソニック株式会社 Method for manufacturing flexible semiconductor device
US8367488B2 (en) 2009-05-19 2013-02-05 Panasonic Corporation Manufacturing method of flexible semiconductor device
WO2010134234A1 (en) * 2009-05-19 2010-11-25 パナソニック株式会社 Method of producing flexible semiconductor device

Also Published As

Publication number Publication date
JP4729843B2 (en) 2011-07-20

Similar Documents

Publication Publication Date Title
JP2006186294A (en) Thin film transistor and manufacturing method thereof
JP4730623B2 (en) THIN FILM TRANSISTOR, METHOD FOR PRODUCING THIN FILM TRANSISTOR, AND ELECTRONIC DEVICE
WO2007026778A1 (en) Transistor, organic semiconductor device, and method for manufacture of the transistor or device
US20110248243A1 (en) Carbon nanotube field effect transistor for printed flexible/rigid electronics
JP2004503116A (en) Method of manufacturing and structuring an organic field effect transistor (OFET)
WO2010010766A1 (en) Field effect transistor and circuit device
JP4729843B2 (en) Thin film transistor manufacturing method
JP2008258608A (en) Bipolar transistor design
KR20080047542A (en) Transistors and manufacturing methods thereof, and semiconductor devices having the transistors
JP2007273594A (en) Field effect transistor
WO2007094164A1 (en) Organic thin film transistor and fabrication method thereof
JP4443944B2 (en) Transistor and manufacturing method thereof
JP2007096288A (en) Transistor, method of manufacturing the same, and semiconductor device having the transistor
JP2009239033A (en) Method of manufacturing organic thin-film transistor and/or organic thin-film transistor array, organic thin-film transistor, and organic thin-film transistor array
Mandal et al. Inkjet printed organic thin film transistors: Achievements and challenges
JP5779933B2 (en) Thin film transistor device and manufacturing method thereof
KR20100021975A (en) Device and process involving pinhole undercut area
JP4951868B2 (en) Thin film transistor manufacturing method
US20090108253A1 (en) Electronic component
JP5098159B2 (en) Thin film transistor manufacturing method
Itoh et al. Fabrication of Polymer-Based Transistors with Carbon Nanotube Source Drain Electrodes Using Softlithography Techniques
JP2008311403A (en) Method for forming organic semiconductor film
JP2006186293A (en) Thin film transistor manufacturing method
JP2016163029A (en) Thin film transistor, thin film transistor array manufacturing method, and pixel display device
JP6303358B2 (en) Thin film transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees