[go: up one dir, main page]

JP2005347301A - 基板の作製方法 - Google Patents

基板の作製方法 Download PDF

Info

Publication number
JP2005347301A
JP2005347301A JP2004161565A JP2004161565A JP2005347301A JP 2005347301 A JP2005347301 A JP 2005347301A JP 2004161565 A JP2004161565 A JP 2004161565A JP 2004161565 A JP2004161565 A JP 2004161565A JP 2005347301 A JP2005347301 A JP 2005347301A
Authority
JP
Japan
Prior art keywords
substrate
layer
manufacturing
semiconductor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004161565A
Other languages
English (en)
Inventor
Takaharu Moriwaki
隆治 森脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004161565A priority Critical patent/JP2005347301A/ja
Priority to US11/139,484 priority patent/US20050266657A1/en
Publication of JP2005347301A publication Critical patent/JP2005347301A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

【課題】 工程数が少なく単純な工程で、絶縁層の側面が半導体層で覆われるＳＯＩ基板を実現すること。
【解決手段】 半導体１０１と該半導体１０１の表面に形成された絶縁層１０２とを有する第１の基板を準備し（図１（ａ））、前記絶縁層の外周部を選択的に除去して半導体１０１を露出させ（図１（ｂ））、前記第１の基板の絶縁層１０２側と第２の基板１１０とを結合させて結合基板を作製する（図１（ｃ〜ｆ））。
【選択図】 図１

Description

本発明は、基板の作製方法に関し、特に、側面に絶縁膜が露出されないＳＯＩ基板の作製方法に関する。
結合によりＳＯＩ基板を作製する方法がいくつか開示されている。代表的な方法として次の３例が挙げられる。
第１の方法は、酸化膜を介して結合した２枚の基板の片側から研削と研磨を行い、酸化膜の上に所望の厚さの基板を残すものである。この技術を基本として、基板を制御良く薄層化する技術がいくつか提案されている。
第２の方法は、多孔質Ｓｉを用いる技術である（特許文献１参照）。これは、多孔質Ｓｉ基板上に成長したエピタキシャルＳｉ層を、酸化膜を介してもう一方の支持基板と結合させ、結合強度を高める熱処理を行った後に、前記多孔質Ｓｉ層内部の応力に沿って外力により劈開分離し、支持基板側に移設された層の表面に残る多孔質Ｓｉ層を選択的にエッチングして、ＳＯＩ基板を得る方法（ＥＬＴＲＡＮ（登録商標））である。また前記方法において、結合した基板の多孔質形成側の裏面から研削を行い、多孔質Ｓｉ層を露出させた後に多孔質層を選択エッチングしても、同様なＳＯＩ基板を得ることができる。
第３の方法は、水素イオン注入を用いる技術である（特許文献２参照）。この方法は２枚のＳｉ基板のうち、少なくとも一方に酸化膜を形成すると共に、一方のＳｉ基板の上面から水素イオン又は希ガスイオンを注入し、該基板内部に微小気泡層（封入層）を形成した後、該イオンを注入した方の面を酸化膜を介して他方のＳｉ基板（支持基板）と密着させ、その後の熱処理により微小気泡層を劈開面として一方の基板を薄膜状に剥離し、更なる熱処理（結合熱処理）を加えて結合強度を高め、ＳＯＩ基板とする方法（Smart Cut（登録商標）法）である。
上記第１〜第３の方法を用いて作製したＳＯＩ基板は、最終的に絶縁膜（ＳｉＯ２）が外周部に露出するという共通の構造を持つ。その結果、半導体デバイスの製造時などにＳＯＩ基板の外周部に露出した絶縁膜（ＳｉＯ２）が選択的にエッチングされて、表層のＳｉ層がテラス状に浮いて強度が弱くなる。これによって、チッピングが生じてＳｉ破片によりウエハ表面が損傷し、高品質な半導体デバイスの歩留まり低下の一要因となることが懸念される。
そこで、酸化膜の側面がＳｉ単結晶で覆われ、絶縁体がプロセスに悪影響を及ぼすことのないＳＯＩ基板が求められている。ＳＯＩ基板の酸化膜の側面をＳｉ単結晶で覆うためには、表面の中央部に酸化膜を有し且つ表面が平坦である第１の基板を用意し、第２の基板と結合させる必要がある。
特許文献３は、Ｓｉ基板の外周部をＳｉ３Ｎ４膜でマスキングし、Ｓｉ基板の中央部を酸化させた後に、表面を研磨することによって、表面の中央部に酸化膜を有し且つ表面が平坦である第１の基板を作製し、これを第２の基板と結合させてＳＯＩ基板を作製する技術を開示している。
特開平５−２１３３８号公報 特開平５−２１１１２８号公報 特開平８−１９５４８３号公報
しかしながら、特許文献３では、表面の中央部に酸化膜を有し且つ表面が平坦である第１の基板を作製するまでに、基板の全面へＳｉ３Ｎ４膜を形成する処理、Ｓｉ３Ｎ４の中央部をエッチングしてマスクを形成する処理、マスクされていない中央部の熱酸化処理、マスク除去処理及び研磨処理と工程数が多く、かつ、複雑な工程を経なければならなかった。
本発明は、上記の問題点に鑑みてなされたものであり、工程数が少なく単純な工程で、側面に絶縁膜が露出されないＳＯＩ（Semiconductor On Insulator）基板を作製する方法を提供することを目的とする。
本発明は、基板の作製方法に係り、半導体と該半導体の表面に形成された絶縁層とを有する第１の基板を準備する工程と、前記絶縁層の外周部を選択的に除去して前記半導体を露出させる工程と、前記第１の基板の前記絶縁層側と第２の基板とを結合させて結合基板を作製する工程と、を含むことを特徴とする。
本発明によれば、絶縁層の側面が半導体層で覆われるＳＯＩ（Semiconductor On Insulator）基板を工程数が少なく単純な工程で実現することができる。
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
[第１の実施形態]
以下、本発明の好適な第１の実施形態に係る基板の作製方法について説明する。図１は、本発明の好適な第１の実施形態に係る基板の作製方法を示す概念図である。
まず、図１（ａ）に示す工程では、第１の基板１０１を用意して、その主表面上に絶縁層１０２を形成する。第１の基板１０１としては、単結晶Ｓｉ、多結晶Ｓｉ、非晶質Ｓｉ等のＳｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、Ｃ、ＧａＡｓ、ＧａＮ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＰ、ＩｎＡｓ等の半導体が好適である。絶縁層１０２の絶縁体材料としては、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化チタン、酸化スカンジウム、酸化イットリウム、酸化ガドリニウム、酸化ランタン、酸化ジルコニウム、及びこれらの混合物ガラス等が好適である。絶縁層１０２は、例えば、第１の基板１０１の表面を酸化させたり、ＣＶＤ法又はＰＶＤ法により絶縁体物質を堆積させたりすることにより形成され得る。なお、第１の基板１０１又は第２の基板１１０が表面に絶縁体を含む場合には、絶縁層１０２を形成する工程を省略してもよい。
次いで、図１（ｂ）に示す工程では、絶縁層１０２の外周部１２０を選択的に除去して第１の基板１０１を露出させる。絶縁層１０２の外周部１２０を選択的に除去する方法としては、例えば、図４〜図６に示す方法が挙げられる。
図４は、絶縁層１０２の外周部１２０を選択的に除去する第１の方法を模式的に示す図である。第１の基板１０１は、スピナー４０１の上に載せられ、所定の回転数で回転する。第１の基板１０１を回転させると、第１の基板１０１の外周部１２０に向けて、ノズル４０２から酸化膜をエッチングするためのＨＦ等のエッチング液４０３を供給する。エッチング液４０３は、遠心力によって第１の基板１０１の外側に向かって移動するため、第１の基板１０１の中央部がエッチングされることがない。このようにして、第１の基板１０１を回転させながら第１の基板１０１の外周部１２０をエッチングして、第１の基板１０１の中央部（外周部１２０を除く領域）に絶縁層１０２’を形成することができる。
図５は、絶縁層１０２の外周部１２０を選択的に除去する第２の方法を模式的に示す図である。第１の基板１０１は、薬液槽５０１内のウエハ回転ローラ５０２上に略垂直に置かれる。ウエハ回転ローラ５０２には、第１の基板１０１を支持するための溝が設けられている。ウエハ回転ローラ５０２を回転させることによって、第１の基板１０１が回転する。薬液槽５０１内には、酸化膜をエッチングするためのＨＦ等のエッチング液５０３が供給される。エッチング液５０３は、第１の基板１０１の外周部１２０がエッチング液５０３に浸る程度に供給される。
第１の基板１０１の回転中にエッチング液５０３が絶縁層１０２の外周部１２０以外に回りこむことを防ぐ工夫としては、例えば、以下の２つの方法が考えられる。第１の方法は、第１の基板１０１と絶縁層１０２とのエッチング選択比が高い弗化水素等のエッチング液５０３を用いて、第１の基板１０１の回転速度を極力遅くするものである（例えば、１時間辺り１回転程度）。絶縁層１０２を完全にエッチングするので、オーバーエッチングしても問題がない。すなわち、第１の基板１０１と絶縁層１０２とのエッチング選択比が高いので、第１の基板１０１はほとんどエッチングされない。第２の方法は、第１の基板１０１の表面中央部に純水等のカバーリンスを吹き付けると共に、エッチング液５０３が薄まらないように薬液槽５０１にエッチング液５０３を供給する方法である。この場合、絶縁層１０２を完全にエッチングするので、エッチング液５０３の濃度にはほとんど影響しない。
このようにして、第１の基板１０１の外周部１２０をエッチング液５０３に浸して、第１の基板１０１を回転させることによって、第１の基板１０１の中央部に絶縁層１０２’を形成することができる。
図６は、絶縁層１０２の外周部１２０を選択的に除去する第３の方法を模式的に示す図である。第１の基板１０１は、スピナー６０１の上に載せられ、所定の回転数で回転する。第１の基板１０１を回転させながら、第１の基板１０１の外周部１２０に向けて、ノズル６０２から酸化膜をエッチングするためのフッ素系ガス等のエッチングガス６０３を供給すると共に、第１の基板１０１の中央部に向けて、ノズル６０４からＮ２等の不活性ガス６０５を供給する。第１の基板１０１の中央部に不活性ガス６０５を供給しながら第１の基板１０１の外周部１２０にエッチングガス６０３を供給することによって、第１の基板１０１の中央部がエッチングガス６０３によってエッチングされることを防止することができる。このようにして、第１の基板１０１を回転させながら第１の基板１０１の外周部１２０をエッチングして、第１の基板１０１の中央部に絶縁層１０２’を形成することができる。
なお、絶縁層１０２の外周部１２０を選択的に除去する方法は、上記の方法に限定されない。例えば、絶縁層１０２の中央部（外周部１２０を除く領域）にマスクを配置し、マスクが配置されていない絶縁層１０２の外周部１２０をエッチングすることによって、第１の基板１０１を露出させてもよい。この場合、エッチングとしては、ウェットエッチング及びドライエッチングの両方を採用することができるが、ウェットエッチングを採用する場合、エッチングが等方的に進行して角度αが９０度を超えうるため、より好適であるといえる。第１の基板１０１の中央部に絶縁層１０２’を形成した後は、マスクを除去する。このようなマスクの材料としては、例えば、フォトレジストを用いることが好適である。また、薬液やガス等を用いずに、研削等により絶縁層１０２の外周部１２０を除去してもよい。
ここで、露出した第１の基板１０１の表面に対する絶縁層１０２’の外周側面の角度αが９０度以下の角度をなす場合、第１の基板１０１が変形したとしても、隙間なく結合させることは困難である。したがって、露出した第１の基板１０１の表面に対する絶縁層１０２’の外周側面の角度αが９０度を超えることが望ましく、より好適には角度αが１３５度以上であることが望ましい。すなわち、第２の基板１１０の変形量が少なくて済むので、角度αは１８０度に近い方が望ましいといえる。
次いで、図１（ｃ）に示す工程では、第２の基板１１０を準備する。第２の基板１１０としては、Ｓｉ基板、Ｇｅ基板、ＳｉＧｅ基板、ＳｉＣ基板、Ｃ基板、ＧａＡｓ基板、ＧａＮ基板、ＡｌＧａＡｓ基板、ＩｎＧａＡｓ基板、ＩｎＰ基板、ＩｎＡｓ基板、これらの基板上に絶縁層を形成した基板、石英等の光透過性の基板、サファイヤ等が好適である。しかし、第２の基板２０は、結合に供される面が十分に平坦であれば十分であり、他の種類の基板であってもよい。
次いで、図１（ｄ）に示す工程では、第１の基板１０１と第２の基板１１０とを、第２の基板１１０と絶縁層１０２’とが面するように室温で密着させて結合基板を作製する。なお、絶縁層１０２’は、上記のように第１の基板１０１側に形成しても良いし、第２の基板１１０側に形成しても良く、両者に形成しても良く、結果として、第１の基板１０１と第２の基板１１０とを密着させた際に、図１（ｄ）に示す状態になれば良い。
第１の基板１０１の表面では、第１の基板１０１全体で数μｍ単位のうねりが生じており、数十〜数ｎｍ程度の高低差がある。したがって、第１の基板１０１の外周部にある程度の段差があっても、第１の基板１０１表面のうねりや第１の基板１０１の変形によって段差が吸収されて、隙間無く結合させることができる。第１の基板１０１の厚さが薄くて変形しやすいほど、そして外周部のＳｉ露出部の結合強度が高いほど、第１の基板１０１の変形等により吸収される段差は大きくなる。実験的には、約５００ｎｍ程度の段差が吸収されている。絶縁層１０２の厚みは薄いほうが望ましいが、本発明はこれに限定されない。
次いで、図１（ｅ）に示す工程では、第１の基板１０１と第２の基板１１０とが完全に密着した後、両者の結合を強固にする処理を実施する。この処理の一例としては、例えば、１）Ｎ２雰囲気、１１００℃、１０ｍｉｎの条件で熱処理を実施し、２）Ｏ２／Ｈ２雰囲気、１１００℃、５０〜１００ｍｉｎの条件で熱処理（酸化処理）を実施する処理が好適である。
次いで、図１（ｆ）に示す工程では、第１の基板１０１を研削により平坦化する。これにより、絶縁層１０２’上にシリコン層を有するＳＯＩ基板が得られる。
以上のように、本実施形態によれば、絶縁層を有する第１の基板の絶縁層の外周部を除去し、第１の基板表面を露出させ、絶縁層表面と第１の基板表面に段差（例えば、数百ｎｍ）がある状態で結合を行うことによって、側面に絶縁層が露出されないＳＯＩ基板を簡単な工程で作製することができる。
[第２の実施形態]
以下、本発明の好適な第２の実施形態に係る基板の作製方法について説明する。図２は、本発明の好適な第２の実施形態に係る基板の作製方法を示す概念図である。
まず、図２（ａ）に示す工程では、Ｓｉ基板２０１を用意して、その主表面上に分離層としての多孔質Ｓｉ層２０２を形成する。多孔質Ｓｉ層２０２は、例えば、電解液（化成液）中でＳｉ基板２０１に陽極化成処理（陽極処理）を施すことによって形成することができる。
ここで、電解液としては、例えば、弗化水素を含む溶液、弗化水素及びエタノールを含む溶液、弗化水素及びイソプロピルアルコールを含む溶液等が好適である。また、多孔質Ｓｉ層２０２を互いに多孔度の異なる２層以上の層からなる多層構造としてもよい。ここで、多層構造の多孔質Ｓｉ層２０２は、表面側に第１の多孔度を有する第１の多孔質Ｓｉ層、その下に、第１の多孔度より大きい第２の多孔度を有する第２の多孔質Ｓｉ層を含むことが好ましい。ここで、第１の多孔度としては、１０％〜３０％が好ましく、１５％〜２５％が更に好ましい。また、第２の多孔度としては、３５％〜７０％が好ましく、４０％〜６０％が更に好ましい。
次いで、図２（ｂ）に示す工程の第１段階では、多孔質Ｓｉ層２０２上に第１の非多孔質層２０３を形成する。第１の非多孔質層２０３としては、単結晶Ｓｉ層、多結晶Ｓｉ層、非晶質Ｓｉ層等のＳｉ層、Ｇｅ層、ＳｉＧｅ層、ＳｉＣ層、Ｃ層、ＧａＡｓ層、ＧａＮ層、ＡｌＧａＡｓ層、ＩｎＧａＡｓ層、ＩｎＰ層、ＩｎＡｓ層等が好適である。
次いで、図２（ｂ）に示す工程の第２段階では、第１の非多孔質層２０３の上に第２の非多孔質層としての絶縁層２０４を形成する。絶縁層２０４の絶縁体材料としては、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化チタン、酸化スカンジウム、酸化イットリウム、酸化ガドリニウム、酸化ランタン、酸化ジルコニウム、及びこれらの混合物ガラス等が好適である。
次いで、図２（ｃ）に示す工程では、図１（ｂ）に示す工程と同様にして、絶縁層２０４の外周部２２０をエッチングして、第１の非多孔質層２０３を露出させる。
次いで、図２（ｄ）に示す工程では、第２の基板２１０を準備する。第２の基板２１０としては、Ｓｉ基板、Ｇｅ基板、ＳｉＧｅ基板、ＳｉＣ基板、Ｃ基板、ＧａＡｓ基板、ＧａＮ基板、ＡｌＧａＡｓ基板、ＩｎＧａＡｓ基板、ＩｎＰ基板、ＩｎＡｓ基板、これらの基板上に絶縁層を形成した基板、石英等の光透過性の基板、サファイヤ等が好適である。しかし、第２の基板２１０は、結合に供される面が十分に平坦であれば十分であり、他の種類の基板であってもよい。
次いで、図２（ｅ）に示す工程の第１段階では、Ｓｉ基板２０１と第２の基板２１０とを、第２の基板２１０と絶縁層２０４’とが面するように室温で密着させ、両者の結合を強固にする処理を実施する。この処理は、上述の図１（ｅ）に示す工程と同様にして実施される。
次いで、図２（ｅ）に示す工程の第２段階では、結合基板を機械的強度が脆弱な多孔質層２０２の部分で分離する。この分離方法としては、各種の方法を採用しうるが、例えば、流体を多孔質層２０２に打ち込む方法、或いは、流体により多孔質層２０２に静圧を印加する方法など、流体を利用する方法が好ましい。
この分離工程により、非多孔質層２０３、絶縁層２０４’が第２の基板２１０上に移設される。
次いで、図２（ｆ）に示す工程では、分離後の第２の基板２１０上の多孔質層２０２’をエッチング等により選択的に除去する。これにより、絶縁層２０４’上に非多孔質層２０３を有するＳＯＩ基板が得られる。
[第３の実施形態]
以下、本発明の第３の実施の形態に係る基板の作製方法について説明する。図３は、本発明の好適な第３の実施形態に係る基板の作製方法を示す概念図である。
まず、図３（ａ）に示す工程では、Ｓｉ基板３０１を用意して、その主表面上に絶縁層３０４を形成する。
次いで、図３（ｂ）に示す工程では、Ｓｉ基板３０１に水素イオン３０６を注入する。水素イオンの加速エネルギーを適当に制御することにより、Ｓｉ基板３０１の所定の深さに微小気泡層３０２が形成される。このとき、Ｓｉ基板３０１の表層部分はＳｉ層３０３となる。
次いで、図３（ｃ）に示す工程では、図１（ｂ）に示す工程と同様にして、絶縁層３０４の外周部３２０をエッチングして、第１の非多孔質層３０３を露出させる。
次いで、図３（ｄ）に示す工程では、第２の基板３１０を準備する。第２の基板３１０としては、Ｓｉ基板、Ｇｅ基板、ＳｉＧｅ基板、ＳｉＣ基板、Ｃ基板、ＧａＡｓ基板、ＧａＮ基板、ＡｌＧａＡｓ基板、ＩｎＧａＡｓ基板、ＩｎＰ基板、ＩｎＡｓ基板、これらの基板上に絶縁層を形成した基板、石英等の光透過性の基板、サファイヤ等が好適である。しかし、第２の基板３１０は、結合に供される面が十分に平坦であれば十分であり、他の種類の基板であってもよい。
次いで、図３（ｅ）に示す工程では、Ｓｉ基板３０１と第２の基板３１０とを、第２の基板３１０と絶縁層３０４’とが面するように室温で密着させる。次いで、結合した基板に４５０〜５５０℃の熱処理を加えることによって、微小気泡層３０２が劈開性分離を起こし、結合基板を微小気泡層３０２の部分で分離する。
以上のようにして、絶縁層３０４’上に非多孔質層３０３を有するＳＯＩ基板が得られる（図３（ｆ））。
以下、本発明を実施例に基づき説明するが、本発明はこれらの実施例に限定されない。
本発明の実施例に係る基板の作製方法を図１に示す。図１は、第１の実施形態に係る基板の作製方法に対応する。
まず、７２５μｍの厚みを持つＳｉ基板１０１を用意して、熱酸化を行い、表面に７５ｎｍのＳｉＯ２層１０２を形成した（図１（ａ））。
次に、図１（ｂ）に示すいずれかの方法を用いて、ＳｉＯ２膜１０２の外周部を０．７％フッ化水素酸溶液で１０分間エッチングし、外周部５ｍｍにＳｉ基板１０１の表面が露出する領域を形成した（図１（ｂ））。１２０は本発明の特徴となる接着領域である。
そして、Ｓｉ基板１０１のＳｉＯ２層１０２’側とＳｉ基板１１０とを結合させた（図１（ｃ）、（ｄ））。ＳｉＯ２層１０２’による７５ｎｍの段差は、Ｓｉ表面のうねりやＳｉ基板の変形によって吸収され、隙間無く結合することができた。
次いで、１０００℃、１３０分の熱処理を行って、Ｓｉ基板１０１のＳｉＯ２層１０２’側とＳｉ基板１１０とを完全に接着させた（図１（ｅ））。
その後、Ｓｉ基板１０１側を表面グラインダーを用いて７１５μｍ研削した。次いで、コロイダルシリカを砥粒として鏡面研磨を行い、ＳｉＯ２層１０２’の上にＳｉ膜１０１が２μｍの厚みで残るようにしてＳＯＩウエハを得た（図１（ｆ））。
本発明の実施例に係る基板の作製方法を図２に示す。図２は、第２の実施形態に係る基板の作製方法に対応する。
Ｓｉ基板２０１として、Ｐ型（１００）の比抵抗０．０１ΩｃｍＳｉ基板を使用し、Ｓｉ基板２０１を洗浄した後、陽極化成を行った。陽極化成は４９％フッ化水素酸溶液とアルコール溶液を１：１の割合で混合した溶液中で１４分間、電流密度１０ｍＡ/ｃｍ２で行った。多孔質化されたＳｉ層２０２の厚みは１５μｍであった（図２（ａ））。
次に、酸素雰囲気で４００℃、６０分間の熱処理を行い多孔質Ｓｉ層２０２の表面を安定化させた。その後、多孔質Ｓｉ層２０２上にＳｉをエピタキシャル成長させて、１μｍのエピタキシャルＳｉ層２０３を形成した。エピタキシャル層２０３の結晶の品質を調べるためにｓｅｃｃｏエッチングなどの結晶欠陥の評価を行ったが、欠陥は観察されなかった。
次に、エピタキシャルＳｉ層２０３を熱酸化して、エピタキシャルＳｉ層２０３上に７５ｎｍのＳｉＯ２膜２０４を形成した（図２（ｂ））。
次に、図１（ｂ）に示すいずれかの方法を用いて、ＳｉＯ２膜２０４の外周部を０．７％フッ化水素酸溶液で１０分間エッチングし、外周部５ｍｍにエピタキシャルＳｉ層２０３の表面が露出する領域を形成した（図２（ｃ））。２２０は本発明の特徴となる接着領域である。
そして、Ｓｉ基板２０１のＳｉＯ２膜２０４’側とＳｉ基板２１０とを結合させた（図２（ｄ））。ＳｉＯ２層２０４’による外周部の７５ｎｍの段差は、Ｓｉ表面のうねりやＳｉ基板の変形によって吸収され、隙間無く結合することができた。
次いで、１０００℃、１３０分の熱処理を行って、Ｓｉ基板２０１のＳｉＯ２膜２０４’側とＳｉ基板２１０とを完全に接着させた。その後、ウオータージェットによる流体くさびで多孔質Ｓｉ層２０２の部分より２枚のウエハを分離し（図２（ｅ））、多孔質Ｓｉ層-エピタキシャルＳｉ層−熱酸化膜層-Ｓｉ基板となる構造をもつ基板を得た（図２（ｆ））。
次に、フッ化水素酸溶液と過酸化水素水溶液の混合液を用い、外部から超音波を与えて多孔質Ｓｉ層２０２’をエッチングした。この溶液における多孔質Ｓｉ層２０２’とエピタキシャルＳｉ層２０３のエッチング速度差は約１０万倍程度であり、エピタキシャルＳｉ層２０３にダメージを与えることなく多孔質Ｓｉ層２０２’をエッチングすることができた。このように、均一なエピタキシャルＳｉ層２０３を持った、酸化膜が外部に露出されない構造となるＳＯＩ半導体を作ることができた（図２（ｇ））。
なお、本実施例では、Ｓｉ基板２０１を熱酸化してその外周部をエッチングし、Ｓｉ基板２０１表面を露出させたものを用いても同様の効果が得られる。また、本実施例では、エピタキシャルＳｉ層２０３を酸化してＳｉＯ２膜２０４を得たが、Ｓｉ基板２０１も熱酸化してその外周部をエッチングしても同様の効果が得られる。
本発明の実施例に係る基板の作製方法を図３に示す。図３は、第３の実施形態に係る基板の作製方法に対応する。
まず、７２５μｍの厚みを持つＳｉ基板３０１を用意して、熱酸化を行い、表面に５００ｎｍのＳｉＯ２層３０４を形成した（図３（ａ））。
この基板の表面から、水素イオン３０６を注入した。その際に水素イオン３０６の加速エネルギーを適当に制御することによって、Ｓｉ基板のある一定の深さに微小気泡層３０２が形成された。このときＳｉ基板３０１の表層部分はＳｉ層３０３となった（図３（ｂ））。
次に、図１（ｂ）に示すいずれかの方法を用いて、ＳｉＯ２膜３０４の外周部を０．７％フッ化水素酸溶液で１０分間エッチングし、外周部５ｍｍにＳｉ基板３０１の表面が露出する領域を形成した（図３（ｃ））。３２０は本発明の特徴となる接着領域である。
そして、Ｓｉ基板３０１のＳｉＯ２層３０４’側とＳｉ基板３１０と結合させた（図３（ｄ）、（ｅ））。ＳｉＯ２層３０４による７５ｎｍの段差は、Ｓｉ表面のうねりやＳｉ基板の変形によって、吸収され、隙間無く結合することができた。
次いで、結合した基板に４５０〜５５０℃の熱処理を加えることにより、微小気泡層３０２から劈開性分離が起こり、支持基板３１０側がＳＯＩ構造となった（図３（ｆ））。
なお、実施例１〜３では、ＳｉＯ２膜をフッ化水素酸溶液を用いてエッチングしたが、研削などにより外周部を除去しても同様の効果が得られる。
本発明のＳＯＩ基板の作製方法の第１の実施形態及び実施例１を模式的に示す断面図である。 本発明のＳＯＩ基板の作製方法の第２の実施形態及び実施例２を模式的に示す断面図である。 本発明のＳＯＩ基板の作製方法の第３の実施形態及び実施例３を模式的に示す断面図である。 絶縁層の外周部を選択的に除去する第１の方法を模式的に示す図である。 絶縁層の外周部を選択的に除去する第２の方法を模式的に示す図である。 絶縁層の外周部を選択的に除去する第３の方法を模式的に示す図である。
符号の説明
１０１ 第１の基板
１０２、１０２’ 絶縁層
１１０ 第２の基板
１２０ 絶縁層１０２の外周部
α 露出した第１の基板１０１の表面に対する絶縁層１０２’の外周側面の角度

Claims (14)

  1. 半導体と該半導体の表面に形成された絶縁層とを有する第１の基板を準備する工程と、
    前記絶縁層の外周部を選択的に除去して前記半導体を露出させる工程と、
    前記第１の基板の前記絶縁層側と第２の基板とを結合させて結合基板を作製する工程と、
    を含むことを特徴とする基板の作製方法。
  2. 前記半導体を露出させる工程は、
    前記第１の基板を回転させながら該第１の基板の外周部にエッチング液を供給する工程を含むことを特徴とする請求項１に記載の基板の作製方法。
  3. 前記半導体を露出させる工程は、
    前記第１の基板の外周部をエッチング液に浸す工程と、
    前記第１の基板を回転させる工程と、
    を含むことを特徴とする請求項１に記載の基板の作製方法。
  4. 前記半導体を露出させる工程は、
    前記第１の基板を回転させながら該第１の基板の中央部に不活性ガスを供給すると共に、該第１の基板の外周部にエッチングガスを供給する工程を含むことを特徴とする請求項１に記載の基板の作製方法。
  5. 前記半導体を露出させる工程は、
    前記絶縁層の外周部を除く領域にマスクを配置する工程と、
    前記マスクが配置されていない前記絶縁層の外周部をエッチングする工程と、
    を含むことを特徴とする請求項１に記載の基板の作製方法。
  6. 前記結合基板を作製する工程では、前記絶縁層及び前記露出した半導体を共に、前記第２の基板と結合させることを特徴とする請求項１乃至請求項５のいずれか１項に記載の基板の作製方法。
  7. 前記結合基板を作製する工程の後に、前記結合基板の前記第１の基板側の面を研磨する工程を含むことを特徴とする請求項１乃至請求項６のいずれか１項に記載の基板の作製方法。
  8. 前記第１の基板を準備する工程では、前記第１の基板として、前記半導体中に分離層を有する基板を準備することを特徴とする請求項１乃至請求項６のいずれか１項に記載の基板の作製方法。
  9. 半導体基板の表面を多孔質化して前記分離層を形成する工程と、
    前記分離層の表面に半導体層を形成する工程と、
    前記半導体層の表面に絶縁体層を形成する工程と、
    を含むことを特徴とする請求項８に記載の基板の作製方法。
  10. 前記結合基板を前記分離層の部分で分離する工程を含むことを特徴とする請求項８又は請求項９に記載の基板の作製方法。
  11. 前記結合基板を作製する工程の後に、前記結合基板を熱処理する工程を含むことを特徴とする請求項１乃至請求項１０のいずれか１項に記載の基板の作製方法。
  12. 前記分離層は、前記半導体中にイオンを注入して形成されるイオン注入層であることを特徴とする請求項８に記載の基板の作製方法。
  13. 前記絶縁体層の厚さは、５００ｎｍ以下であることを特徴とする請求項１乃至請求項１２のいずれか１項に記載の基板の作製方法。
  14. 前記半導体層を露出させる工程で除去された前記絶縁体層の外周側面は、前記露出した半導体の表面に対して、９０度を超える角度をなすことを特徴とする請求項１乃至請求項１３のいずれか１項に記載の基板の作製方法。
JP2004161565A 2004-05-31 2004-05-31 基板の作製方法 Withdrawn JP2005347301A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004161565A JP2005347301A (ja) 2004-05-31 2004-05-31 基板の作製方法
US11/139,484 US20050266657A1 (en) 2004-05-31 2005-05-31 Substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004161565A JP2005347301A (ja) 2004-05-31 2004-05-31 基板の作製方法

Publications (1)

Publication Number Publication Date
JP2005347301A true JP2005347301A (ja) 2005-12-15

Family

ID=35425918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004161565A Withdrawn JP2005347301A (ja) 2004-05-31 2004-05-31 基板の作製方法

Country Status (2)

Country Link
US (1) US20050266657A1 (ja)
JP (1) JP2005347301A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI270928B (en) * 2005-07-22 2007-01-11 Sino American Silicon Products Method of manufacturing composite wafer sructure
FR3007576B1 (fr) * 2013-06-19 2015-07-10 Soitec Silicon On Insulator Procede de transfert d'une couche de circuits.
US10276426B2 (en) 2016-05-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for performing spin dry etching
CN112467024B (zh) * 2020-11-24 2023-04-07 上海新硅聚合半导体有限公司 一种异质结构薄膜衬底的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69133359T2 (de) * 1990-08-03 2004-12-16 Canon K.K. Verfahren zur Herstellung eines SOI-Substrats
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP0536790B1 (en) * 1991-10-11 2004-03-03 Canon Kabushiki Kaisha Method for producing semiconductor articles
US5932048A (en) * 1995-04-06 1999-08-03 Komatsu Electronic Metals Co., Ltd. Method of fabricating direct-bonded semiconductor wafers
US5897333A (en) * 1997-03-14 1999-04-27 Lucent Technologies, Inc. Method for forming integrated composite semiconductor devices
JP2000186000A (ja) * 1998-12-22 2000-07-04 Speedfam-Ipec Co Ltd シリコンウェーハ加工方法およびその装置

Also Published As

Publication number Publication date
US20050266657A1 (en) 2005-12-01

Similar Documents

Publication Publication Date Title
JP4313874B2 (ja) 基板の製造方法
US6342433B1 (en) Composite member its separation method and preparation method of semiconductor substrate by utilization thereof
US6426270B1 (en) Substrate processing method and method of manufacturing semiconductor substrate
US6376332B1 (en) Composite member and separating method therefor, bonded substrate stack and separating method therefor, transfer method for transfer layer, and SOI substrate manufacturing method
US7781309B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
JP3352340B2 (ja) 半導体基体とその製造方法
JPH09237884A (ja) 半導体基板の作製方法
KR20060007428A (ko) 기판, 그 제조방법, 및 반도체 디바이스
TWI242796B (en) Substrate and manufacturing method therefor
JP2004103855A (ja) 基板及びその製造方法
US7368332B2 (en) SOI substrate manufacturing method
JP2005311199A (ja) 基板の製造方法
JP4398934B2 (ja) Ｓｏｉウエーハの製造方法
JPH11288858A (ja) Ｓｏｉ基板の再生方法及び再生基板
JP3031904B2 (ja) 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
JPH10326883A (ja) 基板及びその作製方法
JP2005347301A (ja) 基板の作製方法
JP3013932B2 (ja) 半導体部材の製造方法および半導体部材
JP2004103600A (ja) 基板及びその製造方法
JP4581349B2 (ja) 貼合せｓｏｉウェーハの製造方法
JP2000188269A (ja) 部材の分離方法及び分離装置並びに基板の製造方法
JP2004096044A (ja) 基板及びその製造方法
JPH1197654A (ja) 半導体基板の製造方法
JP2004103602A (ja) 基板及びその製造方法
JP2004103801A (ja) 基板及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070807