JP2005317764A - Electric double-layer capacitor - Google Patents
Electric double-layer capacitor Download PDFInfo
- Publication number
- JP2005317764A JP2005317764A JP2004133975A JP2004133975A JP2005317764A JP 2005317764 A JP2005317764 A JP 2005317764A JP 2004133975 A JP2004133975 A JP 2004133975A JP 2004133975 A JP2004133975 A JP 2004133975A JP 2005317764 A JP2005317764 A JP 2005317764A
- Authority
- JP
- Japan
- Prior art keywords
- electric double
- metal foil
- capacitor
- material layer
- double layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
Landscapes
- Electric Double-Layer Capacitors Or The Like (AREA)
Abstract
Description
本発明は、導電体からなる集電体の表面に、分極性電極層を形成した正負一対の電極体と、正負の電極体の間に介在するセパレータからなるキャパシタ素子を、高分子材料と金属箔とを積層した外装材で被覆した構造を有する電気二重層キャパシタに関するものである。 The present invention relates to a capacitor element comprising a pair of positive and negative electrode bodies in which a polarizable electrode layer is formed on the surface of a current collector made of a conductor and a separator interposed between the positive and negative electrode bodies. The present invention relates to an electric double layer capacitor having a structure coated with a packaging material laminated with foil.
電気二重層キャパシタは、電荷を有する固体と、それに接触する電解液の界面に形成される、厚さ数nm程度の電気二重層を、誘電体として利用したものである。電気二重層の容量は、1cm2あたり数十μFであるが、表面積が数千m2にも及ぶ活性炭を電極として用いることにより、数百〜数千Fの極めて大きな容量を得ることが可能である。 The electric double layer capacitor uses an electric double layer having a thickness of about several nanometers, which is formed at the interface between a charged solid and an electrolyte solution in contact therewith, as a dielectric. The capacity of the electric double layer is several tens of μF per 1 cm 2 , but it is possible to obtain an extremely large capacity of several hundred to several thousand F by using activated carbon having a surface area of several thousand m 2 as an electrode. is there.
そして、電気二重層キャパシタは、下記のような特徴を有し、実用に供されるとともに、さらなる性能向上のための検討がなされている。
(1)充放電サイクルに伴う容量の劣化が少ない。
(2)一般的な電池に比較して、起動後に瞬時に大きな出力を取り出せる。
The electric double layer capacitor has the following characteristics and is put into practical use, and studies for further performance improvement have been made.
(1) There is little deterioration of the capacity accompanying a charge / discharge cycle.
(2) Compared with a general battery, a large output can be taken out instantly after startup.
現用の電気二重層キャパシタには、用途に応じて円筒型やコイン型など様々な形状のものがある。その中で、特に薄くする必要がある場合は、シート状の導電体からなる集電体の表面に、活性炭を主とする分極性電極層を形成した正負一対の電極体の間に、ポリプロピレン不織布などからなるセパレータを介在させてキャパシタ素子とし、このキャパシタ素子に電解液を含浸させ、高分子と金属箔を積層した外装材で被覆した構造をとっている。 Current electric double layer capacitors have various shapes such as a cylindrical shape and a coin shape depending on the application. Among them, when it is necessary to make it particularly thin, a polypropylene nonwoven fabric is formed between a pair of positive and negative electrode bodies in which a polarizable electrode layer mainly composed of activated carbon is formed on the surface of a current collector made of a sheet-like conductor. A capacitor element is formed by interposing a separator made of, etc., and the capacitor element is impregnated with an electrolytic solution and covered with an exterior material in which a polymer and a metal foil are laminated.
特許文献1には、前記のような外装構造を有する電気二重層キャパシタに関する技術が開示されている。図4は、特許文献1に開示されている公知技術による、電気二重層キャパシタの一例の断面を模式的に示す図である。 Patent Document 1 discloses a technique related to an electric double layer capacitor having the above exterior structure. FIG. 4 is a diagram schematically showing a cross section of an example of an electric double layer capacitor according to a known technique disclosed in Patent Document 1. As shown in FIG.
図4において、41はセパレータ、42aは正極分極性電極層、42bは負極分極性電極層、43は集電体、44はラミネートフィルム、45はラミネートフィルムに穿孔を施して形成された窓である。ここで用いられるラミネートフィルム44は、例えばアルミニウム箔の両面に高分子材料層を積層したもので、集電体43に接する側の高分子材料層を、接着性に富む熱可塑性高分子で構成し、セパレータ41と正極分極性電極層42aと負極分極性電極層42bで構成されるキャパシタ素子の外側の部分に、熱プレスを施すことで熱融着し、キャパシタ素子を封止できる。
In FIG. 4, 41 is a separator, 42a is a positive polarizable electrode layer, 42b is a negative polarizable electrode layer, 43 is a current collector, 44 is a laminate film, and 45 is a window formed by perforating the laminate film. . The
そして、ここに示した電気二重層キャパシタにおいては、ラミネートフィルム44に窓45が設けられ、集電体が露出した部分が形成さているので、この部分に端子を取り付けることができ、別途に集電体に接続された端子を設ける必要がないことが特徴である。
In the electric double layer capacitor shown here, a
一般に、電気二重層キャパシタにおいては、充放電時の電圧降下を抑えるためなどの理由から、内部抵抗は極力小さいことが望まれる。この内部抵抗の低減には、集電体と分極性電極層で構成される正極電極体と負極電極体の、対向面積を大きくすることが有効である。 Generally, in an electric double layer capacitor, it is desired that the internal resistance is as small as possible for reasons such as suppressing a voltage drop during charging and discharging. In order to reduce the internal resistance, it is effective to increase the facing area between the positive electrode body and the negative electrode body constituted by the current collector and the polarizable electrode layer.
しかしながら、前記のような構造の薄型の電気二重層キャパシタでは、電極体の面積を大きくすることは、直ちに電気二重層キャパシタ自体の大面積化、大型化に繋がり、プリント基板などへ実装を行う際の占有面積が大きくなることが問題となっていた。 However, in the thin electric double layer capacitor having the above-described structure, increasing the area of the electrode body immediately leads to an increase in area and size of the electric double layer capacitor itself. It has been a problem that the occupied area is large.
従って、本発明の課題は、金属箔と高分子材料層を積層した外装材を用いて、平板状のキャパシタ素子を封止した構造の電気二重層キャパシタにおいて、面積を増加させないで、内部抵抗を低減した電気二重層キャパシタを提供することである。 Accordingly, an object of the present invention is to increase the internal resistance without increasing the area in an electric double layer capacitor having a structure in which a flat capacitor element is sealed using an exterior material in which a metal foil and a polymer material layer are laminated. It is to provide a reduced electric double layer capacitor.
本発明は、平板状の二つの部材を接合したときの、接合面の面積が、接合面に凹凸構造を付与することで増加することに着目してなされたものである。 The present invention has been made by paying attention to the fact that the area of the joint surface when two flat members are joined increases by providing an uneven structure on the joint surface.
即ち、本発明は、シート状の導電体からなる集電体の表面に分極性電極層を形成してなる、正極電極体と負極電極体を、セパレータを介して前記分極性電極層を対向させて配置してなるキャパシタ素子を、金属箔の両面に高分子材料層を形成した積層構造の外装材により被覆した構成を有する電気二重層キャパシタにおいて、前記キャパシタ素子には屈曲加工による凹凸構造が付与されてなることを特徴とする電気二重層キャパシタである。 That is, the present invention provides a positive electrode body and a negative electrode body formed by forming a polarizable electrode layer on the surface of a current collector made of a sheet-like conductor, with the polarizable electrode layer facing each other with a separator interposed therebetween. In an electric double layer capacitor having a structure in which a capacitor element formed by coating a metal foil on both sides of a multilayer material with a polymer material layer formed thereon, the capacitor element is provided with an uneven structure by bending. It is an electric double layer capacitor characterized by being formed.
また、本発明は、前記屈曲加工が、コルゲート加工であることを特徴とする、前記の電気二重層キャパシタである。 The present invention is the above electric double layer capacitor, wherein the bending process is a corrugated process.
また、本発明は、前記屈曲加工が、エンボス加工であることを特徴とする、前記の電気二重層キャパシタである。 The present invention is the above electric double layer capacitor, wherein the bending is embossing.
また、本発明は、前記高分子材料層における、前記キャパシタ素子に接する側を第一の高分子材料層、反対側を第二の高分子材料層としたとき、前記第一の高分子材料層は熱可塑性高分子であり、少なくとも一部に前記金属箔が露出する第一の開放部分が設けられ、前記集電体と前記金属箔との電気的な接続を確保する接続部が形成され、かつ、前記第二の高分子材料層の少なくとも一部に前記金属箔が露出する第二の開放部分が設けられ、前記第二の開放部分の前記金属箔が接続端子を形成してなることを特徴とする、前記の電気二重層キャパシタである。 Further, the present invention provides the first polymeric material layer, wherein the first polymeric material layer is the side contacting the capacitor element and the second polymeric material layer is the opposite side of the polymeric material layer. Is a thermoplastic polymer, provided at least in part with a first open portion where the metal foil is exposed, and a connection portion is formed to ensure electrical connection between the current collector and the metal foil, In addition, a second open portion where the metal foil is exposed is provided on at least a part of the second polymer material layer, and the metal foil of the second open portion forms a connection terminal. The electric double layer capacitor described above is characterized.
本発明による電気二重層キャパシタにおいては、キャパシタ素子に、コルゲート加工やエンボス加工などによって、凹凸構造が付与されているので、平坦な構造の場合よりも、集電体と分極性電極の界面の面積が大きくなっている。これに伴って内部抵抗が低減し、電気二重層キャパシタ全体としての特性が向上する。 In the electric double layer capacitor according to the present invention, the capacitor element is provided with an uneven structure by corrugating or embossing, so that the area of the interface between the current collector and the polarizable electrode is larger than in the case of a flat structure. Is getting bigger. Along with this, the internal resistance is reduced, and the characteristics of the electric double layer capacitor as a whole are improved.
また、凹凸構造を付与するための、コルゲート加工やエンボス加工は、ロールやプレスなどの一般的な賦形加工機を用いて、容易に施すことができるので、製造コストを大きく増加することがないのも、本発明の特徴である。 In addition, corrugation and embossing for imparting a concavo-convex structure can be easily performed using a general shaping machine such as a roll or a press, so that the manufacturing cost is not greatly increased. This is also a feature of the present invention.
さらに、本発明の電気二重層キャパシタにおいては、外装材を構成する金属箔の少なくとも一部に、集電体と電気的に接続した部分を形成し、外側に形成されている高分子材料層の一部を削除することで、金属箔が外部に露出した部分を形成し、当該露出部分を、電気二重層キャパシタを外部の回路へ接続するための端子とすることができる。 Furthermore, in the electric double layer capacitor of the present invention, a portion electrically connected to the current collector is formed on at least a part of the metal foil constituting the exterior material, and the polymer material layer formed on the outside is formed. By removing a part, a portion where the metal foil is exposed to the outside can be formed, and the exposed portion can be used as a terminal for connecting the electric double layer capacitor to an external circuit.
次に、本発明の実施の形態について、図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
まず、コルゲート加工の例を示す。図1は、本発明の、第一の実施の形態に係る、コルゲート加工を施した電気二重層キャパシタの断面を模式的に示した図である。図1において、10はキャパシタ素子、11はセパレータ、12aは正極電極体、12bは負極電極体である。正極電極体12aと負極電極体12bは、例えばアルミニウム箔からなる集電体の表面に、活性炭粉末に、ケッチェンブラックに代表される導電性補助剤、ポリテトラフルオロエチレンに代表されるバインダを加えて混練した混和物を成膜して、分極性電極層を形成して得られる。
First, an example of corrugating will be shown. FIG. 1 is a diagram schematically showing a cross section of an electric double layer capacitor subjected to corrugation processing according to the first embodiment of the present invention. In FIG. 1, 10 is a capacitor element, 11 is a separator, 12a is a positive electrode body, and 12b is a negative electrode body. For the
また、セパレータ11には、ポリオレフィンに代表される耐薬品性を具備する高分子材料からなる、多孔質フィルムが用いられる。そして、正極電極体12aと負極電極体12bの分極性電極層側を対向させた状態で、セパレータ11を間に配置して接合し、キャパシタ素子10が得られる。なお、キャパシタ素子10には電解液を含浸するが、テトラエチルアンモニウムテトラフルオロボレートのプロピレンカーボネート溶液を代表とする、従来の電解液が用いられる。
The
また、図1において、13は外装材であり、金属箔15の両面に第一の高分子材料層14と第二の高分子材料層16を積層した構成を有する。そして、キャパシタ素子10に接する側の、第一の高分子材料層14は、粘着性に富む熱可塑性高分子からなる。従って、キャパシタ素子10の外縁部(図示せず)より延長された部分に熱プレスや超音波加熱を施すことで熱融着させ、キャパシタ素子を封止することができる。
In FIG. 1,
具体的には、金属箔には、例えばアルミニウムが、第一の高分子材料層14には、例えばエチレン−酢酸ビニル共重合体が、第二の高分子材料層16には、例えばポリエチレンテレフタレートが使用できる。これらの材料と同等の特性を具備するものであれば、これらに限定されるものではないことは勿論である。
Specifically, for example, aluminum is used for the metal foil, ethylene-vinyl acetate copolymer is used for the first
このように、キャパシタ素子を外装材で封止した後、表面に溝が設けられた、双ロールの間を通過させるなどの方法でコルゲート加工処理を行い、断面に波形形状を付与ことができる。 Thus, after sealing a capacitor element with an exterior material, corrugation processing can be performed by a method such as passing between twin rolls with grooves provided on the surface, and a corrugated shape can be imparted to the cross section.
また、図1において、17aは、金属箔と正極電極体の接続部、17bは金属箔と負極電極体の接続部である。ここに示したように、本発明に用いる外装材13においては、第一の高分子材料層14の外縁部を短くしておくか、適当な箇所に開放部を設けることで、集電体と金属箔15とが電気的に接続する部分を設けることができる。このように、金属箔と集電体を電気的に接続しておけば、外装材の金属箔を、電気二重層キャパシタを外部の回路などに接続するための端子とすることができる。
Moreover, in FIG. 1, 17a is a connection part of metal foil and a positive electrode body, 17b is a connection part of metal foil and a negative electrode body. As shown here, in the
図2は、金属箔を用いて端子を形成する例を模式的に示した断面図である。図2において、20はキャパシタ素子、21はセパレータ、22aは正極分極性電極層、22bは負極分極性電極層、23aは正極集電体、23bは負極集電体、24は第一の高分子材料層、25aは正極金属箔、25bは負極金属箔、26は第二の高分子材料層、27aは正極側接続部、27bは負極側接続部、28aは正極端子、28bは負極端子である。 FIG. 2 is a cross-sectional view schematically showing an example in which a terminal is formed using a metal foil. In FIG. 2, 20 is a capacitor element, 21 is a separator, 22a is a positive polarizable electrode layer, 22b is a negative polarizable electrode layer, 23a is a positive current collector, 23b is a negative current collector, and 24 is a first polymer. The material layer, 25a is a positive electrode metal foil, 25b is a negative electrode metal foil, 26 is a second polymer material layer, 27a is a positive electrode side connection portion, 27b is a negative electrode side connection portion, 28a is a positive electrode terminal, and 28b is a negative electrode terminal. .
ここに示したように第一の高分子材料層24の適当な箇所に、穿孔加工を施して開放部を形成し、正極集電体23aと正極金属箔25aが直接接触する正極側接続部27aを形成し、第二の高分子材料層26の所要箇所を削除することで、正極端子28aを形成できる。負極側も同様にして、負極端子28bを形成することができる。
As shown here, an appropriate portion of the first
また、ここでは、電気二重層キャパシタの外縁部に端子を形成する例を示したが、他の箇所に形成することも可能であり、集電体と金属箔の接続部についても、例えば、第一の高分子材料層の面積を、金属箔よりも小さくして、外縁部に形成することも可能である。 In addition, here, an example in which the terminal is formed on the outer edge portion of the electric double layer capacitor has been shown. However, it is also possible to form the terminal in another location, and the connection portion between the current collector and the metal foil is, for example, The area of one polymer material layer can be made smaller than that of the metal foil and formed on the outer edge.
次に、エンボス加工の例を示す。図3は、本発明の、第二の実施の形態に係る、エンボス加工を施した電気二重層キャパシタの例を示す図で、図3(a)は平面図、図3(b)は図3(a)におけるAA断面を模式的に示した図である。なお、エンボス加工までの工程は第一の実施の形態と同様なので、説明を省略する。 Next, an example of embossing is shown. FIG. 3 is a diagram showing an example of an embossed electric double layer capacitor according to the second embodiment of the present invention, in which FIG. 3 (a) is a plan view and FIG. 3 (b) is FIG. It is the figure which showed typically the AA cross section in (a). In addition, since the process until embossing is the same as that of 1st embodiment, description is abbreviate | omitted.
図3において、30はキャパシタ素子、31はセパレータ、32aは正極電極体、32bは負極電極体、33は外装材、34は第一の高分子材料層、35は金属箔、36は第二の高分子材料層、37aは正極側接続部、37bは負極側接続部、38は凸部、39は凹部である。 In FIG. 3, 30 is a capacitor element, 31 is a separator, 32a is a positive electrode body, 32b is a negative electrode body, 33 is an exterior material, 34 is a first polymer material layer, 35 is a metal foil, and 36 is a second electrode. A polymer material layer, 37a is a positive electrode side connecting portion, 37b is a negative electrode side connecting portion, 38 is a convex portion, and 39 is a concave portion.
ここでは、図に示したように、円形のエンボス加工を規則的に施しているが、不定形の凹凸を不規則に設けることも可能である。また、凹凸の深さはキャパシタ素子が破断しない程度であれば、特に制限はない。 Here, as shown in the figure, circular embossing is regularly applied, but irregular irregularities can be provided irregularly. The depth of the irregularities is not particularly limited as long as the capacitor element is not broken.
エンボス加工は、通常表面に凹凸を設けた双ロールの間に、電気二重層キャパシタを通過させて行う。一般に、表面がエンボス模様となっている金属製のエンボスロールと、表面が紙又はウレタンゴムなどの比較的柔らかな材質のロールの間を通すことにより行う。あるいは、凹凸構造を有する金型でプレスして行うことも可能である。 Embossing is usually carried out by passing an electric double layer capacitor between twin rolls having irregularities on the surface. Generally, it is carried out by passing between a metal embossing roll having an embossed pattern on the surface and a roll made of a relatively soft material such as paper or urethane rubber. Alternatively, it can be performed by pressing with a mold having an uneven structure.
この場合の端子の形成方法も、第一の実施の形態と特に差がないので、説明を省略する。なお、前記の例では、外装材で封止した状態の電気二重層キャパシタに、コルゲート加工、エンボス加工を施しているが、キャパシタ素子のみに、これらの加工を施しても同様の効果が得られる。 Since the terminal formation method in this case is not particularly different from that of the first embodiment, the description thereof is omitted. In the above example, the corrugating process and the embossing process are performed on the electric double layer capacitor sealed with the exterior material. However, the same effect can be obtained even if the process is performed only on the capacitor element. .
次に、コルゲート及びエンボス加工を施した電気二重層キャパシタを、それぞれ50箇調製し、電極体面積と電気特性を測定した。その際、比較例として、凹凸構造を具備していない、電気二重層キャパシタについても、同様の評価を行った。表1は、その測定結果の平均値を、まとめて示したものである。なお、表1に示した数値は、比較例を100とした相対値である。 Next, 50 electrical double layer capacitors each subjected to corrugation and embossing were prepared, and the electrode body area and electrical characteristics were measured. At that time, as a comparative example, the same evaluation was performed for an electric double layer capacitor that does not have an uneven structure. Table 1 summarizes the average values of the measurement results. The numerical values shown in Table 1 are relative values with the comparative example as 100.
表1に示したように、いずれの加工方法による電気二重層キャパシタにおいても、電極体面積の増加が見られ、それに伴い、等価直列抵抗、内部抵抗、静電容量のいずれも比較例よりも向上した。この結果から、本発明が電気二重層キャパシタの特性向上に寄与することは明らかである。 As shown in Table 1, in the electric double layer capacitor by any processing method, an increase in the electrode body area was observed, and accordingly, all of the equivalent series resistance, internal resistance, and capacitance were improved as compared with the comparative example. did. From this result, it is clear that the present invention contributes to the improvement of the characteristics of the electric double layer capacitor.
10,20,30 キャパシタ素子
11,21,31,41 セパレータ
12a,32a 正極電極体
12b,32b 負極電極体
13,33 外装材
14,24,34 第一の高分子材料層
15,35 金属箔
16,26,36 第二の高分子材料層
17a 金属箔と正極電極体の接続部
17b 金属箔と負極電極体の接続部
22a,42a 正極分極性電極層
22b,42b 負極分極性電極層
23a 正極集電体
23b 負極集電体
25a 正極金属箔
25b 負極金属箔
27a,37a 正極側接続部
27b,37b 負極側接続部
28a 正極端子
28b 負極端子
38 凸部
39 凹部
43 集電体
44 ラミネートフィルム
45 窓
10, 20, 30
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004133975A JP2005317764A (en) | 2004-04-28 | 2004-04-28 | Electric double-layer capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004133975A JP2005317764A (en) | 2004-04-28 | 2004-04-28 | Electric double-layer capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005317764A true JP2005317764A (en) | 2005-11-10 |
Family
ID=35444864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004133975A Pending JP2005317764A (en) | 2004-04-28 | 2004-04-28 | Electric double-layer capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005317764A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7589955B2 (en) * | 2005-11-16 | 2009-09-15 | Rohm Co., Ltd. | Electric double layer capacitor and aggregation thereof |
-
2004
- 2004-04-28 JP JP2004133975A patent/JP2005317764A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7589955B2 (en) * | 2005-11-16 | 2009-09-15 | Rohm Co., Ltd. | Electric double layer capacitor and aggregation thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100740021B1 (en) | Method for making electrochemical device and electrochemical device | |
| JP2006278897A (en) | Electrochemical device | |
| KR100752942B1 (en) | Electrode for electrochemical capacitor, fabricating method of the electrode, and electrochemical capacitor, fabricating method of the capacitor | |
| US7251122B2 (en) | Electric chemical capacitor, and method and apparatus for manufacturing electrode for electric chemical capacitor | |
| KR101785759B1 (en) | Electrode assembly and method for manufacturing the same | |
| US20070059869A1 (en) | Electrode for electric chemical capacitor, manufacturing method and apparatus thereof | |
| US7623339B2 (en) | Electrochemical device | |
| JP2010003773A (en) | Electric double layer capacitor | |
| JP2007201248A (en) | Laminated electrochemical device | |
| JP4895028B2 (en) | Electric double layer capacitor | |
| JP4022492B2 (en) | Manufacturing method of electric double layer capacitor | |
| JP2005317764A (en) | Electric double-layer capacitor | |
| JPH097893A (en) | Electric double layer capacitor and method of manufacturing the same | |
| JP4248682B2 (en) | Electric double layer capacitor | |
| JP3909032B2 (en) | Manufacturing method of electric double layer capacitor | |
| JP2019003990A (en) | Electrode element | |
| JP2009088275A (en) | Method of manufacturing electrode for electric double-layer capacitor | |
| JP2006324285A (en) | Method for producing electrode for electrochemical capacitor | |
| JP2005093859A (en) | Electric double-layered capacitor | |
| JP4988153B2 (en) | Manufacturing method of electric double layer capacitor | |
| JP2009117759A (en) | Electric double-layer capacitor | |
| JP4566049B2 (en) | Electric double layer capacitor | |
| JP4542947B2 (en) | Manufacturing method of electric double layer capacitor | |
| JP2002083749A (en) | Electric double-layer capacitor | |
| JPH1079325A (en) | Electric double layer capacitor |