[go: up one dir, main page]

JP2005322032A - Received frame processing device - Google Patents

Received frame processing device Download PDF

Info

Publication number
JP2005322032A
JP2005322032A JP2004139732A JP2004139732A JP2005322032A JP 2005322032 A JP2005322032 A JP 2005322032A JP 2004139732 A JP2004139732 A JP 2004139732A JP 2004139732 A JP2004139732 A JP 2004139732A JP 2005322032 A JP2005322032 A JP 2005322032A
Authority
JP
Japan
Prior art keywords
delay time
allowable delay
frame
received
received frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004139732A
Other languages
Japanese (ja)
Inventor
Takeo Matsuura
健夫 松浦
Hiroyoshi Suzuki
弘喜 鈴木
Akihito Inoshita
明史 井ノ下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004139732A priority Critical patent/JP2005322032A/en
Priority to PCT/JP2005/008281 priority patent/WO2005109214A1/en
Publication of JP2005322032A publication Critical patent/JP2005322032A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

【課題】 許容遅延時間が異なるフレームに対して、遅延時間を保証し割込み回数を低減すること。
【解決手段】 受信フレーム許容遅延時間判定部２０と、待ち時間計測部２１と、割込み生成部２２とを有し、受信フレームのヘッダ情報もしくはペイロード情報よりフレームの許容遅延時間を判定し、待ち時間が許容遅延時間に到達すると割込みを生成することにより、受信フレームの許容遅延時間がフレームにより異なる場合、フレームの許容遅延時間毎に割込み待ち時間を計測し、フレームの許容遅延時間まで割込み出力を待つこととなるので、割込み頻度が低減される。
【選択図】 図２PROBLEM TO BE SOLVED: To guarantee a delay time and reduce the number of interrupts for frames having different allowable delay times.
A reception frame allowable delay time determination unit, a wait time measurement unit, and an interrupt generation unit are provided for determining an allowable delay time of a frame from header information or payload information of the reception frame, and waiting time. If the allowable delay time of the received frame differs depending on the frame by generating an interrupt when the packet reaches the allowable delay time, the interrupt waiting time is measured for each allowable delay time of the frame, and the interrupt output is waited until the allowable delay time of the frame. As a result, the interrupt frequency is reduced.
[Selection] Figure 2

Description

本発明は、ローカルエリアネットワークなどのネットワークインタフェースを通じてイーサネット（登録商標）などのフレームを受信処理する装置において、フレームを受信したことをプロセッサに対して割込みを用いて通知する受信フレーム処理装置に関するものである。   The present invention relates to a reception frame processing device for receiving and processing a received frame using an interrupt in a device for receiving and processing a frame such as Ethernet (registered trademark) through a network interface such as a local area network. is there.

この種の受信フレーム処理装置においては、プロセッサに対して割込みを用いてフレーム受信を通知すると、ソフトウェア(デバイスドライバ)が割込み処理を起動し、割込み起動時点までに動作中であったプロセスの状態を待避(コンテクストスイッチング)する。このため、オーバヘッドが発生し、プロセッサの負荷が増加することになる。割込み回数を減らすため、従来の受信フレーム処理装置は、受信フレーム数または受信データ量の閾値を設定し、フレーム受信量が閾値を超過すると割込みを出力し、１回の割込みで複数のフレームをまとめてプロセッサに対して出力するものがある。この場合、フレームの受信量が閾値に到達しないといつまでたっても割込みが上がらないので、プロセッサへのフレーム出力が長時間遅れることが無いように時間の閾値を設定し、受信フレームの待ち時間が時間閾値を超過すると割込みを上げるようにしている。また、受信フレームがリアルタイム応答に対する優先度が高いかどうかを識別し、リアルタイム応答に対する優先度が高いフレームが到着すると直ちに割込みを出力し、遅延ゼロでリアルタイムフレームをプロセッサに出力することができるようにしている（例えば、特許文献１参照）。   In this type of received frame processing device, when a frame reception is notified to the processor using an interrupt, the software (device driver) activates the interrupt process, and the state of the process that was operating up to the point of interrupt activation is indicated. Save (context switching). For this reason, overhead occurs and the load on the processor increases. In order to reduce the number of interrupts, the conventional received frame processing device sets a threshold for the number of received frames or the amount of received data, outputs an interrupt when the frame received amount exceeds the threshold, and combines multiple frames in one interrupt. Output to the processor. In this case, if the frame reception amount does not reach the threshold value, an interrupt will not be raised indefinitely, so a time threshold value is set so that the frame output to the processor is not delayed for a long time, and the reception frame wait time is An interrupt is raised when the threshold is exceeded. It also identifies whether the received frame has a high priority for the real-time response, outputs an interrupt as soon as a frame with a high priority for the real-time response arrives, and allows the real-time frame to be output to the processor with zero delay. (For example, refer to Patent Document 1).

図８は特許文献１に記載された従来の受信フレーム処理装置におけるリアルタイム応答に対する優先度の高いフレームを処理する場合のフローチャートを示すものである。図８において、フレームを受信するとステップ１２１４においてリアルタイム応答に対する優先度の高いフレームであるかどうかを判定する。もし、リアルタイムフレームであれば、ステップ１２１５において直ちにプロセッサに対して割込みを通知する。もし、リアルタイムフレームでなければ、受信量が閾値を超過もしくはタイムアウトが発生すると割込みを出力していた。
特開２００１-１４２４３号公報 FIG. 8 is a flowchart for processing a frame having a high priority with respect to a real-time response in the conventional reception frame processing apparatus described in Patent Document 1. In FIG. 8, when a frame is received, it is determined in step 1214 whether the frame is a high priority frame for the real time response. If it is a real-time frame, an interrupt is immediately notified to the processor in step 1215. If it is not a real-time frame, an interrupt is output when the received amount exceeds the threshold or a timeout occurs.
Japanese Patent Laid-Open No. 2001-14243

しかしながら、上記従来の構成では、リアルタイム応答に対する優先度が高いフレームが高レートで到着する場合、１フレーム毎に割込みを出力するため、割込みの回数が増加し、プロセッサの処理負荷が増加するという課題を有していた。   However, in the conventional configuration, when a frame having a high priority with respect to a real-time response arrives at a high rate, an interrupt is output for each frame, so that the number of interrupts increases and the processing load of the processor increases. Had.

本発明は、上記従来の課題を解決するもので、フレームの遅延品質を保証しつつ、割込み出力頻度を減らすようにした受信フレーム処理装置を提供することを目的とする。   SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and an object of the present invention is to provide a received frame processing apparatus that can reduce the interrupt output frequency while guaranteeing the frame delay quality.

上記従来の課題を解決するために、本発明の受信フレーム処理装置は、受信フレームの許容遅延時間を判定する受信フレーム許容遅延時間判定手段と、受信フレームの待ち時間を計測する待ち時間計測手段と、待ち時間が許容遅延時間に到達すると割込みを生成する割込み生成手段とを備えたものである。本構成によって、待ち時間が受信フレームの許容遅延時間を超えることなく割込みを生成することができ、プロセッサの処理負荷を低減することができる。   In order to solve the above-described conventional problems, a reception frame processing device according to the present invention includes a reception frame allowable delay time determination unit that determines an allowable delay time of a reception frame, and a wait time measurement unit that measures a wait time of the reception frame. And an interrupt generation means for generating an interrupt when the waiting time reaches an allowable delay time. With this configuration, an interrupt can be generated without the waiting time exceeding the allowable delay time of the received frame, and the processing load on the processor can be reduced.

また、本発明の受信フレーム処理装置は、待ち時間計測手段が、複数の待ち時間を計測することを特徴とする。本構成によって、複数の待ち時間を同時に計測することができ、異なる許容遅延時間を持つ受信フレームの要求遅延品質を保証しつつ割込み生成回数を減らすことができる。   The reception frame processing apparatus of the present invention is characterized in that the waiting time measuring means measures a plurality of waiting times. With this configuration, a plurality of waiting times can be measured simultaneously, and the number of interrupt generations can be reduced while guaranteeing the required delay quality of received frames having different allowable delay times.

また、本発明の受信フレーム処理装置は、待ち時間計測手段が、複数の待ち時間を受信フレームの許容遅延時間と対応付けることを特徴とする。本構成によって、受信フレームの許容遅延時間に応じて待ち時間を計測することができ、異なる許容遅延時間を持つ受信フレームの要求遅延品質を保証しつつ割込み生成回数を減らすことができる。   In the received frame processing apparatus of the present invention, the waiting time measuring means associates a plurality of waiting times with an allowable delay time of the received frame. With this configuration, the waiting time can be measured according to the allowable delay time of the received frame, and the number of interrupt generations can be reduced while guaranteeing the required delay quality of received frames having different allowable delay times.

また、本発明の受信フレーム処理装置は、割込み生成手段が、いずれかの待ち時間が許容遅延時間に到達すると割込みを生成することを特徴とする。本構成によって、各待ち時間が受信フレームの許容遅延時間を超えることなく割込みを生成することができ、異なる許容遅延時間を持つ受信フレームの要求遅延品質を保証しつつ割込み生成回数を減らすことができる。   The reception frame processing device of the present invention is characterized in that the interrupt generation means generates an interrupt when any waiting time reaches an allowable delay time. With this configuration, interrupts can be generated without each waiting time exceeding the allowable delay time of the received frame, and the number of interrupt generations can be reduced while guaranteeing the required delay quality of received frames having different allowable delay times. .

また、本発明の受信フレーム処理装置は、待ち時間計測手段が、複数のタイマーにより構成されることを特徴とする。本構成によって、複数の待ち時間を並行して計測することができ、異なる許容遅延時間を持つ受信フレームの要求遅延品質を保証しつつ割込み生成回数を減らすことができる。   The reception frame processing apparatus of the present invention is characterized in that the waiting time measuring means is constituted by a plurality of timers. With this configuration, a plurality of waiting times can be measured in parallel, and the number of interrupt generations can be reduced while guaranteeing the required delay quality of received frames having different allowable delay times.

また、本発明の受信フレーム処理装置は、受信フレーム許容遅延時間判定手段が、フレームのヘッダ情報を用いて許容遅延時間を判定することを特徴とする。本構成によって、受信フレームのヘッダ情報より許容遅延時間を判定し、割込みを生成することができ、受信フレームの一部情報のみを参照することにより、短時間で許容遅延時間を判定することができる。   The reception frame processing apparatus of the present invention is characterized in that the reception frame allowable delay time determining means determines the allowable delay time using the header information of the frame. With this configuration, the allowable delay time can be determined from the header information of the received frame, an interrupt can be generated, and the allowable delay time can be determined in a short time by referring to only part of the information of the received frame. .

また、本発明の受信フレーム処理装置は、受信フレーム許容遅延時間判定手段が、フレームのヘッダの通信品質クラス情報を用いて許容遅延時間を判定することを特徴とする。本構成によって、受信フレームのヘッダの通信品質クラス情報を用いて許容遅延時間を判定し、割込みを生成することができ、受信フレームの一部情報のみを参照することにより、短時間で許容遅延時間を判定することができる。   The reception frame processing apparatus of the present invention is characterized in that the reception frame allowable delay time determination means determines the allowable delay time using the communication quality class information in the header of the frame. With this configuration, it is possible to determine the allowable delay time using the communication quality class information in the header of the received frame and generate an interrupt. By referring to only part of the information in the received frame, the allowable delay time can be shortened in a short time. Can be determined.

また、本発明の受信フレーム処理装置は、受信フレーム許容遅延時間判定手段が、フレームのヘッダのアドレス情報を用いて許容遅延時間を判定することを特徴とする。本構成によって、受信フレームのヘッダのアドレス情報を用いて許容遅延時間を判定し、割込みを生成することができ、受信フレームの一部情報のみを参照することにより、短時間で許容遅延時間を判定することができる。   The reception frame processing apparatus of the present invention is characterized in that the reception frame allowable delay time determination means determines the allowable delay time using the address information of the header of the frame. With this configuration, it is possible to determine the allowable delay time using the address information of the header of the received frame and generate an interrupt, and to determine the allowable delay time in a short time by referring only to some information of the received frame can do.

また、本発明の受信フレーム処理装置は、受信フレーム許容遅延時間判定手段が、フレームのヘッダのポート番号情報を用いて許容遅延時間を判定することを特徴とする。本構成によって、受信フレームのヘッダのポート番号情報を用いて許容遅延時間を判定し、割込みを生成することができ、受信フレームの一部情報のみを参照することにより、短時間で許容遅延時間を判定することができる。   The reception frame processing apparatus of the present invention is characterized in that the reception frame allowable delay time determination means determines the allowable delay time using the port number information in the header of the frame. With this configuration, it is possible to determine the allowable delay time using the port number information in the header of the received frame and generate an interrupt. By referring to only part of the information in the received frame, the allowable delay time can be reduced in a short time. Can be determined.

また、本発明の受信フレーム処理装置は、受信フレーム許容遅延時間判定手段が、フレームのヘッダのサービス識別情報を用いて許容遅延時間を判定することを特徴とする。本構成によって、受信フレームのヘッダのサービス識別情報を用いて許容遅延時間を判定し、割込みを生成することができ、受信フレームの一部情報のみを参照することにより、短時間で許容遅延時間を判定することができる。   The reception frame processing apparatus of the present invention is characterized in that the reception frame allowable delay time determination means determines the allowable delay time using the service identification information in the header of the frame. With this configuration, it is possible to determine the allowable delay time using the service identification information in the header of the received frame and generate an interrupt. By referencing only a part of the information in the received frame, the allowable delay time can be reduced in a short time. Can be determined.

また、本発明の受信フレーム処理装置は、受信フレーム許容遅延時間判定手段が、フレームのヘッダ情報として、ＩＰｖ４パケットヘッダのＴｏＳ(Type of Service)またはＩＰｖ６パケットヘッダのTraffic Classを用いて許容遅延時間を判定することを特徴とする。本構成によって、ＩＰｖ４パケットヘッダのＴｏＳ(Type of Service)またはＩＰｖ６パケットヘッダのTraffic Classにより許容遅延時間を判定し、割込みを生成することができる。   Also, in the received frame processing device of the present invention, the received frame allowable delay time determining means uses the ToS (Type of Service) of the IPv4 packet header or the Traffic Class of the IPv6 packet header as the frame header information. It is characterized by determining. With this configuration, it is possible to determine the allowable delay time based on the ToS (Type of Service) of the IPv4 packet header or the Traffic Class of the IPv6 packet header and generate an interrupt.

また、本発明の受信フレーム処理装置は、受信フレーム許容遅延時間判定手段が、フレームのヘッダ情報として、ＩＰｖ４またはＩＰｖ６パケットのＩＰアドレスを用いて許容遅延時間を判定することを特徴とする。本構成によって、ＩＰｖ４またはＩＰｖ６パケットのＩＰアドレスにより許容遅延時間を判定し、割込みを生成することができる。   In the reception frame processing device of the present invention, the reception frame allowable delay time determination means determines the allowable delay time using the IP address of the IPv4 or IPv6 packet as the header information of the frame. With this configuration, it is possible to determine the allowable delay time based on the IP address of the IPv4 or IPv6 packet and generate an interrupt.

また、本発明の受信フレーム処理装置は、受信フレーム許容遅延時間判定手段が、フレームのヘッダ情報として、ＩＰｖ４またはＩＰｖ６パケットのポート番号を用いて許容遅延時間を判定することを特徴とする。本構成によって、ＩＰｖ４またはＩＰｖ６パケットのポート番号により許容遅延時間を判定し、割込みを生成することができる。   In the reception frame processing apparatus of the present invention, the reception frame allowable delay time determination means determines the allowable delay time using the port number of the IPv4 or IPv6 packet as the header information of the frame. With this configuration, it is possible to determine the allowable delay time based on the port number of the IPv4 or IPv6 packet and generate an interrupt.

また、本発明の受信フレーム処理装置は、受信フレーム許容遅延時間判定手段が、フレームのヘッダ情報として、ＩＰｖ６パケットのフローラベルを用いて許容遅延時間を判定することを特徴とする。本構成によって、ＩＰｖ６パケットのフローラベルにより許容遅延時間を判定し、割込みを生成することができる。   The reception frame processing apparatus of the present invention is characterized in that the reception frame allowable delay time determination means determines the allowable delay time using the flow label of the IPv6 packet as the header information of the frame. With this configuration, it is possible to determine an allowable delay time based on a flow label of an IPv6 packet and generate an interrupt.

また、本発明の受信フレーム処理装置は、受信フレーム許容遅延時間判定手段が、フレームのペイロード情報を用いて許容遅延時間を判定することを特徴とする。本構成によって、受信フレームのペイロード情報により許容遅延時間を判定し、割込みを生成することができ、受信フレームの一部情報のみを参照することにより、短時間で許容遅延時間を判定することができる。   The reception frame processing apparatus of the present invention is characterized in that the reception frame allowable delay time determination means determines the allowable delay time using the payload information of the frame. With this configuration, the allowable delay time can be determined based on the payload information of the received frame, an interrupt can be generated, and the allowable delay time can be determined in a short time by referring to only some information of the received frame. .

また、本発明の受信フレーム処理装置は、受信フレーム数または受信データ量の計測手段を備えることを特徴とする。本構成によって、受信フレーム数または受信データ量を計測することができ、受信フレーム数または受信データ量がバッファサイズを超過する前に割り込みを生成することができる。   The received frame processing apparatus of the present invention is characterized by comprising means for measuring the number of received frames or the amount of received data. With this configuration, the number of received frames or the amount of received data can be measured, and an interrupt can be generated before the number of received frames or the amount of received data exceeds the buffer size.

また、本発明の受信フレーム処理装置は、受信フレーム数または受信データ量の閾値を設定し、待ち時間が許容遅延時間に到達するかまたは受信量が閾値を超過すると割込みを生成することを特徴とする。本構成によって、受信フレーム数または受信データ量が設定した値を超過するまで割込みを待つことができる。   The reception frame processing device of the present invention is characterized in that a threshold value for the number of reception frames or reception data amount is set, and an interrupt is generated when the waiting time reaches an allowable delay time or the reception amount exceeds the threshold value. To do. With this configuration, it is possible to wait for an interrupt until the number of received frames or the amount of received data exceeds a set value.

また、本発明の受信フレーム処理装置は、割込み生成手段に代えてステータス生成手段を備え、割込みを直接生成するのではなく、割込みのタイミングで変化するステータスを出力することを特徴とする。本構成によって、別の構成の通信装置に対しても適用することができる。   The reception frame processing apparatus of the present invention is characterized by including status generation means instead of interrupt generation means and outputting a status that changes at the timing of the interrupt, instead of directly generating an interrupt. This configuration can also be applied to communication devices having other configurations.

また、本発明は、上記のいずれかに記載の受信フレーム処理装置を内蔵することを特徴とする通信処理装置であり、フレームの遅延品質を保証しつつ、割込み出力頻度を減らすことができ、プロセッサの処理負荷を低減することができる。   Further, the present invention is a communication processing device characterized by incorporating any of the above-described reception frame processing devices, and can reduce the interrupt output frequency while guaranteeing the delay quality of the frame. The processing load can be reduced.

本発明の受信フレーム処理装置によれば、受信フレームの許容遅延時間を判定する受信フレーム許容遅延時間判定手段と、受信フレームの待ち時間を計測する待ち時間計測手段と、待ち時間が許容遅延時間に到達すると割込みを生成する割込み生成手段とを備えたものであり、受信フレームの要求遅延品質を保証しつつ割込み生成回数を減らすことができ、プロセッサの処理負荷を低減することができる。   According to the received frame processing apparatus of the present invention, the received frame allowable delay time determining means for determining the allowable delay time of the received frame, the waiting time measuring means for measuring the waiting time of the received frame, and the waiting time to the allowable delay time. An interrupt generation means for generating an interrupt when it arrives can reduce the number of interrupt generations while guaranteeing the required delay quality of the received frame, thereby reducing the processing load on the processor.

以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
本発明の実施の形態１は、請求項１〜１５を実施するものである。図１は、本発明の実施の形態１における受信フレーム処理装置を内蔵する通信処理装置の構成を示すブロック図である。図１において、ネットワークインタフェース１０１は、接続しているＬＡＮ等のネットワークよりフレームを受信する。受信フレーム格納部１０２は、受信したフレームを格納し、受信フレーム処理装置１０３は、受信フレームに関する情報に基づきプロセッサに対して割込みを生成する。プロセッサ１０４は、割込み処理により受信フレームを受信フレーム格納部１０２から読み出してメインメモリ１０５に転送する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
The first embodiment of the present invention implements claims 1 to 15. FIG. 1 is a block diagram showing a configuration of a communication processing device incorporating a reception frame processing device according to Embodiment 1 of the present invention. In FIG. 1, a network interface 101 receives a frame from a network such as a connected LAN. The received frame storage unit 102 stores the received frame, and the received frame processing device 103 generates an interrupt to the processor based on information about the received frame. The processor 104 reads the received frame from the received frame storage unit 102 by the interrupt process and transfers it to the main memory 105.

図２は、本発明の実施の形態１における受信フレーム処理装置１０３の構成を示すブロック図である。図２において、許容遅延時間判定部２０は、ヘッダ情報参照部２０１とテーブル２０２と判定部２０３からなり、受信フレームのヘッダ情報を参照し、ヘッダの通信品質クラス情報、アドレス情報、ポート情報、サービス識別情報等のヘッダ情報を用いて事前に登録されている許容遅延時間をテーブル２０２から検索し、受信フレームに対応する許容遅延時間を１つ判定する。待ち時間計測部２１は、テーブル２０２に登録された許容遅延時間と１対１に対応するｎ個のタイマー２１１〜タイマー２１ｎからなり、許容遅延時間別に割込み待ち時間を計測する。割込み生成部２２は、いずれかの待ち時間が許容遅延時間に到達すると割込みを生成する。   FIG. 2 is a block diagram showing a configuration of reception frame processing apparatus 103 according to Embodiment 1 of the present invention. In FIG. 2, the allowable delay time determination unit 20 includes a header information reference unit 201, a table 202, and a determination unit 203. The allowable delay time determination unit 20 refers to header information of a received frame, and includes communication quality class information, address information, port information, service information of the header. The allowable delay time registered in advance using the header information such as the identification information is searched from the table 202, and one allowable delay time corresponding to the received frame is determined. The waiting time measuring unit 21 is composed of n timers 211 to 21 n corresponding to the allowable delay times registered in the table 202 on a one-to-one basis, and measures the interrupt waiting time for each allowable delay time. The interrupt generation unit 22 generates an interrupt when any waiting time reaches an allowable delay time.

図３は、本発明の実施の形態１における受信フレーム処理装置１０３の処理を説明するためのフローチャートである。図３における各ステップの処理内容を説明する。
ステップ１：割込み待ち時間計測用のタイマー２１１〜タイマー２１ｎの計測値を“０”に初期化し、タイマーを停止状態とする。
ステップ２：受信フレームの有無を判定し、受信フレーム有りの場合はステップ３を実行し、受信フレーム無しの場合はステップ８を実行する。
ステップ３：受信フレームのヘッダ情報を参照し、許容遅延判定用のテーブル２０２を検索する。
ステップ４：テーブル２０２の検索結果から受信フレームの許容遅延時間を判定する。
ステップ５：判定された受信フレームの許容遅延時間から対応するタイマーを選択する。
ステップ６１〜６ｎ：選択されたタイマーが初期化後最初の受信フレームであるかを判定し、最初のフレームである場合、ステップ７１〜７ｎを実行する。
ステップ７１〜７ｎ： 選択されたタイマーの計測を開始する。
ステップ８：タイマー２１１〜タイマー２１ｎの計測値が、対応する許容遅延時間に到達しているかどうかを監視する。
ステップ９：ステップ８の結果、いずれかのタイマー計測値が許容遅延時間に到達しているかどうかを判定し、到達している場合はステップ１０を実行し、到達していない場合はステップ２を実行する。
ステップ１０：割込みを生成する。 FIG. 3 is a flowchart for explaining processing of reception frame processing apparatus 103 according to Embodiment 1 of the present invention. The processing contents of each step in FIG. 3 will be described.
Step 1: The measurement values of the timer 211 to timer 21n for interrupt waiting time measurement are initialized to “0”, and the timer is stopped.
Step 2: The presence / absence of a reception frame is determined. If there is a reception frame, step 3 is executed, and if there is no reception frame, step 8 is executed.
Step 3: Refer to the header information of the received frame, and search the allowable delay determination table 202.
Step 4: The allowable delay time of the received frame is determined from the search result of the table 202.
Step 5: Select a corresponding timer from the determined allowable delay time of the received frame.
Steps 61 to 6n: It is determined whether the selected timer is the first received frame after initialization, and if it is the first frame, Steps 71 to 7n are executed.
Steps 71 to 7n: The measurement of the selected timer is started.
Step 8: Monitor whether the measured values of the timer 211 to the timer 21n have reached the corresponding allowable delay time.
Step 9: As a result of Step 8, it is determined whether any timer measurement value has reached the allowable delay time. If it has reached, Step 10 is executed, and if not, Step 2 is executed. To do.
Step 10: Generate an interrupt.

図４は、受信フレームに対する割込み出力動作を説明するためのタイミング図である。図４において、受信フレーム１は、許容遅延時間をゼロに設定した場合であり、フレーム到着後すぐに割り込みを出力している。受信フレーム２では、１番目のフレーム到着時点より許容遅延時間を待ち、許容遅延時間を待つ間にｎ個のフレームが到着する場合を示しており、１〜ｎ番目の受信フレームで１回の割込みを出力している。これにより、フレーム到着毎に即時割込みを出力する従来の構成に比べて割込み回数を１／ｎに減らすことができている。受信フレーム３では、許容遅延時間が異なる複数種類のフレームに対して、それぞれ許容遅延時間まで待った上で割り込みを出力している。これにより、異なる各受信フレームの遅延品質を保証しつつ割込み回数を最小限に減らすことができる。   FIG. 4 is a timing diagram for explaining an interrupt output operation for a received frame. In FIG. 4, the received frame 1 is a case where the allowable delay time is set to zero, and an interrupt is output immediately after the arrival of the frame. Received frame 2 shows a case where an allowable delay time is waited from the time of arrival of the first frame, and n frames arrive while waiting for the allowable delay time. Is output. As a result, the number of interrupts can be reduced to 1 / n compared to the conventional configuration in which an immediate interrupt is output every time a frame arrives. In the reception frame 3, an interrupt is output after waiting for an allowable delay time for each of a plurality of types of frames having different allowable delay times. As a result, the number of interrupts can be reduced to a minimum while guaranteeing the delay quality of each different received frame.

図５は、許容遅延時間判定部２０のテーブル２０２の設定内容を示す図である。図５において、参照するヘッダ情報として、ＩＰｖ６パケットヘッダのTraffic Classを用いた場合について示している。あらかじめ、Traffic Classの値と対応する許容遅延時間をテーブルに設定しておく。受信フレームのヘッダ情報のTraffic Classの値を参照し、対応する遅延時間を検索する。   FIG. 5 is a diagram illustrating the setting contents of the table 202 of the allowable delay time determination unit 20. FIG. 5 shows the case where the Traffic Class of the IPv6 packet header is used as the header information to be referenced. The allowable delay time corresponding to the value of Traffic Class is set in the table in advance. The corresponding delay time is searched with reference to the value of Traffic Class in the header information of the received frame.

このように、本実施形態１によれば、許容遅延時間判定部２０が、受信フレームに対応する許容遅延時間を判定し、待ち時間計測部２１が、許容遅延時間に対応するタイマー２１１〜タイマー２１ｎにより待ち時間を計測し、割込み生成部２２が、いずれかの待ち時間が許容遅延時間に到達すると割込みを生成することにより、受信フレームの遅延品質を保証しつつ割込み回数を最小限に減らすことができる。   As described above, according to the first embodiment, the allowable delay time determination unit 20 determines the allowable delay time corresponding to the received frame, and the waiting time measurement unit 21 uses the timers 211 to 21n corresponding to the allowable delay time. The interrupt generator 22 measures the waiting time, and generates an interrupt when any waiting time reaches the allowable delay time, thereby ensuring the delay quality of the received frame and reducing the number of interrupts to a minimum. it can.

なお、本実施の形態１において、あらかじめテーブル２０２に設定する許容遅延時間を固定設定としているが、運用中の状況に応じて変更するようにしても良い。また、許容遅延時間を設定変更する方法として、プロセッサから設定値を与えられてもよい。また、受信フレームの参照するヘッダ情報として、ＩＰｖ６パケットヘッダのTraffic Classの場合について示したが、ＩＰｖ４パケットヘッダのＴｏＳ(Type of Service)、 ＩＰｖ４およびＩＰｖ６パケットのＩＰアドレス、ＩＰｖ４およびＩＰｖ６パケットのポート番号、ＩＰｖ６パケットのフローラベル、フレームのペイロード情報を用いても良い。また、受信フレームの参照する情報として、ヘッダ情報以外のペイロード情報を用いても良い。
（実施の形態２）
本発明の実施の形態２は、請求項１６、１７を実施するものである。図６は、本発明の実施の形態２の受信フレーム処理装置１０３Ａの構成を示すブロック図である。図６において、図２と同じ構成要素については同じ符号を用いて重複した説明を省略する。図６において、受信量計測部６１は、受信フレーム格納部１０２における受信フレーム数または受信データ量を計測する。割込み生成部６２は、受信フレーム数または受信データ量の閾値を設定し、待ち時間が許容遅延時間に到達するかまたは受信量が閾値を超過すると割込みを生成する。 In the first embodiment, the allowable delay time set in advance in the table 202 is fixed, but may be changed according to the operating status. Further, as a method of changing the setting of the allowable delay time, a setting value may be given from the processor. In addition, as the header information to be referred to in the received frame, the case of the Traffic Class of the IPv6 packet header has been shown. IPv6 packet flow label and frame payload information may be used. Also, payload information other than header information may be used as information referred to by the received frame.
(Embodiment 2)
The second embodiment of the present invention implements claims 16 and 17. FIG. 6 is a block diagram showing a configuration of received frame processing apparatus 103A according to the second embodiment of the present invention. In FIG. 6, the same components as those in FIG. In FIG. 6, the reception amount measurement unit 61 measures the number of received frames or the reception data amount in the reception frame storage unit 102. The interrupt generation unit 62 sets a threshold for the number of received frames or the amount of received data, and generates an interrupt when the waiting time reaches the allowable delay time or the received amount exceeds the threshold.

図７は、本発明の実施の形態２における受信フレーム処理装置１０３Ａの処理を説明するためのフローチャートである。
ステップ１１：割込み待ち時間計測用のタイマー２１１〜タイマー２１ｎの計測値および受信量計測値を“０”に初期化し、タイマーを停止状態とする。また、フレーム受信量の閾値を設定する。
ステップ１２：受信フレームの有無を判定し、受信フレーム有りの場合はステップ１３を実行し、受信フレーム無しの場合はステップ１９を実行する。
ステップ１３：受信したフレームの量を計測する。
ステップ１４：受信フレームのヘッダ情報を参照し、許容遅延判定用のテーブル２０２を検索する。
ステップ１５：テーブル２０２の検索結果から受信フレームの許容遅延時間を判定する。
ステップ１６：判定された受信フレームの許容遅延時間から対応するタイマーを選択する。
ステップ７１〜７１ｎ：選択されたタイマーが初期化後最初の受信フレームであるかを判定し、最初のフレームである場合、ステップ８１〜８１ｎを実行する。
ステップ８１〜８１ｎ： 選択されたタイマーの計測を開始する。
ステップ１９：タイマー２１１〜タイマー２１ｎの計測値が、対応する許容遅延時間に到達しているかどうかを監視する。
ステップ２０：ステップ１９の結果、いずれかのタイマー計測値が許容遅延時間に到達しているかどうかを判定し、到達している場合はステップ２３を実行し、到達していない場合はステップ２１を実行する。
ステップ２１：受信フレームの量が閾値に到達しているかどうかを監視する。
ステップ２２：ステップ２１の結果、受信フレームの量が閾値に到達しているかどうかを判定し、到達している場合はステップ２３を実行し、到達していない場合はステップ２２を実行する。
ステップ２３：割込みを生成する。 FIG. 7 is a flowchart for explaining processing of reception frame processing apparatus 103A according to Embodiment 2 of the present invention.
Step 11: The measurement values of the timer 211 to timer 21n and the reception amount measurement value for interrupt waiting time measurement are initialized to “0”, and the timer is stopped. Also, a threshold for the amount of received frames is set.
Step 12: It is determined whether or not there is a received frame. If there is a received frame, Step 13 is executed, and if there is no received frame, Step 19 is executed.
Step 13: Measure the amount of received frames.
Step 14: The allowable delay determination table 202 is searched with reference to the header information of the received frame.
Step 15: The allowable delay time of the received frame is determined from the search result of the table 202.
Step 16: Select a corresponding timer from the determined allowable delay time of the received frame.
Steps 71 to 71n: It is determined whether or not the selected timer is the first received frame after initialization, and if it is the first frame, steps 81 to 81n are executed.
Steps 81-81n: Start measurement of the selected timer.
Step 19: Monitor whether or not the measured values of the timer 211 to the timer 21n have reached the corresponding allowable delay time.
Step 20: As a result of Step 19, it is determined whether or not any timer measurement value has reached the allowable delay time. If so, Step 23 is executed, and if not, Step 21 is executed. To do.
Step 21: Monitor whether the amount of received frames has reached the threshold.
Step 22: As a result of Step 21, it is determined whether or not the amount of received frames has reached the threshold value. If so, Step 23 is executed, and if not, Step 22 is executed.
Step 23: Generate an interrupt.

このように、本実施の形態２によれば、許容遅延時間判定部２０が、受信フレームに対応する許容遅延時間を判定し、待ち時間計測部２１が、許容遅延時間に対応するタイマー２１１〜タイマー２１ｎにより待ち時間を計測し、受信量計測部６１が、受信フレームの量を計測し、割込み生成部６２が、いずれかの待ち時間が許容遅延時間に到達するかまたは受信量が閾値を超過すると割込みを生成することにより、受信フレームの遅延品質を保証しつつ割込み回数を最小限に減らすことができる。   Thus, according to the second embodiment, the allowable delay time determination unit 20 determines the allowable delay time corresponding to the received frame, and the wait time measurement unit 21 uses the timers 211 to timers corresponding to the allowable delay time. 21n measures the waiting time, the reception amount measuring unit 61 measures the amount of the received frame, and the interrupt generation unit 62 determines that any waiting time reaches the allowable delay time or the reception amount exceeds the threshold value. By generating an interrupt, the number of interrupts can be reduced to a minimum while guaranteeing the delay quality of the received frame.

なお、上記実施の形態１および２における割込み生成部２２、６２に代えて、ステータス生成手段を備え、割込みを直接生成するのではなく、割込みのタイミングで変化するステータスを出力するようにしてもよい。   In addition, instead of the interrupt generation units 22 and 62 in the first and second embodiments, a status generation unit may be provided so that a status that changes at the timing of the interrupt is output instead of generating an interrupt directly. .

以上のように、本発明に係る受信フレーム処理装置は、受信フレームの要求遅延品質を保証しつつ割込み生成回数を減らすことができ、プロセッサの処理負荷を低減することができるという効果を有し、フレームを受信したことをプロセッサに対して割込みを用いて通知する受信フレーム処理装置および通信処理装置等として有用である。   As described above, the received frame processing device according to the present invention can reduce the number of interrupt generations while guaranteeing the required delay quality of the received frame, and has the effect that the processing load of the processor can be reduced. This is useful as a reception frame processing device, a communication processing device, or the like that notifies a processor that a frame has been received using an interrupt.

本発明の実施の形態１における受信フレーム処理装置を内蔵した通信処理装置の構成を示すブロック図1 is a block diagram showing a configuration of a communication processing device including a reception frame processing device according to Embodiment 1 of the present invention. 実施の形態１における受信フレーム処理装置の構成を示すブロック図FIG. 3 is a block diagram showing a configuration of a received frame processing device in the first embodiment. 実施の形態１における受信フレーム処理装置の動作を説明するためのフロー図Flow chart for explaining the operation of the received frame processing apparatus in the first embodiment 実施の形態１における受信フレーム処理装置の動作タイミングを説明するための模式図Schematic diagram for explaining the operation timing of the reception frame processing device according to the first embodiment. 実施の形態１における受信フレーム処理装置のテーブル構成を示す模式図Schematic diagram showing a table configuration of a received frame processing apparatus according to the first embodiment. 本発明の実施の形態２における受信フレーム処理装置を内蔵した通信処理装置の構成を示すブロック図The block diagram which shows the structure of the communication processing apparatus incorporating the receiving frame processing apparatus in Embodiment 2 of this invention. 実施の形態２における受信フレーム処理装置の動作を説明するためのフロー図Flow chart for explaining the operation of the received frame processing apparatus in the second embodiment 従来の受信フレーム処理装置の動さを示すフロー図Flow diagram showing the operation of a conventional received frame processing device

符号の説明Explanation of symbols

１０１ ネットワークインタフェース
１０２ 受信フレーム格納部
１０３、１０３Ａ 受信フレーム処理装置
１０４ プロセッサ
１０５ メインメモリ
２０ 許容遅延時間判定部
２０１ ヘッダ情報参照部
２０２ テーブル
２０３ 判定部
２１ 待ち時間計測部
２１１〜２１ｎ タイマー
２２ 割込み生成部
６１ 受信量計測部
６２ 割込み生成部 DESCRIPTION OF SYMBOLS 101 Network interface 102 Received frame storage part 103, 103A Received frame processing apparatus 104 Processor 105 Main memory 20 Allowable delay time judgment part 201 Header information reference part 202 Table 203 Judgment part 21 Wait time measurement part 211 to 21n Timer 22 Interrupt generation part 61 Received amount measurement unit 62 Interrupt generation unit

Claims (19)

受信フレームの許容遅延時間を判定する受信フレーム許容遅延時間判定手段と、受信フレームの待ち時間を計測する待ち時間計測手段と、前記待ち時間が前記許容遅延時間に到達すると割込みを生成する割込み生成手段とを備えた受信フレーム処理装置。   Reception frame allowable delay time determination means for determining the allowable delay time of the reception frame, wait time measurement means for measuring the wait time of the reception frame, and interrupt generation means for generating an interrupt when the wait time reaches the allowable delay time A received frame processing device. 前記待ち時間計測手段が、複数の待ち時間を計測することを特徴とする請求項１に記載の受信フレーム処理装置。   The received frame processing apparatus according to claim 1, wherein the waiting time measuring unit measures a plurality of waiting times. 前記待ち時間計測手段が、複数の待ち時間を受信フレームの許容遅延時間と対応付けることを特徴とする請求項２に記載の受信フレーム処理装置。   The received frame processing apparatus according to claim 2, wherein the waiting time measuring means associates a plurality of waiting times with an allowable delay time of the received frame. 前記割込み生成手段が、いずれかの待ち時間が許容遅延時間に到達すると割込みを生成することを特徴とする請求項３に記載の受信フレーム処理装置。   4. The received frame processing device according to claim 3, wherein the interrupt generation unit generates an interrupt when any waiting time reaches an allowable delay time. 前記待ち時間計測手段が、複数のタイマーにより構成されることを特徴とする請求項１ないし請求項４のいずれかに記載の受信フレーム処理装置。   5. The received frame processing apparatus according to claim 1, wherein the waiting time measuring means is constituted by a plurality of timers. 前記受信フレーム許容遅延時間判定手段が、フレームのヘッダ情報を用いて許容遅延時間を判定することを特徴とする請求項１ないし請求項５のいずれかに記載の受信フレーム処理装置。   6. The reception frame processing apparatus according to claim 1, wherein the reception frame allowable delay time determination unit determines the allowable delay time using frame header information. 前記受信フレーム許容遅延時間判定手段が、フレームのヘッダの通信品質クラス情報を用いて許容遅延時間を判定することを特徴とする請求項６に受信フレーム処理装置。   7. The received frame processing device according to claim 6, wherein the received frame allowable delay time determining means determines the allowable delay time using communication quality class information in a header of the frame. 前記受信フレーム許容遅延時間判定手段が、フレームのヘッダのアドレス情報を用いて許容遅延時間を判定することを特徴とする請求項６に受信フレーム処理装置。   7. The reception frame processing apparatus according to claim 6, wherein the reception frame allowable delay time determination unit determines the allowable delay time using address information of a frame header. 前記受信フレーム許容遅延時間判定手段が、フレームのヘッダのポート番号情報を用いて許容遅延時間を判定することを特徴とする請求項６に記載の受信フレーム処理装置。   7. The received frame processing apparatus according to claim 6, wherein the received frame allowable delay time determining means determines the allowable delay time using port number information of a frame header. 前記受信フレーム許容遅延時間判定手段が、フレームのヘッダのサービス識別情報を用いて許容遅延時間を判定することを特徴とする請求項６に記載の受信フレーム処理装置。   7. The received frame processing apparatus according to claim 6, wherein the received frame allowable delay time determining means determines the allowable delay time using service identification information in a frame header. 前記受信フレーム許容遅延時間判定手段が、フレームのヘッダ情報として、ＩＰｖ４パケットヘッダのＴｏＳ(Type of Service)またはＩＰｖ６パケットヘッダのTraffic Classを用いて許容遅延時間を判定することを特徴とする請求項６に記載の受信フレーム処理装置。   7. The reception frame allowable delay time determining means determines an allowable delay time using ToS (Type of Service) of an IPv4 packet header or Traffic Class of an IPv6 packet header as frame header information. The received frame processing device according to 1. 前記受信フレーム許容遅延時間判定手段が、フレームのヘッダ情報として、ＩＰｖ４またはＩＰｖ６パケットのＩＰアドレスを用いて許容遅延時間を判定することを特徴とする請求項６に記載の受信フレーム処理装置。   7. The received frame processing apparatus according to claim 6, wherein the received frame allowable delay time determining unit determines an allowable delay time using an IP address of an IPv4 or IPv6 packet as frame header information. 前記受信フレーム許容遅延時間判定手段が、フレームのヘッダ情報として、ＩＰｖ４またはＩＰｖ６パケットのポート番号を用いて許容遅延時間を判定することを特徴とする請求項６に記載の受信フレーム処理装置。   7. The received frame processing apparatus according to claim 6, wherein the received frame allowable delay time determining means determines an allowable delay time using a port number of an IPv4 or IPv6 packet as frame header information. 前記受信フレーム許容遅延時間判定手段が、フレームのヘッダ情報として、ＩＰｖ６パケットのフローラベルを用いて許容遅延時間を判定することを特徴とする請求項６に記載の受信フレーム処理装置。   7. The received frame processing apparatus according to claim 6, wherein the received frame allowable delay time determining unit determines an allowable delay time using a flow label of an IPv6 packet as header information of the frame. 前記受信フレーム許容遅延時間判定手段が、フレームのペイロード情報を用いて許容遅延時間を判定することを特徴とする請求項１ないし請求項１４のいずれかに記載の受信フレーム処理装置。   15. The received frame processing apparatus according to claim 1, wherein the received frame allowable delay time determining unit determines an allowable delay time using payload information of a frame. 前記受信フレーム数または受信データ量の計測手段を備えることを特徴とする請求項１ないし請求項１５のいずれかに記載の受信フレーム処理装置。   16. The received frame processing apparatus according to claim 1, further comprising a means for measuring the number of received frames or the amount of received data. 前記受信フレーム数または受信データ量の閾値を設定し、待ち時間が許容遅延時間に到達するかまたは受信量が閾値を超過すると割込みを生成することを特徴とする請求項１６に記載の受信フレーム処理装置。   17. The received frame processing according to claim 16, wherein a threshold value of the number of received frames or received data amount is set, and an interrupt is generated when the waiting time reaches an allowable delay time or the received amount exceeds the threshold value. apparatus. 前記割込み生成手段に代えてステータス生成手段を備え、割込みを直接生成するのではなく、割込みのタイミングで変化するステータスを表示することを特徴とする請求項１ないし請求項１７のいずれかに記載の受信フレーム処理装置。   The status generation unit is provided instead of the interrupt generation unit, and the status that changes at the timing of the interrupt is displayed instead of generating the interrupt directly. Received frame processing device. 請求項１ないし請求項１８のいずれかに記載の受信フレーム処理装置を内蔵することを特徴とする通信処理装置。   19. A communication processing apparatus comprising the reception frame processing apparatus according to claim 1.
JP2004139732A 2004-05-10 2004-05-10 Received frame processing device Pending JP2005322032A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004139732A JP2005322032A (en) 2004-05-10 2004-05-10 Received frame processing device
PCT/JP2005/008281 WO2005109214A1 (en) 2004-05-10 2005-05-02 Receiving frame processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004139732A JP2005322032A (en) 2004-05-10 2004-05-10 Received frame processing device

Publications (1)

Publication Number Publication Date
JP2005322032A true JP2005322032A (en) 2005-11-17

Family

ID=35320386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004139732A Pending JP2005322032A (en) 2004-05-10 2004-05-10 Received frame processing device

Country Status (2)

Country Link
JP (1) JP2005322032A (en)
WO (1) WO2005109214A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013502015A (en) * 2009-08-13 2013-01-17 クゥアルコム・インコーポレイテッド Apparatus and method for efficient data processing
US8762532B2 (en) 2009-08-13 2014-06-24 Qualcomm Incorporated Apparatus and method for efficient memory allocation
US8788782B2 (en) 2009-08-13 2014-07-22 Qualcomm Incorporated Apparatus and method for memory management and efficient data processing
EP2816478A4 (en) * 2012-02-15 2016-04-06 Toyota Motor Co Ltd VEHICLE ELECTRONIC CONTROL DEVICE AND DATA RECEPTION METHOD

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3693183B2 (en) * 1992-12-18 2005-09-07 富士通株式会社 Data processing device
US5659758A (en) * 1995-07-07 1997-08-19 Sun Microsystems, Inc. Interrupt modular for receiving bursty high speed network traffic
JP3328872B2 (en) * 1996-09-30 2002-09-30 株式会社日立製作所 Computer network communication method and network computer system
US5943479A (en) * 1997-01-02 1999-08-24 Digital Equipment Corporation Method for reducing the rate of interrupts in a high speed I/O controller
US6467008B1 (en) * 1999-03-01 2002-10-15 Sun Microsystems, Inc. Method and apparatus for indicating an interrupt in a network interface
JP2001014243A (en) * 1999-07-01 2001-01-19 Mitsubishi Electric Corp Reception interrupt processing device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013502015A (en) * 2009-08-13 2013-01-17 クゥアルコム・インコーポレイテッド Apparatus and method for efficient data processing
US8762532B2 (en) 2009-08-13 2014-06-24 Qualcomm Incorporated Apparatus and method for efficient memory allocation
US8788782B2 (en) 2009-08-13 2014-07-22 Qualcomm Incorporated Apparatus and method for memory management and efficient data processing
US9038073B2 (en) 2009-08-13 2015-05-19 Qualcomm Incorporated Data mover moving data to accelerator for processing and returning result data based on instruction received from a processor utilizing software and hardware interrupts
EP2816478A4 (en) * 2012-02-15 2016-04-06 Toyota Motor Co Ltd VEHICLE ELECTRONIC CONTROL DEVICE AND DATA RECEPTION METHOD
US9430298B2 (en) 2012-02-15 2016-08-30 Toyota Jidosha Kabushiki Kaisha Vehicle electronic control device and data-receiving method

Also Published As

Publication number Publication date
WO2005109214A1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
EP3547627B1 (en) Flow control method and switching device
US7668115B2 (en) Switching apparatus
US20210083970A1 (en) Packet Processing Method and Apparatus
JP4640128B2 (en) Response communication device and ARP response communication device
EP3331205B1 (en) Data packet transmission method utilized in ipv6 network and device utilizing same
JP2002016637A (en) Packet scheduling device
CN101573913A (en) Method and apparatus for improved multicast routing
US12074729B2 (en) Message encapsulation method and apparatus, and message decapsulation method and apparatus
WO2014106438A1 (en) Link problem handling
US7761587B2 (en) Apparatus and method for transmitting packet IP offload
EP3972209A1 (en) Method for processing network congestion, and related apparatus
US11063876B2 (en) Automatically cycling among packet traffic flows subjecting them to varying drop probabilities in a packet network
JP2005322032A (en) Received frame processing device
US7426589B2 (en) Network interface card for reducing the number of interrupts and method of generating interrupts
US9154313B2 (en) Network relay apparatus and control method thereof
JP5817458B2 (en) Transfer processing device
WO2002005494A1 (en) High speed packet processing architecture
CN113746715A (en) Communication method and device
CN108075941B (en) Method, sending device and system for detecting service flow performance
JP4365798B2 (en) Data frame transfer apparatus and data frame transfer method
US11799778B1 (en) Processing segment routing packets with two policy processing instructions in a segment routing domain
US12294528B2 (en) Resource reservation protocol resource notification messages
US20240430196A1 (en) Providing a message associated with a performance issue of a transit node that is associated with a label switched path
US20250247335A1 (en) Resource reservation protocol resource notification messages
US20240305557A1 (en) Systems and methods for service interworking