JP2005505966A - ３ｇワイヤレス通信のｔｄｄモード用の自動周波数訂正方法および装置 - Google Patents

Abstract

ワイヤレス通信システムレシーバ内の発振器周波数エラーを検出し訂正する方法および装置。周波数推定器は、ブロック相関器、共役積和部、積算ブロック、マルチパス検出部、およびループフィルタ（積算ブロック）（適応帯域幅）を有する。マルチパス検出部は、サーチブロック、閾値検出ブロック、およびマルチパスコンポーネントを結合するブロックを備えた。ベースステーション（ＢＳ）のＬＯとＵＥのＬＯの間での周波数差が、ＵＥ ＬＯがＢＳ ＬＯから０．１ＰＰＭより大きくずれないようになっている。

Description

【技術分野】
【０００１】
本発明は、ワイヤレス通信分野に関する。具体的には、本発明は、ＴＤＤ（Time Division Duplex）を使用した３Ｇ（third generation）ワイヤレス通信の分野に関し、ワイヤレス通信システムレシーバ内の周波数エラーの検出および訂正に関する。
【背景技術】
【０００２】
典型的なワイヤレス通信システムにおいては、トランスミッタＬＯ（Local Oscillator）とレシーバＬＯとの間に周波数の違いがあると、これにより、データ伝送が妨害される可能性がある。加えて、多数のシステムにおいては、レシーバ機能にもトランスミッタ機能にも同じＬＯを利用しているので、周波数オフセットが大きい場合には、かなりのアウトオブバンド干渉（out-of-band interference）が生じる可能性がある。
【０００３】
この問題を解決するためには、従来のシステムでは、位相差動検出を利用するか、あるいはＤＦＴ（Discrete Fourier Transform）を適用して、周波数エラーを推定し、ＬＯをアップデートしてきた。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、これら従来システムでは、マルチパス干渉の効果を無視するか、またはＡＦＣにレイクレシーバ（RAKE receiver）を結合するかの、いずれかが行われていた。したがって、これら従来の技術は、マルチユーザ検出を使用するシステムであってもレイクレシーバを有していないシステムには、適用できなかった。
【課題を解決するための手段】
【０００５】
本発明によれば、ワイヤレス通信システムのレシーバにおいては、発振器周波数エラーを検出し訂正することができる。さらに、本発明は、マルチパス干渉があっても、ロバストな性能を提供する。さらにまた、本発明は、マルチパス干渉の問題を解決し、同様に、大きなディレイスプレッドに関連するダイバーシティゲインを活用している。加えて、本発明によれば、インタセル（inter-cell）およびイントラセル（intra-cell）の干渉源をリジェクトする能力が提供され、他方、ＲＦ搬送波にオフセットがあり、サンプリングクロックにオフセットがあっても、オペレーションが効率的に行われる。本発明によれば、適応チューニング速度を有し、レイクレシーバを使用しないマルチユーザ検出アルゴリズムを使用したシステムによる機能を有し、不連続パイロット（トレーニング）信号に対してオペレートすることができる。
【０００６】
本発明においては、ブロック相関器と、共役積和ブロックと、積算ブロックと、マルチパス検出部と、ループフィルタ（適応帯域幅）と、を有する周波数推定器を備えている。マルチパス検出部は、サーチブロック、閾値検出ブロック、およびマルチパスコンポーネントを結合するブロックを備えている。
【０００７】
本発明は、以下の説明および図面から理解される。図において、同様の要素は同じ番号を付してある。
【発明を実施するための最良の形態】
【０００８】
図１は閉ループＡＦＣ（automatic frequency control）１０のブロック図である。受信信号Ｒｘは、その周波数が、ＶＣＯ（voltage controlled oscillator）１４によって乗算器１２のベースバンドまで下げられる。このベースバンド信号Ｒｘは、１６において、ＡＤ（analog-to-digital）変換され、１８において、ＡＧＣ（auto gain control）され、ついでＲＲＣ（root-raised cosine）フィルタ２０を通過する。
【０００９】
２２においてセルサーチを行い、２４において周波数推定を行った後、この周波数推定をループフィルタ２６に供給する。ＶＣＯ１４の周波数を調整するため、ループフィルタ２６からのデジタル出力は、ＤＡＣ（digital-to-analog converter）２８によって変換される。ベースバンド（ＢＢ）Ｔｘデータは、ＤＡＣ３０によって変換される。ＤＡＣ３０からの信号は、乗算器３２において変調され、伝送するため使用されるとともに、搬送周波数としてＶＣＯ１４に供給される。
【００１０】
図２は、周波数推定ブロック２４によって実施されるステップを示すブロック図であり、周波数推定アルゴリズムをより詳細に示す。
【００１１】
最初に、２４−１において、周波数推定アルゴリズムは、受信された信号サンプルと既知の基準（ミッドアンブル）とに対して、４つのブロック相関をパフォームする。２４−２において、４つのブロック相関器の出力を、相関器から相関器へと、時間的に順次に、共役積を求め、位相シフトを偏角で表現した３つの複素数を生成する。ついで、位相変化の分散推定値（variance estimate）をより小さくするため、これら３つの共役積の和を求める。積算ブロック２４−３の出力は、ウィンドウラグ（window lag）、ｉの関数であり、この値は、Ｎ個のフレームに亘って積算して得られたれたものである。Ｎ個のフレームのデータを処理した後、２４−４において、積算して得られたＤ（ｉ）（値）から、最大の絶対値をもつ３つの値、すなわちＤ０（最大値）、Ｄ１、Ｄ２をサーチする。２４−５において、これらの値のマグニチュードを計算して、３つの最大Ｄ（ｉ）値を獲得する。
【００１２】
２４−６において、検出閾値を適用する。この検出閾値は、ピーク値（Ｄ０）のマグニチュードに基づくものである。仮に第２、第３に大きいコンポーネントのマグニチュードがこの閾値を超えた場合には、これら第２、第３に大きいコンポーネントは、この周波数推定値の計算に含めるのに十分に大きいものとみなされる。
【００１３】
閾値検出を行った後、１つの複素数を得、その偏角を、相関器ブロック間の位相変化の推定値として使用できるようにするため、２４−７において、残っているマルチパスコンポーネントについて、コヒーレントに和を求める。周波数推定値を、ブロック２４−８および２４−９を使用して計算する。これらブロック２４−８および２４−９は、２つの近似値を利用しており、このため、以下に説明する三角関数計算を明示的に行う必要はない。
【００１４】
図３は、スライディングウィンドウブロック相関オペレーションを示す。ミッドアンブルの最初の部分が、第１のデータバーストからのマルチパス干渉によって、破壊される可能性があるので、当該ミッドアンブルの最後の４５６チップは、周波数推定において、利用される。サーチされているウィンドウには、４９個のリーディング（leading）アラインメントと、４９個のラギング（lagging）アラインメントと、０個のラグ（lag）アラインメントとが含まれ、スライディングウィンドウブロック相関器によって実行されるサンプル総数は、１１０８である。３ＧＰＰ ＴＤＤ通信システムにおいては、１０ｍｓの長さの同じフレームは、１５個の長さの同じタイムスロットから構成され、これらタイムスロットはそれぞれ２５６０チップを有する。
【００１５】
各ラグごとに、図３に示すように、４つのＢチップ（２Ｂサンプル）相関をとる。
【００１６】
図４は、Ｒ_０，ｉを生成する第１のブロック相関器の詳細を示す。図４に示すように、各受信サンプルの既知のミッドアンブルとの相関をとり、後続の相関との和を求める。
【００１７】
図５は、ブロック２４−１のスライディングブロックウィンドウ相関器の出力に対してパフォームされる共役積和演算部２４−２を示す。相関器出力Ｒは、受信サンプルからミッドアンブル変調を取り除いたものの重心を表す複素ベクトルである。次のステップは、１つの相関器から次の相関器への位相の変化を推定するステップであり、これは、逐次的な相関器出力の共役積を計算して行われる。共役積演算の各出力は、複素ベクトルであり、その偏角は、１つの相関の中心から次の相関の中心への位相の変化を近似している。積回路Ｐ１、Ｐ２、Ｐ３によって求められる３つの共役積を、Ｓ１とＳ２の和を取り、これにより、１つの相関器から次の相関器への位相変化のより少ない変動推定値を生成する。
【００１８】
共役積和ブロック２４−２のＤ（ｉ）値を、周波数推定値を計算する前に、Ｎ個のミッドアンブルについて積算する。
【００１９】
積算時定数Ｎを初期化して１０とし、これはその後、周波数エラーの絶対値の最高推定頻度（most recent estimate）に基づいて決定される。一方で、推定区間において著しくドリフトしないようにし、他方で、周波数推定値の変動が最小になるように、Ｎの値を選択する。
【００２０】
スライディングウィンドウ相関器２４−１と、共役積和部２４−２と、積算部２４−３とを介して、Ｎ個のミッドアンブルを処理した後、サーチを行い、
【００２１】
【数１】

のマグニチュードを最大にするラグ、ｉを見つける。複数の解決可能なマルチパスコンポーネントが存在することから、３つの最大パスが求められるが、求めるパスの数は、追加のＳＮＲ（signal-to-noise ratio）の良くなり、ハードウェアが複雑になる、との観点から妥当な数である。
【００２２】
１つの解決可能なマルチパスコンポーネントしか利用できない可能性があるので、第２に大きい（Ｄ１）コンポーネントと、第３に大きい（Ｄ２）コンポーネントとについては、有意性（significance）を検定する。仮にＤ１およびＤ２において、マグニチュードの２乗がＤ０の１／２を超える場合には、Ｄ１およびＤ２には有意性があると考えられる。そこで、仮にＤ１およびＤ２が、
【００２３】
【数２】

を超える場合には、Ｄ１およびＤ２の有意性を認容し、そうでない場合には、Ｄ１およびＤ２の有意性を拒絶する。
【００２４】
ついで、２４−７において、上記要件を満たすマルチパスコンポーネントを結合して１つの複素ベクトルにするが、この偏角は、１ブロック時間における搬送波オフセットの位相変化の推定値である。
【００２５】
マルチパス結合器出力から偏角情報を抽出するため、複素変数を単位のマグニチュードにスケーリングし、複素絶対値関数の近似を利用する。この近似では、複素ベクトルの虚数部が複素ベクトルの偏角に等しく、この偏角は、仮にθが１に比べて非常に小さく（θ＜＜１）、かつ複素ベクトルの絶対値が１である場合には、θに等しい。
【００２６】
このように近似すると、アルゴリズムのインプリメンテーションが簡単になり、三角関数の計算を行う必要性が軽減され、ＡＦＣアルゴリズムが収束（θ→１）するとき、このような近似に起因するエラーがゼロに近づく傾向がある、ことが分かっている。
【００２７】
ループフィルタ２６は、推定された周波数エラーεを取り込み、積分演算を行うが、これは、ｖ（ｔ）を得るためである。ただし、ｖ（ｔ）＝ｖ（ｔ−１）＋λε（ｔ）である。
【００２８】
このことは図６にも示す。ここで、入力εが、ゲイン−１の増幅器に供給され、アナログ加算器Ｓにおいて、Ｄ_Ｎから得られた以前の値ｖ（ｔ−１）と、加算される。
【００２９】
この積分が、エラーεが以前のブロックからダンプされるときに限り、演算される、ことに留意されたい。したがって、ｖの値は、Ｎ個のミッドアンブルを処理した後に変化する。ＣＤＡ（convergence detection algorithm）を使用して収束を判定することができる。
【００３０】
１つの技法は、２４−９の出力で生成される周波数推定値を、閾値と比較するものであり、仮に推定された周波数エラーが｜α｜未満である場合には、収束している。収束は周波数エラーの現在の推定値だけに依存するので、このアルゴリズムはメモリレスと考えられる。
【００３１】
代替構成は、２つの連続した周波数推定値が検出閾値α未満のとき、収束を宣言するものである。あるいはまた、２つの周波数推定値は、連続している必要はない。
【００３２】
さらに別の代替構成においては、２４−９で得られた最後の２つの周波数推定値の平均を次々に演算し、それらを閾値と比較することにより、検出閾値αより小さいところで動く周波数推定値の２点の移動平均に基づいて、収束が検出される。
【００３３】
実施されるテストに基づいて、ブロック２４−６によって採用された検出閾値最適化に関しては、相対的な検出閾値の最適な選択値が、０．５６（すなわち、０．５６Ｄ（０））となり、これにより改善されて、確率がｐ＝０．９９となり、収束時間が０．６５秒となる。
【００３４】
ループゲインλの最適な選択値は、ＳＮＲおよびチャネル状態に依存する。ループゲインの最適な選択値は、０．２６であり、これによって、−３ｄＢのＳＮＲと２つのアクティブなミッドアンブルとをもつＡＷＧＮチャネルについては、著しく改善され、成功確率が高くなる。
【００３５】
積算インターバルにおけるコヒーレンシの損失を防止するため、Ｎと、推定された周波数エラーとの関係が調整されてきた。拡張値は、積算期間において、クロックのドリフトが０．２５チップを超えないようにし、Ｎの値は、６０００ないし０の絶対周波数エラーの関数として、１から３０まで変化し、絶対周波数エラーが少なくなればなるほど、積算されるミッドアンブル数Ｎが大きくなる。
【００３６】
相関ステージにおいては、受信したミッドアンブルのうちの最初の５６チップは、最初のデータバーストのマルチパス干渉によって破壊される可能性のあるものであって、これらを除去することにより、約０．５ｄＢの削減ＳＮＲだけオフセットされるが、この相関ステージにおいて、ミッドアンブルの５１２チップに対して４５６チップを使用するという比較結果に基づくと、すべての３つのＷＧ４テストチャネルに対しては、ミッドアンブルのすべての５１２チップを使用することが望ましいと判定されている。
【００３７】
バーストタイプ１では、例えば、各タイムスロットは、２つのグループのデータシンボルを有し、それぞれのグループは、５１２チップのミッドアンブルによって分離される９７６チップを有し、９６チップのガード期間が、２つのグループのデータシンボルのうちの最後のグループに続く。
【００３８】
上述したが、サーチされるウィンドウは、４９個のリーディングアラインメントと、４９個のラギングアラインメントと、ラグアラインメントは含まない（すなわち０個）。より妥当なリーディングパスサーチは、１０チップであると判定され、実行すべきスライディングウィンドウブロック相関器に必要とされるサンプルの総数が、１１４２サンプルであり、ウィンドウサイズがこのように減少すると、最大の解決可能パスが直接パスに対して４６Ｔｃ遅れるから、最悪ケースのマルチパスＷＧ４チャネルモデル（ケース２）にとっては依然として許容可能である。
【００３９】
ブロック２４−６および２４−７においては、２つのパスのみが残っているとき、最大パスＤ０が２番目に大きなパスの重み（weight）の２倍になるが、これらブロック２４−６および２４−７において採用されたマルチパス結合に対するアプローチは、２つの残っているパスを等しいゲインで処理するマルチパス結合器と比較されており、等しいゲインの結合であれば、ＷＧ４ケース１にあっては性能が少し良くなり、その他のケースにあっては実質的に同じ性能をもたらし、したがって、好ましいアプローチは、Ｄ（０）およびＤ（１）のみを結合すべきところにあることが、分かっている。
【００４０】
本発明は、（複数のマルチパスコンポーネントに基づいて）位相差を推定する一代替方法を使用してインプリメントすることもできる。このケースにおいては、位相を推定するため、本発明で使用される相関のマグニチュードと同様のＱＭ（quality measure）がさらに含まれることになる。
【００４１】
積算期間を調整するため使用する同じアプローチ（適応チューニングレート）を相関ブロックサイズにも適用することができる。周波数オフセットが大きい場合には、この推定値には、エイリアシングがある可能性があり、コヒーレンシに欠けるため、相関ブロックサイズを、より小さくすることが好ましい。周波数エラーが減少するにつれて、相関ブロックサイズを増大させて、相関の処理ゲインを改善し、周波数エラーのより正確な推定値を得ることが可能となる。
【図面の簡単な説明】
【００４２】
【図１】本発明の技術を使用したＡＦＣアルゴリズムのブロック図である。
【図２】本発明の周波数推定アルゴリズムを示すブロック図である。
【図３】図２の各ブロック相関器に含まれる一構成を示す概略図である。
【図４】図２の各ブロック相関器に含まれる一構成を示す概略図である。
【図５】図２の共役積和ブロックをより詳細に示す概略図である。
【図６】図１のループフィルタブロックの詳細を示す概略図である。
【図７】図２の装置によって実施されるアルゴリズムを示す流れ図である。

Claims (43)

1. ＬＯ（Local Oscillator）を調整するための周波数推定値を獲得する方法において、
   ａ）データシンボルおよびミッドアンブルを含むタイムスロットを有する通信信号を受信するステップと、
   ｂ）前記受信された信号のサンプルと既知のミッドアンブル基準とのブロック相関を所定のＮ回行うステップと、
   ｃ）前記Ｎ回のブロック相関の共役積をＮ−１個求めるステップと、
   ｄ）前記Ｎ−１個の共役積の和を求めるステップと、
   ｅ）ステップ（ｄ）で得られた前記Ｎ−１個の共役積の和を所定数積算するステップと、
   ｆ）得られた積算値のマグニチュードを判定するステップと、
   ｇ）所定個数の最大値をサーチするステップと、
   ｈ）最大値の関数である閾値を使用して最大値以外の前記所定個数の最大値の閾値検出を行うステップと、
   ｉ）最大値と、該最大値以外の前記所定個数の最大値のうちの前記閾値を超える値とを結合するステップと、
   ｊ）ステップ（ｉ）で得られた前記和を計算するステップと、
   ｋ）ステップ（ｊ）で得られた和を使用して、ステップ（ｉ）で得られた複素数値を正規化するステップと、
   ｌ）ステップ（ｋ）で正規化により得られた複素数値の偏角を周波数推定値として使用するステップと
   を備えたことを特徴とする方法。
2. 請求項１において、
   ｍ）ＶＯＳ（voltage controlled oscillator）の動作周波数を調整する電圧値を得るためのループフィルタに、ステップ（ｌ）で得られた周波数推定値を供給するステップを
   さらに備えたことを特徴とする方法。
3. 請求項２において、ステップ（ｍ）で得られた周波数推定値は、デジタルフォーマットであり、
   本方法は、
   ｎ）前記デジタルフォーマットをアナログ電圧に変換するステップ
   をさらに備えたことを特徴とする方法。
4. 請求項３において、さらに
   ｏ）前記アナログ電圧を前記ＶＯＳに供給するステップを
   備えたことを特徴とする方法。
5. 請求項１において、ステップ（ｂ）は、Ｎ＝４の場合に、４つのブロック相関を行うステップを備えたことを特徴とする方法。
6. 請求項１において、ステップ（ｅ）は、絶対周波数エラーに基づいて前記積算される和の数を調整するステップを含み、積算される和の数は、周波数エラーが少なくなればなるほど、少なくなることを特徴とする方法。
7. 請求項６において、前記絶対周波数エラーの範囲は、一般的に、０Ｈｚから６０００Ｈｚまでの範囲であることを特徴とする方法。
8. 請求項７において、積算される和の数は、１から３０までの範囲にあることを特徴とする方法。
9. 請求項１において、ステップ（ｆ）ないし（ｌ）は、ステップ（ｅ）で、積算される和の所定数に達したとき、実施されることを特徴とする方法。
10. 請求項１において、ステップ（ｈ）で採用した閾値は、最大のＤ値を０．７０７倍ないし０．５６倍して得られた値であることを特徴とする方法。
11. 請求項１において、ステップ（ａ）において受信された通信信号は、ミッドアンブル長が５１２チップであり、全て、ステップ（ｂ）で相関がとられることを特徴とする方法。
12. 請求項１において、ステップ（ａ）において受信された信号の前記ミッドアンブルは、ミッドアンブル長が５１２チップであり、最初の５６チップが、前記ステップ（ｂ）の実施において無視されることを特徴とする方法。
13. 請求項１において、ステップ（ｉ）は、１つのパスのみがステップ（ｉ）の前記閾値を満たす状況で、さらに、前記２つのパスと等しいゲインとを結合するステップを備えたことを特徴とする方法。
14. 請求項１において、０．９９の確率でフレームの所定個数の必要な精度への収束は、推定された周波数エラーを閾値と比較することによって判定され、推定された周波数エラーが所定の検出閾値未満であるとき、収束が得られることを特徴とする方法。
15. 請求項１において、０．９９の確率でフレームの所定個数の必要な精度への収束は、２つの周波数推定値が所定の検出閾値未満であるとき判定されることを特徴とする方法。
16. 請求項１において、０．９９の確率でフレームの所定個数の必要な精度への収束は、２つの連続的な周波数推定値が所定の検出閾値未満であるとき判定されることを特徴とする方法。
17. 請求項１において、０．９９の確率で所定数のフレームにおいて必要な精度への収束は、周波数推定値の２点の移動平均が前記検出閾値未満であるとき判定されることを特徴とする方法。
18. 請求項１において、周波数オフセットが測定され、前記周波数オフセットが４００Ｈｚ未満であるとき、同報通信チャネル（ＢＣＨ）が読み取られることを特徴とする方法。
19. 請求項１８において、前記絶対周波数オフセット閾値が４６５Ｈｚ以上のとき前記ＢＣＨの検出を防止するステップをさらに備えたことを特徴とする方法。
20. 請求項１において、前記ループフィルタのループゲインは、０１．から０．３までの範囲にあることを特徴とする方法。
21. 請求項２０において、前記ループゲインは、好ましくは、０．２６であることを特徴とする方法。
22. 請求項１において、ステップ（ｉ）は、推定された偏角θを、
    

    

    によって判定することを特徴とする方法。
23. 請求項１において、ループフィルタは、値ｖ（ｔ）を生成し、ｖ（ｔ）＝ｖ（ｔ−１）＋λε（ｔ）であり、ｖ（ｔ−１）が以前の推定値、εが前記周波数推定値、λが定数であることを特徴とする方法。
24. 請求項１において、通信システムは、各フレームが所定数のタイムスロットを有し、各タイムスロットが所定数のチップを有する、前記受信された信号が同じ長さの複数のフレームからなる無線通信システムであることを特徴とする方法。
25. 請求項２４において、前記タイムスロットは、それぞれ、ミッドアンブルによって分離される第１および第２のグループのデータシンボルを有する２５６０チップを有することを特徴とする方法。
26. 請求項２５において、前記データシンボルグループは、それぞれ、９７６チップを有し、前記ミッドアンブルは、５１２チップを有し、前記ミッドアンブルに続く前記グループのデータシンボルには、９６チップのガード期間が続くことを特徴とする方法。
27. ＬＯ（Local Oscillator）を調整するための周波数推定値を獲得する装置において、
    データシンボルおよびミッドアンブルを含むタイムスロットを有する通信信号を受信する手段と、
    前記受信された信号サンプルと既知のミッドアンブル基準とのブロック相関を所定のＮ回行う手段と、
    前記Ｎ回のブロック相関の共役積をＮ−１個求める手段と、
    前記Ｎ−１個の共役積の和を求める手段と、
    前記和を求める手段により得られたＮ−１個の共役積の和を所定数積算する手段と、
    得られた積算値のマグニチュードを判定する手段と、
    所定個数の最大値をサーチする手段と、
    最大値の関数である閾値を使用して最大値以外の前記所定個数の最大値の閾値検出を行う手段と、
    最大値と、該最大値以外の前記所定の個数の最大値のうちの前記閾値を超える値とを結合する手段と、
    前記結合する手段によって得られた前記和を計算する手段と、
    前記計算する手段によって得られた和を使用して前記結合する手段によって得られた複素数値を正規化する手段と、
    前記正規化する手段によって得られた前記正規化された複素数値の偏角を周波数推定値のために生成する手段と
    を備えたことを特徴とする装置。
28. 請求項２７において、前記生成する手段は、前記周波数推定値を、ＶＯＳの動作周波数を調整するためのループフィルタに供給することを特徴とする装置。
29. 請求項２８において、前記周波数推定値を生成する手段は、デジタルフォーマットされた出力を生成し、
    本装置は、
    前記デジタルフォーマットされた出力をアナログ信号に変換し前記ＶＯＳに供給する手段
    を有することを特徴とする装置。
30. 請求項２７において、前記ブロック相関をとる手段は、４つのブロック相関を行う手段を備えたことを特徴とする装置。
31. 請求項２７において、前記積算する手段は、絶対周波数エラーに基づいて前記積算される和の数を調整する手段を含み、前記積算される和の数は、周波数エラーが少なくなればなるほど、少なくなることを特徴とする装置。
32. 請求項２７において、前記閾値検出手段によって使用される前記閾値は、最大のＤ値を０．７０７倍ないし０．５６倍して得られた値であることを特徴とする装置。
33. 請求項２７において、前記受信された信号は、ミッドアンブル長が５１２チップであり、全て、前記相関手段により相関がとられることを特徴とする装置。
34. 請求項２７において、前記閾値検出手段と、判定する手段に応答する手段であって２つのパスを等しいゲインに結合する手段とによって供給される閾値を１つのパスのみが満たすかどうかを判定する手段を有することを特徴とする装置。
35. 請求項２７において、０．９９の確率でフレームの所定個数の必要な精度への収束は、推定された周波数エラーと閾値とを比較する手段によって判定され、推定された周波数エラーが所定の検出閾値未満であるとき、収束が得られたことを特徴とする装置。
36. 請求項２７において、０．９９の確率でフレームの所定個数の必要な精度への収束は、２つの周波数推定値が所定の検出閾値未満であるとき、収束を識別する手段によって判定されることを特徴とする装置。
37. 請求項２７において、０．９９の確率でフレームの所定個数の必要な精度への収束は、２つの連続的な周波数推定値が所定の検出閾値を未満であるとき、収束を識別する手段によって判定されることを特徴とする装置。
38. 請求項２７において、０．９９の確率でフレームの所定個数の必要な精度への収束は、周波数推定値の２点の移動平均が前記検出閾値未満であるとき、収束を識別する手段によって判定されることを特徴とする装置。
39. 請求項２７において、周波数オフセットを測定する手段と、前記周波数オフセットが４００Ｈｚよりも低いときに同報通信チャネル（ＢＣＨ）を読み取る手段とをさらに備えたことを特徴とする装置。
40. 請求項１において、ステップ（ｇ）でサーチされる前記最大値の所定の個数は、３であることを特徴とする方法。
41. 請求項２７において、前記サーチする手段は、３つの最大値をサーチすることを特徴とする装置。
42. 請求項１において、ステップ（ｂ）は、周波数オフセットに基づいてブロック相関サイズを調整するステップを含み、前記ブロック相関サイズは、前記オフセットが大きくなればなるほど、小さくなることを特徴とする方法。
43. 請求項２７において、前記実施する手段は、周波数オフセットに基づいてブロック相関サイズを調整する手段を含み、前記ブロック相関サイズは、前記オフセットが大きくなればなるほど、小さくなることを特徴とする装置。

Images