JP2006053342A - Phase shift mask manufacturing method and semiconductor device - Google Patents
Phase shift mask manufacturing method and semiconductor device Download PDFInfo
- Publication number
- JP2006053342A JP2006053342A JP2004234839A JP2004234839A JP2006053342A JP 2006053342 A JP2006053342 A JP 2006053342A JP 2004234839 A JP2004234839 A JP 2004234839A JP 2004234839 A JP2004234839 A JP 2004234839A JP 2006053342 A JP2006053342 A JP 2006053342A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- mask
- phase shift
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【課題】 石英基板を彫り込んだクロムレスの透過型位相シフタあるいはエッジ強調型位相シフタが混在して含む位相シフトマスクを制御性よく、高精度、高品質に製造する。
【解決手段】 石英基板1をクロムパターン32からなる遮光パターンをマスクにしてエッチングし、次いで、ポジティブレジストを用いて第二のレジスト膜22を被着し、マスク全体の面積に対する被覆率が70%を超えない第二のレジストパターン221とダミーパターン222とを形成し、該第二のレジストパターン221をマスクにして該遮光膜パターン31を選択的にドライエッチングし、該第二のレジストパターン221とダミーパターン222とを剥離することを含むように構成する。
【選択図】 図1PROBLEM TO BE SOLVED: To manufacture a phase shift mask including a chromeless transmission type phase shifter or an edge enhancement type phase shifter engraved with a quartz substrate with high controllability, high accuracy and high quality.
A quartz substrate 1 is etched using a light shielding pattern made of a chromium pattern 32 as a mask, and then a second resist film 22 is deposited using a positive resist, and the coverage with respect to the entire mask area is 70%. A second resist pattern 221 and a dummy pattern 222 that do not exceed the second resist pattern 221 are formed, and the light shielding film pattern 31 is selectively dry-etched using the second resist pattern 221 as a mask. The dummy pattern 222 is configured to be peeled off.
[Selection] Figure 1
Description
本発明は、位相シフトマスクの製造方法に関し、特に位相シフトマスクの機能を適用したレチクルマスクの製造方法に関する。 The present invention relates to a method for manufacturing a phase shift mask, and more particularly to a method for manufacturing a reticle mask to which the function of a phase shift mask is applied.
近年、半導体装置の高集積化、大チップ化に伴い、マスク、特にレチクルマスクの製造に対しては微細で高精度な加工が必要になってきている。それに対応して、通常のリソグラフィの限界を超える手段の一つとして、位相シフトマスクがある。 In recent years, with high integration of semiconductor devices and large chips, masks, particularly reticle masks, require fine and high-precision processing. Correspondingly, there is a phase shift mask as one of the means exceeding the limits of ordinary lithography.
位相シフトマスクの構成や製造方法にはいろいろな方式が提案されている。例えば、エッジ強調方式は、遮光膜パターンの周辺に位相シフタを配置した構成になっている。ここで位相シフタとは、露光した光が透過したときに位相が反転する透明膜で、パターンコントラストを向上させることができる(例えば、特許文献1参照。)。 Various systems have been proposed for the configuration and manufacturing method of the phase shift mask. For example, the edge emphasis method has a configuration in which a phase shifter is arranged around the light shielding film pattern. Here, the phase shifter is a transparent film whose phase is inverted when exposed light is transmitted, and can improve the pattern contrast (see, for example, Patent Document 1).
ハーフトーン方式は、遮光膜自体に透光性を持たせ、しかも位相が反転する機能を持たせることによって、エッジ強調的な機能を持たせた方式である。エッジ強調方式よりも構成が簡単であり、実用になっている。 The halftone method is a method in which an edge-enhancing function is provided by providing the light-shielding film itself with translucency and also having a function of inverting the phase. The configuration is simpler than the edge enhancement method, and it has become practical.
レベンソン方式は、繰り返しパターンの透光部に交互に位相シフタを配置し、位相シフタ配置部と未配置部との透過光同士の干渉によって分離解像度を向上させる方式である。現在の位相シフトマスクの方式の主流は、ハーフトーン方式とレベンソン方式である。 The Levenson method is a method in which phase shifters are alternately arranged in the light-transmitting portions of the repetitive pattern, and the separation resolution is improved by the interference between transmitted light between the phase-shifter arranging portion and the non-placed portion. The mainstream of the current phase shift mask method is the halftone method and the Levenson method.
ところで、シフタ遮光あるいはシフタエッジ遮光と呼ばれる方式は、一般に、クロムレス方式あるいは透過型位相シフトマスクと呼ばれている。この方式は、透明基板上に位相シフタのみでパターンを形成し、位相シフタの位相反転効果のみによってウェーハ上にパターンを形成する方式である。特に、ロジックゲートなどの微細な線幅が要求される場合に用いられる(例えば、特許文献2参照。)。 By the way, a method called shifter light shielding or shifter edge light shielding is generally called a chromeless method or a transmission type phase shift mask. This method is a method in which a pattern is formed only on a phase shifter on a transparent substrate, and a pattern is formed on a wafer only by the phase inversion effect of the phase shifter. In particular, it is used when a fine line width such as a logic gate is required (see, for example, Patent Document 2).
半導体装置を構成するデバイスパターンは、ますます複雑化してきており、エッジ強調方式とクロムレス方式が混載されたマスクの要求もでてきている。 Device patterns constituting semiconductor devices are becoming more and more complex, and there is a demand for a mask in which an edge enhancement method and a chromeless method are mixedly mounted.
図7は、従来のクロムレスマスクの製造方法(その1)、図8は、従来のクロムレスマスクの製造方法(その2)である。図7(A)は、マスクブランクを示す。つまり、寸法安定性の高い石英基板1の上に、金属膜あるいは金属酸化物膜からなる遮光膜3を形成したものである。ここでは、遮光膜3には最も汎用的に金属クロム膜が用いられているので、遮光膜3=クロムパターン32と表記する。このクロムパターン32の上に第一のレジスト膜21を形成した構成になっている。
FIG. 7 shows a conventional chromeless mask manufacturing method (part 1), and FIG. 8 shows a conventional chromeless mask manufacturing method (part 2). FIG. 7A shows a mask blank. That is, the light shielding film 3 made of a metal film or a metal oxide film is formed on the
次いで、図7(B)において、電子線あるいはレーザ光によって第一のレジスト膜21にパターンを描画し、現像を行って、第一のレジストパターン211を得る。
Next, in FIG. 7B, a pattern is drawn on the
次いで、図7(C)において、第一のレジストパターン211をマスクにして、クロムパターン32をドライエッチング法あるいはウエットエッチング法によるエッチングを行い第一のクロムパターン321を得る。近年では、パターンを高精度に作成するために、電子線による描画とドライエッチング法によるエッチングとが主流となっている。
Next, in FIG. 7C, using the
次いで、図7(D)において、第一のクロムパターン321および第一のレジストパターン211をマスクにして、石英基板1をドライエッチング法によってエッチングを行う。このエッチングの程度は、ウェーハ露光を行う際の光の波長の位相が反転する深さである。こうして石英基板1に石英段差パターン10を形成する。この石英段差パターン10は位相シフタともいう。
Next, in FIG. 7D, the
次いで、図7(E)において、第一のレジストパターン211を除去する。
Next, in FIG. 7E, the
次いで、図8(F)において、第三のレジスト膜23を形成する。
Next, in FIG. 8F, a third
次いで、図8(G)において、次の工程における第三のレジスト膜23の描画を電子線で行う場合には、チャージアップを防ぐために導電性膜4を形成する。レーザ光のビームによって描画を行う場合には、この導電性膜4は不要である。
Next, in FIG. 8G, when the
次いで、図8(H)において、電子線によって第三のレジスト膜23のオーバーレイ描画を行う。この描画は、クロムレス化するデバイスパターン部分以外に第三のレジスト膜23が残るようにするもので、導電性膜4の除去および現像を行って第三のレジストパターン231を形成する。
Next, in FIG. 8H, overlay drawing of the
次いで、図8(I)において、第三のレジストパターン231をマスクにして、第一のクロムパターン321をウエットエッチング法によってエッチングし、第二のクロムパターン322を得る。
Next, in FIG. 8I, the
最後に、図8(J)において、第三のレジストパターン231を除去し、クロムレスの透過形位相シフトマスク102が得られる。
Finally, in FIG. 8J, the
ところで、近年、デバイスからの要求により、一つのマスクに通常の遮光膜パターンに加えて、クロムレス型およびエッジ強調型の位相シフトパターンを混載させる要求がでてきている。
図9は、従来のエッジ強調型位相シフトパターンの一形成方法である。図9(A)は、図8の従来のクロムレスマスクの製造方法(その2)における図8(H)の第一のクロムパターン321の一部を抜き出して拡大したもので、エッチングによって石英基板1に石英段差パターン10が形成され、その上には第一のクロムパターン321が形成されている。
FIG. 9 shows a conventional method for forming an edge-enhanced phase shift pattern. FIG. 9A is an enlarged view of a part of the
図9(B)において、図8(F)、(G)と同様の工程によってポジティブレジストを用いた第二のレジスト膜22を形成したあと導電性膜4を形成する。
In FIG. 9B, the
次いで、図9(C)において、電子線のよって第二のレジスト膜22のオーバーレイ描画と導電性膜4の除去を行い、さらに現像を行って第二のレジストパターン221を得る。この第二のレジストパターン221は、エッジ強調型位相シフトマスクの構造を得るために第一のクロムパターン321の上に第一のクロムパターン321よりもパターン幅の細いパターンとなっている。
Next, in FIG. 9C, overlay drawing of the
次いで、図9(D)において、第二のレジストパターン221をマスクにして第一のクロムパターン321の一部をウエットエッチングによって除去し、第二のクロムパターン322を得ると同時にエッジ強調型位相シフトマスク101を得る。
Next, in FIG. 9D, using the
ところが、この形成方法では、ウエットエッチングを用いるので、第二のレジストパターン221に対して、第二のクロムパターン322のエッチングバイアスが大きい。そのため、第二のクロムパターン322の寸法制御性が良くない。
However, since this forming method uses wet etching, the etching bias of the
図10は、従来のエッジ強調型位相シフトパターンの他の形成方法であり、第二のクロムパターン322の寸法精度を高めるために、ドライエッチングを用いたものである。
FIG. 10 shows another conventional method for forming an edge-enhanced phase shift pattern, in which dry etching is used to increase the dimensional accuracy of the
図10(A)は、図9(C)と同様の図で、電子線によって第二のレジスト膜22のオーバーレイ描画と導電性膜4の除去を行い、さらに現像を行って第一のクロムパターン321の上に第二のレジストパターン221を得たものである。
FIG. 10A is a view similar to FIG. 9C. The first chrome pattern is formed by performing overlay drawing of the second resist
次いで、図10(B)は、第二のレジストパターン221をマスクにして第一のクロムパターン321をドライエッチングによってエッチングし、第二のクロムパターン322を精度よく形成することができる。
Next, in FIG. 10B, the
次いで、図10(C)は、第二のレジストパターン221を除去したもので、石英基板1の段差からなる石英段差パターン10を位相シフタとするエッジ強調型位相シフトマスク101が得られる。この石英段差パターン10は、本来は、図7(D)の工程で形成したパターンそのものである。
Next, FIG. 10C is obtained by removing the second resist
ところが、石英基板1はドライエッチングによって損傷を受ける。そのために、図10(B)に示した位相シフタとなる石英基板1の石英段差パターン10は損傷を受けてしまう。そして、図7(D)の工程で形成したウェーハ露光波長で位相が反転するように精度よく形成された段差の深さが変動してしまう不具合を生じる。
However, the
つまり、エッジ強調型位相シフトマスクとクロムレスの透過形位相シフトマスクを混載した位相シフトマスクにおいては、位相差が変動してしまうという製造工程上で相容れない致命的な不具合が間々起こる。 In other words, in a phase shift mask in which an edge-enhanced phase shift mask and a chromeless transmission type phase shift mask are mixedly mounted, a fatal problem that is incompatible in the manufacturing process occurs in which the phase difference fluctuates.
図11は、位相差の変動の説明図で、実際にどの程度の位相差の変動が起るかについて示したものである。 FIG. 11 is an explanatory diagram of the fluctuation of the phase difference and shows how much the fluctuation of the phase difference actually occurs.
図11(A)において、段差寸法:L1は、図7(D)の工程で石英基板1に形成された本来の石英段差を示している。石英段差の形成をウエットエッチングによって行った場合には、図11(B)に示したように損傷は起らないので、この段差寸法:L1がそのまま位相シフタの位相シフト量となる。
In FIG. 11A, the step size L1 indicates the original quartz step formed on the
次いで、段差寸法:L2は、ドライエッチングによって損傷を受けた後のエッジ強調型位相シフタのシフト量を示す。 Next, the step size L2 indicates the shift amount of the edge-enhanced phase shifter after being damaged by dry etching.
次いで、段差寸法:L3は、図10に示したエッチングされた石英基板1が、第二のレジストパターン221でマスクされた部位と露出した部位がドライエッチングを行った際に受けた損傷によって生じた段差である。
Next, the step dimension L3 was caused by damage that was caused when the etched
次いで、段差寸法:L4は、図10(A)に示した第一のクロムパターン321の第二のレジストパターン221をマスクにして露出した部位が、ドライエッチングによって過不足なく除去された後にオーバエッチングされて損傷を受けて生じた段差である。ここで、オーバエッチングを行うことは、第一のクロムパターン321を高精度に形成するために必要な工程であり、省くことはできない。
Next, the step dimension L4 is overetched after the portion exposed by using the second resist
なお、本マスクパターンの位相シフタ形成前の図10(C)の第一のクロムパターン321に相当するパターンの全パターン面積のマスク全体の面積に対する割合は13%であり、開口率でいえば87%であった。そして、位相シフタ形成後の第一のクロムパターン321をドライエッチングによってエッチングする際のマスクとなる第二のレジストパターン221の開口率は7%であった。
Note that the ratio of the total pattern area of the pattern corresponding to the
エッチング条件は、90nmデバイス用マスクのクロムエッチング条件で最適化されたものを用いた。 The etching conditions used were optimized for the 90 nm device mask chrome etching conditions.
・圧力:8mTorr
・電力:RIE 65W/ICP 750W
・処理ガス:Cl2/O2/He=48/15/22sccm
・オーバエッチング:150%
以上のドライエッチング条件下で試料を形成した。
・ Pressure: 8mTorr
・ Power: RIE 65W / ICP 750W
Process gas: Cl2 / O2 / He = 48/15/22 sccm
・ Over etching: 150%
A sample was formed under the above dry etching conditions.
図11における段差寸法:L1、L2、L3のそれぞれを、波長193nmのArFレーザ光源による位相差測定装置で測定した結果は、段差寸法:L1、L2、L3、L4のそれぞれに対応する位相差:P1、P2、P3、P4とすると、
・段差寸法:L1による位相差:P1=180.5°
・段差寸法:L2による位相差:P2=183.2°
・段差寸法:L3による位相差:P3=17.3°
・段差寸法:L4による位相差:P4=P3−(P2−P1)=14.6°となった。
Each of the step dimensions L1, L2, and L3 in FIG. 11 was measured with a phase difference measuring device using an ArF laser light source having a wavelength of 193 nm. The phase differences corresponding to the step dimensions L1, L2, L3, and L4 were as follows: If P1, P2, P3, and P4,
Step size: Phase difference due to L1: P1 = 180.5 °
Step size: Phase difference due to L2: P2 = 183.2 °
Step size: Phase difference due to L3: P3 = 17.3 °
Step size: Phase difference due to L4: P4 = P3- (P2-P1) = 14.6 °.
すなわち、図7(D)において、石英基板1のドライエッチングによって形成された石英段差パターン10によって本来意図した段差寸法:L1による位相差が、図10(B)の第二のクロムパターン322を形成するために行うドライエッチングによって変動してしまい、その位相差の変動量:ΔP=P2−P1=P3−P4=2.7°となる。
That is, in FIG. 7D, the phase difference due to the step dimension L1 originally intended by the
この変動量:ΔPは、図10(A)において、第一のクロムパターン321が図10(B)のドライエッチングによって完全にエッチングされるまでの図10(A)のエッチングされた石英基板1が図10(B)のクロムのエッチングの際に受ける損傷量に相当する。
This fluctuation amount: ΔP is the same as that in FIG. 10A, the etched
つまり、第一のクロムパターン321が完全にエッチングされて石英基板1が露出したジャストエッチング以降のオーバエッチング時は、段差寸法:L3とL4が同じ量づつ損傷されるので、相対的な位相差として維持される。段差寸法:L3とL4のそれぞれに起因する位相差:P3とP4の最終値に差があるのはこのためである。
That is, when overetching is performed after just etching in which the
また、図7(D)に示した石英基板1のドライエッチングの際に起るプロセスのばらつきによる誤差も考慮すると、ここで述べた位相差の変動量では、今後のデバイスが要求する位相シフトマスクの位相差精度を満たしたマスクを安定に供給できない。
In addition, in consideration of errors due to process variations that occur during dry etching of the
従って、第一のクロムパターン321のジャストエッチング時の石英基板1との損傷を可能な限り低減する必要がある。
Therefore, it is necessary to reduce damage to the
さらに、実際のオーバエッチング量を上記の位相差から計算すると540%となり、第一のクロムパターン321のドライエッチング時のジャストエッチング時間が、通常のクロム遮光マスクに比べて短くなる不具合が発生する。
Further, when the actual overetching amount is calculated from the above phase difference, it becomes 540%, and the just etching time during dry etching of the
例えば、上記のエッチング条件下で、通常のクロム遮光マスク製造工程でクロムパターンを形成する際のドライエッチング時のマスクとなるレジストの開口率が、本マスクの第一のクロムパターン321をエッチングする際の第二のレジストパターン221の開口率と同程度のものでは、オーバエッチングでの石英基板1の損傷量はArFレーザ波長の位相差で4.5°程度である。ところが、本マスクにおいては、14.6°もあり、本マスクのような高開口率のマスク上のクロムパターンを低開口率なレジストパターンをマスクにしてドライエッチングによるエッチングを行った場合には、ジャストエッチングが大きくずれてしまう不具合があった。
For example, when the
そこで、本発明では、位相シフタとして石英基板を彫り込んだクロムレスマスクやエッジ強調型位相シフトマスクが混在した位相シフトマスクにおいて、クロムの遮光膜のエッチングの際に起る石英基板の損傷を低減した位相シフトマスクの製造方法を提供することを目的としている。 Therefore, in the present invention, in a phase shift mask in which a chromium-less mask engraved with a quartz substrate as a phase shifter and an edge-enhanced phase shift mask are mixed, damage to the quartz substrate that occurs during etching of a chromium light-shielding film is reduced. An object of the present invention is to provide a method of manufacturing a phase shift mask.
上で述べた課題は、請求項1において、透明基板上に、遮光膜パターンと、光位相反転効果を有する透過型位相シフトパターンと、該遮光パターンの周囲に光位相反転効果を有する位相シフタが配置されたエッジ強調型位相シフトパターンとを含む位相シフトマスクの製造方法であって、透明基板上に遮光膜を形成する工程と、該遮光膜上に第一のレジスト膜を被着して第一のレジストパターンを形成する工程と、該第一のレジストパターンをマスクにして該遮光膜をエッチングして遮光膜パターンを形成する工程と、該第一のレジストパターンと該遮光膜パターンとをマスクにして、該透明基板をエッチングする工程と、該第一のレジストパターンを剥離する工程と、ポジティブレジストを用いて第二のレジスト膜を被着し、マスク全体の面積に対する被覆率が70%を超えない第二のレジストパターンとダミーパターンとを形成する工程と、該第二のレジストパターンをマスクにして該遮光膜パターンを選択的にドライエッチングする工程と、該第二のレジストパターンとダミーパターンとを剥離する工程とを含むように構成された位相シフトマスクの製造方法によって解決される。
The above-described problem is that, in
つまり、第一のレジストパターンと遮光膜パターンとをマスクにして石英基板をエッチングして透過型位相シフトパターンを形成した後に、第二のレジストパターンをポジティブレジストで形成するようにしている。合わせて、マスク被覆率が70%を超えないようにダミーパターンも形成するようにしている。 In other words, the quartz substrate is etched using the first resist pattern and the light shielding film pattern as a mask to form a transmission type phase shift pattern, and then the second resist pattern is formed with a positive resist. In addition, a dummy pattern is also formed so that the mask coverage does not exceed 70%.
そうすると、遮光膜パターンをドライエッチングしてエッジ強調型位相シフトパターンを形成するに際して、露出している石英基板がドライエッチングによって受ける損傷を抑えることができる。その結果、位相シフタの変動量を小さくすることができる。 Then, when the edge-enhanced phase shift pattern is formed by dry etching the light shielding film pattern, damage to the exposed quartz substrate due to dry etching can be suppressed. As a result, the amount of fluctuation of the phase shifter can be reduced.
次いで、請求項2において、透明基板上に、遮光パターンと、光位相反転効果を有する透過型位相シフトパターンと、該遮光パターンの周囲に光位相反転効果を有する位相シフタが配置されたエッジ強調型位相シフトパターンとを含む位相シフトマスクの製造方法であって、透明基板上に遮光膜を形成する工程と、該遮光膜上に第一のレジスト膜を形成して第一のレジストパターンを形成する工程と、該第一のレジストパターンをマスクにして該遮光膜をエッチングして遮光膜パターンを形成する工程と、該第一のレジストパターンと該遮光膜パターンとをマスクにして、該透明基板をエッチングする工程と、該第一のレジストパターンを剥離する工程と、ネガティブレジストを用いて第三のレジスト膜を被着し、第三のレジストパターンを形成する工程と、該第三のレジストパターンをマスクにして該遮光膜パターンを選択的にドライエッチングする工程と、該第二のレジストパターンを剥離する工程とを含むように構成された位相シフトマスクの製造方法によって解決される。 Next, in claim 2, an edge enhancement type in which a light shielding pattern, a transmission phase shift pattern having an optical phase inversion effect, and a phase shifter having an optical phase inversion effect are arranged around the light shielding pattern on a transparent substrate. A method of manufacturing a phase shift mask including a phase shift pattern, the step of forming a light shielding film on a transparent substrate, and forming a first resist film on the light shielding film to form a first resist pattern Etching the light-shielding film using the first resist pattern as a mask to form a light-shielding film pattern, and using the first resist pattern and the light-shielding film pattern as a mask, Etching, removing the first resist pattern, applying a third resist film using a negative resist, and forming a third resist pattern And a phase shift mask configured to include a step of selectively dry-etching the light-shielding film pattern using the third resist pattern as a mask, and a step of removing the second resist pattern. It is solved by the manufacturing method.
つまり、第三のレジストパターンをネガティブレジストによって遮光膜パターンの領域に限定して設けるようにしている。そうすると、第三のレジストパターンによって被覆されるマスク被覆率が最小限にできるので、エッジ強調型位相シフトマスクを形成するために行う遮光膜のドライエッチングに起因する透明基板の損傷を抑えることができる。 That is, the third resist pattern is provided so as to be limited to the area of the light shielding film pattern by the negative resist. As a result, the mask coverage covered with the third resist pattern can be minimized, so that damage to the transparent substrate due to dry etching of the light shielding film to form the edge-enhanced phase shift mask can be suppressed. .
次いで、請求項3において、該透明基板が石英基板であり、該遮光膜がクロムからなるように構成された請求項1または3記載の位相シフトマスクの製造方法によって解決される。 Next, according to a third aspect of the present invention, there is provided a solution to the phase shift mask manufacturing method according to the first or third aspect, wherein the transparent substrate is a quartz substrate and the light shielding film is made of chromium.
つまり、位相シフトマスクはレチクルマスクとしても用いられるので、透明基板は光や熱に対する諸元が優れている必要がある。従って、石英基板を用いる。また、遮光膜には諸元が優れ、遮光性に優れたスパッタリングや蒸着などによって被着されたクロム膜を設ける。 That is, since the phase shift mask is also used as a reticle mask, the transparent substrate needs to have excellent specifications for light and heat. Therefore, a quartz substrate is used. The light-shielding film is provided with a chromium film deposited by sputtering or vapor deposition having excellent specifications and light-shielding properties.
次いで、請求項4において、請求項1または3記載の位相シフトマスクの製造方法によって製造した位相シフトマスクを用いて製造するように構成された半導体装置によって解決される。 Next, a fourth aspect of the present invention is solved by a semiconductor device configured to be manufactured using the phase shift mask manufactured by the method of manufacturing the phase shift mask according to the first or third aspect.
本発明によれば、透明基板上に、遮光パターンと、透過型位相シフトパターンと、エッジ強調型位相シフトパターンとをが混在した位相シフトマスクの製造に際して、エッジ強調型位相シフトパターンを形成する際に行うドライエッチングに起因する石英基板の損傷を抑えることができる。 According to the present invention, when manufacturing a phase shift mask in which a light shielding pattern, a transmission phase shift pattern, and an edge enhancement phase shift pattern are mixed on a transparent substrate, the edge enhancement phase shift pattern is formed. It is possible to suppress damage to the quartz substrate due to the dry etching performed in this step.
従って、特に、位相シフトマスクをレチクルマスクとして用いた半導体装置の製造工程における効率向上に大いに効果がある。 Therefore, it is particularly effective in improving the efficiency in the manufacturing process of the semiconductor device using the phase shift mask as a reticle mask.
クロムからなる遮光膜をエッチングしてエッジ強調型位相シフトマスクを形成する際にマスキングするポジティブレジストで、被覆率が70%を超えないようにダミーマスクを形成してからドライエッチングを行うと、クロムレスの透過型位相シフトマスクや通常の遮光マスクなどを高精度に混在させることができる。
〔実施例1〕
図1は第一の実施例の一パターンの説明図、図2は第一の実施例の他のパターンの説明図、図3はダミーパターンの一例の説明図、図4はダミーパターンの他の例の説明図である。
It is a positive resist that is masked when an edge-enhanced phase shift mask is formed by etching a light shielding film made of chromium. When dry etching is performed after forming a dummy mask so that the coverage does not exceed 70%, chromium-free The transmission type phase shift mask and the ordinary light shielding mask can be mixed with high accuracy.
[Example 1]
FIG. 1 is an explanatory diagram of one pattern of the first embodiment, FIG. 2 is an explanatory diagram of another pattern of the first embodiment, FIG. 3 is an explanatory diagram of an example of a dummy pattern, and FIG. It is explanatory drawing of an example.
図1において、図1によって形成される位相シフトマスク100は、エッジ強調型位相シフトマスク101とクロムレスの透過形位相シフトマスク102とが混在している構成で、図1(A)に示した工程は、図7(A)〜(E)に示した従来の位相シフトマスク製造工程の前段の工程を経たものである。
In FIG. 1, a
つまり、図1(A)は石英基板1をウェーハ露出波長で位相が反転する深さまで彫り込んだ後、ポジティブレジストからなる第二のレジスト膜22を被着し、次いで、第二のレジスト膜22に導電性膜4を被着した構成を示す。彫り込まれていない石英基板1の表面には遮光膜3であるクロムパターン32が被着されている。導電性膜4は電子線描画の際に第二のレジスト膜22の表面がチャージアップすることを防ぐために設けている。
That is, in FIG. 1A, after engraving the
次いで、図示してない電子線によるオーバレイ描画を行い、クロムパターン32でエッジ強調型位相シフト機能を構成したい部分に第二のレジストパターン221が残るようにする。また、図7(D)の工程でエッチングされた石英基板1の上には、複数のダミーパターン222が残るように描画する。
Next, overlay drawing with an electron beam (not shown) is performed so that the second resist
次いで、第二のレジストパターン221とダミーパターン222とをマスクにしてドライエッチングを行い、第二のレジストパターン221とダミーパターン222とを除去すれば、図1(C)に示したように、エッジ強調型位相シフトマスク101と透過形位相シフトマスク102とが混在した位相シフトマスク100が得られる。
Next, dry etching is performed using the second resist
図2において、図2によって形成される位相シフトマスク100は、透過形位相シフトマスク102とクロムレスのエッジ強調型位相シフトマスク101と通常の遮光マスク103との3種類のマスクが混在している構成で、図2(A)に示した工程は、図7(A)〜(E)に示した従来の位相シフトマスク製造工程を経たものである。
In FIG. 2, the
つまり、図2(A)は、石英基板1をウェーハ露出波長で位相が反転する深さまで彫り込んだ後、ポジティブレジストからなる第二のレジスト膜22を被着し、次いで、第二のレジスト膜22に導電性膜4を被着した構成を示す。彫り込まれていない石英基板1の表面には遮光膜3であるクロムパターン32が被着されている。導電性膜4は、図1と同様に、電子線描画の際に第二のレジスト膜22の表面がチャージアップすることを防ぐために設けるものである。
That is, in FIG. 2A, after engraving the
次いで、図示してない電子線によるオーバレイ描画を行い、クロムパターン32でエッジ強調型位相シフト機能を構成したい部位には第二のレジストパターン221を残す。また、クロムレスの透過形位相シフトマスクを構成したい部位では第二のレジストパターン221を除去してクロムパターン32を露出させる。さらに、通常の遮光マスクにしたい部位はクロムパターン32を第二のレジストパターン221によって完全に被覆するようにする。また、図7(D)の工程でエッチングされた石英基板1の上には、複数のダミーパターン222が残るように描画する。
Next, overlay drawing with an electron beam (not shown) is performed, and the second resist
次いで、第二のレジストパターン221とダミーパターン222とをマスクにしてドライエッチングを行う。その後、第二のレジストパターン221とダミーパターン222とを除去すれば、図2(C)に示したように、エッジ強調型位相シフトマスク101と透過形位相シフトマスク102と遮光マスク103との3種類のマスクが混在した位相シフトマスク100が得られる。
Next, dry etching is performed using the second resist
図3において、石英基板1の上にクロムパターン32が設けられており、エッジ強調型位相シフトマスク101を構成する部位には、中央部分に第二のレジストパターン221を設け、クロムレスの透過形位相シフトマスク102を構成する部位では、クロムパターン32が露出している。そして、石英基板1のエッチングによって彫り込まれた部位には、第二のレジスト膜22によってダミーパターン222を構成する。ここでは、第二のレジスト膜22を、例えば、3μm×3μmの正方形が抜けた構成にして、ダミーパターン222としている。
In FIG. 3, a
図4において、図3と同様に、石英基板1の上にクロムパターン32が設けられており、エッジ強調型位相シフトマスク101を構成する部位には、中央部分に第二のレジストパターン221を設け、クロムレスの透過形位相シフトマスク102を構成する部位では、クロムパターン32が露出している。そして、石英基板1のエッチングによって彫り込まれた部位には、第二のレジスト膜22によってダミーパターン222を構成する。ここでは、第二のレジスト膜22を、例えば、3μm×3μmの正方形を格子状に並べた構成にしてダミーパターン222としている。
In FIG. 4, similarly to FIG. 3, a
ダミーパターン222は、レジスト膜、ここでは第二のレジスト膜22のマスクに対する被覆率、あるいはマスクの開口率を示すもので、被覆面積が把握できれば、形状や寸法精度を厳密に抑える必要はなく、開口率で少なくとも30%が望ましい。
〔実施例2〕
図5は第二の実施例の一パターンの説明図、図6は第二の実施例の他のパターンの説明図である。
The
[Example 2]
FIG. 5 is an explanatory diagram of one pattern of the second embodiment, and FIG. 6 is an explanatory diagram of another pattern of the second embodiment.
図5において、図5によって形成される位相シフトマスク100は、エッジ強調型位相シフトマスク101とクロムレスの透過形位相シフトマスク102とが混在している構成で、図5(A)に示した工程は、図7(A)〜(E)に示した従来の位相シフトマスク製造工程の前段の工程を経たものである。
In FIG. 5, the
つまり、図5(A)は、石英基板1をウェーハ露出波長で位相が反転する深さまで彫り込んだ後、ネガティブレジストからなる第三のレジスト膜23を被着し、次いで、第三のレジスト膜23に導電性膜4を被着した構成を示す。導電性膜4は電子線描画の際に第三のレジスト膜23の表面がチャージアップすることを防ぐために設けている。
That is, in FIG. 5A, after engraving the
図5(B)は、電子線描画によってクロムパターン32の上に、エッジ強調型に形成したい部分のみに第三のレジストパターン231が残るように描画を行い、次いで導電性膜を除去して現像処理を行ったものである。
FIG. 5B shows that the third resist
次いで、クロムパターン32をドライエッチングした後、第三のレジストパターン231を除去すると、図5(C)に示したように、エッジ強調型位相シフトマスク101とクロムレスの透過形位相シフトマスク102とが混在した位相シフトマスク100が得られる。
Next, after the
図6において、図6で構成される位相シフトマスク100は、エッジ強調型位相シフトマスク101とクロムレスの透過形位相シフトマスク102と通常の遮光マスク103との3種類のマスクが混在している構成である。また、図6(A)に示した工程は、図7(A)〜(E)に示した従来の位相シフトマスク製造工程の前段の工程を経たものである。
6, the
つまり、図6(A)は石英基板1をウェーハ露光波長で位相が反転する深さまで彫り込んだ後、ネガティブレジストからなる第三のレジスト膜23を被着し、次いで、第三のレジスト膜23に導電性膜4を被着した構成を示す。彫り込まれていない石英基板1の表面には遮光膜3であるクロムパターン32が被着されている。導電性膜4は、電子線描画の際に第三のレジスト膜23の表面がチャージアップすることを防ぐために設けるものである。
That is, in FIG. 6A, after engraving the
次いで、図示してない電子線によるオーバレイ描画を行い、クロムパターン32でエッジ強調型位相シフトマスクを構成したい部位には第三のレジストパターン231を残す。また、通常の遮光マスクを構成したい部位は第三のレジストパターン231によって完全に被覆する。さらに、クロムレスの透過形位相シフトマスクを構成したい部分では第三のレジストパターン231が完全に除去してクロムパターン32を露出させる。
Next, overlay drawing with an electron beam (not shown) is performed, and a third resist
次いで、第三のレジストパターン231をマスクにしてドライエッチングを行う。その後、第三のレジストパターン231を除去すれば、図6(C)に示したように、エッジ強調型位相シフトマスク101と透過形位相シフトマスク102と遮光マスク103との3種類のマスクが混在した位相シフトマスク100が得られる。
Next, dry etching is performed using the third resist
ところで、〔実施例2〕において、位相シフトマスクを構成するに際して、位相シフタとして石英基板に段差を設けた後、クロム膜をドライエッチングしてエッジ強調型位相シフタを形成する際に、マスクとなるレジストパターンのマスク全体の開口率を可能な限り大きくすれば、石英基板のドライエッチングによる損傷を低減することができる。この事実を証明する実験結果を以下に示す。 By the way, in [Embodiment 2], when a phase shift mask is formed, a step is provided on a quartz substrate as a phase shifter, and then a chromium film is dry-etched to form an edge-enhanced phase shifter. If the aperture ratio of the entire resist pattern mask is increased as much as possible, damage due to dry etching of the quartz substrate can be reduced. Experimental results to prove this fact are shown below.
すなわち、クロム基板上にシフタ材としてSOG膜を形成した試料を用意し、開口率:100%、すなわちSGO膜上にレジストを塗布しない試料と、SGO膜上にレジスト膜を形成し、微小な開口パターンを数十箇所形成した開口率:0.01%の試料との二つの試料を用いた。 That is, a sample in which an SOG film is formed as a shifter material on a chrome substrate is prepared, an aperture ratio: 100%, that is, a sample in which no resist is applied on the SGO film, a resist film is formed on the SGO film, and a small opening Two samples with an aperture ratio of 0.01% in which several tens of patterns were formed were used.
クロムエッチング時の開口率に対する損傷量の比較を行うために、石英基板とSOG膜とではドライエッチングレートに若干の相違があることを承知の上で、2種類の試料をクロムのドライエッチング処理条件でドライエッチング処理を行った。 In order to compare the amount of damage with respect to the aperture ratio during chrome etching, the dry etching rate is slightly different between the quartz substrate and the SOG film. A dry etching process was performed.
その結果、90nmデバイス用マスクのクロムエッチング条件で最適化されたものを使用した場合におけるSOG膜の膜厚減少量は、
・開口率:100%で1.7nm(ArF波長の位相差に換算して1.8°の損傷)
・開口率:0.01%で14nm(ArF波長の位相差に換算して14.7°の損傷)
となり、開口率:100%と開口率:0.01%とでは、膜厚減少量に約8倍もの差がでた。
As a result, the amount of decrease in the thickness of the SOG film when using a 90 nm device mask optimized under the chrome etching conditions is as follows:
・ Aperture ratio: 1.7% at 100% (damage of 1.8 ° in terms of ArF wavelength phase difference)
-Aperture ratio: 0.01%, 14 nm (14.7 ° damage in terms of ArF wavelength phase difference)
Thus, when the aperture ratio was 100% and the aperture ratio was 0.01%, the difference in film thickness reduction was about 8 times.
すなわち、シフタ材としてSOG膜を使用した場合には、図11(A)に示した段差寸法:L3によるP3=17.3°に相当する損傷量が開口率:0.01%ではArF波長で14.7°分であるが、開口率:100%では1.8°分となり、約1/8に低減されたことになる。 That is, when an SOG film is used as the shifter material, the amount of damage corresponding to P3 = 17.3 ° due to the step size L3 shown in FIG. 11A is an ArF wavelength at an aperture ratio of 0.01%. Although it is 14.7 °, it becomes 1.8 ° at an aperture ratio of 100%, which is about 1/8.
さらに、〔実施例1〕において、位相シフトマスクを構成するに際して、位相シフタとして石英基板に段差を設けた後、クロム膜をドライエッチングしてエッジ強調型位相シフタを形成する際に、マスクとなるレジストパターンのマスク全体の開口率を可能な限り大きくすれば、石英基板のドライエッチングによる損傷を低減することができる。 Further, in [Embodiment 1], when a phase shift mask is formed, a step is provided on a quartz substrate as a phase shifter, and then a chromium film is dry-etched to form an edge-enhanced phase shifter. If the aperture ratio of the entire resist pattern mask is increased as much as possible, damage due to dry etching of the quartz substrate can be reduced.
つまり、既述が前後するが、クロム膜をエッチングするためにマスキングする第二のレジスト膜にポジティブレジストを用いた場合には、図5(C)のようにエッチングされた石英基板の上に被着したレジスト膜に図3や図4に示した開口パターン群を形成したダミーパターンを配設すれば、マスク全体の開口率を上げることができる。 In other words, as described above, when a positive resist is used for the second resist film that is masked to etch the chromium film, the film is coated on the etched quartz substrate as shown in FIG. If a dummy pattern in which the opening pattern group shown in FIGS. 3 and 4 is formed is disposed on the resist film thus deposited, the aperture ratio of the entire mask can be increased.
また、ポジティブレジストを用いた場合でも、図5(B)に示したレジストパターンは形成できる。しかし、電子線の被り量が大きくなるためにエッジ強調部のレジストパターンの精度が悪化してしまい実用的ではない。 Even when a positive resist is used, the resist pattern shown in FIG. 5B can be formed. However, since the amount of electron beam coverage increases, the accuracy of the resist pattern at the edge enhancement portion deteriorates, which is not practical.
実施例1あるいは実施例2によって製造したクロムレスの透過型位相シフタとエッジ強調型位相シフタと通常の遮光マスクとの3種類のマスクが混在している構成からなる位相シフトマスクは、レチクルマスクとして半導体装置の製造プロセスにおいて用いることができる。 A phase shift mask having a configuration in which three types of masks, ie, a chromeless transmission type phase shifter, an edge enhancement type phase shifter, and a normal light shielding mask manufactured according to the first or second embodiment are mixed, is a semiconductor as a reticle mask. It can be used in the manufacturing process of the device.
本発明の位相シフトマスクの製造方法によれば、クロムレスの透過型位相シフタとエッジ強調型位相シフタと通常の遮光マスクとの3種類のマスクを高精度、高品質に混在させて製造することができる。従って、特に半導体装置の製造工程の効率化に寄与する。 According to the method of manufacturing a phase shift mask of the present invention, it is possible to manufacture three types of masks, that is, a chromeless transmission type phase shifter, an edge enhancement type phase shifter, and a normal light shielding mask, with high accuracy and high quality. it can. Therefore, it contributes particularly to the efficiency of the manufacturing process of the semiconductor device.
1 石英基板
21 第一のレジスト膜 22 第二のレジスト膜
23 第三のレジスト膜
211 第一のレジストパターン 221 第二のレジストパターン
222 ダミーパターン 231 第三のレジストパターン
3 遮光膜(クロム膜)
31 遮光膜パターン 32 クロムパターン
4 導電性膜
100 位相シフトマスク 101 エッジ強調型位相シフトマスク
102 透過形位相シフトマスク 103 遮光マスク
DESCRIPTION OF
31 Light
Claims (4)
透明基板上に遮光膜を形成する工程と、
該遮光膜上に第一のレジスト膜を被着して第一のレジストパターンを形成する工程と、
該第一のレジストパターンをマスクにして該遮光膜をエッチングして遮光膜パターンを形成する工程と、
該第一のレジストパターンと該遮光膜パターンとをマスクにして、該透明基板をエッチングする工程と、
該第一のレジストパターンを剥離する工程と、
ポジティブレジストを用いて第二のレジスト膜を被着し、マスク全体の面積に対する被覆率が70%を超えない第二のレジストパターンとダミーパターンとを形成する工程と、
該第二のレジストパターンをマスクにして該遮光膜パターンを選択的にドライエッチングする工程と、
該第二のレジストパターンとダミーパターンとを剥離する工程と
を含むことを特徴とする位相シフトマスクの製造方法。 Including a light shielding film pattern, a transmissive phase shift pattern having an optical phase inversion effect, and an edge-enhanced phase shift pattern in which a phase shifter having an optical phase inversion effect is disposed around the light shielding pattern on a transparent substrate A method of manufacturing a phase shift mask, comprising:
Forming a light shielding film on a transparent substrate;
Depositing a first resist film on the light-shielding film to form a first resist pattern;
Etching the light-shielding film using the first resist pattern as a mask to form a light-shielding film pattern;
Etching the transparent substrate using the first resist pattern and the light shielding film pattern as a mask;
Removing the first resist pattern;
Applying a second resist film using a positive resist, and forming a second resist pattern and a dummy pattern whose coverage with respect to the entire mask area does not exceed 70%;
Selectively etching the light-shielding film pattern using the second resist pattern as a mask;
And a step of stripping the second resist pattern and the dummy pattern.
透明基板上に遮光膜を形成する工程と、
該遮光膜上に第一のレジスト膜を形成して第一のレジストパターンを形成する工程と、
該第一のレジストパターンをマスクにして該遮光膜をエッチングして遮光膜パターンを形成する工程と、
該第一のレジストパターンと該遮光膜パターンとをマスクにして、該透明基板をエッチングする工程と、
該第一のレジストパターンを剥離する工程と、
ネガティブレジストを用いて第三のレジスト膜を被着し、第三のレジストパターンを形成する工程と、
該第三のレジストパターンをマスクにして該遮光膜パターンを選択的にドライエッチングする工程と、
第二のレジストパターンを剥離する工程と
を含むことを特徴とする位相シフトマスクの製造方法。 Phase including a light shielding pattern, a transmissive phase shift pattern having an optical phase inversion effect, and an edge-enhanced phase shift pattern in which a phase shifter having an optical phase inversion effect is disposed around the light shielding pattern on a transparent substrate A manufacturing method of a shift mask,
Forming a light shielding film on a transparent substrate;
Forming a first resist film on the light-shielding film to form a first resist pattern;
Etching the light shielding film using the first resist pattern as a mask to form a light shielding film pattern;
Etching the transparent substrate using the first resist pattern and the light-shielding film pattern as a mask;
Removing the first resist pattern;
Applying a third resist film using a negative resist to form a third resist pattern;
Selectively etching the light-shielding film pattern using the third resist pattern as a mask;
And a step of stripping the second resist pattern.
ことを特徴とする請求項1または2記載の位相シフトマスクの製造方法。 The method of manufacturing a phase shift mask according to claim 1, wherein the transparent substrate is a quartz substrate.
ことを特徴とする半導体装置。
It manufactures using the phase shift mask manufactured by the manufacturing method of the phase shift mask of Claim 1 or 2. The semiconductor device characterized by the above-mentioned.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004234839A JP2006053342A (en) | 2004-08-11 | 2004-08-11 | Phase shift mask manufacturing method and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004234839A JP2006053342A (en) | 2004-08-11 | 2004-08-11 | Phase shift mask manufacturing method and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006053342A true JP2006053342A (en) | 2006-02-23 |
Family
ID=36030866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004234839A Withdrawn JP2006053342A (en) | 2004-08-11 | 2004-08-11 | Phase shift mask manufacturing method and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006053342A (en) |
-
2004
- 2004-08-11 JP JP2004234839A patent/JP2006053342A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101197804B1 (en) | Method of producing phase shift masks | |
| US5487962A (en) | Method of chromeless phase shift mask fabrication suitable for auto-cad layout | |
| US7674563B2 (en) | Pattern forming method and phase shift mask manufacturing method | |
| KR20060049495A (en) | Mask blanks, method of manufacturing phase shift mask and method of manufacturing template | |
| JP2000181048A (en) | Photomask, method of manufacturing the same, and exposure method using the same | |
| US7846617B2 (en) | Pattern forming method and phase shift mask manufacturing method | |
| JP2003114514A (en) | Pattern transfer method using mask, halftone mask, method for manufacturing the same, and method for manufacturing circuit board | |
| US5888678A (en) | Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate | |
| JPH1069055A (en) | Photomask manufacturing method | |
| US5495959A (en) | Method of making substractive rim phase shifting masks | |
| KR101656456B1 (en) | Half-tone phase shift photomask blank and half-tone phase shift photomask and methods of fabricating the same | |
| JP2010048860A (en) | Method of manufacturing halftone phase shift mask and method of manufacturing semiconductor device | |
| US20090202925A1 (en) | Photomask defect correction method, photomask manufacturing method, phase shift mask manufacturing method, photomask, phase shift mask, photomask set, and pattern transfer method | |
| US20080057414A1 (en) | Hybrid photomask and method of fabricating the same | |
| JPH1069064A (en) | Production of halftone phase shift mask | |
| KR100886419B1 (en) | Method for manufacturing phase shift mask and phase shift mask | |
| US20040086787A1 (en) | Alternating aperture phase shift photomask having plasma etched isotropic quartz features | |
| JP5085366B2 (en) | Photomask defect correction method and photomask manufacturing method | |
| JP2003121988A (en) | Method for modifying defective part of halftone phase shifting mask | |
| JP3449857B2 (en) | Halftone phase shift mask and method of manufacturing the same | |
| JP2006053342A (en) | Phase shift mask manufacturing method and semiconductor device | |
| US5814424A (en) | Half tone phase shift masks with staircase regions and methods of fabricating the same | |
| US6348288B1 (en) | Resolution enhancement method for deep quarter micron technology | |
| JP4872737B2 (en) | Phase shift mask manufacturing method and phase shift mask | |
| JP7214815B2 (en) | Photomask and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071106 |