[go: up one dir, main page]

JP2006093682A - Semiconductor laser and manufacturing method thereof - Google Patents

Semiconductor laser and manufacturing method thereof Download PDF

Info

Publication number
JP2006093682A
JP2006093682A JP2005242790A JP2005242790A JP2006093682A JP 2006093682 A JP2006093682 A JP 2006093682A JP 2005242790 A JP2005242790 A JP 2005242790A JP 2005242790 A JP2005242790 A JP 2005242790A JP 2006093682 A JP2006093682 A JP 2006093682A
Authority
JP
Japan
Prior art keywords
etching
cladding layer
layer
semiconductor laser
cladding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005242790A
Other languages
Japanese (ja)
Inventor
Yasuaki Yoshida
保明 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005242790A priority Critical patent/JP2006093682A/en
Publication of JP2006093682A publication Critical patent/JP2006093682A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】 エッチングストッパ層により、発光効率が低下しない改良されたリッジを有する半導体レーザとその製造方法を提案する。
【解決手段】 エッチングストッパを用いない半導体レーザまたは発光効率を低下させることのないエッチングストッパを用いた半導体レーザが提案される。リッジは第3クラッド層をエッチングするエッチング工程により形成される。このエッチング工程は、ドライエッチングを行なう第1エッチング工程と、ウエットウッチングを行なう第2エッチング工程を含む。第1エッチング工程は、第2クラッド層の直上まで、第3クラッド層をドライエッチングし、第2エッチング工程はその仕上げのエッチングを行なう。
【選択図】図2
PROBLEM TO BE SOLVED: To provide a semiconductor laser having an improved ridge that does not lower the luminous efficiency by an etching stopper layer, and a method for manufacturing the same.
A semiconductor laser that does not use an etching stopper or a semiconductor laser that uses an etching stopper that does not lower the light emission efficiency is proposed. The ridge is formed by an etching process for etching the third cladding layer. This etching process includes a first etching process for performing dry etching and a second etching process for performing wet-watching. In the first etching step, the third cladding layer is dry-etched up to just above the second cladding layer, and in the second etching step, the final etching is performed.
[Selection] Figure 2

Description

この発明は、光ディスクシステムあるいは光通信などに利用されるリッジを持った半導体レーザに関するものである。   The present invention relates to a semiconductor laser having a ridge used for an optical disc system or optical communication.

この種のリッジを持った半導体レーザとして、リッジ型半導体レーザと、リッジ埋め込み型半導体レーザがある。リッジ型半導体レーザは、リッジの両側に溝が形成され、電流がリッジに集中するように構成される。また、リッジ埋め込み型半導体レーザは、リッジの両側に電流ブロック層が形成され、リッジに電流が集中するように構成される。   As semiconductor lasers having this type of ridge, there are a ridge type semiconductor laser and a ridge embedded type semiconductor laser. The ridge type semiconductor laser is configured such that grooves are formed on both sides of the ridge and current is concentrated on the ridge. Further, the ridge embedded semiconductor laser is configured such that current blocking layers are formed on both sides of the ridge so that current is concentrated on the ridge.

リッジ型半導体レーザは、この出願と同じ発明者による特願2003−21319号(特開2004−235382号公報)に開示される。この特願2003−21319号に開示されたリッジ型半導体レーザは、n型のGaAs基板の上に、下クラッド層、多重量子井戸構造の活性層、第1上クラッド層、エッチングストッパ層、第2上クラッド層が順次積層され、この第2上クラッド層の中央部にリッジが形成され、その両側に溝が形成されている。エッチングストッパ層は、第2上クラッド層にリッジを形成するためのエッチングを、そのエッチングストッパ層によりストップするために配置される。   The ridge type semiconductor laser is disclosed in Japanese Patent Application No. 2003-21319 (Japanese Patent Laid-Open No. 2004-235382) by the same inventor as this application. The ridge type semiconductor laser disclosed in Japanese Patent Application No. 2003-21319 has a lower cladding layer, an active layer having a multiple quantum well structure, a first upper cladding layer, an etching stopper layer, a second layer on an n-type GaAs substrate. An upper clad layer is sequentially laminated, a ridge is formed at the center of the second upper clad layer, and a groove is formed on both sides thereof. The etching stopper layer is arranged to stop the etching for forming the ridge in the second upper cladding layer by the etching stopper layer.

リッジ埋め込み型半導体レーザは、特開2003−69154号公報に開示されている。この特開2003−69154号公報に開示されたリッジ埋め込み型半導体レーザでは、リッジはドライエッチングとそれに続くウエットエッチングにより形成されるが、ウエットエッチングをストップさせるために、エッチングストップ層を有している。   A ridge embedded semiconductor laser is disclosed in Japanese Patent Application Laid-Open No. 2003-69154. In the ridge embedded semiconductor laser disclosed in Japanese Patent Application Laid-Open No. 2003-69154, the ridge is formed by dry etching and subsequent wet etching, but has an etching stop layer to stop the wet etching. .

また、ウエットエッチングでリッジを形成する場合、エッチングストッパ層には、ウエットエッチングのレートがクラッド層と比べて小さい材料を用いる必要があるが、青色レーザでは、このような材料が見つかっていないため、通常、上記のようなエッチングストッパ層がない構造が用いられる。特開2000−294875公報には、エッチングストッパ層を用いずに、活性層上の第1のp型窒化物半導体層の上にストライプ状の開口部を有する絶縁膜を形成し、その開口部上に第2の窒化物半導体層を成長させ、リッジを形成するものが開示されている。   In addition, when forming a ridge by wet etching, it is necessary to use a material having a wet etching rate smaller than that of the cladding layer for the etching stopper layer, but such a material is not found in the blue laser, Usually, a structure having no etching stopper layer as described above is used. In JP 2000-294875 A, an insulating film having a stripe-shaped opening is formed on the first p-type nitride semiconductor layer on the active layer without using an etching stopper layer, and the opening is formed on the opening. 2 discloses a method in which a second nitride semiconductor layer is grown to form a ridge.

特願2003−21319号出願Application for Japanese Patent Application No. 2003-21319 特開2003−69154号公報JP 2003-69154 A 特開2000−294875号公報JP 2000-294875 A

このように、前記特許文献1、2に開示された半導体レーザは、いずれもエッチングストッパ層またはエッチングストップ層を使用するものである。しかも特許文献1のエッチングストッパ層は、下クラッド層、第1上クラッド層および第2クラッド層よりもAl組成比が小さい。また特許文献2のエッチングストップ層は、Alを含まないGaAs、GaInP、またはAlGaInPで構成され、そのAl組成比は小さいと考えられる。これらのエッチングストッパ層またはエッチングストップ層は、屈折率が大きいために、このエッチングストッパ層またはエッチングストップ層の側に光分布が偏り、このため発光効率が低下し、特性が悪くなる課題が残る。   As described above, each of the semiconductor lasers disclosed in Patent Documents 1 and 2 uses an etching stopper layer or an etching stop layer. Moreover, the etching stopper layer of Patent Document 1 has an Al composition ratio smaller than that of the lower cladding layer, the first upper cladding layer, and the second cladding layer. The etching stop layer of Patent Document 2 is composed of GaAs, GaInP, or AlGaInP that does not contain Al, and the Al composition ratio is considered to be small. Since the etching stopper layer or the etching stop layer has a large refractive index, the light distribution is biased toward the etching stopper layer or the etching stop layer, which causes a problem that the luminous efficiency is lowered and the characteristics are deteriorated.

また、特許文献3では、エッチングストッパ層を使用しないが、絶縁膜の形成の前後に2度の半導体成長を行なう必要があり、生産性が低くなる問題点がある。 In Patent Document 3, an etching stopper layer is not used, but it is necessary to perform semiconductor growth twice before and after the formation of the insulating film, resulting in a problem that productivity is lowered.

この発明は、このような課題を改善することのできる改良された半導体レーザとその製造方法を提案するものである。   The present invention proposes an improved semiconductor laser capable of improving such problems and a method for manufacturing the same.

この発明の第1の観点における半導体レーザは、第1導電型の半導体基板上に形成された第1導電型の第1クラッド層と、前記第1クラッド層上に形成された活性層と、前記活性層上に形成された第2導電型の第2クラッド層と、前記第2クラッド層上に形成された第2導電型の第3クラッド層とを有し、少なくとも前記第3クラッド層にリッジが形成された半導体レーザであって、前記第3クラッド層が前記第2クラッド層上に直接接合して形成されたことを特徴とする。   According to a first aspect of the present invention, there is provided a semiconductor laser comprising: a first conductivity type first cladding layer formed on a first conductivity type semiconductor substrate; an active layer formed on the first cladding layer; A second conductivity type second clad layer formed on the active layer; and a second conductivity type third clad layer formed on the second clad layer, wherein at least the third clad layer has a ridge The third laser diode is formed by directly bonding the third cladding layer on the second cladding layer.

また、この発明の第2の観点における半導体レーザは、第1導電型の半導体基板上に形成された第1導電型の第1クラッド層と、前記第1クラッド層上に形成された活性層と、前記活性層上に形成されたAlを含む第2導電型の第2クラッド層と、前記第2クラッド層上に形成されたAlを含むエッチングストッパ層と、このエッチングストッパ層上に形成されたAlを含む第2導電型の第3クラッド層とを有し、前記第3クラッド層にリッジが形成された半導体レーザであって、前記エッチングストッパ層のAl組成比が前記第3クラッド層のAl組成比よりも大きいことを特徴とする。   According to a second aspect of the present invention, there is provided a semiconductor laser comprising: a first conductivity type first cladding layer formed on a first conductivity type semiconductor substrate; and an active layer formed on the first cladding layer. A second conductivity type second cladding layer containing Al formed on the active layer, an etching stopper layer containing Al formed on the second cladding layer, and formed on the etching stopper layer A semiconductor laser having a second conductivity type third cladding layer containing Al and having a ridge formed in the third cladding layer, wherein an Al composition ratio of the etching stopper layer is Al in the third cladding layer. It is characterized by being larger than the composition ratio.

また、この発明の第1の観点における半導体レーザの製造方法は、第1導電型の半導体基板上に形成された第1導電型の第1クラッド層と、前記第1クラッド層上に形成された活性層と、前記活性層上に形成された第2導電型の第2クラッド層と、前記第2クラッド層上に直接接合して形成された第2導電型の第3クラッド層とを有し、少なくとも前記第3クラッド層にリッジが形成された半導体レーザの製造方法であって、前記リッジを形成するエッチング工程を含み、このエッチング工程は、前記第3クラッド層を前記第2クラッド層の近くの所定の厚さまでドライエッチングする第1エッチング工程と、この第1エッチング工程の後で前記第3クラッド層をウエットエッチングする第2エッチング工程を含むことを特徴とする。   According to a first aspect of the present invention, there is provided a semiconductor laser manufacturing method comprising: a first conductivity type first cladding layer formed on a first conductivity type semiconductor substrate; and the first cladding layer formed on the first cladding layer. An active layer; a second conductivity type second clad layer formed on the active layer; and a second conductivity type third clad layer formed by direct bonding on the second clad layer. A method of manufacturing a semiconductor laser in which a ridge is formed at least in the third cladding layer, the method including an etching step of forming the ridge, wherein the etching step places the third cladding layer near the second cladding layer. A first etching step for dry etching to a predetermined thickness, and a second etching step for wet etching the third cladding layer after the first etching step.

さらに、この発明の第2の観点における半導体レーザの製造方法は、第1導電型の半導体基板上に形成された第1導電型の第1クラッド層と、前記第1クラッド層上に形成された活性層と、前記活性層上に形成されたAlを含む第2導電型の第2クラッド層と、前記第2クラッド層上に形成されたAlを含むエッチングストッパ層と、このエッチングストッパ層上に形成されたAlを含む第2導電型の第3クラッド層とを有し、前記エッチングストッパ層のAl組成比が前記第3クラッド層のAl組成比よりも大きく、前記第3クラッド層にリッジが形成された半導体レーザの製造方法であって、前記リッジを形成するエッチング工程を含み、このエッチング工程は、前記第3クラッド層を前記エッチングストッパ層の近くの所定の厚さまでドライエッチングする第1エッチング工程と、この第1エッチング工程の後で前記エッチングストッパ層が露出するまで前記第3クラッド層をウエットエッチングする第2エッチング工程を含むことを特徴とする。   Furthermore, the semiconductor laser manufacturing method according to the second aspect of the present invention includes a first conductivity type first cladding layer formed on a first conductivity type semiconductor substrate and the first cladding layer formed on the first cladding layer. An active layer, a second conductivity type second cladding layer containing Al formed on the active layer, an etching stopper layer containing Al formed on the second cladding layer, and an etching stopper layer on the etching stopper layer A third clad layer of the second conductivity type containing Al formed, wherein the Al composition ratio of the etching stopper layer is larger than the Al composition ratio of the third clad layer, and a ridge is formed in the third clad layer. A method of manufacturing a formed semiconductor laser, comprising: an etching step of forming the ridge, wherein the etching step includes bringing the third cladding layer to a predetermined thickness near the etching stopper layer. A first etching step of dry etching, characterized in that it comprises a second etching step of wet-etching the third cladding layer to the etching stopper layer after this first etching step is exposed.

この発明の第1の観点における半導体レーザでは、第2の導電型の第2クラッド層上に形成される第2導電型の第3クラッド層が、第2クラッド層に直接接合して形成されており、これらの第2クラッド層と、第3クラッド層の間に、従来のようなエッチングストップ層が存在しない。従って、エッチングストップ層により、光分布がエッチングストップ層の側に偏ることがなくなり、発光効率が向上し、より高い光出力を持った半導体レーザを得ることができる。   In the semiconductor laser according to the first aspect of the present invention, the second conductivity type third cladding layer formed on the second conductivity type second cladding layer is formed by being directly bonded to the second cladding layer. In addition, there is no conventional etching stop layer between the second cladding layer and the third cladding layer. Therefore, the etching stop layer prevents the light distribution from being biased toward the etching stop layer, thereby improving the light emission efficiency and obtaining a semiconductor laser having a higher light output.

また、この発明の第2の観点における半導体レーザでは、Alを含む第2導電型の第2クラッド層上に形成されたAl含むエッチングストッパ層が、その上に形成されたAlを含む第2導電型の第3クラッド層よりも大きなAl組成比を有するので、このエッチングストッパ層による光分布の偏りが少なくなり、発光効率が向上し、より高い光出力を持った半導体レーザを得ることができる。   In the semiconductor laser according to the second aspect of the present invention, the etching stopper layer containing Al formed on the second clad layer of the second conductivity type containing Al has the second conductivity containing Al formed thereon. Since the Al composition ratio is larger than that of the third cladding layer of the mold, the deviation of the light distribution due to this etching stopper layer is reduced, the light emission efficiency is improved, and a semiconductor laser having a higher light output can be obtained.

また、この発明の第1の観点における半導体レーザの製造方法では、リッジを形成するエッチング工程が、前記第3クラッド層を第2クラッド層の近くまでドライエッチングする第1エッチング工程と、この第1エッチング工程の後で前記第3クラッド層をウエットエッチングする第2エッチング工程を含み、第2エッチング工程では、残り少しの第3クラッド層を充分な制御性のもとにウエットエッチングすることができ、その結果として、エッチングストッパ層を使用することなく、リッジを形成できるので、光分布がエッチングストップ層の側に偏ることがなくなり、発光効率が向上し、より高い光出力を持った半導体レーザを得ることができる。また、第1クラッド層、活性層、第2、第3クラッド層を一度の結晶成長工程で生産性良く形成できる。   In the method of manufacturing a semiconductor laser according to the first aspect of the present invention, the etching step for forming the ridge includes a first etching step for dry-etching the third cladding layer close to the second cladding layer, and the first etching step. A second etching step of performing wet etching on the third cladding layer after the etching step, and in the second etching step, the remaining third cladding layer can be wet etched with sufficient controllability, As a result, since the ridge can be formed without using an etching stopper layer, the light distribution is not biased toward the etching stop layer, the light emission efficiency is improved, and a semiconductor laser having a higher light output is obtained. be able to. Further, the first cladding layer, the active layer, the second and third cladding layers can be formed with high productivity in a single crystal growth process.

さらに、この発明の第2の観点における半導体レーザの製造方法では、リッジを形成するエッチング工程が、第3クラッド層を所定の厚さまでドライエッチングする第1エッチング工程と、この第1エッチング工程の後で前記エッチングストッパ層が露出するまで前記第3クラッド層をウエットエッチングする第2エッチング工程を含むので、第1エッチング工程で効率良くエッチングを行なった後、第2エッチング工程をエッチングストッパ層が露出した状態で確実にストップすることができ、併せて、Alを含むエッチングストッパ層を使用し、このエッチングストッパ層が、Alを含む第2導電型の第3クラッド層よりも大きなAl組成比を持つので、光分布がこのエッチングストッパ層の側に偏るのを改善し、より発光効率が良く、より高い光出力の半導体レーザを得ることができる。また、第1クラッド層、活性層、第2クラッド層、エッチングストッパ層、第3クラッド層を一度の結晶成長工程で生産性良く形成できる。   Further, in the method of manufacturing a semiconductor laser according to the second aspect of the present invention, the etching step for forming the ridge includes a first etching step for dry etching the third cladding layer to a predetermined thickness, and a step after the first etching step. Since the second etching process includes wet etching the third cladding layer until the etching stopper layer is exposed, the etching stopper layer is exposed in the second etching process after performing the etching efficiently in the first etching process. In addition, an etching stopper layer containing Al is used, and this etching stopper layer has a larger Al composition ratio than the third cladding layer of the second conductivity type containing Al. , Improving the light distribution biased toward this etching stopper layer, better luminous efficiency, Ri can be obtained the semiconductor laser of high light output. Further, the first cladding layer, the active layer, the second cladding layer, the etching stopper layer, and the third cladding layer can be formed with high productivity in a single crystal growth process.

以下この発明のいくつかの実施の形態について、図面を参照して説明する。   Several embodiments of the present invention will be described below with reference to the drawings.

実施の形態1.
図1はこの発明の第1の観点による半導体レーザの実施の形態1を一部切断して示す斜視図、図2はそのA−A線による断面図である。この実施の形態1の半導体レーザは、リッジ型半導体レーザであり、具体的にはリッジ型半導体赤色発光レーザである。
Embodiment 1 FIG.
FIG. 1 is a partially cutaway perspective view showing a first embodiment of a semiconductor laser according to the first aspect of the present invention, and FIG. 2 is a cross-sectional view taken along line AA. The semiconductor laser of the first embodiment is a ridge type semiconductor laser, specifically, a ridge type semiconductor red light emitting laser.

この実施の形態1の半導体レーザ10は、薄いほぼ矩形形状に作られており、相対向する一対の端面11、12と、相対向する一対の側面13、14を有する。端面11、12は発光端面である。半導体レーザ10の上面の中央には、ストライプ状のリッジ15が形成される。このリッジ15は、端面11と端面12との間を延びるように形成される。リッジ15の両側には、一対の溝16、17がリッジ15に沿って形成され、この溝16、17のさらに両側には、一対の側壁18、19が形成される。   The semiconductor laser 10 according to the first embodiment is formed in a thin and substantially rectangular shape, and has a pair of opposite end faces 11 and 12 and a pair of opposite side faces 13 and 14. End faces 11 and 12 are light emitting end faces. A striped ridge 15 is formed in the center of the upper surface of the semiconductor laser 10. The ridge 15 is formed so as to extend between the end surface 11 and the end surface 12. A pair of grooves 16 and 17 are formed on both sides of the ridge 15 along the ridge 15, and a pair of side walls 18 and 19 are formed on both sides of the grooves 16 and 17.

半導体レーザ10は、n型のGaAsからなる半導体基板20を用いて作られる。この半導体基板20の上には、n型のAlGaInPからなる第1クラッド層21が半導体基板20に直接接合するように形成され、この第1クラッド層21の上には活性層22が第1クラッド層21に直接接合するように形成される。この活性層22は、GaInPを井戸層、AlGaInPをバリア層とする多重量子井戸構造(MQW構造)とされる。活性層22の上には、p型のAlGaInPからなる第2クラッド層23が活性層22に直接接合するように形成され、さらにこの第2クラッド層23の上には、p型のAlGaInPからなる第3クラッド層24が第2クラッド層23に直接接合するように形成される。   The semiconductor laser 10 is manufactured using a semiconductor substrate 20 made of n-type GaAs. A first clad layer 21 made of n-type AlGaInP is formed on the semiconductor substrate 20 so as to be directly bonded to the semiconductor substrate 20, and an active layer 22 is formed on the first clad layer 21. It is formed so as to be directly bonded to the layer 21. The active layer 22 has a multiple quantum well structure (MQW structure) using GaInP as a well layer and AlGaInP as a barrier layer. A second cladding layer 23 made of p-type AlGaInP is formed on the active layer 22 so as to be directly bonded to the active layer 22, and further, on the second cladding layer 23, it is made of p-type AlGaInP. The third cladding layer 24 is formed so as to be directly bonded to the second cladding layer 23.

これらの半導体基板20、第1クラッド層21、活性層22、第2クラッド層23および第3クラッド層24は、端面11、12および側面13、14に露出するように形成される。第1クラッド層21の厚さは1.5〜4.0μm、そのキャリア濃度は0.3〜0.8×1018cm−3である。第2クラッド層23の厚さは0.1〜1.0μm、そのキャリア濃度は0.3〜1.0×1018cm−3である。第3クラッド層24の厚さは0.5〜2.0μm、そのキャリア濃度は0.3〜1.0×1018cm−3である。 The semiconductor substrate 20, the first cladding layer 21, the active layer 22, the second cladding layer 23, and the third cladding layer 24 are formed so as to be exposed at the end surfaces 11 and 12 and the side surfaces 13 and 14. The first cladding layer 21 has a thickness of 1.5 to 4.0 μm and a carrier concentration of 0.3 to 0.8 × 10 18 cm −3 . The thickness of the second cladding layer 23 is 0.1 to 1.0 μm, and the carrier concentration is 0.3 to 1.0 × 10 18 cm −3 . The third cladding layer 24 has a thickness of 0.5 to 2.0 μm and a carrier concentration of 0.3 to 1.0 × 10 18 cm −3 .

各クラッド層21、23、24を構成するAlGaInPの組成は、正確には、(AlGa1−x0.5In0.5Pとされ、各クラッド層21、23、24とも、Al組成比は0.5〜0.7とされる。 The composition of AlGaInP constituting each of the cladding layers 21, 23, 24 is precisely (Al x Ga 1-x ) 0.5 In 0.5 P, and each of the cladding layers 21, 23, 24 is made of Al The composition ratio x is 0.5 to 0.7.

第3クラッド層24は、ストライプ状のリッジ15と、一対の側壁18、19を構成する。リッジ15と、一対の側壁18、19との間には、溝16、17がエッチング工程により形成される。第3クラッド層24には、エッチング工程により、溝16、17が形成され、この溝16、17により、リッジ15と、一対の側壁18、19に分離される。溝16、17は少なくとも第3クラッド層24を貫通する深さで形成される。この溝16、17の深さは、ちょうど第2クラッド層23の表面に達する深さ、または第2クラッド層23の表面部分に達するように形成される。   The third cladding layer 24 constitutes a striped ridge 15 and a pair of side walls 18 and 19. Grooves 16 and 17 are formed between the ridge 15 and the pair of side walls 18 and 19 by an etching process. Grooves 16 and 17 are formed in the third cladding layer 24 by an etching process, and the ridge 15 and the pair of side walls 18 and 19 are separated by the grooves 16 and 17. The grooves 16 and 17 are formed at a depth penetrating at least the third cladding layer 24. The depths of the grooves 16 and 17 are formed so as to reach the surface of the second cladding layer 23 or the surface portion of the second cladding layer 23.

半導体レーザ10の端面11、12には、窓領域25が形成される。この窓領域25は、第3クラッド層24から第2クラッド層23、活性層22を経て第1クラッド層21に達する深さで形成される。この窓領域25は、端面11、12に隣接する部分に、Zn拡散などにより形成され、活性層22を無秩序化する。   A window region 25 is formed on the end faces 11 and 12 of the semiconductor laser 10. The window region 25 is formed at a depth reaching the first cladding layer 21 from the third cladding layer 24 through the second cladding layer 23 and the active layer 22. The window region 25 is formed in a portion adjacent to the end faces 11 and 12 by Zn diffusion or the like, and disordered the active layer 22.

リッジ15の頂面には、p型のGaAsからなるコンタクト層26が形成される。リッジ15の両側側面、溝16、17の底面、側壁18、19の溝16、17に隣接する側面、および側壁18、19の頂面は、シリコン窒化膜などの絶縁膜27で覆われる。この絶縁膜27の上に、p側電極28が形成され、このp側電極28はコンタクト層26に低抵抗接合する。半導体基板20の底部には、n側電極29が接合される。
半導体レーザ10は、p型電極28からn型電極29へ駆動電流を供給することにより、端面11、12から光出力Lを発生する。
A contact layer 26 made of p-type GaAs is formed on the top surface of the ridge 15. Both side surfaces of the ridge 15, bottom surfaces of the grooves 16 and 17, side surfaces adjacent to the grooves 16 and 17 of the side walls 18 and 19, and top surfaces of the side walls 18 and 19 are covered with an insulating film 27 such as a silicon nitride film. A p-side electrode 28 is formed on the insulating film 27, and the p-side electrode 28 is bonded to the contact layer 26 with a low resistance. An n-side electrode 29 is joined to the bottom of the semiconductor substrate 20.
The semiconductor laser 10 generates a light output L from the end faces 11 and 12 by supplying a drive current from the p-type electrode 28 to the n-type electrode 29.

さて、実施の形態1による半導体レーザの製造方法について説明する。まず、n型のGaAsからなる半導体基板20を準備する。このGaAs基板20の上に、MOCVD法などの結晶成長法により、第1クラッド層21、活性層22、第2クラッド層23、第3クラッド層24、コンタクト層26を順次形成する。この状態では、矩形形状の半導体基板20の上面に、第1クラッド層21、活性層22、第2クラッド層23、第3クラッド層24およびコンタクト層26が順次積層される。   Now, a manufacturing method of the semiconductor laser according to the first embodiment will be described. First, a semiconductor substrate 20 made of n-type GaAs is prepared. A first cladding layer 21, an active layer 22, a second cladding layer 23, a third cladding layer 24, and a contact layer 26 are sequentially formed on the GaAs substrate 20 by a crystal growth method such as MOCVD. In this state, the first cladding layer 21, the active layer 22, the second cladding layer 23, the third cladding layer 24, and the contact layer 26 are sequentially stacked on the upper surface of the rectangular semiconductor substrate 20.

次に、端面11、12の近傍に、上面からZnなどを選択的に拡散して、窓領域25を形成する。続いて、リッジ15の頂面にだけコンタクト層26が残るように、エッチングによりコンタクト層26を選択的に除去する。この状態で、第3クラッド層24に、リッジ15、一対の側壁18、19を形成するためのエッチング工程を行なう。   Next, in the vicinity of the end faces 11 and 12, Zn or the like is selectively diffused from the upper surface to form the window region 25. Subsequently, the contact layer 26 is selectively removed by etching so that the contact layer 26 remains only on the top surface of the ridge 15. In this state, an etching process for forming the ridge 15 and the pair of side walls 18 and 19 in the third cladding layer 24 is performed.

このエッチング工程は、第3クラッド層24に溝16、17を形成する選択エッチングであり、このエッチング工程は、ドライエッチングを行なう第1エッチング工程と、その後にウエットエッチングを行なう第2エッチング工程を含む。このエッチング工程は、コンタクト層26のエッチングに続いて実行され、リッジ15の頂面と、一対の側壁18、19の頂面をマスクした状態で、第3クラッド層24に溝16、17を形成する。このエッチング工程では、最初にドライエッチングを行なう第1エッチング工程が実行され、その後にウエットエッチングを行なう第2エッチング工程が実行される。   This etching process is a selective etching for forming the grooves 16 and 17 in the third cladding layer 24, and this etching process includes a first etching process for performing dry etching and a second etching process for performing wet etching thereafter. . This etching process is performed following the etching of the contact layer 26, and grooves 16 and 17 are formed in the third cladding layer 24 in a state where the top surface of the ridge 15 and the top surfaces of the pair of side walls 18 and 19 are masked. To do. In this etching process, a first etching process that performs dry etching is performed first, and then a second etching process that performs wet etching is performed.

第1エッチング工程では、第2クラッド層23の直上まで、第3クラッド層24がドライエッチングされる。この第1エッチング工程が終わった状態で、第3クラッド層24に残される厚さを残存厚さと言う。第2エッチング工程は、第1エッチング工程に続き、仕上げのエッチングとして、第3クラッド層24をウエットエッチングし、前記残存厚さを除去する。第1エッチング工程のドライエッチングは、サイドエッチングが少なく、リッジ15の側面をほぼ垂直な側面とするのに有効である。第2エッチング工程のウエットエッチングは、第1エッチング工程のドライエッチングによるエッチング面のダメージを除去するのに有効である。   In the first etching step, the third cladding layer 24 is dry-etched up to just above the second cladding layer 23. The thickness remaining in the third cladding layer 24 in the state where the first etching step is completed is referred to as the remaining thickness. In the second etching step, following the first etching step, the third cladding layer 24 is wet etched as a final etching to remove the remaining thickness. The dry etching in the first etching step has little side etching and is effective for making the side surface of the ridge 15 a substantially vertical side surface. The wet etching in the second etching step is effective for removing damage on the etched surface due to the dry etching in the first etching step.

第1エッチング工程で第3クラッド層24の残される残存厚さは、予め所定の設定値に設定される。この残存厚さの設定値の許容範囲は、0nmから200nmであり、この許容範囲の中の好ましい好適範囲は、10nmから100nmの範囲である。10nmから100nmの好適範囲は、第2エッチング工程のウエットエッチングにより、第1エッチング工程のドライエッチングによるダメージを充分に除去し、且つ第2エッチング工程におけるウエットエッチングのバラツキの影響が残らないようにするための範囲である。残存厚さが0nmとされる場合には、第2エッチング工程のウエットエッチングにより第2クラッド層23の表面部分が少しエッチングされ、溝16、17が第2クラッド層23の表面部分に達する結果となる。   The remaining thickness of the third cladding layer 24 left in the first etching step is set in advance to a predetermined set value. The allowable range of the set value of the remaining thickness is 0 nm to 200 nm, and a preferable preferable range within the allowable range is a range of 10 nm to 100 nm. The preferable range of 10 nm to 100 nm is to remove the damage due to the dry etching in the first etching process sufficiently by the wet etching in the second etching process, and to prevent the influence of the variation in the wet etching in the second etching process from remaining. For the range. When the remaining thickness is 0 nm, the surface portion of the second cladding layer 23 is slightly etched by the wet etching in the second etching step, and the grooves 16 and 17 reach the surface portion of the second cladding layer 23. Become.

この実施の形態1の具体的実施例では、前記残存厚さの設定値が、前記好適範囲の中で、30nmの厚さに設定された。第3クラッド層24の厚さを、例えば1μmとすると、第1エッチング工程では、その97%の厚さがエッチングされる。この実施の形態1では、残存厚さは、レーザ装置からレーザ光を照射することにより、監視され、制御される。   In a specific example of the first embodiment, the set value of the remaining thickness is set to a thickness of 30 nm within the preferable range. If the thickness of the third cladding layer 24 is, for example, 1 μm, 97% of the thickness is etched in the first etching step. In the first embodiment, the remaining thickness is monitored and controlled by irradiating laser light from the laser device.

具体的には、製造途中にある半導体レーザ10の上部にレーザ装置が配置され、このレーザ装置からのレーザ光が半導体基板20に向かって照射される。この半導体基板20に向かって照射されるレーザ光を入射光として、この入射光と、活性層22からの反射光との干渉に基づき、第3クラッド層24のエッチングされたエッチング厚さを測定し、このエッチング厚さから前記残存厚さが監視され、制御される。その結果、残存厚さが所定の設定値に制御され、実施の形態1の具体的実施例では、残存厚さが設定値30nmになった時点で、第1エッチング工程によるドライエッチングが終了される。   Specifically, a laser device is arranged on the upper part of the semiconductor laser 10 that is being manufactured, and laser light from the laser device is irradiated toward the semiconductor substrate 20. Using the laser light irradiated toward the semiconductor substrate 20 as incident light, the etched thickness of the third cladding layer 24 is measured based on interference between the incident light and reflected light from the active layer 22. From this etching thickness, the remaining thickness is monitored and controlled. As a result, the remaining thickness is controlled to a predetermined set value, and in the specific example of the first embodiment, when the remaining thickness reaches the set value 30 nm, the dry etching by the first etching process is finished. .

第1エッチング工程によるドライエッチングは、例えばICPプラズマエッチング装置を用い、SiCl/Arガスをエッチングガスとして使用し、0.5Pa程度の圧力で実行される。 The dry etching in the first etching process is performed, for example, using an ICP plasma etching apparatus, using SiCl 4 / Ar gas as an etching gas, and a pressure of about 0.5 Pa.

第1エッチング工程が終了した後、製造中の半導体レーザ10は、ウエットエッチング液に浸漬され、第3クラッド層24に対する第2エッチング工程が実行される。ウエットエッチング液には、例えば弗酸が用いられる。   After the first etching step is completed, the semiconductor laser 10 being manufactured is immersed in a wet etching solution, and the second etching step for the third cladding layer 24 is performed. For example, hydrofluoric acid is used as the wet etching solution.

第2エッチング工程によるウエットエッチングは、前記第1エッチング工程による第3クラッド層24の残存厚さに見合って、この残存厚さをエッチングするのに必要なエッチング時間を設定し、このエッチング時間だけ実行される。実施の形態1の具体的実施例では、残存厚さが30nmと設定されるので、第2エッチング工程のウエットエッチング時間は、この30nmの残存厚さをエッチングする時間に設定される。   The wet etching by the second etching process is performed for the etching time necessary for etching the remaining thickness in accordance with the remaining thickness of the third cladding layer 24 by the first etching process. Is done. In the specific example of the first embodiment, since the remaining thickness is set to 30 nm, the wet etching time in the second etching step is set to the time for etching the remaining thickness of 30 nm.

前記残存厚さが0nmと設定された場合には、第2エッチング工程によるエッチング時間は、単に、第1エッチング工程のドライエッチングによるエッチング表面のダメージを除去するために、例えば5〜10nmのウエットエッチングを行なうように、そのエッチング時間が設定される。   When the remaining thickness is set to 0 nm, the etching time in the second etching process is, for example, 5-10 nm wet etching in order to remove damage on the etching surface due to dry etching in the first etching process. The etching time is set so that.

エッチング工程の終了した後、半導体レーザ10の上面の全面に、絶縁膜27が被着され、この絶縁膜27は、リッジ15の頂面部分においてエッチング除去され、コンタクト層26を露出させる。その後に、p側電極28、n側電極29を形成する。   After the etching process is completed, an insulating film 27 is deposited on the entire upper surface of the semiconductor laser 10, and the insulating film 27 is removed by etching at the top surface portion of the ridge 15 to expose the contact layer 26. Thereafter, the p-side electrode 28 and the n-side electrode 29 are formed.

図3は実施の形態1による半導体レーザの屈折率と光出力分布を示すグラフである。図3において、横軸は、半導体レーザ10の厚さの方向における位置を示す。曲線30は屈折率を示し、中央の凹凸部分31が活性層22に対応する屈折率の変化部分を示す。また曲線35は、この屈折率の変化に対応する光出力分布を示し、活性層22に対応する部分にピーク36を持った、このピーク36の両側でほぼ対称な、なだらかな曲線となっている。   FIG. 3 is a graph showing the refractive index and light output distribution of the semiconductor laser according to the first embodiment. In FIG. 3, the horizontal axis indicates the position in the thickness direction of the semiconductor laser 10. A curved line 30 indicates a refractive index, and a central uneven portion 31 indicates a refractive index changing portion corresponding to the active layer 22. A curve 35 shows a light output distribution corresponding to the change in the refractive index, and has a peak 36 at a portion corresponding to the active layer 22, and is a gentle curve that is substantially symmetrical on both sides of the peak 36. .

図4は、図3との対比のために、従来のリッジ型半導体レーザについて、図3と同様に屈折率と、光出力分布を示すグラフである。従来の半導体レーザは、各クラッド層21、23、24よりも屈折率の大きいエッチングストッパ層を持っているため、図4に示すように、凹凸部分31の左側、すなわち凹凸部分31よりも上表面側に、屈折率の極大部分32を持つ。この極大部分は、エッチングストッパ層の屈折率である。従来の半導体レーザでは、屈折率に極大部分32が存在するため、光出力分布にも極大部分37が現われ、光出力分布35が極大部分37側、すなわちフリーキャリア吸収の大きいp型クラッド層側に偏る。このために、発光効率が低下し、発光特性が悪くなる。   For comparison with FIG. 3, FIG. 4 is a graph showing the refractive index and the light output distribution of the conventional ridge type semiconductor laser as in FIG. Since the conventional semiconductor laser has an etching stopper layer having a refractive index larger than that of each of the cladding layers 21, 23, and 24, as shown in FIG. 4, the left side of the uneven portion 31, that is, the upper surface of the uneven portion 31. On the side, it has a maximum portion 32 of refractive index. This maximum is the refractive index of the etching stopper layer. In the conventional semiconductor laser, since the maximum portion 32 exists in the refractive index, the maximum portion 37 appears in the light output distribution, and the light output distribution 35 is on the maximum portion 37 side, that is, on the p-type cladding layer side where free carrier absorption is large. Biased. For this reason, the light emission efficiency is lowered and the light emission characteristics are deteriorated.

実施の形態1では、従来使用していたエッチングストッパ層またはエッチングストップ層を使用しないので、光出力分布が極大部分37側に偏ることがなくなり、図3に示すように、光出力分布はピーク36の両側でほぼ対称となり、ピーク36の両側でともになだらかな曲線となるので、発光出力を増大し、発光効率を改善することができる。また、この実施の形態1では、半導体基板20上に、各層21〜24、26が互いに積層して結晶成長されるので、各層21〜24、26を、一度の結晶成長工程で形成することができ、生産性を向上することができる。   In the first embodiment, since the etching stopper layer or the etching stop layer used conventionally is not used, the light output distribution is not biased toward the maximum portion 37 side, and the light output distribution has a peak 36 as shown in FIG. Is substantially symmetrical on both sides of the peak 36, and both sides of the peak 36 are gentle curves, so that the light emission output can be increased and the light emission efficiency can be improved. In the first embodiment, since the layers 21 to 24 and 26 are stacked and crystal-grown on the semiconductor substrate 20, the layers 21 to 24 and 26 can be formed by a single crystal growth step. And productivity can be improved.

エッチングストッパ層またはエッチングストップ層を有する従来の半導体レーザでも、光出力が50mW程度であれば、発光効率の低下は認められないが、光出力が100mWを超える高出力レーザにあると、エッチングストッパ層またはエッチングストップ層に起因する発光効率の低下が問題となる。とくに、高出力化のために、共振器長を1000μm以上とした、内部損失の割合が大きい長共振器レーザでは、発光効率の低下が顕著である。この発明の実施の形態1では、このような高出力レーザ、とくに長共振器レーザにおいても、エッチングストッパ層またはエッチングストップ層による発光効率の低下を解消することができる。   Even in a conventional semiconductor laser having an etching stopper layer or an etching stop layer, if the light output is about 50 mW, a decrease in light emission efficiency is not recognized, but if the light output is in a high-power laser exceeding 100 mW, the etching stopper layer Alternatively, a decrease in luminous efficiency due to the etching stop layer becomes a problem. In particular, in a long cavity laser with a large internal loss ratio in which the cavity length is set to 1000 μm or more in order to increase the output, the light emission efficiency is remarkably lowered. In Embodiment 1 of the present invention, even in such a high-power laser, particularly a long cavity laser, it is possible to eliminate a decrease in light emission efficiency due to the etching stopper layer or the etching stop layer.

図5は、半導体レーザ10の光出力特性を示し、横軸は駆動電流(mA)、縦軸は光出力(mW)である。この図5は電流に対する光出力を計算により求めたものである。曲線40は実施の形態1による半導体レーザ10の光特性であり、曲線41は対比のために、エッチングストッパ層を有する従来のリッジ型半導体レーザの光特性である。実施の形態1では、曲線40に示すように、曲線41に比べて光出力が増加し、とくに駆動電流の大きな領域では、光出力がより大きく増加する。   FIG. 5 shows the light output characteristics of the semiconductor laser 10, wherein the horizontal axis represents the drive current (mA) and the vertical axis represents the light output (mW). FIG. 5 shows the optical output with respect to the current obtained by calculation. A curve 40 is an optical characteristic of the semiconductor laser 10 according to the first embodiment, and a curve 41 is an optical characteristic of a conventional ridge type semiconductor laser having an etching stopper layer for comparison. In the first embodiment, as shown by the curve 40, the light output increases as compared with the curve 41, and the light output increases more particularly in the region where the drive current is large.

なお、実施の形態1では、半導体レーザ10の上部にレーザ装置からのレーザ光を照射し、その半導体レーザ10への入射光と活性層22からの反射光との干渉に基づき、第1エッチング工程のドライエッチングによる第3クラッド層24のエッチング厚さを測定し、その残存厚さを監視するが、入射光と半導体基板20からの反射光との干渉に基づいて、第1エッチング工程のドライエッチングによる第3クラッド層24のエッチング厚さを測定し、その残存厚さを監視することも可能である。また、第2クラッド層23と、第3クラッド層24の組成が相違している場合には、それらのクラッド層23、24の反射率の違いに基づく反射光の変化の変化から、第3クラッド層24のエッチング厚さ、その残存厚さを測定し、第1エッチング工程のドライエッチングの終了時点を決めることもできる。   In the first embodiment, the upper portion of the semiconductor laser 10 is irradiated with the laser light from the laser device, and the first etching process is performed based on the interference between the incident light on the semiconductor laser 10 and the reflected light from the active layer 22. The etching thickness of the third cladding layer 24 by dry etching is measured and the remaining thickness is monitored. Based on the interference between the incident light and the reflected light from the semiconductor substrate 20, the dry etching in the first etching step is performed. It is also possible to measure the etching thickness of the third cladding layer 24 and monitor the remaining thickness. Further, when the compositions of the second cladding layer 23 and the third cladding layer 24 are different from each other, the third cladding layer changes from the change in the reflected light based on the difference in reflectance between the cladding layers 23 and 24. It is also possible to determine the end point of the dry etching in the first etching step by measuring the etching thickness of the layer 24 and the remaining thickness thereof.

実施の形態2.
図6はこの発明の第2の観点による半導体レーザの実施の形態2を一部切断して示す斜視図、図7はそのB−B線による断面図である。この実施の形態2の半導体レーザも、リッジ型半導体レーザであり、具体的にはリッジ型半導体赤色発光レーザである。
Embodiment 2. FIG.
6 is a perspective view showing a second embodiment of a semiconductor laser according to the second aspect of the present invention, with a part cut away, and FIG. 7 is a sectional view taken along line BB. The semiconductor laser of the second embodiment is also a ridge type semiconductor laser, specifically, a ridge type semiconductor red light emitting laser.

この実施の形態2による半導体レーザ10Aは、第2クラッド層23と、第3クラッド層24との間に、エッチングストッパ層234を持っているが、このエッチングストッパ層234は、第3クラッド層24よりも、大きなAl組成比を持ち、その屈折率は小さい。   The semiconductor laser 10A according to the second embodiment has an etching stopper layer 234 between the second cladding layer 23 and the third cladding layer 24. The etching stopper layer 234 is the third cladding layer 24. It has a larger Al composition ratio and its refractive index is small.

エッチングストッパ層234は、具体的には、AlInPから構成され、その厚さは20nmである。第1クラッド層21、第2クラッド層23、および第3クラッド層24は、実施の形態1と同じである。第1クラッド層21は、n型の(AlGa1−x0.5In0.5Pで構成され、そのAl組成比は0.5〜0.7、不純物キャリア濃度は0.3〜0.8×1018cm−3、厚さは1.5〜4.0μmである。第2クラッド層23はp型の(AlGa1−x0.5In0.5Pで構成され、そのAl組成比は0.5〜0.7、不純物キャリア濃度は0.3〜1.0×1018cm−3、厚さは0.1〜1.0μmである。また第3クラッド層24は、p型の(AlGa1−x0.5In0.5Pで構成され、そのAl組成比は0.5〜0.7、不純物キャリア濃度は0.3〜1.0×1018cm−3、厚さは0.5〜2.0μmである。エッチングストッパ層234のAl組成比は、第3クラッド層24のAl組成比よりも大きく、0.5〜1.0の範囲にあり、具体的には、第2、第3クラッド層23、24のAl組成比を0.6とし、エッチングストッパ層234のAl組成比を0.8としている。 Specifically, the etching stopper layer 234 is made of AlInP and has a thickness of 20 nm. The first cladding layer 21, the second cladding layer 23, and the third cladding layer 24 are the same as those in the first embodiment. The first cladding layer 21 is made of n-type (Al x Ga 1-x ) 0.5 In 0.5 P, and its Al composition ratio is 0.5 to 0.7, and the impurity carrier concentration is 0.3. -0.8 * 10 < 18 > cm < -3 >, thickness is 1.5-4.0 micrometers. The second cladding layer 23 is made of p-type (Al x Ga 1-x ) 0.5 In 0.5 P, and the Al composition ratio x is 0.5 to 0.7, and the impurity carrier concentration is 0.3. -1.0 * 10 < 18 > cm < -3 >, thickness is 0.1-1.0 micrometer. The third cladding layer 24 is made of p-type (Al x Ga 1-x ) 0.5 In 0.5 P, the Al composition ratio x is 0.5 to 0.7, and the impurity carrier concentration is 0. .3-1.0 × 10 18 cm −3 and thickness is 0.5-2.0 μm. The Al composition ratio of the etching stopper layer 234 is larger than the Al composition ratio of the third cladding layer 24 and is in the range of 0.5 to 1.0. Specifically, the second and third cladding layers 23 and 24 are in the range of 0.5 to 1.0. The Al composition ratio is 0.6, and the Al composition ratio of the etching stopper layer 234 is 0.8.

この実施の形態2でも、第3クラッド層24に溝16、17を形成するエッチング工程は、実施の形態1と同じに実行される。このエッチング工程は、第3クラッド層24の残存厚さが、0〜200nmの許容範囲、10〜100nmの好適範囲の中の例えば30nmになるまで、第1エッチング工程のドライエッチングによりエッチングされ、その後の仕上げに、第2エッチング工程でウエットエッチングを行なう。エッチングストッパ層234は、第2エッチング工程のウエットエッチングをストップさせるもので、溝16、17からエッチングストッパ層234が露出したときに、第2エッチング工程のウエットエッチングを停止させる。   Also in the second embodiment, the etching process for forming the grooves 16 and 17 in the third cladding layer 24 is performed in the same manner as in the first embodiment. This etching process is performed by dry etching in the first etching process until the remaining thickness of the third cladding layer 24 reaches, for example, 30 nm within an allowable range of 0 to 200 nm and a preferable range of 10 to 100 nm, and thereafter For the finishing, wet etching is performed in the second etching step. The etching stopper layer 234 stops the wet etching in the second etching process, and stops the wet etching in the second etching process when the etching stopper layer 234 is exposed from the grooves 16 and 17.

実施の形態2では、半導体レーザ10Aの上部にレーザ装置からのレーザ光を照射し、第3クラッド層24とエッチングストッパ層234からの反射光の違いに基づき、第1エッチング工程のドライエッチングによる第3クラッド層24のエッチング厚さを測定し、その残存厚さを監視する。しかし、レーザ装置からの入射光と、活性層22からの反射光または半導体基板20からの反射光との干渉に基づいて、第1エッチング工程のドライエッチングによる第3クラッド層24のエッチング厚さを測定し、その残存厚さを監視することも可能である。   In the second embodiment, the upper part of the semiconductor laser 10A is irradiated with laser light from the laser device, and based on the difference in the reflected light from the third cladding layer 24 and the etching stopper layer 234, the first etching process is performed by dry etching. The etching thickness of the 3 clad layer 24 is measured, and the remaining thickness is monitored. However, based on the interference between the incident light from the laser device and the reflected light from the active layer 22 or the reflected light from the semiconductor substrate 20, the etching thickness of the third cladding layer 24 by dry etching in the first etching step is reduced. It is also possible to measure and monitor the remaining thickness.

なお、エッチングストッパ層234を配置した点、および第3クラッド層24のエッチング厚さを、第3クラッド層24とエッチングストッパ層234からの反射光の違いに基づき測定する点以外は、実施の形態2は実施の形態1と同じに形成され、また実施の形態1と同じ方法で製造される。   The embodiment is the same as the embodiment except that the etching stopper layer 234 is disposed and the etching thickness of the third cladding layer 24 is measured based on the difference in reflected light from the third cladding layer 24 and the etching stopper layer 234. 2 is formed in the same manner as in the first embodiment, and is manufactured by the same method as in the first embodiment.

図8は実施の形態2による半導体レーザの屈折率と光出力分布を示すグラフである。図8において、横軸は、半導体レーザ10Aの厚さの方向における位置を示す。図3と同様に、曲線30は屈折率を示し、中央の凹凸部分31が活性層22に対応する屈折率の変化部分を示し、この凹凸部分31の左側に、エッチングストッパ層234に対応した屈折率の小さい部分34を有する。また曲線35は、この屈折率の変化に対応する光出力分布を示し、活性層22に対応する部分にピーク36を持ち、このピーク36の両側でほぼ対称な、なだらかな曲線となっている。   FIG. 8 is a graph showing the refractive index and light output distribution of the semiconductor laser according to the second embodiment. In FIG. 8, the horizontal axis indicates the position in the thickness direction of the semiconductor laser 10A. Similar to FIG. 3, the curve 30 indicates the refractive index, the central uneven portion 31 indicates the refractive index changing portion corresponding to the active layer 22, and the left side of the uneven portion 31 is the refractive index corresponding to the etching stopper layer 234. It has a small portion 34. A curve 35 shows a light output distribution corresponding to this change in refractive index, has a peak 36 at a portion corresponding to the active layer 22, and is a gentle curve that is substantially symmetrical on both sides of the peak 36.

実施の形態2は、エッチングストッパ層234を有するものの、このエッチングストッパ層234のAl組成比は第3クラッド層24よりも大きく、屈折率は第3クラッド層24よりも小さいので、光出力分布は曲線35のように、ピーク36の両側でほぼ対称で、なだらかであるので、光出力分布がエッチングストッパ層234側に偏ることはなく、実施の形態1と同様に、発光効率を増大し、光出力特性を改善することができる。また、この実施の形態2では、半導体基板20上に、各層21〜23、234、24、26が互いに積層して結晶成長されるので、各層21〜23、234、24、26を、一度の結晶成長工程で形成することができ、生産性を向上することができる。   Although the second embodiment has the etching stopper layer 234, the Al composition ratio of the etching stopper layer 234 is larger than that of the third cladding layer 24 and the refractive index is smaller than that of the third cladding layer 24. As shown by the curve 35, the light output distribution is not biased toward the etching stopper layer 234 because it is almost symmetrical and gentle on both sides of the peak 36. As in the first embodiment, the light emission efficiency is increased, The output characteristics can be improved. In the second embodiment, since the layers 21 to 23, 234, 24, and 26 are stacked and crystal-grown on the semiconductor substrate 20, the layers 21 to 23, 234, 24, and 26 are formed once. It can be formed by a crystal growth step, and productivity can be improved.

なお、実施の形態1、2は、リッジ型赤色半導体レーザであるが、p型のクラッド層23、24のフリーキャリア吸収が光出力分布に影響するリッジ型半導体レーザであって、横基本モード発振のためリッジ幅とリッジ形状を制御する必要のある980nm半導体レーザおよび青色レーザなどにも、同様に適用できる。この場合、リッジ幅が狭く、垂直形状のリッジを形成することができるので、キングレベルの高い半導体レーザを得ることができる。また、リッジ型半導体レーザ以外にリッジ埋め込み型半導体レーザにも同様に適用できる。   The first and second embodiments are ridge-type red semiconductor lasers, but are ridge-type semiconductor lasers in which the free carrier absorption of the p-type cladding layers 23 and 24 affects the light output distribution, and the lateral fundamental mode oscillation. Therefore, the present invention can be similarly applied to a 980 nm semiconductor laser, a blue laser, and the like whose ridge width and ridge shape need to be controlled. In this case, since the ridge width is narrow and a vertical ridge can be formed, a semiconductor laser having a high king level can be obtained. In addition to the ridge type semiconductor laser, the present invention can be similarly applied to a ridge embedded type semiconductor laser.

例えば980nm半導体レーザでは、半導体基板20がGaAs、第1クラッド層21がn型のAlGaAs、第2、第3クラッド層23、24がp型のAlGaAsで構成する。この980nm半導体レーザでも、実施の形態1と同様に、第3クラッド層24を第2クラッド層23に直接接合し、それらの間のエッチングストッパ層を使用しない構成または、実施の形態2と同様に、エッチングストッパ層234を用いながら、このエッチングストッパ層234のAl組成比を第3クラッド層24のAl組成比よりも大きくする構成を採用する。   For example, in a 980 nm semiconductor laser, the semiconductor substrate 20 is composed of GaAs, the first cladding layer 21 is composed of n-type AlGaAs, and the second and third cladding layers 23 and 24 are composed of p-type AlGaAs. In this 980 nm semiconductor laser, as in the first embodiment, the third cladding layer 24 is directly bonded to the second cladding layer 23, and the etching stopper layer therebetween is not used, or the same as in the second embodiment. A configuration is adopted in which the Al composition ratio of the etching stopper layer 234 is made larger than the Al composition ratio of the third cladding layer 24 while using the etching stopper layer 234.

また、上記各実施の形態はいずれも単一の半導体チップで半導体レーザ10,10Aを構成するものであるが、複数の半導体チップを並べた高出力の800−1000nm帯アレイレーザにも同様に適用できる。この場合には、発光効率が向上するので、動作電流の小さいアレイレーザを得ることができる。   In addition, each of the above embodiments constitutes the semiconductor lasers 10 and 10A with a single semiconductor chip, but is similarly applied to a high-power 800-1000 nm band array laser in which a plurality of semiconductor chips are arranged. it can. In this case, since the light emission efficiency is improved, an array laser with a small operating current can be obtained.

実施の形態3.
図9は、この発明の実施の形態3による窒化物系半導体レーザのリッジを含む中央部分の断面図である。この実施の形態3の半導体レーザも、この発明の第2の観点によるリッジ型半導体レーザである。この実施の形態3の窒化物系半導体レーザ10Bは、リッジ構造およびSCH構造を有する青色発光レーザである。図9に示すように、この実施の形態3による窒化物系半導体レーザ10Bにおいては、GaNからなる半導体基板40が使用され、その一主面であるGa面上に直接接合して、n型のバッファ層41を形成している。このn型のバッファ層41は、GaN半導体基板40上の表面の凹凸を低減し、その上層をできるだけ平坦に積層するために配置される。
Embodiment 3 FIG.
FIG. 9 is a cross-sectional view of the central portion including the ridge of the nitride semiconductor laser according to the third embodiment of the present invention. The semiconductor laser of the third embodiment is also a ridge type semiconductor laser according to the second aspect of the present invention. The nitride semiconductor laser 10B according to the third embodiment is a blue light emitting laser having a ridge structure and an SCH structure. As shown in FIG. 9, in the nitride-based semiconductor laser 10B according to the third embodiment, a semiconductor substrate 40 made of GaN is used, and is directly bonded onto the Ga surface, which is one main surface, so as to be n-type. A buffer layer 41 is formed. The n-type buffer layer 41 is disposed in order to reduce surface irregularities on the GaN semiconductor substrate 40 and to laminate the upper layer as flat as possible.

このn型のバッファ層41上に、n型の第1クラッド層42、n側の光ガイド層43、多重量子井戸構造の活性層44、p型の電子障壁層45、p側の光ガイド層46、p型のクラッド層47、およびp型のコンタクト層48が順次積層されている。n型のバッファ層41は、具体的には、n型のGaNで構成され、その厚さは0〜10μmで、具体的には、例えば1μmとされ、n型不純物としてシリコンSiがドープされる。   On the n-type buffer layer 41, an n-type first cladding layer 42, an n-side light guide layer 43, an active layer 44 having a multiple quantum well structure, a p-type electron barrier layer 45, and a p-side light guide layer. 46, a p-type cladding layer 47, and a p-type contact layer 48 are sequentially stacked. The n-type buffer layer 41 is specifically made of n-type GaN and has a thickness of 0 to 10 μm, specifically 1 μm, for example, and is doped with silicon Si as an n-type impurity. .

n型の第1クラッド層42は、n型のバッファ層41上に直接接合して形成され、具体的には、Alx1Gay1In1−x1−y1N(0≦x1≦1,0≦y1≦1)で構成される。この第1クラッド層42のAl組成比x1は、0.05〜0.20で、具体的には、例えば0.10とされる。また、第1クラッド層42のGa組成比y1は、0.80〜0.95とされ、具体的には、例えば0.90とされる。この第1クラッド層42のAl組成比x1を0.10とし、Ga組成比y1を0.90とした場合、In組成比は0となり、第1クラッド層42は、AlGaNで構成される。この第1クラッド層42の厚さは、0.5〜4.0μmとされ、具体的には、例えば1.0μmとされ、そのn型不純物として、例えばシリコンSiがドープされる。n側の光ガイド層43は、第1クラッド層42上に直接接合して形成され、具体的には、n型のGaNで構成される。 The n-type first cladding layer 42 is formed by directly joining the n-type buffer layer 41, and specifically, Al x1 Ga y1 In 1-x1-y1 N (0 ≦ x1 ≦ 1, 0 ≦ y1 ≦ 1). The Al composition ratio x1 of the first cladding layer 42 is 0.05 to 0.20, specifically, for example, 0.10. Further, the Ga composition ratio y1 of the first cladding layer 42 is set to 0.80 to 0.95, specifically, for example, 0.90. When the Al composition ratio x1 of the first cladding layer 42 is 0.10 and the Ga composition ratio y1 is 0.90, the In composition ratio is 0, and the first cladding layer 42 is made of AlGaN. The thickness of the first cladding layer 42 is 0.5 to 4.0 μm, specifically 1.0 μm, for example, and, for example, silicon Si is doped as the n-type impurity. The n-side light guide layer 43 is formed by directly joining the first cladding layer 42, and specifically, is composed of n-type GaN.

多重量子井戸構造の活性層44は、n側の光ガイド層43上に直接接合して形成され、具体的には、Inz1Ga1−z1N/Inz2Ga1−z2Nで構成される。この活性層44は、障壁層としてのInz1Ga1−z1N層と、井戸層としてのInz2Ga1−z2N層とが交互に積層されたもので、具体的には、障壁層としてのInz1Ga1−z1N層は、その厚さが7nmで、In組成比z1=0.02とされ、井戸層としてのInz2Ga1-z2N層は、その厚さが3.5nmで、In組成比z2=0.14、井戸数が3とされる。活性層44は、両端に井戸層がある場合とバリア層がある場合のどちらでも良い。 The active layer 44 having a multiple quantum well structure is formed by being directly joined to the n-side light guide layer 43, and is specifically composed of In z1 Ga 1 -z1 N / In z2 Ga 1 -z2 N. . The active layer 44 is formed by alternately laminating In z1 Ga 1 -z1 N layers as barrier layers and In z2 Ga 1 -z2 N layers as well layers. The In z1 Ga 1 -z1 N layer has a thickness of 7 nm and an In composition ratio z1 = 0.02, and the In z2 Ga 1 -z2 N layer as the well layer has a thickness of 3.5 nm. Therefore, the In composition ratio z2 = 0.14, and the number of wells is 3. The active layer 44 may be either a case where there are well layers at both ends or a case where there is a barrier layer.

p型の電子障壁層45は、活性層44上に直接接合して形成され、具体的には、AlGaNで構成される。この電子障壁層45は、厚さが0〜40nmで、具体的には、例えば10nmとされ、そのAl組成比は0〜0.3、具体的には、例えば0.18である。p側の光ガイド層46は、電子障壁層45上に直接接合して形成され、具体的には、p型のGaNで構成される。このp側の光ガイド層46は、厚さが50〜200nmで、具体的には、例えば100nmとされる。   The p-type electron barrier layer 45 is formed by directly joining on the active layer 44, and is specifically made of AlGaN. The electron barrier layer 45 has a thickness of 0 to 40 nm, specifically 10 nm, for example, and its Al composition ratio is 0 to 0.3, specifically 0.18, for example. The p-side light guide layer 46 is formed by directly joining the electron barrier layer 45, and is specifically made of p-type GaN. The p-side light guide layer 46 has a thickness of 50 to 200 nm, specifically, for example, 100 nm.

p型のクラッド層47は、p型の第2クラッド層471と、p型の第3クラッド層472と、これらの第2、第3クラッド層471、472に挟まれたエッチングストッパ層473の3つの層から成る。第2クラッド層471は、p側の光ガイド層46上に直接接合して形成される。第2、第3クラッド層471、472は、具体的には、ともにAlx2Gay2In1−x2−y2N(0≦x2≦1,0≦y2≦1)で構成される。第2、第3クラッド層471、472のAl組成比x2は、0.05〜0.20で、具体的には、例えば0.07とされる。また第2、第3クラッド層471、472のGa組成比y2は、0.80〜0.95とされ、具体的には、例えば0.93とされる。この第2、第3クラッド層471、472のAl組成比x2を0.07とし、Ga組成比y2を0.93とした場合、In組成比は0となり、第2、第3クラッド層471、472は、ともにAlGaNで構成される。第2クラッド層471は、その厚さが50〜500nmで、例えば100nmとされ、p型不純物として例えばMgがドープされる。第3クラッド層472は、エッチングストッパ層473上に直接接合して形成され、その厚さが200nm〜4μmで、具体的には、例えば400nmとされ、p型不純物として例えばMgがドープされる。 The p-type cladding layer 47 includes a p-type second cladding layer 471, a p-type third cladding layer 472, and an etching stopper layer 473 sandwiched between the second and third cladding layers 471 and 472. Consists of two layers. The second cladding layer 471 is formed by directly joining the p-side light guide layer 46. Specifically, the second and third cladding layers 471 and 472 are both composed of Al x2 Ga y2 In 1-x2-y2 N (0 ≦ x2 ≦ 1, 0 ≦ y2 ≦ 1). The Al composition ratio x2 of the second and third cladding layers 471 and 472 is 0.05 to 0.20, specifically, for example, 0.07. The Ga composition ratio y2 of the second and third cladding layers 471 and 472 is 0.80 to 0.95, specifically, for example, 0.93. When the Al composition ratio x2 of the second and third cladding layers 471 and 472 is 0.07 and the Ga composition ratio y2 is 0.93, the In composition ratio is 0, and the second and third cladding layers 471, 472, Both 472 are made of AlGaN. The second cladding layer 471 has a thickness of 50 to 500 nm, for example, 100 nm, and is doped with, for example, Mg as a p-type impurity. The third cladding layer 472 is formed by directly joining the etching stopper layer 473, has a thickness of 200 nm to 4 μm, specifically 400 nm, and is doped with, for example, Mg as a p-type impurity.

エッチングストッパ層473は、第2クラッド層471上に直接接合して形成され、具体的には、Alx3Gay3In1−x3−y3N(0≦x3≦1,0≦y3≦1)で構成される。このエッチングストッパ層473のAl組成比x3は、第2、第3クラッド層471、472のAl組成比x2よりも大きくされる。具体的には、このエッチングストッパ層473のAl組成比x3は、0.06〜0.30で、具体的には、例えば0.10とされる。また、エッチングストッパ層473のGa組成比y3は、0.70〜0.94で、具体的には、例えば0.90とされる。このエッチングストッパ層473のAl組成比x3を0.10とし、またGa組成比y3を0.90とした場合、In組成比は0となり、エッチングストッパ層473はAlGaNで構成される。エッチングストッパ層473は、その厚さが2.0nm〜40nmで、具体的には、例えば10nmとされ、p型不純物は、ドープまたはアンドープのどちらでも良い。また、エッチングストッパ層473のAl組成比x3を第2、第3クラッド層のAl組成比x2よりも大きくし、エッチングストッパ層473の屈折率を、第2、第3クラッド層471、472の屈折率よりも小さくするならば、エッチングストッパ層473を、AlGaN以外のAlGaInN、または他のGaN系半導体で構成しても良い。 The etching stopper layer 473 is formed by directly joining the second cladding layer 471. Specifically, the etching stopper layer 473 is formed of Al x3 Ga y3 In 1-x3-y3 N (0 ≦ x3 ≦ 1, 0 ≦ y3 ≦ 1). Composed. The Al composition ratio x3 of the etching stopper layer 473 is made larger than the Al composition ratio x2 of the second and third cladding layers 471 and 472. Specifically, the Al composition ratio x3 of the etching stopper layer 473 is 0.06 to 0.30, specifically, for example, 0.10. Further, the Ga composition ratio y3 of the etching stopper layer 473 is 0.70 to 0.94, specifically, for example, 0.90. When the Al composition ratio x3 of the etching stopper layer 473 is 0.10 and the Ga composition ratio y3 is 0.90, the In composition ratio is 0, and the etching stopper layer 473 is made of AlGaN. The etching stopper layer 473 has a thickness of 2.0 nm to 40 nm, specifically 10 nm, for example, and the p-type impurity may be either doped or undoped. Further, the Al composition ratio x3 of the etching stopper layer 473 is made larger than the Al composition ratio x2 of the second and third cladding layers, and the refractive index of the etching stopper layer 473 is set to the refraction of the second and third cladding layers 471 and 472. The etching stopper layer 473 may be made of AlGaInN other than AlGaN or other GaN-based semiconductors if the ratio is smaller than the rate.

p型のコンタクト層48は、第3クラッド層472上に直接接合して形成され、具体的には、p型のGaNで構成される。このコンタクト層48は、その厚さが50〜500nmで、具体的には、例えば100nmとされ、p型不純物として例えばMgがドープされる。   The p-type contact layer 48 is formed by directly bonding on the third cladding layer 472, and is specifically composed of p-type GaN. The contact layer 48 has a thickness of 50 to 500 nm, specifically 100 nm, for example, and is doped with Mg as a p-type impurity.

コンタクト層48、第3クラッド層472およびエッチングストッパ層473には、例えば〈1−100〉方向に向かって、エッチングにより、実施の形態1、2と同様に、リッジ15が形成されている。このリッジ15の幅は1〜5μmで、具体的には、例えば2.2μmとされる。このリッジ15は、GaN半導体基板40上にストライプ状に形成された数μm〜数十μm幅の高転位領域の間にある低欠陥領域に形成される。   In the contact layer 48, the third cladding layer 472, and the etching stopper layer 473, the ridge 15 is formed by etching in the <1-100> direction, for example, as in the first and second embodiments. The width of the ridge 15 is 1 to 5 μm, and specifically, for example, 2.2 μm. The ridge 15 is formed in a low defect region between high dislocation regions having a width of several μm to several tens of μm formed in a stripe shape on the GaN semiconductor substrate 40.

このリッジ15の側面部あるいはリッジ16の横底面部の表面保護、および電気的絶縁のために、例えば厚さ200nmのSiO膜のような絶縁膜27が、リッジ15の両側面と溝16、17を覆うように形成されている。この絶縁膜27のリッジ15上の部分には、開口27aが設けられており、この開口27aにより、p側電極28とp型のコンタクト層48との電気的接触が図られている。p側電極28は、例えばPdおよびAu膜を順次積層した構造となっている。またGaN半導体基板40の一主面であるGa面とは反対側の底面であるN面には、n側電極29が形成されている。このn型電極29は例えばTiおよびAu膜を順次積層した構造となっている。 In order to protect the surface of the side surface of the ridge 15 or the lateral bottom surface of the ridge 16 and to electrically insulate, an insulating film 27 such as a SiO 2 film having a thickness of 200 nm is formed on both sides of the ridge 15 and the grooves 16. 17 is formed so as to cover 17. An opening 27 a is provided in the insulating film 27 on the ridge 15, and electrical contact between the p-side electrode 28 and the p-type contact layer 48 is achieved through the opening 27 a. The p-side electrode 28 has a structure in which, for example, Pd and Au films are sequentially stacked. An n-side electrode 29 is formed on the N surface, which is the bottom surface opposite to the Ga surface, which is one main surface of the GaN semiconductor substrate 40. The n-type electrode 29 has a structure in which, for example, Ti and Au films are sequentially stacked.

次に、この実施の形態3による窒化物系半導体レーザの製造方法について説明する。まず予め、サーマルクリーニングなどにより表面を清浄化したGaN半導体基板40上に有機金属化学気相成長(MOCVD)法により、例えば1000゜Cの成長温度でn型のバッファ層41を成長させ、その後、同じくMOCVD法により、n型の第1クラッド層42、n側の光ガイド層43、多重量子井戸構造の活性層44、p型の電子障壁層45、p側の光ガイド層46、p型の第2クラッド層471、エッチングストッパ層473、p型の第3クラッド層472およびp型のコンタクト層48を順次積層する。ここで、これらの各層の成長温度は、例えば、第1クラッド層42およびn側の光ガイド層43については1000゜C、活性層44については740゜C、電子障壁層45からコンタクト層48までの各層については1000゜Cとする。   Next, a method for manufacturing the nitride semiconductor laser according to the third embodiment will be described. First, an n-type buffer layer 41 is grown on a GaN semiconductor substrate 40 whose surface is previously cleaned by thermal cleaning or the like by a metal organic chemical vapor deposition (MOCVD) method at a growth temperature of 1000 ° C., for example. Similarly, by the MOCVD method, the n-type first cladding layer 42, the n-side light guide layer 43, the multi-quantum well structure active layer 44, the p-type electron barrier layer 45, the p-side light guide layer 46, the p-type light guide layer 46, A second cladding layer 471, an etching stopper layer 473, a p-type third cladding layer 472, and a p-type contact layer 48 are sequentially stacked. Here, the growth temperatures of these layers are, for example, 1000 ° C. for the first cladding layer 42 and the n-side light guide layer 43, 740 ° C. for the active layer 44, and from the electron barrier layer 45 to the contact layer 48. Each layer is set to 1000 ° C.

以上の結晶成長が終了したウエハの全面に、レジストを塗布し、リソグラフィーにより溝16、17の形状に対応した所定形状のレジストパターンを形成する。このレジストパターンをマスクとして、例えばRIE法によりp型の第3クラッド層472とエッチングストッパ層473のエッチングを行なう。このエッチングにより、光導波構造となるリッジ15を作製する。このRIEのエッチングガスとしては例えば塩素系ガスを用いる。このエッチング工程は、ドライエッチングを行なう第1エッチング工程と、その後にウエットエッチングを行なう第2エッチング工程を含む。   A resist is applied to the entire surface of the wafer on which the above crystal growth has been completed, and a resist pattern having a predetermined shape corresponding to the shape of the grooves 16 and 17 is formed by lithography. Using this resist pattern as a mask, the p-type third cladding layer 472 and the etching stopper layer 473 are etched by, eg, RIE. By this etching, a ridge 15 having an optical waveguide structure is produced. As this RIE etching gas, for example, a chlorine-based gas is used. This etching process includes a first etching process for performing dry etching and a second etching process for performing wet etching thereafter.

第1エッチング工程では、エッチングストッパ層473の最上部、内部または最下部までドライエッチングが行なわれる。また、必要な場合は、第2クラッド層471の一部までエッチングすることもできる。第2エッチング工程は、第1エッチング工程に続き、仕上げのエッチングとして、エッチングストップ層473をウエットエッチングして除去する。必要な場合は、第2クラッド層471の一部までエッチングすることもできる。第1エッチング工程のドライエッチングは、サイドエッチングが少なく、リッジ15の側面をほぼ垂直な側面とするのに有効である。第2エッチング工程のウエットエッチングは、第1エッチング工程のドライエッチングによるエッチング面のダメージを除去するのに有効である。   In the first etching step, dry etching is performed up to the top, inside, or bottom of the etching stopper layer 473. Further, if necessary, a part of the second cladding layer 471 can be etched. In the second etching step, following the first etching step, the etching stop layer 473 is removed by wet etching as a final etching. If necessary, even a part of the second cladding layer 471 can be etched. The dry etching in the first etching step has little side etching and is effective for making the side surface of the ridge 15 a substantially vertical side surface. The wet etching in the second etching step is effective for removing damage on the etched surface due to the dry etching in the first etching step.

第1エッチング工程におけるエッチング厚さは、レーザ装置からレーザ光を照射することにより、監視され、制御される。具体的には、半導体レーザの上部にレーザ装置からのレーザ光を照射し、第3クラッド層472とエッチングストップ層473からの、例えばAlの反射光の強度の違いにより、エッチングの終点を検出する。第1エッチング工程によるドライエッチングは、例えばICPプラズマエッチング装置を用い、SiCl/Arガスをエッチングガスとして使用し、0.5Pa程度の圧力で実行される。 The etching thickness in the first etching step is monitored and controlled by irradiating laser light from the laser device. Specifically, the upper end of the semiconductor laser is irradiated with laser light from a laser device, and the end point of etching is detected by the difference in intensity of reflected light of, for example, Al from the third cladding layer 472 and the etching stop layer 473. . The dry etching in the first etching process is performed, for example, using an ICP plasma etching apparatus, using SiCl 4 / Ar gas as an etching gas, and a pressure of about 0.5 Pa.

第1エッチング工程が終了した後、製造中の半導体レーザは、ウエットエッチング液に浸漬され、第3クラッド層472に対する第2エッチング工程が実行される。ウエットエッチング液には、例えば弗酸が用いられる。エッチング工程に続き、マスクとして用いたレジストパターンを残したまま、再び基板40の上面全面に、例えばCVD法、真空蒸着法、スパッタリング法などにより、例えば厚さが0.2μmのSiO2 膜27を形成し、レジスト除去と同時にリッジ上にあるSiO2 膜を除去する、いわゆるリフトオフを行なう。これにより、リッジ上の開口27aが形成される。 After the first etching step is completed, the semiconductor laser being manufactured is immersed in a wet etching solution, and the second etching step for the third cladding layer 472 is performed. For example, hydrofluoric acid is used as the wet etching solution. Following the etching process, the SiO 2 film 27 having a thickness of, for example, 0.2 μm is formed on the entire upper surface of the substrate 40 again by using, for example, a CVD method, a vacuum evaporation method, a sputtering method, or the like while leaving the resist pattern used as a mask. Forming and removing the resist and simultaneously removing the SiO 2 film on the ridge, so-called lift-off is performed. Thereby, the opening 27a on the ridge is formed.

次に、基板40の上面全面に、例えば真空蒸着法によりPtおよびAu膜を順次形成した後、レジスト塗布およびリソグラフィーおよび、ウエットエッチングあるいはドライエッチングにより、上面のp側電極28を形成する。その後、基板40の底面全面に、真空蒸着法によりTiおよびAl膜を順次形成し、続いてn側電極29をオーミック接触させるためのアロイ処理を行なう。この後、この基板40を劈開などによりバー状に加工して両共振器端面を形成し、更にこれらの共振器端面に端面コーティングを施した後、このバーを劈開などによりチップ化する。以上により、本発明を用いた実施の形態3の窒化物系半導体レーザ10Bが製造される。   Next, after sequentially forming, for example, a vacuum deposition method on the entire upper surface of the substrate 40, a p-side electrode 28 on the upper surface is formed by resist coating, lithography, and wet etching or dry etching. Thereafter, Ti and Al films are sequentially formed on the entire bottom surface of the substrate 40 by a vacuum deposition method, and then an alloy process for bringing the n-side electrode 29 into ohmic contact is performed. Thereafter, the substrate 40 is processed into a bar shape by cleaving or the like to form both resonator end faces, and further, end faces are coated on the end faces of the resonators, and then the bar is chipped by cleaving or the like. As described above, the nitride-based semiconductor laser 10B according to the third embodiment using the present invention is manufactured.

図10は、実施の形態3による半導体レーザの屈折率と光出力分布を示すグラフである。図10(a)の縦軸は屈折率分布を、また図10(b)の縦軸は光出力分布を示す。この図10(a)(b)において、横軸は、ともに半導体レーザ10Bの厚さの方向における位置を示す。図10(a)において、符号50〜58、571〜573は、実施の形態3の半導体レーザ10Bにおける各層の屈折率を示す。符号50〜58は、半導体基板40〜コンタクト層48のそれぞれの屈折率を、また符号571〜573は、層471〜473の屈折率を示す。図10(b)は、実施の形態3の半導体レーザ10Bの光出力分布を、図10(a)の屈折率に対応して示す。   FIG. 10 is a graph showing the refractive index and light output distribution of the semiconductor laser according to the third embodiment. The vertical axis of FIG. 10A shows the refractive index distribution, and the vertical axis of FIG. 10B shows the light output distribution. 10A and 10B, the horizontal axis indicates the position in the thickness direction of the semiconductor laser 10B. In FIG. 10A, reference numerals 50 to 58 and 571 to 573 indicate the refractive indexes of the respective layers in the semiconductor laser 10B of the third embodiment. Reference numerals 50 to 58 denote the refractive indexes of the semiconductor substrate 40 to the contact layer 48, and reference numerals 571 to 573 denote the refractive indexes of the layers 471 to 473. FIG. 10B shows the light output distribution of the semiconductor laser 10B of the third embodiment corresponding to the refractive index of FIG.

実施の形態3では、実施の形態2と同様に、エッチングストッパ層473を用いるものの、そのAl組成比x3を、第2、第3クラッド層471、472のAl組成比x2よりも大きくしているので、図10(a)の光出力分布は、活性層44に対応する部分にピークを持ち、このピークの両側でほぼ対称な、なだらかな曲線となっている。活性層44に対応するピークの左側では、エッチングストッパ層473のAl組成比x3が0.10と大きく、エッチングストッパ層471の屈折率が小さくなるため、光出力分布が抑えられ、ピークの右側とほぼ対称な光出力分布が得られる。   In the third embodiment, although the etching stopper layer 473 is used as in the second embodiment, the Al composition ratio x3 is larger than the Al composition ratio x2 of the second and third cladding layers 471 and 472. Therefore, the light output distribution of FIG. 10A is a gentle curve having a peak at a portion corresponding to the active layer 44 and being almost symmetrical on both sides of this peak. On the left side of the peak corresponding to the active layer 44, the Al composition ratio x3 of the etching stopper layer 473 is as large as 0.10, and the refractive index of the etching stopper layer 471 is small. A nearly symmetrical light output distribution is obtained.

図11(a)(b)は、図10(a)(b)との対比のために、従来の青色半導体レーザについて、図10(a)(b)と同様に屈折率と、光出力分布を示すグラフである。従来の半導体レーザは、屈折率の小さいエッチングストップ層473を持たないため、実施の形態3に比べ、光出力分布がフリーキャリア吸収の大きいp型クラッド層47側に偏る。このために、発光効率が低下し、発光特性が悪くなる。   11 (a) and 11 (b) show the refractive index and light output distribution of the conventional blue semiconductor laser in the same manner as FIGS. 10 (a) and 10 (b) for comparison with FIGS. 10 (a) and 10 (b). It is a graph which shows. Since the conventional semiconductor laser does not have the etching stop layer 473 having a small refractive index, the light output distribution is biased toward the p-type cladding layer 47 having a large free carrier absorption as compared with the third embodiment. For this reason, the light emission efficiency is lowered and the light emission characteristics are deteriorated.

実施の形態3では、半導体基板40上に、各層41〜48が互いに積層して結晶成長されるので、各層41〜48を、一度の結晶成長工程で形成することができ、生産性を向上することができる。   In the third embodiment, since the layers 41 to 48 are stacked and crystal-grown on the semiconductor substrate 40, the layers 41 to 48 can be formed in a single crystal growth step, thereby improving productivity. be able to.

なお、実施の形態3では、第3クラッド層472とエッチングストッパ層473からのAlの反射光強度の違いにより、エッチングの終点を検出した。しかし、レーザ装置からの入射光と、活性層44からの反射光または半導体基板40からの反射光との干渉に基づいて、第1エッチング工程のドライエッチングによる第3クラッド層472のエッチング厚さを測定し、元の厚さからの残存厚さから、エッチングの終点を決めることも可能である。このエッチング終了検出方法によれば、実施の形態1にように、エッチングストップ層473が存在しない場合でも、精度良くエッチングの終点を決めることができる。   In the third embodiment, the end point of etching is detected based on the difference in reflected light intensity of Al from the third cladding layer 472 and the etching stopper layer 473. However, based on the interference between the incident light from the laser device and the reflected light from the active layer 44 or the reflected light from the semiconductor substrate 40, the etching thickness of the third cladding layer 472 by dry etching in the first etching step is reduced. It is also possible to measure and determine the end point of etching from the remaining thickness from the original thickness. According to this etching end detection method, the end point of etching can be accurately determined even when the etching stop layer 473 is not present as in the first embodiment.

この発明は、リッジを有する半導体レーザ、例えばリッジ型半導体レーザまたはリッジ埋め込み型半導体レーザに適用することができる。   The present invention can be applied to a semiconductor laser having a ridge, for example, a ridge type semiconductor laser or a ridge buried type semiconductor laser.

図1はこの発明による半導体レーザの実施の形態1を一部切断して示す斜視図である。FIG. 1 is a perspective view showing a semiconductor laser according to a first embodiment of the present invention, with a part cut. 図2は図1のA−A線による断面図である。2 is a cross-sectional view taken along line AA in FIG. 図3は実施の形態1の屈折率と光出力分布を示すグラフである。FIG. 3 is a graph showing the refractive index and light output distribution of the first embodiment. 図4は従来の半導体レーザの屈折率と光出力分布を示すグラフである。FIG. 4 is a graph showing the refractive index and light output distribution of a conventional semiconductor laser. 図5は実施の形態1の光出力特性を示すグラフである。FIG. 5 is a graph showing the light output characteristics of the first embodiment. 図6はこの発明による半導体レーザの実施の形態2を一部切断して示す斜視図である。FIG. 6 is a perspective view showing a second embodiment of the semiconductor laser according to the present invention, with a part cut. 図7は図6のB−B線による断面図である。FIG. 7 is a sectional view taken along line BB in FIG. 図8は実施の形態2の屈折率と光出力分布を示すグラフである。FIG. 8 is a graph showing the refractive index and light output distribution of the second embodiment. 図9はこの発明による半導体レーザの実施の形態3のリッジを含む中央部分の断面図である。FIG. 9 is a sectional view of the central portion including the ridge according to the third embodiment of the semiconductor laser according to the present invention. 図10は実施の形態3の屈折率と光出力分布を示すグラフである。FIG. 10 is a graph showing the refractive index and light output distribution of the third embodiment. 図11は従来の半導体レーザの屈折率と光出力分布を示すグラフである。FIG. 11 is a graph showing the refractive index and light output distribution of a conventional semiconductor laser.

符号の説明Explanation of symbols

10、10A、10B:半導体レーザ、11、12:端面、15:リッジ、
16、17:溝、
20、40:半導体基板、21、42:第1クラッド層、22、44:活性層、
23、471:第2クラッド層、24、472:第3クラッド層、
234、473:エッチングストッパ層。
10, 10A, 10B: semiconductor laser, 11, 12: end face, 15: ridge,
16, 17: groove,
20, 40: semiconductor substrate, 21, 42: first cladding layer, 22, 44: active layer,
23, 471: second cladding layer, 24, 472: third cladding layer,
234, 473: Etching stopper layers.

Claims (14)

第1導電型の半導体基板上に形成された第1導電型の第1クラッド層と、前記第1クラッド層上に形成された活性層と、前記活性層上に形成された第2導電型の第2クラッド層と、前記第2クラッド層上に形成された第2導電型の第3クラッド層とを有し、少なくとも前記第3クラッド層にリッジが形成された半導体レーザであって、前記第3クラッド層が前記第2クラッド層上に直接接合して形成されたことを特徴とする半導体レーザ。   A first conductivity type first cladding layer formed on a first conductivity type semiconductor substrate, an active layer formed on the first cladding layer, and a second conductivity type formed on the active layer. A semiconductor laser having a second cladding layer and a third cladding layer of a second conductivity type formed on the second cladding layer, wherein at least a ridge is formed on the third cladding layer, 3. A semiconductor laser characterized in that three cladding layers are formed by directly bonding on the second cladding layer. 請求項1記載の半導体レーザであって、前記リッジが前記第3クラッド層を貫通する溝により形成されたことを特徴とする半導体レーザ。   2. The semiconductor laser according to claim 1, wherein the ridge is formed by a groove penetrating the third cladding layer. 請求項1記載の半導体レーザであって、前記リッジが前記第3クラッド層から前記第2クラッド層の表面部分にまで達する溝により形成されたことを特徴とする半導体レーザ。   2. The semiconductor laser according to claim 1, wherein the ridge is formed by a groove extending from the third cladding layer to a surface portion of the second cladding layer. 請求項1記載の半導体レーザであって、前記第1クラッド層がn型のAlGaInPで構成され、前記第2、第3クラッド層がp型のAlGaInPで構成されたことを特徴とする半導体レーザ。   2. The semiconductor laser according to claim 1, wherein the first cladding layer is made of n-type AlGaInP, and the second and third cladding layers are made of p-type AlGaInP. 第1導電型の半導体基板上に形成された第1導電型の第1クラッド層と、前記第1クラッド層上に形成された活性層と、前記活性層上に形成されたAlを含む第2導電型の第2クラッド層と、前記第2クラッド層上に形成されたAlを含むエッチングストッパ層と、このエッチングストッパ層上に形成されたAlを含む第2導電型の第3クラッド層とを有し、前記第3クラッド層にリッジが形成された半導体レーザであって、前記エッチングストッパ層のAl組成比が前記第3クラッド層のAl組成比よりも大きいことを特徴とする半導体レーザ。   A first conductivity type first cladding layer formed on the first conductivity type semiconductor substrate, an active layer formed on the first cladding layer, and a second layer containing Al formed on the active layer. A conductive second cladding layer; an Al-containing etching stopper layer formed on the second cladding layer; and a second conductive-type third cladding layer containing Al formed on the etching stopper layer. A semiconductor laser having a ridge formed in the third cladding layer, wherein an Al composition ratio of the etching stopper layer is larger than an Al composition ratio of the third cladding layer. 請求項5記載の半導体レーザであって、前記第1クラッド層がn型のAlGaInPで構成され、前記第2、第3クラッド層がp型のAlGaInPで構成されたことを特徴とする半導体レーザ。   6. The semiconductor laser according to claim 5, wherein the first cladding layer is made of n-type AlGaInP, and the second and third cladding layers are made of p-type AlGaInP. 請求項5記載の半導体レーザであって、前記第1クラッド層がn型のAlx1Gay1In1−x1−y1N(0≦x1≦1、0≦y1≦1)で構成され、前記第2、第3クラッド層がp型のAlx2Gay2In1−x2−y2N(0≦x2≦1、0≦y2≦1)で構成されたことを特徴とする半導体レーザ。 6. The semiconductor laser according to claim 5, wherein the first cladding layer is composed of n-type Al x1 Ga y1 In 1-x1-y1 N (0 ≦ x1 ≦ 1, 0 ≦ y1 ≦ 1). 2. A semiconductor laser characterized in that the third cladding layer is made of p-type Al x2 Ga y2 In 1-x2-y2 N (0 ≦ x2 ≦ 1, 0 ≦ y2 ≦ 1). 第1導電型の半導体基板上に形成された第1導電型の第1クラッド層と、前記第1クラッド層上に形成された活性層と、前記活性層上に形成された第2導電型の第2クラッド層と、前記第2クラッド層上に直接接合して形成された第2導電型の第3クラッド層とを有し、少なくとも前記第3クラッド層にリッジが形成された半導体レーザの製造方法であって、前記リッジを形成するエッチング工程を含み、このエッチング工程は、前記第3クラッド層を所定の厚さまでドライエッチングする第1エッチング工程と、この第1エッチング工程の後で前記第3クラッド層をウエットエッチングする第2エッチング工程を含むことを特徴とする半導体レーザの製造方法。   A first conductivity type first cladding layer formed on a first conductivity type semiconductor substrate, an active layer formed on the first cladding layer, and a second conductivity type formed on the active layer. Manufacturing of a semiconductor laser having a second cladding layer and a third cladding layer of a second conductivity type formed by direct bonding on the second cladding layer, and at least a ridge formed in the third cladding layer The method includes an etching step of forming the ridge, which includes a first etching step of dry etching the third cladding layer to a predetermined thickness, and the third etching step after the first etching step. A method of manufacturing a semiconductor laser, comprising a second etching step of wet-etching the cladding layer. 第1導電型の半導体基板上に形成された第1導電型の第1クラッド層と、前記第1クラッド層上に形成された活性層と、前記活性層上に形成されたAlを含む第2導電型p型の第2クラッド層と、前記第2クラッド層上に形成されたAlを含むエッチングストッパ層と、このエッチングストッパ層上に形成されたAlを含む第2導電型の第3クラッド層とを有し、前記エッチングストッパ層のAl組成比が前記第3クラッド層のAl組成比よりも大きく、前記第3クラッド層にリッジが形成された半導体レーザの製造方法であって、前記リッジを形成するエッチング工程を含み、このエッチング工程は、前記第3クラッド層を所定の厚さまでドライエッチングする第1エッチング工程と、この第1エッチング工程の後で前記エッチングストッパ層が露出するまで前記第3クラッド層をウエットエッチングする第2エッチング工程を含むことを特徴とする半導体レーザの製造方法。   A first conductivity type first cladding layer formed on the first conductivity type semiconductor substrate, an active layer formed on the first cladding layer, and a second layer containing Al formed on the active layer. Conductive p-type second cladding layer, an etching stopper layer containing Al formed on the second cladding layer, and a second conductive type third cladding layer containing Al formed on the etching stopper layer A semiconductor laser manufacturing method in which an Al composition ratio of the etching stopper layer is larger than an Al composition ratio of the third cladding layer, and a ridge is formed in the third cladding layer, An etching process to be formed. The etching process includes a first etching process for dry-etching the third cladding layer to a predetermined thickness, and the etching stop after the first etching process. The semiconductor laser manufacturing method, characterized in that the third cladding layer comprising a second etching step of wet-etching until the layer is exposed. 請求項8または9記載の半導体レーザの製造方法であって、前記第1エッチング工程では、半導体レーザの前記第3クラッド層に向かって照射レーザ光を与え、この照射レーザ光の入射光と、半導体レーザの内部からの反射光との干渉に基づき、前記ドライエッチングによるエッチング厚さを制御することを特徴とする半導体レーザの製造方法。   10. The method of manufacturing a semiconductor laser according to claim 8, wherein in the first etching step, irradiation laser light is applied toward the third cladding layer of the semiconductor laser, incident light of the irradiation laser light, and the semiconductor A method of manufacturing a semiconductor laser, comprising controlling the etching thickness by the dry etching based on interference with reflected light from the inside of the laser. 請求項10記載の半導体レーザの製造方法であって、前記第1エッチング工程では、前記入射光と、前記活性層からの反射レーザ光との干渉に基づき、前記ドライエッチングによるエッチング厚さを制御することを特徴とする半導体レーザの製造方法。   11. The method of manufacturing a semiconductor laser according to claim 10, wherein in the first etching step, an etching thickness by the dry etching is controlled based on interference between the incident light and a reflected laser light from the active layer. A method of manufacturing a semiconductor laser. 請求項10記載の半導体レーザの製造方法であって、前記第1エッチング工程では、前記入射光と、前記半導体基板からの反射レーザ光との干渉に基づき、前記ドライエッチングによるエッチング厚さを制御することを特徴とする半導体レーザの製造方法。   11. The method of manufacturing a semiconductor laser according to claim 10, wherein in the first etching step, an etching thickness by the dry etching is controlled based on interference between the incident light and reflected laser light from the semiconductor substrate. A method of manufacturing a semiconductor laser. 請求項8記載の半導体レーザの製造方法であって、前記第1エッチング工程では、半導体レーザの前記第3クラッド層に向かって照射レーザ光を与え、この照射レーザ光に対する前記第2クラッド層と第3クラッド層との反射率の違いに基づき、前記ドライエッチングによるエッチング厚さを制御することを特徴とする半導体レーザの製造方法。   9. The method of manufacturing a semiconductor laser according to claim 8, wherein in the first etching step, an irradiation laser beam is applied toward the third cladding layer of the semiconductor laser, and the second cladding layer and the second cladding layer with respect to the irradiation laser beam. 3. A method for manufacturing a semiconductor laser, comprising: controlling an etching thickness by dry etching based on a difference in reflectance from the three cladding layers. 請求項9記載の半導体レーザの製造方法であって、前記第1エッチング工程では、半導体レーザの前記第3クラッド層に向かって照射レーザ光を与え、この照射レーザ光に対する前記エッチングストッパ層と第3クラッド層との反射率の違いに基づき、前記ドライエッチングによるエッチング厚さを制御することを特徴とする半導体レーザの製造方法。   10. The method of manufacturing a semiconductor laser according to claim 9, wherein in the first etching step, irradiation laser light is applied toward the third cladding layer of the semiconductor laser, and the etching stopper layer and the third for the irradiation laser light are provided. A method of manufacturing a semiconductor laser, comprising: controlling an etching thickness by dry etching based on a difference in reflectance from a cladding layer.
JP2005242790A 2004-08-26 2005-08-24 Semiconductor laser and manufacturing method thereof Pending JP2006093682A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005242790A JP2006093682A (en) 2004-08-26 2005-08-24 Semiconductor laser and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004246485 2004-08-26
JP2005242790A JP2006093682A (en) 2004-08-26 2005-08-24 Semiconductor laser and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2006093682A true JP2006093682A (en) 2006-04-06

Family

ID=36234307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005242790A Pending JP2006093682A (en) 2004-08-26 2005-08-24 Semiconductor laser and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2006093682A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008226875A (en) * 2007-03-08 2008-09-25 Sharp Corp Semiconductor laser device manufacturing method, semiconductor laser device, and optical disk device
JP2009253015A (en) * 2008-04-07 2009-10-29 Rohm Co Ltd Nitride semiconductor laser
JP2010232488A (en) * 2009-03-27 2010-10-14 Canon Inc Nitride semiconductor laser
JP2011517070A (en) * 2008-03-31 2011-05-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Semiconductor device and method for manufacturing semiconductor device
WO2021187543A1 (en) * 2020-03-19 2021-09-23 パナソニック株式会社 Semiconductor laser element

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244690A (en) * 1988-03-25 1989-09-29 Nec Corp Semiconductor laser device
JPH036877A (en) * 1989-06-02 1991-01-14 Mitsubishi Electric Corp Manufacturing method of semiconductor laser
JPH0613711A (en) * 1992-03-25 1994-01-21 American Teleph & Telegr Co <Att> Surface light emitting laser and manufacture thereof
JPH06314841A (en) * 1993-04-28 1994-11-08 Mitsubishi Electric Corp Semiconductor laser and manufacturing method thereof
JPH09298335A (en) * 1996-05-09 1997-11-18 Matsushita Electric Ind Co Ltd Semiconductor laser and method of manufacturing the same
JPH10173278A (en) * 1996-12-12 1998-06-26 Nec Corp Manufacture of semiconductor laser
JPH10294529A (en) * 1996-09-09 1998-11-04 Toshiba Corp Semiconductor laser and method of manufacturing the same
JP2002217494A (en) * 2001-01-18 2002-08-02 Mitsubishi Electric Corp Semiconductor optical device, manufacturing method thereof, and optical communication module
JP2002319744A (en) * 2001-02-14 2002-10-31 Sharp Corp Nitride semiconductor laser device and optical information reproducing apparatus using the same
JP2003229412A (en) * 2002-02-04 2003-08-15 Matsushita Electric Ind Co Ltd Dry etching method and semiconductor device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244690A (en) * 1988-03-25 1989-09-29 Nec Corp Semiconductor laser device
JPH036877A (en) * 1989-06-02 1991-01-14 Mitsubishi Electric Corp Manufacturing method of semiconductor laser
JPH0613711A (en) * 1992-03-25 1994-01-21 American Teleph & Telegr Co <Att> Surface light emitting laser and manufacture thereof
JPH06314841A (en) * 1993-04-28 1994-11-08 Mitsubishi Electric Corp Semiconductor laser and manufacturing method thereof
JPH09298335A (en) * 1996-05-09 1997-11-18 Matsushita Electric Ind Co Ltd Semiconductor laser and method of manufacturing the same
JPH10294529A (en) * 1996-09-09 1998-11-04 Toshiba Corp Semiconductor laser and method of manufacturing the same
JPH10173278A (en) * 1996-12-12 1998-06-26 Nec Corp Manufacture of semiconductor laser
JP2002217494A (en) * 2001-01-18 2002-08-02 Mitsubishi Electric Corp Semiconductor optical device, manufacturing method thereof, and optical communication module
JP2002319744A (en) * 2001-02-14 2002-10-31 Sharp Corp Nitride semiconductor laser device and optical information reproducing apparatus using the same
JP2003229412A (en) * 2002-02-04 2003-08-15 Matsushita Electric Ind Co Ltd Dry etching method and semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008226875A (en) * 2007-03-08 2008-09-25 Sharp Corp Semiconductor laser device manufacturing method, semiconductor laser device, and optical disk device
JP2011517070A (en) * 2008-03-31 2011-05-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Semiconductor device and method for manufacturing semiconductor device
US8565278B2 (en) 2008-03-31 2013-10-22 Osram Opto Semiconductors Gmbh Semiconductor component and method for producing a semiconductor component
US9543218B2 (en) 2008-03-31 2017-01-10 Osram Opto Semiconductors Gmbh Semiconductor component and method for producing a semiconductor component
JP2009253015A (en) * 2008-04-07 2009-10-29 Rohm Co Ltd Nitride semiconductor laser
JP2010232488A (en) * 2009-03-27 2010-10-14 Canon Inc Nitride semiconductor laser
WO2021187543A1 (en) * 2020-03-19 2021-09-23 パナソニック株式会社 Semiconductor laser element
JPWO2021187543A1 (en) * 2020-03-19 2021-09-23
JP7560540B2 (en) 2020-03-19 2024-10-02 パナソニックホールディングス株式会社 Semiconductor laser element

Similar Documents

Publication Publication Date Title
KR100812319B1 (en) Semiconductor light-emitting device
JP4142084B2 (en) Semiconductor optical device manufacturing method
US7585688B2 (en) Method for manufacturing semiconductor optical device
US7456039B1 (en) Method for manufacturing semiconductor optical device
JP3936109B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2007235107A (en) Semiconductor light emitting device
US20100202480A1 (en) Semiconductor light-emitting element and method for manufacturing the same
US7751456B2 (en) Method for manufacturing semiconductor optical device
JP4752867B2 (en) Semiconductor optical device manufacturing method
JP2009212386A (en) Method of manufacturing semiconductor light element
JP5273459B2 (en) Manufacturing method of semiconductor laser
JP2008300802A (en) Semiconductor laser element and method of manufacturing same
JP2006093682A (en) Semiconductor laser and manufacturing method thereof
JP4111696B2 (en) Nitride semiconductor laser device
JP4613395B2 (en) Semiconductor laser device and manufacturing method thereof
JP2000299530A (en) Semiconductor light-emitting device
JP4497606B2 (en) Semiconductor laser device
JP4415440B2 (en) Manufacturing method of semiconductor laser
JP7586007B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP3601151B2 (en) Semiconductor laser and method of manufacturing the same
JP3410959B2 (en) Semiconductor laser device and method of manufacturing the same
JP2000091696A (en) Semiconductor element, semiconductor light-emitting element and manufacture thereof
EP1026799B1 (en) Semiconductor laser and fabricating method therefor
JPH11274641A (en) Semiconductor device and method of manufacturing the same
JP3889772B2 (en) Nitride semiconductor light emitting device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090810

A131 Notification of reasons for refusal

Effective date: 20091208

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100406