[go: up one dir, main page]

JP2006032518A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2006032518A
JP2006032518A JP2004206844A JP2004206844A JP2006032518A JP 2006032518 A JP2006032518 A JP 2006032518A JP 2004206844 A JP2004206844 A JP 2004206844A JP 2004206844 A JP2004206844 A JP 2004206844A JP 2006032518 A JP2006032518 A JP 2006032518A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
via hole
recess
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004206844A
Other languages
Japanese (ja)
Inventor
Katsuhiro Chaen
勝洋 茶円
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004206844A priority Critical patent/JP2006032518A/en
Publication of JP2006032518A publication Critical patent/JP2006032518A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device wherein the operational characteristic of a semiconductor element can be prevented from degrading by emitting efficiently a heat generating within the semiconductor device to the outside, and to provide its manufacturing method. <P>SOLUTION: Heat dissipation electrodes are formed on the whole rear surface of a semiconductor substrate wherein semiconductor elements are formed on its front surface, and via holes penetrating the heat dissipation electrodes are formed. In such the semiconductor device, a recess is formed on the rear surface of the semiconductor substrate, and then the heat dissipation electrode is formed in the recess as well as the inside of the via hole, thereby providing a recess in the heat dissipation electrode. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置及び同半導体装置の製造方法に関するものである。   The present invention relates to a semiconductor device and a method for manufacturing the same.

半導体装置を構成する半導体素子は、通常、動作する際に熱を発生する。   A semiconductor element constituting a semiconductor device usually generates heat when operating.

特に、アンプとして機能する電界効果トランジスタなどの大電流を流すような半導体素子は、動作する際に比較的大きな熱を発生する。   In particular, a semiconductor element that flows a large current, such as a field effect transistor that functions as an amplifier, generates relatively large heat when operating.

この半導体素子が発生した熱によって半導体装置の温度が上昇してしまうと、アンプの増幅率が低下したり、他の半導体素子との間の相互コンダクタンスが低下するなど、半導体素子の動作特性が劣化するおそれがあった。   If the temperature of the semiconductor device rises due to the heat generated by this semiconductor element, the operating characteristics of the semiconductor element deteriorate, such as the amplification factor of the amplifier decreases and the mutual conductance with other semiconductor elements decreases. There was a risk.

そのため、従来より、図7に示す半導体装置100には、半導体基板103の半導体素子形成面(以下、「表面」という。)側で発生した熱を、この半導体基板103の裏面側へ伝搬するとともに、半導体基板103の表面と裏面とを電気的に導通させるバイアホール101と、このバイアホール101を介して半導体基板103の裏面側へ伝搬された熱を外部へ発散させるための放熱電極105とを有していた。   Therefore, conventionally, in the semiconductor device 100 shown in FIG. 7, the heat generated on the semiconductor element formation surface (hereinafter referred to as “front surface”) side of the semiconductor substrate 103 is propagated to the back surface side of the semiconductor substrate 103. A via hole 101 for electrically connecting the front surface and the back surface of the semiconductor substrate 103, and a heat radiation electrode 105 for dissipating the heat transmitted to the back surface side of the semiconductor substrate 103 through the via hole 101 to the outside. Had.

なお、図中に示す符号102は、絶縁膜である。   In addition, the code | symbol 102 shown in the figure is an insulating film.

この放熱電極105は、半導体基板103の裏面から半導体基板103の表面に設けている金属端子104の底面まで貫通した貫通孔の内面に金などの熱伝導性の高い金属膜を蒸着させてバイアホール101を形成する際に、半導体基板の平坦な裏面全体にも同じく金などの金属膜を蒸着させることによって形成していた。   The heat dissipation electrode 105 is a via hole formed by depositing a metal film having high thermal conductivity such as gold on the inner surface of a through hole penetrating from the back surface of the semiconductor substrate 103 to the bottom surface of the metal terminal 104 provided on the surface of the semiconductor substrate 103. When forming 101, a metal film such as gold was also deposited on the entire flat back surface of the semiconductor substrate.

このようにして、放熱電極105とバイアホール101とを導通させることによって半導体基板103の表面付近で発生する熱をこの放熱電極105から外部に発散させることで熱による半導体素子の動作特性が劣化することを防止していた(たとえば、特許文献1参照。)。
特開平8-78437号公報
In this way, by conducting heat dissipation electrode 105 and via hole 101, heat generated near the surface of semiconductor substrate 103 is dissipated from heat dissipation electrode 105 to the outside, so that the operating characteristics of the semiconductor element due to heat deteriorate. (For example, refer to Patent Document 1).
JP-A-8-78437

ところが、近年の半導体装置の高集積化にともない、半導体基板上の単位面積に形成する半導体素子の個数が急激に増加しており、さらに、半導体装置の動作も高速化しているため、これらの半導体素子が動作する際に発生する熱量も増大する傾向にあった。   However, with the recent high integration of semiconductor devices, the number of semiconductor elements formed in a unit area on a semiconductor substrate has increased rapidly, and the operation of the semiconductor device has also increased in speed. The amount of heat generated when the element operates tends to increase.

これにより、従来のように単に半導体基板の平坦な裏面に金属膜を形成するだけでは、多数の半導体素子が高速で動作する際に発生する熱を十分に外部へ発散させることができずに半導体素子の特性を劣化させるおそれがあった。   As a result, by simply forming a metal film on the flat back surface of a semiconductor substrate as in the prior art, heat generated when a large number of semiconductor elements operate at high speed cannot be sufficiently dissipated to the outside. There was a possibility of deteriorating the characteristics of the element.

そのため、バイアホールの径を大きく形成することによって放熱効率を向上させなければならなかったので、半導体装置を小型化することが困難であった。   Therefore, it has been difficult to reduce the size of the semiconductor device because the heat dissipation efficiency has to be improved by increasing the diameter of the via hole.

そこで、請求項1に係る本発明では、表面に半導体素子を形成した半導体基板の裏面全体に放熱電極を形成するとともに、この放熱電極に導通するバイアホールを半導体基板に形成した半導体装置において、放熱電極に凹部を設け、この凹部にバイアホールを形成した。   Therefore, in the present invention according to claim 1, in the semiconductor device in which the heat dissipation electrode is formed on the entire back surface of the semiconductor substrate having the semiconductor element formed on the front surface, and the via hole connected to the heat dissipation electrode is formed in the semiconductor substrate, A recess was provided in the electrode, and a via hole was formed in the recess.

また、請求項2に係る本発明では、凹部を複数段設けた。   In the present invention according to claim 2, a plurality of recesses are provided.

また、請求項3に係る本発明では、表面に半導体素子を形成した半導体基板の裏面全体に放熱電極を形成し、この放熱電極に導通するバイアホールを形成した半導体装置の製造方法において、半導体基板の裏面に凹部を形成し、その後、この凹部とバイアホールの内面とに放熱電極を形成することとした。   Further, in the present invention according to claim 3, in the method of manufacturing a semiconductor device in which a heat dissipation electrode is formed on the entire back surface of the semiconductor substrate having a semiconductor element formed on the front surface, and a via hole is formed to conduct to the heat dissipation electrode. A recess is formed on the back surface of the heat sink, and then a heat radiation electrode is formed on the recess and the inner surface of the via hole.

また、請求項4に係る本発明では、凹部を複数段形成した後に、放熱電極を形成することとした。   Further, in the present invention according to claim 4, the heat radiation electrode is formed after the plurality of recesses are formed.

本発明では、以下に記載するような効果を奏する。   The present invention has the following effects.

請求項1に係る本発明では、表面に半導体素子を形成した半導体基板の裏面全体に放熱電極を形成するとともに、この放熱電極に導通するバイアホールを半導体基板に形成した半導体装置において、放熱電極に凹部を設け、この凹部にバイアホールを形成したため、放熱電極の放熱面積を拡張するとともに、バイアホールの長さを縮小することで半導体素子が動作する際に発生する熱を効率良く外部へ発散させることができるので、熱によって半導体素子の動作特性が劣化することを未然に防止することができ、さらに、バイアホールの径を小さく形成することによって小型化を図った半導体装置を提供することができる。   In the present invention according to claim 1, in the semiconductor device in which the heat dissipation electrode is formed on the entire back surface of the semiconductor substrate on which the semiconductor element is formed on the front surface, and the via hole connected to the heat dissipation electrode is formed on the semiconductor substrate, the heat dissipation electrode Since a recess is provided and a via hole is formed in the recess, the heat dissipation area of the heat dissipation electrode is expanded and the length of the via hole is reduced to efficiently dissipate heat generated when the semiconductor element operates to the outside. Therefore, it is possible to prevent the operating characteristics of the semiconductor element from deteriorating due to heat, and to provide a semiconductor device that is miniaturized by forming a via hole with a small diameter. .

また、請求項2に係る本発明では、凹部を複数段設けたため、放熱電極の放熱面積を一層拡張することができるので、半導体素子が動作する際に発生する熱の発散効率をさらに向上させた半導体装置を提供することができる。   Further, in the present invention according to claim 2, since the plurality of recesses are provided, the heat radiation area of the heat radiation electrode can be further expanded, so that the efficiency of radiating heat generated when the semiconductor element operates is further improved. A semiconductor device can be provided.

また、請求項3に係る本発明では、表面に半導体素子を形成した半導体基板の裏面全体に放熱電極を形成し、この放熱電極に導通するバイアホールを形成した半導体装置の製造方法において、半導体基板の裏面に凹部を形成し、その後、この凹部とバイアホールの内面とに放熱電極を形成することとしたため、放熱電極の面積を拡張するとともに、バイアホールの長さを縮小することで半導体素子が動作する際に発生する熱を効率良く外部へ発散させることができるので、熱によって半導体素子の動作特性が劣化することを未然に防止することができ、さらに、バイアホールの径を小さく形成することによって小型化を図った半導体装置を製造することができる。   Further, in the present invention according to claim 3, in the method of manufacturing a semiconductor device in which a heat dissipation electrode is formed on the entire back surface of the semiconductor substrate having a semiconductor element formed on the front surface, and a via hole is formed to conduct to the heat dissipation electrode. And then forming a heat dissipation electrode on the recess and the inner surface of the via hole, the area of the heat dissipation electrode is expanded and the length of the via hole is reduced to reduce the semiconductor element. Since heat generated during operation can be efficiently dissipated to the outside, it is possible to prevent the operating characteristics of the semiconductor element from being deteriorated by heat, and to further reduce the diameter of the via hole. Thus, a semiconductor device with a reduced size can be manufactured.

また、請求項4に係る本発明では、凹部を複数段形成した後に、放熱電極を形成することとしたため、半導体素子が動作する際に発生する熱の発散効率を一層向上させた半導体装置を製造することができる。   Further, in the present invention according to claim 4, since the heat radiation electrode is formed after the plurality of recesses are formed, a semiconductor device with further improved efficiency of radiating heat generated when the semiconductor element operates is manufactured. can do.

本発明に係る半導体装置は、表面に半導体素子を形成した半導体基板の裏面全体に、半導体素子が動作する際に発生する熱を外部へ発散させるための放熱電極を有している。   The semiconductor device according to the present invention has a heat radiation electrode for dissipating heat generated when the semiconductor element operates to the entire back surface of the semiconductor substrate having the semiconductor element formed on the front surface.

そして、この放熱電極は、半導体基板の表面と裏面とを電気的に導通するバイアホールと接続しており、半導体素子が動作する際に半導体基板の表面付近で発生した熱をこのバイアホールを介して放熱電極から外部へ発散させるようにしている。   The heat radiation electrode is connected to a via hole that electrically connects the front surface and the back surface of the semiconductor substrate, and heat generated near the surface of the semiconductor substrate when the semiconductor element operates is transmitted through the via hole. The heat radiation electrode radiates outside.

特に、この放熱電極は、凹部を形成した半導体基板の裏面全体と、バイアホールの内面とに熱伝導性の高い金属膜を形成することによってバイアホールと導通させた構造をしている。   In particular, the heat dissipation electrode has a structure in which a metal film having high thermal conductivity is formed on the entire back surface of the semiconductor substrate in which the concave portion is formed and the inner surface of the via hole, thereby being electrically connected to the via hole.

そして、半導体基板の裏面に設けた凹部にバイアホールの開口部が形成された構造をしている。   And it has the structure where the opening part of the via hole was formed in the recessed part provided in the back surface of the semiconductor substrate.

このように、放熱電極は、凹部を設けた半導体基板の裏面に形成したことによって、この半導体基板と同様に凹部を有する構造をしている。   As described above, the heat radiation electrode is formed on the back surface of the semiconductor substrate provided with the recesses, and thus has a structure having the recesses similar to the semiconductor substrate.

そのため、平坦な半導体基板の裏面に形成した従来の放熱電極と比較して、より広い放熱面積を確保することができるようになり、これによって半導体素子が動作する際に発生する熱を効率良く外部へ発散させることができる。   Therefore, compared with the conventional heat radiation electrode formed on the back surface of the flat semiconductor substrate, it becomes possible to secure a wider heat radiation area, and thereby efficiently generate heat generated when the semiconductor element operates. Can be diverged.

さらに、バイアホールの開口部が半導体基板の裏面に設けた凹部に位置するように形成しているためバイアホールの長さを短縮することができる。   Furthermore, since the opening of the via hole is formed so as to be positioned in the recess provided on the back surface of the semiconductor substrate, the length of the via hole can be shortened.

これにより、半導体基板の表面側で発生した熱が半導体基板の裏面側まで伝搬される際の伝搬経路が短縮されるので、これによっても放熱効率を向上させることができる。   This shortens the propagation path when the heat generated on the front surface side of the semiconductor substrate is propagated to the back surface side of the semiconductor substrate, so that the heat radiation efficiency can also be improved.

その上、バイアホール自体の寄生インピーダンスを低減することができるので、バイアホールの信頼性を向上させることができる。   In addition, since the parasitic impedance of the via hole itself can be reduced, the reliability of the via hole can be improved.

さらに、バイアホールの長さが短縮されたことによってバイアホールの径を縮小することができるので、半導体装置の小型化を図ることができる。   Furthermore, since the via hole diameter can be reduced by reducing the length of the via hole, the semiconductor device can be downsized.

また、半導体基板に設ける凹部は、その凹面を複数段設けることによって放熱面積をさらに拡張することができ、放熱効率を一層向上させることができる。   Moreover, the recessed part provided in a semiconductor substrate can further expand a thermal radiation area by providing the concave surface in multiple steps | paragraphs, and can further improve thermal radiation efficiency.

また、この凹部の形状を変更すること、又は、凹部の個数を増加させることによっても放熱電極の放熱面積を拡張することができる。   Further, the heat radiation area of the heat radiation electrode can be expanded by changing the shape of the concave portion or increasing the number of the concave portions.

以下に、本発明に係る半導体装置の製造方法について、図1〜図6を参照しながら説明する。   A method for manufacturing a semiconductor device according to the present invention will be described below with reference to FIGS.

まず、図1に示すように、GaAs(ガリウム・ヒ素)基板1の半導体素子形成面(以下、「表面」という。)に所定の半導体素子(図示略)を形成するとともに、絶縁膜としてSiN(窒化シリコン)膜2をCVD(Chemical Vapor Deposition)法によって形成する。   First, as shown in FIG. 1, a predetermined semiconductor element (not shown) is formed on a semiconductor element formation surface (hereinafter referred to as “surface”) of a GaAs (gallium arsenide) substrate 1, and SiN (not shown) is used as an insulating film. A silicon nitride film 2 is formed by a CVD (Chemical Vapor Deposition) method.

次に、SiN膜2の表面にレジスト膜(図示略)を形成した後、このレジスト膜に対してフォトリソグラフィー法を用いて所定のパターンを形成し、その後、SiN膜2の所定位置をRIE(Reactive Ion Etching)法を用いて選択的に除去することによりGaAs基板1の表面を部分的に露出させた後、レジスト膜を除去する。   Next, after forming a resist film (not shown) on the surface of the SiN film 2, a predetermined pattern is formed on the resist film using a photolithography method, and then a predetermined position of the SiN film 2 is set to RIE ( The surface of the GaAs substrate 1 is partially exposed by selective removal using a reactive ion etching method, and then the resist film is removed.

続いて、この露出させた部分のGaAs基板1とSiN膜2とを被覆するように金属膜を形成する。   Subsequently, a metal film is formed so as to cover the exposed portion of the GaAs substrate 1 and the SiN film 2.

この金属膜は、スパッタ法によりTi(チタン)とPt(プラチナ)とAu(金)とをこの順に所定の厚さで蒸着させることにより形成する。   This metal film is formed by depositing Ti (titanium), Pt (platinum), and Au (gold) at a predetermined thickness in this order by sputtering.

次に、SiN膜2の表面の不必要な部分の金属膜をイオンミリングにより除去することによって、後に形成するバイアホール7とGaAs基板1の表面付近で接触する接続端子3を形成する。   Next, unnecessary portions of the metal film on the surface of the SiN film 2 are removed by ion milling, thereby forming connection terminals 3 that are in contact with the via holes 7 to be formed later in the vicinity of the surface of the GaAs substrate 1.

次に、図2に示すように、SiN膜2と接続端子3との上面にワックス4を塗布した後、このワックス4の上面に支持基板としてサファイア基板5を取付ける。   Next, as shown in FIG. 2, a wax 4 is applied to the upper surfaces of the SiN film 2 and the connection terminals 3, and then a sapphire substrate 5 is attached to the upper surface of the wax 4 as a support substrate.

次に、このサファイア基板5によってGaAs基板1を支持しながらGaAs基板1が所定の厚さになるまでGaAs基板1の裏面(GaAs基板1の半導体素子形成面とは逆の面。)をバックグラインド法を用いて研摩する。   Next, while supporting the GaAs substrate 1 by the sapphire substrate 5, the back surface of the GaAs substrate 1 (the surface opposite to the semiconductor element formation surface of the GaAs substrate 1) is back-ground until the GaAs substrate 1 reaches a predetermined thickness. Polish using the method.

次に、図3に示すように、GaAs基板1の裏面を部分的に除去することによりGaAs基板1の下面に凹部6を形成する。   Next, as shown in FIG. 3, the recess 6 is formed on the lower surface of the GaAs substrate 1 by partially removing the back surface of the GaAs substrate 1.

この凹部6を形成する際は、まず、GaAs基板1の裏面にレジスト膜を形成した後、このレジスト膜に所定のパターニングを行う。   When forming the recess 6, a resist film is first formed on the back surface of the GaAs substrate 1, and then the resist film is subjected to predetermined patterning.

このとき、このレジスト膜に対してフォトリソグラフィー法を用いて、後に形成するバイアホール7の形成予定位置の周囲をマスキングするようにパターニングを行う。   At this time, the resist film is patterned using a photolithography method so as to mask the periphery of the formation position of a via hole 7 to be formed later.

次に、GaAs基板1の裏面のマスキングをしていない部分に対して、リン酸と過酸化水素との水溶液を用いてエッチングすることにより凹部6を形成する。   Next, the recess 6 is formed by etching the unmasked portion of the back surface of the GaAs substrate 1 using an aqueous solution of phosphoric acid and hydrogen peroxide.

次に、この凹部6を形成したGaAs基板1の裏面にレジスト膜を形成した後、このレジスト膜に対してフォトリソグラフィー法を用いてパターニングを行い、その後、凹部6の所定位置をリン酸と過酸化水素との水溶液を用いてエッチングすることによって、図4に示すように、接続端子3の底面にまで達する貫通孔を形成する。   Next, after forming a resist film on the back surface of the GaAs substrate 1 in which the recess 6 is formed, the resist film is patterned using a photolithography method, and then a predetermined position of the recess 6 is passed with phosphoric acid and excess. By etching using an aqueous solution of hydrogen oxide, a through hole reaching the bottom surface of the connection terminal 3 is formed as shown in FIG.

次に、この貫通孔を含むGaAs基板1の裏面全体に、スパッタ法を用いてTiの薄膜とAuの薄膜とを形成した後、この薄膜の表面にメッキ法を用いてAu膜を蒸着させることによりバイアホール7に導通した放熱電極8を形成する。   Next, a Ti thin film and an Au thin film are formed on the entire back surface of the GaAs substrate 1 including the through hole by sputtering, and then an Au film is deposited on the surface of the thin film by using a plating method. Thus, the heat radiation electrode 8 conducted to the via hole 7 is formed.

このように、凹部6を形成したGaAs基板1の裏面全体に放熱電極8を形成したことによって放熱電極8の放熱面は、平坦ではなく段差を備えた構造になるため、平坦な半導体基板の裏面に設けた放熱電極105(図7参照)と比べて放熱面積を拡張することができ、これにより、半導体素子が動作する際に発生する熱の発散効率を向上させることができる。   As described above, since the heat radiation electrode 8 is formed on the entire back surface of the GaAs substrate 1 in which the recess 6 is formed, the heat radiation surface of the heat radiation electrode 8 has a structure with a step rather than a flat surface. Compared with the heat radiation electrode 105 (see FIG. 7) provided on the heat radiation area, the heat radiation area can be expanded, thereby improving the efficiency of radiating heat generated when the semiconductor element operates.

最後に、ワックス4を溶解した後、サファイア基板5を取り外して、図5に示すような、表面に半導体素子を形成したGaAs基板1の裏面に凹部6を有し、この凹部6にバイアホール7に導通する放熱電極8を形成した半導体装置9を形成する。   Finally, after dissolving the wax 4, the sapphire substrate 5 is removed, and a recess 6 is formed on the back surface of the GaAs substrate 1 on which the semiconductor element is formed as shown in FIG. A semiconductor device 9 is formed in which a heat radiation electrode 8 is formed which is electrically connected to.

また、本実施の形態では、図5に示すように、GaAs基板1の裏面に凹部(以下、「第1の凹部」という。)6を形成した半導体装置9の製造方法について説明を行ったが、本発明では、図6に示すように、この第1の凹部6に、更にバイアホール7に導通する第2の凹部10を形成することができる。   Further, in the present embodiment, as shown in FIG. 5, the method of manufacturing the semiconductor device 9 in which the recess (hereinafter referred to as “first recess”) 6 is formed on the back surface of the GaAs substrate 1 has been described. In the present invention, as shown in FIG. 6, a second recess 10 that further conducts to the via hole 7 can be formed in the first recess 6.

そして、第1の凹部6に、バイアホール7に導通する第2の凹部10を形成し、その後、GaAs基板1の裏面全体に放熱電極8を形成することによって、放熱電極8の放熱面積を拡張することができるとともに、バイアホール7の長さを短縮することができる。   Then, a second recess 10 is formed in the first recess 6 to conduct to the via hole 7, and then a heat dissipation electrode 8 is formed on the entire back surface of the GaAs substrate 1, thereby expanding the heat dissipation area of the heat dissipation electrode 8. And the length of the via hole 7 can be shortened.

これにより、放熱効率の一層の向上と、バイアホールの寄生インピーダンスの更なる低減とを同時に実現することができる。   As a result, it is possible to simultaneously achieve further improvement of the heat dissipation efficiency and further reduction of the parasitic impedance of the via hole.

本発明に係る半導体装置の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of the semiconductor device which concerns on this invention. 本発明に係る半導体装置の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of the semiconductor device which concerns on this invention. 本発明に係る半導体装置の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of the semiconductor device which concerns on this invention. 本発明に係る半導体装置の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of the semiconductor device which concerns on this invention. 本発明に係る半導体装置の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of the semiconductor device which concerns on this invention. 本発明に係る半導体装置の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of the semiconductor device which concerns on this invention. 従来の半導体装置を示す断面図である。It is sectional drawing which shows the conventional semiconductor device.

符号の説明Explanation of symbols

1 GaAs基板
2 SiN膜
3 接続端子
4 ワックス
5 サファイア基板
6 凹部(第1の凹部)
7 バイアホール
8 放熱電極
9 半導体装置
10 第2の凹部
1 GaAs substrate 2 SiN film 3 Connection terminal 4 Wax 5 Sapphire substrate 6 Recess (first recess)
7 Via hole 8 Radiation electrode 9 Semiconductor device 10 Second recess

Claims (4)

表面に半導体素子を形成した半導体基板の裏面全体に放熱電極を形成するとともに、この放熱電極に導通するバイアホールを前記半導体基板に形成した半導体装置において、
前記放熱電極に凹部を設け、この凹部に前記バイアホールを形成したことを特徴とする半導体装置。
In the semiconductor device in which a heat dissipation electrode is formed on the entire back surface of the semiconductor substrate on which the semiconductor element is formed on the front surface, and a via hole is formed in the semiconductor substrate to conduct to the heat dissipation electrode.
A semiconductor device, wherein a recess is provided in the heat dissipation electrode, and the via hole is formed in the recess.
前記凹部を複数段設けたことを特徴とする請求項1に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein a plurality of the recesses are provided. 表面に半導体素子を形成した半導体基板の裏面全体に放熱電極を形成し、この放熱電極に導通するバイアホールを形成した半導体装置の製造方法において、
前記半導体基板の裏面に凹部を形成し、その後、この凹部と前記バイアホールの内面とに放熱電極を形成することを特徴とする半導体装置の製造方法。
In the method of manufacturing a semiconductor device in which a heat dissipation electrode is formed on the entire back surface of a semiconductor substrate on which a semiconductor element is formed on the surface, and a via hole is formed in conduction with the heat dissipation electrode.
A method of manufacturing a semiconductor device, comprising: forming a recess on a back surface of the semiconductor substrate; and thereafter forming a heat radiation electrode on the recess and an inner surface of the via hole.
前記凹部を複数段形成した後に、前記放熱電極を形成することを特徴とする請求項3に記載の半導体装置の製造方法。   4. The method for manufacturing a semiconductor device according to claim 3, wherein the heat radiation electrode is formed after the plurality of recesses are formed.
JP2004206844A 2004-07-14 2004-07-14 Semiconductor device and its manufacturing method Pending JP2006032518A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004206844A JP2006032518A (en) 2004-07-14 2004-07-14 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004206844A JP2006032518A (en) 2004-07-14 2004-07-14 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2006032518A true JP2006032518A (en) 2006-02-02

Family

ID=35898525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004206844A Pending JP2006032518A (en) 2004-07-14 2004-07-14 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2006032518A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085020A (en) * 2006-09-27 2008-04-10 Nec Electronics Corp Semiconductor device
JP2009302453A (en) * 2008-06-17 2009-12-24 Renesas Technology Corp Semiconductor device and method of manufacturing semiconductor device
JP2012028692A (en) * 2010-07-27 2012-02-09 Sumitomo Electric Ind Ltd Semiconductor device and method of manufacturing the same
JP2017093896A (en) * 2015-11-26 2017-06-01 株式会社藤商事 Game machine

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085020A (en) * 2006-09-27 2008-04-10 Nec Electronics Corp Semiconductor device
JP2009302453A (en) * 2008-06-17 2009-12-24 Renesas Technology Corp Semiconductor device and method of manufacturing semiconductor device
JP2012028692A (en) * 2010-07-27 2012-02-09 Sumitomo Electric Ind Ltd Semiconductor device and method of manufacturing the same
JP2017093896A (en) * 2015-11-26 2017-06-01 株式会社藤商事 Game machine

Similar Documents

Publication Publication Date Title
KR102225107B1 (en) Nitride structure with gold-free contact and method for manufacturing such structure
JP7035223B2 (en) Method for Forming Gate Structure of III-V Field Effect Transistor
KR102205176B1 (en) Nitride structure with gold-free contact and method for manufacturing such structure
JP6169783B2 (en) Method for making a selective solder seal interface for an integrated circuit cooling system
JP4869546B2 (en) Semiconductor device
TWI697984B (en) Methods and apparatuses to form self-aligned caps
TWI460783B (en) Method of menufacturing via hole and method of manufacturing semiconductor device having via holes
JP2003332504A (en) Semiconductor device and manufacturing method thereof
CN101427379A (en) Transistor and method with double layer passivation
JP2007184553A (en) Semiconductor device and manufacturing method thereof
US6259156B1 (en) Semiconductor device and method for manufacturing same
JP3144387B2 (en) Method for manufacturing semiconductor device
KR20040068922A (en) Silicon on insulator device with improved heat removal and method of manufacture
JP5280611B2 (en) Semiconductor device manufacturing method and device obtained
JPH09260539A (en) Submount device, semiconductor device, and manufacturing method thereof
JP2006032518A (en) Semiconductor device and its manufacturing method
JP2010003796A (en) Semiconductor device and its method of manufacturing
JP2007116076A (en) Semiconductor element
JP4197302B2 (en) Manufacturing method of semiconductor device
CN102881594A (en) Method of manufacturing power device
JPH09266215A (en) High frequency and high power semiconductor device and manufacturing method thereof
JP2009188288A (en) Semiconductor device and manufacturing method thereof
TW202226454A (en) Semiconductor structure and method for forming the same
JP2001035974A (en) Semiconductor device, and manufacture thereof
WO2022137347A1 (en) Semiconductor device and method for producing same