[go: up one dir, main page]

JP2006189593A - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
JP2006189593A
JP2006189593A JP2005001087A JP2005001087A JP2006189593A JP 2006189593 A JP2006189593 A JP 2006189593A JP 2005001087 A JP2005001087 A JP 2005001087A JP 2005001087 A JP2005001087 A JP 2005001087A JP 2006189593 A JP2006189593 A JP 2006189593A
Authority
JP
Japan
Prior art keywords
liquid crystal
feedback resistor
crystal display
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005001087A
Other languages
Japanese (ja)
Inventor
Naohito Asai
直仁 浅井
Yasuhiro Iriyama
靖広 杁山
Shuhei Nohara
修平 野原
Kiyohito Sugita
摩人 杉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2005001087A priority Critical patent/JP2006189593A/en
Publication of JP2006189593A publication Critical patent/JP2006189593A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】 ＩＴＯ配線による各配線抵抗によってインピーダンス抵抗が増加しても、タイミング発生回路によって発生する高周波成分による液晶駆動電源回路の出力電圧レベルの変動を抑制し、液晶表示パネルの表示品質の向上を図ることができる液晶表示装置をを提供する。
【解決手段】 駆動電圧調整回路４には、オペアンプ２１の出力端子に一端側が電気的に接続される第１帰還抵抗Ｒｂと、この第１帰還抵抗Ｒｂの他端側に接続されて直列回路を構成する第２帰還抵抗Ｒａと、この第１帰還抵抗Ｒｂに並列に接続されるコンデンサＣ２とが配設されている。また、この第２帰還抵抗Ｒａの抵抗値は第１帰還抵抗Ｒｂよりも小さく設定されている。また、オペアンプ２１の反転入力端子は、この第１帰還抵抗Ｒｂと第２帰還抵抗Ｒａとの接続点に接続されている。
【選択図】 図２
PROBLEM TO BE SOLVED: To improve the display quality of a liquid crystal display panel by suppressing fluctuations in the output voltage level of a liquid crystal driving power supply circuit due to a high frequency component generated by a timing generation circuit even when impedance resistance increases due to each wiring resistance due to ITO wiring Provided is a liquid crystal display device which can be realized.
A drive voltage adjusting circuit includes a first feedback resistor Rb whose one end is electrically connected to an output terminal of an operational amplifier 21, and a series circuit connected to the other end of the first feedback resistor Rb. A second feedback resistor Ra to be configured and a capacitor C2 connected in parallel to the first feedback resistor Rb are provided. The resistance value of the second feedback resistor Ra is set to be smaller than that of the first feedback resistor Rb. The inverting input terminal of the operational amplifier 21 is connected to a connection point between the first feedback resistor Rb and the second feedback resistor Ra.
[Selection] Figure 2

Description

本発明は、パッシブマトリックス型の液晶表示装置に関し、特に、パッシブマトリックス型の液晶表示装置の液晶駆動電源回路部に関するものである。   The present invention relates to a passive matrix type liquid crystal display device, and more particularly to a liquid crystal driving power supply circuit unit of a passive matrix type liquid crystal display device.

従来より、パッシブマトリックス型の液晶表示装置の液晶駆動回路部について種々提案されている。
例えば、セグメント電極およびコモン電極を有する液晶表示パネルと、外部電源から入力される駆動電圧を分圧回路により分圧して、複数の液晶駆動用電圧を発生する内部電源回路と、少なくとも前記内部電源回路からの液晶駆動用電圧および外部コントローラからのクロック信号が入力されるセグメント電極駆動回路と、少なくとも前記内部電源回路からの液晶駆動用電圧および外部コントローラからのクロック信号が入力されるコモン電極駆動回路とを具備する液晶表示モジュールにおいて、前記液晶駆動用内部電源回路の外部電源の入力端子にリップルフィルタ回路を設けた構成の液晶駆動回路部がある（例えば、特許文献１参照。）。 Conventionally, various liquid crystal driving circuit portions of passive matrix type liquid crystal display devices have been proposed.
For example, a liquid crystal display panel having a segment electrode and a common electrode, an internal power supply circuit that generates a plurality of liquid crystal drive voltages by dividing a drive voltage input from an external power supply by a voltage dividing circuit, and at least the internal power supply circuit A segment electrode driving circuit to which a liquid crystal driving voltage from the external controller and a clock signal from an external controller are input, and a common electrode driving circuit to which at least a liquid crystal driving voltage from the internal power supply circuit and a clock signal from the external controller are input There is a liquid crystal display module having a configuration in which a ripple filter circuit is provided at an input terminal of an external power supply of the internal power supply circuit for driving the liquid crystal (see, for example, Patent Document 1).

そして、このような構成においては、液晶表示モジュールの液晶駆動用内部電源回路に、外部電源から入力される駆動電圧の変動を抑制するためのリップルフィルタ回路を設けるようにしたので、コモン電極およびセグメント電極に印加する電圧を、交流化信号により反転させる時に、外部電源の変動を穏やかにすることができ、これにより、液晶表示パネルの表示画面の品質が低下するのを防止することができる。
特開平７−２５３５６５号公報（段落（００３０）〜（００８２）、図１〜図１０） In such a configuration, the internal power supply circuit for driving the liquid crystal of the liquid crystal display module is provided with a ripple filter circuit for suppressing fluctuations in the drive voltage input from the external power supply. When the voltage applied to the electrodes is inverted by an alternating signal, fluctuations in the external power supply can be moderated, thereby preventing the quality of the display screen of the liquid crystal display panel from deteriorating.
Japanese Patent Laid-Open No. 7-253565 (paragraphs (0030) to (0082), FIGS. 1 to 10)

しかしながら、上述した従来の液晶駆動回路部においては、外部電源の入力端子にリップルフィルタ回路を設けるだけであるため、液晶駆動回路部等を液晶表示パネル上に配設した場合には、配線の抵抗成分等によって液晶駆動回路部の出力電圧レベルが変動するという問題がある。ここで、従来の液晶駆動回路部の出力電圧レベルの変動について図４乃至図６に基づいて具体的に説明する。
図４に示すように、従来の液晶表示装置１００は、パッシブマトリックス型の液晶表示パネル（ＬＣＤ）１０１と、この液晶表示パネル１０１上に配設される液晶駆動回路部１０２、駆動電圧調整回路１０３、電圧安定回路１０４及び外部電源の入力端子に接続されるコンデンサＣ０とから構成されている。また、駆動電圧調整回路１０３、電圧安定回路部１０４及びコンデンサＣ０は、配線抵抗の高いＩＴＯ配線などによって液晶駆動回路部１０２に電気的に接続されている。
また、液晶駆動回路部１０２には、液晶表示パネル１０１のセグメント電極に印可する電圧を駆動制御するセグメント電極駆動回路１１０、液晶表示パネル１０１のコモン電極に印可する電圧を駆動制御するコモン電極駆動回路１１１が配設されている。 However, in the conventional liquid crystal drive circuit unit described above, only the ripple filter circuit is provided at the input terminal of the external power supply. Therefore, when the liquid crystal drive circuit unit is disposed on the liquid crystal display panel, the resistance of the wiring There is a problem in that the output voltage level of the liquid crystal driving circuit section varies depending on components and the like. Here, the fluctuation of the output voltage level of the conventional liquid crystal driving circuit unit will be specifically described with reference to FIGS.
As shown in FIG. 4, a conventional liquid crystal display device 100 includes a passive matrix liquid crystal display panel (LCD) 101, a liquid crystal drive circuit unit 102 disposed on the liquid crystal display panel 101, and a drive voltage adjustment circuit 103. The voltage stabilization circuit 104 and the capacitor C0 connected to the input terminal of the external power supply. In addition, the drive voltage adjustment circuit 103, the voltage stabilization circuit unit 104, and the capacitor C0 are electrically connected to the liquid crystal drive circuit unit 102 by ITO wiring having high wiring resistance.
The liquid crystal drive circuit unit 102 includes a segment electrode drive circuit 110 that drives and controls a voltage applied to the segment electrode of the liquid crystal display panel 101, and a common electrode drive circuit that drives and controls a voltage applied to the common electrode of the liquid crystal display panel 101. 111 is arranged.

また、液晶駆動回路部１０２には、このセグメント電極駆動回路１１０及びコモン電極駆動回路１１１に複数の電圧Ｖ０〜Ｖ４を供給する液晶駆動電源回路１１２が配設されている。また、この液晶駆動回路部１０２には、液晶駆動電源回路１１２に外部電源を昇圧して供給する昇圧回路１１３が配設されている。また、液晶駆動回路部１０２には、入出力インターフェース（ＭＰＵインターフェース）１１５を介して外部のコンピュータ（ＭＰＵ）１１６から入力される表示データを記憶する表示データＲＡＭ１１７が配設されている。また、液晶駆動回路部１０２には、この表示データＲＡＭ１１７とコモン電極駆動回路１１１に、不図示のクロック回路から入力されるクロック信号から所定周波数の交流化信号を作成して出力するタイミング発生回路１１８が配設されている。そして、このタイミング発生回路１１８から入力される交流化信号に従って表示データＲＡＭ１１７から表示データが順次セグメント電極駆動回路１１０に出力されて、該セグメント電極駆動回路１１０を介してセグメント電極に所定電圧が印可されると共に、コモン電極駆動回路１１１を介してコモン電極に所定電圧が印可される。   The liquid crystal drive circuit unit 102 is provided with a liquid crystal drive power supply circuit 112 that supplies a plurality of voltages V0 to V4 to the segment electrode drive circuit 110 and the common electrode drive circuit 111. The liquid crystal drive circuit unit 102 is provided with a booster circuit 113 that boosts and supplies an external power supply to the liquid crystal drive power supply circuit 112. The liquid crystal drive circuit unit 102 is provided with a display data RAM 117 for storing display data input from an external computer (MPU) 116 via an input / output interface (MPU interface) 115. Further, the liquid crystal drive circuit unit 102 creates a timing generation circuit 118 that generates and outputs an alternating signal having a predetermined frequency from a clock signal input from a clock circuit (not shown) to the display data RAM 117 and the common electrode drive circuit 111. Is arranged. Then, display data is sequentially output from the display data RAM 117 to the segment electrode driving circuit 110 in accordance with the AC signal input from the timing generation circuit 118, and a predetermined voltage is applied to the segment electrodes via the segment electrode driving circuit 110. In addition, a predetermined voltage is applied to the common electrode via the common electrode drive circuit 111.

また、図５に示すように、液晶駆動電源回路１１２には、オペアンプ１２１が配設され、このオペアンプ１２１の電源の正端子には昇圧回路１１３が接続されて電圧Ｖｏｕｔが入力され、一方、オペアンプ１２１の電源の負端子にはグランドレベルの電圧Ｖｓｓが入力されている。また、オペアンプ１２１の電源の正端子と負端子との間には、コンデンサＣ０が接続されている。また、オペアンプ１２１の非反転入力端子には、所定電圧Ｖｄが入力されている。また、オペアンプ１２１の出力電圧は、各抵抗Ｒ１〜Ｒ５によって構成される分圧回路によって各電圧Ｖ０〜Ｖ４に分圧され、各電圧Ｖ１〜Ｖ４は各バッファ回路Ｂ１〜Ｂ４を介して出力されている。
また、電圧安定回路１０４には、オペアンプ１２１の出力端子、及び各バッファ回路Ｂ１〜Ｂ４の出力端子とグランドレベルとの間に接続される各コンデンサＣ１が配設されている。
また、駆動電圧調整回路１０３には、オペアンプ１２１の出力端子に一端側が電気的に接続される第１帰還抵抗Ｒｂと、この第１帰還抵抗Ｒｂの他端側に接続されて直列回路を構成する第２帰還抵抗Ｒａとが配設されている。また、この第２帰還抵抗Ｒａの抵抗値は第１帰還抵抗Ｒｂよりも小さく設定されている。また、オペアンプ１２１の反転入力端子は、この第１帰還抵抗Ｒｂと第２帰還抵抗Ｒａとの接続点に接続されている。これにより、各抵抗Ｒａ、Ｒｂによりオペアンプ１２１の反転入力端子に電圧ＶＲが入力された場合には、出力電圧Ｖ０＝ＶＲ×（Ｒａ＋Ｒｂ）／Ｒａとなる。 Further, as shown in FIG. 5, the liquid crystal driving power supply circuit 112 is provided with an operational amplifier 121. A booster circuit 113 is connected to the positive terminal of the power supply of the operational amplifier 121 and the voltage Vout is input. A ground level voltage Vss is input to the negative terminal of the power source 121. A capacitor C0 is connected between the positive terminal and the negative terminal of the power supply of the operational amplifier 121. A predetermined voltage Vd is input to the non-inverting input terminal of the operational amplifier 121. The output voltage of the operational amplifier 121 is divided into voltages V0 to V4 by a voltage dividing circuit constituted by the resistors R1 to R5, and the voltages V1 to V4 are output through the buffer circuits B1 to B4. Yes.
In addition, the voltage stabilizing circuit 104 is provided with capacitors C1 connected between the output terminal of the operational amplifier 121 and the output terminals of the buffer circuits B1 to B4 and the ground level.
Further, the drive voltage adjusting circuit 103 forms a series circuit by being connected to the first feedback resistor Rb whose one end is electrically connected to the output terminal of the operational amplifier 121 and the other end of the first feedback resistor Rb. A second feedback resistor Ra is provided. The resistance value of the second feedback resistor Ra is set to be smaller than that of the first feedback resistor Rb. The inverting input terminal of the operational amplifier 121 is connected to a connection point between the first feedback resistor Rb and the second feedback resistor Ra. Thus, when the voltage VR is input to the inverting input terminal of the operational amplifier 121 by the resistors Ra and Rb, the output voltage V0 = VR × (Ra + Rb) / Ra.

ところで、図６に示すように、駆動電圧調整回路１０３、電圧安定回路１０４及びコンデンサＣ０は、液晶表示パネル１０１上に配設されて、インジウム（Ｉｎ）と錫（Ｓｎ）等の酸化物（インジウム・チタン・オキサイド：ＩＴＯ）によって形成される透明薄膜電極によって液晶駆動電源回路１１２に電気的に接続される。そのため、このＩＴＯ配線による各抵抗Ｒ１０〜Ｒ１７によってインピーダンス抵抗が増加し、タイミング発生回路１１８によって発生する高周波成分による液晶駆動電源回路１１２の出力電圧レベルが変動し、液晶表示パネル１０１の表示に不具合（クロストーク等）が発生するという問題がある。   By the way, as shown in FIG. 6, the drive voltage adjusting circuit 103, the voltage stabilizing circuit 104, and the capacitor C0 are arranged on the liquid crystal display panel 101, and oxides such as indium (In) and tin (Sn) (indium). -It is electrically connected to the liquid crystal drive power supply circuit 112 by a transparent thin-film electrode formed of titanium oxide (ITO). Therefore, the impedance resistance is increased by the resistors R10 to R17 due to the ITO wiring, the output voltage level of the liquid crystal driving power supply circuit 112 is fluctuated due to the high frequency component generated by the timing generation circuit 118, and the display on the liquid crystal display panel 101 is defective ( There is a problem that crosstalk or the like occurs.

そこで、本発明は、上述した問題点を解決するためになされたものであり、ＩＴＯ配線による各配線抵抗によってインピーダンス抵抗が増加しても、タイミング発生回路によって発生する高周波成分による液晶駆動電源回路の出力電圧レベルの変動を抑制し、液晶表示パネルの表示品質の向上を図ることができる液晶表示装置を提供することを目的とする。   Therefore, the present invention has been made to solve the above-described problems, and even if the impedance resistance is increased by each wiring resistance due to the ITO wiring, the liquid crystal driving power supply circuit by the high frequency component generated by the timing generation circuit is provided. An object of the present invention is to provide a liquid crystal display device capable of suppressing the fluctuation of the output voltage level and improving the display quality of the liquid crystal display panel.

前記目的を達成するため請求項１に係る液晶表示装置は、セグメント電極及びコモン電極を有する液晶表示パネルと、前記液晶表示パネルに電気的に接続されると共に、外部電源に電気的に接続されて該液晶表示パネルを駆動する液晶駆動回路部と、前記液晶駆動回路部に配設されるオペアンプに電気的に接続されて前記液晶表示パネルを駆動する駆動電圧を発生するための複数の抵抗が配設される駆動電圧調整回路部と、を備え、前記複数の抵抗は、前記オペアンプの出力端子と反転入力端子との間に電気的に接続される第１帰還抵抗と、前記反転入力端子とグランドレベルとの間に電気的に接続されて前記第１帰還抵抗よりも抵抗値が小さい第２帰還抵抗と、を含む液晶表示装置において、前記駆動電圧調整回路部は、前記第１帰還抵抗に並列に接続される第１コンデンサが配設されていることを特徴とする。   In order to achieve the above object, a liquid crystal display device according to claim 1 includes a liquid crystal display panel having a segment electrode and a common electrode, and is electrically connected to the liquid crystal display panel and electrically connected to an external power source. A liquid crystal driving circuit unit that drives the liquid crystal display panel and a plurality of resistors that are electrically connected to an operational amplifier disposed in the liquid crystal driving circuit unit to generate a driving voltage for driving the liquid crystal display panel are arranged. A drive voltage adjusting circuit unit provided, wherein the plurality of resistors are a first feedback resistor electrically connected between the output terminal and the inverting input terminal of the operational amplifier, the inverting input terminal and the ground. And a second feedback resistor having a resistance value smaller than that of the first feedback resistor, wherein the drive voltage adjustment circuit unit includes the first feedback resistor. Wherein the first capacitor connected in parallel are provided.

また、請求項２に係る液晶表示装置は、請求項１に記載の液晶表示装置において、前記液晶駆動回路部は、前記オペアンプによって発生する駆動電圧を分圧して複数の液晶駆動用電圧を発生する分圧回路を有し、前記液晶駆動回路部に電気的に接続されて前記分圧回路の各出力端子とグランドレベルとの間に接続される複数の第２コンデンサが配設される電圧安定回路部を備えたことを特徴とする。   The liquid crystal display device according to claim 2 is the liquid crystal display device according to claim 1, wherein the liquid crystal driving circuit section divides a driving voltage generated by the operational amplifier to generate a plurality of liquid crystal driving voltages. A voltage stabilizing circuit having a voltage dividing circuit and provided with a plurality of second capacitors electrically connected to the liquid crystal driving circuit unit and connected between each output terminal of the voltage dividing circuit and a ground level It has the part.

請求項１に係る液晶表示装置では、液晶駆動回路部に配設されるオペアンプの出力端子と反転入力端子との間には、駆動電圧調整回路部に配設された第１帰還抵抗が電気的に接続されている。また、この反転入力端子とグランドレベルとの間には、駆動電圧調整回路部に配設された第１帰還抵抗よりも抵抗値の小さい第２帰還抵抗が電気的に接続されている。また、この第１帰還抵抗には駆動電圧調整回路部に配設される第１コンデンサが並列に接続されている。
これにより、コモン電極及びセグメント電極に印可する電圧を切り替えるタイミング発生回路によって発生する出力電圧レベルの変動による高周波成分は、第１帰還抵抗を流れず、並列接続された第１コンデンサを流れて、抵抗値の小さい第２帰還抵抗を経てグランドレベルに流れるため、オペアンプの反転入力端子に入力する出力電圧レベルの変動の高周波成分を抑制することができる。従って、液晶駆動回路部と駆動電圧調整回路部等とのＩＴＯ配線による各抵抗によってインピーダンス抵抗が増加しても、タイミング発生回路によって発生する高周波成分によるオペアンプの出力電圧レベルの変動を大幅に抑制し、液晶表示パネルの表示品質の向上を図ることができる。 In the liquid crystal display device according to claim 1, the first feedback resistor disposed in the drive voltage adjustment circuit unit is electrically connected between the output terminal and the inverting input terminal of the operational amplifier disposed in the liquid crystal drive circuit unit. It is connected to the. Further, a second feedback resistor having a resistance value smaller than that of the first feedback resistor disposed in the drive voltage adjusting circuit unit is electrically connected between the inverting input terminal and the ground level. The first feedback resistor is connected in parallel with a first capacitor disposed in the drive voltage adjustment circuit unit.
As a result, the high frequency component due to the fluctuation of the output voltage level generated by the timing generation circuit that switches the voltage applied to the common electrode and the segment electrode does not flow through the first feedback resistor but flows through the first capacitor connected in parallel. Since it flows to the ground level through the second feedback resistor having a small value, it is possible to suppress the high frequency component of the fluctuation of the output voltage level input to the inverting input terminal of the operational amplifier. Therefore, even if the impedance resistance increases due to the resistance of the ITO wiring between the liquid crystal drive circuit unit and the drive voltage adjustment circuit unit, the fluctuation of the output voltage level of the operational amplifier due to the high frequency component generated by the timing generation circuit is greatly suppressed. The display quality of the liquid crystal display panel can be improved.

また、請求項２に係る液晶表示装置では、液晶駆動回路部に配設されて、オペアンプによって発生する駆動電圧を分圧して複数の液晶駆動用電圧を発生する分圧回路の各出力端子とグランドレベルとの間に接続される複数の第２コンデンサが電圧安定回路部に配設されている。
これにより、複数の第２コンデンサを電圧安定回路部に配設し、ＩＴＯ配線によって液晶駆動回路部に電気的に接続することができるため、この各第２コンデンサの大容量化を容易に行うことができ、分圧回路の各出力端子の供給電流をより安定化させて、液晶表示パネルの表示品質の更なる向上を図ることができる。 Further, in the liquid crystal display device according to claim 2, each output terminal of the voltage dividing circuit which is disposed in the liquid crystal driving circuit unit and generates a plurality of liquid crystal driving voltages by dividing the driving voltage generated by the operational amplifier and the ground A plurality of second capacitors connected to the level are arranged in the voltage stabilization circuit section.
As a result, a plurality of second capacitors can be arranged in the voltage stabilization circuit portion and can be electrically connected to the liquid crystal drive circuit portion by ITO wiring, so that the capacity of each second capacitor can be easily increased. In addition, the supply current of each output terminal of the voltage dividing circuit can be further stabilized, and the display quality of the liquid crystal display panel can be further improved.

以下、本発明に係る液晶表示装置について、具体化した一実施例に基づいて図面を参照しつつ詳細に説明する。   Hereinafter, a liquid crystal display device according to the present invention will be described in detail with reference to the drawings based on a specific embodiment.

先ず、本実施例に係る液晶表示装置の概略構成について図１及び図２に基づき説明する。
図１に示すように、液晶表示装置１は、上記図４において説明したときと同様に、パッシブマトリックス型の液晶表示パネル（ＬＣＤ）２と、この液晶表示パネル２上に配設される液晶駆動回路部３、駆動電圧調整回路４、電圧安定回路部５及び外部電源の入力端子に接続されるコンデンサＣ０とから構成されている。また、駆動電圧調整回路４、電圧安定回路５及びコンデンサＣ０は、配線抵抗の高いＩＴＯ配線などによって液晶駆動回路部３に電気的に接続されている。
また、液晶駆動回路部３には、液晶表示パネル２のセグメント電極に印可する電圧を駆動制御するセグメント電極駆動回路１０、液晶表示パネル２のコモン電極に印可する電圧を駆動制御するコモン電極駆動回路１１が配設されている。 First, a schematic configuration of the liquid crystal display device according to the present embodiment will be described with reference to FIGS.
As shown in FIG. 1, the liquid crystal display device 1 includes a passive matrix type liquid crystal display panel (LCD) 2 and a liquid crystal drive disposed on the liquid crystal display panel 2 in the same manner as described with reference to FIG. The circuit unit 3, the drive voltage adjustment circuit 4, the voltage stabilization circuit unit 5, and a capacitor C0 connected to the input terminal of the external power supply. Further, the drive voltage adjustment circuit 4, the voltage stabilization circuit 5, and the capacitor C0 are electrically connected to the liquid crystal drive circuit unit 3 by ITO wiring having a high wiring resistance.
The liquid crystal drive circuit unit 3 includes a segment electrode drive circuit 10 for driving and controlling a voltage applied to the segment electrode of the liquid crystal display panel 2, and a common electrode drive circuit for driving and controlling a voltage applied to the common electrode of the liquid crystal display panel 2. 11 is disposed.

また、液晶駆動回路部３には、このセグメント電極駆動回路１０及びコモン電極駆動回路１１に複数の電圧Ｖ０〜Ｖ４を供給する液晶駆動電源回路１２が配設されている。また、この液晶駆動回路部３には、液晶駆動電源回路１２に外部電源を昇圧して供給する昇圧回路１３が配設されている。また、液晶駆動回路部３には、入出力インターフェース（ＭＰＵインターフェース）１５を介して外部のコンピュータ（ＭＰＵ）１６から入力される表示データを記憶する表示データＲＡＭ１７が配設されている。また、液晶駆動回路部３には、この表示データＲＡＭ１７とコモン電極駆動回路１１に、不図示のクロック回路から入力されるクロック信号から所定周波数の交流化信号を作成して出力するタイミング発生回路１８が配設されている。そして、このタイミング発生回路１８から入力される交流化信号に従って表示データＲＡＭ１７から表示データが順次セグメント電極駆動回路１０に出力されて、該セグメント電極駆動回路１０を介してセグメント電極に所定電圧が印可されると共に、コモン電極駆動回路１１を介してコモン電極に所定電圧が印可される。   The liquid crystal drive circuit unit 3 is provided with a liquid crystal drive power supply circuit 12 for supplying a plurality of voltages V0 to V4 to the segment electrode drive circuit 10 and the common electrode drive circuit 11. In addition, the liquid crystal drive circuit unit 3 is provided with a booster circuit 13 that boosts and supplies an external power source to the liquid crystal drive power supply circuit 12. The liquid crystal drive circuit 3 is provided with a display data RAM 17 for storing display data input from an external computer (MPU) 16 via an input / output interface (MPU interface) 15. In addition, the liquid crystal drive circuit unit 3 generates and outputs an alternating signal having a predetermined frequency from a clock signal input from a clock circuit (not shown) to the display data RAM 17 and the common electrode drive circuit 11. Is arranged. Then, display data is sequentially output from the display data RAM 17 to the segment electrode drive circuit 10 in accordance with the AC signal input from the timing generation circuit 18, and a predetermined voltage is applied to the segment electrodes via the segment electrode drive circuit 10. In addition, a predetermined voltage is applied to the common electrode via the common electrode drive circuit 11.

また、図２に示すように、液晶駆動電源回路１２には、オペアンプ２１が配設され、このオペアンプ２１の電源の正端子には昇圧回路１３が接続されて電圧Ｖｏｕｔが入力され、一方、オペアンプ２１の電源の負端子にはグランドレベルの電圧Ｖｓｓが入力されている。また、オペアンプ２１の電源の正端子と負端子との間には、コンデンサＣ０が接続されている。また、オペアンプ２１の非反転入力端子には、所定電圧Ｖｄが入力されている。また、オペアンプ２１の出力電圧は、各抵抗Ｒ１〜Ｒ５によって構成される分圧回路によって各電圧Ｖ０〜Ｖ４に分圧され、各電圧Ｖ１〜Ｖ４は各バッファ回路Ｂ１〜Ｂ４を介して出力されている。
また、電圧安定回路５には、オペアンプ２１の出力端子、及び各バッファ回路Ｂ１〜Ｂ４の出力端子とグランドレベルとの間に接続される各コンデンサＣ１が配設されている。これにより、各コンデンサＣ１を電圧安定回路５に配設し、ＩＴＯ配線によって液晶駆動回路部３に電気的に接続することができるため、この各コンデンサＣ１の大容量化を容易に行うことができ、各バッファ回路Ｂ１〜Ｂ４の出力端子の供給電流をより安定化させて、液晶表示パネル２の表示品質の更なる向上を図ることができる。 As shown in FIG. 2, the liquid crystal drive power supply circuit 12 is provided with an operational amplifier 21. A voltage booster circuit 13 is connected to the positive terminal of the power supply of the operational amplifier 21, and the voltage Vout is input. The ground level voltage Vss is input to the negative terminal of the power supply 21. A capacitor C0 is connected between the positive terminal and the negative terminal of the power supply of the operational amplifier 21. A predetermined voltage Vd is input to the non-inverting input terminal of the operational amplifier 21. The output voltage of the operational amplifier 21 is divided into voltages V0 to V4 by a voltage dividing circuit constituted by the resistors R1 to R5, and the voltages V1 to V4 are output via the buffer circuits B1 to B4. Yes.
In addition, the voltage stabilizing circuit 5 is provided with capacitors C1 connected between the output terminal of the operational amplifier 21 and the output terminals of the buffer circuits B1 to B4 and the ground level. As a result, each capacitor C1 can be arranged in the voltage stabilizing circuit 5 and electrically connected to the liquid crystal driving circuit unit 3 by ITO wiring, so that the capacity of each capacitor C1 can be easily increased. Further, it is possible to further stabilize the display quality of the liquid crystal display panel 2 by further stabilizing the supply current of the output terminals of the buffer circuits B1 to B4.

また、駆動電圧調整回路４には、オペアンプ２１の出力端子に一端側が電気的に接続される第１帰還抵抗Ｒｂと、この第１帰還抵抗Ｒｂの他端側に接続されて直列回路を構成する第２帰還抵抗Ｒａと、この第１帰還抵抗Ｒｂに並列に接続されるコンデンサＣ２とが配設されている。また、この第２帰還抵抗Ｒａの抵抗値は第１帰還抵抗Ｒｂよりも小さく設定されている。また、オペアンプ２１の反転入力端子は、この第１帰還抵抗Ｒｂと第２帰還抵抗Ｒａとの接続点に接続されている。
これにより、各抵抗Ｒａ、Ｒｂによりオペアンプ２１の反転入力端子に電圧ＶＲが入力された場合には、出力電圧Ｖ０＝ＶＲ×（Ｒａ＋Ｒｂ）／Ｒａとなる。また、タイミング発生回路１８によるコモン電極及びセグメント電極に印可する電圧の切り替えによって発生する出力電圧レベルの変動による高周波成分は、第１帰還抵抗Ｒｂを流れず、並列に接続されたコンデンサＣ２を流れて、該第１帰還抵抗の抵抗値よりも小さい抵抗値の第２帰還抵抗Ｒａを経てグランドレベルに流れるため、オペアンプ２１の反転入力端子に入力する出力電圧レベルの変動の高周波成分を抑制することができる。従って、液晶駆動回路部３と駆動電圧調整回路４及び電圧安定回路５等とのＩＴＯ配線による各抵抗によってインピーダンス抵抗が増加しても、タイミング発生回路１８によって発生する高周波成分によるオペアンプ２１の出力電圧レベルの変動を大幅に抑制し、液晶表示パネル２の表示品質の向上を図ることができる。 Further, the drive voltage adjusting circuit 4 forms a series circuit by being connected to the first feedback resistor Rb whose one end is electrically connected to the output terminal of the operational amplifier 21 and the other end of the first feedback resistor Rb. A second feedback resistor Ra and a capacitor C2 connected in parallel to the first feedback resistor Rb are provided. The resistance value of the second feedback resistor Ra is set to be smaller than that of the first feedback resistor Rb. The inverting input terminal of the operational amplifier 21 is connected to a connection point between the first feedback resistor Rb and the second feedback resistor Ra.
Thus, when the voltage VR is input to the inverting input terminal of the operational amplifier 21 by the resistors Ra and Rb, the output voltage V0 = VR × (Ra + Rb) / Ra. Further, the high frequency component due to the change of the output voltage level generated by the switching of the voltage applied to the common electrode and the segment electrode by the timing generation circuit 18 does not flow through the first feedback resistor Rb but flows through the capacitor C2 connected in parallel. Since the current flows to the ground level through the second feedback resistor Ra having a resistance value smaller than the resistance value of the first feedback resistor, it is possible to suppress the high frequency component of the fluctuation of the output voltage level input to the inverting input terminal of the operational amplifier 21. it can. Therefore, the output voltage of the operational amplifier 21 due to the high-frequency component generated by the timing generation circuit 18 even if the impedance resistance is increased by each resistance of the ITO wiring of the liquid crystal drive circuit unit 3, the drive voltage adjustment circuit 4, the voltage stabilization circuit 5, and the like. The level fluctuation can be greatly suppressed, and the display quality of the liquid crystal display panel 2 can be improved.

次に、本実施例の駆動電圧調整回路４と上記従来例の駆動電圧調整回路１０３とにおける各オペアンプ２１、１２１の出力電圧レベルの変動について、図３に基づいて説明する。図３（Ａ）は本実施例の駆動電圧調整回路４によるオペアンプ２１の出力電圧レベルの変動の一例を示す図で、図３（Ｂ）は上記従来例の駆動電圧調整回路１０３におけるオペアンプ１２１の出力電圧レベルの変動の一例を示す図である。
例えば、図３（Ａ）に示すように、液晶駆動回路部３としてＳａｍｓｕｎｇ製Ｓ６Ｂ０７２４を配設し、駆動電圧調整回路４において、Ｒａ＝４７０ｋΩ、Ｒｂ＝２ＭΩ、Ｃ２＝１０００ｐＦ（１００ｐＦ〜１μＦが望ましい。）とした場合には、オペアンプ２１の出力電圧レベルの変動は、約１７ｍＶ（ピーク値幅）となり、カットオフ周波数は、約８０Ｈｚとなる。
これに対し、図３（Ｂ）に示すように、液晶駆動回路部１０２としてＳａｍｓｕｎｇ製Ｓ６Ｂ０７２４を配設し、駆動電圧調整回路１０３において、Ｒａ＝４７０ｋΩ、Ｒｂ＝２ＭΩとした場合には、オペアンプ２１の出力電圧レベルの変動は、約３０ｍＶ（ピーク値幅）となる。
従って、第１帰還抵抗Ｒｂ＝２ＭΩにコンデンサＣ２＝１０００ｐＦが並列に接続された場合には、液晶駆動回路部３と駆動電圧調整回路４及び電圧安定回路５等とのＩＴＯ配線による各抵抗によってインピーダンス抵抗が増加しても、タイミング発生回路１８によって発生する高周波成分によるオペアンプ２１の出力電圧レベルの変動を約半分に抑制することができ、液晶表示パネル２の表示品質の向上を図ることができる。 Next, fluctuations in the output voltage levels of the operational amplifiers 21 and 121 in the drive voltage adjustment circuit 4 of the present embodiment and the drive voltage adjustment circuit 103 of the conventional example will be described with reference to FIG. FIG. 3A is a diagram showing an example of fluctuations in the output voltage level of the operational amplifier 21 by the drive voltage adjustment circuit 4 of this embodiment, and FIG. 3B is a diagram of the operational amplifier 121 in the drive voltage adjustment circuit 103 of the conventional example. It is a figure which shows an example of the fluctuation | variation of an output voltage level.
For example, as shown in FIG. 3A, a Samsung S6B0724 is provided as the liquid crystal drive circuit unit 3, and Ra = 470 kΩ, Rb = 2 MΩ, and C2 = 1000 pF (100 pF to 1 μF are desirable in the drive voltage adjustment circuit 4. )), The fluctuation of the output voltage level of the operational amplifier 21 is about 17 mV (peak value width), and the cutoff frequency is about 80 Hz.
On the other hand, as shown in FIG. 3B, when an S6B0724 manufactured by Samsung is provided as the liquid crystal drive circuit unit 102 and Ra = 470 kΩ and Rb = 2 MΩ are set in the drive voltage adjustment circuit 103, the operational amplifier 21 The fluctuation of the output voltage level is about 30 mV (peak value width).
Therefore, when the capacitor C2 = 1000 pF is connected in parallel to the first feedback resistor Rb = 2MΩ, the impedance is caused by each resistor by the ITO wiring of the liquid crystal driving circuit unit 3, the driving voltage adjusting circuit 4, the voltage stabilizing circuit 5, and the like. Even if the resistance increases, the fluctuation of the output voltage level of the operational amplifier 21 due to the high frequency component generated by the timing generation circuit 18 can be suppressed to about half, and the display quality of the liquid crystal display panel 2 can be improved.

ここで、各駆動電圧調整回路４、１０３は、駆動電圧調整回路部として機能する。また、コンデンサＣ２は、第１コンデンサとして機能する。また、各抵抗Ｒ１〜Ｒ５及び各バッファ回路Ｂ１〜Ｂ４は、分圧回路を構成する。また、各コンデンサＣ１は、第２コンデンサとして機能する。また、各電圧安定回路５、１０４は、電圧安定回路部として機能する。   Here, the drive voltage adjustment circuits 4 and 103 function as a drive voltage adjustment circuit unit. The capacitor C2 functions as a first capacitor. Moreover, each resistance R1-R5 and each buffer circuit B1-B4 comprise a voltage dividing circuit. Each capacitor C1 functions as a second capacitor. In addition, each of the voltage stabilization circuits 5 and 104 functions as a voltage stabilization circuit unit.

尚、本発明は前記実施例に限定されることはなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形が可能であることは勿論である。   In addition, this invention is not limited to the said Example, Of course, various improvement and deformation | transformation are possible within the range which does not deviate from the summary of this invention.

本実施例に係る液晶表示装置の概略構成を示すブロック回路図である。It is a block circuit diagram which shows schematic structure of the liquid crystal display device which concerns on a present Example. 本実施例に係る液晶表示装置の液晶駆動回路部の複数の液晶駆動用電圧を発生する内部電源回路部の回路構成を示す図である。It is a figure which shows the circuit structure of the internal power supply circuit part which generate | occur | produces the several liquid crystal drive voltage of the liquid crystal drive circuit part of the liquid crystal display device which concerns on a present Example. 本実施例に係る液晶表示装置の内部電源回路の電圧変動の一例を示す図で、（Ａ）は第１帰還抵抗に１０００ｐＦのコンデンサを並列接続した場合を示す図、（Ｂ）は第１帰還抵抗にコンデンサを並列接続しない場合を示す図である。FIG. 4A is a diagram illustrating an example of voltage fluctuations in the internal power supply circuit of the liquid crystal display device according to the present embodiment, where FIG. It is a figure which shows the case where a capacitor | condenser is not connected in parallel with resistance. 従来の液晶表示装置の概略構成を示すブロック回路図である。It is a block circuit diagram which shows schematic structure of the conventional liquid crystal display device. 従来の液晶表示装置の液晶駆動回路部の複数の液晶駆動用電圧を発生する内部電源回路部の回路構成を示す図である。It is a figure which shows the circuit structure of the internal power supply circuit part which generate | occur | produces the several liquid crystal drive voltage of the liquid crystal drive circuit part of the conventional liquid crystal display device. 図５の液晶表示パネル上の配線抵抗を模式的に示す図である。It is a figure which shows typically the wiring resistance on the liquid crystal display panel of FIG.

符号の説明Explanation of symbols

１、１００ 液晶表示装置
２、１０１ 液晶表示パネル
３、１０２ 液晶駆動回路部
４、１０３ 駆動電圧調整回路
５、１０４ 電圧安定回路
１０、１１０ セグメント電極駆動回路
１１、１１１ コモン電極駆動回路
１２、１１２ 液晶駆動電源回路
１３、１１３ 昇圧回路
１５、１１５ 入出力インタフェース
１７、１１７ 表示データＲＡＭ
１８、１１８ タイミング発生回路
Ｒａ 第２帰還抵抗
Ｒｂ 第１帰還抵抗
Ｃ０、Ｃ１、Ｃ２ コンデンサ
Ｒ１〜Ｒ５、Ｒ１０〜Ｒ１７ 抵抗 DESCRIPTION OF SYMBOLS 1,100 Liquid crystal display device 2,101 Liquid crystal display panel 3,102 Liquid crystal drive circuit part 4,103 Drive voltage adjustment circuit 5,104 Voltage stabilization circuit 10,110 Segment electrode drive circuit 11,111 Common electrode drive circuit 12,112 Liquid crystal Drive power supply circuit 13, 113 Booster circuit 15, 115 Input / output interface 17, 117 Display data RAM
18, 118 Timing generation circuit Ra Second feedback resistor Rb First feedback resistor C0, C1, C2 Capacitors R1-R5, R10-R17 Resistors

Claims (2)

セグメント電極及びコモン電極を有する液晶表示パネルと、
前記液晶表示パネルに電気的に接続されると共に、外部電源に電気的に接続されて該液晶表示パネルを駆動する液晶駆動回路部と、
前記液晶駆動回路部に配設されるオペアンプに電気的に接続されて前記液晶表示パネルを駆動する駆動電圧を発生するための複数の抵抗が配設される駆動電圧調整回路部と、
を備え、
前記複数の抵抗は、前記オペアンプの出力端子と反転入力端子との間に電気的に接続される第１帰還抵抗と、
前記反転入力端子とグランドレベルとの間に電気的に接続されて前記第１帰還抵抗よりも抵抗値が小さい第２帰還抵抗と、を含む液晶表示装置において、
前記駆動電圧調整回路部は、前記第１帰還抵抗に並列に接続される第１コンデンサが配設されていることを特徴とする液晶表示装置。 A liquid crystal display panel having a segment electrode and a common electrode;
A liquid crystal driving circuit that is electrically connected to the liquid crystal display panel and is electrically connected to an external power source to drive the liquid crystal display panel;
A driving voltage adjusting circuit unit that is electrically connected to an operational amplifier disposed in the liquid crystal driving circuit unit and includes a plurality of resistors for generating a driving voltage for driving the liquid crystal display panel;
With
The plurality of resistors include a first feedback resistor electrically connected between an output terminal and an inverting input terminal of the operational amplifier;
A liquid crystal display device including a second feedback resistor electrically connected between the inverting input terminal and a ground level and having a resistance value smaller than that of the first feedback resistor;
The liquid crystal display device according to claim 1, wherein the drive voltage adjustment circuit unit includes a first capacitor connected in parallel to the first feedback resistor. 前記液晶駆動回路部は、前記オペアンプによって発生する駆動電圧を分圧して複数の液晶駆動用電圧を発生する分圧回路を有し、
前記液晶駆動回路部に電気的に接続されて前記分圧回路の各出力端子とグランドレベルとの間に接続される複数の第２コンデンサが配設される電圧安定回路部を備えたことを特徴とする請求項１に記載の液晶表示装置。 The liquid crystal driving circuit unit includes a voltage dividing circuit that divides a driving voltage generated by the operational amplifier to generate a plurality of liquid crystal driving voltages.
A voltage stabilizing circuit unit is provided, which is electrically connected to the liquid crystal driving circuit unit and includes a plurality of second capacitors connected between output terminals of the voltage dividing circuit and a ground level. The liquid crystal display device according to claim 1.
JP2005001087A 2005-01-06 2005-01-06 Liquid crystal display Pending JP2006189593A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005001087A JP2006189593A (en) 2005-01-06 2005-01-06 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005001087A JP2006189593A (en) 2005-01-06 2005-01-06 Liquid crystal display

Publications (1)

Publication Number Publication Date
JP2006189593A true JP2006189593A (en) 2006-07-20

Family

ID=36796877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005001087A Pending JP2006189593A (en) 2005-01-06 2005-01-06 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP2006189593A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101903930A (en) * 2007-12-21 2010-12-01 苹果公司 Method and apparatus for providing high speed, low EMI switching circuits
JP2012198440A (en) * 2011-03-23 2012-10-18 Sharp Corp Drive unit and display device
CN103137084A (en) * 2011-12-01 2013-06-05 微创高科有限公司 A driving device and driving method for a liquid crystal display
RU2489756C2 (en) * 2009-05-13 2013-08-10 Шарп Кабушики Каиша Display device
JP2017058578A (en) * 2015-09-18 2017-03-23 ラピスセミコンダクタ株式会社 Display driver

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05122850A (en) * 1991-10-25 1993-05-18 Matsushita Electric Ind Co Ltd Click noise reducer
JPH08184806A (en) * 1994-12-28 1996-07-16 Sharp Corp LCD drive power supply
JP2000292765A (en) * 1999-04-05 2000-10-20 Hitachi Ltd Liquid crystal display
WO2001057839A1 (en) * 2000-02-02 2001-08-09 Seiko Epson Corporation Display driver and display using it
JP2002175049A (en) * 2000-12-06 2002-06-21 Sony Corp Active matrix display device and mobile terminal using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05122850A (en) * 1991-10-25 1993-05-18 Matsushita Electric Ind Co Ltd Click noise reducer
JPH08184806A (en) * 1994-12-28 1996-07-16 Sharp Corp LCD drive power supply
JP2000292765A (en) * 1999-04-05 2000-10-20 Hitachi Ltd Liquid crystal display
WO2001057839A1 (en) * 2000-02-02 2001-08-09 Seiko Epson Corporation Display driver and display using it
JP2002175049A (en) * 2000-12-06 2002-06-21 Sony Corp Active matrix display device and mobile terminal using the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101903930A (en) * 2007-12-21 2010-12-01 苹果公司 Method and apparatus for providing high speed, low EMI switching circuits
JP2011508902A (en) * 2007-12-21 2011-03-17 アップル インコーポレイテッド Method and apparatus for forming a high speed, low EMI switching circuit
US8604717B2 (en) 2007-12-21 2013-12-10 Apple Inc. Method and apparatus for providing high speed, low EMI switching circuits
RU2489756C2 (en) * 2009-05-13 2013-08-10 Шарп Кабушики Каиша Display device
JP2012198440A (en) * 2011-03-23 2012-10-18 Sharp Corp Drive unit and display device
CN103137084A (en) * 2011-12-01 2013-06-05 微创高科有限公司 A driving device and driving method for a liquid crystal display
CN103137084B (en) * 2011-12-01 2015-02-25 微创高科有限公司 A driving device and driving method for a liquid crystal display
JP2017058578A (en) * 2015-09-18 2017-03-23 ラピスセミコンダクタ株式会社 Display driver

Similar Documents

Publication Publication Date Title
JP2007199203A (en) Driving device and its driving method
JP2003348822A (en) Voltage conversion control circuit and method
US20140292409A1 (en) Amplification circuit, source driver, electrooptical device, and electronic device
JP2007034306A (en) Display device driving device and display device including the same
US7724089B2 (en) Amplifying circuit
US20210366939A1 (en) Liquid crystal display device
US20080094129A1 (en) Voltage-booster power supply circuit
TWI512715B (en) A driving circuit for a display panel, a driving module and a display device and a manufacturing method thereof
JP5301344B2 (en) Booster circuit
JP4591907B2 (en) Drive circuit for STN liquid crystal display device
JP6732633B2 (en) Electronic devices and display devices
CN109545123A (en) Voltage compensating circuit, its voltage compensating method, drive system and display device
TW200813927A (en) Thin film transistor liquid crystal display
JP4575542B2 (en) LCD drive circuit
JP2009251016A (en) Display device
JP2006189593A (en) Liquid crystal display
CN221427352U (en) Common-mode voltage generating circuit, touch display driving chip, touch display panel and electronic equipment
US8384634B2 (en) Display with reduced parasitic effects
CN101295470A (en) Gamma voltage output circuit
JP2004343893A (en) Boost circuit
CN106571121B (en) common electrode voltage generating circuit
US20050146225A1 (en) Power circuit applying AC voltage and DC voltage to respective terminals of a capacitor, for outputting AC voltage shifted in accordance with the DC voltage
JP2006018148A (en) Liquid crystal driving apparatus
JP3800187B2 (en) Display driver, electro-optical device, and display driving method
JPH11271711A (en) Power source control circuit for driving liquid crystal

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Effective date: 20070601

Free format text: JAPANESE INTERMEDIATE CODE: A7423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Written amendment

Effective date: 20110107

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A02 Decision of refusal

Effective date: 20110712

Free format text: JAPANESE INTERMEDIATE CODE: A02