[go: up one dir, main page]

JP2006253059A - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
JP2006253059A
JP2006253059A JP2005070727A JP2005070727A JP2006253059A JP 2006253059 A JP2006253059 A JP 2006253059A JP 2005070727 A JP2005070727 A JP 2005070727A JP 2005070727 A JP2005070727 A JP 2005070727A JP 2006253059 A JP2006253059 A JP 2006253059A
Authority
JP
Japan
Prior art keywords
column
electrode
row
column electrode
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2005070727A
Other languages
Japanese (ja)
Inventor
Susumu Ishibashi
将 石橋
Toshihiro Komaki
俊裕 小牧
Hirokazu Hashikawa
広和 橋川
Masaki Yoshinari
正樹 吉成
Yoichi Okumura
陽一 奥村
Yoichi Shintani
庸一 新谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP2005070727A priority Critical patent/JP2006253059A/en
Publication of JP2006253059A publication Critical patent/JP2006253059A/en
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent rising of sustaining discharge voltage in a PDP in which both of paired column electrodes and row electrodes are arranged on a substrate at one side. <P>SOLUTION: A plurality of row electrodes D1 extending in row direction are installed on the inner face side of a front glass substrate 1 which is opposed to a rear substrate 4 through a discharge space, and are covered by a first dielectric layer 2. And a plurality of column electrode pairs (X1, Y1) extending in column direction are installed on the inner face side of this first dielectric layer 2 and are covered by a second dielectric layer 3. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、プラズマディスプレイパネルのパネル構造に関する。   The present invention relates to a panel structure of a plasma display panel.

一般に、三電極型プラズマディスプレイパネル(以下、PDPという)は、放電ガスが封入された放電空間を介して前面ガラス基板と背面ガラス基板が互いに対向するように配置されて、前面ガラス基板の内面側に、対になった行電極が行方向に延びるように互いに平行に配置されてそれぞれ表示ラインを形成する複数の行電極対と、この行電極対を被覆する誘電体層が設けられ、背面ガラス基板の内面側に、列方向に延びる複数の列電極が設けられており、そして、この列電極と行電極対が交差する部分の放電空間にそれぞれ放電セルが形成されて、この各放電セル内に赤,緑,青に色分けされた蛍光体層がそれぞれ形成された構成を備えている。   Generally, a three-electrode plasma display panel (hereinafter referred to as PDP) is arranged such that a front glass substrate and a rear glass substrate are opposed to each other through a discharge space in which a discharge gas is sealed. In addition, a plurality of row electrode pairs that are arranged in parallel to each other so that the paired row electrodes extend in the row direction and each form a display line, and a dielectric layer that covers the row electrode pairs are provided, and a rear glass A plurality of column electrodes extending in the column direction are provided on the inner surface side of the substrate, and discharge cells are respectively formed in the discharge spaces where the column electrodes intersect with the row electrode pairs. In addition, a phosphor layer colored in red, green, and blue is formed.

この三電極型PDPは、先ず、行電極対の一方の行電極と列電極との間で選択的にアドレス放電が発生されて、行電極対を被覆している誘電体層に壁電荷が形成、または、形成されている壁電荷が消去されることによって、入力される映像信号に対応して、誘電体層に壁電荷が形成された放電セル(発光セル)と壁電荷が形成されていない放電セル(非発光セル)とがパネル面に分布される。   In this three-electrode type PDP, first, an address discharge is selectively generated between one row electrode and a column electrode of a row electrode pair, and a wall charge is formed in a dielectric layer covering the row electrode pair. Or, the formed wall charges are erased, so that the wall charges are not formed with the discharge cells (light emitting cells) in which the wall charges are formed in the dielectric layer corresponding to the input video signal. Discharge cells (non-light emitting cells) are distributed on the panel surface.

そして、この後、各発光セルにおいて各行電極対の行電極間でサステイン放電が発生され、このサステイン放電により放電ガス中のキセノンガスから放射される真空紫外線によって発光セルのそれぞれ赤,緑,青に色分けされた蛍光体層が励起されて発光することにより、マトリクス表示による画像の形成が行われるようになっている。   After that, a sustain discharge is generated between the row electrodes of each row electrode pair in each light emitting cell, and the red light emitted from the xenon gas in the discharge gas by the sustain discharge is changed to red, green, and blue, respectively. When the color-coded phosphor layers are excited to emit light, an image is formed by matrix display.

ここで、上記のような前面ガラス基板と背面ガラス基板にそれぞれ電極を形成する三電極型PDPは、製造工程が複雑であるとともに前面ガラス基板と背面ガラス基板の間において電極の位置関係に高い精度が要求されるために、製造コストが高くなり、さらに、各基板に形成される構成要素が多いことも製造コストを上昇させる要因になるという問題を有している。   Here, the three-electrode type PDP in which electrodes are formed on the front glass substrate and the rear glass substrate as described above has a complicated manufacturing process and high accuracy in the positional relationship between the front glass substrate and the rear glass substrate. Therefore, there is a problem that the manufacturing cost is high, and that many components are formed on each substrate is a factor that increases the manufacturing cost.

このため、近年、コストダウンとともに表示画像の高精細化を図るために、行電極対と列電極の双方を一方のガラス基板側に形成する構成のPDPが提案されている。   For this reason, in recent years, a PDP having a configuration in which both row electrode pairs and column electrodes are formed on one glass substrate side has been proposed in order to reduce the cost and increase the definition of the displayed image.

この形式の三電極型PDPは、蛍光体層が形成されるガラス基板と対向する側のガラス基板に、行電極対とこの行電極対に対して直交する向きに延びる列電極が、誘電体層を挟んで二層構造になるように形成されているものである。   In this type of three-electrode type PDP, a row electrode pair and a column electrode extending in a direction orthogonal to the row electrode pair are provided on a glass substrate on the side facing the glass substrate on which the phosphor layer is formed. It is formed so as to have a two-layer structure with a gap in between.

図1は、このような行電極対と列電極の双方を一方の基板側に形成した従来のプラズマディスプレイパネルを示す正面図である。   FIG. 1 is a front view showing a conventional plasma display panel in which both such row electrode pairs and column electrodes are formed on one substrate side.

この図1において、プラズマディスプレイパネルは、図示しない前面ガラス基板の内面側に、それぞれ対になった行電極XとYによって構成される複数の行電極対(X,Y)が行方向に延び列方向に並設されていて、この行電極対が図示しない第1層目の誘電体層によって被覆され、さらに、この第1層目の誘電体層の内面側に、複数の列電極Dの本体部Daが列方向に延び行方向に等間隔に並設されていて、この列電極Dの本体部Daが図示しない第2層目の誘電体層に被覆された構成になっている。   In FIG. 1, a plasma display panel has a plurality of row electrode pairs (X, Y) each composed of a pair of row electrodes X and Y extending in the row direction on the inner surface side of a front glass substrate (not shown). The row electrode pairs are covered with a first dielectric layer (not shown), and the main body of the plurality of column electrodes D is provided on the inner surface side of the first dielectric layer. The portions Da extend in the column direction and are arranged at equal intervals in the row direction, and the main body portion Da of the column electrode D is covered with a second dielectric layer (not shown).

そして、列電極Dの各放電部Dbが、この放電部Dbとの間でアドレス放電を行う行電極対の行電極XまたはYに対向された構成になっている(例えば、特許文献1参照)。   Each discharge portion Db of the column electrode D is configured to face the row electrode X or Y of the row electrode pair that performs address discharge with the discharge portion Db (see, for example, Patent Document 1). .

このような構成のPDPは、行電極対(X,Y)と列電極Dの双方が一方の基板側(上記の例では、前面ガラス基板側)に形成されることによって、製造コストの低廉化を図ることが可能となるが、以下のような新たな問題が発生する。   In the PDP having such a configuration, both the row electrode pair (X, Y) and the column electrode D are formed on one substrate side (in the above example, the front glass substrate side), thereby reducing the manufacturing cost. However, the following new problem occurs.

すなわち、この従来のPDPは、行電極対(X,Y)がこの行電極対を被覆する第1層目の誘電体層と列電極Dを被覆する第2層目の誘電体層の二層の誘電体層を介して放電空間に対向されるので、行電極対(X,Y)を被覆する誘電体層の膜厚が厚くなり、このために、サステイン放電電圧が上昇してしまうという問題が発生する。   That is, in this conventional PDP, the row electrode pair (X, Y) is composed of two layers, a first dielectric layer covering the row electrode pair and a second dielectric layer covering the column electrode D. The dielectric layer covering the row electrode pair (X, Y) increases in thickness because of being opposed to the discharge space via the dielectric layer, and thus the sustain discharge voltage increases. Will occur.

特開平10−321145号公報JP-A-10-32145

この発明は、上記のような従来の一方の基板側に行電極対と列電極の双方が配置されたPDPにおいて発生する問題点を解決することをその技術的課題の一つとしている。   One of the technical problems of the present invention is to solve the problems that occur in the conventional PDP in which both the row electrode pair and the column electrode are arranged on one substrate side as described above.

この発明によるPDPは、上記目的を達成するために、放電空間を介して互いに対向する一対の基板と、この一対の基板のうちの一方の基板側に配置されて行方向に延びるとともに列方向に並設された複数の行電極対および列方向に延びるとともに行方向に並設された複数の列電極と、この行電極対および列電極をそれぞれ被覆する誘電体層とを備え、放電空間内に行電極対および列電極によってそれぞれ放電が行われる複数の単位発光領域がマトリクス状に形成されているプラズマディスプレイパネルにおいて、前記行電極対と列電極が、誘電体層内において基板の厚さ方向に互いに離間した位置に配置されているとともに、行電極対が列電極よりも放電空間側に位置されていることを特徴としている。   In order to achieve the above object, a PDP according to the present invention has a pair of substrates facing each other through a discharge space, and is disposed on one of the pair of substrates and extends in the row direction and in the column direction. A plurality of row electrode pairs arranged side by side and a plurality of column electrodes extending in the column direction and arranged side by side in the row direction; and a dielectric layer covering each of the row electrode pairs and the column electrodes. In the plasma display panel in which a plurality of unit light emitting regions that are respectively discharged by the row electrode pairs and the column electrodes are formed in a matrix, the row electrode pairs and the column electrodes are arranged in the dielectric layer in the thickness direction of the substrate. It is characterized in that it is disposed at a position separated from each other, and the row electrode pair is positioned on the discharge space side with respect to the column electrode.

この発明によるPDPは、放電空間を介して背面ガラス基板に対向される前面ガラス基板の内面側に、列方向に延びる複数の列電極が行方向に並設されて第1誘電体層によって被覆されており、この第1誘電体層の内面側に行方向に延びる複数の行電極対が列方向に並設されて第2誘電体層によって被覆されているPDPをその最良の実施形態としている。   In the PDP according to the present invention, a plurality of column electrodes extending in the column direction are arranged in parallel in the row direction on the inner surface side of the front glass substrate facing the rear glass substrate through the discharge space, and are covered with the first dielectric layer. A PDP in which a plurality of row electrode pairs extending in the row direction on the inner surface side of the first dielectric layer are arranged in the column direction and covered with the second dielectric layer is the best embodiment.

この実施形態によるPDPによれば、従来の行電極対と放電空間との間にこの行電極対を被覆する誘電体層と列電極を被覆する誘電体層の二層の誘電体層が介在されていたPDPと比較して、サステイン放電を行う行電極対を構成する行電極と放電が発生される放電空間との間に介在される誘電体層が、行電極対を被覆する第2誘電体層の一層のみであるので、前面ガラス基板側に行電極対と列電極が配置されることに伴う行電極対と放電空間との間に介在する誘電体層の膜厚の増加がなく、これによって、PDPの駆動時に、行電極対の行電極間でサステイン放電が発生される際に、サステイン放電電圧が上昇する虞が無い。   In the PDP according to this embodiment, two dielectric layers of a dielectric layer covering the row electrode pair and a dielectric layer covering the column electrode are interposed between the conventional row electrode pair and the discharge space. Compared to the PDP that has been used, a second dielectric material in which a dielectric layer interposed between a row electrode constituting a row electrode pair for performing a sustain discharge and a discharge space in which a discharge is generated covers the row electrode pair Since there is only one layer, there is no increase in the thickness of the dielectric layer interposed between the row electrode pair and the discharge space when the row electrode pair and the column electrode are arranged on the front glass substrate side. Thus, when sustain discharge is generated between the row electrodes of the pair of row electrodes during driving of the PDP, there is no possibility that the sustain discharge voltage increases.

図2ないし4は、この発明によるPDPの実施形態における第1実施例を示しており、図2はこの第1実施例におけるPDPを模式的に示す正面図、図3は図2のV1−V1線における断面図,図4は同例の電極が配置された基板を背面側から見た斜視図である。   2 to 4 show a first example of the embodiment of the PDP according to the present invention, FIG. 2 is a front view schematically showing the PDP in the first example, and FIG. 3 is a view of V1-V1 in FIG. FIG. 4 is a perspective view of the substrate on which the electrodes of the same example are arranged as seen from the back side.

この図2ないし4において、表示面を構成する前面ガラス基板1の内面に、列電極D1を構成する帯状の列電極本体部D1aが、複数本、それぞれ列方向に延びるとともに互いに行方向に所要の間隔を開けた状態で並設されている。   2 to 4, on the inner surface of the front glass substrate 1 constituting the display surface, a plurality of strip-like column electrode body portions D1a constituting the column electrode D1 extend in the column direction and are required in the row direction. They are arranged side by side at intervals.

さらに、前面ガラス基板1の内面には、各列電極本体部D1a毎に、それぞれ列電極D1を構成する複数の帯状の列電極放電部D1bが、列電極本体部D1aに沿って等間隔に配置されるとともに、列電極本体部D1aの側部から行方向に沿って一方向(図示の例では右方向)に延びるように列電極本体部D1aと一体的に形成されている。   Further, on the inner surface of the front glass substrate 1, for each column electrode main body D1a, a plurality of strip-shaped column electrode discharge portions D1b constituting the column electrode D1 are arranged at equal intervals along the column electrode main body D1a. At the same time, the column electrode body D1a is formed integrally with the column electrode body D1a so as to extend from the side of the column electrode body D1a in one direction along the row direction (rightward in the illustrated example).

各列電極放電部D1bは、後述する所定位置にそれぞれ位置されている。
そして、前面ガラス基板1の背面に第1誘電体層2が形成されて、この第1誘電体層2によって、列電極D1の列電極本体部D1aと列電極放電部D1bが被覆されている。
Each column electrode discharge part D1b is each located in the predetermined position mentioned later.
And the 1st dielectric material layer 2 is formed in the back surface of the front glass substrate 1, The column electrode main-body part D1a and the column electrode discharge part D1b of the column electrode D1 are coat | covered by this 1st dielectric material layer 2.

この第1誘電体層2の内面には、それぞれが一表示ラインL1を構成する複数の行電極対(X1,Y1)が、それぞれ前面ガラス基板1の行方向(図2の左右方向)に延びるとともに、列方向に互いに等間隔に並ぶように並設されている。   On the inner surface of the first dielectric layer 2, a plurality of row electrode pairs (X1, Y1) each constituting one display line L1 extend in the row direction of the front glass substrate 1 (left and right direction in FIG. 2). In addition, they are juxtaposed so as to be arranged at equal intervals in the column direction.

この行電極対(X1,Y1)を構成する行電極X1は、前面ガラス基板1の行方向に延びる黒色または暗色の金属膜からなる帯状のバス電極X1aと、このバス電極X1aに沿って等間隔に配置されるとともに、バス電極X1aに接続されてこのバス電極X1aから対になっている行電極Y1の方向に突出するITO等からなる略T字形状の透明電極X1bとによって構成されている。   The row electrodes X1 constituting the row electrode pair (X1, Y1) are arranged at regular intervals along the bus electrode X1a with a strip-like bus electrode X1a made of a black or dark metal film extending in the row direction of the front glass substrate 1. And a substantially T-shaped transparent electrode X1b made of ITO or the like that is connected to the bus electrode X1a and protrudes in the direction of the row electrode Y1 paired with the bus electrode X1a.

行電極Y1も同様に、前面ガラス基板1の行方向に延びる黒色または暗色の金属膜からなる帯状のバス電極Y1aと、このバス電極Y1aに沿って等間隔に配置されるとともに、バス電極Y1aに接続されてこのバス電極Y1aから対になっている行電極X1の方向に突出するITO等からなる略T字形状の透明電極Y1bとによって構成されている。   Similarly, the row electrodes Y1 are arranged at equal intervals along the bus electrodes Y1a, and the strip-like bus electrodes Y1a made of a black or dark metal film extending in the row direction of the front glass substrate 1 are arranged on the bus electrodes Y1a. A substantially T-shaped transparent electrode Y1b made of ITO or the like is connected and protrudes in the direction of the row electrode X1 paired with the bus electrode Y1a.

この行電極X1とY1は、前面ガラス基板1の列方向(図2の上下方向)に交互に配列されており、バス電極X1aとY1aに沿って並設された透明電極X1bとY1bのそれぞれの先端幅広部の頂辺が、互いに所要の間隔の放電ギャップg1を介して対向されている。   The row electrodes X1 and Y1 are alternately arranged in the column direction (vertical direction in FIG. 2) of the front glass substrate 1, and each of the transparent electrodes X1b and Y1b arranged in parallel along the bus electrodes X1a and Y1a. The top sides of the wide end portions are opposed to each other via a discharge gap g1 having a predetermined interval.

そして、この行電極対(X1,Y1)と列電極D1は、互いに以下の様な位置関係となるように配置されている。   The row electrode pair (X1, Y1) and the column electrode D1 are arranged so as to have the following positional relationship.

すなわち、各列電極D1の列電極本体部D1aは、行電極X1,Y1のバス電極X1a,Y1aに沿って行方向に等間隔に並ぶ透明電極X1b,Y1bのそれぞれの中間位置に対向する位置にそれぞれ配置され、列電極放電部D1bは、各透明電極X1b,Y1b間の放電ギャップg1の中間位置に対向する位置に位置するように、それぞれ配置されている。   That is, the column electrode main body D1a of each column electrode D1 is located at a position facing each intermediate position of the transparent electrodes X1b and Y1b arranged at equal intervals in the row direction along the bus electrodes X1a and Y1a of the row electrodes X1 and Y1. Each of the column electrode discharge portions D1b is arranged so as to be located at a position opposite to an intermediate position of the discharge gap g1 between the transparent electrodes X1b and Y1b.

そして、第1誘電体層2の背面に第2誘電体層3が形成されて、この第2誘電体層3によって、行電極対(X1,Y1)が被覆されている。   A second dielectric layer 3 is formed on the back surface of the first dielectric layer 2, and the row electrode pair (X1, Y1) is covered with the second dielectric layer 3.

この第2誘電体層3の背面側には、互いに隣接する行電極対(X1,Y1)の背中合わせに位置するバス電極X1aおよびY1aとその間の領域部分に対向する部分に、第2誘電体層3の背面から突出する嵩上げ誘電体層3Aが、バス電極X1a,Y1aに沿って行方向に帯状に延びるように形成されている。   On the back side of the second dielectric layer 3, a second dielectric layer is formed on the portion facing the bus electrodes X1a and Y1a located back to back of the adjacent row electrode pair (X1, Y1) and the region between them. 3 is formed so as to extend in a strip shape in the row direction along the bus electrodes X1a and Y1a.

そして、この第2誘電体層3と嵩上げ誘電体層3Aの背面側には、MgOからなる図示しない保護層が形成されている。   A protective layer (not shown) made of MgO is formed on the back side of the second dielectric layer 3 and the raised dielectric layer 3A.

一方、前面ガラス基板1と放電空間を介して対向される背面ガラス基板4の表示側の面上には、白色の誘電材料によって形成された反射層5が形成されている。   On the other hand, a reflective layer 5 made of a white dielectric material is formed on the display-side surface of the rear glass substrate 4 facing the front glass substrate 1 through the discharge space.

さらに、この反射層5上に、前面ガラス基板1側の行電極X1,Y1のバス電極X1a,Y1aに沿って行方向に等間隔に並ぶ透明電極X1b,Y1bのそれぞれの間の部分に対向する位置において列方向に延びる縦壁6Aと、互いに隣接する行電極対(X1,Y1)の背中合わせに位置するバス電極X1aとY1aおよびその間の領域部分に対向する位置においてそれぞれ行方向に延びる横壁6Bとによって構成される略格子形状の隔壁6が形成されている。   Furthermore, on this reflective layer 5, it opposes the part between each of the transparent electrodes X1b and Y1b arranged at equal intervals in the row direction along the bus electrodes X1a and Y1a of the row electrodes X1 and Y1 on the front glass substrate 1 side. A vertical wall 6A extending in the column direction at the position, and a horizontal wall 6B extending in the row direction at positions facing the bus electrodes X1a and Y1a located in back-to-back positions of the adjacent row electrode pairs (X1, Y1) and the region portion therebetween. A substantially lattice-shaped partition wall 6 is formed.

この隔壁6によって、前面ガラス基板1と背面ガラス基板4との間に形成される放電空間が、各行電極対(X1,Y1)において放電ギャップg1を介して対向されて対になった透明電極X1bとY1bに対向する部分毎に区画されて、それぞれ方形の放電セルC1が形成されている。   A transparent electrode X1b in which a discharge space formed between the front glass substrate 1 and the rear glass substrate 4 is opposed to each other via the discharge gap g1 in each row electrode pair (X1, Y1) by the partition wall 6. A rectangular discharge cell C1 is formed for each of the portions facing Y1b and Y1b.

列電極D1の列電極本体部D1aは、隔壁6の縦壁6Aに対向されている。
そして、放電セルC1に面する隔壁6の縦壁6Aおよび横壁6Bの側面と反射層5の表面には、これらの五つの面を全て覆うように蛍光体層7が形成されており、この蛍光体層7の色は、各放電セルC1毎に赤,緑,青の三原色に色分けされて、この三原色が行方向に順に並ぶように配列されている。
The column electrode body D1a of the column electrode D1 is opposed to the vertical wall 6A of the partition wall 6.
A phosphor layer 7 is formed on the side surfaces of the vertical wall 6A and the horizontal wall 6B of the partition wall 6 facing the discharge cell C1 and the surface of the reflective layer 5 so as to cover all five surfaces. The color of the body layer 7 is divided into three primary colors of red, green, and blue for each discharge cell C1, and the three primary colors are arranged in order in the row direction.

前面ガラス基板1と背面ガラス基板4の間の放電空間内には、キセノン・ガスを含む放電ガスが封入されている。   In the discharge space between the front glass substrate 1 and the back glass substrate 4, a discharge gas containing xenon gas is sealed.

このPDPにおける画像形成は、以下のようにして行われる。
すなわち、一斉リセット期間の後のアドレス期間において、行電極Y1に走査パルスが印加されるとともに、列電極D1の列電極本体部D1aに映像信号の表示データに対応したデータ・パルスが印加されて、この列電極D1の列電極放電部D1bと走査パルスが印加された行電極Y1の透明電極Y1bとの間で選択的にアドレス放電が発生され、これによって、パネル面に、第1誘電体層2および第2誘電体層3に壁電荷が形成されている放電セル(発光セル)C1と、壁電荷が形成されていない放電セル(非発光セル)C1とが分布される。
Image formation in this PDP is performed as follows.
That is, in the address period after the simultaneous reset period, a scan pulse is applied to the row electrode Y1, and a data pulse corresponding to the display data of the video signal is applied to the column electrode body D1a of the column electrode D1, An address discharge is selectively generated between the column electrode discharge portion D1b of the column electrode D1 and the transparent electrode Y1b of the row electrode Y1 to which the scan pulse is applied, whereby the first dielectric layer 2 is formed on the panel surface. Discharge cells (light emitting cells) C1 in which wall charges are formed in the second dielectric layer 3 and discharge cells (non-light emitting cells) C1 in which wall charges are not formed are distributed.

この後、次のサステイン期間において、行電極X1とY1に交互にサステイン・パルスが印加され、第1誘電体層2および第2誘電体層3に壁電荷が形成されている発光セルC1内において、行電極X1とY1の放電ギャップg1を介して互いに対向されている透明電極X1bとY1bの間でサステイン放電が発生され、放電空間内に封入されている放電ガス中のキセノン・ガスから真空紫外線が放射される。   Thereafter, in the next sustain period, a sustain pulse is alternately applied to the row electrodes X1 and Y1, and the wall charges are formed in the first dielectric layer 2 and the second dielectric layer 3 in the light emitting cell C1. A sustain discharge is generated between the transparent electrodes X1b and Y1b facing each other via the discharge gap g1 between the row electrodes X1 and Y1, and vacuum ultraviolet rays are generated from the xenon gas in the discharge gas sealed in the discharge space. Is emitted.

これによって、発光セルC1内のそれぞれ赤,緑,青に色分けされている蛍光体層7が真空紫外線によって励起されて発光することにより、マトリクス表示による画像の形成が行われる。   As a result, the phosphor layer 7 colored in red, green, and blue in the light emitting cell C1 is excited by vacuum ultraviolet rays to emit light, thereby forming an image by matrix display.

上記構成のPDPは、従来の行電極対と放電セルとの間に行電極対を被覆する誘電体層と列電極を被覆する誘電体層の二層の誘電体層が介在されていたPDPと比較して、サステイン放電を行う行電極X1,Y1の透明電極X1b,Y1bと放電が発生される放電セルC1内の空間(放電空間)との間に介在される誘電体層が第2誘電体層3の一層のみであるので、前面ガラス基板1側に行電極対(X1,Y1)と列電極D1が配置されることに伴う透明電極X1b,Y1bと放電セルC1内の空間との間に介在する誘電体層の膜厚の増加がなく、これによって、PDPの駆動時に、行電極X1の透明電極X1bと行電極Y1の透明電極Y1bとの間でサステイン放電が発生される際に、サステイン放電電圧が上昇する虞が無い。   The PDP having the above-described structure is a PDP in which a dielectric layer covering a row electrode pair and a dielectric layer covering a column electrode is interposed between a conventional row electrode pair and a discharge cell. In comparison, the dielectric layer interposed between the transparent electrodes X1b and Y1b of the row electrodes X1 and Y1 that perform the sustain discharge and the space (discharge space) in the discharge cell C1 in which the discharge is generated is the second dielectric. Since there is only one layer 3, between the transparent electrodes X1b, Y1b and the space in the discharge cell C1 when the row electrode pair (X1, Y1) and the column electrode D1 are arranged on the front glass substrate 1 side. There is no increase in the thickness of the intervening dielectric layer, so that a sustain discharge is generated between the transparent electrode X1b of the row electrode X1 and the transparent electrode Y1b of the row electrode Y1 when the PDP is driven. There is no risk of the discharge voltage rising.

さらに、上記構成のPDPによれば、放電ギャップg1の中間位置に対向する位置に列電極D1の列電極放電部D1bが配置されていることによって、透明電極X1bとY1b間に生じる電気力線の一部(放電ギャップ上の誘電体層表面近傍における電気力線)が列電極放電部D1bに引き寄せられて、放電の中心位置において電界が集中するのが抑制されるので、これによって、発光効率が向上される。   Furthermore, according to the PDP having the above-described configuration, the electric field lines generated between the transparent electrodes X1b and Y1b are arranged by disposing the column electrode discharge part D1b of the column electrode D1 at a position facing the intermediate position of the discharge gap g1. Part of the electric field lines in the vicinity of the surface of the dielectric layer on the discharge gap is attracted to the column electrode discharge part D1b, and the electric field is prevented from concentrating at the center position of the discharge. Be improved.

なお、上記においては、放電空間を各放電セルごとに区画する隔壁が縦壁6Aと横壁6Bによって略格子状に形成されている例について説明を行ったが、隔壁は、列方向に延びるストライプ形状にしても良い。   In the above description, the example in which the partition walls that divide the discharge space for each discharge cell are formed in a substantially lattice shape by the vertical walls 6A and the horizontal walls 6B has been described. However, the partition walls have a stripe shape extending in the column direction. Anyway.

図5および6は、この発明によるPDPの実施形態における第2実施例を示しており、図5はこの第2実施例におけるPDPの第1実施例の図3と同じ位置における断面図、図6は同例の電極が配置された基板を背面側から見た斜視図である。   5 and 6 show a second example of the embodiment of the PDP according to the present invention. FIG. 5 is a cross-sectional view of the first example of the PDP in the second example at the same position as FIG. FIG. 3 is a perspective view of the substrate on which the electrode of the same example is disposed as viewed from the back side.

この図5および6において、第1誘電体層2の内面に行電極対(X1,Y1)を被覆する第2誘電体層13が形成され、この第2誘電体層13の列電極D1の列電極放電部D1bに対向する部分に、列電極放電部D1bと平行に列方向に延びる溝部13Bが形成されている。   5 and 6, a second dielectric layer 13 is formed on the inner surface of the first dielectric layer 2 to cover the row electrode pair (X1, Y1), and the column of the column electrode D1 of the second dielectric layer 13 is formed. A groove 13B extending in the column direction in parallel with the column electrode discharge part D1b is formed in a portion facing the electrode discharge part D1b.

この溝部13Bは、図示の例では、第1誘電体層2の内面部分が放電セルC1内に露出される状態で形成されているが、第2誘電体層13の列電極放電部D1bに対向する部分の膜厚を他の部分よりも薄くして第1誘電体層2が放電セルC1内に露出されないようにしても良い。   In the illustrated example, the groove 13B is formed with the inner surface portion of the first dielectric layer 2 exposed in the discharge cell C1, but is opposed to the column electrode discharge portion D1b of the second dielectric layer 13. The thickness of the portion to be made may be made thinner than the other portions so that the first dielectric layer 2 is not exposed in the discharge cell C1.

また、この溝部13Bは、図示の例では、隣接する放電セルC1間において列方向に連続した形態で形成されているが、各放電セルC1毎に独立した形態で形成されるようにしても良い。   Further, in the illustrated example, the groove 13B is formed in a continuous form in the column direction between adjacent discharge cells C1, but may be formed in an independent form for each discharge cell C1. .

他の部分の構成については、前述した第1実施例のPDPとほぼ同様であり、同一の構成部分については、図2ないし4と同一の符号が付されている。   The structure of the other parts is almost the same as the PDP of the first embodiment described above, and the same reference numerals as those in FIGS. 2 to 4 are given to the same parts.

この実施例におけるPDPも、第1実施例のPDPの場合と同様の駆動手順によって画像の形成が行われ、このとき、第1実施例のPDPと同様に、サステイン放電電圧が上昇するのが防止される。   In the PDP in this embodiment, an image is formed by the same driving procedure as that of the PDP in the first embodiment. At this time, as in the PDP in the first embodiment, the sustain discharge voltage is prevented from increasing. Is done.

さらに、上記PDPは、アドレス放電発生時において列電極D1にデータ・パルスが印加された際に、この列電極D1の列電極放電部D1bに対向する部分の誘電体層の膜厚が、第2誘電体層13に形成された溝部13Bによって、第1実施例のPDPの場合と比較して薄くなっている(図示の例では、第1誘電体層2のみの膜厚)ので、列電極D1に印加された電位によって放電セルC1内に形成される電界が強くなり、これによって、行電極Y1の透明電極Y1bとの間で発生されるアドレス放電の放電電圧が低下し、十分なアドレス放電が発生することによって、動作マージンが広くなる。   Further, in the PDP, when a data pulse is applied to the column electrode D1 when the address discharge is generated, the thickness of the dielectric layer of the portion of the column electrode D1 facing the column electrode discharge portion D1b is the second Since the groove 13B formed in the dielectric layer 13 is thinner than the PDP of the first embodiment (in the example shown, only the thickness of the first dielectric layer 2), the column electrode D1 The electric field formed in the discharge cell C1 is strengthened by the potential applied to the first electrode, whereby the discharge voltage of the address discharge generated between the row electrode Y1 and the transparent electrode Y1b is lowered, and sufficient address discharge is performed. Occurrence increases the operating margin.

さらに、上記PDPは、第2誘電体層13の溝部13Bが、列電極D1の列電極放電部D1bに対向する部分にのみ形成されていることによって、図7に示されるように、アドレス放電dが列電極放電部D1bと透明電極Y1bとの間でのみ発生し易くなって誤放電の発生が防止されることにより、放電セルC1の選択性がさらに向上する。   Further, in the PDP, the groove portion 13B of the second dielectric layer 13 is formed only in the portion of the column electrode D1 facing the column electrode discharge portion D1b, so that the address discharge d as shown in FIG. Is easily generated only between the column electrode discharge part D1b and the transparent electrode Y1b, and the occurrence of erroneous discharge is prevented, thereby further improving the selectivity of the discharge cell C1.

図8および9は、この発明によるPDPの実施形態における第3実施例を示しており、図8はこの第3実施例におけるPDPを模式的に示す正面図、図9は図8のV2−V2線における断面図である。   8 and 9 show a third example of the embodiment of the PDP according to the present invention, FIG. 8 is a front view schematically showing the PDP in the third example, and FIG. 9 shows V2-V2 of FIG. It is sectional drawing in a line.

この図8および9において、表示面を構成する前面ガラス基板1の内面に、列電極D2を構成する帯状の列電極本体部D2aが、複数本、それぞれ列方向に延びるとともに互いに行方向に所要の間隔を開けた状態で並設されている。   8 and 9, a plurality of strip-like column electrode body portions D2a constituting the column electrode D2 are provided on the inner surface of the front glass substrate 1 constituting the display surface, each extending in the column direction and required in the row direction. They are arranged side by side at intervals.

さらに、前面ガラス基板1の内面には、各列電極本体部D2a毎に、それぞれ列電極D2を構成する複数の帯状の列電極放電部D2bが、列電極本体部D2aに沿って等間隔に配置されるとともに、列電極本体部D2aの側部から行方向に沿って一方向(図示の例では右方向)に延びるように列電極本体部D2aと一体的に形成されている。   Further, on the inner surface of the front glass substrate 1, a plurality of strip-like column electrode discharge portions D2b constituting the column electrode D2 are arranged at equal intervals along the column electrode main body portion D2a for each column electrode main body portion D2a. In addition, the column electrode body D2a is formed integrally with the column electrode body D2a so as to extend in one direction (right direction in the illustrated example) along the row direction from the side of the column electrode body D2a.

各列電極放電部D2bは、後述する所定位置にそれぞれ位置されている。   Each column electrode discharge part D2b is located in the predetermined position mentioned later, respectively.

そして、前面ガラス基板1の内面に第1誘電体層22が形成されて、この第1誘電体層22によって、列電極D2の列電極本体部D2aと列電極放電部D2bが被覆されている。   A first dielectric layer 22 is formed on the inner surface of the front glass substrate 1, and the column electrode body D2a and the column electrode discharge part D2b of the column electrode D2 are covered with the first dielectric layer 22.

この第1誘電体層22の背面には、それぞれが一表示ラインL2を構成する複数の行電極対(X2,Y2)が、それぞれ前面ガラス基板1の行方向(図8の左右方向)に延びるとともに、列方向に互いに等間隔に並ぶように並設されている。   On the back surface of the first dielectric layer 22, a plurality of row electrode pairs (X2, Y2) each constituting one display line L2 extend in the row direction of the front glass substrate 1 (left and right direction in FIG. 8). In addition, they are juxtaposed so as to be arranged at equal intervals in the column direction.

この行電極対(X2,Y2)を構成する行電極X2は、前面ガラス基板1の行方向に延びる帯状のバス電極X2aと、このバス電極X2aに沿って等間隔に配置されるとともに、バス電極X2aに接続されてこのバス電極X2aから対になっている行電極Y2と反対方向に突出する透明電極X2bとによって構成されている。   The row electrode X2 constituting the row electrode pair (X2, Y2) is disposed at equal intervals along the bus electrode X2a and a strip-like bus electrode X2a extending in the row direction of the front glass substrate 1. A row electrode Y2 connected to X2a and paired with the bus electrode X2a and a transparent electrode X2b projecting in the opposite direction are configured.

行電極Y2も同様に、前面ガラス基板1の行方向に延びる帯状のバス電極Y2aと、このバス電極Y2aに沿って等間隔に配置されるとともに、バス電極Y2aに接続されてこのバス電極Y2aから対になっている行電極X2と反対方向に突出する透明電極Y1bとによって構成されている。   Similarly, the row electrodes Y2 are arranged at regular intervals along the bus electrodes Y2a along with the strip-like bus electrodes Y2a extending in the row direction of the front glass substrate 1, and connected to the bus electrodes Y2a from the bus electrodes Y2a. The row electrode X2 is a pair and the transparent electrode Y1b protrudes in the opposite direction.

この行電極X2とY2は、それぞれのバス電極X2aとY2aとが所要の間隔を開けて互いに平行に配置されているとともに、それぞれの対になっている透明電極X2bとY2bが列方向に並ぶ位置に配置されており、このバス電極X2aとY2aとの間に放電ギャップg2が形成されている。   The row electrodes X2 and Y2 are such that the bus electrodes X2a and Y2a are arranged in parallel with each other at a predetermined interval, and the paired transparent electrodes X2b and Y2b are arranged in the column direction. The discharge gap g2 is formed between the bus electrodes X2a and Y2a.

そして、この行電極対(X2,Y2)と列電極D2は、互いに以下の様な位置関係となるように配置されている。   The row electrode pair (X2, Y2) and the column electrode D2 are arranged so as to have the following positional relationship.

すなわち、各列電極D2の列電極本体部D2aは、行電極X2,Y2のバス電極X2a,Y2aに沿って行方向に等間隔に並ぶ透明電極X2b,Y2bのそれぞれの中間位置に対向する位置に配置され、列電極放電部D2bは、各透明電極Y2bの先端の前方部分に対向する位置に位置するように、それぞれ配置されている。   That is, the column electrode main body D2a of each column electrode D2 is located at a position facing each intermediate position of the transparent electrodes X2b and Y2b aligned at equal intervals in the row direction along the bus electrodes X2a and Y2a of the row electrodes X2 and Y2. The column electrode discharge part D2b is disposed so as to be located at a position facing the front part of the tip of each transparent electrode Y2b.

第1誘電体層22の背面には、第2誘電体層23が形成されて、この第2誘電体層23によって、行電極対(X2,Y2)が被覆されている。   A second dielectric layer 23 is formed on the back surface of the first dielectric layer 22, and the row electrode pair (X 2, Y 2) is covered with the second dielectric layer 23.

そして、この第2誘電体層23の列電極D2の列電極放電部D2bに対向する部分に、列電極放電部D2bと平行に列方向に延びる溝部23Bが形成されている。   A groove 23B extending in the column direction is formed in parallel with the column electrode discharge portion D2b in a portion of the second dielectric layer 23 facing the column electrode discharge portion D2b of the column electrode D2.

この溝部23Bは、図示の例では、第1誘電体層22の内面部分が放電セルC1内に露出される状態で形成されているが、第2誘電体層23の列電極放電部D2bに対向する部分の膜厚を他の部分よりも薄くして第1誘電体層22が放電セルC1内に露出されないようにしても良い。   In the illustrated example, the groove 23B is formed with the inner surface portion of the first dielectric layer 22 exposed in the discharge cell C1, but is opposed to the column electrode discharge portion D2b of the second dielectric layer 23. The thickness of the portion to be made may be made thinner than the other portions so that the first dielectric layer 22 is not exposed in the discharge cell C1.

また、この溝部23Bは、隣接する放電セルC1間において列方向に連続した形態で形成されてもよく、または、各放電セルC1毎に独立した形態で形成されるようにしても良い。   Further, the groove 23B may be formed in a form continuous in the column direction between adjacent discharge cells C1, or may be formed in an independent form for each discharge cell C1.

この第2誘電体層23の背面側には、前面ガラス基板1側から見て、行電極X2の透明電極X2bと列電極D2の列電極放電部D2bとの間の行方向に延びる帯状の領域に対向する部分に、第2誘電体層23の背面から突出する嵩上げ誘電体層23Aが、行方向に帯状に延びるように形成されている。   On the back side of the second dielectric layer 23, a band-like region extending in the row direction between the transparent electrode X2b of the row electrode X2 and the column electrode discharge part D2b of the column electrode D2 when viewed from the front glass substrate 1 side. A raised dielectric layer 23A that protrudes from the back surface of the second dielectric layer 23 is formed in a portion that faces the upper end of the second dielectric layer 23 so as to extend in a strip shape in the row direction.

他の部分の構成については、前述した第1実施例のPDPとほぼ同様であり、同一の構成部分については、図2ないし4と同一の符号が付されている。   The structure of the other parts is almost the same as the PDP of the first embodiment described above, and the same reference numerals as those in FIGS. 2 to 4 are given to the same parts.

上記PDPは、アドレス放電が列電極D2の列電極放電部D2bと行電極Y2の透明電極Y2b間において行われ、サステイン放電が、各行電極対(X2,Y2)の行電極X2のバス電極X2aと行電極Y2のバス電極Y2aとの間で放電ギャップg2を介して行われる。   In the PDP, the address discharge is performed between the column electrode discharge part D2b of the column electrode D2 and the transparent electrode Y2b of the row electrode Y2, and the sustain discharge is performed with the bus electrode X2a of the row electrode X2 of each row electrode pair (X2, Y2). This is performed via the discharge gap g2 between the row electrode Y2 and the bus electrode Y2a.

そして、上記PDPによれば、第1実施例のPDPの場合と同様の駆動手順によって画像の形成が行われ、このとき、第1実施例のPDPと同様に、サステイン放電電圧が上昇するのが防止される。   According to the PDP, an image is formed by the same driving procedure as that of the PDP of the first embodiment. At this time, the sustain discharge voltage rises as in the PDP of the first embodiment. Is prevented.

さらに、上記PDPにおいては、第2誘電体層2の列電極D2の列電極放電部D2bに対向する部分に溝部23Bが形成されていることによって、第2実施例の場合と同様に、アドレス放電の放電電圧が低下して十分なアドレス放電が発生するとともに動作マージンが広くなる。   Further, in the PDP, the groove 23B is formed in the portion of the second dielectric layer 2 opposite to the column electrode discharge portion D2b of the column electrode D2, so that the address discharge is the same as in the second embodiment. The discharge voltage decreases, sufficient address discharge occurs, and the operation margin widens.

なお、上記の実施例においては、第2誘電体層23に溝部23Bが形成されている例が示されているが、溝部は必ずしも形成しなくてもよい。   In the above embodiment, an example in which the groove 23B is formed in the second dielectric layer 23 is shown, but the groove is not necessarily formed.

図10は、この発明の実施形態の第4実施例におけるPDPを模式的に示す正面図である。   FIG. 10 is a front view schematically showing a PDP in the fourth example of the embodiment of the present invention.

この図10において、前述した第3実施例におけるPDPの各行電極がそれぞれバス電極から突出する透明電極を備えていたのに対し、この実施例におけるPDPは、行電極対(X3,Y3)の各行電極X3,Y3が、行方向に延びる帯状のバス電極部のみによって構成され、この行電極X3とY3との間に放電ギャップg2が形成されているとともに、行電極Y3が列電極D2の列電極本体部D2aから突出している列電極放電部D2bに対向されている。   In FIG. 10, each row electrode of the PDP in the third embodiment described above has a transparent electrode protruding from the bus electrode, whereas the PDP in this embodiment has each row of the row electrode pair (X3, Y3). The electrodes X3 and Y3 are constituted only by strip-shaped bus electrode portions extending in the row direction, a discharge gap g2 is formed between the row electrodes X3 and Y3, and the row electrode Y3 is a column electrode of the column electrode D2. It faces the column electrode discharge part D2b protruding from the main body part D2a.

そして、列電極D2が図示しない前面ガラス基板の背面に形成されて第1誘電体層によって被覆され、この第1誘電体層の背面に行電極対(X3,Y3)が形成されて図示しない第2誘電体層によって被覆されている。   The column electrode D2 is formed on the back surface of the front glass substrate (not shown) and is covered with the first dielectric layer, and the row electrode pair (X3, Y3) is formed on the back surface of the first dielectric layer. Covered by two dielectric layers.

他の部分の構成は、第3実施例とほぼ同様であり、同一の構成部分については同一の符号が付されている。   The structure of the other parts is almost the same as that of the third embodiment, and the same reference numerals are given to the same parts.

このPDPにおいても、第1ないし第3実施例の場合と同様に、一方のガラス基板側に行電極対と列電極とが形成されるPDPにおいて、行電極対(X3,Y3)と放電セルC1との間に介在する誘電体層の膜厚が厚くなることがないので、サステイン放電電圧が上昇するのが防止される。   Also in this PDP, as in the first to third embodiments, in the PDP in which the row electrode pair and the column electrode are formed on one glass substrate side, the row electrode pair (X3, Y3) and the discharge cell C1. Therefore, the sustain discharge voltage is prevented from increasing.

さらに、上記PDPは、行電極X3,Y3が帯状のバス電極部のみによって構成されていることによって、電極面積を小さくすることが出来る。   Furthermore, the PDP can reduce the electrode area because the row electrodes X3 and Y3 are constituted only by the strip-like bus electrode portions.

図11は、この発明の実施形態の第5実施例におけるPDPを模式的に示す正面図である。   FIG. 11 is a front view schematically showing a PDP in the fifth example of the embodiment of the present invention.

この図11において、前述した第4実施例におけるPDPの列電極がそれぞれ列方向に延びる列電極本体部とこの列電極本体部から行方向に突出する列電極放電部とによって構成されていたのに対し、この実施例におけるPDPは、列電極D3が、放電セルC1に対向する部分において列方向に延びる帯状の本体部のみによって構成されている。   In FIG. 11, although the column electrodes of the PDP in the fourth embodiment described above are each constituted by a column electrode main body portion extending in the column direction and a column electrode discharge portion projecting in the row direction from the column electrode main body portion. On the other hand, in the PDP in this embodiment, the column electrode D3 is constituted only by a strip-shaped main body portion extending in the column direction at a portion facing the discharge cell C1.

そして、列電極D3が図示しない前面ガラス基板の内面に形成されて第1誘電体層によって被覆され、この第1誘電体層の内面に行電極対(X3,Y3)が形成されて図示しない第2誘電体層によって被覆されている。   The column electrode D3 is formed on the inner surface of the front glass substrate (not shown) and covered with the first dielectric layer, and the row electrode pair (X3, Y3) is formed on the inner surface of the first dielectric layer to form the first electrode (not shown). Covered by two dielectric layers.

他の部分の構成は、第4実施例とほぼ同様であり、同一の構成部分については同一の符号が付されている。   The structure of the other parts is almost the same as that of the fourth embodiment, and the same reference numerals are given to the same parts.

このPDPにおいても、第1ないし第4実施例の場合と同様に、一方のガラス基板側に行電極対と列電極とが形成されるPDPにおいて、行電極対(X3,Y3)と放電セルC1との間に介在する誘電体層の膜厚が厚くなることがないので、サステイン放電電圧が上昇するのが防止される。   Also in this PDP, as in the first to fourth embodiments, in the PDP in which the row electrode pair and the column electrode are formed on one glass substrate side, the row electrode pair (X3, Y3) and the discharge cell C1. Therefore, the sustain discharge voltage is prevented from increasing.

さらに、上記PDPは、行電極X3,Y3が帯状に延びるバス電極部のみによって構成され、列電極D3も帯状に延びる本体部のみによって構成されていることによって、電極面積をさらに小さくすることが出来る。   Further, the PDP is composed of only the bus electrode portions in which the row electrodes X3 and Y3 extend in a strip shape, and the column electrode D3 is also composed only of a main body portion extending in a strip shape, whereby the electrode area can be further reduced. .

従来のPDPの構成を示す正面図である。It is a front view which shows the structure of the conventional PDP. この発明によるPDPの実施形態における第1実施例を示す正面図である。It is a front view which shows the 1st Example in embodiment of PDP by this invention. 図2のV1−V1線における断面図である。It is sectional drawing in the V1-V1 line | wire of FIG. 同実施例の前面ガラス基板側の構成を示す斜視図である。It is a perspective view which shows the structure by the side of the front glass substrate of the Example. この発明によるPDPの実施形態における第2実施例を示す断面図である。It is sectional drawing which shows the 2nd Example in embodiment of PDP by this invention. 同実施例の前面ガラス基板側の構成を示す斜視図である。It is a perspective view which shows the structure by the side of the front glass substrate of the Example. 同実施例におけるアドレス放電の発生状態を示す説明図である。It is explanatory drawing which shows the generation | occurrence | production state of the address discharge in the Example. この発明によるPDPの実施形態における第3実施例を示す正面図である。It is a front view which shows the 3rd Example in embodiment of PDP by this invention. 図8のV2−V2線における断面図である。It is sectional drawing in the V2-V2 line | wire of FIG. この発明によるPDPの実施形態における第4実施例を示す正面図である。It is a front view which shows the 4th Example in embodiment of PDP by this invention. この発明によるPDPの実施形態における第5実施例を示す正面図である。It is a front view which shows the 5th Example in embodiment of PDP by this invention.

符号の説明Explanation of symbols

1 …前面ガラス基板(一方の基板)
2,22 …第1誘電体層(誘電体層)
3,13,23 …第2誘電体層(誘電体層)
4 …背面ガラス基板(他方の基板)
6 …隔壁
6A …縦壁(隔壁)
13B,23B …溝部(凹部)
C1 …放電セル(単位発光領域)
D1,D2,D3 …列電極
D1a,D2a …列電極本体部
D1b,D2b …列電極放電部
X1,Y1,X2,Y2,X3,Y3
…行電極
X1a,Y1a,X2a,Y2a
…バス電極
X1b,Y1b,X2b,Y2b
…透明電極
g1,g2 …放電ギャップ
1 ... Front glass substrate (one substrate)
2, 22 ... 1st dielectric layer (dielectric layer)
3, 13, 23 ... second dielectric layer (dielectric layer)
4 ... Back glass substrate (the other substrate)
6 ... partition wall 6A ... vertical wall (partition wall)
13B, 23B ... Groove (recess)
C1 ... discharge cell (unit emission region)
D1, D2, D3 ... column electrodes D1a, D2a ... column electrode main body D1b, D2b ... column electrode discharge parts X1, Y1, X2, Y2, X3, Y3
... Row electrodes X1a, Y1a, X2a, Y2a
... Bus electrodes X1b, Y1b, X2b, Y2b
... Transparent electrodes g1, g2 ... Discharge gap

Claims (10)

放電空間を介して互いに対向する一対の基板と、この一対の基板のうちの一方の基板側に配置されて行方向に延びるとともに列方向に並設された複数の行電極対および列方向に延びるとともに行方向に並設された複数の列電極と、この行電極対および列電極をそれぞれ被覆する誘電体層とを備え、放電空間内に行電極対および列電極によってそれぞれ放電が行われる複数の単位発光領域がマトリクス状に形成されているプラズマディスプレイパネルにおいて、
前記行電極対と列電極が、誘電体層内において基板の厚さ方向に互いに離間した位置に配置されているとともに、行電極対が列電極よりも放電空間側に位置されていることを特徴とするプラズマディスプレイパネル。
A pair of substrates opposed to each other through the discharge space, a plurality of row electrode pairs arranged on one side of the pair of substrates and extending in the row direction and arranged in parallel in the column direction and in the column direction And a plurality of column electrodes arranged side by side in the row direction and a dielectric layer covering each of the row electrode pairs and the column electrodes, and a plurality of discharges are performed in the discharge space by the row electrode pairs and the column electrodes, respectively. In the plasma display panel in which the unit light emitting areas are formed in a matrix,
The row electrode pair and the column electrode are disposed at positions spaced apart from each other in the thickness direction of the substrate in the dielectric layer, and the row electrode pair is positioned on the discharge space side with respect to the column electrode. Plasma display panel.
前記一方の基板が、表示面を構成する前面基板であり、この前面基板の内面側に形成された誘電体層内において前面基板に近接する位置に列電極が配置され、前面基板から列電極よりも離間した位置に行電極対が配置されている請求項1に記載のプラズマディスプレイパネル。   The one substrate is a front substrate constituting a display surface, and a column electrode is disposed at a position close to the front substrate in a dielectric layer formed on the inner surface side of the front substrate. The plasma display panel according to claim 1, wherein the pair of row electrodes is arranged at a position spaced apart from each other. 前記列電極が前面基板の内面側に形成されて第1誘電体層によって被覆され、行電極対が第1誘電体層の内面側に形成されて第2誘電体層によって被覆されている請求項2に記載のプラズマディスプレイパネル。   The column electrode is formed on the inner surface side of the front substrate and covered with a first dielectric layer, and the row electrode pair is formed on the inner surface side of the first dielectric layer and covered with a second dielectric layer. 3. The plasma display panel according to 2. 前記列電極が、列方向に延びる列電極本体部と、この列電極本体部から単位発光領域毎に延びてそれぞれ単位発光領域に対向される複数の列電極放電部とを有している請求項1に記載のプラズマディスプレイパネル。   The column electrode has a column electrode main body extending in the column direction and a plurality of column electrode discharge portions extending from the column electrode main body for each unit light emitting region and facing each unit light emitting region. 2. The plasma display panel according to 1. 前記列電極の列電極放電部を被覆している部分の誘電体層の基板の厚さ方向の厚さが、誘電体層の他の部分の厚さよりも薄くなっている請求項4に記載のプラズマディスプレイパネル。   5. The thickness of the substrate in the thickness direction of the portion of the dielectric layer covering the column electrode discharge portion of the column electrode is thinner than the thickness of the other portion of the dielectric layer. Plasma display panel. 前記列電極の列電極放電部が列電極本体部から行方向に延びており、この列電極を被覆している誘電体層の列電極放電部に対向する部分に、単位発光領域に面するとともに列電極放電部と平行に延びる凹部が形成されている請求項5に記載のプラズマディスプレイパネル。   The column electrode discharge portion of the column electrode extends in the row direction from the column electrode main body portion, and faces the unit light emitting region at a portion facing the column electrode discharge portion of the dielectric layer covering the column electrode. 6. The plasma display panel according to claim 5, wherein a concave portion extending in parallel with the column electrode discharge portion is formed. 前記列電極が前面基板の内面側に形成されて第1誘電体層によって被覆され、行電極対が第1誘電体層の内面側に形成されて第2誘電体層によって被覆されていて、列電極が、列方向に延びる列電極本体部と、この列電極本体部から単位発光領域毎に延びてそれぞれ単位発光領域に対向される列電極放電部とを有しており、第2誘電体層の列電極放電部に対向する位置に凹部が形成されている請求項2に記載のプラズマディスプレイパネル。   The column electrodes are formed on the inner surface side of the front substrate and covered with the first dielectric layer, and the row electrode pairs are formed on the inner surface side of the first dielectric layer and covered with the second dielectric layer, The electrode has a column electrode main body portion extending in the column direction, and a column electrode discharge portion extending from the column electrode main body portion for each unit light emitting region and facing each unit light emitting region, and a second dielectric layer The plasma display panel according to claim 2, wherein a concave portion is formed at a position facing the column electrode discharge portion. 前記列電極の列電極放電部が、列電極本体部から行電極対の行電極間に形成された放電ギャップの中間位置に対向する位置に向かって延びている請求項4に記載のプラズマディスプレイパネル。   5. The plasma display panel according to claim 4, wherein the column electrode discharge portion of the column electrode extends from the column electrode main body portion to a position facing an intermediate position of a discharge gap formed between the row electrodes of the row electrode pair. . 前記列電極の列電極放電部が、列電極本体部から行電極対のうちの一方の行電極と対向する位置に向かって延びている請求項4に記載のプラズマディスプレイパネル。   The plasma display panel according to claim 4, wherein the column electrode discharge portion of the column electrode extends from the column electrode main body portion toward a position facing one of the row electrode pairs. 前記一対の基板のうちの他方の基板の列電極本体部に対向する位置に、列方向に延びて行方向において隣接する単位発光領域間を区画する隔壁が形成されている請求項4に記載のプラズマディスプレイパネル。   5. The partition wall extending in the column direction and partitioning adjacent unit light emitting regions in the row direction is formed at a position facing the column electrode main body portion of the other substrate of the pair of substrates. Plasma display panel.
JP2005070727A 2005-03-14 2005-03-14 Plasma display panel Abandoned JP2006253059A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005070727A JP2006253059A (en) 2005-03-14 2005-03-14 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005070727A JP2006253059A (en) 2005-03-14 2005-03-14 Plasma display panel

Publications (1)

Publication Number Publication Date
JP2006253059A true JP2006253059A (en) 2006-09-21

Family

ID=37093297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005070727A Abandoned JP2006253059A (en) 2005-03-14 2005-03-14 Plasma display panel

Country Status (1)

Country Link
JP (1) JP2006253059A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852120B1 (en) * 2007-05-31 2008-08-13 삼성에스디아이 주식회사 Plasma display panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852120B1 (en) * 2007-05-31 2008-08-13 삼성에스디아이 주식회사 Plasma display panel

Similar Documents

Publication Publication Date Title
JP2003257321A (en) Plasma display panel
JP2006302866A (en) Plasma display panel
JPH11149874A (en) Plasma display panel
KR20030019053A (en) Plasma display panel
JP2001216903A (en) Plasma display panel
KR20030060764A (en) Plasma display panel
JP2002170492A (en) Plasma display panel
JP2004039578A (en) Plasma display panel
US7038382B2 (en) Plasma display panel with offset discharge electrodes
JP2004342447A (en) Plasma display panel
JP2001155645A (en) Plasma display panel
JP3960813B2 (en) Plasma display panel
JP2006294461A (en) Plasma display panel
JPH11149873A (en) Plasma display panel
JP2005353418A (en) Plasma display panel
JP2006253059A (en) Plasma display panel
JP2006012772A (en) Plasma display panel
JP2006324033A (en) Plasma display panel
JP2006032066A (en) Plasma display panel
JP2006302745A (en) Plasma display panel
JP2006302816A (en) Plasma display panel
JP2008010193A (en) Plasma display panel
JP2007066569A (en) Plasma display panel
JP2006221969A (en) Plasma display panel
JP2006019136A (en) Plasma display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080201

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20081010