[go: up one dir, main page]

JP2006261673A - Bonding pad having metal pad with slot and mesh-type via pattern - Google Patents

Bonding pad having metal pad with slot and mesh-type via pattern Download PDF

Info

Publication number
JP2006261673A
JP2006261673A JP2006071649A JP2006071649A JP2006261673A JP 2006261673 A JP2006261673 A JP 2006261673A JP 2006071649 A JP2006071649 A JP 2006071649A JP 2006071649 A JP2006071649 A JP 2006071649A JP 2006261673 A JP2006261673 A JP 2006261673A
Authority
JP
Japan
Prior art keywords
insulating film
conductive
pattern
bonding pad
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006071649A
Other languages
Japanese (ja)
Other versions
JP2006261673A5 (en
Inventor
Jayoung Choi
慈英 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/327,327 external-priority patent/US20060207790A1/en
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006261673A publication Critical patent/JP2006261673A/en
Publication of JP2006261673A5 publication Critical patent/JP2006261673A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05094—Disposition of the additional element of a plurality of vias at the center of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】スロットが形成された金属パッドとメッシュ型ビアパターンとを有するボンディングパッドを提供する。
【解決手段】本発明に従うボンディングパッド構造は、関連された主要な導電膜パターンの周縁によって限定される領域内部に提供された一つ又はそれ以上の絶縁膜パターン及び／又は導電ビアパターンを含む。このようなパターンは、ボンディングパッド構造の連続する層間に一定した方法でオフセットされて、機械的及び／又は熱的ストレスに関するボンディングパッド構造の抵抗力が増加する。ボンディングパッド構造の接着力が向上されて、ボンディングパッド構造に結合される多様な導電膜及び絶縁膜の分離、分裂、剥離の頻度及びその程度が緩和される。これにより、ボンディングパッド構造の製造でより広範囲の導電性や絶縁性物質を使用できて動作特性及び／又は信頼性をより向上させうる。
【選択図】図２ＡA bonding pad having a metal pad with a slot and a mesh-type via pattern is provided.
A bonding pad structure according to the present invention includes one or more insulating film patterns and / or conductive via patterns provided within a region defined by the perimeter of the associated primary conductive film pattern. Such patterns are offset in a consistent manner between successive layers of the bonding pad structure, increasing the resistance of the bonding pad structure with respect to mechanical and / or thermal stress. The bonding force of the bonding pad structure is improved, and the frequency and degree of separation, splitting, and peeling of various conductive films and insulating films bonded to the bonding pad structure are reduced. Accordingly, a wider range of conductive and insulating materials can be used in the manufacture of the bonding pad structure, and the operating characteristics and / or reliability can be further improved.
[Selection] Figure 2A

Description

本発明は、半導体装置のための特定の構造の配置と製造に係り、より詳しくは、例えば、ボンディングパッドのような特定の多層導電構造の配置と製造に関するものである。   The present invention relates to the placement and manufacture of specific structures for semiconductor devices, and more particularly to the placement and manufacture of specific multilayer conductive structures such as bonding pads.

集積回路を製造することにおいて、ボンディングパッドは、一般に集積された内部回路と外部回路との間を電気的に連結することに使用される。絶縁膜に形成されたボンディングパッドと金属プラグによって、外部回路は集積された内部回路を電気的に連結できる。   In manufacturing integrated circuits, bonding pads are commonly used to electrically connect integrated internal and external circuits. The external circuit can be electrically connected to the integrated internal circuit by the bonding pad and the metal plug formed in the insulating film.

図１は、一般的なボンディングパッド構造の断面を示している。一般的なボンディングパッド構造は、複数の金属パッド（２ａ−２ｄ）、金属パッドの間に形成された複数の層間絶縁膜（３ａ−３ｄ）及び隣接する金属パッドの間に介在された層間絶縁膜を通じて隣接する金属パッドが電気的に連結されるように使用される複数の独立的なコンタクトプラグ（４ａ−４ｃ）を含む。   FIG. 1 shows a cross section of a typical bonding pad structure. A general bonding pad structure includes a plurality of metal pads (2a-2d), a plurality of interlayer insulating films (3a-3d) formed between the metal pads, and an interlayer insulating film interposed between adjacent metal pads. Including a plurality of independent contact plugs (4a-4c) used to electrically connect adjacent metal pads.

図１に示された一般的なボンディングパッド構造は、例えば機械的及び／又は熱的ストレスによる材料の分離及び／又は分裂を含む一定の制限と問題点がある。すなわち、導電配線と金属パッドの間の界面及び／又は金属パッドと隣接した層間絶縁膜の間の界面で界面による材料の分離及び／又は分裂が発生される。また、このような一般構造を製造する過程は、例えばディッシングを含む一定の制限と問題点がある。ディッシングは、金属が絶縁膜を取り囲んだ場合のように堅い材質によって取り囲まれた軟い材質の中心領域から材質が過度に除去されて凹んだ表面を有する領域が生じて、好ましくないように材質が薄くなることを示す。   The general bonding pad structure shown in FIG. 1 has certain limitations and problems including, for example, material separation and / or splitting due to mechanical and / or thermal stress. In other words, material separation and / or splitting occurs at the interface between the conductive wiring and the metal pad and / or the interface between the metal pad and the adjacent interlayer insulating film. Also, the process of manufacturing such a general structure has certain limitations and problems including, for example, dishing. In dishing, the material is excessively removed from the central region of the soft material surrounded by a hard material, as in the case where the metal surrounds the insulating film, resulting in a region having a concave surface, and the material is not preferred. Indicates thinning.

このような短所を有するボンディングパッドの構造を変更するための多様な構造が提案された。例えば、第１の金属膜と第２の金属膜が複数の導電プラグが形成された絶縁膜によって分離されるボンディングパッドがある。又は、堅固であるか、或いはスロットを有するシートから構成された第１の支持膜上や、スロットを有するか、或いは基板配列を有するように構成された第２の支持膜上に交互に配置されたキャッピング層を有するボンディングパッド構造が提案された。   Various structures for changing the structure of the bonding pad having such disadvantages have been proposed. For example, there is a bonding pad in which a first metal film and a second metal film are separated by an insulating film in which a plurality of conductive plugs are formed. Alternatively, it is alternately disposed on a first support film that is rigid or configured from a sheet having slots, or on a second support film that is configured to have slots or a substrate array. A bonding pad structure with a capping layer has been proposed.

本発明の技術的課題は、第１及び第２の支持膜は、相異なる膜に属するスロットに垂直であるが、全体構造の主要なエッジについて平行ではない複数のスロットを有するボンディングパッド構造を提供するところにある。   The technical problem of the present invention is to provide a bonding pad structure in which the first and second support membranes have a plurality of slots that are perpendicular to slots belonging to different membranes but are not parallel to the main edge of the overall structure. There is a place to do.

前述した技術的課題を達成するために本発明に従うボンディングパッド構造は、製造及び組立過程や最終半導体装置の使用で発生する機械的及び／又は熱的ストレスに関する抵抗が増加する。本発明に従うボンディングパッド構造は、ボンディングパッド構造に結合される多様な導電膜や絶縁膜の分離、分裂、剥離に関する抵抗力が増加する。本発明によるボンディングパッド構造は、ボンディングパッド構造の製造による製作性を向上させる。例えば、ディッシングに関する短所補完及び／又はボンディングパッド構造の製造におけるより広範囲の導電性や絶縁性物質を使用でき、その結果、動作特性及び／又は信頼性をより向上させる。   In order to achieve the above technical problem, the bonding pad structure according to the present invention has an increased resistance with respect to mechanical and / or thermal stress generated during the manufacturing and assembly process and use of the final semiconductor device. The bonding pad structure according to the present invention has an increased resistance with respect to separation, splitting, and peeling of various conductive films and insulating films coupled to the bonding pad structure. The bonding pad structure according to the present invention improves the manufacturability by manufacturing the bonding pad structure. For example, a wider range of conductive and insulating materials can be used to compensate for the disadvantages of dishing and / or in the manufacture of bonding pad structures, resulting in better operational characteristics and / or reliability.

前述した技術的課題を達成するために本発明の第１の実施形態によるボンディングパッド構造は、第１の絶縁膜と、第１の絶縁膜に形成され、第１の絶縁膜の延長された部分を取り囲む第１の導電パッドパターンと、第１の導電パッドパターン上に形成された第２の絶縁膜と、第２の絶縁膜を貫通して形成された第１の配列構造を有し、第１の導電パッドパターンと電気的に連結された第１の複数の導電ビアと、第１の複数の導電ビアと電気的に連結され、第２の絶縁膜に形成され、第２の絶縁膜の延長された部分を取り囲む第２の導電パッドパターンと、第２の導電パッドパターン上に形成された第３の絶縁膜と、第３の絶縁膜を貫通して形成された第２の配列構造を有し、第２の導電パッドパターンと電気的に連結された第２の複数の導電ビアと、第２の複数の導電ビアと電気的に連結され、第３の絶縁膜に形成された第３の導電パッドパターンと、を含む。   In order to achieve the above-described technical problem, the bonding pad structure according to the first embodiment of the present invention includes a first insulating film, a first insulating film, and an extended portion of the first insulating film. A first conductive pad pattern surrounding the first conductive pad pattern, a second insulating film formed on the first conductive pad pattern, and a first array structure formed through the second insulating film, A first plurality of conductive vias electrically connected to one conductive pad pattern; and a first plurality of conductive vias electrically connected to the first plurality of conductive vias and formed in a second insulating film; A second conductive pad pattern surrounding the extended portion; a third insulating film formed on the second conductive pad pattern; and a second array structure formed through the third insulating film. And a second plurality of conductors electrically connected to the second conductive pad pattern. Including a via, the second connecting plural and electrically conductive vias, and a third conductive pad patterns formed on the third insulating film.

本発明の第１の実施形態によるボンディングパッド構造は、例えば第１の導電パッドパターンは、複数の第１の絶縁膜が延長された部分を取り囲み、及び／又は第２の導電パッドパターンは、複数の第２の絶縁膜が延長された部分を取り囲むように変形できる。本発明の第１の実施形態によるボンディングパッド構造は、第１の絶縁膜の延長された部分が開放された配列構造を有するように、すなわち導電パッドパターンによって完全に取り囲まれず、及び／又は第２の絶縁膜の延長された部分が開放された配列構造を有するように追加的に変形できる。同様に、第１の絶縁膜の延長された部分は、密閉された配列構造を有するように、すなわち導電パッドパターンによって完全に取り囲まれ、及び／又は第２の絶縁膜の延長された部分が密閉された配列構造を有するように構成できる。   In the bonding pad structure according to the first embodiment of the present invention, for example, the first conductive pad pattern surrounds a portion where the plurality of first insulating films are extended, and / or the second conductive pad pattern includes a plurality of second conductive pad patterns. The second insulating film can be deformed so as to surround the extended portion. The bonding pad structure according to the first embodiment of the present invention has an array structure in which the extended portion of the first insulating film is opened, i.e., is not completely surrounded by the conductive pad pattern, and / or the second structure. The extended portion of the insulating film can be additionally deformed to have an open array structure. Similarly, the extended portion of the first insulating film has a sealed arrangement structure, i.e. completely surrounded by the conductive pad pattern, and / or the extended portion of the second insulating film is sealed. It can be configured to have an arranged structure.

本発明の第１の実施形態によるボンディングパッド構造は、例えば第１の絶縁膜の延長された部分が第１の導電パッド構造の周縁によって限定される面積の１０％程度を含み、及び／又は第２の絶縁膜の延長された部分が第２の導電パッド構造の周縁によって限定される面積の１０％程度であるように追加的に変形できる。   The bonding pad structure according to the first embodiment of the present invention includes, for example, about 10% of the area in which the extended portion of the first insulating film is limited by the peripheral edge of the first conductive pad structure, and / or The extended portion of the second insulating film can be additionally deformed so as to be about 10% of the area defined by the peripheral edge of the second conductive pad structure.

当業者であれば、容易に把握できるように、この関連されたパターンは、導電パッド構造の表面面積と絶縁膜の関連された延長部分の間に実質的にあらゆる好ましい比率を有することができる。例えば、絶縁膜の面積は、全体面積の１５％、２０％、２５％又は５０％程度までを含むことができる。当業者であれば、容易に把握できるように、絶縁膜の相対的面積が縮小されるほど、絶縁膜部分が提供する長所は減少し、ＣＭＰのような工程段階でボンディングパッド構造を製造する過程での損傷可能性が増加する。当業者であれば、容易に把握できるように、絶縁膜部分の相対的な面積が拡大されれば、全体構造の抵抗力が増加し、隣接する導電パッドパターンの間にビア連結部を形成するための面積が縮小される。   As will be readily appreciated by those skilled in the art, this associated pattern can have virtually any preferred ratio between the surface area of the conductive pad structure and the associated extension of the insulating film. For example, the area of the insulating film may include up to about 15%, 20%, 25%, or 50% of the entire area. As a person skilled in the art can easily understand, as the relative area of the insulating film is reduced, the advantages provided by the insulating film portion are reduced, and the process of manufacturing the bonding pad structure in a process step such as CMP. The possibility of damage at increases. As can be easily understood by those skilled in the art, if the relative area of the insulating film portion is enlarged, the resistance of the entire structure increases, and a via connection portion is formed between adjacent conductive pad patterns. Therefore, the area for reducing is reduced.

本発明の第１の実施形態によるボンディングパッド構造は、第１及び第２の絶縁膜の延長された部分が相互補完的なパターンに配置されるようにさらに変形できる。例えば、第１及び第２の延長された絶縁部分によって、第１の延長された絶縁部分に関連された経度軸と第２の延長された絶縁部分に関連された経度軸が絶縁部分の二つセットの間に回転的に、同軸上に、側面的に及び／又は放射状のオフセットを限定できる。例えば、９０度の回転的なオフセットθ、すなわち同様に配列された第１及び第２の延長された絶縁部分の間の実質的に垂直である配置は、連続的なパターン間に垂直に重畳されることを縮小させて、その結果構造の力を増加させる。   The bonding pad structure according to the first embodiment of the present invention can be further modified so that the extended portions of the first and second insulating films are arranged in a mutually complementary pattern. For example, the first and second extended insulating portions cause two of the insulating portions to be the longitude axis associated with the first extended insulating portion and the longitude axis associated with the second extended insulating portion. Rotational, coaxial, lateral and / or radial offset can be defined between sets. For example, a 90 degree rotational offset θ, ie, a substantially vertical arrangement between first and second extended insulating portions arranged in a similar manner, is superimposed vertically between successive patterns. Reducing the fact that it increases the force of the structure.

ここで使用された回転的なオフセットという用語は、移動されるパターンとレファレンスパターンが一般に同一軸を有するか否かに関係なく、一つのパターンが他のパターンに比べて一つの軸について回転された状態を示す。ここで使用された蓄積及び側面的なオフセットという用語は、レファレンスパターンについて、いずれか一つの軸に沿って移動されるパターンがシフティングされることを示す。シフティング時、移動されるパターンのｘとｙの大きさと同じ大きさ、ｘとｙの大きさと同じ縦横比の変化はない。ここで使用された放射状のオフセットという用語は、特に一つの中心点について対称であるパターンと関連して放射状の線に沿って移動されるパターンの相対的な部分をシフティングすることを示す。シフティング時、移動されるパターンの大きさは変化されるが、縦横比の変化はない。本発明の第１の実施形態によるボンディングパッド構造は、第２の絶縁膜の延長された部分に比べて実質的に平行で側面的にオフセットされた方向を有する第１の絶縁膜の延長された部分を含む。ボンディングパッド構造を製造することに使用されるこのような一連のパターンの間のオフセット配置は、第２の複数の導電ビアに対してオフセットされた方向を有するように配列された第１の複数の導電ビアまで拡張される。当業者であれば、容易に把握できるように、連関されたパターンは、一連の導電ビアの間の垂直にオーバーラップされる程度が実質的にあらゆる好ましい範囲も有することができる。例えば、連続的なビアパターンの間で大略９０％の程度にオーバーラップできる。当業者であれば、容易に把握できるように、連続的な導電ビアパターンの連続的なビア表面面積の間のこのような垂直オーバーラップの程度は、相対的なパターン層を調節して好ましく変更でき、例えば７５％、５０％、２５％、１０％、１０％以下や全くオーバーラップされない場合などがありうる。   The term rotational offset used here means that one pattern is rotated about one axis relative to the other, regardless of whether the pattern being moved and the reference pattern generally have the same axis. Indicates the state. As used herein, the terms accumulation and lateral offset indicate that, for a reference pattern, a pattern that is moved along any one axis is shifted. During shifting, there is no change in the same aspect ratio as x and y in the pattern to be moved, and the same aspect ratio as x and y. As used herein, the term radial offset refers to shifting the relative portion of a pattern that is moved along a radial line, particularly in conjunction with a pattern that is symmetric about one center point. During shifting, the size of the moved pattern is changed, but the aspect ratio is not changed. The bonding pad structure according to the first embodiment of the present invention includes an extended first insulating film having a direction that is substantially parallel and laterally offset relative to an extended portion of the second insulating film. Including parts. The offset arrangement between such a series of patterns used to fabricate the bonding pad structure is a first plurality arranged in an offset direction with respect to the second plurality of conductive vias. Extends to conductive vias. As will be readily appreciated by those skilled in the art, the associated patterns can have virtually any preferred range to the extent that they overlap vertically between a series of conductive vias. For example, it is possible to overlap approximately 90% between continuous via patterns. As one skilled in the art can readily ascertain, the degree of such vertical overlap between successive via surface areas of a continuous conductive via pattern is preferably varied by adjusting the relative pattern layers. For example, there may be cases where 75%, 50%, 25%, 10%, 10% or less, or no overlap at all.

本発明の第１の実施形態によるボンディングパッド構造は、以前及び／又は以後の導電ビアパターンについて実質的に平行で側面的にオフセットされる方向に配置された第１及び／又は第２の絶縁膜の延長された部分を含むことができる。ここで、ビアパターンは、絶縁膜の延長された部分のうち互いに隣接するものの間の領域に配置され、このような配置にビアパターンと絶縁膜パターンとの間に垂直的にオーバーラップされることは殆どないか、或いは全くなくなる。絶縁膜パターン及び／又はビアパターンは“メッシュ”や“バスケット”パターンを形成するように配列できる。すなわち、類似しているか、或いは非類似していた材質の連続的なパターンは上から見るとき、回転的に（例えば９０度）オフセットされ／オフセットされるか蓄積に（典型的には、ｘ軸やｙ軸に沿って）オフセットされて、例えば図６Ａや図２Ａと図３のオーバーレイで示されているように連続的なパターンの間に垂直的に重畳される面積が相対的に小さいパターンを形成する。   The bonding pad structure according to the first embodiment of the present invention includes first and / or second insulating films arranged in a direction substantially parallel and laterally offset with respect to previous and / or subsequent conductive via patterns. Can include an extended portion. Here, the via pattern is disposed in a region between adjacent ones of the extended portions of the insulating film, and the via pattern and the insulating film pattern are vertically overlapped in such an arrangement. There is little or no. The insulating film pattern and / or the via pattern can be arranged to form a “mesh” or “basket” pattern. That is, a continuous pattern of similar or dissimilar materials is rotationally offset (eg, 90 degrees) or offset (typically the x-axis) when viewed from above. Offset along the y-axis), for example, a pattern with a relatively small area that is vertically superimposed between successive patterns as shown in the overlays of FIGS. 6A and 2A and FIG. Form.

前述した技術的課題を達成するために本発明の他の実施形態によるボンディングパッド構造は、第１の絶縁膜と、第１の絶縁膜に形成され、第１の絶縁膜の延長された部分を取り囲む第１の導電パッドパターンと、第１の導電パッドパターン上に形成された第２の絶縁膜と、第２の絶縁膜を貫通して形成された第１の配列構造を有し、第１の導電パッドパターンと電気的に連結された第１の複数の導電ビアと、第１の複数の導電ビアと電気的に連結され、第２の絶縁膜に形成された第２の導電パッドパターンと、第２の導電パッドパターン上に形成され、第２の導電パッドパターンの上部面の大部分を露出するパッシベーションパターンと、を含む。   In order to achieve the above-described technical problem, a bonding pad structure according to another embodiment of the present invention includes a first insulating film, a first insulating film, and an extended portion of the first insulating film. A first conductive pad pattern surrounding the first conductive pad pattern; a second insulating film formed on the first conductive pad pattern; and a first array structure formed through the second insulating film; A first plurality of conductive vias electrically connected to the first conductive pad pattern, and a second conductive pad pattern electrically connected to the first plurality of conductive vias and formed in the second insulating film; And a passivation pattern formed on the second conductive pad pattern and exposing most of the upper surface of the second conductive pad pattern.

本発明の第１の実施形態と同様に、本実施形態は、第１の導電パッドパターンが、複数の第１の絶縁膜が延長された部分を取り囲むように配置されるように変形できる。導電パッドパターンは、絶縁膜で一つ又はそれ以上の開放及び／又は閉鎖配列構造を有するように配置できる。本実施形態のボンディングパッド構造は、本発明の第１の実施形態によるボンディングパッド構造の上側で露出される一つ又はそれ以上の改善構造を結合できる。   Similar to the first embodiment of the present invention, this embodiment can be modified such that the first conductive pad pattern is disposed so as to surround a portion where the plurality of first insulating films are extended. The conductive pad pattern may be arranged to have one or more open and / or closed arrangement structures with an insulating film. The bonding pad structure of this embodiment can be combined with one or more improved structures exposed on the upper side of the bonding pad structure according to the first embodiment of the present invention.

本発明は、また本発明に従うボンディングパッド構造を形成することに必要な段階が結合されたウェーハ製造過程の実施形態を含む。本発明の第１の実施形態によるボンディングパッド構造製造方法は、第１の絶縁膜を形成し、第１の絶縁膜の部分を除去して第１の絶縁膜の延長された部分を取り囲む第１のリセスされた導電パッド領域を形成し、第１の導電物質膜を蒸着し、第１の導電物質膜の上部分を除去して第１の絶縁膜が延長された部分を取り囲む第１の導電パッドを形成し、第２の絶縁膜を形成し、第２の絶縁膜の第１の部分を除去して第１の配列構造を有する第１の複数のビア開口部を形成し、第２の絶縁膜の第２の部分を除去して第２の絶縁膜の延長された部分を取り囲む第２のリセスされた導電パッド領域を形成し、第２の導電物質膜を蒸着し、第２の導電物質膜の上部分を除去して第２の絶縁膜の延長された部分を取り囲む第２の導電パッドを形成し、第１の複数の導電ビアが第１及び第２の導電パッドの間に電気的に連結されるようにし、第３の絶縁膜を形成し、第３の絶縁膜の第１の部分を除去して第２の複数のビア開口部を形成し、第３の絶縁膜の第２の部分を除去して第３のリセスされた導電パッド領域を形成し、第３の導電物質膜を蒸着し、第３の導電物質膜の上部分を除去して第３の導電パッドを形成し、第２の複数の導電ビアが第２及び第３の導電パッドの間で電気的に連結されるようにすることを含む。   The present invention also includes embodiments of a wafer manufacturing process that combine the steps necessary to form a bonding pad structure according to the present invention. In the bonding pad structure manufacturing method according to the first embodiment of the present invention, the first insulating film is formed, and the first insulating film portion is removed to surround the extended portion of the first insulating film. Forming a recessed conductive pad region, depositing a first conductive material film, removing an upper portion of the first conductive material film and surrounding a portion where the first insulating film is extended. Forming a pad, forming a second insulating film, removing a first portion of the second insulating film to form a first plurality of via openings having a first arrangement structure; Removing the second portion of the insulating film to form a second recessed conductive pad region surrounding the extended portion of the second insulating film; depositing a second conductive material film; Removing the upper portion of the material film to form a second conductive pad surrounding the extended portion of the second insulating film; A plurality of conductive vias are electrically connected between the first and second conductive pads, a third insulating film is formed, a first portion of the third insulating film is removed, and a first insulating film is removed. Forming a plurality of via openings, removing a second portion of the third insulating film to form a third recessed conductive pad region, depositing a third conductive material film, Forming a third conductive pad by removing the upper portion of the conductive material film so that the second plurality of conductive vias are electrically connected between the second and third conductive pads. Including.

前述したような本発明に従う方法の実施形態は、例えば第２の複数の導電ビアが第１の配列構造を有し、第２の複数の導電ビアが第１の複数の導電ビアに対して回転的に放射状に及び／又は側面的にオフセットされて第１及び第２の導電ビアパターンの間に垂直的にオーバーラップされることが縮小される。本発明に従うボンディングパッド構造の実施形態について前述したことと同様に、第１の絶縁膜の延長された部分は、第２の絶縁膜の延長された部分や連続的な絶縁膜又は他のレファレンス膜から回転的にオフセットされることができる。   An embodiment of the method according to the invention as described above is such that, for example, the second plurality of conductive vias has a first array structure and the second plurality of conductive vias rotate relative to the first plurality of conductive vias. The vertical overlap between the first and second conductive via patterns by being radially and / or laterally offset is reduced. Similar to that described above for the embodiment of the bonding pad structure according to the present invention, the extended portion of the first insulating film may be an extended portion of the second insulating film, a continuous insulating film or other reference film. Can be rotationally offset from.

本発明によるボンディングパッド構造は、ボンディングパッド構造の製造による製作性を向上させる。例えば、ディッシングに関する短所補完及び／又はボンディングパッド構造の製造におけるより広い範囲の導電性や絶縁性物質を使用でき、その結果、動作特性及び／又は信頼性をより向上させうる。   The bonding pad structure according to the present invention improves the manufacturability by manufacturing the bonding pad structure. For example, a wider range of conductive and insulative materials can be used to compensate for the disadvantages associated with dishing and / or the manufacture of bonding pad structures, resulting in better operational characteristics and / or reliability.

以下、添付した図面を参照して本発明の好適な実施形態を詳細に説明する。本発明は、添付した図面を参照して説明することによってより明確に理解できる。このような図面は、以下に詳細に説明される本発明の好適な実施形態がより容易に理解されるように提供されるものであり、このような図面によって本発明が不当に制限的に解釈されてはいけない。特に、図面に示された多様な構成要素の相対的な間隔、位置、大きさ、範囲などは精密なものではなく、誇張されるか、或いは縮小されるか、又はよりよく理解されるように多少変形されたものである。   Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention can be more clearly understood with reference to the accompanying drawings. Such drawings are provided so that the preferred embodiments of the invention described in detail below may be more readily understood, and such drawings are not to be construed as unduly limiting. Do not be. In particular, the relative spacing, position, size, range, etc. of the various components shown in the drawings are not precise and may be exaggerated, reduced, or better understood. Somewhat modified.

当業者であれば、多様な変形に適用されうる構造が図面の数を減らすために省略されたことを容易に把握できることである。当業者であれば、本発明の実施形態と関連して説明されるか、或いは示された多様な工程段階が選択的に／および独立的に本発明の技術的範囲を外れない範囲内で半導体装置を製造することに有用な他の方法に適用できることを容易に把握できる。   Those skilled in the art can easily understand that structures that can be applied to various modifications have been omitted to reduce the number of drawings. Those skilled in the art will appreciate that the various process steps described or shown in connection with the embodiments of the present invention can be selectively and / or independently within the scope of the present invention. It can be easily grasped that it can be applied to other methods useful for manufacturing the device.

本発明は、従来のボンディングパッド構造の問題点を解消する、ビアパターンとスロットを有する金属パッドが結合されたボンディングパッド構造とこのような構造を製造する方法を提供する。   The present invention provides a bonding pad structure in which a metal pattern having a via pattern and a slot is bonded, and a method for manufacturing such a structure, which solve the problems of the conventional bonding pad structure.

図２に示されているように、金属パッド１２０は、基板１００上に形成される。金属パッドは、少なくとも一つのスロット１３０、金属パッドが形成された金属層を貫通して少なくとも部分的に形成された延長された開口部を含み、第１の絶縁膜が第１（又は第Ｎ）金属パッドを覆うように形成される。示されたように、金属パッド１２０に形成された開口部は、一つの延長されたスロット１３０であるが、当業者であれば、開口部は金属パッドの周縁が形成される範囲内で露出された多様な配列構造を有する絶縁領域に適用できることが分かる。   As shown in FIG. 2, the metal pad 120 is formed on the substrate 100. The metal pad includes at least one slot 130, an extended opening formed at least partially through the metal layer in which the metal pad is formed, and the first insulating film is the first (or Nth) film. It is formed so as to cover the metal pad. As shown, the opening formed in the metal pad 120 is an extended slot 130, but those skilled in the art will recognize that the opening is exposed within a range where the periphery of the metal pad is formed. It can be seen that the present invention can be applied to insulating regions having various arrangement structures.

ここで使用された“Ｎ”と“第Ｎ”は、装置製造過程で“Ｎ＋１”や“第Ｎ＋１”の層や構造の以前に形成されて下に配置された層や構造を示す代替可能な変数である。例えば、第Ｎの層が第２の層であれば、第Ｎ＋１の層は第３の層になる。基準になるＮ層の上にある層や下にある層は、Ｎに正の値を足すか、或いは差し引いて容易に示すことができる。   “N” and “Nth” used here are substitutable indicating layers and structures formed before and placed under “N + 1” and “N + 1” layers and structures in the device manufacturing process. Is a variable. For example, if the Nth layer is the second layer, the (N + 1) th layer becomes the third layer. The layers above and below the reference N layer can be easily shown by adding or subtracting a positive value from N.

本発明に従うボンディングパッド構造で形成された各導電“膜”は、少なくとも一つの隣接した導電膜から対応される絶縁膜によって分離され、絶縁膜を貫通して隣接する導電膜を電気的に連結する導電ビアが提供されることを把握できる。   Each conductive “film” formed in the bonding pad structure according to the present invention is separated from at least one adjacent conductive film by a corresponding insulating film, and electrically connects the adjacent conductive films through the insulating film. It can be understood that a conductive via is provided.

導電ビアの数や大きさ及び使用材質は、導電ビアが全体抵抗（Ω）に及ぼす影響と全体ボンディングパッド構造によって流れることができる全体電流によって決定される。同様に、金属パッドの厚さ、材質、大きさは、本発明に従うボンディングパッド構造の全体抵抗に影響を及ぼす。   The number and size of conductive vias and the material used are determined by the influence of the conductive vias on the overall resistance (Ω) and the overall current that can flow through the overall bonding pad structure. Similarly, the thickness, material, and size of the metal pad affects the overall resistance of the bonding pad structure according to the present invention.

一連の第１のビア開口部１４０は、前記層間絶縁膜を貫通して形成されて、金属パッド１２０の表面の部分を露出する。このような第１のビア開口部は、一つ又はそれ以上の導電物質として、例えばアルミニウム、銅及びその合金、チタン、タンタルとタングステンとその窒化物のような他の金属からなったグループから選択された少なくとも一つの導電物質で充填されて第１の金属パッドに関して電気的なコンタクトを形成する。導電及び絶縁物質は、エッチング及び／又は化学機械的研磨（ＣＭＰ）のような少なくとも一つの工程が進行されて追加的な工程に適した相対的に滑らかで平坦な表面を有するようになる。   A series of first via openings 140 are formed through the interlayer insulating film to expose a portion of the surface of the metal pad 120. The first via opening is selected from the group consisting of one or more conductive materials such as aluminum, copper and alloys thereof, titanium, other metals such as tantalum and tungsten and nitrides thereof. Filled with at least one conductive material formed to form an electrical contact with respect to the first metal pad. The conductive and insulating materials have a relatively smooth and flat surface that is suitable for additional processes through at least one process such as etching and / or chemical mechanical polishing (CMP).

半導体装置を製造することにおいて使用される特定の工程によって、第２の金属膜が平坦化した表面に蒸着されて、第１のビア開口部に充填された導電物質の上部面と電気的に連結できる。このような膜は、例えば通常的なフォトリソグラフィと湿式及び／又は乾式エッチング工程を用いてパターニングされてエッチングされ、第２の金属パッドが形成される。第２の金属パッドは、第２の金属パッドで延長された少なくとも一つのスロット２３０を含むことができる。   A second metal film is deposited on the planarized surface and electrically connected to the upper surface of the conductive material filling the first via opening by a specific process used in manufacturing the semiconductor device. it can. Such a film is patterned and etched using, for example, conventional photolithography and wet and / or dry etching processes to form a second metal pad. The second metal pad can include at least one slot 230 extended with the second metal pad.

選択的にダマシン工程を適用でき、ダマシン工程によれば、他の絶縁膜が蒸着され、パターニングされてエッチングされ、第１のビア開口部に提供された導電物質上の領域を含んだ所定の領域が開放される。第２の金属膜が開放領域と絶縁膜の残り部分上に蒸着され、例えばＣＭＰのような工程が進行される。前述した工程でスロットと絶縁膜のエッチングされない部分上の領域のように開口部が限定された範囲ではない領域の金属膜の部分が除去され、第２の金属パッド２２０が形成される。   The damascene process can be selectively applied, and according to the damascene process, another insulating film is deposited, patterned, etched, and a predetermined region including a region on the conductive material provided in the first via opening. Is released. A second metal film is deposited on the open region and the remaining portion of the insulating film, and a process such as CMP is performed. In the above-described process, the metal film portion in a region where the opening is not limited, such as a region on the portion where the slot and the insulating film are not etched, is removed, and the second metal pad 220 is formed.

第１及び第２の金属膜の全ては、単一金属や金属合金で形成されてもよいが、金属膜のうち一つ又はそれ以上は、一つ又はそれ以上の障壁膜が提供されるように化学的に安定した金属、シリサイド又は導電性の窒化物を結合できる。同様に、前述した関連された要素に関する配列構造と特定した半導体装置で電流及び電圧に関する需要によって、一つ又はそれ以上の金属膜は、一連の高温動作で抵抗を増加できるように、例えば窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）のような導電性物質で代替されるか、或いは共に結合して使用できる。   All of the first and second metal films may be formed of a single metal or metal alloy, but one or more of the metal films may be provided with one or more barrier films. A chemically stable metal, silicide, or conductive nitride can be bonded to the substrate. Similarly, one or more metal films, for example tantalum nitride, can be increased in resistance over a series of high temperature operations, depending on the current and voltage demands in the semiconductor device identified and related structure described above. It can be replaced with a conductive material such as (TaN), titanium nitride (TiN), tungsten nitride (WN), or can be combined and used.

しかしながら、大部分の場合にアルミニウム、アルミニウム合金、銅及び／又は銅合金は、少なくとも非常に高い導電膜レベルを有する。しかしながら、銅と銅合金使用時には、例えば金属と窒化金属が組み合わせられたＴａ／ＴａＮのような障壁膜を使用することが総じて好ましい。   However, in most cases, aluminum, aluminum alloys, copper and / or copper alloys have at least very high conductive film levels. However, when using copper and a copper alloy, it is generally preferable to use a barrier film such as Ta / TaN in which a metal and a metal nitride are combined.

第２の金属に形成されたスロット２３０と第２（第Ｎ＋１）の金属パッドと重なる絶縁膜に形成されたビア開口部２４０の特定のパターンは、所定方法でオフセットされて、例えば第１の金属パッドと関連されたスロット１３０とビア開口部１４０に関して一つの軸に沿ってシフトされるか、或いは対称的であるか、互いに補完的な構造を有する。当業者であれば、容易に把握できるように、第１及び第２の金属パッドに関する構造の相対的な配列構造によって所定のオーバーラップを有することを含んで多様な範囲の構造を使用できる。   The specific pattern of the via opening 240 formed in the insulating film overlapping the slot 230 formed in the second metal and the second (N + 1) th metal pad is offset by a predetermined method, for example, the first metal The slots 130 and via openings 140 associated with the pads are shifted along one axis or are symmetrical or have complementary structures. A person skilled in the art can use a wide range of structures including a predetermined overlap depending on the relative arrangement of the structures related to the first and second metal pads.

一旦、第２（第Ｎ＋１）の金属パッド２２０が形成されれば、さらに他の層間絶縁膜が第２の金属パッド２２０上に形成される。一連の第２のビア開口部２４０が層間絶縁膜を貫通して形成されて、金属パッド２２０の表面の部分を露出させる。第２のビア開口部は、一つ又はそれ以上の導電物質で、例えばアルミニウム、銅と合金、チタン、タンタルとタングステンとその窒化物のような他の金属からなったグループから選択された少なくとも一つの導電物質で充填されて第２の金属パッドに関して電気的なコンタクトを形成する。導電及び絶縁物質は、エッチング及び／又は化学機械的研磨（ＣＭＰ）のような少なくとも一つの工程が進行されて追加的な工程に適した相対的に滑らかで平坦な表面を有するようになる。   Once the second (N + 1) th metal pad 220 is formed, another interlayer insulating film is formed on the second metal pad 220. A series of second via openings 240 are formed through the interlayer insulating film to expose portions of the surface of the metal pad 220. The second via opening is at least one selected from the group consisting of one or more conductive materials, eg, other metals such as aluminum, copper and alloys, titanium, tantalum and tungsten and nitrides thereof. Filled with two conductive materials to form an electrical contact with respect to the second metal pad. The conductive and insulating materials have a relatively smooth and flat surface that is suitable for additional processes through at least one process such as etching and / or chemical mechanical polishing (CMP).

半導体装置を製造することにおいて使用される特定の工程によって、第３の金属膜が平坦化した表面に蒸着されて、第２のビア開口部に充填された導電物質の上部面と電気的に連結できる。このような膜は、例えば通常的なフォトリソグラフィと湿式及び／又は乾式エッチング工程を用いてパターニングされてエッチングされ、第３の金属パッドが形成される。   A third metal film is deposited on the planarized surface and electrically connected to the upper surface of the conductive material filling the second via opening by a specific process used in manufacturing the semiconductor device. it can. Such a film is patterned and etched using, for example, conventional photolithography and wet and / or dry etching processes to form a third metal pad.

選択的にダマシン工程を適用でき、ダマシン工程によれば、他の絶縁膜が蒸着され、パターニングされてエッチングされ、第１のビア開口部に提供された導電物質上の領域を含んだ所定の領域が開放される。当業者であれば、容易に把握できるように、金属パッド上に絶縁膜と下部に位置した導電体に関して電気的に連結させるビアを形成する一連の基本工程が反復されて、所望の第Ｎ＋２、第Ｎ＋３の膜を形成できる。   The damascene process can be selectively applied, and according to the damascene process, another insulating film is deposited, patterned, etched, and a predetermined region including a region on the conductive material provided in the first via opening. Is released. As a person skilled in the art can easily grasp, a series of basic steps of forming vias for electrically connecting the insulating film and the underlying conductor on the metal pad are repeated to obtain the desired N + 2, An N + 3th film can be formed.

例えば、第３（又は最終）金属膜を含む一つ又はそれ以上の金属膜が開放領域と絶縁膜が残っている部分に蒸着され、ＣＭＰのような工程が進行されて開口部が限定された領域の範囲に属しない金属膜の部分が除去されて第３の金属パッド３５０が形成される。もし、第３の金属パッド３５０がボンディングパッド構造で最終金属膜であれば、周縁領域が窒化物や他の適切な材質のパッシベーション膜に保護されて、ボンディングパッド構造に関する汚染及び／又は機械的損傷を防止できる。   For example, one or more metal films, including a third (or final) metal film, are deposited on the open area and where the insulating film remains, and a process such as CMP is performed to limit the opening. The portion of the metal film that does not belong to the region is removed to form the third metal pad 350. If the third metal pad 350 has a bonding pad structure and a final metal film, the peripheral region is protected by a passivation film made of nitride or other suitable material, and contamination and / or mechanical damage related to the bonding pad structure. Can be prevented.

図２Ｂは、図２Ａに示されたボンディングパッド構造で第１の金属パッド１２０の表面を横切って提供されたビアアレイ１４０のうちのいずれか一つの部分拡大図である。図２Ｂに示されているように、ビアアレイは、水平セグメント１５０と垂直セグメント１６０及び水平及び垂直セグメントが相互間に接近して開放されない領域１７０を含む。当業者であれば、容易に把握できるように、水平及び垂直のセグメントは、図２Ｂの方向に合わせて便宜上単純に使用されたことであり、必ずしもレファレンス構造の実際の物理的な方向と相互関連性を有する必要はない。   FIG. 2B is a partially enlarged view of any one of the via arrays 140 provided across the surface of the first metal pad 120 in the bonding pad structure shown in FIG. 2A. As shown in FIG. 2B, the via array includes a horizontal segment 150 and a vertical segment 160 and a region 170 where the horizontal and vertical segments are not opened in close proximity to each other. As those skilled in the art can easily grasp, the horizontal and vertical segments are simply used for convenience in the direction of FIG. 2B and do not necessarily correlate with the actual physical direction of the reference structure. It is not necessary to have sex.

図３は、本発明の例示的な実施形態によるボンディングパッド構造の製造で使用できるＮ＋１の金属パッドとＮ＋１のビアパターンの平面図である。図３に示されているように第Ｎ＋１の金属パッド２２０は、少なくとも部分的に金属パッドを通じて延長された複数のスロット２３０とスロットとの間に配置された複数のビアアレイ２４０を含む。   FIG. 3 is a plan view of N + 1 metal pads and N + 1 via patterns that can be used in the manufacture of a bonding pad structure according to an exemplary embodiment of the present invention. As shown in FIG. 3, the (N + 1) th metal pad 220 includes a plurality of slots 230 extending at least partially through the metal pads and a plurality of via arrays 240 disposed between the slots.

図４は、図２Ａと図３に示された第Ｎ及び第Ｎ＋１の金属パッドとビアアレイが結合された本発明に従うボンディングパッド構造の例示的な実施形態の断面図である。図４に示されたように、第Ｎの金属パッド１２０は基板１００上に形成される。製造上使用される特定工程によって、“スロット１３０”は金属膜の蒸着前にパターニングされ、エッチングされた絶縁膜の残余部分で形成できる。前述した上に置かれた金属膜の上部分は、適切なエッチングとＣＭＰ工程によって除去されて絶縁物質膜の表面を露出させ、金属パッド内部に形成された“スロット１３０”が限定される。   FIG. 4 is a cross-sectional view of an exemplary embodiment of a bonding pad structure according to the present invention in which the Nth and N + 1th metal pads and the via array shown in FIGS. 2A and 3 are combined. As shown in FIG. 4, the Nth metal pad 120 is formed on the substrate 100. Depending on the specific process used in manufacturing, the "slot 130" can be formed with the remainder of the insulating film that has been patterned and etched prior to the deposition of the metal film. The upper part of the metal film placed on the above is removed by an appropriate etching and CMP process to expose the surface of the insulating material film, thereby limiting the “slot 130” formed in the metal pad.

選択的に、金属膜が蒸着され、パターニングされてエッチングされ、金属パッドの周縁が限定され、金属パッド１２０の周縁内部に属する領域の一部が除去されながら開放されて“スロット１３０”が形成される。このような開口部又はスロット１３０は、後続の層間絶縁物質を蒸着する過程で絶縁物質で充填できる。   Optionally, a metal film is deposited, patterned and etched to limit the periphery of the metal pad, and a portion of the region belonging to the inside of the periphery of the metal pad 120 is removed and opened to form a “slot 130”. The Such an opening or slot 130 may be filled with an insulating material during a subsequent deposition of an interlayer insulating material.

スロットがどのような方式で形成されるかということに関係なく、スロットは絶縁物質からなった領域を形成し、一般にこのような領域は、その周囲を取り囲む金属に比べてさらに堅くして後続のＣＭＰ工程の間に金属パッド１２０のディッシングを減らすか、或いは発生しないようにする。絶縁物質の超過分は、ＣＭＰ工程で除去されて後続の工程に適した実質的に平らな表面が形成される。   Regardless of how the slot is formed, the slot forms a region made of an insulating material, and such a region is generally more rigid than the surrounding metal and is Reduce or prevent dishing of metal pad 120 during the CMP process. The excess of insulating material is removed in the CMP process to form a substantially flat surface suitable for subsequent processes.

層間絶縁膜が金属パッド１２０の上部面上に蒸着されるか、又は他の方法で形成され、単一のパターン又は一つ又はそれ以上の反復されるパターンに配置された複数のビア１４０が形成されて下に位置した金属パッド表面の一部分を露出させる。このようなビアは、一つ又はそれ以上の導電物質として、例えばアルミニウム、銅およびその合金、チタン、タンタルとタングステンとその窒化物のような他の金属からなったグループから選択された一つ又はそれ以上の導電物質で充填されて金属パッド１２０に関して電気的なコンタクトを形成する。一つ以上の導電物質が使用されるとき、例えば窒化タンタル（ＴａＮ）のような窒化金属薄膜がビアの壁に形成された後、タンタル（Ｔａ）のような金属膜を追加でき、場合によって銅（Ｃｕ）又はアルミニウム（Ａｌ）のように相違した導電物質からなった相違した膜を使用できる。前述した絶縁物質及び導電物質は、エッチング及び／又はＣＭＰ工程のような一つ又はそれ以上の工程が適用されて、追加的な工程に適した相対的に滑らかで平坦な表面を有するようになる。   An interlayer dielectric is deposited or otherwise formed on the top surface of the metal pad 120 to form a plurality of vias 140 arranged in a single pattern or one or more repeated patterns. And exposing a portion of the underlying metal pad surface. Such vias may be one or more conductive materials selected from the group consisting of other metals such as, for example, aluminum, copper and alloys thereof, titanium, tantalum and tungsten and nitrides thereof, or Fill with more conductive material to make electrical contact with the metal pad 120. When more than one conductive material is used, a metal film such as tantalum (Ta) can be added after a metal nitride film such as tantalum nitride (TaN) is formed on the via wall, and optionally copper Different films made of different conductive materials such as (Cu) or aluminum (Al) can be used. The insulating and conductive materials described above may have a relatively smooth and flat surface suitable for additional processes by applying one or more processes such as an etching and / or CMP process. .

図４に示されているように、第Ｎ＋１の金属パッド２２０は、第Ｎのビアアレイ１４０上に形成された層間絶縁膜の上部面に形成される。製造時使用される特定工程によっては、スロット２３０（図４で図示せず）は、前述したスロット１３０と同様に、金属膜の蒸着の前に絶縁物質膜がパターニングされ、エッチングされて残る部分からなるか、或いは金属パッド２２０に形成され、後続の層間絶縁物質の蒸着過程の間に絶縁物質で充填される開口部からなることができる。   As shown in FIG. 4, the (N + 1) th metal pad 220 is formed on the upper surface of the interlayer insulating film formed on the Nth via array 140. Depending on the specific process used at the time of manufacture, the slot 230 (not shown in FIG. 4) may be formed from a portion where the insulating material film is patterned and etched before the metal film is deposited, like the slot 130 described above. Alternatively, it may comprise an opening formed in the metal pad 220 and filled with an insulating material during a subsequent deposition process of the interlayer insulating material.

追加的に、スロット１３０、２３０は、互いに対応されるか、或いは補完的な形態で配列されて二層のスロットが垂直に積層されている領域を減少させるか、或いは除去できる。   In addition, the slots 130, 230 may correspond to each other or may be arranged in a complementary manner to reduce or eliminate the area where the two layers of slots are stacked vertically.

図５Ａ及び図５Ｂに示されているようにスロット１３０、２３０のパターンが交互に配置され、ビアアレイ１４０、２４０が以下に説明したように配置されれば、それによるボンディングパッド構造の全体の機械的強度は向上される。スロットがどのように形成されるかと関係なく、スロットは、絶縁物質からなった領域を形成して後続のＣＭＰ工程の間に金属パッド２２０のディッシングを減らすか、或いは除去する。   If the patterns of slots 130, 230 are alternately arranged as shown in FIGS. 5A and 5B and the via arrays 140, 240 are arranged as described below, the overall mechanical structure of the resulting bonding pad structure Strength is improved. Regardless of how the slot is formed, the slot forms a region of insulating material to reduce or eliminate dishing of the metal pad 220 during subsequent CMP steps.

層間絶縁膜が金属パッド２２０の上部面上に蒸着されるか、又は他の方法で形成され、単一のパターン又は一つ又はそれ以上の反復されるパターンに配置された第Ｎ＋１の複数のビア２４０が形成されて下に位置した金属パッド表面の一部分を露出させる。第Ｎ＋１のビア２４０は、図７Ａ〜図７Ｃに示されているように、第Ｎのビア１４０と互いに対応するか、或いは相補的なパターンに配置され、ビアアレイにおいて、交互の層、或いは一連の連続された層は、図６Ａ、図６Ｂ、図１１、図１２に示されたように、放射状及び／又は軸上の方向にオフセットできる。このようなビア２４０は、一つ又はそれ以上の導電物質として、例えばアルミニウム、銅と合金、チタン、タンタルとタングステンとその窒化物のような他の金属からなったグループから選択された一つ又はそれ以上の導電物質で充填されて金属パッド２２０に関して電気的なコンタクトを形成する。絶縁物質と導電物質は、エッチング及び／又はＣＭＰ工程のような一つ又はそれ以上の工程が適用されて、追加的な工程に適した相対的に滑らかで平坦な表面を有するようになる。   An (N + 1) th plurality of vias are deposited or otherwise formed on the top surface of the metal pad 220 and arranged in a single pattern or one or more repeated patterns. 240 is formed to expose a portion of the underlying metal pad surface. The (N + 1) th vias 240 are arranged in a pattern corresponding to or complementary to the Nth vias 140, as shown in FIGS. 7A to 7C, in the via array. The successive layers can be offset in a radial and / or on-axis direction as shown in FIGS. 6A, 6B, 11 and 12. The via 240 may be one or more conductive materials selected from the group consisting of other metals such as aluminum, copper and alloys, titanium, tantalum and tungsten and nitrides thereof, or the like. Fill with more conductive material to make electrical contact with the metal pad 220. The insulating material and the conductive material are subjected to one or more processes, such as an etching and / or CMP process, to have a relatively smooth and flat surface suitable for additional processes.

現在の説明において、第３のパッドに相当する第Ｎ＋２の金属パッド３５０が第Ｎ＋１の絶縁膜上とビアアレイ２４０上に形成されてボンディングパッド構造で外部の接触される面を提供できる。保護コーティング又はパッシベーション膜が蒸着され、パターニングされてエッチングされ、金属パッド３５０の周辺部分に伸びる保護物質パターン３９５が形成されて典型的なボンディングパッド構造が完成される。ボンディングパッド構造は、三つの分離された金属パッドを有することと説明されたが、当業者であれば、図８に示されているように、追加的な金属パッド３２０、ビアアレイ３４０及び絶縁膜３９０が使用されて変形されたボンディングパッド構造を完成できる。   In the present description, the (N + 2) th metal pad 350 corresponding to the third pad may be formed on the (N + 1) th insulating film and the via array 240 to provide an external contact surface in the bonding pad structure. A protective coating or passivation film is deposited, patterned and etched to form a protective material pattern 395 extending around the periphery of the metal pad 350 to complete a typical bonding pad structure. Although the bonding pad structure has been described as having three separate metal pads, those skilled in the art will recognize additional metal pads 320, via arrays 340, and insulating films 390 as shown in FIG. Can be used to complete a deformed bonding pad structure.

二つの隣接する金属パッド、特に図９に示されているように外部に露出された金属パッド３５０とその真下の金属パッドの間を電気的に連結するため使用される構造と関連して、ビアアレイは単一の大きい導電体３４０´で代替できる。この構造の一つの長所は、ビアアレイを使用する場合に比べて金属パッド３５０とその真下の金属パッドの間における抵抗が減少され、単一ラインに比べて固定又はレール電圧ライン、すなわちＶｇｇとＶｓｓの間の高電流連結構造に適する。図１０に示されているように、本発明の他の実施形態は、さらに少ない層からなる。図１０に示されているように、層間絶縁膜４００が基板１００上に形成される。層間絶縁膜の上部分は、パターニングされてエッチングされてリセスが形成され、リセスに金属又は他の導電物質４１０が、例えばダマシン工程を使用して蒸着できる。   In connection with the structure used to electrically connect between two adjacent metal pads, in particular, the metal pad 350 exposed to the outside as shown in FIG. Can be replaced by a single large conductor 340 '. One advantage of this structure is that the resistance between the metal pad 350 and the metal pad beneath it is reduced compared to using a via array, and a fixed or rail voltage line, ie Vgg and Vss, compared to a single line. Suitable for high current connection structure between. As shown in FIG. 10, another embodiment of the invention consists of fewer layers. As shown in FIG. 10, an interlayer insulating film 400 is formed on the substrate 100. The upper portion of the interlayer insulating film is patterned and etched to form a recess, and a metal or other conductive material 410 can be deposited on the recess using, for example, a damascene process.

ダマシン工程で、一つ層の導電物質膜が蒸着され、その上部分が除去されて以前に形成されたリセスに導電物質の孤立された領域が残るようになる。勿論、前述したように、導電物質は、パターニングされ、第２の層間絶縁膜４５０が蒸着されて導電物質（図示せず）を分離させることができる。   In the damascene process, a layer of conductive material film is deposited, and the upper portion thereof is removed to leave an isolated region of the conductive material in the previously formed recess. Of course, as described above, the conductive material may be patterned and the second interlayer insulating film 450 may be deposited to separate the conductive material (not shown).

一旦、さらに低く位置するか、又は第１の導電物質パターン４１０が形成されれば、第２の層間絶縁膜４５０が導電パターンと第１の層間絶縁物質４２０が拡張された部分が露出された表面上に形成され、ここで第１の層間絶縁物質は、第１の導電物質パターンに形成された“スロット”を充填する。第２の層間絶縁膜４５０がパターニングされ、エッチングされて複数のビア開口部が形成され、複数のビア開口部は、一つ又はそれ以上の十分な導電性を有する導電物質、例えば金属、金属シリサイド及び／又は窒化金属で充填されて導電ビア４３０が形成される。導電ビアは、本明細書で説明されたか、或いは添付された図面で示された多様なパターンを含む多様な範囲の配列構造とパターンに形成でき、それにより十分な導電表面積（そして、これに対応される電流容量）を提供できる。   Once the first conductive material pattern 410 is formed, the second interlayer insulating film 450 is exposed on the surface where the conductive pattern and the first interlayer insulating material 420 are expanded. Formed above, where the first interlayer dielectric material fills the “slots” formed in the first conductive material pattern. The second interlayer insulating film 450 is patterned and etched to form a plurality of via openings, and the plurality of via openings are formed of one or more conductive materials having sufficient conductivity, for example, metal or metal silicide. And / or filled with metal nitride to form conductive vias 430. Conductive vias can be formed in a wide range of array structures and patterns, including various patterns described herein or illustrated in the accompanying drawings, thereby providing a sufficient conductive surface area (and corresponding to this). Current capacity).

第２の層間絶縁膜４５０は、パターニングされ、エッチングされて導電ビア４３０上により広く、より浅い開口部を形成できる。第２又はそれより上に位置する、通常的に金属や金属合金である導電物質膜がパターニングされた第２の層間絶縁膜４５０とその上部分の除去された部分上に形成されて、導電ビア４３０を通じて第１又はそれより低く位置する導電物質パターン４１０と電気的に連結される第２又はそれより高く位置する導電物質パターン４４０が形成される。   The second interlayer insulating film 450 can be patterned and etched to form a wider and shallower opening on the conductive via 430. A conductive material film, typically a metal or metal alloy, located on or above the second layer is formed on the patterned second interlayer insulating film 450 and the removed portion above to form a conductive via. A second or higher conductive material pattern 440 that is electrically connected to the first or lower conductive material pattern 410 through 430 is formed.

窒化膜パターンのような保護パターン４６０が第２の層間絶縁膜４５０の露出された表面部分上に形成され、第２の導電物質パターン４４０の周縁部分にオーバーラップされて機械的損傷及び／又は汚染の危険を減少させる。当業者が容易に把握できるように、追加的な導電物質パターン（図示せず）が層間絶縁膜４００、４５０に結合されて、ボンディングパッド構造が外部回路に連結できる。   A protective pattern 460 such as a nitride film pattern is formed on the exposed surface portion of the second interlayer insulating layer 450 and overlapped with a peripheral portion of the second conductive material pattern 440 to cause mechanical damage and / or contamination. Reduce the risk of As can be easily understood by those skilled in the art, an additional conductive material pattern (not shown) may be coupled to the interlayer insulating layers 400 and 450 to connect the bonding pad structure to an external circuit.

図１１に示されているように、絶縁物質で充填される開口部１３０が形成された導電パッド１２０の上や下に配置される導電ビアパターン１４０、２４０は、相互間に垂直的に一部がオーバーラップされるようにオフセットされる。図１１に示されているように、二つのパターンの間のオフセットは、単一軸に関するものであるが、放射状や又はより複雑なオフセット（図示せず）が使用されてもよい。図１２に示されているように、開口部１３０は、複合的で導電パッド１２０に分離された領域を限定するようにすることができ、分離された領域は、これに対応されるビア構造１４０、２４０と整列される。図１１及び図１２に示されているように、二つのビアパターン１４０、２４０は相互間に一つの方向以上にオフセットされて、垂直的にオーバーラップされる領域２４５の大きさを縮める。   As shown in FIG. 11, the conductive via patterns 140 and 240 disposed above and below the conductive pad 120 having the opening 130 filled with an insulating material are partially perpendicular to each other. Are offset so that they overlap. As shown in FIG. 11, the offset between the two patterns is about a single axis, but radial or more complex offsets (not shown) may be used. As shown in FIG. 12, the opening 130 may be defined as a composite and limited area separated by the conductive pad 120, which is a corresponding via structure 140. , 240. As shown in FIGS. 11 and 12, the two via patterns 140 and 240 are offset from each other by more than one direction to reduce the size of the vertically overlapping region 245.

図１３Ａ〜図１３Ｄは、一つ又はそれ以上のスロット及び／又は開口部１３０が提供された多様な導電パターン１２０を示している。一つ又はそれ以上のスロット及び／又は開口部１３０は、例えば加工性及び／又は信頼性が向上される方式に絶縁物質がボンディングパッド構造に結合されるように作用する。図１４Ａ及び図１４Ｄは対応される開口部１３０ａ、１３０ｂを有する二つの同一なパターン１２０ａ、１２０ｂの単純回転（図１４Ａ〜図１４Ｃは９０度の場合であり、図１４Ｄは４５度の場合）からオーバーラップされる領域を示している。図１４Ａ〜図１４Ｄに示されているように、開口部がオーバーラップされる領域１３５が限定されて対応される絶縁及び／又はビア構造の間に垂直に重畳できる好適な範囲を提供する。   13A-13D illustrate various conductive patterns 120 in which one or more slots and / or openings 130 are provided. The one or more slots and / or openings 130 serve to couple the insulating material to the bonding pad structure in a manner that improves processability and / or reliability, for example. 14A and 14D are from a simple rotation of two identical patterns 120a, 120b with corresponding openings 130a, 130b (FIGS. 14A-14C are for 90 degrees and FIG. 14D is for 45 degrees). The overlapping areas are shown. As shown in FIGS. 14A-14D, the region 135 where the openings overlap is limited to provide a suitable range that can be vertically superimposed between the corresponding insulation and / or via structures.

当業者であれば、容易に把握できるように、金属パッドは知られた多様な方法と材質とを使用して製造できる。銅が主要な導体として使用されるとき、例えば二重ダマシン工程が金属パッドとビアとを形成することに使用できる。銅膜の蒸着の前に、Ｔａ、ＴａＮ又はこれらの結合された障壁層（図示せず）がパッド開口部及び／又はビア開口部に形成できる。逆に、アルミニウム及び／又はアルミニウム合金、例えばアルミニウムとシリコンが主要な導体として使用されるとき、ビアはアルミニウムやタングステンのような他の金属で充填できる。   As those skilled in the art can easily grasp, the metal pad can be manufactured using various known methods and materials. When copper is used as the primary conductor, for example, a double damascene process can be used to form metal pads and vias. Prior to the deposition of the copper film, Ta, TaN or their combined barrier layer (not shown) can be formed in the pad openings and / or via openings. Conversely, when aluminum and / or aluminum alloys, such as aluminum and silicon, are used as the primary conductors, the vias can be filled with other metals such as aluminum or tungsten.

以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施でき、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。したがって、特許請求の範囲は、全ての変形と類似した構造を含むものであり、広く解釈されるべきである。   The preferred embodiments of the present invention have been described above with reference to the accompanying drawings. However, those skilled in the art will recognize other specific forms without changing the technical idea and essential features of the present invention. It should be understood that the preferred embodiments described above are exemplary and not limiting. Accordingly, the claims are to be interpreted broadly, including structures similar to all modifications.

半導体装置を製造するために使用される典型的なボンディングパッド構造の断面図である。1 is a cross-sectional view of a typical bonding pad structure used to manufacture a semiconductor device. 本発明の好適な実施形態によるボンディングパッドの第Ｎの金属パッドと第Ｎのビアパターンの平面図である。FIG. 10 is a plan view of an Nth metal pad and an Nth via pattern of a bonding pad according to a preferred embodiment of the present invention. 図２Ａのビアパターンに関する部分拡大図である。It is the elements on larger scale regarding the via pattern of FIG. 2A. 本発明の好適な実施形態によるボンディングパッドの第Ｎ＋１の金属パッドと第Ｎ＋１のビアパターンの平面図である。FIG. 10 is a plan view of an (N + 1) th metal pad and an (N + 1) th via pattern of a bonding pad according to a preferred embodiment of the present invention. 図２及び図３にそれぞれ示された第Ｎ及び第Ｎ＋１の金属パッドと第Ｎ及び第Ｎ＋１のビアパターンが全て示された、本発明の実施形態によるボンディングパッド構造のＡ−Ａ´ラインに沿った断面図である。Along the AA ′ line of the bonding pad structure according to the embodiment of the present invention, in which all the Nth and N + 1th metal pads and the Nth and N + 1th via patterns shown in FIGS. 2 and 3 are shown, respectively. FIG. それぞれ隣接する金属パッドの複数のスロットが実質的に垂直な方向に配置された第Ｎ及び第Ｎ＋１の金属パッドに関する実施形態の平面図である。FIG. 6 is a plan view of an embodiment relating to the Nth and N + 1th metal pads, each having a plurality of slots of adjacent metal pads arranged in a substantially vertical direction. それぞれ隣接する金属パッドの複数のスロットが実質的に垂直な方向に配置された第Ｎ及び第Ｎ＋１の金属パッドに関する実施形態の平面図である。FIG. 6 is a plan view of an embodiment relating to the Nth and N + 1th metal pads, each having a plurality of slots of adjacent metal pads arranged in a substantially vertical direction. 一般に水平軸に沿って相互間にオフセットされて各自の領域とオーバーラップされた領域（クロスハッチングされる）とを有するようになった、隣接するビアアレイのオフセット整列に関する実施形態の平面図である。FIG. 6 is a plan view of an embodiment for an offset alignment of adjacent via arrays, generally offset from one another along a horizontal axis, to have their own regions and overlapping regions (cross-hatched). 一般に対角線方向の軸に沿って相互間にオフセットされて各自の領域とオーバーラップされた領域（クロスハッチングされる）とを有するようになった、隣接するビアアレイのオフセット整列に関する実施形態の平面図である。FIG. 5 is a plan view of an embodiment relating to offset alignment of adjacent via arrays, generally having their own and overlapping regions (cross-hatched) offset from one another along a diagonal axis. is there. 連続的な金属パッド又は他の導電物質の間のコンタクトを形成するために使用されるビアパターンに関する多様な実施形態の平面図である。FIG. 6 is a plan view of various embodiments for via patterns used to form contacts between continuous metal pads or other conductive materials. 連続的な金属パッド又は他の導電物質の間のコンタクトを形成するために使用されるビアパターンに関する多様な実施形態の平面図である。FIG. 6 is a plan view of various embodiments for via patterns used to form contacts between continuous metal pads or other conductive materials. 連続的な金属パッド又は他の導電物質の間のコンタクトを形成するために使用されるビアパターンに関する多様な実施形態の平面図である。FIG. 6 is a plan view of various embodiments for via patterns used to form contacts between continuous metal pads or other conductive materials. 本発明の実施形態によるボンディングパッド構造の断面図である。1 is a sectional view of a bonding pad structure according to an embodiment of the present invention. 本発明の一実施形態によるボンディングパッド構造に係り、広く形成されたビアパターンを有する最終金属パッド又は上に位置した金属パッドの断面図である。FIG. 4 is a cross-sectional view of a final metal pad having a widely-formed via pattern or a metal pad positioned thereon according to a bonding pad structure according to an embodiment of the present invention; 本発明の一実施形態によるボンディングパッド構造の断面図である。1 is a cross-sectional view of a bonding pad structure according to an embodiment of the present invention. より複雑なスロット構造とオフセットビアアレイとを有する本発明の実施形態によるボンディングパッド構造の平面図である。FIG. 6 is a plan view of a bonding pad structure according to an embodiment of the present invention having a more complex slot structure and offset via array. より複雑なスロット構造とオフセットビアアレイとを有する本発明の他の実施形態によるボンディングパッド構造の平面図である。FIG. 6 is a plan view of a bonding pad structure according to another embodiment of the present invention having a more complicated slot structure and offset via array. 多様な開放されたスロットと閉鎖スロット構造を有する本発明に従うボンディングパッド構造のそれぞれで導電パターン膜の多様な実施形態の平面図である。FIG. 5 is a plan view of various embodiments of a conductive pattern film in each of the bonding pad structures according to the present invention having various open and closed slot structures. 多様な開放されたスロットと閉鎖スロット構造を有する本発明に従うボンディングパッド構造のそれぞれで導電パターン膜の多様な実施形態の平面図である。FIG. 5 is a plan view of various embodiments of a conductive pattern film in each of the bonding pad structures according to the present invention having various open and closed slot structures. 多様な開放されたスロットと閉鎖スロット構造を有する本発明に従うボンディングパッド構造のそれぞれで導電パターン膜の多様な実施形態の平面図である。FIG. 5 is a plan view of various embodiments of a conductive pattern film in each of the bonding pad structures according to the present invention having various open and closed slot structures. 多様な開放されたスロットと閉鎖スロット構造を有する本発明に従うボンディングパッド構造のそれぞれで導電パターン膜の多様な実施形態の平面図である。FIG. 5 is a plan view of various embodiments of a conductive pattern film in each of the bonding pad structures according to the present invention having various open and closed slot structures. 図１３Ａに示されたそれぞれの導電パターン膜の二つ層が積層され、相互間に回転的にオフセットされて導電パターンに提供された開口部の間に多様な垂直オーバーラップが限定される、多様な実施形態に関する平面図である。Two layers of each conductive pattern film shown in FIG. 13A are stacked, and various vertical overlaps are defined between the openings provided in the conductive pattern by being rotationally offset between each other. It is a top view regarding an embodiment. 図１３Ｂに示されたそれぞれの導電パターン膜の二つ層が積層され、相互間に回転的にオフセットされて導電パターンに提供された開口部の間に多様な垂直オーバーラップが限定される、多様な実施形態に関する平面図である。Two layers of each conductive pattern film shown in FIG. 13B are stacked, and various vertical overlaps are defined between openings provided in the conductive pattern by being rotationally offset between each other. It is a top view regarding an embodiment. 図１３Ｃに示されたそれぞれの導電パターン膜の二つ層が積層され、相互間に回転的にオフセットされて導電パターンに提供された開口部の間に多様な垂直オーバーラップが限定される、多様な実施形態に関する平面図である。Two layers of each conductive pattern film shown in FIG. 13C are stacked, and various vertical overlaps are defined between openings provided in the conductive pattern by being rotationally offset between each other. It is a top view regarding an embodiment. 図１３Ｄに示されたそれぞれの導電パターン膜の二つ層が積層され、相互間に回転的にオフセットされて導電パターンに提供された開口部の間に多様な垂直オーバーラップが限定される、多様な実施形態に関する平面図である。Two layers of each conductive pattern film shown in FIG. 13D are stacked, and various vertical overlaps are defined between openings provided in the conductive pattern by being rotationally offset between each other. It is a top view regarding an embodiment.

符号の説明Explanation of symbols

１００ 基板
１２０、２２０、３５０ 金属パッド
１３０、２３０ スロット
１４０、２４０ ビア開口部
１５０、１６０ セグメント 100 substrate 120, 220, 350 metal pad 130, 230 slot 140, 240 via opening 150, 160 segment

Claims (24)

第１の絶縁膜と、
前記第１の絶縁膜に形成され、前記第１の絶縁膜の延長された部分を取り囲む第１の導電パッドパターンと、
前記第１の導電パッドパターン上に形成された第２の絶縁膜と、
前記第２の絶縁膜を貫通して形成された第１の配列構造を有し、前記第１の導電パッドパターンと電気的に連結された第１の複数の導電ビアと、
前記第１の複数の導電ビアと電気的に連結され、前記第２の絶縁膜に形成され、前記第２の絶縁膜の延長された部分を取り囲む第２の導電パッドパターンと、
前記第２の導電パッドパターン上に形成された第３の絶縁膜と、
前記第３の絶縁膜を貫通して形成された第２の配列構造を有し、前記第２の導電パッドパターンと電気的に連結された第２の複数の導電ビアと、
前記第２の複数の導電ビアと電気的に連結され、前記第３の絶縁膜に形成された第３の導電パッドパターンと、を含むことを特徴とするボンディングパッド構造。 A first insulating film;
A first conductive pad pattern formed on the first insulating film and surrounding an extended portion of the first insulating film;
A second insulating film formed on the first conductive pad pattern;
A plurality of first conductive vias having a first arrangement structure formed through the second insulating film and electrically connected to the first conductive pad pattern;
A second conductive pad pattern electrically connected to the first plurality of conductive vias, formed in the second insulating film and surrounding an extended portion of the second insulating film;
A third insulating film formed on the second conductive pad pattern;
A second plurality of conductive vias having a second arrangement structure formed through the third insulating film and electrically connected to the second conductive pad pattern;
A bonding pad structure comprising: a third conductive pad pattern electrically connected to the second plurality of conductive vias and formed in the third insulating film. 前記第１の配列構造と前記第２の配列構造は、実質的に同一であることを特徴とする請求項１に記載のボンディングパッド構造。   The bonding pad structure according to claim 1, wherein the first array structure and the second array structure are substantially the same. 前記第１の導電パッドパターンは、前記第１の絶縁膜の複数の延長された部分を取り囲み、前記第２の導電パッドパターンは、前記第２の絶縁膜の複数の延長された部分を取り囲むことを特徴とする請求項１に記載のボンディングパッド構造。   The first conductive pad pattern surrounds a plurality of extended portions of the first insulating film, and the second conductive pad pattern surrounds a plurality of extended portions of the second insulating film. The bonding pad structure according to claim 1. 前記第１の絶縁膜の延長された部分は開放された配列構造を有し、前記第２の絶縁膜の延長された部分は開放された配列構造を有することを特徴とする請求項１に記載のボンディングパッド構造。   The extended portion of the first insulating film has an open array structure, and the extended portion of the second insulating film has an open array structure. Bonding pad structure. 前記第１の絶縁膜の延長された部分は、前記第１の導電パッド構造の周縁によって限定される面積の１５％程度であり、前記第２の絶縁膜の延長された部分は、前記第２の導電パッド構造の周縁によって限定される面積の１５％程度であることを特徴とする請求項１に記載のボンディングパッド構造。   The extended portion of the first insulating film is about 15% of the area defined by the periphery of the first conductive pad structure, and the extended portion of the second insulating film is the second portion. 2. The bonding pad structure according to claim 1, wherein the bonding pad structure is about 15% of an area defined by a peripheral edge of the conductive pad structure. 前記第１の絶縁膜の延長された部分は、前記第２の絶縁膜の延長された部分に対して実質的に垂直な方向を有するように配置されたことを特徴とする請求項１に記載のボンディングパッド構造。   The extended portion of the first insulating film is disposed to have a direction substantially perpendicular to the extended portion of the second insulating film. Bonding pad structure. 前記第１の絶縁膜の延長された部分は、前記第２の絶縁膜の延長された部分に対して実質的に垂直で側面的にオフセットされる方向に配置されたことを特徴とする請求項１に記載のボンディングパッド構造。   The extended portion of the first insulating film is disposed in a direction substantially perpendicular to the extended portion of the second insulating film and laterally offset. 2. The bonding pad structure according to 1. 前記第１の複数の導電ビアは、前記第２の複数の導電ビアに対して側面的にオフセットされる方向に配置されたことを特徴とする請求項１に記載のボンディングパッド構造。   The bonding pad structure according to claim 1, wherein the first plurality of conductive vias are arranged in a direction laterally offset with respect to the second plurality of conductive vias. 前記第１の複数の導電ビアは、前記第２の複数の導電ビアに対して側面的にオフセットされる方向に配置されて９０％以下で垂直に重畳されることを特徴とする請求項８に記載のボンディングパッド構造。   9. The first plurality of conductive vias are disposed in a direction laterally offset with respect to the second plurality of conductive vias, and are vertically overlapped by 90% or less. The bonding pad structure described. 前記第１の複数の導電ビアは、前記第２の複数の導電ビアに対して側面的にオフセットされる方向に配置されて５０％以下で垂直に重畳されることを特徴とする請求項８に記載のボンディングパッド構造。   9. The first plurality of conductive vias are arranged in a direction laterally offset with respect to the second plurality of conductive vias, and are vertically overlapped by 50% or less. The bonding pad structure described. 前記第１の複数の導電ビアは、前記第２の複数の導電ビアに対して側面的にオフセットされる方向に配置されて１０％以下で垂直に重畳されることを特徴とする請求項８に記載のボンディングパッド構造。   9. The first plurality of conductive vias are disposed in a direction laterally offset with respect to the second plurality of conductive vias, and are vertically overlapped by 10% or less. The bonding pad structure described. 前記第１の複数の導電ビアは、前記第１の絶縁膜が延長された部分のうち互いに隣接する部分の間で前記第１の導電パッドパターンと接触されるように配置され、
前記第２の複数の導電ビアは、前記第２の絶縁膜の延長された部分のうち互いに隣接する部分の間で前記第２の導電パッドパターンと接触されるように配置されたことを特徴とする請求項３に記載のボンディングパッド構造。 The first plurality of conductive vias are disposed so as to be in contact with the first conductive pad pattern between portions adjacent to each other among the portions where the first insulating film is extended,
The second plurality of conductive vias are disposed so as to be in contact with the second conductive pad pattern between adjacent portions of the extended portion of the second insulating film. The bonding pad structure according to claim 3. 前記第１の複数の導電ビアは、メッシュパターンに配置され、
前記第２の複数の導電ビアは、メッシュパターンに配置され、前記第２の絶縁膜の延長された部分のうち互いに隣接する部分の間で前記第２の導電パッドパターンと接触されることを特徴とする請求項１２に記載のボンディングパッド構造。 The first plurality of conductive vias are arranged in a mesh pattern;
The second plurality of conductive vias are arranged in a mesh pattern, and are in contact with the second conductive pad pattern between adjacent portions of the extended portion of the second insulating film. The bonding pad structure according to claim 12. 第１の絶縁膜と、
前記第１の絶縁膜に形成され、前記第１の絶縁膜の延長された部分を取り囲む第１の導電パッドパターンと、
前記第１の導電パッドパターン上に形成された第２の絶縁膜と、
前記第２の絶縁膜を貫通して形成された第１の配列構造を有し、前記第１の導電パッドパターンと電気的に連結された第１の複数の導電ビアと、
前記第１の複数の導電ビアと電気的に連結され、前記第２の絶縁膜に形成された第２の導電パッドパターンと、
前記第２の導電パッドパターン上に形成され、前記第２の導電パッドパターン上部面の大部分を露出するパッシベーションパターンと、を含むことを特徴とするボンディングパッド構造。 A first insulating film;
A first conductive pad pattern formed on the first insulating film and surrounding an extended portion of the first insulating film;
A second insulating film formed on the first conductive pad pattern;
A plurality of first conductive vias having a first arrangement structure formed through the second insulating film and electrically connected to the first conductive pad pattern;
A second conductive pad pattern electrically connected to the first plurality of conductive vias and formed in the second insulating film;
And a passivation pattern that is formed on the second conductive pad pattern and exposes most of the upper surface of the second conductive pad pattern. 前記第１の導電パッドパターンは、複数の前記第１の絶縁膜が延長された部分を取り囲むことを特徴とする請求項１４に記載のボンディングパッド構造。   The bonding pad structure according to claim 14, wherein the first conductive pad pattern surrounds a portion where the plurality of first insulating films are extended. 前記第１の絶縁膜が延長された部分は、開放された配列構造を有することを特徴とする請求項１４に記載のボンディングパッド構造。   15. The bonding pad structure according to claim 14, wherein the portion where the first insulating film is extended has an open array structure. 前記第１の絶縁膜が延長された部分は、開放された配列構造を有することを特徴とする請求項１５に記載のボンディングパッド構造。   The bonding pad structure according to claim 15, wherein the extended portion of the first insulating film has an open array structure. 前記第１の絶縁膜の延長された部分は、前記第１の導電パッド構造の周縁によって限定される面積の１５％程度であることを特徴とする請求項１４に記載のボンディングパッド構造。   15. The bonding pad structure according to claim 14, wherein the extended portion of the first insulating film is about 15% of an area defined by a peripheral edge of the first conductive pad structure. 前記第１の絶縁膜の延長された部分は、前記第１の導電パッド構造の周縁によって限定される面積の１５％程度であることを特徴とする請求項１５に記載のボンディングパッド構造。   The bonding pad structure according to claim 15, wherein the extended portion of the first insulating film is about 15% of an area defined by a peripheral edge of the first conductive pad structure. 第１の絶縁膜を形成し、
前記第１の絶縁膜の部分を除去して前記第１の絶縁膜の延長された部分を取り囲む第１のリセスされた導電パッド領域を形成し、
第１の導電物質膜を蒸着し、
前記第１の導電物質膜の上部分を除去して前記第１の絶縁膜が延長された部分を取り囲む第１の導電パッドを形成し、
第２の絶縁膜を形成し、
前記第２の絶縁膜の第１の部分を除去して第１の配列構造を有する第１の複数のビア開口部を形成し、
前記第２の絶縁膜の第２の部分を除去して前記第２の絶縁膜の延長された部分を取り囲む第２のリセスされた導電パッド領域を形成し、
第２の導電物質膜を蒸着し、
前記第２の導電物質膜の上部分を除去して前記第２の絶縁膜の延長された部分を取り囲む第２の導電パッドを形成し、第１の複数の導電ビアが前記第１及び第２の導電パッドの間に電気的に連結されるようにし、
第３の絶縁膜を形成し、
前記第３の絶縁膜の第１の部分を除去して第２の複数のビア開口部を形成し、
前記第３の絶縁膜の第２の部分を除去して第３のリセスされた導電パッド領域を形成し、
第３の導電物質膜を蒸着し、
前記第３の導電物質膜の上部分を除去して第３の導電パッドを形成し、第２の複数の導電ビアが前記第２及び第３の導電パッドの間で電気的に連結されるようにすることを含むことを特徴とするボンディングパッド構造の形成方法。 Forming a first insulating film;
Removing a portion of the first insulating film to form a first recessed conductive pad region surrounding the extended portion of the first insulating film;
Depositing a first conductive material film;
Removing the upper portion of the first conductive material film to form a first conductive pad surrounding the extended portion of the first insulating film;
Forming a second insulating film;
Removing a first portion of the second insulating film to form a first plurality of via openings having a first arrangement structure;
Removing a second portion of the second insulating film to form a second recessed conductive pad region surrounding the extended portion of the second insulating film;
Depositing a second conductive material film;
An upper portion of the second conductive material film is removed to form a second conductive pad surrounding the extended portion of the second insulating film, and a plurality of first conductive vias are formed in the first and second conductive vias. To be electrically connected between the conductive pads of
Forming a third insulating film;
Removing a first portion of the third insulating film to form a second plurality of via openings;
Removing a second portion of the third insulating film to form a third recessed conductive pad region;
Depositing a third conductive material film;
An upper portion of the third conductive material film is removed to form a third conductive pad, and a second plurality of conductive vias are electrically connected between the second and third conductive pads. A method of forming a bonding pad structure comprising: 前記第２の複数の導電ビアは、第１の配列構造を有するように配置され、前記第１の複数の導電ビアから一側面方向にオフセットされることを特徴とする請求項２０に記載のボンディングパッド構造の形成方法。   21. The bonding according to claim 20, wherein the second plurality of conductive vias are arranged to have a first arrangement structure and are offset from the first plurality of conductive vias in one side surface direction. A method of forming a pad structure. 前記第１の絶縁膜の延長された部分は、前記第２の絶縁膜の延長された部分から回転式にオフセットされることを特徴とする請求項２０に記載のボンディングパッド構造の形成方法。   21. The method of forming a bonding pad structure according to claim 20, wherein the extended portion of the first insulating film is rotationally offset from the extended portion of the second insulating film. 第１の絶縁膜を形成し、
第１の導電物質膜を形成し、
前記第１の導電物質膜の部分を除去して、前記第１の絶縁膜の表面の一部を露出する延長された開口部を有する第１の導電物質パターンを形成し、
第２の絶縁膜を蒸着し、
前記第２の絶縁膜の上部分を除去して前記第１の導電物質パターンの表面を露出し、前記延長された開口部と前記第２の絶縁膜の延長された部分を取り囲む第１の導電パッドを形成し、
第３の絶縁膜を形成し、
前記第３の絶縁膜の第１の部分を除去して第１の配列構造を有する第１の複数のビア開口部を形成し、
第２の導電物質膜を形成し、
前記第２の導電物質膜の第１の部分を除去して、前記第１の導電パッドと電気的に連結された第１の複数の導電ビアを形成し、
前記第１の複数の導電ビアと電気的に連結された第３の導電物質膜を形成することを順に含むことを特徴とするボンディングパッド構造の形成方法。 Forming a first insulating film;
Forming a first conductive material film;
Removing a portion of the first conductive material film to form a first conductive material pattern having an extended opening exposing a portion of the surface of the first insulating film;
Depositing a second insulating film;
An upper portion of the second insulating film is removed to expose a surface of the first conductive material pattern, and a first conductive layer surrounding the extended opening and the extended portion of the second insulating film. Forming a pad,
Forming a third insulating film;
Removing a first portion of the third insulating film to form a first plurality of via openings having a first arrangement structure;
Forming a second conductive material film;
Removing a first portion of the second conductive material film to form a first plurality of conductive vias electrically connected to the first conductive pad;
A method of forming a bonding pad structure, comprising sequentially forming a third conductive material film electrically connected to the first plurality of conductive vias. 前記第３の導電物質膜の第１の部分を除去して、前記第３の絶縁膜の表面の一部を露出する延長された開口部を有する第２の導電物質パターンを形成し、
第４の絶縁膜を形成し、
前記第４の絶縁膜の上部分を除去して前記第２の導電物質パターンの表面を露出し、前記延長された開口部と前記第４の絶縁膜の延長された部分を取り囲む第２の導電パッドを形成することを順にさらに含むことを特徴とする請求項２３に記載のボンディングパッド構造の形成方法。 Removing a first portion of the third conductive material film to form a second conductive material pattern having an extended opening exposing a portion of the surface of the third insulating film;
Forming a fourth insulating film;
An upper portion of the fourth insulating film is removed to expose a surface of the second conductive material pattern, and a second conductive layer surrounding the extended opening and the extended portion of the fourth insulating film. The method of forming a bonding pad structure according to claim 23, further comprising forming a pad in order.
JP2006071649A 2005-03-15 2006-03-15 Bonding pad having metal pad with slot and mesh-type via pattern Pending JP2006261673A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050021473 2005-03-15
US11/327,327 US20060207790A1 (en) 2005-03-15 2006-01-09 Bonding pads having slotted metal pad and meshed via pattern

Publications (2)

Publication Number Publication Date
JP2006261673A true JP2006261673A (en) 2006-09-28
JP2006261673A5 JP2006261673A5 (en) 2009-04-16

Family

ID=37100494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006071649A Pending JP2006261673A (en) 2005-03-15 2006-03-15 Bonding pad having metal pad with slot and mesh-type via pattern

Country Status (2)

Country Link
JP (1) JP2006261673A (en)
KR (1) KR100772015B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101349373B1 (en) 2007-07-31 2014-01-10 삼성전자주식회사 Semiconductor device and method of manufacturing a semiconductor device
KR102423813B1 (en) * 2015-11-27 2022-07-22 삼성전자주식회사 Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064945A (en) * 1996-08-20 1998-03-06 Seiko Epson Corp Semiconductor device and manufacturing method thereof
JP2005005564A (en) * 2003-06-13 2005-01-06 Matsushita Electric Ind Co Ltd Pad structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196525A (en) * 1992-12-24 1994-07-15 Kawasaki Steel Corp Structure of bonding pad
US6300688B1 (en) 1994-12-07 2001-10-09 Quicklogic Corporation Bond pad having vias usable with antifuse process technology
JPH08213422A (en) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp Semiconductor device and bonding pad structure thereof
JP2001085465A (en) 1999-09-16 2001-03-30 Matsushita Electronics Industry Corp Semiconductor device
JP3970150B2 (en) 2002-10-16 2007-09-05 三洋電機株式会社 Bonding pad and method for forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064945A (en) * 1996-08-20 1998-03-06 Seiko Epson Corp Semiconductor device and manufacturing method thereof
JP2005005564A (en) * 2003-06-13 2005-01-06 Matsushita Electric Ind Co Ltd Pad structure

Also Published As

Publication number Publication date
KR100772015B1 (en) 2007-10-31
KR20060100275A (en) 2006-09-20

Similar Documents

Publication Publication Date Title
CN100499105C (en) Bonding pad having slotted metal pad and mesh type via pattern
US8319343B2 (en) Routing under bond pad for the replacement of an interconnect layer
JP2970232B2 (en) Manufacturing method of planar multilayer metal bonding pad
US6847077B2 (en) Capacitor for a semiconductor device and method for fabrication therefor
KR100773256B1 (en) Stacked structure for parallel capacitors and method of fabrication
US20080093746A1 (en) Semiconductor wafer having embedded electroplating current paths to provide uniform plating over wafer surface
JP2004343125A (en) Semiconductor device including metal wiring and metal resistor and method of manufacturing the same
JP2001217242A (en) Semiconductor device and method of manufacturing the same
KR100806034B1 (en) Semiconductor device having MIM capacitor and manufacturing method thereof
US7932187B2 (en) Method for fabricating a semiconductor device
US8164160B2 (en) Semiconductor device
TW201727825A (en) Integrated circuit structure and method of forming the same
JP5117112B2 (en) Semiconductor device
US20050260822A1 (en) Method of manufacturing semiconductor device
US10256183B2 (en) MIMCAP structure in a semiconductor device package
KR20010062445A (en) Dual damascene bond pad structure for lowering stress and allowing circuitry under pads and a process to form the same
JP2006261673A (en) Bonding pad having metal pad with slot and mesh-type via pattern
US20240332065A1 (en) Interconnect structure for multi-thickness semiconductor device
CN114203672A (en) Wiring structure, method for manufacturing the same, and integrated circuit chip having the same
US20080150077A1 (en) Semiconductor Device and Fabricating Method Thereof
KR101153224B1 (en) Method of forming semiconductor device with capacitor and metal interconnection in damascene process
US20240170529A1 (en) Metal-insulator-metal (mim) capacitors with curved electrode
KR100462759B1 (en) Metal line with a diffusion barrier and fabrication method thereof
JP2010287750A (en) Semiconductor device and manufacturing method thereof
JP2007208190A (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120703