JP2006287085A - Method for manufacturing wiring substrate - Google Patents
Method for manufacturing wiring substrate Download PDFInfo
- Publication number
- JP2006287085A JP2006287085A JP2005107168A JP2005107168A JP2006287085A JP 2006287085 A JP2006287085 A JP 2006287085A JP 2005107168 A JP2005107168 A JP 2005107168A JP 2005107168 A JP2005107168 A JP 2005107168A JP 2006287085 A JP2006287085 A JP 2006287085A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- forming
- semiconductor substrate
- conductive layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 239000000758 substrate Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 30
- 239000011347 resin Substances 0.000 claims abstract description 29
- 229920005989 resin Polymers 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims description 51
- 239000011810 insulating material Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 11
- 238000009713 electroplating Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 35
- 229910052710 silicon Inorganic materials 0.000 abstract description 35
- 239000010703 silicon Substances 0.000 abstract description 35
- 239000010410 layer Substances 0.000 description 73
- 238000007747 plating Methods 0.000 description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 19
- 229910052802 copper Inorganic materials 0.000 description 19
- 239000010949 copper Substances 0.000 description 19
- 238000004544 sputter deposition Methods 0.000 description 11
- 238000003754 machining Methods 0.000 description 10
- 238000007650 screen-printing Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000010030 laminating Methods 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は配線基板の製造方法に関する。詳しくは、電子部品間の結線に用いられる配線基板であり、特に半導体チップを実装する様な非常に高密度な配線基板の製造方法に係るものである。 The present invention relates to a method for manufacturing a wiring board. Specifically, the present invention relates to a wiring board used for connection between electronic components, and particularly to a method for manufacturing a very high density wiring board for mounting a semiconductor chip.
近年の半導体技術の進展により、半導体チップに搭載される機能は増大する傾向にあり、半導体チップのインプット・アウトプット端子の数は数百〜数千ピンに達している。一方で、半導体チップのプロセスルールは縮小を続けており、インプット・アウトプット端子の配置が半導体チップの面積を決める支配的な要因となっている。このため、半導体チップのコストを下げるべく、インプット・アウトプット端子のピッチを縮小し、半導体チップの面積を小さくする傾向にある。 With recent advances in semiconductor technology, functions mounted on semiconductor chips tend to increase, and the number of input / output terminals of a semiconductor chip has reached several hundred to several thousand pins. On the other hand, semiconductor chip process rules continue to shrink, and the arrangement of input and output terminals is the dominant factor determining the area of the semiconductor chip. For this reason, in order to reduce the cost of the semiconductor chip, the pitch of the input / output terminals tends to be reduced to reduce the area of the semiconductor chip.
一方、半導体パッケージにおいては、従来、半導体チップのインプット・アウトプット端子と外部端子を金ワイヤーで接続する方法が一般的であったが、近年、金ワイヤーの電気的寄生成分が半導体チップの高速化の妨げとなってきており、半導体チップのインプット・アウトプット端子に金属突起を形成し、この金属突起を介して半導体チップを配線基板に接続する、いわゆるフェースダウン実装による半導体パッケージが高速動作する半導体チップ用途に用いられるようになってきている。 On the other hand, for semiconductor packages, the method of connecting the input / output terminals of a semiconductor chip and external terminals with a gold wire has been generally used, but in recent years, the electrical parasitic component of the gold wire has increased the speed of the semiconductor chip. A semiconductor package with so-called face-down mounting, in which metal protrusions are formed on the input / output terminals of the semiconductor chip, and the semiconductor chip is connected to the wiring board via the metal protrusions, so that the semiconductor package operates at high speed. It has come to be used for chip applications.
フェースダウン実装を行う場合においては、フェースダウン実装を行う配線基板に、半導体チップのインプット・アウトプット端子のピッチと同等以下の配線ピッチが要求されることとなる。しかし、一般の有機基板あるいはセラミック基板の配線ピッチは、現状では100μm程度が限界であり、半導体チップのインプット・アウトプット端子の更なる狭ピッチ化に対応することが困難である。 In the case of performing face-down mounting, a wiring pitch equal to or less than the pitch of the input / output terminals of the semiconductor chip is required for the wiring board on which face-down mounting is performed. However, the wiring pitch of a general organic substrate or ceramic substrate is currently limited to about 100 μm, and it is difficult to cope with further narrowing of the input / output terminals of the semiconductor chip.
そこで、近年、半導体パッケージの基板としてシリコン基板等の半導体基板が注目されている(例えば、特許文献1参照。)。半導体基板を用いることにより、半導体プロセスを利用することが可能であり、半導体プロセスを利用して非常に微細な配線を形成することができるために半導体チップのインプット・アウトプット端子の狭ピッチ化に充分に対応することが可能となるものである。 Therefore, in recent years, a semiconductor substrate such as a silicon substrate has attracted attention as a substrate for a semiconductor package (for example, see Patent Document 1). By using a semiconductor substrate, it is possible to use a semiconductor process, and because very fine wiring can be formed using the semiconductor process, it is possible to reduce the pitch of input / output terminals of a semiconductor chip. It is possible to respond sufficiently.
ところで、半導体チップを実装する基板では、半導体チップの搭載面とは反対面に外部電極を形成するのが一般的であるが、半導体基板の場合には表裏の導通を得るための貫通孔の形成が非常に困難である。例えば、RIE(Reactive Ion Etching)によって貫通孔を形成しようとすると非常に長いエッチング時間を要するために量産に適さない。また、ドリルで機械的に孔を形成することも可能であるが、1mm以下の径を有する孔の形成が困難であり、また、孔の壁面が非常に粗い状態となり、孔の壁面の絶縁処理が非常に困難である。 By the way, in a substrate on which a semiconductor chip is mounted, an external electrode is generally formed on the surface opposite to the mounting surface of the semiconductor chip. In the case of a semiconductor substrate, formation of a through hole for obtaining conduction between the front and back sides. Is very difficult. For example, an attempt to form a through hole by RIE (Reactive Ion Etching) is not suitable for mass production because it requires a very long etching time. It is also possible to mechanically form a hole with a drill, but it is difficult to form a hole having a diameter of 1 mm or less, and the wall surface of the hole becomes very rough, so that the wall surface of the hole is insulated. Is very difficult.
本発明は以上の点に鑑みて創案されたものであって、生産性の高い配線基板の製造方法を提供することを目的とするものである。 The present invention has been made in view of the above points, and an object of the present invention is to provide a method for manufacturing a wiring board with high productivity.
上記の目的を達成するために、本発明に係る配線基板の製造方法は、半導体基板に第1の貫通孔を形成する工程と、該第1の貫通孔に絶縁材料を充填する工程と、前記第1の貫通孔に充填された絶縁材料に前記第1の貫通孔の径よりも小さな径を有する第2の貫通孔を形成する工程と、前記第2の貫通孔内に前記半導体基板の表裏面を電気的に接続する配線を形成する工程とを備える。 In order to achieve the above object, a method of manufacturing a wiring board according to the present invention includes a step of forming a first through hole in a semiconductor substrate, a step of filling the first through hole with an insulating material, Forming a second through hole having a diameter smaller than the diameter of the first through hole in the insulating material filled in the first through hole; and a surface of the semiconductor substrate in the second through hole. Forming a wiring for electrically connecting the back surface.
また、本発明に係る配線基板の製造方法は、半導体基板の表裏面に絶縁層を形成する工程と、前記半導体基板に第1の貫通孔を形成する工程と、該第1の貫通孔に絶縁材料を充填する工程と、前記第1の貫通孔に充填された絶縁材料に前記第1の貫通孔の径よりも小さな径を有する第2の貫通孔を形成する工程と、前記絶縁層の表面及び前記第2の貫通孔の壁面に導電層を形成する工程と、前記絶縁層の表面に形成された前記導電層にエッチング処理を施して配線パターンを形成する工程とを備える。 Further, the method for manufacturing a wiring board according to the present invention includes a step of forming an insulating layer on the front and back surfaces of a semiconductor substrate, a step of forming a first through hole in the semiconductor substrate, and an insulation to the first through hole. Filling the material, forming a second through hole having a diameter smaller than that of the first through hole in the insulating material filled in the first through hole, and a surface of the insulating layer And a step of forming a conductive layer on the wall surface of the second through hole, and a step of etching the conductive layer formed on the surface of the insulating layer to form a wiring pattern.
また、本発明に係る配線基板の製造方法は、半導体基板の表裏面に絶縁層を形成する工程と、前記半導体基板に第1の貫通孔を形成する工程と、該第1の貫通孔に絶縁材料を充填する工程と、前記第1の貫通孔に充填された絶縁材料に前記第1の貫通孔の径よりも小さな径を有する第2の貫通孔を形成する工程と、前記第2の貫通孔に導電材料を充填する工程と、前記絶縁層の表面に導電層を形成する工程と、該導電層にエッチング処理を施して配線パターンを形成する工程とを備える。 Further, the method for manufacturing a wiring board according to the present invention includes a step of forming an insulating layer on the front and back surfaces of a semiconductor substrate, a step of forming a first through hole in the semiconductor substrate, and an insulation to the first through hole. Filling the material, forming a second through hole having a diameter smaller than the diameter of the first through hole in the insulating material filled in the first through hole, and the second through hole. A step of filling the hole with a conductive material, a step of forming a conductive layer on the surface of the insulating layer, and a step of etching the conductive layer to form a wiring pattern.
また、本発明に係る配線基板の製造方法は、半導体基板の表裏面に絶縁層を形成する工程と、前記半導体基板に貫通孔を形成する工程と、該貫通孔に絶縁材料を充填する工程と、前記貫通孔に前記絶縁材料が充填された前記半導体基板の裏面に第1の導電層を形成し、前記貫通孔に充填された絶縁材料に前記貫通孔の径よりも小さな径を有する孔部を形成する工程と、該孔部内に導電材料を充填する工程と、前記孔部内に導電材料が充填された前記半導体基板の表面に第2の導電層を形成する工程と、前記第1の導電層及び前記第2の導電層にエッチング処理を施して配線パターンを形成する工程とを備える。 The method for manufacturing a wiring board according to the present invention includes a step of forming an insulating layer on the front and back surfaces of a semiconductor substrate, a step of forming a through hole in the semiconductor substrate, and a step of filling the through hole with an insulating material. Forming a first conductive layer on the back surface of the semiconductor substrate in which the through hole is filled with the insulating material, and having a diameter smaller than the diameter of the through hole in the insulating material filled in the through hole Forming a conductive material in the hole, forming a second conductive layer on the surface of the semiconductor substrate filled with the conductive material in the hole, and the first conductive Forming a wiring pattern by etching the layer and the second conductive layer.
ここで、半導体基板に径の大きな第1の貫通孔を形成した後に、第1の貫通孔に例えば樹脂材料等の絶縁材料を充填し、第1の貫通孔に充填された絶縁材料に径の小さな第2の貫通孔を形成することによって、即ち、径の小さな貫通孔の形成が困難である半導体基板に径の大きな第1の貫通孔を形成した後に、第1の貫通孔に径の小さな貫通孔の形成が可能である絶縁材料を充填し、この絶縁材料に径の小さな第2の貫通孔を形成することによって、半導体基板に貫通孔を生産性良く形成することができる。 Here, after the first through hole having a large diameter is formed in the semiconductor substrate, the first through hole is filled with an insulating material such as a resin material, and the insulating material filled in the first through hole has a diameter. By forming the small second through-hole, that is, after forming the first through-hole having a large diameter in the semiconductor substrate in which it is difficult to form the through-hole having a small diameter, the first through-hole has a small diameter. By filling the insulating material capable of forming the through hole and forming the second through hole having a small diameter in the insulating material, the through hole can be formed in the semiconductor substrate with high productivity.
上記した本発明を適用した配線基板の製造方法では、半導体基板に小さな径を有する貫通孔を生産性良く形成することができるために、配線基板の生産性の向上を図ることができる。 In the method for manufacturing a wiring board to which the present invention is applied, the through hole having a small diameter can be formed in the semiconductor substrate with high productivity, so that the productivity of the wiring board can be improved.
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図1は本発明を適用した配線基板の製造方法の一例であるシリコン両面配線板の製造方法の一例を説明するための模式的な断面図である。
ここで示す製造方法では、先ず、図1(a)で示す様に、シリコンウェーハ1の表裏両面にスピンコート法や印刷法等によって5〜10μm程度の厚みを有する樹脂材料から成る絶縁層2を形成する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings to facilitate understanding of the present invention.
FIG. 1 is a schematic cross-sectional view for explaining an example of a method for producing a silicon double-sided wiring board, which is an example of a method for producing a wiring board to which the present invention is applied.
In the manufacturing method shown here, first, as shown in FIG. 1A, the
ここで、絶縁層は半導体基板と後述する配線パターンとの絶縁性を確保することができればいかなるものであっても良く、必ずしも樹脂材料である必要は無く、例えばシリコン窒化膜等の無機の層であっても良い。同様に、絶縁性を担保することができるのであれば、膜厚は必ずしも5〜10μmである必要は無く、更に、絶縁膜の形成方法もスピンコート法や印刷法に限定されるものではない。なお、絶縁性を確実に担保するためには、5〜10μm程度の厚みがあることが望ましく、シリコン窒化膜等の無機の層よりも樹脂の様な有機の層の方が容易に5〜10μmといった厚みを形成することができる。 Here, the insulating layer may be any material as long as the insulation between the semiconductor substrate and a wiring pattern to be described later can be ensured, and is not necessarily a resin material, for example, an inorganic layer such as a silicon nitride film. There may be. Similarly, as long as insulation can be ensured, the film thickness is not necessarily 5 to 10 μm, and the formation method of the insulation film is not limited to the spin coating method or the printing method. In order to ensure the insulation, it is desirable that the thickness is about 5 to 10 μm, and an organic layer such as a resin is more easily 5 to 10 μm than an inorganic layer such as a silicon nitride film. Such a thickness can be formed.
次に、図1(b)で示す様に、絶縁層が形成されたシリコンウェーハにドリルによる機械加工によって第1の貫通孔3を形成する。 Next, as shown in FIG.1 (b), the 1st through-hole 3 is formed in the silicon wafer in which the insulating layer was formed by the machining by a drill.
ここで、本実施例ではドリルによる機械加工によって第1の貫通孔を形成する場合を例に挙げて説明を行ったが、第1の貫通孔の形成方法は必ずしもドリルによる機械加工に限定される必要は無く、レーザー加工やRIE等で第1の貫通孔を形成しても良い。なお、生産性を考慮すると、ドリルによる機械加工によって第1の貫通孔を形成するのが好ましい。 Here, in the present embodiment, the case where the first through hole is formed by machining with a drill has been described as an example, but the method of forming the first through hole is not necessarily limited to machining with a drill. There is no need, and the first through hole may be formed by laser processing or RIE. In consideration of productivity, it is preferable to form the first through hole by machining with a drill.
続いて、図1(c)で示す様に、スクリーン印刷法により樹脂材料4を第1の貫通孔に完全に充填し、樹脂材料の充填後に機械的研磨を行う。
Subsequently, as shown in FIG. 1C, the
ここで、樹脂材料を第1の貫通孔に充填することができれば、必ずしもスクリーン印刷法でなくても良い。なお、樹脂材料は絶縁層の表面と同一面となる様に充填されることが好ましく、スクリーン印刷法によれば、樹脂材料が絶縁層の表面よりも凸となる様に形成され、樹脂材料の充填後に機械的研磨を行うことにより樹脂材料の凸となった部分を研磨することで、樹脂材料を絶縁層の表面と同一面とすることができる。 Here, the screen printing method is not necessarily required as long as the resin material can be filled in the first through hole. The resin material is preferably filled so as to be flush with the surface of the insulating layer. According to the screen printing method, the resin material is formed so as to protrude from the surface of the insulating layer. By polishing the convex portion of the resin material by performing mechanical polishing after filling, the resin material can be flush with the surface of the insulating layer.
また、本実施例では、絶縁材料として樹脂材料を第1の貫通孔に充填しているが、第1の貫通孔に充填する樹脂材料は必ずしも樹脂材料である必要は無く、いかなる絶縁材料であっても良い。なお、取扱が容易であると共に安価であるという点を考慮すると、絶縁材料としては樹脂材料を用いるのが好ましい。 In this embodiment, the first through hole is filled with a resin material as an insulating material. However, the resin material filled in the first through hole is not necessarily a resin material, and any insulating material can be used. May be. In consideration of easy handling and low cost, it is preferable to use a resin material as the insulating material.
次に、図1(d)で示す様に、第1の貫通孔よりも内側に、ドリルによる機械加工によって第1の貫通孔よりも小さな径の第2の貫通孔5を樹脂材料に形成する。
Next, as shown in FIG.1 (d), the 2nd through-
ここで、本実施例では第1の貫通孔を形成する場合と同様に、ドリルによる機械加工によって第2の貫通孔を形成する場合を例に挙げて説明を行ったが、第2の貫通孔の形成方法は必ずしもドリルによる機械加工に限定される必要は無く、レーザー加工等で第2の貫通孔を形成しても良い。なお、生産性を考慮すると、上記した第1の貫通孔と同様に、ドリルによる機械加工によって第2の貫通孔を形成するのが好ましい。また、第1の貫通孔に充填した樹脂材料が光解像性を有する樹脂材料である場合には、露光処理及び現像処理によって第2の貫通孔を形成することも可能である。 Here, in the present embodiment, as in the case of forming the first through hole, the case where the second through hole is formed by machining with a drill has been described as an example. The forming method is not necessarily limited to machining by a drill, and the second through hole may be formed by laser processing or the like. In consideration of productivity, it is preferable to form the second through hole by machining with a drill, like the first through hole described above. Moreover, when the resin material with which the 1st through-hole was filled is a resin material which has optical resolution, it is also possible to form a 2nd through-hole by exposure process and image development processing.
次に、図1(e)で示す様に、シリコンウェーハの表裏の絶縁層上及び第2の貫通孔の壁面全体にめっき触媒(図示せず)を付与した後に、化学銅めっき処理及び電気銅めっき処理を行うことによってシリコンウェーハの表裏の絶縁層上及び第2の貫通孔の壁面全体に導電層6を形成する。
Next, as shown in FIG. 1E, after applying a plating catalyst (not shown) on the insulating layers on the front and back surfaces of the silicon wafer and the entire wall surface of the second through hole, chemical copper plating treatment and electrolytic copper are performed. By conducting a plating process, the
なお、本実施例では導電層を形成した後に樹脂材料の充填を行わないが、後述するレジストの塗布作業を考慮すると、導電層を形成した後に第2の貫通孔にスクリーン印刷法等によって樹脂材料を充填する方が好ましい。 In this embodiment, the resin material is not filled after the conductive layer is formed. However, in consideration of the resist application operation described later, the resin material is formed in the second through-hole by screen printing or the like after the conductive layer is formed. Is more preferable.
続いて、図1(f)で示す様に、スピンコート法、印刷法、ラミネート法等を用いてシリコンウェーハの表裏の絶縁層上にエッチングレジスト7を形成し、更に、エッチングレジストに露光処理及び現像処理を行うことにより導電層をエッチングして配線パターン8を形成し、エッチングレジストを除去することによって、図1(g)で示す様な、シリコンウェーハをベースとした両面配線板9を得ることができる。
Subsequently, as shown in FIG. 1 (f), an etching resist 7 is formed on the insulating layers on the front and back surfaces of the silicon wafer by using a spin coating method, a printing method, a laminating method, and the like. By performing development processing, the conductive layer is etched to form a
なお、本実施例では、化学銅めっき処理及び電気銅めっき処理を行うことによって導電層を形成した後に、エッチング処理を施して配線パターンを形成しているが、配線パターンの形成方法はいかなる方法であっても良い。具体的には、例えば、シリコンウェーハの表裏の絶縁層上及び第2の貫通孔の壁面全面にめっき触媒を付与し、化学銅めっき処理のみを行った後にパターンレジスト層を形成し、露光処理及び現像処理を行うことによってパターンレジスト層にパターン溝を形成し、電気銅めっき処理によってパターンレジスト層に形成されたパターン溝及び第2の貫通孔の壁面に銅めっきを施して導電層を形成した後、パターンレジスト層を除去し、パターンレジスト層に被覆されていた部分の化学銅めっきを除去することによって配線パターンを形成しても良い。 In this embodiment, the conductive layer is formed by performing the chemical copper plating process and the electrolytic copper plating process, and then the etching process is performed to form the wiring pattern. However, the wiring pattern is formed by any method. There may be. Specifically, for example, a plating catalyst is provided on the front and back insulating layers of the silicon wafer and the entire wall surface of the second through hole, and after performing only the chemical copper plating treatment, a pattern resist layer is formed, and exposure treatment and After forming a pattern groove in the pattern resist layer by performing development processing, and forming a conductive layer by performing copper plating on the pattern groove formed in the pattern resist layer and the wall surface of the second through hole by electrolytic copper plating processing Alternatively, the wiring pattern may be formed by removing the pattern resist layer and removing the portion of the chemical copper plating covered with the pattern resist layer.
図2は本発明を適用した配線基板の製造方法の他の一例であるシリコン両面配線板の製造方法の他の一例を説明するための模式的な断面図である。
ここで示す製造方法では、先ず、上記したシリコン両面配線板の製造方法と同様にしてシリコンウェーハの表裏面に絶縁層を形成、第1の貫通孔の形成、樹脂材料の充填、第2の貫通孔の形成を行う(図2(a)参照。)。
FIG. 2 is a schematic cross-sectional view for explaining another example of the method for producing a silicon double-sided wiring board, which is another example of the method for producing a wiring board to which the present invention is applied.
In the manufacturing method shown here, first, the insulating layer is formed on the front and back surfaces of the silicon wafer, the first through hole is formed, the resin material is filled, and the second through is performed in the same manner as the above-described silicon double-sided wiring board manufacturing method. A hole is formed (see FIG. 2A).
次に、図2(b)で示す様に、スクリーン印刷法により導電ペースト10を第2の貫通孔に充填し、導電ペーストの充填後に機械的研磨を行う。
Next, as shown in FIG. 2B, the second through hole is filled with the
ここで、導電ペーストを第2の貫通孔に充填することができれば、必ずしもスクリーン印刷法でなくても良い。なお、導電ペーストは絶縁層の表面と同一面となる様に充填されることが好ましく、スクリーン印刷法によれば、導電ペーストが絶縁層の表面よりも凸となる様に形成され、導電ペーストの充填後に機械的研磨を行って導電ペーストの凸となった部分を研磨することで、導電ペーストを絶縁層の表面と同一面とすることができる。 Here, the screen printing method is not necessarily required as long as the conductive paste can be filled in the second through hole. The conductive paste is preferably filled so as to be flush with the surface of the insulating layer. According to the screen printing method, the conductive paste is formed so as to protrude from the surface of the insulating layer. The conductive paste can be made flush with the surface of the insulating layer by polishing the portion of the conductive paste that has become convex after mechanical filling.
続いて、図2(c)で示す様に、シリコンウェーハの表裏の絶縁層上全体にスパッタリング処理及び電気銅めっき処理を行うことによって導電層6を形成する。
なお、本実施例では、配線層の厚みを確保するためにスパッタリング処理を施した後に電気銅めっき処理を行っているが、配線層の厚みによってはスパッタリング処理のみで導電層を形成しても良い。
Subsequently, as shown in FIG. 2C, the
In this embodiment, the electrolytic copper plating process is performed after the sputtering process to ensure the thickness of the wiring layer. However, depending on the thickness of the wiring layer, the conductive layer may be formed only by the sputtering process. .
次に、図2(d)で示す様に、スピンコート法、印刷法、ラミネート法等を用いてシリコンウェーハの表裏の絶縁層上にエッチングレジスト7を形成し、更に、エッチングレジストに露光処理及び現像処理を行うことにより導電層をエッチングして配線パターン8を形成し、エッチングレジストを除去することによって、図2(e)で示す様な、シリコンウェーハをベースとした両面配線板9を得ることができる。
Next, as shown in FIG. 2 (d), an etching resist 7 is formed on the front and back insulating layers of the silicon wafer by using a spin coating method, a printing method, a laminating method, and the like. By performing development processing, the conductive layer is etched to form a
なお、本実施例では、スパッタリング処理及び電気銅めっき処理を行うことによって導電層を形成した後に、エッチング処理を施して配線パターンを形成しているが、配線パターンの形成方法はいかなる方法であっても良い。具体的には、例えば、シリコンウェーハの表裏の絶縁層上全体にスパッタリング処理のみを行った後にパターンレジスト層を形成し、露光処理及び現像処理を行うことによってパターンレジスト層にパターン溝を形成し、電気銅めっき処理によってパターンレジスト層に形成されたパターン溝に銅めっきを施して導電層を形成した後、パターンレジスト層を除去し、パターンレジスト層に被覆されていた部分のスパッタリング処理によって形成された導電層を除去することによって配線パターンを形成しても良い。 In this embodiment, the conductive layer is formed by performing the sputtering process and the electrolytic copper plating process, and then the etching process is performed to form the wiring pattern. However, the wiring pattern forming method is any method. Also good. Specifically, for example, a pattern resist layer is formed after performing only a sputtering process on the entire front and back insulating layers of the silicon wafer, and a pattern groove is formed in the pattern resist layer by performing an exposure process and a development process, After forming a conductive layer by applying copper plating to the pattern groove formed in the pattern resist layer by the electrolytic copper plating process, the pattern resist layer was removed, and the part covered by the pattern resist layer was formed by the sputtering process The wiring pattern may be formed by removing the conductive layer.
図3は本発明を適用した配線基板の製造方法の更に他の一例であるシリコン両面配線板の製造方法の更に他の一例を説明するための模式的な断面図である。
ここで、示す製造方法では、先ず、上記したシリコン両面配線板の製造方法と同様にしてシリコンウェーハの表裏面に絶縁層を形成、第1の貫通孔を形成、樹脂材料の充填を行う(図3(a)参照。)。
FIG. 3 is a schematic cross-sectional view for explaining still another example of the method for manufacturing a silicon double-sided wiring board, which is still another example of the method for manufacturing a wiring board to which the present invention is applied.
Here, in the manufacturing method shown, first, an insulating layer is formed on the front and back surfaces of a silicon wafer, a first through hole is formed, and a resin material is filled in the same manner as in the above-described silicon double-sided wiring board manufacturing method (see FIG. 3 (a).)
次に、図3(b)で示す様に、スパッタリング処理及び電気銅めっき処理を施してシリコンウェーハの裏面の絶縁層上に第1の導電層6aを形成する。
Next, as shown in FIG. 3B, the first
続いて、図3(c)で示す様に、シリコンウェーハの表面側より、レーザー加工等を用いて第1の貫通孔よりも内側に、第1の貫通孔よりも小さな径を有する孔部12を第1の導電層に達するまで形成する。 Subsequently, as shown in FIG. 3C, a hole 12 having a diameter smaller than that of the first through hole is formed on the inner side of the first through hole by laser processing or the like from the surface side of the silicon wafer. Until the first conductive layer is reached.
ここで、本実施例ではレーザー加工を例に挙げて説明を行ったが、孔部の形成方法としてはレーザー加工に限定されるものでは無い。なお、レーザー加工を用いた場合には、ドリルによる機械加工よりも高速で孔部の形成が可能であると共に、ドリルによる機械加工よりも微小孔の形成が可能である。
また、第1の導電層の孔あけを行うことなく樹脂材料のみを選択的に孔あけを行うことができるために、レーザーとしては炭酸ガスレーザーを用いることが好ましい。なお、その他のレーザーであってもレーザーの強度を調整することによって選択的な孔あけが可能である。更に、樹脂材料が光解像性樹脂である場合には、露光処理及び現像処理によって孔部を形成することも可能である。
Here, in this embodiment, laser processing has been described as an example, but the hole forming method is not limited to laser processing. In addition, when using laser processing, it is possible to form a hole at a higher speed than machining by a drill, and it is possible to form a minute hole compared to machining by a drill.
Further, since it is possible to selectively perforate only the resin material without perforating the first conductive layer, it is preferable to use a carbon dioxide gas laser as the laser. Even other lasers can be selectively drilled by adjusting the intensity of the laser. Furthermore, when the resin material is a photo-resolving resin, it is possible to form holes by exposure processing and development processing.
次に、図3(d)で示す様に、孔部に導電材料11を充填する。導電材料の充填方法としては、例えば、電気銅めっき処理を行う方法や導電ペーストを孔部に充填する方法等が考えられる。ここで、導電ペーストを孔部に充填する方法は経済性に優れているものの、導電性ペーストは抵抗値が高いためにより高性能(低抵抗)な配線基板が求められる場合には、電気銅めっき処理によって孔部に導電材料を充填する方が好ましい。
Next, as shown in FIG. 3D, the hole is filled with the
また、図3(e)で示す様に、シリコンウェーハの表面側の全面にスパッタリング処理及び電気銅めっき処理を行うことによって第2の導電層6bを形成する。
なお、本実施例では、配線層の厚みを確保するためにスパッタリング処理を施した後に電気銅めっき処理を行っているが、配線層の厚みによってはスパッタリング処理のみで導電層を形成しても良い。
Further, as shown in FIG. 3E, the second
In this embodiment, the electrolytic copper plating process is performed after the sputtering process to ensure the thickness of the wiring layer. However, depending on the thickness of the wiring layer, the conductive layer may be formed only by the sputtering process. .
次に、図3(f)で示す様に、スピンコート法、印刷法。ラミネート法等を用いてシリコンウェーハの表裏の絶縁層上にエッチングレジスト7を形成し、更に、エッチングレジストに露光処理及び現像処理を行うことにより導電層をエッチングして配線パターン8を形成し、エッチングレジストを除去することによって、図3(g)で示す様な、シリコンウェーハをベースとした両面配線板9を得ることができる。
Next, as shown in FIG. 3F, a spin coating method and a printing method. Etching resist 7 is formed on the front and back insulating layers of the silicon wafer using a laminating method and the like, and the conductive layer is etched by performing exposure processing and development processing on the etching resist to form a
なお、本実施例では、スパッタリング処理及び電気銅めっき処理を行うことによって導電層を形成した後に、エッチング処理を施して配線パターンを形成しているが、配線パターンの形成方法はいかなる方法であっても良い点は上記したシリコン両面配線板の製造方法の他の一例と同様である。 In this embodiment, the conductive layer is formed by performing the sputtering process and the electrolytic copper plating process, and then the etching process is performed to form the wiring pattern. However, the wiring pattern forming method is any method. The other points are the same as the other example of the method for manufacturing the silicon double-sided wiring board described above.
上記したシリコン両面配線板の製造方法では、シリコンウェーハの貫通孔(第1の貫通孔)を、配線基板の表裏の導通のための貫通孔(第2の貫通孔、孔部)よりも大きく形成することが可能であるために、機械的な加工による対応ができ、従来のRIEによる孔あけ作業と比較して大幅な生産性の向上が期待できる。
また、1mmよりも小さな径の貫通孔(第2の貫通孔、孔部)を容易に形成することができるために、高密度なシリコン両面配線板が実現する。
In the above-described silicon double-sided wiring board manufacturing method, the through-hole (first through-hole) of the silicon wafer is formed larger than the through-hole (second through-hole, hole) for conduction between the front and back of the wiring board. Therefore, it is possible to cope with mechanical processing, and a significant improvement in productivity can be expected as compared with a conventional RIE drilling operation.
In addition, since a through hole (second through hole, hole) having a diameter smaller than 1 mm can be easily formed, a high-density silicon double-sided wiring board is realized.
1 シリコンウェーハ
2 絶縁層
3 第1の貫通孔
4 樹脂材料
5 第2の貫通孔
6 導電層
6a 第1の導電層
6b 第2の導電層
7 エッチングレジスト
8 配線パターン
9 両面配線板
10 導電ペースト
11 導電材料
12 孔部
DESCRIPTION OF
Claims (6)
該第1の貫通孔に絶縁材料を充填する工程と、
前記第1の貫通孔に充填された絶縁材料に前記第1の貫通孔の径よりも小さな径を有する第2の貫通孔を形成する工程と、
前記第2の貫通孔内に前記半導体基板の表裏面を電気的に接続する配線を形成する工程とを備える
ことを特徴とする配線基板の製造方法。 Forming a first through hole in the semiconductor substrate;
Filling the first through hole with an insulating material;
Forming a second through hole having a diameter smaller than the diameter of the first through hole in the insulating material filled in the first through hole;
Forming a wiring for electrically connecting the front and back surfaces of the semiconductor substrate in the second through-hole. A method of manufacturing a wiring substrate, comprising:
ことを特徴とする請求項1に記載の配線基板の製造方法。 The method for manufacturing a wiring board according to claim 1, wherein the insulating material is a resin material.
前記半導体基板に第1の貫通孔を形成する工程と、
該第1の貫通孔に絶縁材料を充填する工程と、
前記第1の貫通孔に充填された絶縁材料に前記第1の貫通孔の径よりも小さな径を有する第2の貫通孔を形成する工程と、
前記絶縁層の表面及び前記第2の貫通孔の壁面に導電層を形成する工程と、
前記絶縁層の表面に形成された前記導電層にエッチング処理を施して配線パターンを形成する工程とを備える
ことを特徴とする配線基板の製造方法。 Forming an insulating layer on the front and back surfaces of the semiconductor substrate;
Forming a first through hole in the semiconductor substrate;
Filling the first through hole with an insulating material;
Forming a second through hole having a diameter smaller than the diameter of the first through hole in the insulating material filled in the first through hole;
Forming a conductive layer on the surface of the insulating layer and the wall surface of the second through hole;
And a step of performing an etching process on the conductive layer formed on the surface of the insulating layer to form a wiring pattern.
前記半導体基板に第1の貫通孔を形成する工程と、
該第1の貫通孔に絶縁材料を充填する工程と、
前記第1の貫通孔に充填された絶縁材料に前記第1の貫通孔の径よりも小さな径を有する第2の貫通孔を形成する工程と、
前記第2の貫通孔に導電材料を充填する工程と、
前記絶縁層の表面に導電層を形成する工程と、
該導電層にエッチング処理を施して配線パターンを形成する工程とを備える
ことを特徴とする配線基板の製造方法。 Forming an insulating layer on the front and back surfaces of the semiconductor substrate;
Forming a first through hole in the semiconductor substrate;
Filling the first through hole with an insulating material;
Forming a second through hole having a diameter smaller than the diameter of the first through hole in the insulating material filled in the first through hole;
Filling the second through hole with a conductive material;
Forming a conductive layer on the surface of the insulating layer;
And a step of etching the conductive layer to form a wiring pattern. A method of manufacturing a wiring board, comprising:
前記半導体基板に貫通孔を形成する工程と、
該貫通孔に絶縁材料を充填する工程と、
前記貫通孔に前記絶縁材料が充填された前記半導体基板の裏面に第1の導電層を形成し、前記貫通孔に充填された絶縁材料に前記貫通孔の径よりも小さな径を有する孔部を形成する工程と、
該孔部内に導電材料を充填する工程と、
前記孔部内に導電材料が充填された前記半導体基板の表面に第2の導電層を形成する工程と、
前記第1の導電層及び前記第2の導電層にエッチング処理を施して配線パターンを形成する工程とを備える
ことを特徴とする配線基板の製造方法。 Forming an insulating layer on the front and back surfaces of the semiconductor substrate;
Forming a through hole in the semiconductor substrate;
Filling the through hole with an insulating material;
A first conductive layer is formed on the back surface of the semiconductor substrate in which the insulating material is filled in the through hole, and a hole portion having a diameter smaller than the diameter of the through hole is formed in the insulating material filled in the through hole. Forming, and
Filling the hole with a conductive material;
Forming a second conductive layer on the surface of the semiconductor substrate in which the hole is filled with a conductive material;
A method of forming a wiring pattern by performing an etching process on the first conductive layer and the second conductive layer.
ことを特徴とする請求項5に記載の配線基板の製造方法。 The method for manufacturing a wiring board according to claim 5, wherein the hole is filled with a conductive material by electrolytic plating.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005107168A JP2006287085A (en) | 2005-04-04 | 2005-04-04 | Method for manufacturing wiring substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005107168A JP2006287085A (en) | 2005-04-04 | 2005-04-04 | Method for manufacturing wiring substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006287085A true JP2006287085A (en) | 2006-10-19 |
Family
ID=37408626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005107168A Pending JP2006287085A (en) | 2005-04-04 | 2005-04-04 | Method for manufacturing wiring substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006287085A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111082A (en) * | 2007-10-29 | 2009-05-21 | Shinko Electric Ind Co Ltd | Silicon substrate for packaging |
| JP2009267295A (en) * | 2008-04-30 | 2009-11-12 | Toppan Printing Co Ltd | Method of manufacturing silicon substrate |
| KR20190106215A (en) * | 2018-03-08 | 2019-09-18 | 조현귀 | Method for manufacturing Integral type Transfomer coil printed circuit board having Input side Primary coil and Output side Secondary coil |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61229389A (en) * | 1985-04-03 | 1986-10-13 | イビデン株式会社 | Ceramic wiring plate and manufacture thereof |
| JPH0697651A (en) * | 1992-09-10 | 1994-04-08 | Hitachi Chem Co Ltd | Production of wiring board |
| JPH0831976A (en) * | 1994-07-15 | 1996-02-02 | Sony Corp | Silicon double-sided packaging substrate and its manufacturing method |
| JPH08172264A (en) * | 1994-12-20 | 1996-07-02 | Hitachi Chem Co Ltd | Multilayer wiring board and manufacture of metal-foil-clad laminated board |
| JPH09260793A (en) * | 1996-03-25 | 1997-10-03 | Toppan Printing Co Ltd | Film carrier structure with double-sided conductor layer having electric conduction path and method of forming the same |
| JP2002353631A (en) * | 2001-05-28 | 2002-12-06 | Matsushita Electric Ind Co Ltd | Circuit board and its manufacturing method |
-
2005
- 2005-04-04 JP JP2005107168A patent/JP2006287085A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61229389A (en) * | 1985-04-03 | 1986-10-13 | イビデン株式会社 | Ceramic wiring plate and manufacture thereof |
| JPH0697651A (en) * | 1992-09-10 | 1994-04-08 | Hitachi Chem Co Ltd | Production of wiring board |
| JPH0831976A (en) * | 1994-07-15 | 1996-02-02 | Sony Corp | Silicon double-sided packaging substrate and its manufacturing method |
| JPH08172264A (en) * | 1994-12-20 | 1996-07-02 | Hitachi Chem Co Ltd | Multilayer wiring board and manufacture of metal-foil-clad laminated board |
| JPH09260793A (en) * | 1996-03-25 | 1997-10-03 | Toppan Printing Co Ltd | Film carrier structure with double-sided conductor layer having electric conduction path and method of forming the same |
| JP2002353631A (en) * | 2001-05-28 | 2002-12-06 | Matsushita Electric Ind Co Ltd | Circuit board and its manufacturing method |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111082A (en) * | 2007-10-29 | 2009-05-21 | Shinko Electric Ind Co Ltd | Silicon substrate for packaging |
| JP2009267295A (en) * | 2008-04-30 | 2009-11-12 | Toppan Printing Co Ltd | Method of manufacturing silicon substrate |
| KR20190106215A (en) * | 2018-03-08 | 2019-09-18 | 조현귀 | Method for manufacturing Integral type Transfomer coil printed circuit board having Input side Primary coil and Output side Secondary coil |
| KR102054742B1 (en) | 2018-03-08 | 2019-12-11 | 조현귀 | Method for manufacturing Integral type Transfomer coil printed circuit board having Input side Primary coil and Output side Secondary coil |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6353999B1 (en) | Method of making mechanical-laser structure | |
| JP4146864B2 (en) | WIRING BOARD AND MANUFACTURING METHOD THEREOF, SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD | |
| JP4716819B2 (en) | Manufacturing method of interposer | |
| US6395633B1 (en) | Method of forming micro-via | |
| TWI578416B (en) | Package carrier and manufacturing method thereof | |
| JP4980295B2 (en) | Wiring substrate manufacturing method and semiconductor device manufacturing method | |
| US9307651B2 (en) | Fabricating process of embedded circuit structure | |
| CN101351088B (en) | Embedded circuit structure and process thereof | |
| US7524429B2 (en) | Method of manufacturing double-sided printed circuit board | |
| JP2005286112A (en) | Printed circuit board and its manufacturing method | |
| US9301405B1 (en) | Method for manufacturing microthrough-hole in circuit board and circuit board structure with microthrough-hole | |
| TWI556382B (en) | Packaging substrate and a method for fabricating the same | |
| TW201603660A (en) | Embedded passive component substrate and method for fabricating the same | |
| JP2000216289A (en) | Package for semiconductor device | |
| CN100481416C (en) | Semiconductor device and stacked semiconductor device and the manufacturing methods thereof | |
| JP2005064446A (en) | Method of manufacturing laminating module | |
| JP2016514909A (en) | Low cost interposer with oxide layer | |
| JP2006287085A (en) | Method for manufacturing wiring substrate | |
| TWI645483B (en) | Manufacturing method of substrate structure comprising vias | |
| WO2024062808A1 (en) | Wiring substrate | |
| US8191249B2 (en) | Method of manufacturing a printed circuit board | |
| JP3914458B2 (en) | Method for manufacturing circuit board having heat sink | |
| JP2001267449A (en) | Lsi package and internal connection method for use therein | |
| JP5442192B2 (en) | Device mounting substrate, semiconductor module, and device mounting substrate manufacturing method | |
| CN101287338A (en) | Method for manufacturing conductive blind hole of circuit substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20080306 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100830 |
|
| A977 | Report on retrieval |
Effective date: 20100922 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
| A521 | Written amendment |
Effective date: 20101119 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20110301 Free format text: JAPANESE INTERMEDIATE CODE: A02 |