JP2006524330A

JP2006524330A - 多重ビームの形成方法および装置

Info

Publication number: JP2006524330A
Application number: JP2006507096A
Authority: JP
Inventors: クリストファー、エックスミラー、
Original assignee: ブエソニクスセンサーズインコーポレイテッド
Priority date: 2003-03-14
Filing date: 2004-03-12
Publication date: 2006-10-26
Also published as: US7227813B2; EP1614186A4; WO2004084341A3; US20050004464A1; EP1614186A2; WO2004084341A2

Abstract

【課題】従来技術のビーム形成の限界を本発明によって処置する。
【解決手段】時分割多重を用いたネットワークを形成する多重光を形成する装置および関連する方法が開示されている。並列な数セットの光線が所定のサンプリングクロックレートで動作するネットワークハードウェアに代えて、より単純で単一のハードウェア単一部分が、サンプリングクロック速度と成形されるビームの数との積に等しいより早い速度で動作する。各素子（２６ａ〜２６ｍ）からの受信された各サンプルは、各ビームにつき一つのビットストリームに時分割多重化されている。これらの時分割多重方式の要素のサンプルは、要素ごとに望まれる位相変移／時間遅延を適用するために重みが付けされる（３０、３２）。各重み付けの結果は、カスケード遅延パイプライン（３４）で延期され、所定の時分割瞬間にビームを成形するためにカスケードコンバイナ（３６）で結合される。この処理は、次のビームを形成すべく、配列の各要素からの時分割多重サンプルおよび重み付けの次のセットのために所定の時間に繰り返される。この処理は、サンプル時間間隔の終端まで、すべてのビームのために繰り返される。

Description

本発明はビームの形成に関し、特に、時分割多重方式に用いる多重ビームの形成に関する。

波動を使って物体を突き止めるために、いくつかの技術が存在する。ソーナ、レーダ、超音波および電気通信の分野では、送/受信素子がアレイ状に配置される。配列素子のいくつかまたはすべてがターゲットに向けて電磁放射線または音のパルスを放射し、ターゲットからの反射が前記素子のすべてで受信される。受信信号は素子毎で異なる時刻に到着するので、信号が所定の時間に合計されると、いくつかの信号は同相中にあり、いくつかの信号が位相外になるであろう。前記合計は、可能な最大振幅より小さくなるであろう。最大振幅での受信を可能とすべく、すべての前記素子からの受信信号が焦点を合わせられて一つのビームになる。

ビームの振幅またはパワーは、角度(ポジション)の関数である。ビームの形成は、前記素子配列からの受信信号に線形動作し、それらを遅延(重み付け)で結合している。すべてのピークが同一位相で整列するように、第1の素子が一定の量の時間／位相の遅延を生じ、第２の素子等が異なる量の時間／位相の遅延を生じる。重み要素の一技法は、各受信信号を複素フェーザとして実数および虚数（直角）成分で表すことである。受信信号の複素数表現には、所望の遅延だけ、受信波形の位相をシフトする複素重み付けが掛けられる(加重される)。

ビーム形成の出願例は、アーベント等（以下、Abend（アーベント））の米国特許第６，６８２，４８３号が挙げられ、引用によってここに組み込まれる。アーベントでは、複数の圧電変換器が患者の頭の上に置かれ、音響エネルギーが、３次元の血流を描くために使われる。最も大きな血流を持つ血管中の点は、複数の圧電素子からビームを形成することによって正確な位置を示され、追跡される。アーベンドにおいて、ビーム毎に異なる重みの組が要求され、複数のビームが計算される。

複数のビームを計算する一つの理由は、各点に一つのビームを用い、様々な点で与えられた体積のマップを作ることにある。複数のビームを計算する別の理由は、いくつかのアンテナ/送受波器要素からの位置の正確なイメージを得るに必要な素子数を減少させることにある。

複数のビームを成形するためのこの従来技術は、本願の図１に示されている。各素子からの受信された反射信号は、ある時間周期で最初にサンプリングされ、素子１〜Ｍ毎に一つのアナログ−デジタルコンバータ（Ａ／Ｄ変換器）１０ａ〜１０ｍを経てデジタル化される（図示せず）。各Ａ／Ｄ変換器の出力は、形成されるべきＮビーム毎に一つの別々の並列なビーム形成ネットワーク１２ａ〜１２ｎに供給される。ネットワークを構成する各ビームの中で、各Ａ／Ｄ変換器の出力は、ビーム形成重み付けネットワーク１４ａ〜１４ｍに供給され、次にビーム結合ネットワーク１６に供給される。別々のビーム毎にネットワークを形成するのは、必要であるハードウェアが高価となり、また、それは必要性に見合わない(回路基板により多くのハードウェアを加えるのは可能でないかもしれない)。

米国特許第６，６８２，４８３号明細書

従来のビーム形成技術の限界は本発明によって取り組まれ、本発明は、第１および第２の受信素子を有するトランスジューサ配列によって受信された反射信号から複数のビームを形成するためのシステムであって各前記第１および第２の受信素子は該第２の受信素子に関する前記第１の受信素子の位置に依存する位相で前記反射信号を受信するシステムを含む。前記第１および第２の受信素子で受信された各信号は、第１および第２の関連するアナログ−デジタル変換器により、前記第１の受信素子で受信された信号の振幅を表す第１の値と前記第２の受信素子で受信された信号の振幅を表す第２の値とが入手可能な時間間隔を規定するサンプリングレートで、サンプリングを受けまたデジタル信号に変換される。前記システムは、第１および第２のビームを形成するために、第１および第２の結果を生成すべく前記第１の値に第１および第２の重み係数をそれぞれ逐次適用するための時分割マルチプレクサを含む。前記マルチプレクサは、前記第１および第２のビームを形成するために、第３および第４の結果を生成すべく前記第２の値に第３および第４の重み係数をそれぞれ逐次適用する。コンバイナは、第１および第２のビームを形成すべく前記第１および第３の結果および前記第２および第４の結果をそれぞれ結合する。

本発明の方法によれば、第１および第２の受信素子を有するトランスジューサ配列によって受信された反射信号から複数のビームが形成される。各前記第１および第２の受信素子は、該第２の受信素子に関する前記第１の受信素子の位置に依存する位相で前記反射信号を受信し、前記第１および第２の受信素子で受信された各信号は、第１および第２の関連するアナログ−デジタル変換器により、前記第１の受信素子で受信された信号の振幅を表す第１の値と前記第２の受信素子で受信された信号の振幅を表す第２の値とが入手可能な時間間隔を規定するサンプリングレートで、サンプリングを受けまたデジタル信号に変換される。第１の重み係数が、第１の受信素子についての第１のビームのために第１の結果を発生させるべく前記時間間隔の第１の部分の間、前記第１の値に適用される。第２の重み係数が、前記時間間隔の第２の部分の間、前記第１の値に適用され、第１の受信素子についての第２のビームのために第２の結果を発生させる。第３の重み係数が第２の受信素子についての第１のビームのために第３の結果を発生させるべく前記時間間隔の第３の部分の間、前記第２の値に適用される。第４の重み係数が、前記時間間隔の第４の部分の間、第２の値に適用され、第２の受信素子についての第２のビームのために第４の結果を発生させる。前記第１のビームを発生させるために前記第１および第３の結果が結合され、また前記第２のビームを発生させるために前記第２および第４の結果が結合される。

本発明のさらなる特徴と利点は、添付図面を参照して、ほんの一例として以下に示された本発明の２つの典型的な実施例についての以下の詳細な説明を読むことにより、より明確になるであろう。

本発明についてのより完全な理解のために、添付図面に関連して２つの典型的な実施例の以下の詳細な説明が参照される。

本発明は、時分割多重化を使用し、別個の並列のネットワークを1つのネットワークに置換することにより、従来技術のビーム成形ネットワークの部品数とコストとを減少させる。所定のサンプリングクロックレートで動作する並列の数セットのビーム成形ネットワークハードウェアに代えて、より単純な単一のハードウェアが、形成されるべきビームの数をサンプリングクロックに乗じたものに等しい比較的早い速度で動作する。各素子からの受信された各サンプルは、ビーム毎に１つのビットストリームに時分割多重化されている。これらの時分割多重方式の要素のサンプルは、素子ごとに望まれる位相変移／時間遅延を適用するために重みが付けされる。各重み付けの結果は、カスケード遅延パイプラインで遅延され、所定の時分割の瞬時にビームを成形するためにカスケードコンバイナで結合される。この処理は、次のビームを形成すべく、配列の各素子からの時分割多重サンプルおよび重み付けの次のセットのために所定の時間に繰り返される。この処理は、サンプル時間間隔の終端まで、すべてのビームについて繰り返される。

波動を用いて対象物を突き止めるために複数のビームを成形するための機器および該機器の技術は、ソーナ、レーダ、超音波および電気通信などの多くの分野に適用可能である。

図２に関して、本発明の時分割多重ビーム成形ネットワークのタイムフローダイアグラムが示されている。サンプリングされるM素子列(アンテナ/送受波器からのA／D変換器の出力)の配列は、縦軸２０に沿って描かれている。1からMの素子毎に、変換された入力信号は、周期T 秒= 1/Fs（ここで、Fsはサンプリング周波数Hｚである。）でサンプリングされる。横軸２４は、時の流れを表す。合計ｋ個のサンプリング周期が横軸に沿って描かれ、kは無限に続く。最初のサンプリング周期は、t=0から始まり、t=T1で終わり、第２のサンプリング周期は、t=T1から始まり、t=T2で終わり、k回目のサンプリング周期はt=Tk-Tから始まり、t=Tkで終わる。従来技術では、同一ビーム形成ハードウェアからなるN並列ネットワークが、Nビームを発生させるために、ｋ回の時間間隔毎に時間間隔Tの全長の間、各素子からの信号をサンプリングしている。

本発明の図示の実施例では、サンプリング周期Ｔは、さらに、１／Ｎ×１／Ｆｓ秒＝τ（タウ）の長さのＮ時間間隔に分けられる。第１周期（τ１＝１／Ｎ×１／Ｆｓ秒）は、ビーム１に当てられており、素子１でビーム１を構成するサンプルは、参照番号２２aaaで大きさが表されている。ビームＮ（素子１）については、サンプリング周期τ_Nでは、サンプリングの大きさは参照番号２２anaで表されている。縦軸２０に沿って目を移すと、２２maaで、ビーム１のための第Ｍ番目の素子が、ビーム成形ハードウェアによってサンプリングされており、他方、２２mnaでは、第Ｍ番目の素子が第Ｎ番目のビームのためにサンプリングされていることが理解できる。同様に、周期ｋでは、２２aakは、素子１のためのビーム１に当てられたサンプルを表し、２２ankは、素子１のためのビームＮのサンプルを表す。２２makは、周期kでの最初における素子Ｍのためのビーム１についてのサンプルを表し、他方、２２mnkは、周期kでの最終時間間隔における素子ＭのためのビームＮのサンプルを表している。

第１周期のτ１の間を縦軸２０に沿って見てみると、本発明のビーム成形ハードウェアは、素子のそれぞれからサンプルのそれぞれを取り出し、重みｗｉによって各サンプルの大きさ (振幅、パワーなど) Aiを重み付けし（例えば複素乗法）、次に、コヒーレントビーム、例えばビーム１(２２aaa、２２aba、…２２amaを使用して)を成形するために、各重み付けされたサンプルを結合する(例えば合計する)。重みを選択するために用いる方法は、従来技術としてよく知られている。この処理は、周期１の間、ビーム２〜Ｎのために繰り返され、再び各周期２〜ｋのために繰り返される。従って、Ｎビームはサンプリングハードウェアの各周期ごとに再構成される。ビーム成形ハードウェアは、時間内にＮビームを成形するために、より速いサンプリング速度Ｎ×Ｆｓヘルツで動作する。ビーム数を増大させるには、図１で前記した従来技術システムによって必要とされるようなより多くのハードウェアを追加することに代えて、望まれるビーム数に比例する速度でビーム成形ハードウェアを動作しさえすればよい。

図３に関して、本発明の典型的な実施例のブロック図が描かれている。この技術は、図１に示した従来技術の個別のビーム成形ネットワークを素子２６ａから第Ｍ素子２６ｍまでごとに、それぞれ１つのＥノードと呼ばれる繰り返し設計のより単純なブロック２８ａ〜２８ｍに置き換える。Ｅノードブロック２８ａ〜２８ｍのグループは、ＡＳＩＣ(特定用途向け集積回路)、ＦＰＧＡ(フィールドプログラマブルゲートアレイ)またはデジタル信号処理プロセッサアルゴリズムでも実現することができる。

各Ｅノードブロック２８ａ〜２８ｍは、重み付けアプリケータ３０、重み付けメモリ３２、カスケード遅延パイプライン３４およびカスケードコンバイナ３６から構成されている。Ｅノードブロック２８ａのコンポーネントは、Ｎ×ＦｓＨｚで動作し、ここで、Ｆｓは素子２６ａのサンプリング周波数であり、Ｎは形成されるべきビーム数である。重み付けメモリ３２は、ＮビームのそれぞれのためのＮ個の重み付けを重み付けアプリケータ３０で生成すべく、素子のサンプリング周期Ｔ毎にＮの重みを循環される。ビーム毎にＭ個の素子サンプルからのこれらの結果を結合すなわち合計する処理は、各Ｅノードブロックからの結果をカスケード遅延パイプライン３４およびカスケードコンバイナ３６を経てカスケードすることにより、行われる。最終的なＮ個のビームは、後処理アルゴリズムと表示とのために、プロセッサ３８に提供される。

図４は、図３、６、８、１０および１１のサブブロック２６ａ、３０、３４および３６を行き来する同相および直角成分を含む複素入出力を用いた重み付けアプリケータを示し、図５はブロック２６ａ、３０、３４および３６間の1回のみの入出力の通過を示すことに注意されたい。図３、６、８、１０および１１に示されているサブロックの単一の入出力は、前記した１つまたは２つの入出力アーキテクチャのいずれかを表す。

図４について、重み付けアプリケータ３０の第１の実施例が描かれている。この実施例では、複素フェーザ乗算が、例えば素子２６ａからの、各受信信号のサンプルを揃えるために必要とされる位相変移を達成するように、使われる。素子２６ａから受信されたサンプルは、複素重み乗数入力４０ｉに現れる実数（同相）成分Ｉと、複素重み乗数入力４０ｑに現れる虚数(直角)成分Ｑとを含む。重みメモリ３２からロードされた重みは、複素重み乗数入力４２ｉに現れる同相分Ｗｉと、複素重み乗数入力４２ｑに現れる虚数(直角)成分Ｗｑとを含む。入力４０ｉは乗算器４４ａおよび４４ｄに供給され、入力４０ｑは乗算器４４ｂおよび４４ｃに供給され、入力４２ｑは乗算器４４ｂおよび４４ｄに供給され、入力４２ｉは乗算器４４ａおよび４４ｃに供給される。乗算器４４ａは中間結果４６ａを作り出し、乗算器４４ｂは中間結果４６ｂを作り出し、乗算器４４ｃは中間結果４６ｃを作り出し、また乗算器４４ｄは中間結果４６ｄを作り出す。これら２つの中間結果４６ａおよび４６ｂは、実数の出力５０ｉを生じる差分要素４８で差し引かれ、他方、中間結果４６ｃおよび４６ｄが、虚数(直角)出力５０ｒを作り出すための加算要素５２に加えられる。出力５０ｉおよび５０ｒは、出力サンプルカスケード遅延パイプライン３４に供給される。

図４の複素重み付け乗算器３０によって実行された動作は、下の方程式1に例示するように、複素サンプル入力（Ｉ＋ｊＱ）に複素重み付け入力（Ｗｉ＋ｊＷｑ）を乗算する複素乗算である。

図５に関して、重み付加アプリケータ３０の第２の実施例が描かれている。図４に示したような複素フェーザに代えて、ビームの成分を揃えるために、遅延が用いられる。例えば素子２６ａからの受信サンプルは、重み付けアプリケータ３０の素子サンプル入力５４に供給される。サンプル入力５４は、逐次、一連の記憶レジスタ５６ａ〜５６ｚ（右方へシフトするように示されている）を通り、その出力５８ａ〜５８ｚは遅延線ｍｕｘ（マルチプレクサ）セレクタ６０に供給される。記憶レジスタ５６ａ〜５６ｚを経る各シフトは、サンプル入力５４に一定量の遅延を与える。記憶レジスタ５６ａ〜５６ｚは、入力サンプリング周波数に等しいレートで、入力サンプルクロック入力６２により計時される。セレクタ入力６４によって遅延線ｍｕｘセレクタ６０で選択された出力５８ａ〜５８ｚのうちの一つは、例えば素子２６ａからの一つの信号サンプルを（選択されるべきビーム、サンプルを受けた特定の素子および所望の焦点深度に応じて）所望のフェーズに、一列に並べるために必要な総合遅延を示す。重み付けメモリ３２に保存された重み係数ｗｉは、セレクタ入力６４に置かれる値に変換（図示せず）することができる。セレクタ入力６４は、入力サンプリング周波数とビーム数との積で計時される。ｍｕｘセレクタ６０の出力６６は、出力サンプルカスケード遅延パイプライン３４に供給される。

図6に関して、定焦点深度が一つしかないときの重み付けメモリ３２の第１の実施例が描かれている。サンプルクロック入力６８はモジュロ（Ｎ）アドレスカウンタ７０と、記憶レジスタ７２の入力とに供給され、ここで、Ｎはビームの数である。モジュロ（Ｎ）アドレスカウンタ７０は、読み取りアドレス７４を生成し、これをメモリ７６に適用する。該メモリは、ＲＯＭ、ＲＡＭ、デュアルポートＲＡＭ等とすることができる。読み取りアドレス７４によって指定された重みは、メモリ出力７８を経由して記憶レジスタ７２にラッチされる。記憶レジスタ７２の出力は、重み付けアプリケータ３０に供給される。

図7に関して、焦点深度が1つしかないときの重み付けメモリ３２の第１実施例のレイアウトが描かれている。定数の焦点深度が1つしかないとき、各重み８０は、Ｍ個のサンプルとＮ個のビームの価値の重みデータとの積の合計および繰り返された各サンプル期間にわたって、素子（Ｍ）毎でビーム番号に基づいて連続して記憶されている。

図８について、Ｒ焦点深度があるときの重みメモリ３２の第２の実施例が描かれている。サンプルクロック入力６８はモジュロ（Ｎ）アドレスカウンタ８２と記憶レジスタ８４の入力とに供給され、Ｎはビーム数である。モジュロ（Ｎ）アドレスカウンタ８２に加えて、また、それ自身のレンジ焦点深さインネーブルクロック入力８８を有するモジュロ（Ｒ）レンジ深さカウンタ８６がある。モジュロ（Ｎ）アドレスカウンタ８２の出力９０と、モジュロ（Ｒ）レンジ深さカウンタ８６の出力９２は、メモリ９８に読み取りアドレス９６を提供するためにノード９４で結合される。メモリ９８は、ＲＯＭ、ＲＡＭ、デュアルポートＲＡＭ等である。読み取りアドレス９６によって指定された重みは、メモリ出力１００を経由して記憶レジスタ８４にラッチされる。記憶レジスタ８４の出力は重み付けアプリケータ３０に供給される。

図９に関連して、Ｒ焦点深度があるときの重み付けメモリ３２の第２の実施例のレイアウトが描かれている。Ｒ焦点深度があるとき、各重み１０２は、ビーム番号とレンジフォーカスに基づいて、逐次記憶される。一素子当たり、Ｍ個の個別の重み付けメモリがある。メモリの必要条件は、メモリがビーム数とレンジフォーカス数との積以上である寸法を持たなければならないことである。メモリ３２は、焦点深度と呼ばれる時間周期のセットのためのＮビーム重みセットを長く引き延ばす（dwell）。焦点深度周期は、どんなサンプルで、ビーム重みがＮビーム重みの次のセットに変わるかを決定する。焦点深度の休止（dwell）が完了した後に、メモリ３２アドレスは、焦点の次のレンジにアップデートされる。焦点のすべてのレンジが巡回されるまで、このプロセスは繰り返す。

図１０に関して、カスケード遅延パイプライン３４のブロック図が描かれている。重み付けアプリケータ３０の出力は、カスケード遅延パイプライン３４の入力１０４に供給される。入力１０４は、直列接続された記憶レジスタ１０６ａ〜１０６ｚを通過し、その出力１０８ａ〜１０８ｚはカスケード遅延パイプラインｍｕｘ１４０に供給される。記憶レジスタ１０６ａ〜１０６ｚを通過するデータの各シフトは、入力１０４にある程度の遅延を与える。記憶レジスタ１０６ａ〜１０６ｚは、サンプリング周波数とビーム数との積に等しいレートの入力サンプルクロック入力６８で計時される。出力１０８ａ〜１０８ｚの1つは、セレクタ入力１１２により、カスケード遅延パイプラインｍｕｘ１１０で選択される。出力は、サミングツリー内でＥノードブロック／サンプルに関連して選択される。早いＥノードブロックほど、遅延は少ない。より遅いＥノードブロックは、Ｅノード間の適切な時間整列のために、より多くの遅延を必要とする。与えられた遅延は、ハードウェア依存で、サンプル信号自身と関連していない。ｍｕｘ１１０の出力１１４は、カスケードコンバイナ３６に供給される。

図１１に関して、カスケードコンバイナ３６のブロック図が描かれている。カスケード遅延パイプライン３４の出力１１４は、加算ノード１１６に与えられる。また、先のＥノードのカスケード遅延パイプライン１１８の出力は、加算ノード１１６に与えられる。加算ノード１１６は、入力６８のビーム数とサンプル周波数の積で計時される。加算ノード１１６の出力１２０は、はチェーンの中の次のＥノードブロックのカスケードコンバイナサブブロックに与えられる。

図２から図１１のデザインは、目的の要件に応じて多くの次元で拡大することができる。大型の配列が使われる場合、ネットワーク成形ビームは、処理ノードエンジン２８ａ〜２８ｍの複数のコピーから成るであろう。

ここに説明された実施例は単に説明的に記載されたものであり、当業者にとって、本発明の精神と範囲から逸脱することなく多くの変更および変形を施すことができることが理解されるであろう。すべてのそのような変更と変形は、本発明の範囲に含まれる。

従来技術の並列ビーム成形ネットワークを示す。本発明の時分割の多重ビーム形成のタイムフローダイアグラムを示す。本発明の時分割の多重ビーム形成のタイムフローダイアグラムを示す。本発明の典型的な実施例のブロック図を示す。図３にブロックとして示した重み付けアプリケータの第１の実施例を示す。図３にブロックとして示した重み付けアプリケータの第２の実施例を示す。一つの定焦点深度しかないときの重み付けメモリの第１の実施例を示す。一焦点深度しかないときの重み付けメモリの第１の実施例のレイアウトを示す。Ｒの焦点深度があるときの重み付けメモリの第２の実施例を示す。Ｒの焦点深度があるときの重み付けメモリの第２の実施例のレイアウトを示す。カスケード遅延パイプラインのブロック図を示す。カスケードコンバイナのブロック図を示す。

符号の説明

２６（２６ａ〜２６ｍ）素子
２８（２８ａ〜２８ｍ）Ｅノードブロック
３０重み付けアプリケータ
３２重み付けメモリ
３４カスケード遅延パイプライン
３６カスケードコンバイナ
３８プロセッサ

Claims

第１および第２の受信素子を有するトランスジューサ配列によって受信された反射信号から複数のビームを形成する方法であって、各前記第１および第２の受信素子は、該第２の受信素子に関する前記第１の受信素子の位置に依存する位相で前記反射信号を受信し、前記第１および第２の受信素子で受信された各信号は、第１および第２の関連するアナログ−デジタル変換器により、前記第１の受信素子で受信された信号の振幅を表す第１の値と前記第２の受信素子で受信された信号の振幅を表す第２の値とが入手可能な時間間隔を規定するサンプリングレートで、サンプリングを受けまたデジタル信号に変換され、
（ａ）第１の受信素子についての第１のビームのために第１の結果を発生させるべく前記時間間隔の第１の部分の間、前記第１の値に第１の重み係数を適用するステップと、
（ｂ）第１の受信素子についての第２のビームのために第２の結果を発生させるべく前記時間間隔の第２の部分の間、前記第１の値に第２の重み係数を適用するステップと、
（ｃ）第２の受信素子についての第１のビームのために第３の結果を発生させるべく前記時間間隔の第３の部分の間、前記第２の値に第３の重み係数を適用するステップと、
（ｄ）第２の受信素子についての第２のビームのために第４の結果を発生させるべく前記時間間隔の第４の部分の間、第２の値に第４の重み係数を適用すること、
（ｅ）前記第１のビームを発生させるために前記第１および第３の結果を結合するステップと、
（ｆ）前記第２のビームを発生させるために前記第２および第４の結果を結合するステップとを含む、ビーム形成方法。
さらに、引き続く少なくとも一つの時間間隔で、前記ステップ（ａ）からステップ（ｆ）迄の各ステップを繰り返すステップを含む、請求項１に記載の方法。
さらに、前記ステップ（ａ）からステップ（ｆ）迄の繰り返しステップに先立って、第１、第２、第３および第４の重み係数の少なくとも一つを変更するステップを含む、請求項２に記載の方法。
前記時間間隔の前記第１および第３の部分が互いに重複し、前記時間間隔の第２および第４の部分が互いに重複する、請求項１の方法。
前記時間間隔の第１と第３の部分および前記時間間隔の第２と第４の部分とが同時に生じる請求項４の方法。
発生したビームの数Ｎが２より大きい、請求項１の方法。
受信素子数Ｍが２より大きく、関連するアナログ−デジタル変換器により前記Ｍ個の各受信素子で受信された信号がサンプリングされまたデジタル信号に変換され、複数の重み係数が前記デジタル信号に逐次適用されて結果が得られ、該結果がビームに結合される請求項6の方法。
前記ステップ（ａ）からステップ（ｄ）の各ステップは、ビームを形成すべく位相変移を行うための複素フェーザ乗算と、受信サンプルと、同相成分および直角成分を有する重み係数とを含む、請求項１の方法。
前記ステップ(ａ)〜（ｄ）は、多数の接続レジスタから予めアナログ−デジタル変換器出力の記憶された値を多重化するステップを含み、その内容がクロックパルスに基づくその後の接続レジスタにシフトされ、値のレジスト位置は該値が複数の前記レジスタの最初のレジスタに最初に示されて以来に生じているクロックパルス数およびシフト数に依存し、したがって前記レジスト位置が最初のレジスタに最初に示された時からの時間遅延に関連し、前記マルチプレクサは、ビームを成形するために信号の位相を調整すべく前記多数のレジスタから特定の時に特定の値を選択的に検索する、請求項１の方法。
前記ステップ（ｅ）は、前記第１および第３の結果の振幅の加算であり、また前記ステップ（ｆ）は、第２および第４の結果の振幅の加算である、請求項１の方法。
さらに、記憶素子から重み係数を検索するステップを含み、該検索ステップは前記ステップ（ａ）からステップ（ｄ）までのいずれかに先立って実行される請求項１０の方法。
第１および第２の受信素子を有するトランスジューサ配列によって受信された反射信号から多数のビームを形成するシステムであって、各前記第１および第２の受信素子は該第２の受信素子に関する前記第１の受信素子の位置に依存する位相で前記反射信号を受信し、前記第１および第２の受信素子で受信された各信号は、第１および第２の関連するアナログ−デジタル変換器により、前記第１の受信素子で受信された信号の振幅を表す第１の値と前記第２の受信素子で受信された信号の振幅を表す第２の値とが入手可能な時間間隔を規定するサンプリングレートで、サンプリングを受けまたデジタル信号に変換され、
（ａ）第１および第２のビームを形成するために、第１および第２の結果を生成すべく前記第１の値に第１および第２の重み係数をそれぞれ逐次適用するための時分割マルチプレクサであって前記第１および第２のビームを形成するために、第３および第４の結果を生成すべく前記第２の値に第３および第４の重み係数をそれぞれ逐次適用するための時分割マルチプレクサと、
（ｂ）前記第１のビームを形成すべく前記第１および第３の結果を結合し、前記第２のビームを形成すべく前記第２および第４の結果を結合するためのコンバイナとを含む、システム。
前記マルチプレクサは、アナログ−デジタル変換器の出力の入手可能の値に重み係数を適用するための重み付けアプリケータを含み、該重み付けアプリケータは、前記アナログ−デジタル変換器の前記出力を受けるための入力および前記コンバイナに至る出力を有する、請求項１２のシステム。
前記コンバイナに至る前記出力は、同相成分および直角成分を含む、請求項１３のシステム。
前記コンバイナはカスケードコンバイナである、請求項１３のシステム。
さらに、前記重み付けアプリケータの前記出力と前記カスケードコンバイナとの間に挿入されたカスケード遅延素子を含む、請求項１５のシステム。
前記遅延素子はカスケード遅延パイプラインである、請求項１６のシステム。
さらに、前記重み付けアプリケータによって適用されるべき重み係数を記憶するためのメモリ素子を含む、請求項１６のシステム。
さらに、モジュロ(Ｎ)アドレスカウンタおよびアドレス指定可能なメモリを含み、前記重み係数が前記モジュロ(Ｎ)カウンタによる順次の繰り返しのカウントに基づいて前記アドレス指定可能なメモリに記憶されまたこれから検索される、請求項１８のシステム。
さらに、モジュロ（Ｒ）カウンタを含み、Ｒは見込まれる焦点深度値に対応し、前記モジュロ（Ｎ）カウンタおよびモジュロ（Ｒ）カウンタは、可能なすべての各モジュロ(Ｒ)およびモジュロ(Ｎ)値の規則正しい対を逐次生成し、規則正しい各対によって指定されたアドレスで、前記アドレス指定可能なメモリに保存された各重み係数をアドレス指定する、請求項１９のシステム。
前記マルチプレクサおよびコンバイナは、複数のノードブロックから成り、該各ノードブロックは対応する受信素子に関連するアナログ−デジタル変換器の出力を入力として受け、前記ノードブロックは第１のノードブロックの出力が次のノードブロックの別の入力を構成するように、連続的に接続されている、請求項１２のシステム。
前記各ノードブロックは、重み付けアプリケータ、カスケード遅延素子およびカスケードコンバイナを含み、前記カスケードコンバイナの出力が、前記ノードブロックの出力であり、次のノードブロックのカスケードコンバイナの入力に接続されている状態にある請求項２１のシステム。
前記カスケード遅延素子は、ビームを成形すべく前記重み付けアプリケータによって調整されるように、前記一連の受信素子の出力を同期させ、前記出力の合計を許す、請求項２２のシステム。
前記重み付けアプリケータは複素数フェーザ乗算を利用する、請求項２３のシステム。
前記重み付けアプリケータは一連のレジスタを含み、該一連のレジスタを介して、時間に関連する振幅値がクロックパルスの受信に応じてシフトし、前記重み付けアプリケータは前記各レジスタへの入力を有するマルチプレクサであって該マルチプレクサの出力として如何なる選択された前記出力の値をも読み取り可能のマルチプレクサを含む、請求項２３のシステム。
さらに、ビームデータを解釈および表示するためのプロセッサを含む、請求項１２のシステム。