JP2006526948A - ポーラ変調器におけるデジタルの時間的整合 - Google Patents

Abstract

サブサンプル分解能を有するデジタル処理による制御の方法、及びデジタル処理による制御のための装置、ポーラ変調器における振幅経路(101a)と位相経路(101b)との相対的なタイミングが開示される。タイミングの分解能は、サンプルレートとは対照的に、システムのダイナミックレンジによって制限される。本発明の方法及び装置は、サブサンプル時間遅延を近似するためにデジタルフィルタ(111)を使用する。デジタル信号処理を用いたサブサンプル時間遅延を近似するための様々な技術が、そのために使用されることができる。フィルタは、理想的に、全帯域通過の振幅応答及び線形位相応答を備えているであろう。実際上、その振幅特性は低域通過型であると共に、その位相は完全に線形ではないかもしれない。理想的応答からの偏差は、いくらかの歪みを付加するであろう。しかしながら、この歪みは、処理される特定の信号に応じて、受容できる程度に小さいかもしれない。

Description

本発明は、一般的に出力の変調器に関するものである。更に明確には、本発明は、ポーラ変調器の振幅経路と位相経路との間の時間的整合に関するものである。

ポーラ変調器において、振幅変調、及び位相変調は、所望の信号を生成するために結合される前に、別々に処理される。振幅変調、及び位相変調の処理は異なり、それらは、振幅信号成分と位相信号成分との間に相対的な時間オフセットを付加し得る。もしこの相対的な時間オフセットが修正されない場合、所望の信号は、正確に生成されないことになると共に、歪みが発生することになる。一般的に、この歪みは、帯域外信号エネルギーの増加に帰着することになる。

この問題を解決するための１つのアプローチは、必要とされる時間オフセット修正が簡単なデジタルレジスタによって達成され得るように十分に速いサンプルレートで信号を処理することである。もし信号帯域幅が狭い場合、これは、妥当なアプローチであるかもしれない。しかしながら、ＣＤＭＡ、及びＷＣＤＭＡのような広帯域幅信号に関して、相対的な振幅／位相タイミングは、１ナノセコンド以下の範囲内で正確である必要があるかもしれない。そのようなタイミングの分解能は、実用的ではない１［ＧＨｚ］のサンプルレートを必要とするであろう。

別のアプローチは、アナログ遅延素子を使用することである。これらの遅延素子は、Ｄ／Ａ変換後の振幅経路、及び／または位相経路に配置されるであろう。不幸にも、このアプローチは、以下の内容を有するいくつかの欠点を備えている。（１）時間、温度によって、及び部品から部品までにおいて、遅延は異なるかもしれない。（２）アナログ遅延素子によって供給された遅延は、基準に照らして調整される必要があるかもしれないと共に、それは低コストの製造環境において欠点となる。そして、（３）必要とされる素子の数を増加するアナログ遅延素子は、集積回路に統合しにくいかもしれない。

サブサンプル分解能を有するデジタル処理による制御の方法、及びデジタル処理による制御のための装置、ポーラ変調器における振幅経路と位相経路との相対的なタイミングが開示される。完全にデジタルなので、システム信号のタイミングに対して必要な操作がない。タイミングの分解能は、サンプルレートとは対照的に、システムのダイナミックレンジによって制限される。デジタルフィルタは、サブサンプル時間遅延を近似するために使用される。デジタル信号処理を用いたサブサンプル時間遅延を近似するための様々な技術が、この目的のために使用されることができる。フィルタは、理想的に、全帯域通過の振幅応答、及び線形位相応答を備えているであろう。実際上、その振幅特性は、低域通過型であるかもしれないと共に、その位相は、完全に線形ではないかもしれない。理想的応答からのそのような偏差は、いくらかの歪みを付加するであろう。しかしながら、この歪みは、処理される特定の信号に応じて、受容できる程度に小さいかもしれない。従って、信号間の精細な分解能の時間的調整は、いかなるクロック、または、データ信号の明示的な遅延操作もなく達成され得る。更に低い開発コスト、及び生産コストは、即座の利益である。

本発明の更なる特徴は、以下で説明され、主張されると共に、本発明の性質、及び利点の更なる理解は、明細書の残りの部分、及び添付の図面の参照によって実現することができる。

ここで図１を参照すると、本発明の実施例に基づくポーラ変調器の一部分が示される。送信されるべき信号は、振幅情報“ρ”、及び位相情報“θ”として極形式で表される。任意に、振幅経路、及び位相経路の内の１つは、粗い時間的整合を達成するために、遅延ブロック１０１ａ、１０１ｂにおいて、他方と相対的に、１つ以上のサンプル周期単位で遅延されることができる。

最初に位相経路について考えると、位相変調がデジタル位相変調器（ＰＭ）１０３によって実行される。デジタルアナログ変換（１０５）が次に実行されると共に、その結果生じるアナログ信号は、電圧制御発振器（ＶＣＯ）１０７に印加される。ＶＣＯの出力信号は、ＲＦ電力増幅器（ＰＡ）１０９のＲＦ入力に印加される。好ましくは、ＲＦ増幅器は、圧縮モード、またはスイッチモードにおいて動かされる。

次に振幅経路について考えると、以下に更に詳細に示されるように、振幅情報が、精細なサブサンプル時間遅延の調整のための遅延フィルタ１１１に印加される。デジタルアナログ変換（１１０）が次に実行されると共に、その結果生じる信号は、振幅変調器（ＡＭ）、または電力ドライバ１１３に印加される。振幅変調器は、入力として、供給電圧“Ｖｂａｔｔ”を受けると共に、電力増幅器１０９の供給端子に印加される電圧“Ｖｐａ”を生成する。ＶＣＯの出力信号、及び電圧“Ｖｐａ”に応答して、電力増幅器は、例えば送信のために、アンテナ１１５に印加される所望の出力信号を生成する。図１において、遅延フィルタは振幅経路にあると示されているが、同様に、それは位相経路に配置されることもできると言うことが、ここで言及されるべきである。

前述の図１で説明されたように、振幅情報、及び位相情報の相対的なタイミングは、１つの経路を他方と相対的に遅延させることによって制御され得る。ここで遅延フィルタ１１１の更なる詳細が考察される。一般性の喪失がなければ、振幅情報“ρ”を時間“τ”だけ遅延させることを考える。ここで、“τ”は、サンプル周期のいくらかの一部分である。数学的に説明すると、振幅情報“ρ”は、離散時間の瞬間“kT”でのみ確認される。ここで“k”は整数であり、“T”はサンプリング周期である。正確な推定値は、いくらかの時間の瞬間“kT＋ΔT”における振幅情報が発見されることである。ここで“０＜Δ＜１”である。この開示の残りに関して、離散時間の瞬間の“kT”の振幅情報“ρ”は、“ρ(k)”によって表示されるであろう。

１つのアプローチは、線形補間を使用することである。線形補間は、２つのフィルタ係数による非再帰的フィルタ処理と見なされ得る。フィルタ出力は、時間の瞬間“kT＋ΔT”における振幅情報の推定値を提供することになる。もしフィルタ入力が“x”により表示されると共に、フィルタ出力が“y”により表示される場合、線形補間は、
“y(k)＝x(k)＋Δ[x(k＋1)−x(k)]”
と定義される。

線形補間は、わずか１つの乗算が必要とされるように、ここで示されたと共に、それは、実用的な実装において重要である。遅延の分解能は、遅延を表すために使用されるビットの数によってのみ制限されるということに注意が必要である。

[0013]
別のアプローチは、一次の全域通過フィルタを使用することである。このフィルタは、無限インパルス応答（ＩＩＲ）タイプのフィルタであると共に、再帰式
“y(k)=c[x(k)-y(k-1)]+x(k-1)”
によって定義される。ここで“c=(1−Δ)／(1＋Δ)”である。

更に別のアプローチは、ほぼ線形位相、及びほぼ平らな通過帯域を有するように設計された有限インパルス応答（ＦＩＲ）フィルタを使用することである。そのようなフィルタは、例えば、最小平均２乗誤差（ＭＭＳＥ）基準に基づいて設計されることができる。

デジタルのサブサンプル遅延補償の有効性は、シミュレーションによってここで示されることになる。シミュレーション手順は、１シンボルあたり１６サンプルのＰＡＭ信号を生成し、振幅情報と位相情報を計算し、振幅情報を１サンプルだけ時間シフトし、そして振幅情報及び位相情報を“１／２”に間引く（デシメートする）ために使用された。その場合に、振幅情報及び位相情報は、１シンボル当たり８つのサンプルを有していると共に、相対的な振幅情報と位相情報のタイミングオフセットは、ちょうど“１／２”サンプルである。一般性の喪失がなければ、“ＥＤＧＥ”信号は、この実物説明のためのものであった。

“１／２”サンプルのタイミングオフセットが、復元された“ＥＤＧＥ”信号の“ＰＳＤ（power spectral density：電力スペクトル密度）”に及ぼす影響は、図２に示され、振幅−位相時間オフセットは、信号がＥＤＧＥのスペクトルのマスク（出力電力≦30[dBm]のＤＣＳの１８００個の移動局に関する“3GPP TS 45.005 v5.1.0”で提供される：from 3GPP TS 45.005 v5.1.0 for DCS 1800 mobile station with output power≦30[dBm]）に違反する原因となることがわかる。もし振幅−位相時間オフセットが、線形補間によって修正される場合、修正された信号はスペクトルのマスクを満たすということが理解され得る。しかしながら、４００［ＫＨｚ］オフセットにおけるマスクに対するマージンは、わずか約３［dB］である。もし一次の全域通過フィルタが時間オフセットを補償するために使用される場合、その結果生じる４００［ＫＨｚ］オフセットにおけるマスクに対するマージンは、ほぼ１７［dB］である。これは、全域通過フィルタが、更によく振幅−位相時間オフセットを補償することができることを示す。線形補間と全域通過フィルタ処理との相対的な性能は、サンプルレートによって変わることになる。もしその信号が十分に高いサンプルレートで処理される場合、線形補間と全域通過フィルタ処理との間には差異がほとんどないであろう。

時間オフセット値の範囲を修正するための線形補間及び全域通過フィルタ処理の能力を決定するために、以下のシミュレーションが実行された。“ＥＤＧＥ”信号は、シンボル当たり６４サンプルによって生成されたと共に、以下の振幅情報及び位相情報を算出するステップ、振幅情報を０サンプルから８サンプルまで時間シフトするステップ、そして、振幅情報と位相情報を“１／８”に間引くステップが実行された。その場合に、振幅情報及び位相情報は、シンボル当たり８サンプルを備えると共に、相対的な振幅−位相時間オフセットは、０サンプルから１サンプルまで“１／８”サンプルステップで変化する。図３は、修正されない信号と、時間オフセットの関数として修正された信号との、４００［ＫＨｚ］オフセットにおけるＰＳＤの相対的な電力を示す。全ての場合において、“１／２”サンプルの時間オフセットが最も悪いケースであることは明瞭である。全域通過フィルタは、ほとんど性能における変化なしで、広範囲の時間オフセットを補償することができる。

最後の問題は、線形補間、及び全域通過フィルタ処理に関する遅延パラメータの必要とされる分解能である。これを学習するために、以下のシミュレーションが実行された。“ＥＤＧＥ”信号は、シンボル当たり８つのサンプルを有すると共に、振幅情報と位相情報との間に“１／２”サンプルの時間オフセットを有するように生成され、線形補間回路及び全域通過フィルタの時間遅延パラメータは変更された。この実験の結果は、図４で示される。“０．５”サンプルの遅延値で、名目上の時間的整合は達成される。線形フィルタに関して、４００［ＫＨｚ］オフセットの電力は、５５［ｄＢ］ダウンするより更に低い。全域通過フィルタに関して、電力は、７０［ｄＢ］ダウンするより更に低い。

実際上、遅延フィルタのパラメータは、設計時間で調整されると共に、所望のＰＳＤ特性を達成するように設定されることができる。異なる設計に関して、遅延フィルタのパラメータは異なることができる。

線形補間と、一次の全域通過フィルタの両方が、振幅−位相タイミングをサブサンプル精度に制御するために効果的手段を提供し得ることが、前述の説明から評価されることになる。全域通過フィルタは、増加した実装の複雑さを犠牲にして、優れた性能を提供する。性能における更なる改良は、所望の遅延を近似するために、２つより多いタップを備えるＦＩＲフィルタを使用することによって達成され得る。そのようなフィルタは、ＭＭＳＥ基準に従って設計されるであろう。提示されたこれらのシミュレーションの全ては、ハードウェアによる実現によって十分に立証された。これは、デジタル技術を厳密に使用することで、サブサンプルの時間信号遅延シフト（sub-sample-time signal delay shifting）が十分に実行され得ることを証明し、設計におけるデータ、またはクロック信号の遅延操作のあらゆる必要性を消去する。または、同等にシステムクロック周波数（サンプル時間）によって設定される時間的整合の分解能を受け入れるように強要されるという矛盾を消去する。

上記が発明の好ましい実施例の完全な説明であるのに対して、様々な選択肢、変更、及び等価物が使用され得る。従って、上記の説明は、添付された特許請求の範囲によって定義された発明の範囲を制限すると考えられるべきでない。

ポーラ変調器の一部分の構成図である。 時間が不均衡の振幅成分と位相成分とから生成された信号を含む様々な信号の“ＥＤＧＥ”送信マスク電力スペクトル密度（ＰＳＤ）に関して、線形デジタルフィルタを用いて時間の位置合わせが行われた振幅成分及び位相成分から生成された信号と、全域通過フィルタを用いて時間の位置合わせが行われた振幅成分及び位相成分から生成された信号とを表示するプロットである。 様々な信号に関する４００［ＫＨｚ］オフセットにおける電力対振幅−位相時間オフセットを示す、図１のプロットに対応するプロットである。 線形フィルタに関する４００［ＫＨｚ］オフセットにおける電力対遅延、及び全域通過フィルタに関する４００［ＫＨｚ］オフセットにおける電力対遅延をそれぞれ比較するプロットである。

符号の説明

１０１ａ、１０１ｂ 遅延ブロック
１０３ デジタル位相変調器（ＰＭ）
１０５ デジタルアナログ変換
１０７ 電圧制御発振器（ＶＣＯ）
１０９ ＲＦ電力増幅器（ＰＡ）
１１０ デジタルアナログ変換
１１１ 遅延フィルタ
１１３ 振幅変調器（ＡＭ）、または電力ドライバ
１１５ アンテナ

Claims (26)

1. 別々に振幅経路と位相経路とを備える変調器において、振幅経路信号と位相経路信号との間の時間的整合を達成する方法であって、
   前記振幅経路、及び前記位相経路の内の少なくとも１つの中にデジタル回路を提供する処理と、
   前記振幅経路信号及び前記位相経路信号の本質的な時間的整合に相当する前記振幅経路信号と前記位相経路信号との間の相対的な遅延を達成するために、前記デジタル回路の少なくとも１つのパラメータを調整する処理と
   を含むことを特徴とする方法。
2. 前記デジタル回路が、線形フィルタ、ＩＩＲフィルタ、ＦＩＲフィルタ、または全域通過フィルタを含む
   ことを特徴とする請求項１に記載の方法。
3. 前記デジタルフィルタが、２つより多い係数を有するＩＩＲフィルタを含む
   ことを特徴とする請求項１に記載の方法。
4. 前記相対的な遅延が、前記変調器に使用される１サンプル周期以下である
   ことを特徴とする請求項１に記載の方法。
5. 前記デジタル回路が、２つ以上の係数を有するＦＩＲフィルタを備える
   ことを特徴とする請求項１に記載の方法。
6. 前記変調器を制御するシステムクロック、または前記振幅経路及び前記位相経路のいずれかにより提供されるデータ信号のいずれにも、物理的な時間遅延が与えられない
   ことを特徴とする請求項１に記載の方法。
7. 別々に振幅経路と位相経路とを備える変調器において、振幅経路信号と位相経路信号との間の時間的整合を達成する方法であって、
   前記振幅経路、及び前記位相経路の内の少なくとも１つの中にデジタル回路を提供する処理と、
   前記変調器に使用される１サンプル周期以下である、前記振幅経路信号と前記位相経路信号との間の時間的整合を達成するために、前記デジタル回路の少なくとも１つのパラメータを調整する処理と
   を含むことを特徴とする方法。
8. 前記デジタル回路が、デジタルフィルタを備える
   ことを特徴とする請求項７に記載の方法。
9. 前記デジタルフィルタが、線形フィルタ、ＩＩＲフィルタ、ＦＩＲフィルタ、または全域通過フィルタを含む
   ことを特徴とする請求項８に記載の方法。
10. 前記デジタルフィルタが、２つ以上の係数を有するＩＩＲフィルタを含む
    ことを特徴とする請求項８に記載の方法。
11. 前記デジタルフィルタが、２つ以上の係数を有するＦＩＲフィルタ
    を含むことを特徴とする請求項８に記載の方法。
12. 別々の振幅経路及び位相経路と、
    通信信号を生成するために別々の振幅信号及び位相信号に応答する増幅器と、
    前記振幅経路、及び前記位相経路の内の少なくとも１つの中のデジタル回路とを備え、
    前記デジタル回路のパラメータを調整することが、送信機のデジタル回路に使用される１サンプル周期以下である、振幅経路信号と位相経路信号との間の相対的な遅延を達成する
    ことを特徴とする送信機。
13. 前記デジタル回路が、デジタルフィルタを備える
    ことを特徴とする請求項１２に記載の送信機。
14. 前記デジタルフィルタが、線形フィルタ、ＩＩＲフィルタ、ＦＩＲフィルタ、または全域通過フィルタを含む
    ことを特徴とする請求項１３に記載の送信機。
15. 前記デジタルフィルタが、２つ以上の係数を有するＩＩＲフィルタを含む
    ことを特徴とする請求項１３に記載の送信機。
16. 前記デジタルフィルタが、２つ以上の係数を有するＦＩＲフィルタを含む
    ことを特徴とする請求項１３に記載の送信機。
17. 振幅変調された信号を生成するために、入力信号を増幅変調するように機能する回路を有する振幅経路と、
    位相変調された信号を生成するために、入力信号を位相変調するように機能する回路を有する位相経路と、
    前記振幅経路と前記位相経路の内の少なくとも１つの中にあるデジタル遅延回路とを備え、
    前記デジタル遅延回路が、前記振幅変調された信号と前記位相変調された信号との間のタイミングの不均衡を修正するために調整され得る１つ以上のパラメータを有する
    ことを特徴とする電気回路。
18. 前記振幅変調された信号及び前記位相変調された信号を受信するように構成される増幅器を更に備える
    ことを特徴とする請求項１７に記載の電気回路。
19. 前記デジタル回路が、サンプル間隔の一部分以内にタイミングの不均衡の縮小を達成する能力がある
    ことを特徴とする請求項１７に記載の電気回路。
20. アナログ処理で実現された時間遅延が、前記振幅変調された信号、及び前記位相変調された信号のいずれかに与えられる
    ことを特徴とする請求項１７に記載の電気回路。
21. アナログ処理で実現された時間遅延が、前記振幅変調された信号、及び前記位相変調された信号のいずれか一方に与えられる
    ことを特徴とする請求項１９に記載の電気回路。
22. 前記遅延回路が、デジタルフィルタを備える
    ことを特徴とする請求項１７に記載の電気回路。
23. 前記デジタルフィルタが、線形フィルタ、ＩＩＲフィルタ、ＦＩＲフィルタ、または全域通過フィルタを含む
    ことを特徴とする請求項２２に記載の電気回路。
24. 前記デジタルフィルタが、２つ以上の係数を有するＩＩＲフィルタを含む
    ことを特徴とする請求項２２に記載の電気回路。
25. 前記デジタルフィルタが、２つ以上の係数を有するＦＩＲフィルタを含む
    ことを特徴とする請求項２２に記載の電気回路。
26. 振幅変調された信号を生成するために、入力信号を増幅変調するための回路を有する振幅経路と、
    位相変調された信号を生成するために、入力信号を位相変調するための回路を有する位相経路と、
    前記振幅変調された信号と前記位相変調された信号との間のタイミングの不均衡をデジタル処理で修正するための手段と
    を備えることを特徴とする電気回路。
    
    

Images