[go: up one dir, main page]

JP2007081127A - Semiconductor device and manufacturing method of semiconductor device - Google Patents

Semiconductor device and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2007081127A
JP2007081127A JP2005266983A JP2005266983A JP2007081127A JP 2007081127 A JP2007081127 A JP 2007081127A JP 2005266983 A JP2005266983 A JP 2005266983A JP 2005266983 A JP2005266983 A JP 2005266983A JP 2007081127 A JP2007081127 A JP 2007081127A
Authority
JP
Japan
Prior art keywords
semiconductor device
rigid support
bonding wire
adhesive layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005266983A
Other languages
Japanese (ja)
Inventor
Yuji Yano
祐司 矢野
Tomoyo Maruyama
朋代 丸山
Yasuki Fukui
靖樹 福井
Hiroyuki Juso
博行 十楚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005266983A priority Critical patent/JP2007081127A/en
Publication of JP2007081127A publication Critical patent/JP2007081127A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce a deformation of a bonding wire by a pressure at the time of sealing with resin and prevent contact failures between the bonding wires. <P>SOLUTION: A semiconductor device is equipped with a base substrate 2, and a semiconductor chip 1 wherein the semiconductor chip 1 and the base substrate 2 are electrically connected by a bonding wire 4, and furthermore the semiconductor chip 1 and the bonding wire 4 are sealed with a resin layer 7. On a front surface of the semiconductor chip 1, there is provided a rigid support 9 in which a bonding layer 8 is formed for holding at least one of the bonding wire 4. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体装置及び半導体装置の製造方法に関し、より詳しくは、ワイヤボンディングにより電気的接続が行われ、トランスファーモールド法により樹脂封止された半導体装置及び半導体装置の製造方法に関するものである。   The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device, and more particularly to a semiconductor device electrically connected by wire bonding and resin-sealed by a transfer molding method and a method for manufacturing the semiconductor device.

近年、電子機器の小型化、高機能化に伴い、半導体装置において小型・高密度化が要求されている。さらに、電気接続端子数が増加する傾向にある。そのため、半導体チップ側及びベース基板側に配置されたボンディングパッド同士の間隔が狭くなり、必然的にボンディングワイヤ同士の間隔も狭くなる。ベース基板側に配置されたボンディングパッドに比べ、半導体チップ側に配置されたボンディングパッドは、パッド同士の間隔の縮小化が進んでいる。そして、電気接続端子の増加に伴い、ボンディングワイヤの長さも長くなる。   In recent years, with the downsizing and high functionality of electronic devices, there has been a demand for miniaturization and high density in semiconductor devices. Furthermore, the number of electrical connection terminals tends to increase. For this reason, the distance between the bonding pads arranged on the semiconductor chip side and the base substrate side becomes narrow, and the distance between the bonding wires inevitably decreases. Compared to the bonding pads arranged on the base substrate side, the bonding pads arranged on the semiconductor chip side have been reduced in the distance between the pads. And the length of a bonding wire also becomes long with the increase in an electrical connection terminal.

このような状況で、半導体チップとベース基板とがワイヤボンディングにより電気接続された半導体装置を、トランスファーモールド法により樹脂封止する。このとき、樹脂の圧力によりワイヤが変形してしまい、隣接するボンディングワイヤ同士の接触が発生する恐れがある。   Under such circumstances, the semiconductor device in which the semiconductor chip and the base substrate are electrically connected by wire bonding is resin-sealed by the transfer molding method. At this time, the wire is deformed by the pressure of the resin, and there is a risk that contact between adjacent bonding wires may occur.

このような樹脂の圧力によるワイヤの変形を防止するために、従来技術として、ワイヤ変形のしにくいワイヤ材、樹脂の開発が行われている。   In order to prevent the deformation of the wire due to the pressure of the resin, a wire material and a resin that are difficult to deform the wire have been developed as a conventional technique.

また、例えば特許文献１〜４には、トランスファーモールドを行う前に、液状樹脂によりワイヤをコーティングする方法、または予め樹脂等で絶縁被覆されたワイヤを用いる方法等が提案されている。   For example, Patent Documents 1 to 4 propose a method of coating a wire with a liquid resin before performing transfer molding, or a method of using a wire that has been previously insulation-coated with a resin or the like.

また、例えば特許文献５には、「樹脂封止する前に液状の熱硬化樹脂と絶縁テープとにより、半導体チップと金属配線とを固定したことを特徴とする半導体装置」が記載されている。この半導体装置によれば、樹脂封止の際に高い圧力で封止されても、金属配線が移動しなくなり、ショートを起こす恐れがなくなる。
特開平３−７１６６０号公報（平成３年 ３月２７日公開） 特開平３−８２０５９号公報（平成３年 ４月 ８日公開） 特開平４−３５７８５８号公報（平成４年１２月１０日公開） 特開平８−１０７１６３号公報（平成８年 ４月２３日公開） 特開平２−１４６７４０号公報（平成２年 ６月 ５日公開） For example, Patent Document 5 describes “a semiconductor device in which a semiconductor chip and a metal wiring are fixed by a liquid thermosetting resin and an insulating tape before resin sealing”. According to this semiconductor device, even when the resin is sealed with a high pressure, the metal wiring does not move and there is no possibility of causing a short circuit.
Japanese Patent Laid-Open No. 3-71660 (published March 27, 1991) Japanese Patent Laid-Open No. 3-82059 (published on April 8, 1991) JP-A-4-357858 (published on December 10, 1992) JP-A-8-107163 (published April 23, 1996) Japanese Patent Laid-Open No. 2-146740 (published June 5, 1990)

しかしながら、上記従来技術には、以下のような問題を有する。   However, the above prior art has the following problems.

従来技術のうち、ワイヤ変形のしにくいワイヤ材、樹脂の開発により、樹脂の圧力によるワイヤの変形を防止する方法では、半導体パッケージの形態や封止金型形状に適合した樹脂開発を行う必要がある。このため、半導体パッケージの形態や封止金型形状に応じて、その都度、新しい樹脂の開発・検討が必要となる。それゆえ、樹脂開発のために、労力・開発時間を要しコストアップ要因となるという問題がある。また、半導体パッケージの形態によっては樹脂開発での対策が非常に困難な場合がある。   Among the conventional technologies, the method of preventing wire deformation due to the pressure of the resin by developing a wire material and resin that are difficult to deform the wire, it is necessary to develop a resin suitable for the shape of the semiconductor package and the shape of the sealing mold. is there. For this reason, it is necessary to develop and study a new resin each time according to the form of the semiconductor package and the shape of the sealing mold. Therefore, there is a problem that labor and development time are required for resin development, which causes a cost increase. Depending on the form of the semiconductor package, it may be very difficult to take measures in resin development.

また、上記特許文献１〜４に記載のような、トランスファーモールドによる樹脂封止前にワイヤのみを液状樹脂で封止する方法では、ワイヤへ液状樹脂の滴下を行っている。このため、液状樹脂の滴下時に気泡の巻き込みによる信頼性低下が懸念される。さらに、特許文献１〜４に記載の方法では、ワイヤへ供給する液状樹脂の体積をコントロールすることが非常に困難である。また、半導体チップのワイヤボンディングデザイン毎に適した、液状樹脂滴下および液状樹脂供給量の検討が必要となる。このため、多品種の半導体パッケージに適用する場合には、生産性の低下を招く。   Moreover, in the method of sealing only a wire with liquid resin before resin sealing by transfer molding as described in Patent Documents 1 to 4, the liquid resin is dropped onto the wire. For this reason, there is a concern that reliability may be lowered due to entrainment of bubbles when the liquid resin is dropped. Furthermore, in the methods described in Patent Literatures 1 to 4, it is very difficult to control the volume of the liquid resin supplied to the wire. In addition, it is necessary to study liquid resin dripping and liquid resin supply amount suitable for each wire bonding design of the semiconductor chip. For this reason, when applied to a wide variety of semiconductor packages, the productivity is reduced.

また、予め樹脂により絶縁被覆されたワイヤを用いる方法では、絶縁被覆する樹脂の影響により、十分なワイヤボンド接合強度を得ることが難しく、接合信頼性の低下が懸念される。   In addition, in the method using a wire that has been insulation-coated with a resin in advance, it is difficult to obtain sufficient wire bond bonding strength due to the influence of the resin that is insulation-coated, and there is a concern that bonding reliability may be reduced.

また、特許文献５に記載された半導体装置では、液状の熱硬化樹脂と絶縁テープとにより、半導体チップと金属配線とが固定されている。通常、絶縁テープがその自重により撓んでしまい、半導体チップと金属配線との接着が安定しなくなる。このため、特許文献５に記載の技術では、通常の半導体チップ搭載用の装置（ダイボンダー）に適用することができない。   In the semiconductor device described in Patent Document 5, the semiconductor chip and the metal wiring are fixed by a liquid thermosetting resin and an insulating tape. Usually, the insulating tape is bent by its own weight, and the adhesion between the semiconductor chip and the metal wiring becomes unstable. For this reason, the technique described in Patent Document 5 cannot be applied to a normal semiconductor chip mounting apparatus (die bonder).

本発明は、上記の問題点に鑑みなされたものであって、その目的は、樹脂封止時の圧力に対してボンディングワイヤの変形を低減し、ボンディングワイヤ同士の接触不良をなくすことが可能な半導体装置及び半導体装置の製造方法を提供することにある。   The present invention has been made in view of the above-described problems, and its object is to reduce the deformation of the bonding wires with respect to the pressure at the time of resin sealing and to eliminate poor contact between the bonding wires. A semiconductor device and a method for manufacturing the semiconductor device are provided.

本発明の半導体装置は、上記の課題を解決するために、ベース基板と半導体素子とを備え、半導体素子とベース基板とがボンディングワイヤにより電気的に接続され、さらに半導体素子とボンディングワイヤとが封止樹脂によって封止された半導体装置において、上記半導体素子には、その表面に上記ボンディングワイヤの少なくとも一部分を保持する保持用接着層が形成された剛性支持体が設けられていることを特徴としている。   In order to solve the above problems, a semiconductor device of the present invention includes a base substrate and a semiconductor element, the semiconductor element and the base substrate are electrically connected by a bonding wire, and the semiconductor element and the bonding wire are sealed. In a semiconductor device sealed with a stop resin, the semiconductor element is provided with a rigid support having a holding adhesive layer for holding at least a part of the bonding wire on the surface thereof. .

上記の構成によれば、ボンディングワイヤの少なくとも一部分を保持する保持用接着層が形成されているので、樹脂封止時の圧力に対してボンディングワイヤの変形を低減することができる。それゆえ、ボンディングワイヤ同士の接触不良をなくすことが可能な半導体装置を提供することができる。   According to the above configuration, since the holding adhesive layer that holds at least a part of the bonding wire is formed, the deformation of the bonding wire can be reduced with respect to the pressure during resin sealing. Therefore, it is possible to provide a semiconductor device that can eliminate contact failure between bonding wires.

さらに、上記保持用接着層は、剛性支持体表面に形成されている。このため、剛性支持体のサイズ、形状に応じて、保持用接着層を形成する保持用接着剤の量を変化させることができる。特許文献１〜４に記載の方法では、ワイヤへ供給する液状樹脂の体積をコントロールすることが非常に困難であった。しかしながら、本発明の半導体装置では、剛性支持体のサイズ、形状を変えることにより、ボンディングワイヤへ供給する保持用接着剤の量を容易にコントロールすることが可能になる。   Further, the holding adhesive layer is formed on the rigid support surface. For this reason, the amount of the holding adhesive that forms the holding adhesive layer can be changed according to the size and shape of the rigid support. In the methods described in Patent Documents 1 to 4, it is very difficult to control the volume of the liquid resin supplied to the wire. However, in the semiconductor device of the present invention, the amount of the holding adhesive supplied to the bonding wire can be easily controlled by changing the size and shape of the rigid support.

さらに、上記剛性支持体は、剛性を有しており、自重で撓むことがない。それゆえ、ボンディングワイヤを保持するために、通常の半導体チップ搭載用の装置が使用可能になる。   Furthermore, the rigid support has rigidity and does not bend due to its own weight. Therefore, a normal semiconductor chip mounting apparatus can be used to hold the bonding wires.

また、本発明の半導体装置では、上記半導体素子が上記ボンディングワイヤと接続する半導体素子側接続部分を避けるように、上記剛性支持体が設けられていることが好ましい。また、本発明の半導体装置では、上記ベース基板が上記ボンディングワイヤと接続するベース基板側接続部分を避けるように、上記剛性支持体が設けられていることが好ましい。   In the semiconductor device of the present invention, it is preferable that the rigid support is provided so as to avoid a semiconductor element side connection portion where the semiconductor element is connected to the bonding wire. In the semiconductor device of the present invention, it is preferable that the rigid support is provided so as to avoid the base substrate side connecting portion where the base substrate is connected to the bonding wire.

これにより、樹脂封止を行うに際し、半導体素子とボンディングワイヤとの接続部分、または上記ベース基板と上記ボンディングワイヤとの接続部分は、信頼性上実績のある封止樹脂で覆われることになる。それゆえ、接続部分における接続信頼性が向上するという効果を奏する。   As a result, when resin sealing is performed, the connection portion between the semiconductor element and the bonding wire or the connection portion between the base substrate and the bonding wire is covered with a sealing resin having a proven record in reliability. Therefore, there is an effect that the connection reliability in the connection portion is improved.

また、上記剛性支持体には、第１の貫通孔または凹部が、上記半導体素子側接続部分に配置されるように形成されていてもよい。   Further, the rigid support body may be formed with a first through hole or a concave portion arranged at the semiconductor element side connection portion.

上記の構成によれば、第１の貫通孔内に、上記半導体素子側接続部分が配置されているので、半導体素子とボンディングワイヤとの接続部分の接続信頼性が向上するという効果を奏する。   According to said structure, since the said semiconductor element side connection part is arrange | positioned in the 1st through-hole, there exists an effect that the connection reliability of the connection part of a semiconductor element and a bonding wire improves.

また、本発明の半導体装置では、上記剛性支持体は、ボンディングワイヤの上記ベース基板からの高さが最も高くなる部分を避けるように設けられていることが好ましい。   In the semiconductor device of the present invention, it is preferable that the rigid support is provided so as to avoid a portion where the height of the bonding wire from the base substrate is highest.

上記の構成によれば、保持用接着層は、ボンディングワイヤにおける上記ベース基板から最も離れた部分と接触することなく、ボンディングワイヤを保持している。このため、保持用接着層を形成する保持用接着剤の量を少なくすることができ、保持用接着層の層厚を薄くすることが可能になる。それゆえ、半導体装置のパッケージの薄型化を図ることが可能となる。   According to the above configuration, the holding adhesive layer holds the bonding wire without coming into contact with the portion of the bonding wire farthest from the base substrate. For this reason, the amount of the holding adhesive forming the holding adhesive layer can be reduced, and the thickness of the holding adhesive layer can be reduced. Therefore, it is possible to reduce the thickness of the package of the semiconductor device.

また、本発明の半導体装置では、上記剛性支持体は、複数の層からなっており、上記複数の層のうち、上記保持用接着層の最も近傍に形成された層が絶縁層であることが好ましい。   Moreover, in the semiconductor device of the present invention, the rigid support body includes a plurality of layers, and the layer formed closest to the holding adhesive layer among the plurality of layers is an insulating layer. preferable.

これにより、剛性支持体を搭載したときに剛性支持体とボンディングワイヤとが接触した場合であっても、剛性支持体に導電層がある場合でも剛性支持体とボンディングワイヤとの間で電気的に導通されない。したがって、上記の構成によれば、剛性支持体を通してボンディングワイヤ間で電気的に導通されないという効果を奏する。   Accordingly, even when the rigid support and the bonding wire are in contact with each other when the rigid support is mounted, even when the rigid support has a conductive layer, the electrical connection between the rigid support and the bonding wire is electrically performed. Not conducting. Therefore, according to said structure, there exists an effect that it is not electrically connected between bonding wires through a rigid support body.

また、本発明の半導体装置では、上記剛性支持体は、複数の層からなっており、上記複数の層のうち、上記保持用接着層から最も離れて形成された層が導電層であることが好ましい。   Moreover, in the semiconductor device of the present invention, the rigid support is composed of a plurality of layers, and the layer formed farthest from the holding adhesive layer among the plurality of layers is a conductive layer. preferable.

これにより、半導体素子から発生する熱を効率的に外部に放出することができるという放熱効果が得られる。   Thereby, the heat dissipation effect that the heat generated from the semiconductor element can be efficiently released to the outside is obtained.

また、本発明の半導体装置では、上記剛性支持体には、第２の貫通孔が形成されており、上記第２の貫通孔には、導電性材料が埋められていることが好ましい。この構成により、上記放熱効果は、さらに向上する。   In the semiconductor device of the present invention, it is preferable that a second through hole is formed in the rigid support, and a conductive material is filled in the second through hole. With this configuration, the heat dissipation effect is further improved.

上記保持用接着層は、液状樹脂の硬化物からなる層であってもよい。   The holding adhesive layer may be a layer made of a cured liquid resin.

また、上記保持用接着層は、シート状樹脂の硬化物からなる層であってもよい。   The holding adhesive layer may be a layer made of a cured product of a sheet-like resin.

上記「液状樹脂の硬化物からなる層」、または「シート状樹脂の硬化物からなる層」は、例えば、液状樹脂またはシート状樹脂を加熱し硬化させることにより得られる。   The above-mentioned “layer made of a cured product of liquid resin” or “layer made of a cured product of sheet resin” can be obtained, for example, by heating and curing a liquid resin or sheet resin.

また、本発明の半導体装置では、上記保持用接着層は、上記封止樹脂の線膨張係数と同等な線膨張係数を備えた材料で形成されていることが好ましい。   In the semiconductor device of the present invention, the holding adhesive layer is preferably formed of a material having a linear expansion coefficient equivalent to the linear expansion coefficient of the sealing resin.

上記の構成によれば、保持用接着層は、封止樹脂の線膨張係数と同等な線膨張係数を備えた材料で形成されているので、半導体装置内の内部応力が減少し、例えば熱ストレスによる半導体装置内部の破壊が発生しにくくなる。   According to the above configuration, since the holding adhesive layer is formed of a material having a linear expansion coefficient equivalent to that of the sealing resin, internal stress in the semiconductor device is reduced, for example, thermal stress. This makes it difficult for the internal damage of the semiconductor device to occur.

また、本発明の半導体装置では、上記剛性支持体は、上記封止樹脂によって封止された部分から露出するように設けられていてもよい。   In the semiconductor device of the present invention, the rigid support may be provided so as to be exposed from a portion sealed with the sealing resin.

上記の構成によれば、剛性支持体が、上記封止樹脂によって封止された部分から露出するように設けられているので、半導体素子から発生する熱を効率的に外部に放出することができ、半導体素子の放熱性が向上するという効果を奏する。   According to said structure, since the rigid support body is provided so that it may be exposed from the part sealed with the said sealing resin, the heat | fever generated from a semiconductor element can be discharge | released outside efficiently. The heat dissipation of the semiconductor element is improved.

また、本発明の半導体装置では、さらに、上記半導体素子には、上記剛性支持体との距離を一定に保つスペーサーが設けられていてもよい。   In the semiconductor device of the present invention, the semiconductor element may further be provided with a spacer that keeps the distance from the rigid support constant.

これにより、保持用接着層の層厚を薄くすることが可能になり、コスト低減が図れる。   As a result, the thickness of the holding adhesive layer can be reduced, and the cost can be reduced.

さらに、上記スペーサーが導電性材料からなっている構成とすることにより、半導体素子の放熱性が向上するという効果を奏する。   Furthermore, the structure in which the spacer is made of a conductive material has an effect of improving the heat dissipation of the semiconductor element.

また、本発明の半導体装置では、半導体素子を複数備え、上記複数の半導体素子が、ベース基板に積層されていてもよい。   In the semiconductor device of the present invention, a plurality of semiconductor elements may be provided, and the plurality of semiconductor elements may be stacked on the base substrate.

さらに、積層された上記複数の半導体素子のうち、ベース基板から最も離れた位置に積層された半導体素子に接続されたボンディングワイヤに対して、剛性支持体に形成された保持用接着層が保持するようになっていることが好ましい。   Furthermore, the holding adhesive layer formed on the rigid support holds the bonding wire connected to the semiconductor element stacked at the position farthest from the base substrate among the plurality of stacked semiconductor elements. It is preferable that it is such.

通常、ベース基板に複数の半導体素子が積層された半導体装置では、上段に位置する上段半導体素子に接続しているボンディングワイヤが長くなる一方、下段に位置する下段半導体チップに接続しているボンディングワイヤは短くなっている。ボンディングワイヤの長さが長いほど、樹脂封止する際の圧力により、ボンディングワイヤは変形しやすくなる。   Usually, in a semiconductor device in which a plurality of semiconductor elements are stacked on a base substrate, the bonding wire connected to the upper semiconductor element located in the upper stage becomes long, while the bonding wire connected to the lower semiconductor chip located in the lower stage Is getting shorter. The longer the length of the bonding wire, the easier it is for the bonding wire to deform due to the pressure during resin sealing.

上記の構成によれば、ベース基板から最も離れた位置に積層された半導体素子に接続されたボンディングワイヤに対して、剛性支持体に形成された保持用接着層が保持するようになっている構成になっている。これにより、樹脂封止する際の圧力により変形しやすいボンディングワイヤの変形を効率的に低減することが可能になる。   According to the above configuration, the holding adhesive layer formed on the rigid support holds the bonding wire connected to the semiconductor element stacked at the position farthest from the base substrate. It has become. As a result, it is possible to efficiently reduce the deformation of the bonding wire that is easily deformed by the pressure during resin sealing.

また、本発明の半導体装置は、半導体素子を複数備え、上記複数の半導体素子が、ベース基板上に、エリアアレイ状に設けられており、各半導体素子に接続されたボンディングワイヤに対して、ただ一つの剛性支持体に形成された保持用接着層が保持するようになっている構成であってもよい。   In addition, the semiconductor device of the present invention includes a plurality of semiconductor elements, and the plurality of semiconductor elements are provided in an area array on the base substrate, and are only provided for bonding wires connected to the respective semiconductor elements. The structure which the adhesion layer for holding formed in one rigid support body hold | maintains may be sufficient.

上記の構成によれば、剛性支持体に形成された保持用接着層が、各半導体素子に接続されたボンディングワイヤを一括して保持することになる。このため、各半導体素子にそれぞれ剛性支持体を搭載する場合と比較して、プロセスが減少するという効果を奏する。   According to said structure, the contact bonding layer formed in the rigid support body hold | maintains the bonding wire connected to each semiconductor element collectively. For this reason, compared with the case where a rigid support body is mounted on each semiconductor element, there is an effect that the process is reduced.

本発明の半導体装置の製造方法は、上記の課題を解決するために、ベース基板に設けられた半導体素子と、ベース基板と半導体素子とを電気的に接続するボンディングワイヤとを封止樹脂により封止する封止工程を含む半導体装置の製造方法であって、上記封止工程の前に、その表面に保持用接着層が形成された剛性支持体により、上記ボンディングワイヤの少なくとも一部分を保持する保持工程を含むことを特徴としている。   In order to solve the above-described problems, a semiconductor device manufacturing method of the present invention seals a semiconductor element provided on a base substrate and a bonding wire for electrically connecting the base substrate and the semiconductor element with a sealing resin. A method of manufacturing a semiconductor device including a sealing step for stopping, wherein holding before holding the sealing step holds at least a part of the bonding wire by a rigid support having a holding adhesive layer formed on the surface thereof. It is characterized by including a process.

ボンディングワイヤの少なくとも一部分を保持する保持用接着層が形成されているので、樹脂封止時の圧力に対してボンディングワイヤの変形を低減することができる。それゆえ、ボンディングワイヤ同士の接触不良をなくすことが可能な半導体装置を提供することができる。   Since the holding adhesive layer for holding at least a part of the bonding wire is formed, deformation of the bonding wire can be reduced with respect to the pressure at the time of resin sealing. Therefore, it is possible to provide a semiconductor device that can eliminate contact failure between bonding wires.

また、本発明の半導体装置の製造方法では、上記保持工程は、上記剛性支持体表面に液状樹脂を塗布して保持用接着層を形成する段階と、上記液状樹脂が上記ボンディングワイヤの少なくとも一部分を接触するように、上記剛性支持体を配置する段階とを含んでいてもよい。   In the method of manufacturing a semiconductor device of the present invention, the holding step includes a step of applying a liquid resin to the rigid support surface to form a holding adhesive layer, and the liquid resin forms at least a part of the bonding wire. Disposing the rigid support so as to be in contact with each other.

また、本発明の半導体装置の製造方法では、上記保持工程は、上記剛性支持体表面にシート状樹脂を付着して保持用接着層を形成する段階と、上記シート状樹脂が上記ボンディングワイヤの少なくとも一部分を接触するように、上記剛性支持体を配置する段階と、上記シート状樹脂を加熱して融解する段階とを含んでいてもよい。   In the method for manufacturing a semiconductor device of the present invention, the holding step includes a step of attaching a sheet-like resin to the surface of the rigid support to form a holding adhesive layer, and the sheet-like resin includes at least the bonding wire. The step of disposing the rigid support so as to be in contact with a part thereof and the step of heating and melting the sheet-like resin may be included.

本発明の半導体装置は、以上のように、上記半導体素子には、その表面に上記ボンディングワイヤの少なくとも一部分を保持する保持用接着層が形成された剛性支持体が設けられている構成である。また、本発明の半導体装置の製造方法は、以上のように、上記封止工程の前に、その表面に保持用接着層が形成された剛性支持体により、上記ボンディングワイヤの少なくとも一部分を保持する保持工程を含む構成である。   As described above, the semiconductor device of the present invention has a configuration in which the semiconductor element is provided with a rigid support having a holding adhesive layer formed on the surface thereof for holding at least a part of the bonding wire. In the method for manufacturing a semiconductor device of the present invention, as described above, at least a part of the bonding wire is held by the rigid support having the holding adhesive layer formed on the surface thereof before the sealing step. The configuration includes a holding step.

それゆえ、樹脂封止時の圧力に対してボンディングワイヤの変形を低減し、ボンディングワイヤ同士の接触不良をなくすことが可能となり、安定した良品率を確保することが可能となる。また、剛性支持体を用いることにより、通常の半導体チップ搭載用の装置が使用可能となる。さらに、その表面に保持用接着層が形成された剛性支持体を用いることで、保持用接着層を形成する保持用接着剤の供給量をコントロールすることが容易になる。   Therefore, it is possible to reduce the deformation of the bonding wires with respect to the pressure at the time of resin sealing, eliminate the contact failure between the bonding wires, and ensure a stable yield rate. Further, by using a rigid support, a normal semiconductor chip mounting apparatus can be used. Furthermore, by using a rigid support having a holding adhesive layer formed on the surface, it becomes easy to control the supply amount of the holding adhesive forming the holding adhesive layer.

〔実施の形態１〕
本発明の実施の一形態について図１に基づいて説明すれば、以下の通りである。図１（ａ）〜（ｃ）は本実施の形態の半導体装置（以下、本半導体装置と記す）の製造工程の一例を示す断面図であり、そのうち、図１（ｃ）は、本半導体装置の概略構成を示している。また、本発明は、これに限定されるものではない。 [Embodiment 1]
An embodiment of the present invention will be described below with reference to FIG. 1A to 1C are cross-sectional views illustrating an example of a manufacturing process of a semiconductor device of the present embodiment (hereinafter referred to as the present semiconductor device). Of these, FIG. 1C illustrates the present semiconductor device. The schematic structure of is shown. The present invention is not limited to this.

本半導体装置は、図１（ｃ）に示すように、ベース基板２上に半導体チップ１が搭載された構成である。半導体チップ（半導体素子）１は、接着剤層３によりベース基板２と接着している。また、半導体チップ１には、チップ側ボンディングパッド５が設けられている。また、ベース基板２には、基板側ボンディングパッド６が設けられている。そして、チップ側ボンディングパッド５と基板側ボンディングパッド６とは、ボンディングワイヤ４を介して接続されている。これにより、半導体チップ１とベース基板２とが電気的に接続するようになる。また、半導体チップ１とボンディングワイヤ４とは、樹脂層７により封止されている。また、半導体チップ１とボンディングワイヤ４とは、トランスファーモールド法により封止されている。なお、本明細書では、ベース基板２における半導体チップ１側を「上側」とし、その反対側を「下側」とする。   The semiconductor device has a configuration in which a semiconductor chip 1 is mounted on a base substrate 2 as shown in FIG. The semiconductor chip (semiconductor element) 1 is bonded to the base substrate 2 with an adhesive layer 3. The semiconductor chip 1 is provided with a chip-side bonding pad 5. The base substrate 2 is provided with substrate-side bonding pads 6. The chip-side bonding pad 5 and the substrate-side bonding pad 6 are connected via the bonding wire 4. As a result, the semiconductor chip 1 and the base substrate 2 are electrically connected. Further, the semiconductor chip 1 and the bonding wire 4 are sealed with a resin layer 7. Further, the semiconductor chip 1 and the bonding wire 4 are sealed by a transfer mold method. In the present specification, the semiconductor chip 1 side of the base substrate 2 is referred to as “upper side”, and the opposite side is referred to as “lower side”.

本半導体装置では、ボンディングワイヤ４を保持する剛性支持体９が設けられている。剛性支持体９には、保持用接着層８が形成されている。ボンディングワイヤ４は、保持用接着層８と接触し固定されている。すなわち、剛性支持体９は、保持用接着層８によりボンディングワイヤ４を保持することになる。   In the present semiconductor device, a rigid support 9 that holds the bonding wire 4 is provided. A holding adhesive layer 8 is formed on the rigid support 9. The bonding wire 4 is fixed in contact with the holding adhesive layer 8. That is, the rigid support 9 holds the bonding wire 4 by the holding adhesive layer 8.

この構成により、トランスファーモールド法により封止する際の圧力によるボンディングワイヤ４の変形が低減される。これにより、ボンディングワイヤ４同士の接触不良がなくなり、安定した良品率を確保することが可能になる。   With this configuration, deformation of the bonding wire 4 due to pressure when sealing by the transfer molding method is reduced. Thereby, the contact failure between the bonding wires 4 is eliminated, and a stable non-defective product rate can be secured.

また、本半導体装置では、ボンディングワイヤ４を保持し固定する保持用接着層８が、剛性支持体９により支持されている。この剛性支持体９は、剛性を有しており、自重で撓むことがない。このため、剛性支持体９と半導体チップ１との間の接着がより安定する。それゆえ、ボンディングワイヤ４を保持するために、通常の半導体チップ搭載用の装置が使用可能になる。なお、剛性支持体９は、自重で撓まない程度の剛性を有するものであれば、特に限定されるものではない。   In this semiconductor device, the holding adhesive layer 8 that holds and fixes the bonding wire 4 is supported by the rigid support 9. The rigid support 9 has rigidity and does not bend due to its own weight. For this reason, the adhesion between the rigid support 9 and the semiconductor chip 1 is more stable. Therefore, in order to hold the bonding wire 4, a normal semiconductor chip mounting apparatus can be used. In addition, the rigid support body 9 will not be specifically limited if it has the rigidity of the grade which does not bend by its own weight.

次に、本半導体装置の製造工程の一例について、図１（ａ）〜（ｃ）に基づいて以下に説明する。   Next, an example of the manufacturing process of the semiconductor device will be described below with reference to FIGS.

先ず、図１（ａ）に示すように、ベース基板２上に半導体チップ１を搭載する。そして、半導体チップ１とベース基板２とを、ボンディングワイヤ４により電気的に接続する。   First, as shown in FIG. 1A, the semiconductor chip 1 is mounted on the base substrate 2. Then, the semiconductor chip 1 and the base substrate 2 are electrically connected by the bonding wire 4.

ベース基板２に半導体チップ１を搭載する方法においては、特に限定されず、ペースト状接着剤、シート状接着剤の何れを使用して、半導体チップ１を搭載してもよい。   The method for mounting the semiconductor chip 1 on the base substrate 2 is not particularly limited, and the semiconductor chip 1 may be mounted using either a paste adhesive or a sheet adhesive.

また、半導体チップ１とベース基板２とを電気的に接続する方法においては、従来のワイヤボンディング方法であれば、特に限定されず、フォワードボンディング及びリバースボンディングの何れのワイヤボンディング方法を採用してもよい。   Further, the method of electrically connecting the semiconductor chip 1 and the base substrate 2 is not particularly limited as long as it is a conventional wire bonding method, and any of the wire bonding methods of forward bonding and reverse bonding can be adopted. Good.

次に、図１（ｂ）に示すように、予め剛性支持体９表面に、保持用接着剤を付着させて保持用接着層８を形成する。そして、保持用接着層８が形成された剛性支持体９を、半導体チップ１及びボンディングワイヤ４に搭載する。このとき、保持用接着層８が半導体チップ１及びボンディングワイヤ４と接触するように、剛性支持体９を搭載する。そして、保持用接着層８を溶融・硬化させることにより、ボンディングワイヤ４を保持する。   Next, as shown in FIG. 1B, a holding adhesive layer 8 is formed on the surface of the rigid support 9 by previously attaching a holding adhesive. Then, the rigid support 9 on which the holding adhesive layer 8 is formed is mounted on the semiconductor chip 1 and the bonding wire 4. At this time, the rigid support 9 is mounted so that the holding adhesive layer 8 is in contact with the semiconductor chip 1 and the bonding wire 4. Then, the bonding wire 4 is held by melting and curing the holding adhesive layer 8.

この際、剛性支持体９のサイズ、形状に応じて、保持用接着層８を形成する保持用接着剤の量を変化させることができる。特許文献１〜４に記載の方法では、ワイヤへ供給する液状樹脂の体積をコントロールすることが非常に困難であった。しかしながら、本半導体装置の製造方法では、剛性支持体９のサイズ、形状を変えることにより、ボンディングワイヤ４へ供給する保持用接着剤の量を容易にコントロールすることが可能になる。   At this time, the amount of the holding adhesive forming the holding adhesive layer 8 can be changed according to the size and shape of the rigid support 9. In the methods described in Patent Documents 1 to 4, it is very difficult to control the volume of the liquid resin supplied to the wire. However, in the manufacturing method of the semiconductor device, the amount of the holding adhesive supplied to the bonding wire 4 can be easily controlled by changing the size and shape of the rigid support 9.

また、剛性支持体９に、自重で撓まない程度の剛性を持たせることにより、通常の半導体チップ搭載用の装置が使用可能となる。   Further, by providing the rigid support 9 with a rigidity that does not bend due to its own weight, a normal semiconductor chip mounting apparatus can be used.

次いで、図１（ｃ）に示すように、半導体チップ１及びボンディングワイヤ４を、トランスファーモールド法により樹脂封止を行う。   Next, as shown in FIG. 1C, the semiconductor chip 1 and the bonding wire 4 are resin-sealed by a transfer molding method.

このとき、ボンディングワイヤ４は、剛性支持体９に形成された保持用接着層８により保持されている。このため、トランスファーモールドによる樹脂の圧力によるボンディングワイヤ４の変形を低減することができる。これにより、ボンディングワイヤ４同士の接触不良がなく、安定した良品率を確保できる半導体装置を提供することが可能になる。   At this time, the bonding wire 4 is held by the holding adhesive layer 8 formed on the rigid support 9. For this reason, it is possible to reduce the deformation of the bonding wire 4 due to the pressure of the resin by the transfer mold. As a result, it is possible to provide a semiconductor device in which there is no contact failure between the bonding wires 4 and a stable yield rate can be secured.

なお、本半導体装置を構成する半導体チップ１の種類は特に限定されず、任意のものを使用することができる。   In addition, the kind of semiconductor chip 1 which comprises this semiconductor device is not specifically limited, Arbitrary things can be used.

また、ベース基板２は、従来公知の半導体装置に使用されるベース基板であれば、特に限定されるものではない。ベース基板２としては、例えば、ガラスエポキシ基板、またはポリイミド基板等の有機基板、または金属製のリードフレームが挙げられる。   The base substrate 2 is not particularly limited as long as it is a base substrate used in a conventionally known semiconductor device. Examples of the base substrate 2 include an organic substrate such as a glass epoxy substrate or a polyimide substrate, or a metal lead frame.

また、接着剤層３に使用される接着剤は、ベース基板に半導体チップを搭載する方法において用いられる接着剤であれば、特に限定されず、例えば、ペースト状接着剤、またはシート状接着剤等が挙げられる。   The adhesive used for the adhesive layer 3 is not particularly limited as long as it is an adhesive used in a method for mounting a semiconductor chip on a base substrate. For example, a paste adhesive or a sheet adhesive is used. Is mentioned.

また、チップ側ボンディングパッド５及び基板側ボンディングパッド６が千鳥に配列されていてもよい。   Further, the chip-side bonding pads 5 and the substrate-side bonding pads 6 may be arranged in a staggered manner.

また、保持用接着層８を形成する保持用接着剤は、ボンディングワイヤ４と接触することによりボンディングワイヤ４を保持する機能、及び半導体チップ１と剛性支持体９とを接着させる機能が要求される。このため、保持用接着剤は、上記の機能を有するものであれば、液状樹脂及びシート状樹脂の何れであってもよい。すなわち、保持用接着層８は、液状樹脂の硬化物からなる層であっても、シート状樹脂の硬化物からなる層であってもよい。   Further, the holding adhesive forming the holding adhesive layer 8 is required to have a function of holding the bonding wire 4 by contacting the bonding wire 4 and a function of bonding the semiconductor chip 1 and the rigid support 9. . For this reason, the holding adhesive may be either a liquid resin or a sheet-like resin as long as it has the above function. That is, the holding adhesive layer 8 may be a layer made of a cured product of a liquid resin or a layer made of a cured product of a sheet-like resin.

保持用接着剤として液状樹脂を用いる場合には、常温では液状である一方、熱処理により完全に固体化する熱硬化性樹脂であることが好ましい。さらに、熱硬化性樹脂の中でも、特にエポキシ樹脂であることが好ましい。   When a liquid resin is used as the holding adhesive, it is preferably a thermosetting resin that is liquid at room temperature but completely solidified by heat treatment. Further, among thermosetting resins, an epoxy resin is particularly preferable.

また、保持用接着剤としてシート状樹脂を用いる場合には、保持用接着層８が形成された剛性支持体９を半導体チップ１及びボンディングワイヤ４に搭載する時に、シート状樹脂（保持用接着層８）によるボンディングワイヤ４へのストレスを低減する必要がある。さらに、剛性支持体９搭載時に、シート状樹脂（保持用接着層８）を加熱し、溶融する必要がある。このため、保持用接着剤として、剛性支持体９の搭載時の加熱により融解・液状化する一方、剛性支持体９の搭載後に硬化するような樹脂材料を用いることが好ましい。このような樹脂材料の中でも、常温では固体状態を保ち、加熱時に融解して液状となり、その後の熱処理により完全に固体化する熱硬化性樹脂を用いた材料を使用することが好ましい。さらに、熱硬化性樹脂の中でも、特にエポキシ樹脂を用いることが好ましい。   When a sheet-like resin is used as the holding adhesive, the sheet-like resin (holding adhesive layer) is used when the rigid support 9 having the holding adhesive layer 8 formed thereon is mounted on the semiconductor chip 1 and the bonding wire 4. It is necessary to reduce the stress on the bonding wire 4 due to 8). Furthermore, when the rigid support 9 is mounted, the sheet-like resin (holding adhesive layer 8) needs to be heated and melted. For this reason, it is preferable to use as the holding adhesive a resin material that melts and liquefies by heating at the time of mounting the rigid support body 9 and cures after mounting the rigid support body 9. Among such resin materials, it is preferable to use a material that uses a thermosetting resin that maintains a solid state at room temperature, melts when heated, becomes liquid, and is solidified completely by subsequent heat treatment. Furthermore, it is particularly preferable to use an epoxy resin among the thermosetting resins.

また、図１に示された半導体装置は、保持用接着層８がボンディングワイヤ４のチップ側ボンディングパッド５側から途中までの部分と接触している構成であった。すなわち、保持用接着層８が、ボンディングワイヤ４と半導体チップ１との接続部分であるチップ側ボンディングパッド５を含む形で、ボンディングワイヤ４と接触した構成であった。しかしながら、本半導体装置は、この構成に限定されず、保持用接着層がボンディングワイヤの少なくとも一部分と接触した構成であればよい。   Further, the semiconductor device shown in FIG. 1 has a configuration in which the holding adhesive layer 8 is in contact with a portion of the bonding wire 4 from the chip side bonding pad 5 side to the middle. That is, the holding adhesive layer 8 is in contact with the bonding wire 4 so as to include the chip-side bonding pad 5 that is a connection portion between the bonding wire 4 and the semiconductor chip 1. However, the semiconductor device is not limited to this configuration, and may be any configuration as long as the holding adhesive layer is in contact with at least a part of the bonding wire.

また、剛性支持体９を構成する材料は、特に限定されるものではないが、ベース基板２を構成する材料と同一のものであってもよい。これにより、パッケージの反りを低減することができる。剛性支持体９を構成する材料としては、例えば、ガラスエポキシ材に導電性材料が形成され、それらをソルダーレジストで覆うような材料が挙げられる。   Further, the material constituting the rigid support 9 is not particularly limited, but may be the same as the material constituting the base substrate 2. Thereby, the curvature of a package can be reduced. Examples of the material constituting the rigid support 9 include a material in which a conductive material is formed on a glass epoxy material and covered with a solder resist.

本半導体装置では、保持用接着層がボンディングワイヤの少なくとも一部分と接触することで、ボンディングワイヤを保持することが可能になる。そして、トランスファーモールド法による樹脂封止時のボンディングワイヤ間の接触がないようにすることが可能である。そのため、剛性支持体のサイズは、半導体チップサイズ、ボンディングワイヤの長さ、またはボンディングワイヤの形状により適宜決定することができる。   In this semiconductor device, the bonding wire can be held by the holding adhesive layer contacting at least a part of the bonding wire. Then, it is possible to prevent the bonding wires from contacting each other at the time of resin sealing by the transfer molding method. Therefore, the size of the rigid support can be appropriately determined depending on the semiconductor chip size, the length of the bonding wire, or the shape of the bonding wire.

以下、本半導体装置の別の構成について、図２〜図４に基づいて説明する。なお、図２〜図４において、説明の便宜上、図１に示された半導体装置の各種部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。   Hereinafter, another configuration of the semiconductor device will be described with reference to FIGS. 2 to 4, for convenience of explanation, members having the same functions as those of the various members of the semiconductor device shown in FIG. 1 are denoted by the same reference numerals and description thereof is omitted.

図２は、剛性支持体に貫通孔が形成された場合における本半導体装置の構成を示しており、図２（ａ）は断面図であり、図２（ｂ）は平面図である。   FIG. 2 shows the configuration of the present semiconductor device when a through hole is formed in a rigid support, FIG. 2 (a) is a cross-sectional view, and FIG. 2 (b) is a plan view.

図２（ａ）に示すように、本半導体装置では、剛性支持体９’に貫通孔（第１の貫通孔）１０が設けられている。そして、剛性支持体９’に形成された保持用接着層８’は、ボンディングワイヤ４のワイヤループ高さが最も高い部分を避けるように、ボンディングワイヤ４と接触している。すなわち、本半導体装置では、貫通孔１０内に、ボンディングワイヤ４のワイヤループ高さが最も高い部分が収まるようになっている。なお、本明細書における「ワイヤループ高さ」とは、ベース基板２からボンディングワイヤ４までの距離のことをいう。それゆえ、「ワイヤループ高さが最も高い部分」は、ボンディングワイヤ４のベース基板２からの高さが最も高くなる部分ともいえる。図２（ａ）では、「ワイヤループ高さが最も高い部分」は、ボンディングワイヤ４とチップ側ボンディングパッド５とが接続した部分になっている。しかしながら、これに限定されず、「ワイヤループ高さが最も高い部分」は、半導体チップのワイヤボンドデザインに応じて、適宜設定可能である。   As shown in FIG. 2A, in the semiconductor device, a through hole (first through hole) 10 is provided in the rigid support 9 '. The holding adhesive layer 8 ′ formed on the rigid support 9 ′ is in contact with the bonding wire 4 so as to avoid a portion where the bonding wire 4 has the highest wire loop height. That is, in the present semiconductor device, the portion of the bonding wire 4 having the highest wire loop height is accommodated in the through hole 10. In the present specification, the “wire loop height” refers to the distance from the base substrate 2 to the bonding wire 4. Therefore, the “part with the highest wire loop height” can be said to be the part with the highest height of the bonding wire 4 from the base substrate 2. In FIG. 2A, the “portion with the highest wire loop height” is a portion where the bonding wire 4 and the chip-side bonding pad 5 are connected. However, the present invention is not limited to this, and the “part with the highest wire loop height” can be set as appropriate according to the wire bond design of the semiconductor chip.

図２（ａ）に示された構成によれば、保持用接着層８’は、ボンディングワイヤ４のワイヤループ高さが最も高い部分と接触することなく、ボンディングワイヤ４を保持している。このため、保持用接着層８’を形成する保持用接着剤の量を少なくすることができ、保持用接着層８’の層厚を薄くすることが可能になる。それゆえ、半導体装置のパッケージの薄型化を図ることが可能となる。   According to the configuration shown in FIG. 2A, the holding adhesive layer 8 ′ holds the bonding wire 4 without coming into contact with the portion having the highest wire loop height of the bonding wire 4. Therefore, the amount of the holding adhesive forming the holding adhesive layer 8 'can be reduced, and the thickness of the holding adhesive layer 8' can be reduced. Therefore, it is possible to reduce the thickness of the package of the semiconductor device.

また、図２（ｂ）に示すように、剛性支持体９’が搭載されているエリアがワイヤボンディングされているエリアよりも小さくなっている。剛性支持体９’は、ベース基板２に形成された複数の基板側ボンディングパッド６に囲まれた領域内に搭載されている。また、剛性支持体９’は、半導体チップ１に形成されたチップ側ボンディングパッド５を避けるように、搭載されている。つまり、チップ側ボンディングパッド５と基板側ボンディングパッド６とを避けるように、剛性支持体９’が搭載されている。これにより、トランスファーモールド法により樹脂封止を行って樹脂層７を形成するに際し、半導体チップ側及び基板側のワイヤボンド接続部分は、信頼性上実績のあるモールド樹脂（樹脂層７）で覆われることになる。それゆえ、半導体チップ側及び基板側のワイヤボンド接続部分における接続信頼性が向上するという効果を奏する。   Also, as shown in FIG. 2B, the area where the rigid support 9 'is mounted is smaller than the area where wire bonding is performed. The rigid support 9 ′ is mounted in a region surrounded by a plurality of substrate-side bonding pads 6 formed on the base substrate 2. The rigid support 9 ′ is mounted so as to avoid the chip-side bonding pads 5 formed on the semiconductor chip 1. That is, the rigid support 9 ′ is mounted so as to avoid the chip-side bonding pad 5 and the substrate-side bonding pad 6. Accordingly, when the resin layer 7 is formed by performing resin sealing by the transfer molding method, the wire bond connection portions on the semiconductor chip side and the substrate side are covered with the mold resin (resin layer 7) having a proven record in reliability. It will be. Therefore, there is an effect that the connection reliability at the wire bond connection portions on the semiconductor chip side and the substrate side is improved.

また、本半導体装置のさらに別の構成としては、図３に示すような構成であってもよい。図３は、剛性支持体に凹部が形成された場合における本半導体装置の構成を示した断面図である。   Further, another configuration of the semiconductor device may be a configuration as shown in FIG. FIG. 3 is a cross-sectional view showing the configuration of the present semiconductor device when a recess is formed in the rigid support.

図３に示すように、本半導体装置では、剛性支持体９’’に凹部１１が設けられている。そして、剛性支持体９’’に形成された保持用接着層８’’は、ボンディングワイヤ４のワイヤループ高さが最も高い部分を避けるように、ボンディングワイヤ４と接触している。保持用接着層８’’は、ボンディングワイヤ４のワイヤループ高さが最も高い部分と接触することなく、ボンディングワイヤ４を保持している。このため、保持用接着層８’’を形成する保持用接着剤の量を少なくすることができ、保持用接着層８’’の層厚を薄くすることが可能になる。それゆえ、半導体装置のパッケージの薄型化を図ることが可能となる。   As shown in FIG. 3, in the present semiconductor device, the concave portion 11 is provided in the rigid support 9 ″. The holding adhesive layer 8 ″ formed on the rigid support 9 ″ is in contact with the bonding wire 4 so as to avoid a portion where the wire loop height of the bonding wire 4 is the highest. The holding adhesive layer 8 ″ holds the bonding wire 4 without coming into contact with the portion of the bonding wire 4 having the highest wire loop height. For this reason, the amount of the holding adhesive forming the holding adhesive layer 8 ″ can be reduced, and the thickness of the holding adhesive layer 8 ″ can be reduced. Therefore, it is possible to reduce the thickness of the package of the semiconductor device.

また、剛性支持体９’’は、絶縁層９ａ及び導電層９ｂからなる２層構造になっている。そして、絶縁層９ａには、保持用接着層８’’が形成されている。すなわち、剛性支持体９’’では、絶縁層９ａ、導電層９ｂが、保持用接着層８’’側から、この順に設けられている。また、図３に示すように、剛性支持体９’’には、貫通孔１２が形成されており、この貫通孔１２に導電層９ｂを形成する導電性材料が埋められている。   In addition, the rigid support 9 '' has a two-layer structure including an insulating layer 9a and a conductive layer 9b. A holding adhesive layer 8 ″ is formed on the insulating layer 9 a. That is, in the rigid support body 9 ″, the insulating layer 9a and the conductive layer 9b are provided in this order from the holding adhesive layer 8 ″ side. Further, as shown in FIG. 3, a through hole 12 is formed in the rigid support body 9 ″, and a conductive material for forming a conductive layer 9 b is buried in the through hole 12.

この構成によれば、保持用接着層８’’は、絶縁層９ａに形成されているので、剛性支持体９’’を搭載したときに剛性支持体９’’とボンディングワイヤ４とが接触した場合であっても、剛性支持体９’’とボンディングワイヤ４との間に電気的導通が得られない。このため、剛性支持体を通してボンディングワイヤ間で電気的導通が得られるようなことがなくなる。   According to this configuration, since the holding adhesive layer 8 '' is formed on the insulating layer 9a, the rigid support 9 '' and the bonding wire 4 are in contact with each other when the rigid support 9 '' is mounted. Even in this case, no electrical continuity is obtained between the rigid support 9 '' and the bonding wire 4. For this reason, electrical continuity is not obtained between the bonding wires through the rigid support.

また、剛性支持体９’’の最上層（保持用接着層から最も離れて形成された層）として、導電性材料からなる導電層９ｂが設けられているので、半導体チップ１から発生する熱を効率的に外部に放出することができるという放熱効果が得られる。また、剛性支持体９’’に、貫通孔（第２の貫通孔）１２が形成され、この貫通孔１２に導電層９ｂを形成する導電性材料が埋められた構成とすることで、上記放熱効果は、さらに向上する。   In addition, since the conductive layer 9b made of a conductive material is provided as the uppermost layer (the layer formed farthest from the holding adhesive layer) of the rigid support 9 '', heat generated from the semiconductor chip 1 is generated. A heat dissipation effect that can be efficiently discharged to the outside is obtained. In addition, a through-hole (second through-hole) 12 is formed in the rigid support 9 '', and the heat dissipation is achieved by a configuration in which the conductive material for forming the conductive layer 9b is buried in the through-hole 12. The effect is further improved.

なお、図３では、剛性支持体９’’が絶縁層９ａ及び導電層９ｂからなる２層構造である場合について説明したが、剛性支持体は２層以上の複数層から形成されてもよい。剛性支持体は２層以上の複数層からなる場合であっても、保持用接着層が付着された最下層（保持用接着層に最も近傍に形成された層）を絶縁層とすることで、剛性支持体とボンディングワイヤとの間に電気的導通が得られなくなる。さらに、少なくとも剛性支持体の最上層として、導電性材料からなる導電層９ｂが設けられていれば、放熱効果が得られる。   In FIG. 3, the case where the rigid support 9 ″ has a two-layer structure including the insulating layer 9 a and the conductive layer 9 b has been described, but the rigid support may be formed of a plurality of layers of two or more layers. Even when the rigid support is composed of two or more layers, the bottom layer (the layer formed closest to the holding adhesive layer) to which the holding adhesive layer is attached is used as the insulating layer. Electrical continuity cannot be obtained between the rigid support and the bonding wire. Furthermore, if a conductive layer 9b made of a conductive material is provided at least as the uppermost layer of the rigid support, a heat dissipation effect can be obtained.

また、本半導体装置のさらに別の構成としては、図４に示すような構成であってもよい。図４は、半導体チップと接着層との間にスペーサーが設けられた場合における本半導体装置の構成を示した断面図である。   Further, another configuration of the semiconductor device may be a configuration as shown in FIG. FIG. 4 is a cross-sectional view showing the configuration of the semiconductor device when a spacer is provided between the semiconductor chip and the adhesive layer.

図４に示すように、本半導体装置では、半導体チップ１と保持用接着層８との間に剛性支持体９との距離を一定に保つスペーサー１３が設けられている。スペーサー１３は、接着剤層１４により、半導体チップ１と接着している。   As shown in FIG. 4, in the present semiconductor device, a spacer 13 is provided between the semiconductor chip 1 and the holding adhesive layer 8 to keep the distance from the rigid support 9 constant. The spacer 13 is bonded to the semiconductor chip 1 by the adhesive layer 14.

また、剛性支持体９の上側の面は、半導体チップ１及びボンディングワイヤ４を封止する樹脂層７から露出している。   The upper surface of the rigid support 9 is exposed from the resin layer 7 that seals the semiconductor chip 1 and the bonding wire 4.

このように、半導体チップ１と保持用接着層８との間にスペーサー１３が設けられているので、保持用接着層８の層厚を薄くすることが可能になり、コスト低減が図れる。   Thus, since the spacer 13 is provided between the semiconductor chip 1 and the holding adhesive layer 8, the thickness of the holding adhesive layer 8 can be reduced, and the cost can be reduced.

さらに、剛性支持体９の上側の面が樹脂層７から露出しいていることで、半導体チップ１から発生する熱を効率的に外部に放出することができ、半導体チップ１の放熱性が向上するという効果を奏する。また、スペーサー１３を形成する材料として導電性材料を用いた場合、上記放熱性はさらに向上する。   Furthermore, since the upper surface of the rigid support 9 is exposed from the resin layer 7, the heat generated from the semiconductor chip 1 can be efficiently released to the outside, and the heat dissipation of the semiconductor chip 1 is improved. There is an effect. In addition, when a conductive material is used as a material for forming the spacer 13, the heat dissipation is further improved.

また、本半導体装置では、保持用接着層は、封止樹脂の線膨張係数と同等な線膨張係数を備えた材料で形成されていることが好ましい。保持用接着層は、封止樹脂の線膨張係数と同等な線膨張係数を備えた材料で形成されているので、半導体装置内の内部応力が減少し、例えば熱ストレスによる半導体装置内部の破壊が発生しにくくなる。   In the semiconductor device, the holding adhesive layer is preferably formed of a material having a linear expansion coefficient equivalent to that of the sealing resin. Since the holding adhesive layer is formed of a material having a linear expansion coefficient equivalent to that of the sealing resin, the internal stress in the semiconductor device is reduced, for example, the internal damage of the semiconductor device due to thermal stress is reduced. Less likely to occur.

なお、上記「同等」とは、保持用接着層の線膨張係数が封止樹脂の線膨張係数と実質的に等しいことをいう。このため、保持用接着層の線膨張係数と封止樹脂の線膨張係数とは、実使用上の半導体装置において設計範囲内で等しければよい。本半導体装置では、封止樹脂の線膨張係数が保持用接着層の線膨張係数とが、１０２程度までの範囲で違う場合であっても、「同等」とみなすことができる。 The “equivalent” means that the linear expansion coefficient of the holding adhesive layer is substantially equal to the linear expansion coefficient of the sealing resin. For this reason, the linear expansion coefficient of the holding adhesive layer and the linear expansion coefficient of the sealing resin may be equal within the design range in the semiconductor device in actual use. In this semiconductor device, a coefficient of linear expansion is holding the adhesive layer of the sealing resin, even if a different range of up to about 10 2 can be regarded as "equivalent".

〔実施の形態２〕
本発明の他の実施形態について、図５〜図７に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、上記実施の形態１にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。また、上記実施の形態１で述べた各種の特徴点については、本実施の形態についても組み合わせて適用し得るものとする。 [Embodiment 2]
The following will describe another embodiment of the present invention with reference to FIGS. For convenience of explanation, members having the same functions as those in the drawings explained in the first embodiment are given the same reference numerals and explanations thereof are omitted. In addition, the various feature points described in the first embodiment can be applied in combination with the present embodiment.

図５は、本実施の形態の半導体装置（以下、本半導体装置と記す）の概略構成を示す断面図である。   FIG. 5 is a cross-sectional view showing a schematic configuration of the semiconductor device of the present embodiment (hereinafter referred to as the present semiconductor device).

上記実施の形態１の半導体装置は、ベース基板に半導体チップがただ１つ搭載された構成であった。これに対し、本半導体装置は、複数の半導体チップがベース基板に設けられた半導体装置である。本発明は、複数の半導体チップを備えた半導体装置においても適用可能である。   The semiconductor device of the first embodiment has a configuration in which only one semiconductor chip is mounted on the base substrate. On the other hand, this semiconductor device is a semiconductor device in which a plurality of semiconductor chips are provided on a base substrate. The present invention can also be applied to a semiconductor device including a plurality of semiconductor chips.

図５に示すように、本半導体装置では、ベース基板２２上に上段半導体チップ２１ａ及び下段半導体チップ２１ｂが積層されて設けられた構成である。下段半導体チップ２１ｂは、接着剤層２３ｂによりベース基板２２と接着している。上段半導体チップ２１ａは、接着剤層２３ａにより下段半導体チップ２１ｂと接着している。   As shown in FIG. 5, the semiconductor device has a configuration in which an upper semiconductor chip 21 a and a lower semiconductor chip 21 b are stacked on a base substrate 22. The lower semiconductor chip 21b is bonded to the base substrate 22 with an adhesive layer 23b. The upper semiconductor chip 21a is bonded to the lower semiconductor chip 21b by the adhesive layer 23a.

また、上段半導体チップ２１ａとベース基板２２とは、ボンディングワイヤ２４ａにより電気的に接続されている。一方、下段半導体チップ２１ｂとベース基板２２とは、ボンディングワイヤ２４ｂにより電気的に接続されている。そして、上段半導体チップ２１ａ、下段半導体チップ２１ｂ、ボンディングワイヤ２４ａ、及びボンディングワイヤ２４ｂは、樹脂層２７により封止されている。また、ベース基板２２の下側の面には、外部接続端子である半田ボール１５が設けられている。なお、ベース基板２における半導体チップ１側を「上側」とし、その反対側を「下側」とする。   The upper semiconductor chip 21a and the base substrate 22 are electrically connected by a bonding wire 24a. On the other hand, the lower semiconductor chip 21b and the base substrate 22 are electrically connected by a bonding wire 24b. The upper semiconductor chip 21a, the lower semiconductor chip 21b, the bonding wire 24a, and the bonding wire 24b are sealed with a resin layer 27. A solder ball 15 that is an external connection terminal is provided on the lower surface of the base substrate 22. The semiconductor chip 1 side of the base substrate 2 is referred to as “upper side”, and the opposite side is referred to as “lower side”.

本半導体装置では、上段半導体チップ２１ａとベース基板２２とを電気的に接続するボンディングワイヤ２４ａを保持するために、剛性支持体２９が設けられている。そして、剛性支持体２９には、保持用接着層２８が付着されている。ボンディングワイヤ２４ａは、保持用接着層２８と接触し固定されている。すなわち、剛性支持体２９は、保持用接着層２８によりボンディングワイヤ２４ａを保持することになる。   In the present semiconductor device, a rigid support 29 is provided in order to hold a bonding wire 24 a that electrically connects the upper semiconductor chip 21 a and the base substrate 22. A holding adhesive layer 28 is attached to the rigid support 29. The bonding wire 24a is in contact with and fixed to the holding adhesive layer 28. That is, the rigid support 29 holds the bonding wire 24 a by the holding adhesive layer 28.

この構成により、トランスファーモールド法により封止する際の圧力によるボンディングワイヤ２４ａの変形が低減される。これにより、ボンディングワイヤ２４ａ同士の接触不良がなくなり、安定した良品率を確保することが可能になる。   With this configuration, deformation of the bonding wire 24a due to pressure when sealing by the transfer molding method is reduced. Thereby, there is no contact failure between the bonding wires 24a, and it is possible to secure a stable yield rate.

また、本半導体装置では、ボンディングワイヤ２４ａを保持し固定する保持用接着層２８が、剛性支持体２９により支持されている。この剛性支持体２９は、剛性を有しており、自重で撓むことがない。それゆえ、ボンディングワイヤ２４ａを保持するために、通常の半導体チップ搭載用の装置が使用可能になる。なお、剛性支持体２９は、自重で撓まない程度の剛性を有するものであれば、特に限定されるものではない。   In the semiconductor device, the holding adhesive layer 28 that holds and fixes the bonding wire 24 a is supported by the rigid support 29. The rigid support 29 has rigidity and does not bend due to its own weight. Therefore, an ordinary semiconductor chip mounting apparatus can be used to hold the bonding wire 24a. The rigid support 29 is not particularly limited as long as it has a rigidity that does not bend due to its own weight.

通常、ベース基板に複数の半導体チップが積層された半導体装置では、上段に位置する上段半導体チップに接続しているボンディングワイヤが長くなる一方、下段に位置する下段半導体チップに接続しているボンディングワイヤは短くなっている。ボンディングワイヤの長さが長いほど、トランスファーモールド法により封止する際の圧力により、ボンディングワイヤは変形しやすくなる。一方、ボンディングワイヤの長さが短いほど、ボンディングワイヤは変形しにくくなる。このため、本半導体装置では、上段半導体チップ２１ａに接続しているボンディングワイヤ２４ａのみが保持された構成になっている。これにより、トランスファーモールド法により封止する際の圧力により変形しやすいボンディングワイヤ２４ａの変形を効率的に低減することが可能になる。   Usually, in a semiconductor device in which a plurality of semiconductor chips are stacked on a base substrate, the bonding wire connected to the upper semiconductor chip located in the upper stage becomes longer, while the bonding wire connected to the lower semiconductor chip located in the lower stage Is getting shorter. The longer the bonding wire length, the easier it is for the bonding wire to be deformed by the pressure at the time of sealing by the transfer molding method. On the other hand, the shorter the length of the bonding wire, the harder the deformation of the bonding wire. For this reason, this semiconductor device has a configuration in which only the bonding wires 24a connected to the upper semiconductor chip 21a are held. As a result, it is possible to efficiently reduce the deformation of the bonding wire 24a that is easily deformed by the pressure at the time of sealing by the transfer molding method.

さらに、剛性支持体２９に形成された保持用接着層２８は、ボンディングワイヤ２４ａのワイヤループ高さが最も高い部分を避けるように、ボンディングワイヤ２４ａと接触している。これにより、保持用接着層２８を形成する保持用接着剤の量を少なくすることができ、保持用接着層２８の層厚を薄くすることが可能になる。それゆえ、半導体装置のパッケージの薄型化を図ることが可能となる。   Further, the holding adhesive layer 28 formed on the rigid support 29 is in contact with the bonding wire 24a so as to avoid the portion of the bonding wire 24a having the highest wire loop height. Thereby, the amount of the holding adhesive forming the holding adhesive layer 28 can be reduced, and the thickness of the holding adhesive layer 28 can be reduced. Therefore, it is possible to reduce the thickness of the package of the semiconductor device.

なお、本半導体装置を構成する上段半導体チップ２１ａ及び下段半導体チップ２１ｂの種類は特に限定されず、任意のものを使用することができる。さらに、上段半導体チップ２１ａ及び下段半導体チップ２１ｂは、互いにサイズが異なるものであっても、互いにサイズが同じものでもよい。   Note that the types of the upper semiconductor chip 21a and the lower semiconductor chip 21b constituting the semiconductor device are not particularly limited, and any semiconductor chip can be used. Furthermore, the upper semiconductor chip 21a and the lower semiconductor chip 21b may have different sizes or the same size.

さらに、半導体チップの積層数に関しても、２つ以上であってもよい。半導体チップが２つ以上積層された場合、本半導体装置は、ベース基板から最も離れた位置に積層された半導体チップに接続しているボンディングワイヤのみが保持された構成になる。   Further, the number of stacked semiconductor chips may be two or more. When two or more semiconductor chips are stacked, the semiconductor device has a configuration in which only bonding wires connected to the semiconductor chips stacked at the position farthest from the base substrate are held.

また、ベース基板２２は、従来公知の半導体装置に使用されるベース基板であれば、特に限定されるものではない。ベース基板２２としては、例えば、ガラスエポキシ基板、またはポリイミド基板等の有機基板、または金属製のリードフレームが挙げられる。   The base substrate 22 is not particularly limited as long as it is a base substrate used in a conventionally known semiconductor device. Examples of the base substrate 22 include an organic substrate such as a glass epoxy substrate or a polyimide substrate, or a metal lead frame.

ベース基板に搭載する半導体チップの搭載方法についても特に限定はなく、ペースト状接着剤、シート状接着剤等のいずれを使用してもよい。   There is no particular limitation on the method for mounting the semiconductor chip mounted on the base substrate, and any of paste adhesive, sheet adhesive, and the like may be used.

また、上段半導体チップ２１ａ及び下段半導体チップ２１ｂとベース基板２２とを電気的に接続する方法においては、従来のワイヤボンディング方法であれば、特に限定されず、フォワードボンディング及びリバースボンディングの何れのワイヤボンディング方法を採用してもよい。   In addition, the method of electrically connecting the upper semiconductor chip 21a and the lower semiconductor chip 21b and the base substrate 22 is not particularly limited as long as it is a conventional wire bonding method, and any wire bonding of forward bonding and reverse bonding is possible. A method may be adopted.

また、複数の半導体チップを積層する方向においては、最も上位に積層された半導体チップがベース基板に対してフェイスアップに搭載され、かつワイヤボンディングされていれば、特に限定されない。最も上位に積層された半導体チップ以外の半導体チップの接続方法については、ワイヤボンディング法、フリップチップボンディング法等であってもよい。   Further, the direction in which a plurality of semiconductor chips are stacked is not particularly limited as long as the semiconductor chip stacked at the top is mounted face-up on the base substrate and wire-bonded. As a method for connecting semiconductor chips other than the semiconductor chip stacked at the highest level, a wire bonding method, a flip chip bonding method, or the like may be used.

また、本半導体装置では、半導体チップ側及び基板側のボンディング端子が千鳥に配列されていてもよい。   In the semiconductor device, the bonding terminals on the semiconductor chip side and the substrate side may be arranged in a staggered manner.

また、剛性支持体２９を構成する材料は、特に限定されるものではないが、ベース基板２を構成する材料と同一のものであってもよい。これにより、パッケージの反りを低減することができる。剛性支持体２９を構成する材料としては、例えば、ガラスエポキシ材に導電性材料が形成され、それらをソルダーレジストで覆うような材料が挙げられる。   The material constituting the rigid support 29 is not particularly limited, but may be the same as the material constituting the base substrate 2. Thereby, the curvature of a package can be reduced. As a material which comprises the rigid support body 29, a conductive material is formed in a glass epoxy material, for example, and the material which covers them with a soldering resist is mentioned.

また、本半導体装置は、ベース基板に複数の半導体チップが積層された構成の他に、複数の半導体チップがベース基板上にエリアアレイ状に搭載された構成であってもよい。   In addition to the configuration in which a plurality of semiconductor chips are stacked on the base substrate, the semiconductor device may have a configuration in which a plurality of semiconductor chips are mounted in an area array on the base substrate.

図６は、複数の半導体チップがベース基板上に列をなして搭載された場合における本半導体装置の概略構成を示す断面図である。   FIG. 6 is a cross-sectional view showing a schematic configuration of the semiconductor device when a plurality of semiconductor chips are mounted in rows on a base substrate.

図６に示すように、本半導体装置は、ベース基板２２上に複数の半導体チップとしての第１半導体チップ２１ａ’及び第２半導体チップ２１ｂ’がエリアアレイ状に搭載された構成である。また、第１半導体チップ２１ａ’とベース基板２２とは、ボンディングワイヤ２４ａ’により電気的に接続している。また、第２半導体チップ２１ｂ’とベース基板２２とは、ボンディングワイヤ２４ｂ’により電気的に接続している。   As shown in FIG. 6, the semiconductor device has a configuration in which a first semiconductor chip 21 a ′ and a second semiconductor chip 21 b ′ as a plurality of semiconductor chips are mounted on a base substrate 22 in an area array shape. Further, the first semiconductor chip 21a 'and the base substrate 22 are electrically connected by a bonding wire 24a'. The second semiconductor chip 21b 'and the base substrate 22 are electrically connected by a bonding wire 24b'.

また、図６では、第１半導体チップ２１ａ’と接続するボンディングワイヤ２４ａ’と第２半導体チップ２１ｂ’と接続するボンディングワイヤ２４ｂ’とを一括で保持するために、剛性支持体２９’が設けられている。そして、剛性支持体２９’には、保持用接着層２８’が付着されている。ボンディングワイヤ２４ａ’とボンディングワイヤ２４ｂ’とは、一括で保持用接着層２８と接触し固定されている。すなわち、図６では、第１半導体チップ２１ａ’及び第２半導体チップ２１ｂ’それぞれに接続されたボンディングワイヤに対して、ただ一つの剛性支持体２９’に形成された保持用接着層２８’が保持するようになっている。   In FIG. 6, a rigid support 29 ′ is provided to collectively hold the bonding wire 24 a ′ connected to the first semiconductor chip 21 a ′ and the bonding wire 24 b ′ connected to the second semiconductor chip 21 b ′. ing. A holding adhesive layer 28 ′ is attached to the rigid support 29 ′. The bonding wire 24a 'and the bonding wire 24b' are in contact with the holding adhesive layer 28 and fixed together. That is, in FIG. 6, the holding adhesive layer 28 ′ formed on the single rigid support 29 ′ holds the bonding wires connected to the first semiconductor chip 21a ′ and the second semiconductor chip 21b ′. It is supposed to be.

これにより、半導体素子（第１半導体チップ２１ａ’及び第２半導体チップ２１ｂ’）にそれぞれ剛性支持体を搭載する場合と比較して、プロセスを減少させることが可能になる。   As a result, it is possible to reduce the number of processes compared to the case where a rigid support is mounted on each of the semiconductor elements (first semiconductor chip 21a 'and second semiconductor chip 21b').

さらに、剛性支持体２９’に形成された保持用接着層２８’は、ボンディングワイヤ２４ａ’及びボンディングワイヤ２４ｂ’におけるワイヤループ高さが最も高い部分を避けるように、ボンディングワイヤ２４ａ’及びボンディングワイヤ２４ｂ’と接触している。これにより、保持用接着層２８’を形成する保持用接着剤の量を少なくすることができ、保持用接着層２８’の層厚を薄くすることが可能になる。それゆえ、半導体装置のパッケージの薄型化を図ることが可能となる。   Further, the holding adhesive layer 28 ′ formed on the rigid support 29 ′ has the bonding wire 24 a ′ and the bonding wire 24 b so as to avoid the portion having the highest wire loop height in the bonding wire 24 a ′ and the bonding wire 24 b ′. Is in contact with. Thereby, the amount of the holding adhesive forming the holding adhesive layer 28 ′ can be reduced, and the layer thickness of the holding adhesive layer 28 ′ can be reduced. Therefore, it is possible to reduce the thickness of the package of the semiconductor device.

以上実施例を用いて説明したが、パッケージの種類は特に限定されず、例えば図７に示すように、リードフレームを使用したＱＦＰなどのパッケージにも本発明は適用される。   Although the embodiment has been described above, the type of the package is not particularly limited. For example, as shown in FIG. 7, the present invention is also applied to a package such as QFP using a lead frame.

図７に示すように、リードフレームを使用したＱＦＰパッケージは、リードフレーム３０の表裏に第１半導体チップ３１ａ及び第２半導体チップ３１ｂが搭載されている。すなわち、リードフレーム３０における第１半導体チップ３１ａが搭載された面と反対側の面に、第２半導体チップ３１ｂが搭載されている。そして、第１半導体チップ３１ａとリードフレーム３０とは、ボンディングワイヤ３４ａにより電気的に接続している。また、第２半導体チップ３１ｂとリードフレーム３０とは、ボンディングワイヤ３４ｂにより電気的に接続している。そして、第１半導体チップ３１ａ、第２半導体チップ３１ｂ、ボンディングワイヤ３４ａ、及びボンディングワイヤ３４ｂは、樹脂層３７により封止されている。   As shown in FIG. 7, in the QFP package using the lead frame, the first semiconductor chip 31 a and the second semiconductor chip 31 b are mounted on the front and back of the lead frame 30. That is, the second semiconductor chip 31b is mounted on the surface of the lead frame 30 opposite to the surface on which the first semiconductor chip 31a is mounted. The first semiconductor chip 31a and the lead frame 30 are electrically connected by a bonding wire 34a. The second semiconductor chip 31b and the lead frame 30 are electrically connected by bonding wires 34b. The first semiconductor chip 31a, the second semiconductor chip 31b, the bonding wire 34a, and the bonding wire 34b are sealed with a resin layer 37.

また、第１半導体チップ３１ａとリードフレーム３０とを電気的に接続するボンディングワイヤ３４ａを保持するために、剛性支持体３９ａが設けられている。そして、剛性支持体３９ａには、保持用接着層３８ａが付着されている。ボンディングワイヤ３４ａは、保持用接着層３８ａと接触し固定されている。すなわち、剛性支持体３９ａは、保持用接着層３８ａによりボンディングワイヤ３４ａを保持することになる。   A rigid support 39a is provided to hold the bonding wire 34a that electrically connects the first semiconductor chip 31a and the lead frame 30. A holding adhesive layer 38a is attached to the rigid support 39a. The bonding wire 34a is in contact with and fixed to the holding adhesive layer 38a. That is, the rigid support 39a holds the bonding wire 34a by the holding adhesive layer 38a.

一方、第２半導体チップ３１ｂとリードフレーム３０とを電気的に接続するボンディングワイヤ３４ｂを保持するために、剛性支持体３９ｂが設けられている。そして、剛性支持体３９ｂには、保持用接着層３８ｂが付着されている。ボンディングワイヤ３４ｂは、保持用接着層３８ｂと接触し固定されている。すなわち、剛性支持体３９ｂは、保持用接着層３８ｂによりボンディングワイヤ３４ｂを保持することになる。   On the other hand, a rigid support 39b is provided to hold the bonding wire 34b that electrically connects the second semiconductor chip 31b and the lead frame 30. A holding adhesive layer 38b is attached to the rigid support 39b. The bonding wire 34b is in contact with and fixed to the holding adhesive layer 38b. That is, the rigid support 39b holds the bonding wire 34b by the holding adhesive layer 38b.

このような構成により、リードフレームを使用したＱＦＰなどのパッケージに適用した場合であっても、トランスファーモールド法により封止する際の圧力によるボンディングワイヤ３４ａ及び３４ｂの変形が低減される。これにより、ボンディングワイヤ同士の接触不良がなくなり、安定した良品率を確保することが可能になる。   With such a configuration, even when applied to a package such as a QFP using a lead frame, deformation of the bonding wires 34a and 34b due to pressure when sealed by the transfer molding method is reduced. As a result, there is no contact failure between the bonding wires, and a stable yield rate can be ensured.

本発明の半導体装置においては、以上のように、トランスファーモールド時の圧力に対してワイヤの変形を低減し、ワイヤ間の接触不良をなくすことができ、安定した良品率を確保することが可能となる。それゆえ、本発明は、半導体産業に適用し得る。   In the semiconductor device of the present invention, as described above, the deformation of the wire can be reduced with respect to the pressure during transfer molding, the contact failure between the wires can be eliminated, and a stable yield rate can be ensured. Become. Therefore, the present invention can be applied to the semiconductor industry.

（ａ）〜（ｃ）は本発明の一実施形態の半導体装置の製造工程の一例を示す断面図であり、そのうち、（ｃ）は、本発明の一実施形態の半導体装置の断面の概略構成を示す断面図である。(A)-(c) is sectional drawing which shows an example of the manufacturing process of the semiconductor device of one Embodiment of this invention, Among these, (c) is schematic structure of the cross section of the semiconductor device of one Embodiment of this invention. FIG. 剛性支持体に貫通孔が形成された場合における本半導体装置の構成を示しており、（ａ）は断面図であり、（ｂ）は平面図である。The structure of this semiconductor device when a through-hole is formed in a rigid support is shown, (a) is a cross-sectional view, and (b) is a plan view. 剛性支持体に凹部が形成された場合における本半導体装置の構成を示した断面図である。It is sectional drawing which showed the structure of this semiconductor device when a recessed part is formed in a rigid support body. 半導体チップと接着層との間にスペーサーが設けられた場合における本半導体装置の構成を示した断面図である。It is sectional drawing which showed the structure of this semiconductor device in case a spacer is provided between the semiconductor chip and the contact bonding layer. 本発明の他の実施形態の半導体装置の概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the semiconductor device of other embodiment of this invention. 複数の半導体チップがベース基板上に並列して搭載された場合における本半導体装置の概略構成を示す断面図である。It is sectional drawing which shows schematic structure of this semiconductor device when a several semiconductor chip is mounted in parallel on a base substrate. 本発明の半導体装置の一実施例の構成を示す断面図である。It is sectional drawing which shows the structure of one Example of the semiconductor device of this invention.

符号の説明Explanation of symbols

１ 半導体チップ（半導体素子）
２ ベース基板
３ 接着剤層
４ ボンディングワイヤ
５ チップ側ボンディングパッド（半導体素子側接続部分）
６ 基板側ボンディングパッド（ベース基板側接続部分）
７ 樹脂層（封止樹脂）
８、８’、８’’ 保持用接着層
９、９’、９’’ 剛性支持体
１０ 貫通孔（第１の貫通孔）
１２ 貫通孔（第２の貫通孔） 1 Semiconductor chip (semiconductor element)
2 Base substrate 3 Adhesive layer 4 Bonding wire 5 Chip side bonding pad (Semiconductor element side connection part)
6 Substrate side bonding pad (base substrate side connection part)
7 Resin layer (sealing resin)
8, 8 ′, 8 ″ holding adhesive layer 9, 9 ′, 9 ″ rigid support 10 through hole (first through hole)
12 Through hole (second through hole)

Claims (20)

ベース基板と半導体素子とを備え、半導体素子とベース基板とがボンディングワイヤにより電気的に接続され、さらに半導体素子とボンディングワイヤとが封止樹脂によって封止された半導体装置において、
上記半導体素子には、その表面に上記ボンディングワイヤの少なくとも一部分を保持する保持用接着層が形成された剛性支持体が設けられていることを特徴とする半導体装置。 In a semiconductor device including a base substrate and a semiconductor element, the semiconductor element and the base substrate are electrically connected by a bonding wire, and the semiconductor element and the bonding wire are sealed with a sealing resin.
The semiconductor device, wherein the semiconductor element is provided with a rigid support having a holding adhesive layer for holding at least a part of the bonding wire on a surface thereof. 上記半導体素子が上記ボンディングワイヤと接続する半導体素子側接続部分を避けるように、上記剛性支持体が設けられていることを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the rigid support is provided so as to avoid a semiconductor element side connection portion where the semiconductor element is connected to the bonding wire. 上記剛性支持体には、第１の貫通孔または凹部が、上記半導体素子側接続部分を収容するように形成されていることを特徴とする請求項２に記載の半導体装置。   3. The semiconductor device according to claim 2, wherein the rigid support is formed with a first through hole or a recess so as to accommodate the semiconductor element side connection portion. 4. 上記ベース基板が上記ボンディングワイヤと接続するベース基板側接続部分を避けるように、上記剛性支持体が設けられていることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。   4. The semiconductor device according to claim 1, wherein the rigid support is provided so as to avoid a base substrate side connection portion where the base substrate is connected to the bonding wire. 上記剛性支持体は、ボンディングワイヤの上記ベース基板からの高さが最も高くなる部分を避けるように設けられていることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。   5. The semiconductor device according to claim 1, wherein the rigid support body is provided so as to avoid a portion where a height of the bonding wire from the base substrate is highest. 上記剛性支持体は、複数の層からなっており、
上記複数の層のうち、上記保持用接着層の最も近傍に形成された層が絶縁層であることを特徴とする請求項１〜５の何れか１項に記載の半導体装置。 The rigid support is composed of a plurality of layers,
6. The semiconductor device according to claim 1, wherein, of the plurality of layers, a layer formed closest to the holding adhesive layer is an insulating layer. 上記剛性支持体は、複数の層からなっており、
上記複数の層のうち、上記保持用接着層から最も離れて形成された層が導電層であることを特徴とする請求項１〜６の何れか１項に記載の半導体装置。 The rigid support is composed of a plurality of layers,
The semiconductor device according to any one of claims 1 to 6, wherein a layer formed farthest from the holding adhesive layer among the plurality of layers is a conductive layer. 上記剛性支持体には、第２の貫通孔が形成されており、
上記第２の貫通孔には、導電性材料が埋められていることを特徴とする請求項１〜７の何れか１項に記載の半導体装置。 A second through hole is formed in the rigid support,
The semiconductor device according to claim 1, wherein the second through hole is filled with a conductive material. 上記保持用接着層は、液状樹脂の硬化物からなる層であることを特徴とする請求項１〜８の何れか１項に記載の半導体装置。   The semiconductor device according to any one of claims 1 to 8, wherein the holding adhesive layer is a layer made of a cured product of a liquid resin. 上記保持用接着層は、シート状樹脂の硬化物からなる層であることを特徴とする請求項１〜９の何れか１項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the holding adhesive layer is a layer made of a cured product of a sheet-like resin. 上記保持用接着層は、上記封止樹脂の線膨張係数と同等である線膨張係数を備えた材料で形成されていることを特徴とする請求項１〜１０の何れか１項に記載の半導体装置。   11. The semiconductor according to claim 1, wherein the holding adhesive layer is formed of a material having a linear expansion coefficient equal to that of the sealing resin. apparatus. 上記剛性支持体は、上記封止樹脂によって封止された部分から露出するように設けられていることを特徴とする請求項１〜１１の何れか１項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the rigid support is provided so as to be exposed from a portion sealed with the sealing resin. さらに、上記半導体素子には、上記剛性支持体との距離を一定に保つスペーサーが設けられていることを特徴とする請求項１〜１２の何れか１項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the semiconductor element is provided with a spacer that maintains a constant distance from the rigid support. 上記スペーサーが導電性材料からなっていることを特徴とする請求項１３に記載の半導体装置。   The semiconductor device according to claim 13, wherein the spacer is made of a conductive material. 半導体素子を複数備え、
上記複数の半導体素子が、ベース基板に積層されていることを特徴とする請求項１〜１４の何れか１項に記載の半導体装置。 A plurality of semiconductor elements,
The semiconductor device according to claim 1, wherein the plurality of semiconductor elements are stacked on a base substrate. 積層された上記複数の半導体素子のうち、ベース基板から最も離れた位置に積層された半導体素子に接続されたボンディングワイヤに対して、剛性支持体に形成された保持用接着層が保持するようになっていることを特徴とする請求項１５に記載の半導体装置。   The holding adhesive layer formed on the rigid support holds the bonding wire connected to the semiconductor element stacked at the position farthest from the base substrate among the plurality of stacked semiconductor elements. The semiconductor device according to claim 15, wherein: 半導体素子を複数備え、
上記複数の半導体素子が、ベース基板上に、エリアアレイ状に設けられており、
各半導体素子に接続されたボンディングワイヤに対して、ただ一つの剛性支持体に形成された保持用接着層が保持するようになっていることを特徴とする請求項１〜１４の何れか１項に記載の半導体装置。 A plurality of semiconductor elements,
The plurality of semiconductor elements are provided in an area array on the base substrate,
15. A bonding adhesive layer formed on a single rigid support member holds a bonding wire connected to each semiconductor element. A semiconductor device according to 1. ベース基板に設けられた半導体素子と、ベース基板と半導体素子とを電気的に接続するボンディングワイヤとを封止樹脂により封止する封止工程を含む半導体装置の製造方法であって、
上記封止工程の前に、その表面に保持用接着層が形成された剛性支持体により、上記ボンディングワイヤの少なくとも一部分を保持する保持工程を含むことを特徴とする半導体装置の製造方法。 A semiconductor device manufacturing method including a sealing step of sealing a semiconductor element provided on a base substrate and a bonding wire for electrically connecting the base substrate and the semiconductor element with a sealing resin,
A method of manufacturing a semiconductor device comprising a holding step of holding at least a part of the bonding wire by a rigid support having a holding adhesive layer formed on the surface thereof before the sealing step. 上記保持工程は、
上記剛性支持体表面に液状樹脂を塗布して保持用接着層を形成する段階と、
上記液状樹脂が上記ボンディングワイヤの少なくとも一部分を接触するように、上記剛性支持体を配置する段階とを含むことを特徴とする請求項１８に記載の半導体装置の製造方法。 The holding step is
Applying a liquid resin to the rigid support surface to form a holding adhesive layer;
The method of manufacturing a semiconductor device according to claim 18, further comprising: arranging the rigid support so that the liquid resin contacts at least a part of the bonding wire. 上記保持工程は、
上記剛性支持体表面にシート状樹脂を付着し保持用接着層を形成する段階と、
上記シート状樹脂が上記ボンディングワイヤの少なくとも一部分を接触するように、上記剛性支持体を配置する段階と、
上記シート状樹脂を加熱して融解する段階とを含むことを特徴とする請求項１８に記載の半導体装置の製造方法。 The holding step is
Attaching a sheet-like resin to the rigid support surface to form a holding adhesive layer;
Arranging the rigid support so that the sheet-like resin contacts at least a portion of the bonding wire;
The method for manufacturing a semiconductor device according to claim 18, further comprising: heating and melting the sheet-like resin.
JP2005266983A 2005-09-14 2005-09-14 Semiconductor device and manufacturing method of semiconductor device Pending JP2007081127A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005266983A JP2007081127A (en) 2005-09-14 2005-09-14 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005266983A JP2007081127A (en) 2005-09-14 2005-09-14 Semiconductor device and manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2007081127A true JP2007081127A (en) 2007-03-29

Family

ID=37941103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005266983A Pending JP2007081127A (en) 2005-09-14 2005-09-14 Semiconductor device and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2007081127A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022117A (en) * 2013-02-28 2014-09-03 株式会社东芝 Semiconductor device and manufacturing method thereof
JP2020013833A (en) * 2018-07-13 2020-01-23 トヨタ自動車株式会社 Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54102969A (en) * 1978-01-31 1979-08-13 Nec Corp Semiconductor device
JPH01146740A (en) * 1987-12-02 1989-06-08 Mitsubishi Gas Chem Co Inc Manufacture of copper-plated laminated sheet
JPH02146740A (en) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp Semiconductor device
JPH0936159A (en) * 1995-07-17 1997-02-07 Toshiba Corp Semiconductor device and method for sealing the same
JP2003031760A (en) * 2001-07-11 2003-01-31 Nec Kyushu Ltd Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54102969A (en) * 1978-01-31 1979-08-13 Nec Corp Semiconductor device
JPH01146740A (en) * 1987-12-02 1989-06-08 Mitsubishi Gas Chem Co Inc Manufacture of copper-plated laminated sheet
JPH02146740A (en) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp Semiconductor device
JPH0936159A (en) * 1995-07-17 1997-02-07 Toshiba Corp Semiconductor device and method for sealing the same
JP2003031760A (en) * 2001-07-11 2003-01-31 Nec Kyushu Ltd Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022117A (en) * 2013-02-28 2014-09-03 株式会社东芝 Semiconductor device and manufacturing method thereof
JP2014167973A (en) * 2013-02-28 2014-09-11 Toshiba Corp Semiconductor device and manufacturing method of the same
JP2020013833A (en) * 2018-07-13 2020-01-23 トヨタ自動車株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
CN100424871C (en) Semiconductor package and method of manufacturing the same
JP5420505B2 (en) Manufacturing method of semiconductor device
JP3685947B2 (en) Semiconductor device and manufacturing method thereof
JP4188337B2 (en) Manufacturing method of multilayer electronic component
US9129826B2 (en) Epoxy bump for overhang die
JP5341337B2 (en) Semiconductor device and manufacturing method thereof
JP5543086B2 (en) Semiconductor device and manufacturing method thereof
CN102891125B (en) Chip packaging structure and manufacturing method thereof
JP3958522B2 (en) Semiconductor device
JP2006049569A (en) Stacked semiconductor device package and manufacturing method thereof
JPH07245360A (en) Semiconductor package and manufacturing method thereof
JP2006516832A (en) Thin multiple semiconductor die package
CN100370606C (en) Semiconductor device and manufacturing method thereof
US20070023875A1 (en) Semiconductor package and manufacturing method thereof
JPH0855875A (en) Semiconductor device
JP2010010269A (en) Semiconductor device, intermediate for manufacturing semiconductor device, and method of manufacturing them
JP2007324443A (en) Multilayer semiconductor device and manufacturing method thereof
US7968993B2 (en) Stacked semiconductor device and semiconductor memory device
JP4594777B2 (en) Manufacturing method of multilayer electronic component
CN101656246A (en) Chip stacking packaging structure of substrate with opening and packaging method thereof
JP4972968B2 (en) Semiconductor device and manufacturing method thereof
JP2007081127A (en) Semiconductor device and manufacturing method of semiconductor device
JP4602223B2 (en) Semiconductor device and semiconductor package using the same
JP2009218621A (en) Method of manufacturing semiconductor integrated circuit device
JP3954585B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070822

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Effective date: 20100629

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A02 Decision of refusal

Effective date: 20110419

Free format text: JAPANESE INTERMEDIATE CODE: A02