JP2007088058A - Multilayer substrate and method of manufacturing same - Google Patents
Multilayer substrate and method of manufacturing same Download PDFInfo
- Publication number
- JP2007088058A JP2007088058A JP2005272515A JP2005272515A JP2007088058A JP 2007088058 A JP2007088058 A JP 2007088058A JP 2005272515 A JP2005272515 A JP 2005272515A JP 2005272515 A JP2005272515 A JP 2005272515A JP 2007088058 A JP2007088058 A JP 2007088058A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer substrate
- resin base
- base material
- wiring pattern
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 67
- 229920005989 resin Polymers 0.000 claims abstract description 66
- 239000011347 resin Substances 0.000 claims abstract description 66
- 239000010410 layer Substances 0.000 claims abstract description 58
- 239000002344 surface layer Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 21
- 238000010030 laminating Methods 0.000 claims description 9
- 229920005992 thermoplastic resin Polymers 0.000 claims description 6
- 239000011888 foil Substances 0.000 description 9
- 229920000106 Liquid crystal polymer Polymers 0.000 description 8
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 239000004696 Poly ether ether ketone Substances 0.000 description 4
- 239000004697 Polyetherimide Substances 0.000 description 4
- 229920002530 polyetherether ketone Polymers 0.000 description 4
- 229920001601 polyetherimide Polymers 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 229920001955 polyphenylene ether Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229920001890 Novodur Polymers 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、多層基板、及びその製造方法に関するものである。 The present invention relates to a multilayer substrate and a manufacturing method thereof.
熱可塑性の樹脂基材と配線パターンからなる配線層とが積層された積層体からなる多層基板が特許文献1に開示されている。 Patent Document 1 discloses a multilayer substrate made of a laminate in which a thermoplastic resin base material and a wiring layer made of a wiring pattern are laminated.
特許文献1で開示された多層基板103は、例えば、図6(a)に示すように、配線パターン20a及び配線パターン20aの一部に形成された実装部品30の電極31が接続される電極部22aからなる配線層24aは、樹脂基材の表層10aに形成されている。
ところで、実装部品30を実装する時、あるいは、リペア等で実装部品30を取り外す時に、電極部22aに熱を与えすぎると、この熱によって樹脂基材10が軟弱化する。すると、電極部22aと樹脂基材10との密着強度が低下して、図6(b)に示すように、電極部22aや配線パターン20aが樹脂基材の表層10aから剥がれることがある。電極部22aや配線パターン20aが樹脂基材から剥がれた多層基板は、使用することができない。
By the way, when the
そこで、本発明は以上のような課題に鑑みてなされたものであり、その目的とするところは、実装部品の電極が接続される電極部が樹脂基材から剥がれにくい多層基板及びその製造方法を提供することにある。 Therefore, the present invention has been made in view of the problems as described above, and an object of the present invention is to provide a multilayer substrate in which an electrode portion to which an electrode of a mounting component is connected is difficult to peel off from a resin base material and a method for manufacturing the same. It is to provide.
上記課題を解決するために、請求項1〜4に記載の発明は、絶縁性の樹脂基材と配線パターンからなる配線層とが交互に積層しされた積層体からなる多層基板に関するものである。 In order to solve the above-mentioned problems, the inventions according to claims 1 to 4 relate to a multilayer substrate comprising a laminate in which insulating resin base materials and wiring layers comprising wiring patterns are alternately laminated. .
請求項1に記載の発明は、絶縁性の樹脂基材と配線パターンからなる配線層とが交互に積層された積層体からなる多層基板であって、積層体における内層の配線パターンの一部に実装部品の電極が接続される電極部が形成され、この電極部は、積層体における表層の樹脂基材に設けられた開口部を介して露出することを特徴とする。 The invention according to claim 1 is a multilayer substrate composed of a laminated body in which insulating resin base materials and wiring layers made of wiring patterns are alternately laminated, and a part of an inner layer wiring pattern in the laminated body. An electrode part to which an electrode of the mounting component is connected is formed, and this electrode part is exposed through an opening provided in the resin base material of the surface layer in the laminate.
請求項1に記載の発明によれば、配線パターンや実装部品の電極が接続される電極部が、一般的な多層基板のように基板の表層ではなく、多層基板の内層に形成されている。また、電極部は、樹脂基材に設けられた開口部を介して露出している。これにより、電極部の直上及び直下の樹脂基材層が、一部に電極部が形成された配線パターンを挟み込むようにして互いに密着するので、電極部が剥がれにくい多層基板を得ることができる。 According to the first aspect of the present invention, the electrode portion to which the wiring pattern and the electrode of the mounting component are connected is formed not on the surface layer of the substrate but on the inner layer of the multilayer substrate as in a general multilayer substrate. Moreover, the electrode part is exposed through the opening part provided in the resin base material. Thereby, since the resin base material layers immediately above and below the electrode part are in close contact with each other so as to sandwich the wiring pattern in which the electrode part is formed in part, it is possible to obtain a multilayer substrate in which the electrode part is not easily peeled off.
請求項2に記載の発明は、電極部の大きさは、前記開口部の大きさよりも大きいことを特徴とする。請求項2に記載の発明によれば、電極部のうちその一部分が、開口部を介して露出する。また、電極部が形成された配線パターンは露出しない。したがって、電極部の直上及び直下の樹脂基材層が、電極部のうち露出しない部分及び配線パターンを挟み込むようにして互いに密着する。これにより、その直上及び直下の樹脂基材層に挟み込まれることになり、電極部の剥がれ強度が増加する。 The invention according to claim 2 is characterized in that the size of the electrode portion is larger than the size of the opening. According to the second aspect of the present invention, a part of the electrode portion is exposed through the opening. Moreover, the wiring pattern in which the electrode part is formed is not exposed. Therefore, the resin base material layers directly above and below the electrode part are in close contact with each other so as to sandwich the unexposed part of the electrode part and the wiring pattern. Thereby, it will be pinched | interposed into the resin base material layer right above and right below, and the peeling strength of an electrode part will increase.
請求項3に記載の発明は、樹脂基材は、熱可塑性の樹脂フィルムで形成されることを特徴とする。これにより、多層基板の多層化、及び軽薄化を図ることができる。さらに、多層化により、多層基板の剛性も向上する。 The invention according to claim 3 is characterized in that the resin substrate is formed of a thermoplastic resin film. Thereby, the multilayer substrate can be multi-layered and light-weighted. Furthermore, the multilayer structure improves the rigidity of the multilayer substrate.
請求項4に記載の発明は、配線パターンは、樹脂基材の片面に形成されていることを特徴とする。多層基板の配線パターンは各層で異なり、樹脂基材と配線層とを交互に積層する前に、予め配線パターンを形成しておく必要がある。そこで、請求項4に記載された発明によれば、配線パターンは、樹脂基材の片面にのみ形成するので、樹脂基材の両面に配線パターンを形成した多層基板と比較して、配線パターンの形成作業が簡素化される。 The invention according to claim 4 is characterized in that the wiring pattern is formed on one side of the resin base material. The wiring pattern of the multilayer substrate is different for each layer, and it is necessary to form the wiring pattern in advance before alternately laminating the resin base material and the wiring layer. Therefore, according to the invention described in claim 4, since the wiring pattern is formed only on one surface of the resin base material, the wiring pattern is compared with the multilayer substrate in which the wiring pattern is formed on both surfaces of the resin base material. The forming operation is simplified.
次に、請求項5、及び、請求項6に記載の発明は、多層基板の製造方法に関するものである。 Next, the invention described in claim 5 and claim 6 relates to a method for manufacturing a multilayer substrate.
請求項5に係る多層基板の製造方法は、絶縁性の樹脂基材と一部に電極部が形成された配線パターンからなる配線層とを交互に積層して積層体を形成する積層工程と、積層体を積層方向に加熱圧着する加熱圧着工程と、積層体における表層の所定の部位を除去して、積層体における内層の電極部を露出する露出工程と、を含むことを特徴とする。 A manufacturing method of a multilayer substrate according to claim 5 is a stacking step of alternately stacking an insulating resin base material and a wiring layer made of a wiring pattern in which an electrode portion is formed in part to form a stacked body; It includes a thermocompression bonding process for thermocompression bonding the laminated body in the laminating direction, and an exposing process for removing a predetermined portion of the surface layer in the laminated body to expose an inner layer electrode portion in the laminated body.
請求項5に記載の発明によれば、請求項1に記載の発明の効果に加えて、積層体に対する一度の加熱圧着により、一括して多くの多層基板を形成することができる。 According to the invention described in claim 5, in addition to the effect of the invention described in claim 1, a number of multilayer substrates can be collectively formed by one-time thermocompression bonding to the laminate.
請求項6に係る多層基板の製造方法は、露出工程において、樹脂基材にレーザ光を照射して開口部を設け、開口部を介して電極部を露出することを特徴とする。 The multilayer substrate manufacturing method according to a sixth aspect is characterized in that, in the exposing step, the resin base material is irradiated with laser light to provide an opening, and the electrode is exposed through the opening.
この製造方法を採用することにより、多層基板上の正確な位置に、必要な大きさの開口部を設けることができる。したがって、この開口部を介して電極部を露出することができる。 By adopting this manufacturing method, an opening having a required size can be provided at an accurate position on the multilayer substrate. Therefore, the electrode portion can be exposed through this opening.
以下、本発明を実施するための最良の形態を説明する。 Hereinafter, the best mode for carrying out the present invention will be described.
(第1の実施形態)
本発明の第1の実施形態について、図1、図4及び図5を用いて説明する。図1(a)は、本実施形態における多層基板100の断面構造を示す概略断面図であり、図1(b)及び(c)は、多層基板100の上方からの透視図である。また、図4及び図5は、本実施形態における多層基板100の製造方法における製造工程の概略を示す図である。
(First embodiment)
A first embodiment of the present invention will be described with reference to FIGS. FIG. 1A is a schematic cross-sectional view showing a cross-sectional structure of the
本実施形態における多層基板100は、図1(a)に示すように、絶縁性の樹脂基材10(10a〜10d)と配線パターン20(20b〜20d)からなる配線層24(24b〜24d)とが交互に積層された積層体26からなるものである。
As shown in FIG. 1A, the
絶縁性の樹脂基材10の構成材料、及び厚さは特に限定されないが、本実施形態における多層基板100は、絶縁性の樹脂基材10として、液晶ポリマー(LCP)からなる厚さが約50マイクロメートルの熱可塑性の樹脂フィルムを用いている。また、絶縁性の樹脂基材10には、ビアホール14が形成されている。なお、樹脂基材10と配線層24とを交互に積層することで、多層基板100の剛性が向上する。したがって、図1上で、ビアホール14を左右にずらして形成する必要はなく、例えば、樹脂基材第2層10bに形成されたビアホールと樹脂基材第3層10cに形成されたビアホールとが同じ位置であっても、多層基板100の信頼性が低下することはない。
Although the constituent material and thickness of the insulating
ビアホール14内には層間接続材料16が充填されており、配線パターン20を電気的に接続する。層間接続材料16としては、例えば、銅、銀、錫等の金属粒子に有機溶剤を加え、これを混練してペースト化した導電性のペーストを用いている。
The
配線パターン20は導体箔であり、例えば、金、銀、銅、アルミニウム、ニッケル、すず等から1種類が選択される低抵抗金属、又は2種類以上が選択されて配合される低抵抗金属合金を用いることができ、その厚さは約5〜10数マイクロメートルである。本実施形態における多層基板100は、配線パターン20として、厚さが約10マイクロメートルの銅箔を用いている。なお、配線パターン20は、絶縁性の樹脂基材10の各層間に配置される配線層24を構成している。
The
ここで、本実施形態における多層基板100は、図1(a)に示すように、内層の配線パターン20b(表層10aと第2層10bとの間)の一部に実装部品の電極が接続される電極部22bが形成されている。また、電極部22bの直上の表層10aの樹脂基材には、電極部22bを底部とする開口部12が設けられており、電極部22bは開口部12を介して露出している。このように電極部22bは開口部12を介して露出しているので、実装部品を表層10aの側から電極部22bに実装することができる。
Here, in the
また、図1(b)に示すように、電極部22bの大きさは、開口部12の大きさよりも大きくなるように形成されている。つまり、電極部22bのうちその一部分のみが開口部12を介して露出されており、図1(b)中に破線で示した、電極部22bの端部や配線パターン20bの端部(樹脂基材との境界部分)は開口部12を介して露出していない。なお、図1(c)に示すように、配線パターン20bの一部が露出するように開口部12を設けて、電極部22bとすることもできる。この場合も、配線パターン20bの端部(樹脂基材との境界部分)は開口部12を介して露出していない。
Further, as shown in FIG. 1B, the size of the
ところで、本実施形態における多層基板100は、後述する製造方法により、積層体26に対して、積層体26の積層方向に加熱圧着を施すことで形成されている。この加熱圧着工程を経ることによって、表層10a及び第2層10bが、電極部22b及び配線パターン20bを挟み込むようにして互いに密着する。すると、表層10aと第2層10bとに挟み込まれた電極部22b及び配線パターン20bの剥がれ強度は、図6(a)に示す電極部22aの剥がれ強度よりも増加し、電極部22bは電極部22aよりも剥がれにくくなる。
By the way, the
したがって、電極部22bに実装部品を実装する時、あるいは、リペア等で実装部品を取り外す時に、電極部22bに熱を与えすぎたとしても、電極部22bが樹脂基材から剥がれにくい多層基板100を得ることができる。
Therefore, when mounting the mounting part on the
本実施形態における多層基板100は、図1に示すように、4層の樹脂基板10(10a〜10d)と3層の配線パターン20(20b〜20d)からなる配線層24(24b〜24d)とが交互に積層された例を示しているが、この例に限らず、層数が限定されないのは言うまでもない。
As shown in FIG. 1, the
例えば、樹脂基材10を50層以上積層した多層基板とすることも可能である。なお、樹脂基材10として液晶ポリマーフィルムを用いることで、これを50層積層しても、その厚さが約2〜3ミリメートル以下に抑えられた多層基板100を得ることができる。この厚さは、従来のFR−4を基材として、これを数層積層した一般的なプリント基板とほぼ同じである。したがって、樹脂基材10に液晶ポリマーフィルムを用いることで、軽さと薄さとを備えた多層基板100を得ることができる。さらに、樹脂基材10に液晶ポリマーフィルムを用いることで、比誘電率が低く、高周波特性に優れた多層基板100を得ることができる。
For example, a multilayer substrate in which 50 or more layers of the
さらに、このような多層構造とすることで、多層基板100の剛性が向上するので、温湿度等の周辺環境の変化に起因する多層基板100の反りや歪みの発生を抑えることができる。多層基板100の反りや歪みの発生が抑えられることで、配線パターンやその一部に形成された電極部の剥がれ防止につながる。
Furthermore, since such a multilayer structure improves the rigidity of the
次に、多層基板100の製造方法について、図4(a)〜(e)及び図5(a)〜(c)を用いて説明する。図4は、絶縁性の樹脂基板10に配線パターン20からなる配線層24を形成する工程を示した図であり、(a)は樹脂基材10に導体箔21を貼り付ける工程、(b)は保護フィルム18の貼り付け及び導体箔21へのエッチング処理工程、(c)はレーザによるビアホール14を形成する工程、(d)はビアホール14に層間接続材料16を充填する工程、(e)は保護フィルム18を除去する工程、を示す。
Next, a method for manufacturing the
また、図5は、図4で示した各工程を経て得られた、配線層24が形成された樹脂基板10を積層して、多層基板を形成する工程を示した図であり、(a)は積層工程、(b)は加熱圧着及び冷却工程、(c)は表層10aに開口部12を形成する工程、を示す。
FIG. 5 is a diagram showing a step of forming a multilayer substrate by laminating the
まず、絶縁性の樹脂基板10に配線パターン20からなる配線層24を形成する工程について説明する。
First, a process of forming the wiring layer 24 composed of the
熱可塑性の絶縁性樹脂基材10の片面に導体箔21を、熱プレス等により貼り付ける(図4(a))。なお、樹脂基材10として、例えば、液晶ポリマーフィルムを用いることができる。また、導体箔21として、例えば、銅箔を用いることができる。
次に、樹脂基材10の導体箔21を貼り付けた面とは異なる面に、樹脂基材10を保護するための保護フィルム18を貼り付ける。そして、導体箔21に対してエッチング処理を施すことにより、所望の配線パターン20を形成する(図4(b))。なお、必要に応じて、配線層24ごとに異なる配線パターン20とすることができる。なお、配線パターン20は、導体箔に対するエッチング処理に限らず、パターン印刷法やインクジェット法により形成することもできる。
Next, a
配線パターン20の形成後、例えば、レーザ加工により樹脂基材10の所定位置にビアホール14を形成する(図4(c))。なお、ビアホール14はドリル加工等による機械的な方法で形成することもできる。そして、ビアホール14内に層間接続用の導電性ペースト16を充填し(図4(d))、保護フィルム18を剥離する(図4(e))。
After the
続いて、図5(a)に示す積層工程が実施される。積層工程では、配線層24が形成されない樹脂基材(表層)10a、及び、配線層24が形成された樹脂基材(内層)、例えば、第2層10b〜第4層10dの3層を積層して積層体26を形成する。
Subsequently, the stacking step shown in FIG. In the laminating step, the resin base material (surface layer) 10a on which the wiring layer 24 is not formed and the resin base material (inner layer) on which the wiring layer 24 is formed, for example, three layers of the
このようにして形成された積層体26は、続いて加熱圧着工程及び冷却工程が施される。すなわち、積層体26をヒータが埋設された熱プレス機(図示せず)に配設して、積層体26の積層方向に加熱圧着(例えば、250〜400度、1〜10MPa、数十秒間)を行う。この加熱圧着工程により、絶縁性の樹脂基材10a〜10dは軟化して、配線層24(配線パターン20)を挟み込むようにして互いに密着する。また、ビアホール14内に重点した層間接続材料16は、加熱圧着工程により焼結して、各層の配線パターン20を接続する接続部材となる。そして、加熱圧着後の冷却を経て、図5(b)に示すような各層が一体化した多層基板100が形成される。
The
続いて、図示しないレーザー源よりレーザー光を表層10aに照射して、電極部22を底面とする開口部12を表層10aに設ける(図5(c))。これにより、内層に形成された電極部22が開口部12を介して露出し、内層に形成された電極部22に実装部品の実装を行うことができるようになる。そして、本実施形態における多層基板100を得ることができる。
Subsequently, the
(その他の実施形態)
次に、本発明のその他の実施形態について、図2、及び図3を用いて説明する。なお、第1の実施形態と共通する部分の説明は省略する。
(Other embodiments)
Next, another embodiment of the present invention will be described with reference to FIGS. Note that description of parts common to the first embodiment is omitted.
図2は本実施形態における多層基板101の断面構造を示す概略断面図である。図2(a)は、樹脂基材10aと10bとの間に複数の電極部22bを備えた多層基板101の一例である。また、図2(b)は、実装部品30としてBGAパッケージを多層基板101に実装した例である。BGAパッケージの底面に形成されている電極31は何れもはんだ28により、電極部22bにはんだ付けされている。
FIG. 2 is a schematic cross-sectional view showing a cross-sectional structure of the
図3は、本実施形態における多層基板102の断面構造を示す概略断面図である。図3(a)は、樹脂基材の表層10a形成された電極部22aと、樹脂基材10aと10bとの間に形成された電極部22bと、を併せて備えた多層基板102の一例である。また、図3(b)は、実装部品30としてBGAパッケージを多層基板102に実装した例である。BGAパッケージの底面に形成されている電極31及び32の大きさに違いがある場合に有用であることを示している。電極31及び32は何れもはんだ28により、電極部22a及び22bにはんだ付けされている。
FIG. 3 is a schematic cross-sectional view showing a cross-sectional structure of the
以上、本発明を実施するための最良の形態について説明したが、本発明は上述した実施形態のみに限定されるものではなく、本発明の趣旨を逸脱しない範囲において、数々の変形実施が可能である。 Although the best mode for carrying out the present invention has been described above, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention. is there.
例えば、絶縁性の樹脂基材10の構成材料として、熱可塑性樹脂である液晶ポリマー(LCP)を用いる例を示した。しかしながら、それ以外にも、ポリエーテルエーテルケトン(PEEK)65〜35%とポリエーテルイミド(PEI)35〜65%とからなる熱可塑性樹脂を用いてもよく、また、PEEK及びPEIを単独で用いてもよい。
For example, an example in which a liquid crystal polymer (LCP) that is a thermoplastic resin is used as a constituent material of the insulating
さらに、ポリエーテルサルフォン(PES)、ポリフェニレンエーテル(PPE)、ポリエチレンナフタレート(PEN)、シンジオタクチック構造を有するスチレン系樹脂等を単独で用いてもよく、あるいは、PEEK、PEIを含めそれぞれの内、いずれかを混合して用いてもよい。 Further, polyethersulfone (PES), polyphenylene ether (PPE), polyethylene naphthalate (PEN), a styrenic resin having a syndiotactic structure or the like may be used alone, or each of them including PEEK and PEI. Any one of them may be mixed and used.
つまりは、図5(b)に示した加熱圧着工程において、樹脂基材同士が配線パターンを挟み込んで互いに密着することが可能であり、さらに、実装部品を実装する時に、はんだ付け等で必要な耐熱性を有する樹脂であれば好適に用いることができる。 That is, in the thermocompression bonding step shown in FIG. 5B, the resin base materials can be in close contact with each other with the wiring pattern interposed therebetween, and further, it is necessary for soldering or the like when mounting the mounting component. Any resin having heat resistance can be suitably used.
また、本発明の多層基板は、BGAパッケージだけでなく、QFP、SOP等のパッケージ部品の実装にも対応することができる。 Moreover, the multilayer substrate of the present invention can cope with mounting of package parts such as QFP and SOP as well as the BGA package.
10・・・絶縁性樹脂基材、10a・・・表層、10b・・・第2層、10c・・・第3層、10d・・・第4層、12・・・開口部、14・・・ビアホール、16・・・層間接続材料(導電性ペースト)、18・・・保護フィルム、20・・・配線パターン、21・・・金属箔(銅箔)、22・・・電極部、24・・・配線層、26・・・積層体、28・・・はんだ、30・・・実装部品(BGAパッケージ)31,32・・・実装部品の電極、100,101,102,103・・・多層基板、
DESCRIPTION OF
Claims (6)
前記積層体における内層の前記配線パターンの一部に実装部品の電極が接続される電極部が形成され、
前記電極部は、前記積層体における表層の前記樹脂基材に設けられた開口部を介して露出することを特徴とする多層基板。 A multilayer substrate comprising a laminate in which insulating resin base materials and wiring layers comprising wiring patterns are alternately laminated,
An electrode part to which an electrode of a mounting component is connected to a part of the wiring pattern of the inner layer in the laminate is formed,
The multilayer substrate according to claim 1, wherein the electrode portion is exposed through an opening provided in the resin base material on a surface layer of the laminate.
前記積層体を積層方向に加熱圧着する加熱圧着工程と、
前記積層体における表層の所定の部位を除去して、前記積層体における内層の前記電極部を露出する露出工程と、を含むことを特徴とする多層基板の製造方法。 A laminating step of alternately laminating an insulating resin base material and a wiring layer formed of a wiring pattern in which an electrode part is formed in part, to form a laminate;
A thermocompression bonding step of thermocompression bonding the laminate in the laminating direction;
An exposure step of removing a predetermined portion of the surface layer of the laminate and exposing the electrode portion of the inner layer of the laminate.
前記樹脂基材にレーザ光を照射して開口部を設け、前記開口部を介して前記電極部を露出することを特徴とする請求項6に記載の多層基板の製造方法。 In the exposing step,
The method for manufacturing a multilayer substrate according to claim 6, wherein the resin base material is irradiated with laser light to provide an opening, and the electrode is exposed through the opening.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005272515A JP2007088058A (en) | 2005-09-20 | 2005-09-20 | Multilayer substrate and method of manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005272515A JP2007088058A (en) | 2005-09-20 | 2005-09-20 | Multilayer substrate and method of manufacturing same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007088058A true JP2007088058A (en) | 2007-04-05 |
Family
ID=37974771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005272515A Pending JP2007088058A (en) | 2005-09-20 | 2005-09-20 | Multilayer substrate and method of manufacturing same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007088058A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100885899B1 (en) * | 2007-04-27 | 2009-02-26 | 삼성전기주식회사 | Printed Circuit Board and Manufacturing Method Thereof |
| JP2010532924A (en) * | 2007-07-12 | 2010-10-14 | 巨擘科技股▲ふん▼有限公司 | Multilayer substrate and manufacturing method thereof |
| JP2010283044A (en) * | 2009-06-03 | 2010-12-16 | Shinko Electric Ind Co Ltd | Wiring board and method of manufacturing wiring board |
| US7947908B2 (en) | 2007-10-19 | 2011-05-24 | Advantest Corporation | Electronic device |
| WO2015170539A1 (en) * | 2014-05-08 | 2015-11-12 | 株式会社村田製作所 | Resin multilayer substrate and method for producing same |
| CN113950206A (en) * | 2021-12-20 | 2022-01-18 | 深圳市信维通信股份有限公司 | 5G multilayer LCP material substrate and processing method thereof |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10233573A (en) * | 1997-02-20 | 1998-09-02 | Sony Corp | Printed wiring board and part mounting method |
| JPH10256712A (en) * | 1997-03-13 | 1998-09-25 | Denso Corp | Structure of mounting ball grid array package type semiconductor part |
| JPH11289167A (en) * | 1998-03-31 | 1999-10-19 | Nec Corp | Multilayered wiring board |
| JP2001284809A (en) * | 2000-04-03 | 2001-10-12 | Ibiden Co Ltd | Multilayer circuit board and its manufacturing method |
| JP2002232133A (en) * | 2001-01-31 | 2002-08-16 | Denso Corp | Connecting method for board, connection structure, and multilayer board |
| JP2003332723A (en) * | 2002-05-14 | 2003-11-21 | Toshiba Corp | Apparatus and method for manufacturing printed wiring board and electronic equipment |
| JP2005514846A (en) * | 2001-12-28 | 2005-05-19 | エプコス アクチエンゲゼルシャフト | Encapsulated component with small structural height and method for manufacturing the same |
-
2005
- 2005-09-20 JP JP2005272515A patent/JP2007088058A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10233573A (en) * | 1997-02-20 | 1998-09-02 | Sony Corp | Printed wiring board and part mounting method |
| JPH10256712A (en) * | 1997-03-13 | 1998-09-25 | Denso Corp | Structure of mounting ball grid array package type semiconductor part |
| JPH11289167A (en) * | 1998-03-31 | 1999-10-19 | Nec Corp | Multilayered wiring board |
| JP2001284809A (en) * | 2000-04-03 | 2001-10-12 | Ibiden Co Ltd | Multilayer circuit board and its manufacturing method |
| JP2002232133A (en) * | 2001-01-31 | 2002-08-16 | Denso Corp | Connecting method for board, connection structure, and multilayer board |
| JP2005514846A (en) * | 2001-12-28 | 2005-05-19 | エプコス アクチエンゲゼルシャフト | Encapsulated component with small structural height and method for manufacturing the same |
| JP2003332723A (en) * | 2002-05-14 | 2003-11-21 | Toshiba Corp | Apparatus and method for manufacturing printed wiring board and electronic equipment |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100885899B1 (en) * | 2007-04-27 | 2009-02-26 | 삼성전기주식회사 | Printed Circuit Board and Manufacturing Method Thereof |
| JP2010532924A (en) * | 2007-07-12 | 2010-10-14 | 巨擘科技股▲ふん▼有限公司 | Multilayer substrate and manufacturing method thereof |
| US7947908B2 (en) | 2007-10-19 | 2011-05-24 | Advantest Corporation | Electronic device |
| JP2010283044A (en) * | 2009-06-03 | 2010-12-16 | Shinko Electric Ind Co Ltd | Wiring board and method of manufacturing wiring board |
| US8749046B2 (en) | 2009-06-03 | 2014-06-10 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method of manufacturing the same |
| WO2015170539A1 (en) * | 2014-05-08 | 2015-11-12 | 株式会社村田製作所 | Resin multilayer substrate and method for producing same |
| US20170034911A1 (en) * | 2014-05-08 | 2017-02-02 | Murata Manufacturing Co., Ltd. | Resin multilayer substrate and method of manufacturing the same |
| JPWO2015170539A1 (en) * | 2014-05-08 | 2017-04-20 | 株式会社村田製作所 | Resin multilayer substrate and manufacturing method thereof |
| US10362672B2 (en) | 2014-05-08 | 2019-07-23 | Murata Manufacturing Co., Ltd. | Resin multilayer substrate and method of manufacturing the same |
| CN113950206A (en) * | 2021-12-20 | 2022-01-18 | 深圳市信维通信股份有限公司 | 5G multilayer LCP material substrate and processing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5100081B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
| JP4061318B2 (en) | Chip-embedded printed circuit board by plating and manufacturing method thereof | |
| JP4767269B2 (en) | Method for manufacturing printed circuit board | |
| JP4876272B2 (en) | Printed circuit board and manufacturing method thereof | |
| TWI507096B (en) | Multilayer printed circuit board and method for manufacturing same | |
| JP5022392B2 (en) | Method for manufacturing printed circuit board using paste bump | |
| JP2007324550A (en) | Multilayer substrate | |
| JP2001044641A (en) | Wiring board with built-in semiconductor element and method of manufacturing the same | |
| KR20090021090A (en) | Multilayer wiring board and its manufacturing method, and board | substrate for use in IC test | inspection apparatus, and its manufacturing method | |
| JP2014107552A (en) | Multilayer printed circuit board and method of manufacturing the same | |
| JP2003086949A (en) | Method for manufacturing printed substrate and printed substrate formed thereby | |
| US20080099237A1 (en) | Printed circuit board and electronic component device | |
| WO2014125973A1 (en) | Resin multi-layer substrate with built-in component, and resin multi-layer substrate | |
| JP2005136347A (en) | Multilayered board and manufacturing method therefor | |
| JP2007273654A (en) | Flexible circuit board, method for manufacturing the same, and electronic component | |
| JP2001036253A (en) | Multi-layered wiring circuit board and its manufacture | |
| KR20210156005A (en) | Method for manufacturing flexible printed circuit board | |
| JP2006344828A (en) | Multilayer substrate and its manufacturing method | |
| JP2004140018A (en) | Process for producing multilayer board, multilayer board, and mobile apparatus using it | |
| JP4123206B2 (en) | Multilayer wiring board and method for manufacturing multilayer wiring board | |
| EP2664222B1 (en) | Method of making an electronic device having a liquid crystal polymer solder mask | |
| JP2007088058A (en) | Multilayer substrate and method of manufacturing same | |
| JP2006093439A (en) | Multilayer substrate and its production method | |
| JP2012209590A (en) | Electronic component mounting multilayer wiring board and manufacturing method of the same | |
| CN102281703A (en) | Laminated circuit board and board producing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071029 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100728 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101207 |