[go: up one dir, main page]

JP2007006302A - Impedance conversion circuit, and high pass filter circuit and frequency conversion circuit employing the same - Google Patents

Impedance conversion circuit, and high pass filter circuit and frequency conversion circuit employing the same Download PDF

Info

Publication number
JP2007006302A
JP2007006302A JP2005185963A JP2005185963A JP2007006302A JP 2007006302 A JP2007006302 A JP 2007006302A JP 2005185963 A JP2005185963 A JP 2005185963A JP 2005185963 A JP2005185963 A JP 2005185963A JP 2007006302 A JP2007006302 A JP 2007006302A
Authority
JP
Japan
Prior art keywords
resistors
circuit
conversion circuit
resistor
impedance conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005185963A
Other languages
Japanese (ja)
Inventor
Atsushi Hirabayashi
敦志 平林
Kenji Komori
健司 小森
Yumiko Mito
由美子 水戸
Hidemichi Takeuchi
秀倫 竹内
Katsuyori Sato
克頼 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005185963A priority Critical patent/JP2007006302A/en
Publication of JP2007006302A publication Critical patent/JP2007006302A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an impedance conversion circuit with an excellent characteristic. <P>SOLUTION: An input terminal T1 receiving an input signal voltage +Vin is connected to an inverting input terminal of an operational amplifier OP via a resistor R1. Resistors R2 and R3 are connected in series between the inverting input terminal and an output terminal of the operational amplifier OP. An input terminal T2 receiving an input signal voltage -Vin inverse to the input signal voltage +Vin is connected to the connection midpoint of the resistors R2, R3 via a resistor R4. A prescribed impedance means Z is connected to the connection midpoint among the resistors R2 to R4. Transfer functions being reciprocal numbers to the impedance of the impedance means Z are obtained between the input terminals T1, T2 and output terminals of the operational amplifier OP, respectively. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、インピーダンス変換回路と、これを用いたハイパスフィルタ回路および周波数変換回路とに関する。   The present invention relates to an impedance conversion circuit, and a high-pass filter circuit and a frequency conversion circuit using the same.

IC化が困難な素子としてインダクタンス素子がある。このため、インピーダンス変換回路によりインダクタンス素子を等価的に実現する方法が考えられている。図27は、そのインピーダンス変換回路の一例を示す。   An inductance element is an element that is difficult to be integrated into an IC. For this reason, a method of equivalently realizing an inductance element by an impedance conversion circuit has been considered. FIG. 27 shows an example of the impedance conversion circuit.

この回路においては、入力端子T1が抵抗器R1を通じてオペアンプ(演算増幅器)OPの反転入力端に接続されるとともに、その反転入力端と出力端との間に、抵抗器R2、R3が直列接続され、抵抗器R2、R3の接続中点と接地との間に、インピーダンス素子Zが接続される。また、オペアンプOPの非反転入力端が接地され、その出力端が出力端子T3に接続される。   In this circuit, an input terminal T1 is connected to an inverting input terminal of an operational amplifier (operational amplifier) OP through a resistor R1, and resistors R2 and R3 are connected in series between the inverting input terminal and the output terminal. The impedance element Z is connected between the connection middle point of the resistors R2 and R3 and the ground. The non-inverting input terminal of the operational amplifier OP is grounded, and the output terminal is connected to the output terminal T3.

したがって、
Vin :端子T1に入力される信号電圧
Vout:端子T3から出力される信号電圧
Vi :オペアンプOPの反転入力端の信号電圧
Vo :抵抗器R2、R3およびインピーダンス素子Zの接続点の信号電圧
とすれば、端子T1から抵抗器R1に流れる信号電流と、抵抗器R2を流れる信号電流とは等しいので、図28の(1)式が得られる。
Therefore,
Vin: signal voltage input to the terminal T1 Vout: signal voltage output from the terminal T3 Vi: signal voltage at the inverting input terminal of the operational amplifier OP Vo: signal voltage at the connection point of the resistors R2, R3 and the impedance element Z For example, since the signal current flowing from the terminal T1 to the resistor R1 is equal to the signal current flowing through the resistor R2, equation (1) in FIG. 28 is obtained.

そして、
Av:オペアンプOPの電圧利得
とすれば、
Vi×Av=Vout
となるので、利得Avが十分に大きいとすれば、
Vi=Vout/Av
=0
とみなすことができる。したがって、(1)式から図28の(2)式を得ることができる。
And
Av: Assuming the voltage gain of the operational amplifier OP,
Vi x Av = Vout
Therefore, if the gain Av is sufficiently large,
Vi = Vout / Av
= 0
Can be considered. Therefore, equation (2) in FIG. 28 can be obtained from equation (1).

また、電圧Voは、出力電圧Voutと電圧Vi(=0)との差電圧を抵抗器R3、R2およびインピーダンス素子Zにより分圧した電圧でもあるから、図28の(3)式が成立する。ただし、‖は、並列接続の値を示す。   Since the voltage Vo is also a voltage obtained by dividing the difference voltage between the output voltage Vout and the voltage Vi (= 0) by the resistors R3 and R2 and the impedance element Z, the expression (3) in FIG. However, ‖ indicates a parallel connection value.

したがって、入力端子T1と出力端子T3との間の伝達関数Vout/Vinを求めると、(2)、(3)式から図28に示す(4)式が得られる。つまり、図27の回路の入力端子T1と出力端子T3との間には、(4)式で示す伝達特性が得られる。   Therefore, when the transfer function Vout / Vin between the input terminal T1 and the output terminal T3 is obtained, the expression (4) shown in FIG. 28 is obtained from the expressions (2) and (3). That is, the transfer characteristic represented by the equation (4) is obtained between the input terminal T1 and the output terminal T3 of the circuit of FIG.

そして、インピーダンス素子ZとしてコンデンサCを接続した場合には、
Z=1/(sC)
s=jω
であるから、(4)式は図28の(5)式となる。したがって、図27の回路は、インピーダンス素子ZとしてコンデンサCを接続した場合、インダクタンス値Leが
Le=R2・R3・C
のインダクタンス回路として作用することになる。
And when the capacitor C is connected as the impedance element Z,
Z = 1 / (sC)
s = jω
Therefore, Equation (4) becomes Equation (5) in FIG. Therefore, in the circuit of FIG. 27, when the capacitor C is connected as the impedance element Z, the inductance value Le is Le = R2 / R3 / C.
It acts as an inductance circuit.

また、インピーダンス素子Zとして、可変抵抗器Rを接続すれば、(4)式は(6)式となるので、図27の回路は、可変抵抗器Rにより利得の変化する可変利得回路として作用することになる。   If the variable resistor R is connected as the impedance element Z, the equation (4) becomes the equation (6). Therefore, the circuit of FIG. 27 acts as a variable gain circuit in which the gain is changed by the variable resistor R. It will be.

なお、先行技術文献として例えば以下のものがある。
堀 敏夫著「アナログフィルタの回路設計法」総合電子出版社、1998年1月10日発行、第169ページ
For example, there are the following prior art documents.
Toshio Hori “Analog Filter Circuit Design Method”, General Electronic Publishing Company, published on January 10, 1998, page 169

ところで、図27の回路によりインダクタンス回路を構成した場合、その伝達関数は上述のように(5)式で示される。このため、そのインダクタンス回路には、抵抗(R2+R3)が直列接続されていることになり、純粋なインダクタンスを得ることができない。この結果、図27の回路によりインダクタンス回路を構成するとともに、そのインダクタンスを使用してフィルタを構成した場合、Q値が低くなってしまう。   By the way, when the inductance circuit is configured by the circuit of FIG. 27, the transfer function is expressed by the equation (5) as described above. For this reason, the resistor (R2 + R3) is connected in series to the inductance circuit, and a pure inductance cannot be obtained. As a result, when the inductance circuit is configured by the circuit of FIG. 27 and the filter is configured by using the inductance, the Q value is lowered.

また、図27の回路により可変利得回路を構成した場合、その利得が(6)式で示されるので、最小の利得とした場合でも、利得は(R2+R3)/R1倍となり、例えば音量であれば、十分に絞ることができない。   Further, when the variable gain circuit is configured by the circuit of FIG. 27, the gain is expressed by the equation (6). Therefore, even when the gain is set to the minimum, the gain is (R2 + R3) / R1 times. Can't squeeze enough.

この発明は、以上のような点にかんがみ、特性の優れたインピーダンス変換回路を提供しようとするものである。   In view of the above points, the present invention is intended to provide an impedance conversion circuit having excellent characteristics.

この発明においては、
互いに逆相の入力信号電圧が供給される1対の入力端子の一方が、第1の抵抗器を通じてオペアンプの反転入力端に接続され、
この反転入力端と、上記オペアンプの出力端との間に、第2および第3の抵抗器が直列接続され、
上記出力端が出力端子に接続され、
上記1対の入力端子の他方が、第4の抵抗器を通じて上記第2および第3の抵抗器の接続中点に接続され、
この第2〜第4の抵抗器の接続中点に、所定のインピーダンス手段が接続され、
上記1対の入力端子と、上記出力端子との間に、上記インピーダンス手段の逆数の伝達関数を得る
ようにしたインピーダンス変換回路
とするものである。
In this invention,
One of a pair of input terminals to which input signal voltages of opposite phases are supplied is connected to the inverting input terminal of the operational amplifier through the first resistor,
Second and third resistors are connected in series between the inverting input terminal and the output terminal of the operational amplifier.
The output terminal is connected to the output terminal,
The other of the pair of input terminals is connected to a connection midpoint of the second and third resistors through a fourth resistor,
A predetermined impedance means is connected to the connection midpoint of the second to fourth resistors,
The impedance conversion circuit is configured to obtain a reciprocal transfer function of the impedance means between the pair of input terminals and the output terminal.

この発明によれば、インピーダンス変換を行ったとき、その変換結果に不要な抵抗成分の残留することがない。しかも、これまでのインピーダンス変換回路に比べ、少ない素子数でインピーダンス変換を行うことができ、低電力化に有利である。   According to the present invention, when impedance conversion is performed, no unnecessary resistance component remains in the conversion result. In addition, impedance conversion can be performed with a smaller number of elements than conventional impedance conversion circuits, which is advantageous in reducing power consumption.

また、すべての動作点を電源電圧の中心に設定することができるので、広い入出力ダイナミックレンジを得ることができるとともに、歪みに強い回路とすることができる。さらに、差動入力・差動出力の構成とすることができ、輻射などのノイズに強いアナログ信号処理が可能となる。また、これによりアナログ処理とデジタル処理が混在している回路にも使用することができる。   In addition, since all operating points can be set at the center of the power supply voltage, a wide input / output dynamic range can be obtained and a circuit resistant to distortion can be obtained. Furthermore, a differential input / differential output configuration can be adopted, and analog signal processing that is resistant to noise such as radiation can be performed. Moreover, it can be used for a circuit in which analog processing and digital processing are mixed.

さらに、少ない素子数で2次のハイパスフィルタを構成することができ、性能向上および低消費電力化に有利である。また、ダイレクトコンバージョン方式やローIFコンバージョン方式などのスーパーヘテロダイン受信回路において、ミキサ回路とその後段とを非常に簡単に接続することができる。また、これによりICの外付けコンデンサを減らすことができ、回路モジュールなどの小型化、低コスト化に有利である。   Furthermore, a secondary high-pass filter can be configured with a small number of elements, which is advantageous for improving performance and reducing power consumption. In addition, in a superheterodyne receiving circuit such as a direct conversion system or a low IF conversion system, the mixer circuit and the subsequent stage can be connected very easily. This also reduces the external capacitors of the IC, which is advantageous for reducing the size and cost of circuit modules.

〔1〕 不平衡型のインピーダンス変換回路
図1において、回路10は、この発明による不平衡型のインピーダンス変換回路の一例を示す。すなわち、第1の入力端子T1が抵抗器R1を通じてオペアンプ(演算増幅器)OPの反転入力端に接続されるとともに、その反転入力端と出力端との間に、抵抗器R2、R3が直列接続され、抵抗器R2、R3の接続中点と接地との間に、インピーダンス素子Zが接続される。
[1] Unbalanced Impedance Conversion Circuit In FIG. 1, a circuit 10 shows an example of an unbalanced impedance conversion circuit according to the present invention. That is, the first input terminal T1 is connected to the inverting input terminal of the operational amplifier (operational amplifier) OP through the resistor R1, and the resistors R2 and R3 are connected in series between the inverting input terminal and the output terminal. The impedance element Z is connected between the connection middle point of the resistors R2 and R3 and the ground.

また、第2の入力端子T2が抵抗器R4を通じて、抵抗器R2、R3およびインピーダンス素子Zの接続中点に接続される。そして、入力端子T1、T2には、互いに逆相の入力信号電圧+Vin、−Vinが供給される。さらに、オペアンプOPの非反転入力端が接地され、その出力端が出力端子T3に接続され、出力信号電圧Voutが取り出される。   Further, the second input terminal T2 is connected to the connection midpoint of the resistors R2, R3 and the impedance element Z through the resistor R4. Input signal voltages + Vin and −Vin having opposite phases are supplied to the input terminals T1 and T2. Further, the non-inverting input terminal of the operational amplifier OP is grounded, the output terminal thereof is connected to the output terminal T3, and the output signal voltage Vout is taken out.

なお、オペアンプOPは、その電圧利得が十分に大きいものとされる。また、このインピーダンス変換回路10は全体がIC化される。さらに、インピーダンス素子Zは、後述するように、単独の素子であってもよく、複数の素子の組み合わせあるいは回路であってもよい。また、入力信号電圧±Vinは、もとの不平衡の入力信号電圧+Vinを差動アンプに供給して得てもよく、あるいは反転アンプを使用して得てもよい。   Note that the operational amplifier OP has a sufficiently large voltage gain. Further, the entire impedance conversion circuit 10 is made into an IC. Furthermore, as will be described later, the impedance element Z may be a single element or a combination or circuit of a plurality of elements. The input signal voltage ± Vin may be obtained by supplying the original unbalanced input signal voltage + Vin to the differential amplifier, or may be obtained by using an inverting amplifier.

このような構成において、
Vo:抵抗器R2〜R4およびインピーダンス素子Zの接続点の信号電圧
とすれば、端子T1から抵抗器R1に流れる信号電流と、抵抗器R2を流れる信号電流とは等しいので、図27の場合の(2)式と同様、図2の(11)式が得られる。
In such a configuration,
Vo: If the signal voltage at the connection point of the resistors R2 to R4 and the impedance element Z is used, the signal current flowing from the terminal T1 to the resistor R1 is equal to the signal current flowing through the resistor R2, so that in the case of FIG. Similar to equation (2), equation (11) in FIG. 2 is obtained.

また、抵抗器R2〜R4およびインピーダンス素子Zの接続点に流れ込む電流の総和と、その接続点から流れ出る電流の総和とは等しいので、図2の(12)式が得られる。そして、(12)式を電圧Voについてまとめると、図2の(13)式が得られ、この(13)式に(11)式を代入すると、図2の(14)式が得られる。そして、この(14)式を電圧Vinについてまとめると、図2の(15)式が得られる。   Further, since the sum of the currents flowing into the connection points of the resistors R2 to R4 and the impedance element Z is equal to the sum of the currents flowing out from the connection points, the equation (12) in FIG. 2 is obtained. When the expression (12) is summarized for the voltage Vo, the expression (13) in FIG. 2 is obtained, and the expression (14) in FIG. 2 is obtained by substituting the expression (11) into the expression (13). Then, when this equation (14) is summarized for the voltage Vin, the equation (15) in FIG. 2 is obtained.

そこで、入力端子T1、T2と出力端子T3との間の伝達関数Vout/Vinを求めると、その伝達関数は、(15)式を変形して図2の(16)式となる。そして、変数rを図2の(17)式のように定めると、(16)式は図2の(18)式のとおりとなる。さらに、r=0であるとすれば、(18)式は図2の(19)式となる。   Therefore, when the transfer function Vout / Vin between the input terminals T1, T2 and the output terminal T3 is obtained, the transfer function is modified from the equation (15) to become the equation (16) in FIG. Then, when the variable r is determined as shown in equation (17) in FIG. 2, equation (16) becomes as shown in equation (18) in FIG. Further, if r = 0, equation (18) becomes equation (19) in FIG.

つまり、図1の回路10は、r=0のとき、伝達関数Vout/Vinが(19)式で示されるインピーダンス変換回路として動作する。そして、このとき、(19)式によれば、伝達関数Vout/Vinには、直列の抵抗分も並列の抵抗分も含まれず、純粋のインピーダンス(あるいはアドミタンス)を示すことになる。また、伝達関数Vout/Vinが(19)式で示されるので、インピーダンス素子Zを可変とすれば、伝達関数Vout/Vinを可変とすることができる。   That is, the circuit 10 of FIG. 1 operates as an impedance conversion circuit in which the transfer function Vout / Vin is expressed by the equation (19) when r = 0. At this time, according to the equation (19), the transfer function Vout / Vin includes neither a series resistance nor a parallel resistance, and indicates pure impedance (or admittance). Further, since the transfer function Vout / Vin is expressed by equation (19), if the impedance element Z is variable, the transfer function Vout / Vin can be variable.

ここで、r=0になる条件を求めると、(17)式から図2の(20)式が得られる。したがって、インピーダンス変換回路として必要な特性が得られるように抵抗器R1〜R3の値を設定し、その値にしたがって(20)式により抵抗器R4の値を設定すれば、(19)式により示される伝達関数Vout/Vinのインピーダンス変換回路を得ることができるとともに、必要な特性を得ることができる。   Here, when the condition for r = 0 is obtained, the equation (20) in FIG. 2 is obtained from the equation (17). Therefore, if the values of the resistors R1 to R3 are set so as to obtain the necessary characteristics as the impedance conversion circuit, and the value of the resistor R4 is set by the equation (20) according to the value, the equation (19) shows As a result, an impedance conversion circuit having a transfer function Vout / Vin can be obtained and necessary characteristics can be obtained.

図3は、インピーダンス変換回路10を等価的に示す。ここで、(2)式と同様にして図4の(21)式が得られるので、これを変形して図4の(22)式が得られる。そして、この(22)式と、(19)式とを比較して(23)式が得られる。   FIG. 3 shows the impedance conversion circuit 10 equivalently. Here, the equation (21) in FIG. 4 is obtained in the same manner as the equation (2), and this is modified to obtain the equation (22) in FIG. Then, the formula (23) is obtained by comparing the formula (22) with the formula (19).

〔2〕 インダクタンス回路および微分回路
図5は、上述のインピーダンス変換回路10によりインダクタンス回路を構成した場合の一例を示し、インピーダンス素子ZとしてコンデンサCが接続される。したがって、この場合には、
Z=1/(sC)
s=jω
であるから、(19)式は図6の(31)式となる。
[2] Inductance Circuit and Differentiation Circuit FIG. 5 shows an example in which an inductance circuit is configured by the impedance conversion circuit 10 described above, and a capacitor C is connected as the impedance element Z. So in this case,
Z = 1 / (sC)
s = jω
Therefore, Equation (19) becomes Equation (31) in FIG.

したがって、この場合のインピーダンス変換回路10は、インダクタンス値Leが、
Le=R2・R3・C
のインダクタンス回路として作用することになる。そして、その場合、インダクタンスLeは、コンデンサCの容量に値R2・R3が乗算されているので、コンデンサCの容量が小さくても、等価的に大きなインダクタンスLeを得ることができる。また、コンデンサCを例えば可変容量ダイオードにより構成すれば、インダクタンスLeを可変とすることができる。
Therefore, the impedance conversion circuit 10 in this case has an inductance value Le of
Le = R2, R3, C
It acts as an inductance circuit. In this case, since the inductance Le is multiplied by the value R 2 · R 3 of the capacitance of the capacitor C, an equivalently large inductance Le can be obtained even if the capacitance of the capacitor C is small. Further, if the capacitor C is constituted by a variable capacitance diode, for example, the inductance Le can be made variable.

さらに、このインピーダンス変換回路10は単独であっても、インダクタンスLeとして作用するので、微分特性を得ることができ、この結果、単独でも微分回路として機能させることができる。   Furthermore, even if this impedance conversion circuit 10 is used alone, it acts as an inductance Le, so that a differential characteristic can be obtained. As a result, it can be made to function as a differentiation circuit even when used alone.

〔3〕 キャパシタンス回路および積分回路
図7は、インピーダンス変換回路10によりキャパシタンス回路を構成した場合の一例を示し、インピーダンス素子ZとしてコイルLが接続される。したがって、この場合には、
Z=sL
であるから、(19)式は図8の(32)式となる。
[3] Capacitance Circuit and Integration Circuit FIG. 7 shows an example in which a capacitance circuit is configured by the impedance conversion circuit 10, and a coil L is connected as the impedance element Z. So in this case,
Z = sL
Therefore, Equation (19) becomes Equation (32) in FIG.

したがって、この場合のインピーダンス変換回路10は、容量Ceが、
Ce=L/(R2・R3)
キャパシタンス回路として作用することになる。
Therefore, the impedance conversion circuit 10 in this case has a capacitance Ce of
Ce = L / (R2 / R3)
It will act as a capacitance circuit.

さらに、このインピーダンス変換回路10は単独であっても容量Ceとして作用するので、積分特性を得ることができ、この結果、単独でも積分回路として機能させることができる。   Furthermore, even if this impedance conversion circuit 10 is used alone, it acts as a capacitor Ce, so that an integration characteristic can be obtained, and as a result, it can be made to function as an integration circuit.

〔4〕 可変利得回路
図9は、インピーダンス変換回路10により可変利得回路を構成した場合の一例を示し、インピーダンス素子Zとして可変抵抗器Rが接続される。したがって、この場合には、
Z=R
であるから、(19)式は図10の(33)式となる。したがって、この場合のインピーダンス変換回路10は、可変抵抗器Rの値によって利得の変化する可変利得回路として作用することになる。
[4] Variable Gain Circuit FIG. 9 shows an example in which a variable gain circuit is configured by the impedance conversion circuit 10, and a variable resistor R is connected as the impedance element Z. So in this case,
Z = R
Therefore, equation (19) becomes equation (33) in FIG. Therefore, the impedance conversion circuit 10 in this case acts as a variable gain circuit whose gain varies depending on the value of the variable resistor R.

〔5〕 ハイパスフィルタ
図11は、インピーダンス変換回路10によりハイパスフィルタを構成した場合の一例を示す。この例においては、インピーダンス素子Zとして、コンデンサCと抵抗器Rとの直列回路が接続される。したがって、この場合には、
Z=1/(sC)+R
であるから、(19)式は図12の(34)式となる。
[5] High-Pass Filter FIG. 11 shows an example when a high-pass filter is configured by the impedance conversion circuit 10. In this example, a series circuit of a capacitor C and a resistor R is connected as the impedance element Z. So in this case,
Z = 1 / (sC) + R
Therefore, equation (19) becomes equation (34) in FIG.

したがって、この場合のインピーダンス変換回路10はハイパスフィルタとして作用することになる。このとき、カットオフ周波数は、コンデンサCと抵抗器Rとの積CRで決まる。   Therefore, the impedance conversion circuit 10 in this case functions as a high-pass filter. At this time, the cutoff frequency is determined by the product CR of the capacitor C and the resistor R.

〔6〕 ローパスフィルタ
図13は、インピーダンス変換回路10によりローパスフィルタを構成した場合の一例を示す。この例においては、インピーダンス素子Zとして、コイルLと抵抗器Rとの直列回路が接続される。したがって、この場合には、
Z=sL+R
であるから、(19)式は図14の(35)式となる。
[6] Low-Pass Filter FIG. 13 shows an example when a low-pass filter is configured by the impedance conversion circuit 10. In this example, a series circuit of a coil L and a resistor R is connected as the impedance element Z. So in this case,
Z = sL + R
Therefore, Equation (19) becomes Equation (35) in FIG.

したがって、この場合のインピーダンス変換回路10はローパスフィルタとして作用することになる。また、カットオフ周波数は、やはりコンデンサCと抵抗器Rとの積CRで決まる。   Therefore, the impedance conversion circuit 10 in this case functions as a low-pass filter. The cutoff frequency is also determined by the product CR of the capacitor C and the resistor R.

〔7〕 バンドパスフィルタ
図15は、インピーダンス変換回路10によりバンドパスフィルタを構成した場合の一例を示す。この例においては、インピーダンス素子Zとして、コンデンサCと、コイルLと、抵抗器Rとの直列共振回路11が接続される。したがって、この場合には、
Z=1/(sC)+sL+R
であるから、(19)式は図16の(36)式となる。
[7] Band Pass Filter FIG. 15 shows an example in which a band pass filter is configured by the impedance conversion circuit 10. In this example, a series resonant circuit 11 including a capacitor C, a coil L, and a resistor R is connected as the impedance element Z. So in this case,
Z = 1 / (sC) + sL + R
Therefore, equation (19) becomes equation (36) in FIG.

そこで、値Le、Ce、Reを、図16の(37)式のように定義すると、(36)式は図16の(38)式となる。そして、この(38)式は、図17にも示すように、インダクタンスLeと、容量Ceと、抵抗Reとの並列回路に、係数1/R1が乗算されたものと等価である。   Therefore, if the values Le, Ce, and Re are defined as shown in equation (37) in FIG. 16, equation (36) becomes equation (38) in FIG. This equation (38) is equivalent to a product obtained by multiplying a parallel circuit of an inductance Le, a capacitance Ce, and a resistance Re by a coefficient 1 / R1, as shown in FIG.

したがって、この場合のインピーダンス変換回路10は、中心周波数が、等価インダクタンスLeおよび等価容量Ceの共振周波数に等しいバンドパスフィルタとして作用することになる。そして、このとき、(37)式によれば、
Le・Ce=L・C
なので、このバンドパスフィルタ(インピーダンス変換回路10)の中心周波数は、コイルLおよびコンデンサCの共振周波数でもある。
Therefore, the impedance conversion circuit 10 in this case acts as a band-pass filter whose center frequency is equal to the resonance frequency of the equivalent inductance Le and the equivalent capacitance Ce. And at this time, according to equation (37),
Le · Ce = L · C
Therefore, the center frequency of the bandpass filter (impedance conversion circuit 10) is also the resonance frequency of the coil L and the capacitor C.

したがって、インピーダンス変換回路10は、中心周波数が、コイルLおよびコンデンサCの共振周波数に等しいバンドパスフィルタとして作用することになる。また、このとき、インダクタンスLeおよび容量Ceの共振回路は、抵抗ReによりQダンプされているので、抵抗器Rの値を選定することによりバンドパスフィルタの通過帯域特性のQ値を変更することができる。   Therefore, the impedance conversion circuit 10 acts as a band-pass filter whose center frequency is equal to the resonance frequency of the coil L and the capacitor C. At this time, since the resonance circuit of the inductance Le and the capacitance Ce is Q-dumped by the resistor Re, the Q value of the passband characteristic of the bandpass filter can be changed by selecting the value of the resistor R. it can.

〔8〕 トラップ回路(バンドエリミネートフィルタ)
図18は、インピーダンス変換回路10によりトラップ回路を構成した場合の一例を示す。この例においては、インピーダンス素子Zとして、コンデンサCおよびコイルLの並列共振回路12と、抵抗器Rとの直列回路が接続される。したがって、この場合には、
Z=((1/(sC))‖sL)+R
であるから、(19)式は図19の(39)式となる。
[8] Trap circuit (band elimination filter)
FIG. 18 shows an example when a trap circuit is configured by the impedance conversion circuit 10. In this example, a series circuit of a parallel resonance circuit 12 of a capacitor C and a coil L and a resistor R is connected as the impedance element Z. So in this case,
Z = ((1 / (sC)) ‖sL) + R
Therefore, Equation (19) becomes Equation (39) in FIG.

そこで、(37)式の等価インダクタンスLe、等価容量Ce、等価抵抗Reを(39)式に適用すると、(39)式は図19の(40)式となる。そして、この(40)式は、図20にも示すように、インダクタンスLeおよび容量Ceの直列共振回路と、抵抗Reとの並列回路に、係数1/R1が乗算されたものと等価である。   Therefore, when the equivalent inductance Le, equivalent capacitance Ce, and equivalent resistance Re in equation (37) are applied to equation (39), equation (39) becomes equation (40) in FIG. This equation (40) is equivalent to a product obtained by multiplying a parallel circuit of a series resonant circuit of an inductance Le and a capacitor Ce and a resistor Re by a coefficient 1 / R1, as shown in FIG.

したがって、この場合のインピーダンス変換回路10は、容量CeおよびインダクタンスLeの共振周波数をヌル周波数とするトラップ回路として作用することになる。なお、そのヌル周波数も、コイルLおよびコンデンサCの共振周波数に等しい。また、このトラップ回路も抵抗ReによりQダンプされるので、抵抗器Rの値を選定することにより通過阻止特性のQ値を変更することができる。   Therefore, the impedance conversion circuit 10 in this case acts as a trap circuit that sets the resonance frequency of the capacitor Ce and the inductance Le to a null frequency. The null frequency is also equal to the resonance frequency of the coil L and the capacitor C. Further, since this trap circuit is also Q dumped by the resistor Re, the Q value of the passage blocking characteristic can be changed by selecting the value of the resistor R.

〔9〕 広帯域のトラップ回路
図21は、インピーダンス変換回路10により広帯域のトラップ回路を構成した場合の一例を示す。この例においては、インピーダンス素子Zとして、コンデンサC1〜CnおよびコイルL1〜Lnの並列共振回路121〜12nと、抵抗器Rとの直列回路が接続される。
[9] Broadband Trap Circuit FIG. 21 shows an example when a wideband trap circuit is configured by the impedance conversion circuit 10. In this example, a series circuit of resistors R and parallel resonant circuits 121 to 12n of capacitors C1 to Cn and coils L1 to Ln is connected as the impedance element Z.

したがって、この場合には、並列共振回路121〜12nのそれぞれが図18の並列共振回路12と同様に作用するので、並列共振回路121〜12nの並列共振周波数を違えておくことにより、広帯域のトラップ回路を実現できる。   Therefore, in this case, since each of the parallel resonance circuits 121 to 12n operates in the same manner as the parallel resonance circuit 12 of FIG. 18, by changing the parallel resonance frequency of the parallel resonance circuits 121 to 12n, a wide band trap A circuit can be realized.

〔10〕 平衡型のインピーダンス変換回路
図22において、回路20は、インピーダンス変換回路を平衡型に構成した場合の一例である。すなわち、端子T1〜T3に対して第1のオペアンプOPおよび抵抗器R1〜R4の1組が図1のインピーダンス変換回路10と同様に接続されるとともに、端子T2、T1、T4に対して第2のオペアンプOPおよび抵抗器R1〜R4の1組が同様に接続される。また、第1の抵抗器R2、R3の接続中点と、第2の抵抗器R2、R3の接続中点との間に、インピーダンス素子Z20が接続される。なお、
Z20=2・Z
である。
[10] Balanced Impedance Conversion Circuit In FIG. 22, a circuit 20 is an example when the impedance conversion circuit is configured in a balanced type. That is, one set of the first operational amplifier OP and the resistors R1 to R4 is connected to the terminals T1 to T3 in the same manner as the impedance conversion circuit 10 in FIG. 1, and the second pair is connected to the terminals T2, T1, and T4. A pair of operational amplifier OP and resistors R1 to R4 are connected in the same manner. Further, the impedance element Z20 is connected between the connection midpoint of the first resistors R2 and R3 and the connection midpoint of the second resistors R2 and R3. In addition,
Z20 = 2 · Z
It is.

そして、端子T1、T2には、互いに逆相の入力信号電圧、すなわち、平衡な入力信号電圧+Vin、−Vinが供給され、端子T3、T4に信号電圧+Vout、−Voutが取り出される。なお、オペアンプOP、OPの非反転入力端は接地される。また、オペアンプOP、OPの電圧利得は十分に大きいものとされる。さらに、この回路20は、全体がIC化される。   Then, input signal voltages having opposite phases, that is, balanced input signal voltages + Vin and −Vin are supplied to the terminals T1 and T2, and the signal voltages + Vout and −Vout are taken out to the terminals T3 and T4. Note that the non-inverting input terminals of the operational amplifiers OP and OP are grounded. The voltage gain of the operational amplifiers OP and OP is sufficiently large. Further, the entire circuit 20 is integrated into an IC.

このような構成において、図23に示すように、図22の回路20のインピーダンス素子Z20を、2つのインピーダンス素子Z1、Z2の直列回路に置き換えるとともに、その接続中点を接地した状態を考える。ただし、
Z1=Z2=Z(=Z20/2)
とする。
In such a configuration, as shown in FIG. 23, the impedance element Z20 of the circuit 20 of FIG. 22 is replaced with a series circuit of two impedance elements Z1 and Z2, and the connection midpoint thereof is grounded. However,
Z1 = Z2 = Z (= Z20 / 2)
And

すると、この図23の回路の上半分は図1のインピーダンス変換回路10と等しい構成であり、下半分も等しい構成である。したがって、入力端子T1、T2と、出力端子T3、T4との間の伝達関数Vout/Vinは、図1のそれに等しくなり、(18)式で示される。つまり、この図23の回路20もインピーダンス変換回路として作用する。   Then, the upper half of the circuit of FIG. 23 has the same configuration as the impedance conversion circuit 10 of FIG. 1, and the lower half has the same configuration. Therefore, the transfer function Vout / Vin between the input terminals T1 and T2 and the output terminals T3 and T4 is equal to that in FIG. 1, and is expressed by equation (18). That is, the circuit 20 of FIG. 23 also functions as an impedance conversion circuit.

そして、このとき、インピーダンス素子Z1を流れる信号電流i1と、インピーダンス素子Z2を流れる信号電流i2とは、大きさが等しくて方向が逆なので、結果として、インピーダンス素子Z1、Z2と、接地との間に信号電流は流れない。したがって、インピーダンス素子Z1、Z2の直列回路と、図22に示すインピーダンス素子Z20とは等価である。   At this time, the signal current i1 flowing through the impedance element Z1 and the signal current i2 flowing through the impedance element Z2 are equal in magnitude and opposite in direction, and as a result, between the impedance elements Z1, Z2 and the ground. Signal current does not flow through. Therefore, the series circuit of the impedance elements Z1 and Z2 and the impedance element Z20 shown in FIG. 22 are equivalent.

したがって、抵抗器R1〜R4を(20)式に示すように設定すれば、r=0となり、図22の回路20は平衡型のインピーダンス変換回路として動作するとともに、その伝達関数Vout/Vinは、(19)式で示される。そして、このとき、インピーダンス変換回路20は、平衡型に構成されているとともに、平衡な動作なので、信号電流が接地に流れることがなく、耐ノイズ性に強くなるとともに、IC化にも有利である。   Therefore, if the resistors R1 to R4 are set as shown in equation (20), r = 0, and the circuit 20 of FIG. 22 operates as a balanced impedance conversion circuit, and its transfer function Vout / Vin is It is expressed by equation (19). At this time, the impedance conversion circuit 20 is configured as a balanced type and has a balanced operation. Therefore, the signal current does not flow to the ground, and the noise resistance is enhanced. .

〔11〕 ハイパスフィルタ
図24は、インピーダンス変換回路20により2次の平衡型ハイパスフィルタを構成した場合の一例を示す。すなわち、インピーダンス変換回路20A、20Bのそれぞれがインピーダンス変換回路20と同様に構成されるとともに、入力端子T1、T2と出力端子T3、T4との間に縦続接続される。なお、インピーダンス変換回路20A、20Bのうち、図22のインピーダンス変換回路20の素子と対応する素子には、同一符号にサフィックスA、Bを付ける。
[11] High-Pass Filter FIG. 24 shows an example when a second-order balanced high-pass filter is configured by the impedance conversion circuit 20. That is, each of the impedance conversion circuits 20A and 20B is configured in the same manner as the impedance conversion circuit 20, and is cascaded between the input terminals T1 and T2 and the output terminals T3 and T4. Of the impedance conversion circuits 20A and 20B, elements corresponding to those of the impedance conversion circuit 20 in FIG.

このとき、前段のインピーダンス変換回路20Aのインピーダンス素子Z20は、抵抗器RAとコンデンサCAとの並列回路とされ、後段のインピーダンス変換回路20Bのインピーダンス素子Z20はコンデンサCBとされる。なお、
RA=2・R、CA=C1/2、CB=C2/2
である。
At this time, the impedance element Z20 of the preceding impedance conversion circuit 20A is a parallel circuit of the resistor RA and the capacitor CA, and the impedance element Z20 of the subsequent impedance conversion circuit 20B is the capacitor CB. In addition,
RA = 2 · R, CA = C1 / 2, CB = C2 / 2
It is.

また、後段のインピーダンス変換回路20BのオペアンプOPB、OPBの出力端が、負帰還用の抵抗器R5、R5を通じて前段のインピーダンス変換回路20AのオペアンプOP、OPの反転入力端に接続されるとともに、別の負帰還用の抵抗器R6、R6を通じて、前段のインピーダンス変換回路20Aの抵抗器R2A、R3A、R4Aの接続点、および抵抗器R2A、R3A、R4Aの接続点に接続される。   The output terminals of the operational amplifiers OPB and OPB of the subsequent impedance conversion circuit 20B are connected to the inverting input terminals of the operational amplifiers OP and OP of the previous impedance conversion circuit 20A through negative feedback resistors R5 and R5. The negative feedback resistors R6 and R6 are connected to the connection points of the resistors R2A, R3A, and R4A and the connection points of the resistors R2A, R3A, and R4A of the impedance conversion circuit 20A in the previous stage.

このような構成によれば、インピーダンス回路20A、20Bの伝達関数Vout/Vinはやはり(18)式と同様に示される。そこで、抵抗器R5、R6、R4Aの値を図25の(41)式に示すように設定しておけば、r=0となって図25の(42)式が成立する。つまり、2次のバイクォード型ハイパスフィルタが構成されたことになる。   According to such a configuration, the transfer functions Vout / Vin of the impedance circuits 20A and 20B are also shown in the same manner as the equation (18). Therefore, if the values of the resistors R5, R6, R4A are set as shown in the equation (41) in FIG. 25, r = 0 and the equation (42) in FIG. 25 is established. That is, a second-order biquad high-pass filter is configured.

そして、一般に、2次のハイパスフィルタを構成する場合には、入力信号から、バンドパスフィルタの出力成分と、ローパスフィルタの出力成分とを減算する必要があるので、そのバンドパスフィルタ用と、ローパスフィルタ用と、減算用とで、3組6個のオペアンプを必要とするが、図24に示すハイパスフィルタにおいては、後段のインピーダンス変換回路20Bが微分回路として作用するので、図24にも示すように、オペアンプは2組4個でよく、したがって、素子数を減らすことができる。   In general, when configuring a secondary high-pass filter, it is necessary to subtract the output component of the band-pass filter and the output component of the low-pass filter from the input signal. For the filter and for subtraction, three sets of six operational amplifiers are required. However, in the high-pass filter shown in FIG. 24, the impedance conversion circuit 20B in the subsequent stage acts as a differentiation circuit. In addition, two sets of operational amplifiers are sufficient, and therefore the number of elements can be reduced.

〔12〕 周波数変換用のハイパスフィルタ
スーパーヘテロダイン方式の受信機として、局部発振周波数を受信周波数に近づけることにより中間周波数を受信周波数に比べてかなり低くした、いわゆるローIFコンバージョン方式のものがある。また、局部発振周波数を受信周波数に等しくすることにより中間周波数をゼロとした、いわゆるダイレクトコンバージョン方式のものもある。
[12] High-pass filter for frequency conversion As a superheterodyne receiver, there is a so-called low-IF conversion method in which the intermediate frequency is made considerably lower than the reception frequency by bringing the local oscillation frequency close to the reception frequency. In addition, there is a so-called direct conversion system in which the intermediate frequency is made zero by setting the local oscillation frequency equal to the reception frequency.

ところが、これらの方式の場合、ミキサ回路に直流オフセットを生じ、ミキサ出力に直流分や直流に近い周波数成分の含まれることがある。このため、この種の受信機用ICにおいては、ミキサ回路に負帰還を掛けることにより直流成分が生じないようにしている。しかし、負帰還により直流成分を生じないようにすると、そのための負帰還回路が複雑になるので、素子数が増加して消費電力が増加し、電池を電源とする受信機では、電池の寿命が短くなってしまう。   However, in these systems, a DC offset is generated in the mixer circuit, and the mixer output may include a DC component or a frequency component close to DC. For this reason, in this type of receiver IC, a negative feedback is applied to the mixer circuit so that no DC component is generated. However, if a direct current component is not generated by negative feedback, the negative feedback circuit for that purpose becomes complicated, so that the number of elements increases and power consumption increases. It will be shorter.

図26は、そのような場合に好適なハイパスフィルタの一例を示す。すなわち、この例においては、ミキサ回路32が平衡型に構成され、アンテナ同調回路31から平衡な受信信号±SRXが取り出されてミキサ回路32に供給されるとともに、局部発振回路33から平衡な局部発振信号±SLOが取り出されてミキサ回路32に供給される。こうして、ミキサ回路32において、受信信号±SRXは局部発振信号±SLOにより平衡な中間周波信号±SIFに周波数変換され、この中間周波信号±SIFがミキサ回路32から出力される。   FIG. 26 shows an example of a high-pass filter suitable for such a case. In other words, in this example, the mixer circuit 32 is configured in a balanced manner, and the balanced received signal ± SRX is extracted from the antenna tuning circuit 31 and supplied to the mixer circuit 32, and the balanced local oscillation is generated from the local oscillation circuit 33. The signal ± SLO is taken out and supplied to the mixer circuit 32. Thus, in the mixer circuit 32, the received signal ± SRX is frequency-converted to a balanced intermediate frequency signal ± SIF by the local oscillation signal ± SLO, and this intermediate frequency signal ± SIF is output from the mixer circuit 32.

この場合、上述のように、局部発振周波数を受信周波数に近づけることによりローIFコンバージョン方式とされ、あるいは局部発振周波数を受信周波数に等しくすることによりダイレクトコンバージョン方式とされる。また、ミキサ回路32の出力信号には、中間周波信号±SIF以外に、不要な信号成分、例えば上記の直流オフセットによる直流成分なども含まれる。   In this case, as described above, the low IF conversion method is adopted by bringing the local oscillation frequency close to the reception frequency, or the direct conversion method is adopted by making the local oscillation frequency equal to the reception frequency. In addition to the intermediate frequency signal ± SIF, the output signal of the mixer circuit 32 includes unnecessary signal components, for example, a DC component due to the DC offset described above.

そこで、このミキサ回路32の出力信号が、平衡型のインピーダンス変換回路20に供給される。この場合、このインピーダンス変換回路20のインピーダンス素子Zは、抵抗器R20とコンデンサC20との直列回路とされる。なお、
R20=2・R、C20=C/2
とされる。また、図示はしないが、インピーダンス回路20の出力信号は中間周波回路に供給される。
Therefore, the output signal of the mixer circuit 32 is supplied to the balanced impedance conversion circuit 20. In this case, the impedance element Z of the impedance conversion circuit 20 is a series circuit of a resistor R20 and a capacitor C20. In addition,
R20 = 2 · R, C20 = C / 2
It is said. Although not shown, the output signal of the impedance circuit 20 is supplied to the intermediate frequency circuit.

このような構成によれば、インピーダンス変換回路20は、そのインピーダンス素子Zが抵抗器R20およびコンデンサC20の直列回路とされているので、インピーダンス変換回路20は、図11のインピーダンス変換回路10と同様、ハイパスフィルタとして作用する。   According to such a configuration, since the impedance conversion circuit 20 has the impedance element Z as a series circuit of the resistor R20 and the capacitor C20, the impedance conversion circuit 20 is similar to the impedance conversion circuit 10 of FIG. Acts as a high-pass filter.

したがって、ミキサ回路32に直流オフセットがあっても、インピーダンス変換回路20からは直流成分を含まない中間周波信号±SIF(および他の不要な周波数成分)が取り出される。そして、その場合、このミキサ回路32およびインピーダンス変換回路20によれば、負帰還回路を設ける必要もないので、消費電力が増加することもなく、電池を電源とする受信機では、電池の寿命が長くすることができる。   Therefore, even if the mixer circuit 32 has a DC offset, an intermediate frequency signal ± SIF (and other unnecessary frequency components) that does not include a DC component is extracted from the impedance conversion circuit 20. In this case, according to the mixer circuit 32 and the impedance conversion circuit 20, it is not necessary to provide a negative feedback circuit, so that the power consumption does not increase and the battery life is increased in the receiver using the battery as a power source. Can be long.

〔13〕 まとめ
上述のインピーダンス変換回路によれば、(19)式にも示すように、インピーダンス変換を行ったとき、その変換結果に不要な抵抗成分の残留することがない。しかも、これまでのインピーダンス変換回路に比べ、少ない素子数でインピーダンス変換を行うことができ、低電力化に有利である。また、少ない素子数でインピーダンス変換回路を構成できるので、使用周波数帯域が広がり、高周波までのアクティブ・フィルタが構成できる。
[13] Summary According to the impedance conversion circuit described above, as shown in the equation (19), when impedance conversion is performed, unnecessary resistance components do not remain in the conversion result. In addition, impedance conversion can be performed with a smaller number of elements than conventional impedance conversion circuits, which is advantageous in reducing power consumption. In addition, since the impedance conversion circuit can be configured with a small number of elements, the use frequency band is widened, and an active filter up to a high frequency can be configured.

さらに、入力部やドライブ部に電圧・電流変換回路を用いているので、すべての動作点を電源電圧の中心に設定することができ、広い入出力ダイナミックレンジを得ることができるとともに、歪みに強い回路とすることができる。さらに、差動入力・差動出力の構成が容易なので、輻射などのノイズに強いアナログ信号処理が可能となる。また、これによりアナログ処理とデジタル処理が混在している回路にも使用することができる。   In addition, since a voltage / current conversion circuit is used for the input and drive units, all operating points can be set at the center of the power supply voltage, providing a wide input / output dynamic range and being resistant to distortion. It can be a circuit. Further, since the differential input / differential output configuration is easy, analog signal processing that is resistant to noise such as radiation can be performed. Moreover, it can be used for a circuit in which analog processing and digital processing are mixed.

また、微分回路として十分な特性を得ることができるので、少ない素子数で2次のハイパスフィルタを構成することができ、性能向上および低消費電力化に有利である。   In addition, since sufficient characteristics can be obtained as a differentiation circuit, a secondary high-pass filter can be configured with a small number of elements, which is advantageous in improving performance and reducing power consumption.

さらに、ダイレクトコンバージョン方式やローIFコンバージョン方式などのスーパーヘテロダイン受信回路において、ミキサ回路とその後段とを非常に簡単に接続することができる。また、これによりICの外付けコンデンサを減らすことができ、回路モジュールなどの小型化、低コスト化に有利である。さらに、直流オフセットを生じないようにするための負帰還回路も不要となる。   Furthermore, in a superheterodyne receiving circuit such as a direct conversion system or a low IF conversion system, the mixer circuit and the subsequent stage can be connected very easily. This also reduces the external capacitors of the IC, which is advantageous for reducing the size and cost of circuit modules. Further, a negative feedback circuit for preventing a DC offset is not required.

〔略語の一覧〕
IC :Integrated Circuit
IF :Intermediate Frequency
Q :Quality Factor
オペアンプ:Operational Amplifier
[List of abbreviations]
IC: Integrated Circuit
IF: Intermediate Frequency
Q: Quality Factor
Operational Amplifier: Operational Amplifier

この発明の一形態を示す接続図である。It is a connection diagram showing one embodiment of the present invention. 図1の回路を説明するための数式を示す図である。It is a figure which shows the numerical formula for demonstrating the circuit of FIG. 図1の回路の等価回路を示す図である。It is a figure which shows the equivalent circuit of the circuit of FIG. 図3の回路を説明するための数式を示す図である。It is a figure which shows the numerical formula for demonstrating the circuit of FIG. この発明の他の形態を示す接続図である。It is a connection diagram which shows the other form of this invention. 図6の回路を説明するための数式を示す図である。It is a figure which shows the numerical formula for demonstrating the circuit of FIG. この発明の他の形態を示す接続図である。It is a connection diagram which shows the other form of this invention. 図7の回路を説明するための数式を示す図である。It is a figure which shows the numerical formula for demonstrating the circuit of FIG. この発明の他の形態を示す接続図である。It is a connection diagram which shows the other form of this invention. 図10の回路を説明するための数式を示す図である。It is a figure which shows the numerical formula for demonstrating the circuit of FIG. この発明の他の形態を示す接続図である。It is a connection diagram which shows the other form of this invention. 図11の回路を説明するための数式を示す図である。It is a figure which shows the numerical formula for demonstrating the circuit of FIG. この発明の他の形態を示す接続図である。It is a connection diagram which shows the other form of this invention. 図13の回路を説明するための数式を示す図である。It is a figure which shows the numerical formula for demonstrating the circuit of FIG. この発明の他の形態を示す接続図である。It is a connection diagram which shows the other form of this invention. 図15の回路を説明するための数式を示す図である。It is a figure which shows the numerical formula for demonstrating the circuit of FIG. 図15の回路を説明するための等価回路図である。FIG. 16 is an equivalent circuit diagram for explaining the circuit of FIG. 15. この発明の他の形態を示す接続図である。It is a connection diagram which shows the other form of this invention. 図18の回路を説明するための数式を示す図である。It is a figure which shows the numerical formula for demonstrating the circuit of FIG. 図18の回路を説明するための等価回路図である。FIG. 19 is an equivalent circuit diagram for explaining the circuit of FIG. 18. この発明の他の形態を示す接続図である。It is a connection diagram which shows the other form of this invention. この発明の他の形態を示す接続図である。It is a connection diagram which shows the other form of this invention. この発明を説明するための接続図である。It is a connection diagram for explaining the present invention. この発明の他の形態を示す接続図である。It is a connection diagram which shows the other form of this invention. 図24の回路を説明するための数式を示す図である。It is a figure which shows the numerical formula for demonstrating the circuit of FIG. この発明の他の形態を示す接続図である。It is a connection diagram which shows the other form of this invention. この発明を説明するための回路図である。It is a circuit diagram for demonstrating this invention. 図27の回路を説明するための数式を示す図である。It is a figure which shows the numerical formula for demonstrating the circuit of FIG.

符号の説明Explanation of symbols

10および20…インピーダンス変換回路、OP…オペアンプ、R1〜R4…抵抗器、T1およびT2…入力端子、T3およびT4…出力端子、Z…インピーダンス素子   DESCRIPTION OF SYMBOLS 10 and 20 ... Impedance conversion circuit, OP ... Operational amplifier, R1-R4 ... Resistor, T1 and T2 ... Input terminal, T3 and T4 ... Output terminal, Z ... Impedance element

Claims (6)

互いに逆相の入力信号電圧が供給される1対の入力端子の一方が、第1の抵抗器を通じてオペアンプの反転入力端に接続され、
この反転入力端と、上記オペアンプの出力端との間に、第2および第3の抵抗器が直列接続され、
上記出力端が出力端子に接続され、
上記1対の入力端子の他方が、第4の抵抗器を通じて上記第2および第3の抵抗器の接続中点に接続され、
この第2〜第4の抵抗器の接続中点に、所定のインピーダンス手段が接続され、
上記1対の入力端子と、上記出力端子との間に、上記インピーダンス手段の逆数の伝達関数を得る
ようにしたインピーダンス変換回路。
One of a pair of input terminals to which input signal voltages of opposite phases are supplied is connected to the inverting input terminal of the operational amplifier through the first resistor,
Second and third resistors are connected in series between the inverting input terminal and the output terminal of the operational amplifier.
The output terminal is connected to the output terminal,
The other of the pair of input terminals is connected to a connection midpoint of the second and third resistors through a fourth resistor,
A predetermined impedance means is connected to the connection midpoint of the second to fourth resistors,
An impedance conversion circuit configured to obtain a transfer function having a reciprocal of the impedance means between the pair of input terminals and the output terminal.
請求項1に記載のインピーダンス変換回路において、
上記第1〜第4の抵抗器をR1〜R4とするとき、その値を
R4=(R1−R2)R3/(R2+R3)
の関係に設定する
ようにしたインピーダンス変換回路。
The impedance conversion circuit according to claim 1,
When the first to fourth resistors are R1 to R4, the value is R4 = (R1-R2) R3 / (R2 + R3)
Impedance conversion circuit that is set to
第1および第2のオペアンプを有し、
互いに逆相の入力信号電圧が供給される1対の入力端子のうちの一方の入力端子が、第1の抵抗器を通じて上記第1のオペアンプの反転入力端に接続され、
この反転入力端と、上記第1のオペアンプの出力端との間に、第2および第3の抵抗器が直列接続され、
上記出力端が1対の出力端子のうちの一方の出力端子に接続され、
上記1対の入力端子のうちの他方の入力端子が、第4の抵抗器を通じて上記第2および第3の抵抗器の接続中点に接続され、
上記他方の入力端子が、第5の抵抗器を通じて上記第2のオペアンプの反転入力端に接続され、
この反転入力端と、上記第2のオペアンプの出力端との間に、第6および第7の抵抗器が直列接続され、
上記第2のオペアンプの出力端が1対の出力端子のうちの他方の出力端子に接続され、
上記一方の入力端子が、第8の抵抗器を通じて上記第6および第7の抵抗器の接続中点に接続され、
上記第2〜第4の抵抗器の接続中点と、上記第6〜第8の抵抗器の接続中点との間に、所定のインピーダンス手段が接続され、
上記1対の入力端子と、上記1対の出力端子との間に、上記インピーダンス手段の逆数の伝達関数を得る
ようにしたインピーダンス変換回路。
Having first and second operational amplifiers;
One input terminal of a pair of input terminals to which input signal voltages having opposite phases are supplied is connected to an inverting input terminal of the first operational amplifier through a first resistor,
Second and third resistors are connected in series between the inverting input terminal and the output terminal of the first operational amplifier.
The output terminal is connected to one output terminal of the pair of output terminals;
The other input terminal of the pair of input terminals is connected to a connection midpoint of the second and third resistors through a fourth resistor,
The other input terminal is connected to the inverting input terminal of the second operational amplifier through a fifth resistor;
Sixth and seventh resistors are connected in series between the inverting input terminal and the output terminal of the second operational amplifier.
The output terminal of the second operational amplifier is connected to the other output terminal of the pair of output terminals,
The one input terminal is connected to a connection midpoint of the sixth and seventh resistors through an eighth resistor;
A predetermined impedance means is connected between the connection midpoint of the second to fourth resistors and the connection midpoint of the sixth to eighth resistors,
An impedance conversion circuit configured to obtain a transfer function having a reciprocal number of the impedance means between the pair of input terminals and the pair of output terminals.
請求項3に記載のインピーダンス変換回路において、
上記第1〜第8の抵抗器をR1〜R8とするとき、その値を
R1=R5、R2=R6、R3=R7、R4=R8
R4=(R1−R2)R3/(R2+R3)
の関係に設定する
ようにしたインピーダンス変換回路。
The impedance conversion circuit according to claim 3,
When the first to eighth resistors are R1 to R8, their values are R1 = R5, R2 = R6, R3 = R7, R4 = R8.
R4 = (R1-R2) R3 / (R2 + R3)
Impedance conversion circuit that is set to
第1および第2のインピーダンス変換回路を有し、
これら第1および第2のインピーダンス変換回路のそれぞれは、
互いに逆相の入力信号電圧が供給される1対の入力端子のうちの一方の入力端子が、第1の抵抗器を通じて第1のオペアンプの反転入力端に接続され、
この反転入力端と、上記第1のオペアンプの出力端との間に、第2および第3の抵抗器が直列接続され、
上記出力端が1対の出力端子のうちの一方の出力端子に接続され、
上記1対の入力端子のうちの他方の入力端子が、第4の抵抗器を通じて上記第2および第3の抵抗器の接続中点に接続され、
上記他方の入力端子が、第5の抵抗器を通じて上記第2のオペアンプの反転入力端に接続され、
この反転入力端と、上記第2のオペアンプの出力端との間に、第6および第7の抵抗器が直列接続され、
第2のオペアンプの出力端が1対の出力端子のうちの他方の出力端子に接続され、
上記一方の入力端子が、第8の抵抗器を通じて上記第6および第7の抵抗器の接続中点に接続され、
上記第2〜第4の抵抗器の接続中点と、上記第6〜第8の抵抗器の接続中点との間に、所定のインピーダンス手段が接続されて
構成され、
上記第1および第2のインピーダンス変換回路が、上記入力端子および上記出力端子を通じて縦続接続され、
上記第2のインピーダンス変換回路の出力端と、上記第1のインピーダンス変換回路の第2および第1のオペアンプの反転入力端との間に、負帰還用の抵抗器が接続され、
上記第2のインピーダンス変換回路の出力端と、上記第1のインピーダンス変換回路の上記第2〜第4の抵抗器の接続中点および上記第6〜第8の抵抗器の接続中点との間に、別の負帰還用の抵抗器が接続され、
上記第1のインピーダンス変換回路における上記インピーダンス手段が抵抗器およびコンデンサの並列回路とされ、
上記第2のインピーダンス変換回路における上記インピーダンス手段が別のコンデンサとされ、
上記第1のインピーダンス変換回路および上記第2のインピーダンス変換回路の縦続回路に2次のハイパスフィルタ特性を得る
ようにしたハイパスフィルタ回路。
Having first and second impedance conversion circuits;
Each of these first and second impedance conversion circuits is:
One input terminal of a pair of input terminals to which input signal voltages having opposite phases are supplied is connected to the inverting input terminal of the first operational amplifier through the first resistor,
Second and third resistors are connected in series between the inverting input terminal and the output terminal of the first operational amplifier.
The output terminal is connected to one output terminal of the pair of output terminals;
The other input terminal of the pair of input terminals is connected to a connection midpoint of the second and third resistors through a fourth resistor,
The other input terminal is connected to the inverting input terminal of the second operational amplifier through a fifth resistor;
Sixth and seventh resistors are connected in series between the inverting input terminal and the output terminal of the second operational amplifier.
The output terminal of the second operational amplifier is connected to the other output terminal of the pair of output terminals,
The one input terminal is connected to a connection midpoint of the sixth and seventh resistors through an eighth resistor;
A predetermined impedance means is connected between the connection midpoint of the second to fourth resistors and the connection midpoint of the sixth to eighth resistors,
The first and second impedance conversion circuits are cascaded through the input terminal and the output terminal,
A negative feedback resistor is connected between the output terminal of the second impedance conversion circuit and the inverting input terminals of the second and first operational amplifiers of the first impedance conversion circuit,
Between the output terminal of the second impedance conversion circuit and the connection midpoint of the second to fourth resistors and the connection midpoint of the sixth to eighth resistors of the first impedance conversion circuit Is connected to another negative feedback resistor,
The impedance means in the first impedance conversion circuit is a parallel circuit of a resistor and a capacitor;
The impedance means in the second impedance conversion circuit is another capacitor,
A high-pass filter circuit in which a secondary high-pass filter characteristic is obtained in a cascade circuit of the first impedance conversion circuit and the second impedance conversion circuit.
ミキサ回路が平衡型に構成され、
このミキサ回路の1対の出力端のうちの一方の出力端が、第1の抵抗器を通じて第1のオペアンプの反転入力端に接続され、
この反転入力端と、上記第1のオペアンプの出力端との間に、第2および第3の抵抗器が直列接続され、
上記ミキサ回路の1対の出力端のうちの他方の出力端が、第4の抵抗器を通じて上記第2および第3の抵抗器の接続中点に接続され、
上記他方の出力端が、第5の抵抗器を通じて第2のオペアンプの反転入力端に接続され、
この反転入力端と、上記第2のオペアンプの出力端との間に、第6および第7の抵抗器が直列接続され、
上記一方の出力端が、第8の抵抗器を通じて上記第6および第7の抵抗器の接続中点に接続され、
上記第2〜第4の抵抗器の接続中点と、上記第6〜第8の抵抗器の接続中点との間に、抵抗器およびコンデンサが直列接続され、
上記第1および第2のオペアンプの出力端から平衡型の中間周波信号を取り出す
ようにした周波数変換回路。
The mixer circuit is configured as a balanced type,
One output terminal of the pair of output terminals of the mixer circuit is connected to the inverting input terminal of the first operational amplifier through the first resistor,
Second and third resistors are connected in series between the inverting input terminal and the output terminal of the first operational amplifier.
The other output end of the pair of output ends of the mixer circuit is connected to a connection midpoint of the second and third resistors through a fourth resistor,
The other output terminal is connected to the inverting input terminal of the second operational amplifier through a fifth resistor,
Sixth and seventh resistors are connected in series between the inverting input terminal and the output terminal of the second operational amplifier.
The one output terminal is connected to a connection midpoint of the sixth and seventh resistors through an eighth resistor,
A resistor and a capacitor are connected in series between the connection midpoint of the second to fourth resistors and the connection midpoint of the sixth to eighth resistors,
A frequency conversion circuit configured to extract a balanced intermediate frequency signal from the output terminals of the first and second operational amplifiers.
JP2005185963A 2005-06-27 2005-06-27 Impedance conversion circuit, and high pass filter circuit and frequency conversion circuit employing the same Pending JP2007006302A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005185963A JP2007006302A (en) 2005-06-27 2005-06-27 Impedance conversion circuit, and high pass filter circuit and frequency conversion circuit employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005185963A JP2007006302A (en) 2005-06-27 2005-06-27 Impedance conversion circuit, and high pass filter circuit and frequency conversion circuit employing the same

Publications (1)

Publication Number Publication Date
JP2007006302A true JP2007006302A (en) 2007-01-11

Family

ID=37691448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005185963A Pending JP2007006302A (en) 2005-06-27 2005-06-27 Impedance conversion circuit, and high pass filter circuit and frequency conversion circuit employing the same

Country Status (1)

Country Link
JP (1) JP2007006302A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7028631B2 (en) 2017-12-22 2022-03-02 ローム株式会社 Amplifier circuit, semiconductor device and motor driver device
CN117650767A (en) * 2024-01-29 2024-03-05 深圳市鼎阳科技股份有限公司 Impedance transformation circuit, oscilloscope front-end circuit and oscilloscope

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3493901A (en) * 1968-03-05 1970-02-03 Nasa Gyrator type circuit
JPS56144626A (en) * 1980-03-20 1981-11-11 Western Electric Co Gyrator for providing variable impedance characteristics
JPH01149504A (en) * 1987-12-04 1989-06-12 Nippon Telegr & Teleph Corp <Ntt> Voltage controlled oscillator
JPH09162698A (en) * 1995-12-11 1997-06-20 Nec Eng Ltd Impedance conversion circuit
JPH1155039A (en) * 1997-07-30 1999-02-26 Kokusai Electric Co Ltd Mixer circuit
JP2005073016A (en) * 2003-08-26 2005-03-17 General Res Of Electronics Inc Variable impedance converter
JP2006352416A (en) * 2005-06-15 2006-12-28 Sony Corp Impedance converting circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3493901A (en) * 1968-03-05 1970-02-03 Nasa Gyrator type circuit
JPS56144626A (en) * 1980-03-20 1981-11-11 Western Electric Co Gyrator for providing variable impedance characteristics
JPH01149504A (en) * 1987-12-04 1989-06-12 Nippon Telegr & Teleph Corp <Ntt> Voltage controlled oscillator
JPH09162698A (en) * 1995-12-11 1997-06-20 Nec Eng Ltd Impedance conversion circuit
JPH1155039A (en) * 1997-07-30 1999-02-26 Kokusai Electric Co Ltd Mixer circuit
JP2005073016A (en) * 2003-08-26 2005-03-17 General Res Of Electronics Inc Variable impedance converter
JP2006352416A (en) * 2005-06-15 2006-12-28 Sony Corp Impedance converting circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7028631B2 (en) 2017-12-22 2022-03-02 ローム株式会社 Amplifier circuit, semiconductor device and motor driver device
CN117650767A (en) * 2024-01-29 2024-03-05 深圳市鼎阳科技股份有限公司 Impedance transformation circuit, oscilloscope front-end circuit and oscilloscope
CN117650767B (en) * 2024-01-29 2024-03-29 深圳市鼎阳科技股份有限公司 Impedance conversion circuit, oscilloscope front-end circuit and oscilloscope

Similar Documents

Publication Publication Date Title
CN108370239B (en) Radio frequency receiver
CN102916677B (en) Infinite Impulse Response Filter and Filtering Method
Jaikla et al. High input impedance voltage-mode biquad filter using VD-DIBAs
EP2874313B1 (en) Analog active low-pass filters
EP0415080A2 (en) Device for converting unbalanced analog electric signals into fully-differential signals
Tajalli et al. Low-power and widely tunable linearized biquadratic low-pass transconductor-C filter
US3736517A (en) Active delay-equalizer network
US7375582B2 (en) Polyphase filter with integrators
US9124251B2 (en) Two stage source-follower based filter
US6313687B1 (en) Variable impedance circuit
Ghamari et al. A wide tuning range 4 th-order Gm-C elliptic filter for wideband multi-standards GNSS receivers
JP2007006302A (en) Impedance conversion circuit, and high pass filter circuit and frequency conversion circuit employing the same
Huang et al. A 100 MHz G m-C bandpass filter chip design for wireless application
EP1754308B1 (en) Q enhancement circuit and method
JP2962694B2 (en) Output circuit for D / A converter
Barth et al. An image frequency rejection filter for SAW-less GPS receivers
CN108540106B (en) Current mode radio frequency band-pass filter
Pantoli et al. RF active circuit simulating a floating inductance
CN107196625B (en) Integrators, Filters, and Integration Methods
CN206932206U (en) Integrator and wave filter
JP2001339275A (en) Filter circuit and detecting circuit using the same
Langhammer et al. Fully-differential universal frequency filter with dual-parameter control of the pole frequency and quality factor
CN109873620B (en) Third-order low-pass filter
Singh et al. Study of Analog Filters Employing Current-Mode Active Elements Suitable for Biomedical Applications
Pantoli et al. High efficiency active filter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080616

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090824

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110804