JP2007006302A - Impedance conversion circuit, and high pass filter circuit and frequency conversion circuit employing the same - Google Patents
Impedance conversion circuit, and high pass filter circuit and frequency conversion circuit employing the same Download PDFInfo
- Publication number
- JP2007006302A JP2007006302A JP2005185963A JP2005185963A JP2007006302A JP 2007006302 A JP2007006302 A JP 2007006302A JP 2005185963 A JP2005185963 A JP 2005185963A JP 2005185963 A JP2005185963 A JP 2005185963A JP 2007006302 A JP2007006302 A JP 2007006302A
- Authority
- JP
- Japan
- Prior art keywords
- resistors
- circuit
- conversion circuit
- resistor
- impedance conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 99
- 239000003990 capacitor Substances 0.000 claims description 27
- 238000010586 diagram Methods 0.000 description 16
- 230000014509 gene expression Effects 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000004069 differentiation Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
Images
Landscapes
- Networks Using Active Elements (AREA)
Abstract
Description
この発明は、インピーダンス変換回路と、これを用いたハイパスフィルタ回路および周波数変換回路とに関する。 The present invention relates to an impedance conversion circuit, and a high-pass filter circuit and a frequency conversion circuit using the same.
IC化が困難な素子としてインダクタンス素子がある。このため、インピーダンス変換回路によりインダクタンス素子を等価的に実現する方法が考えられている。図27は、そのインピーダンス変換回路の一例を示す。 An inductance element is an element that is difficult to be integrated into an IC. For this reason, a method of equivalently realizing an inductance element by an impedance conversion circuit has been considered. FIG. 27 shows an example of the impedance conversion circuit.
この回路においては、入力端子T1が抵抗器R1を通じてオペアンプ(演算増幅器)OPの反転入力端に接続されるとともに、その反転入力端と出力端との間に、抵抗器R2、R3が直列接続され、抵抗器R2、R3の接続中点と接地との間に、インピーダンス素子Zが接続される。また、オペアンプOPの非反転入力端が接地され、その出力端が出力端子T3に接続される。 In this circuit, an input terminal T1 is connected to an inverting input terminal of an operational amplifier (operational amplifier) OP through a resistor R1, and resistors R2 and R3 are connected in series between the inverting input terminal and the output terminal. The impedance element Z is connected between the connection middle point of the resistors R2 and R3 and the ground. The non-inverting input terminal of the operational amplifier OP is grounded, and the output terminal is connected to the output terminal T3.
したがって、
Vin :端子T1に入力される信号電圧
Vout:端子T3から出力される信号電圧
Vi :オペアンプOPの反転入力端の信号電圧
Vo :抵抗器R2、R3およびインピーダンス素子Zの接続点の信号電圧
とすれば、端子T1から抵抗器R1に流れる信号電流と、抵抗器R2を流れる信号電流とは等しいので、図28の(1)式が得られる。
Therefore,
Vin: signal voltage input to the terminal T1 Vout: signal voltage output from the terminal T3 Vi: signal voltage at the inverting input terminal of the operational amplifier OP Vo: signal voltage at the connection point of the resistors R2, R3 and the impedance element Z For example, since the signal current flowing from the terminal T1 to the resistor R1 is equal to the signal current flowing through the resistor R2, equation (1) in FIG. 28 is obtained.
そして、
Av:オペアンプOPの電圧利得
とすれば、
Vi×Av=Vout
となるので、利得Avが十分に大きいとすれば、
Vi=Vout/Av
=0
とみなすことができる。したがって、(1)式から図28の(2)式を得ることができる。
And
Av: Assuming the voltage gain of the operational amplifier OP,
Vi x Av = Vout
Therefore, if the gain Av is sufficiently large,
Vi = Vout / Av
= 0
Can be considered. Therefore, equation (2) in FIG. 28 can be obtained from equation (1).
また、電圧Voは、出力電圧Voutと電圧Vi(=0)との差電圧を抵抗器R3、R2およびインピーダンス素子Zにより分圧した電圧でもあるから、図28の(3)式が成立する。ただし、‖は、並列接続の値を示す。 Since the voltage Vo is also a voltage obtained by dividing the difference voltage between the output voltage Vout and the voltage Vi (= 0) by the resistors R3 and R2 and the impedance element Z, the expression (3) in FIG. However, ‖ indicates a parallel connection value.
したがって、入力端子T1と出力端子T3との間の伝達関数Vout/Vinを求めると、(2)、(3)式から図28に示す(4)式が得られる。つまり、図27の回路の入力端子T1と出力端子T3との間には、(4)式で示す伝達特性が得られる。 Therefore, when the transfer function Vout / Vin between the input terminal T1 and the output terminal T3 is obtained, the expression (4) shown in FIG. 28 is obtained from the expressions (2) and (3). That is, the transfer characteristic represented by the equation (4) is obtained between the input terminal T1 and the output terminal T3 of the circuit of FIG.
そして、インピーダンス素子ZとしてコンデンサCを接続した場合には、
Z=1/(sC)
s=jω
であるから、(4)式は図28の(5)式となる。したがって、図27の回路は、インピーダンス素子ZとしてコンデンサCを接続した場合、インダクタンス値Leが
Le=R2・R3・C
のインダクタンス回路として作用することになる。
And when the capacitor C is connected as the impedance element Z,
Z = 1 / (sC)
s = jω
Therefore, Equation (4) becomes Equation (5) in FIG. Therefore, in the circuit of FIG. 27, when the capacitor C is connected as the impedance element Z, the inductance value Le is Le = R2 / R3 / C.
It acts as an inductance circuit.
また、インピーダンス素子Zとして、可変抵抗器Rを接続すれば、(4)式は(6)式となるので、図27の回路は、可変抵抗器Rにより利得の変化する可変利得回路として作用することになる。 If the variable resistor R is connected as the impedance element Z, the equation (4) becomes the equation (6). Therefore, the circuit of FIG. 27 acts as a variable gain circuit in which the gain is changed by the variable resistor R. It will be.
なお、先行技術文献として例えば以下のものがある。
ところで、図27の回路によりインダクタンス回路を構成した場合、その伝達関数は上述のように(5)式で示される。このため、そのインダクタンス回路には、抵抗(R2+R3)が直列接続されていることになり、純粋なインダクタンスを得ることができない。この結果、図27の回路によりインダクタンス回路を構成するとともに、そのインダクタンスを使用してフィルタを構成した場合、Q値が低くなってしまう。 By the way, when the inductance circuit is configured by the circuit of FIG. 27, the transfer function is expressed by the equation (5) as described above. For this reason, the resistor (R2 + R3) is connected in series to the inductance circuit, and a pure inductance cannot be obtained. As a result, when the inductance circuit is configured by the circuit of FIG. 27 and the filter is configured by using the inductance, the Q value is lowered.
また、図27の回路により可変利得回路を構成した場合、その利得が(6)式で示されるので、最小の利得とした場合でも、利得は(R2+R3)/R1倍となり、例えば音量であれば、十分に絞ることができない。 Further, when the variable gain circuit is configured by the circuit of FIG. 27, the gain is expressed by the equation (6). Therefore, even when the gain is set to the minimum, the gain is (R2 + R3) / R1 times. Can't squeeze enough.
この発明は、以上のような点にかんがみ、特性の優れたインピーダンス変換回路を提供しようとするものである。 In view of the above points, the present invention is intended to provide an impedance conversion circuit having excellent characteristics.
この発明においては、
互いに逆相の入力信号電圧が供給される1対の入力端子の一方が、第1の抵抗器を通じてオペアンプの反転入力端に接続され、
この反転入力端と、上記オペアンプの出力端との間に、第2および第3の抵抗器が直列接続され、
上記出力端が出力端子に接続され、
上記1対の入力端子の他方が、第4の抵抗器を通じて上記第2および第3の抵抗器の接続中点に接続され、
この第2〜第4の抵抗器の接続中点に、所定のインピーダンス手段が接続され、
上記1対の入力端子と、上記出力端子との間に、上記インピーダンス手段の逆数の伝達関数を得る
ようにしたインピーダンス変換回路
とするものである。
In this invention,
One of a pair of input terminals to which input signal voltages of opposite phases are supplied is connected to the inverting input terminal of the operational amplifier through the first resistor,
Second and third resistors are connected in series between the inverting input terminal and the output terminal of the operational amplifier.
The output terminal is connected to the output terminal,
The other of the pair of input terminals is connected to a connection midpoint of the second and third resistors through a fourth resistor,
A predetermined impedance means is connected to the connection midpoint of the second to fourth resistors,
The impedance conversion circuit is configured to obtain a reciprocal transfer function of the impedance means between the pair of input terminals and the output terminal.
この発明によれば、インピーダンス変換を行ったとき、その変換結果に不要な抵抗成分の残留することがない。しかも、これまでのインピーダンス変換回路に比べ、少ない素子数でインピーダンス変換を行うことができ、低電力化に有利である。 According to the present invention, when impedance conversion is performed, no unnecessary resistance component remains in the conversion result. In addition, impedance conversion can be performed with a smaller number of elements than conventional impedance conversion circuits, which is advantageous in reducing power consumption.
また、すべての動作点を電源電圧の中心に設定することができるので、広い入出力ダイナミックレンジを得ることができるとともに、歪みに強い回路とすることができる。さらに、差動入力・差動出力の構成とすることができ、輻射などのノイズに強いアナログ信号処理が可能となる。また、これによりアナログ処理とデジタル処理が混在している回路にも使用することができる。 In addition, since all operating points can be set at the center of the power supply voltage, a wide input / output dynamic range can be obtained and a circuit resistant to distortion can be obtained. Furthermore, a differential input / differential output configuration can be adopted, and analog signal processing that is resistant to noise such as radiation can be performed. Moreover, it can be used for a circuit in which analog processing and digital processing are mixed.
さらに、少ない素子数で2次のハイパスフィルタを構成することができ、性能向上および低消費電力化に有利である。また、ダイレクトコンバージョン方式やローIFコンバージョン方式などのスーパーヘテロダイン受信回路において、ミキサ回路とその後段とを非常に簡単に接続することができる。また、これによりICの外付けコンデンサを減らすことができ、回路モジュールなどの小型化、低コスト化に有利である。 Furthermore, a secondary high-pass filter can be configured with a small number of elements, which is advantageous for improving performance and reducing power consumption. In addition, in a superheterodyne receiving circuit such as a direct conversion system or a low IF conversion system, the mixer circuit and the subsequent stage can be connected very easily. This also reduces the external capacitors of the IC, which is advantageous for reducing the size and cost of circuit modules.
〔1〕 不平衡型のインピーダンス変換回路
図1において、回路10は、この発明による不平衡型のインピーダンス変換回路の一例を示す。すなわち、第1の入力端子T1が抵抗器R1を通じてオペアンプ(演算増幅器)OPの反転入力端に接続されるとともに、その反転入力端と出力端との間に、抵抗器R2、R3が直列接続され、抵抗器R2、R3の接続中点と接地との間に、インピーダンス素子Zが接続される。
[1] Unbalanced Impedance Conversion Circuit In FIG. 1, a
また、第2の入力端子T2が抵抗器R4を通じて、抵抗器R2、R3およびインピーダンス素子Zの接続中点に接続される。そして、入力端子T1、T2には、互いに逆相の入力信号電圧+Vin、−Vinが供給される。さらに、オペアンプOPの非反転入力端が接地され、その出力端が出力端子T3に接続され、出力信号電圧Voutが取り出される。 Further, the second input terminal T2 is connected to the connection midpoint of the resistors R2, R3 and the impedance element Z through the resistor R4. Input signal voltages + Vin and −Vin having opposite phases are supplied to the input terminals T1 and T2. Further, the non-inverting input terminal of the operational amplifier OP is grounded, the output terminal thereof is connected to the output terminal T3, and the output signal voltage Vout is taken out.
なお、オペアンプOPは、その電圧利得が十分に大きいものとされる。また、このインピーダンス変換回路10は全体がIC化される。さらに、インピーダンス素子Zは、後述するように、単独の素子であってもよく、複数の素子の組み合わせあるいは回路であってもよい。また、入力信号電圧±Vinは、もとの不平衡の入力信号電圧+Vinを差動アンプに供給して得てもよく、あるいは反転アンプを使用して得てもよい。
Note that the operational amplifier OP has a sufficiently large voltage gain. Further, the entire
このような構成において、
Vo:抵抗器R2〜R4およびインピーダンス素子Zの接続点の信号電圧
とすれば、端子T1から抵抗器R1に流れる信号電流と、抵抗器R2を流れる信号電流とは等しいので、図27の場合の(2)式と同様、図2の(11)式が得られる。
In such a configuration,
Vo: If the signal voltage at the connection point of the resistors R2 to R4 and the impedance element Z is used, the signal current flowing from the terminal T1 to the resistor R1 is equal to the signal current flowing through the resistor R2, so that in the case of FIG. Similar to equation (2), equation (11) in FIG. 2 is obtained.
また、抵抗器R2〜R4およびインピーダンス素子Zの接続点に流れ込む電流の総和と、その接続点から流れ出る電流の総和とは等しいので、図2の(12)式が得られる。そして、(12)式を電圧Voについてまとめると、図2の(13)式が得られ、この(13)式に(11)式を代入すると、図2の(14)式が得られる。そして、この(14)式を電圧Vinについてまとめると、図2の(15)式が得られる。 Further, since the sum of the currents flowing into the connection points of the resistors R2 to R4 and the impedance element Z is equal to the sum of the currents flowing out from the connection points, the equation (12) in FIG. 2 is obtained. When the expression (12) is summarized for the voltage Vo, the expression (13) in FIG. 2 is obtained, and the expression (14) in FIG. 2 is obtained by substituting the expression (11) into the expression (13). Then, when this equation (14) is summarized for the voltage Vin, the equation (15) in FIG. 2 is obtained.
そこで、入力端子T1、T2と出力端子T3との間の伝達関数Vout/Vinを求めると、その伝達関数は、(15)式を変形して図2の(16)式となる。そして、変数rを図2の(17)式のように定めると、(16)式は図2の(18)式のとおりとなる。さらに、r=0であるとすれば、(18)式は図2の(19)式となる。 Therefore, when the transfer function Vout / Vin between the input terminals T1, T2 and the output terminal T3 is obtained, the transfer function is modified from the equation (15) to become the equation (16) in FIG. Then, when the variable r is determined as shown in equation (17) in FIG. 2, equation (16) becomes as shown in equation (18) in FIG. Further, if r = 0, equation (18) becomes equation (19) in FIG.
つまり、図1の回路10は、r=0のとき、伝達関数Vout/Vinが(19)式で示されるインピーダンス変換回路として動作する。そして、このとき、(19)式によれば、伝達関数Vout/Vinには、直列の抵抗分も並列の抵抗分も含まれず、純粋のインピーダンス(あるいはアドミタンス)を示すことになる。また、伝達関数Vout/Vinが(19)式で示されるので、インピーダンス素子Zを可変とすれば、伝達関数Vout/Vinを可変とすることができる。
That is, the
ここで、r=0になる条件を求めると、(17)式から図2の(20)式が得られる。したがって、インピーダンス変換回路として必要な特性が得られるように抵抗器R1〜R3の値を設定し、その値にしたがって(20)式により抵抗器R4の値を設定すれば、(19)式により示される伝達関数Vout/Vinのインピーダンス変換回路を得ることができるとともに、必要な特性を得ることができる。 Here, when the condition for r = 0 is obtained, the equation (20) in FIG. 2 is obtained from the equation (17). Therefore, if the values of the resistors R1 to R3 are set so as to obtain the necessary characteristics as the impedance conversion circuit, and the value of the resistor R4 is set by the equation (20) according to the value, the equation (19) shows As a result, an impedance conversion circuit having a transfer function Vout / Vin can be obtained and necessary characteristics can be obtained.
図3は、インピーダンス変換回路10を等価的に示す。ここで、(2)式と同様にして図4の(21)式が得られるので、これを変形して図4の(22)式が得られる。そして、この(22)式と、(19)式とを比較して(23)式が得られる。
FIG. 3 shows the
〔2〕 インダクタンス回路および微分回路
図5は、上述のインピーダンス変換回路10によりインダクタンス回路を構成した場合の一例を示し、インピーダンス素子ZとしてコンデンサCが接続される。したがって、この場合には、
Z=1/(sC)
s=jω
であるから、(19)式は図6の(31)式となる。
[2] Inductance Circuit and Differentiation Circuit FIG. 5 shows an example in which an inductance circuit is configured by the
Z = 1 / (sC)
s = jω
Therefore, Equation (19) becomes Equation (31) in FIG.
したがって、この場合のインピーダンス変換回路10は、インダクタンス値Leが、
Le=R2・R3・C
のインダクタンス回路として作用することになる。そして、その場合、インダクタンスLeは、コンデンサCの容量に値R2・R3が乗算されているので、コンデンサCの容量が小さくても、等価的に大きなインダクタンスLeを得ることができる。また、コンデンサCを例えば可変容量ダイオードにより構成すれば、インダクタンスLeを可変とすることができる。
Therefore, the
Le = R2, R3, C
It acts as an inductance circuit. In this case, since the inductance Le is multiplied by the
さらに、このインピーダンス変換回路10は単独であっても、インダクタンスLeとして作用するので、微分特性を得ることができ、この結果、単独でも微分回路として機能させることができる。
Furthermore, even if this
〔3〕 キャパシタンス回路および積分回路
図7は、インピーダンス変換回路10によりキャパシタンス回路を構成した場合の一例を示し、インピーダンス素子ZとしてコイルLが接続される。したがって、この場合には、
Z=sL
であるから、(19)式は図8の(32)式となる。
[3] Capacitance Circuit and Integration Circuit FIG. 7 shows an example in which a capacitance circuit is configured by the
Z = sL
Therefore, Equation (19) becomes Equation (32) in FIG.
したがって、この場合のインピーダンス変換回路10は、容量Ceが、
Ce=L/(R2・R3)
キャパシタンス回路として作用することになる。
Therefore, the
Ce = L / (R2 / R3)
It will act as a capacitance circuit.
さらに、このインピーダンス変換回路10は単独であっても容量Ceとして作用するので、積分特性を得ることができ、この結果、単独でも積分回路として機能させることができる。
Furthermore, even if this
〔4〕 可変利得回路
図9は、インピーダンス変換回路10により可変利得回路を構成した場合の一例を示し、インピーダンス素子Zとして可変抵抗器Rが接続される。したがって、この場合には、
Z=R
であるから、(19)式は図10の(33)式となる。したがって、この場合のインピーダンス変換回路10は、可変抵抗器Rの値によって利得の変化する可変利得回路として作用することになる。
[4] Variable Gain Circuit FIG. 9 shows an example in which a variable gain circuit is configured by the
Z = R
Therefore, equation (19) becomes equation (33) in FIG. Therefore, the
〔5〕 ハイパスフィルタ
図11は、インピーダンス変換回路10によりハイパスフィルタを構成した場合の一例を示す。この例においては、インピーダンス素子Zとして、コンデンサCと抵抗器Rとの直列回路が接続される。したがって、この場合には、
Z=1/(sC)+R
であるから、(19)式は図12の(34)式となる。
[5] High-Pass Filter FIG. 11 shows an example when a high-pass filter is configured by the
Z = 1 / (sC) + R
Therefore, equation (19) becomes equation (34) in FIG.
したがって、この場合のインピーダンス変換回路10はハイパスフィルタとして作用することになる。このとき、カットオフ周波数は、コンデンサCと抵抗器Rとの積CRで決まる。
Therefore, the
〔6〕 ローパスフィルタ
図13は、インピーダンス変換回路10によりローパスフィルタを構成した場合の一例を示す。この例においては、インピーダンス素子Zとして、コイルLと抵抗器Rとの直列回路が接続される。したがって、この場合には、
Z=sL+R
であるから、(19)式は図14の(35)式となる。
[6] Low-Pass Filter FIG. 13 shows an example when a low-pass filter is configured by the
Z = sL + R
Therefore, Equation (19) becomes Equation (35) in FIG.
したがって、この場合のインピーダンス変換回路10はローパスフィルタとして作用することになる。また、カットオフ周波数は、やはりコンデンサCと抵抗器Rとの積CRで決まる。
Therefore, the
〔7〕 バンドパスフィルタ
図15は、インピーダンス変換回路10によりバンドパスフィルタを構成した場合の一例を示す。この例においては、インピーダンス素子Zとして、コンデンサCと、コイルLと、抵抗器Rとの直列共振回路11が接続される。したがって、この場合には、
Z=1/(sC)+sL+R
であるから、(19)式は図16の(36)式となる。
[7] Band Pass Filter FIG. 15 shows an example in which a band pass filter is configured by the
Z = 1 / (sC) + sL + R
Therefore, equation (19) becomes equation (36) in FIG.
そこで、値Le、Ce、Reを、図16の(37)式のように定義すると、(36)式は図16の(38)式となる。そして、この(38)式は、図17にも示すように、インダクタンスLeと、容量Ceと、抵抗Reとの並列回路に、係数1/R1が乗算されたものと等価である。
Therefore, if the values Le, Ce, and Re are defined as shown in equation (37) in FIG. 16, equation (36) becomes equation (38) in FIG. This equation (38) is equivalent to a product obtained by multiplying a parallel circuit of an inductance Le, a capacitance Ce, and a resistance Re by a
したがって、この場合のインピーダンス変換回路10は、中心周波数が、等価インダクタンスLeおよび等価容量Ceの共振周波数に等しいバンドパスフィルタとして作用することになる。そして、このとき、(37)式によれば、
Le・Ce=L・C
なので、このバンドパスフィルタ(インピーダンス変換回路10)の中心周波数は、コイルLおよびコンデンサCの共振周波数でもある。
Therefore, the
Le · Ce = L · C
Therefore, the center frequency of the bandpass filter (impedance conversion circuit 10) is also the resonance frequency of the coil L and the capacitor C.
したがって、インピーダンス変換回路10は、中心周波数が、コイルLおよびコンデンサCの共振周波数に等しいバンドパスフィルタとして作用することになる。また、このとき、インダクタンスLeおよび容量Ceの共振回路は、抵抗ReによりQダンプされているので、抵抗器Rの値を選定することによりバンドパスフィルタの通過帯域特性のQ値を変更することができる。
Therefore, the
〔8〕 トラップ回路(バンドエリミネートフィルタ)
図18は、インピーダンス変換回路10によりトラップ回路を構成した場合の一例を示す。この例においては、インピーダンス素子Zとして、コンデンサCおよびコイルLの並列共振回路12と、抵抗器Rとの直列回路が接続される。したがって、この場合には、
Z=((1/(sC))‖sL)+R
であるから、(19)式は図19の(39)式となる。
[8] Trap circuit (band elimination filter)
FIG. 18 shows an example when a trap circuit is configured by the
Z = ((1 / (sC)) ‖sL) + R
Therefore, Equation (19) becomes Equation (39) in FIG.
そこで、(37)式の等価インダクタンスLe、等価容量Ce、等価抵抗Reを(39)式に適用すると、(39)式は図19の(40)式となる。そして、この(40)式は、図20にも示すように、インダクタンスLeおよび容量Ceの直列共振回路と、抵抗Reとの並列回路に、係数1/R1が乗算されたものと等価である。
Therefore, when the equivalent inductance Le, equivalent capacitance Ce, and equivalent resistance Re in equation (37) are applied to equation (39), equation (39) becomes equation (40) in FIG. This equation (40) is equivalent to a product obtained by multiplying a parallel circuit of a series resonant circuit of an inductance Le and a capacitor Ce and a resistor Re by a
したがって、この場合のインピーダンス変換回路10は、容量CeおよびインダクタンスLeの共振周波数をヌル周波数とするトラップ回路として作用することになる。なお、そのヌル周波数も、コイルLおよびコンデンサCの共振周波数に等しい。また、このトラップ回路も抵抗ReによりQダンプされるので、抵抗器Rの値を選定することにより通過阻止特性のQ値を変更することができる。
Therefore, the
〔9〕 広帯域のトラップ回路
図21は、インピーダンス変換回路10により広帯域のトラップ回路を構成した場合の一例を示す。この例においては、インピーダンス素子Zとして、コンデンサC1〜CnおよびコイルL1〜Lnの並列共振回路121〜12nと、抵抗器Rとの直列回路が接続される。
[9] Broadband Trap Circuit FIG. 21 shows an example when a wideband trap circuit is configured by the
したがって、この場合には、並列共振回路121〜12nのそれぞれが図18の並列共振回路12と同様に作用するので、並列共振回路121〜12nの並列共振周波数を違えておくことにより、広帯域のトラップ回路を実現できる。
Therefore, in this case, since each of the parallel resonance circuits 121 to 12n operates in the same manner as the
〔10〕 平衡型のインピーダンス変換回路
図22において、回路20は、インピーダンス変換回路を平衡型に構成した場合の一例である。すなわち、端子T1〜T3に対して第1のオペアンプOPおよび抵抗器R1〜R4の1組が図1のインピーダンス変換回路10と同様に接続されるとともに、端子T2、T1、T4に対して第2のオペアンプOPおよび抵抗器R1〜R4の1組が同様に接続される。また、第1の抵抗器R2、R3の接続中点と、第2の抵抗器R2、R3の接続中点との間に、インピーダンス素子Z20が接続される。なお、
Z20=2・Z
である。
[10] Balanced Impedance Conversion Circuit In FIG. 22, a
Z20 = 2 · Z
It is.
そして、端子T1、T2には、互いに逆相の入力信号電圧、すなわち、平衡な入力信号電圧+Vin、−Vinが供給され、端子T3、T4に信号電圧+Vout、−Voutが取り出される。なお、オペアンプOP、OPの非反転入力端は接地される。また、オペアンプOP、OPの電圧利得は十分に大きいものとされる。さらに、この回路20は、全体がIC化される。
Then, input signal voltages having opposite phases, that is, balanced input signal voltages + Vin and −Vin are supplied to the terminals T1 and T2, and the signal voltages + Vout and −Vout are taken out to the terminals T3 and T4. Note that the non-inverting input terminals of the operational amplifiers OP and OP are grounded. The voltage gain of the operational amplifiers OP and OP is sufficiently large. Further, the
このような構成において、図23に示すように、図22の回路20のインピーダンス素子Z20を、2つのインピーダンス素子Z1、Z2の直列回路に置き換えるとともに、その接続中点を接地した状態を考える。ただし、
Z1=Z2=Z(=Z20/2)
とする。
In such a configuration, as shown in FIG. 23, the impedance element Z20 of the
Z1 = Z2 = Z (= Z20 / 2)
And
すると、この図23の回路の上半分は図1のインピーダンス変換回路10と等しい構成であり、下半分も等しい構成である。したがって、入力端子T1、T2と、出力端子T3、T4との間の伝達関数Vout/Vinは、図1のそれに等しくなり、(18)式で示される。つまり、この図23の回路20もインピーダンス変換回路として作用する。
Then, the upper half of the circuit of FIG. 23 has the same configuration as the
そして、このとき、インピーダンス素子Z1を流れる信号電流i1と、インピーダンス素子Z2を流れる信号電流i2とは、大きさが等しくて方向が逆なので、結果として、インピーダンス素子Z1、Z2と、接地との間に信号電流は流れない。したがって、インピーダンス素子Z1、Z2の直列回路と、図22に示すインピーダンス素子Z20とは等価である。 At this time, the signal current i1 flowing through the impedance element Z1 and the signal current i2 flowing through the impedance element Z2 are equal in magnitude and opposite in direction, and as a result, between the impedance elements Z1, Z2 and the ground. Signal current does not flow through. Therefore, the series circuit of the impedance elements Z1 and Z2 and the impedance element Z20 shown in FIG. 22 are equivalent.
したがって、抵抗器R1〜R4を(20)式に示すように設定すれば、r=0となり、図22の回路20は平衡型のインピーダンス変換回路として動作するとともに、その伝達関数Vout/Vinは、(19)式で示される。そして、このとき、インピーダンス変換回路20は、平衡型に構成されているとともに、平衡な動作なので、信号電流が接地に流れることがなく、耐ノイズ性に強くなるとともに、IC化にも有利である。
Therefore, if the resistors R1 to R4 are set as shown in equation (20), r = 0, and the
〔11〕 ハイパスフィルタ
図24は、インピーダンス変換回路20により2次の平衡型ハイパスフィルタを構成した場合の一例を示す。すなわち、インピーダンス変換回路20A、20Bのそれぞれがインピーダンス変換回路20と同様に構成されるとともに、入力端子T1、T2と出力端子T3、T4との間に縦続接続される。なお、インピーダンス変換回路20A、20Bのうち、図22のインピーダンス変換回路20の素子と対応する素子には、同一符号にサフィックスA、Bを付ける。
[11] High-Pass Filter FIG. 24 shows an example when a second-order balanced high-pass filter is configured by the
このとき、前段のインピーダンス変換回路20Aのインピーダンス素子Z20は、抵抗器RAとコンデンサCAとの並列回路とされ、後段のインピーダンス変換回路20Bのインピーダンス素子Z20はコンデンサCBとされる。なお、
RA=2・R、CA=C1/2、CB=C2/2
である。
At this time, the impedance element Z20 of the preceding impedance conversion circuit 20A is a parallel circuit of the resistor RA and the capacitor CA, and the impedance element Z20 of the subsequent
RA = 2 · R, CA = C1 / 2, CB = C2 / 2
It is.
また、後段のインピーダンス変換回路20BのオペアンプOPB、OPBの出力端が、負帰還用の抵抗器R5、R5を通じて前段のインピーダンス変換回路20AのオペアンプOP、OPの反転入力端に接続されるとともに、別の負帰還用の抵抗器R6、R6を通じて、前段のインピーダンス変換回路20Aの抵抗器R2A、R3A、R4Aの接続点、および抵抗器R2A、R3A、R4Aの接続点に接続される。
The output terminals of the operational amplifiers OPB and OPB of the subsequent
このような構成によれば、インピーダンス回路20A、20Bの伝達関数Vout/Vinはやはり(18)式と同様に示される。そこで、抵抗器R5、R6、R4Aの値を図25の(41)式に示すように設定しておけば、r=0となって図25の(42)式が成立する。つまり、2次のバイクォード型ハイパスフィルタが構成されたことになる。
According to such a configuration, the transfer functions Vout / Vin of the
そして、一般に、2次のハイパスフィルタを構成する場合には、入力信号から、バンドパスフィルタの出力成分と、ローパスフィルタの出力成分とを減算する必要があるので、そのバンドパスフィルタ用と、ローパスフィルタ用と、減算用とで、3組6個のオペアンプを必要とするが、図24に示すハイパスフィルタにおいては、後段のインピーダンス変換回路20Bが微分回路として作用するので、図24にも示すように、オペアンプは2組4個でよく、したがって、素子数を減らすことができる。
In general, when configuring a secondary high-pass filter, it is necessary to subtract the output component of the band-pass filter and the output component of the low-pass filter from the input signal. For the filter and for subtraction, three sets of six operational amplifiers are required. However, in the high-pass filter shown in FIG. 24, the
〔12〕 周波数変換用のハイパスフィルタ
スーパーヘテロダイン方式の受信機として、局部発振周波数を受信周波数に近づけることにより中間周波数を受信周波数に比べてかなり低くした、いわゆるローIFコンバージョン方式のものがある。また、局部発振周波数を受信周波数に等しくすることにより中間周波数をゼロとした、いわゆるダイレクトコンバージョン方式のものもある。
[12] High-pass filter for frequency conversion As a superheterodyne receiver, there is a so-called low-IF conversion method in which the intermediate frequency is made considerably lower than the reception frequency by bringing the local oscillation frequency close to the reception frequency. In addition, there is a so-called direct conversion system in which the intermediate frequency is made zero by setting the local oscillation frequency equal to the reception frequency.
ところが、これらの方式の場合、ミキサ回路に直流オフセットを生じ、ミキサ出力に直流分や直流に近い周波数成分の含まれることがある。このため、この種の受信機用ICにおいては、ミキサ回路に負帰還を掛けることにより直流成分が生じないようにしている。しかし、負帰還により直流成分を生じないようにすると、そのための負帰還回路が複雑になるので、素子数が増加して消費電力が増加し、電池を電源とする受信機では、電池の寿命が短くなってしまう。 However, in these systems, a DC offset is generated in the mixer circuit, and the mixer output may include a DC component or a frequency component close to DC. For this reason, in this type of receiver IC, a negative feedback is applied to the mixer circuit so that no DC component is generated. However, if a direct current component is not generated by negative feedback, the negative feedback circuit for that purpose becomes complicated, so that the number of elements increases and power consumption increases. It will be shorter.
図26は、そのような場合に好適なハイパスフィルタの一例を示す。すなわち、この例においては、ミキサ回路32が平衡型に構成され、アンテナ同調回路31から平衡な受信信号±SRXが取り出されてミキサ回路32に供給されるとともに、局部発振回路33から平衡な局部発振信号±SLOが取り出されてミキサ回路32に供給される。こうして、ミキサ回路32において、受信信号±SRXは局部発振信号±SLOにより平衡な中間周波信号±SIFに周波数変換され、この中間周波信号±SIFがミキサ回路32から出力される。
FIG. 26 shows an example of a high-pass filter suitable for such a case. In other words, in this example, the
この場合、上述のように、局部発振周波数を受信周波数に近づけることによりローIFコンバージョン方式とされ、あるいは局部発振周波数を受信周波数に等しくすることによりダイレクトコンバージョン方式とされる。また、ミキサ回路32の出力信号には、中間周波信号±SIF以外に、不要な信号成分、例えば上記の直流オフセットによる直流成分なども含まれる。
In this case, as described above, the low IF conversion method is adopted by bringing the local oscillation frequency close to the reception frequency, or the direct conversion method is adopted by making the local oscillation frequency equal to the reception frequency. In addition to the intermediate frequency signal ± SIF, the output signal of the
そこで、このミキサ回路32の出力信号が、平衡型のインピーダンス変換回路20に供給される。この場合、このインピーダンス変換回路20のインピーダンス素子Zは、抵抗器R20とコンデンサC20との直列回路とされる。なお、
R20=2・R、C20=C/2
とされる。また、図示はしないが、インピーダンス回路20の出力信号は中間周波回路に供給される。
Therefore, the output signal of the
R20 = 2 · R, C20 = C / 2
It is said. Although not shown, the output signal of the
このような構成によれば、インピーダンス変換回路20は、そのインピーダンス素子Zが抵抗器R20およびコンデンサC20の直列回路とされているので、インピーダンス変換回路20は、図11のインピーダンス変換回路10と同様、ハイパスフィルタとして作用する。
According to such a configuration, since the
したがって、ミキサ回路32に直流オフセットがあっても、インピーダンス変換回路20からは直流成分を含まない中間周波信号±SIF(および他の不要な周波数成分)が取り出される。そして、その場合、このミキサ回路32およびインピーダンス変換回路20によれば、負帰還回路を設ける必要もないので、消費電力が増加することもなく、電池を電源とする受信機では、電池の寿命が長くすることができる。
Therefore, even if the
〔13〕 まとめ
上述のインピーダンス変換回路によれば、(19)式にも示すように、インピーダンス変換を行ったとき、その変換結果に不要な抵抗成分の残留することがない。しかも、これまでのインピーダンス変換回路に比べ、少ない素子数でインピーダンス変換を行うことができ、低電力化に有利である。また、少ない素子数でインピーダンス変換回路を構成できるので、使用周波数帯域が広がり、高周波までのアクティブ・フィルタが構成できる。
[13] Summary According to the impedance conversion circuit described above, as shown in the equation (19), when impedance conversion is performed, unnecessary resistance components do not remain in the conversion result. In addition, impedance conversion can be performed with a smaller number of elements than conventional impedance conversion circuits, which is advantageous in reducing power consumption. In addition, since the impedance conversion circuit can be configured with a small number of elements, the use frequency band is widened, and an active filter up to a high frequency can be configured.
さらに、入力部やドライブ部に電圧・電流変換回路を用いているので、すべての動作点を電源電圧の中心に設定することができ、広い入出力ダイナミックレンジを得ることができるとともに、歪みに強い回路とすることができる。さらに、差動入力・差動出力の構成が容易なので、輻射などのノイズに強いアナログ信号処理が可能となる。また、これによりアナログ処理とデジタル処理が混在している回路にも使用することができる。 In addition, since a voltage / current conversion circuit is used for the input and drive units, all operating points can be set at the center of the power supply voltage, providing a wide input / output dynamic range and being resistant to distortion. It can be a circuit. Further, since the differential input / differential output configuration is easy, analog signal processing that is resistant to noise such as radiation can be performed. Moreover, it can be used for a circuit in which analog processing and digital processing are mixed.
また、微分回路として十分な特性を得ることができるので、少ない素子数で2次のハイパスフィルタを構成することができ、性能向上および低消費電力化に有利である。 In addition, since sufficient characteristics can be obtained as a differentiation circuit, a secondary high-pass filter can be configured with a small number of elements, which is advantageous in improving performance and reducing power consumption.
さらに、ダイレクトコンバージョン方式やローIFコンバージョン方式などのスーパーヘテロダイン受信回路において、ミキサ回路とその後段とを非常に簡単に接続することができる。また、これによりICの外付けコンデンサを減らすことができ、回路モジュールなどの小型化、低コスト化に有利である。さらに、直流オフセットを生じないようにするための負帰還回路も不要となる。 Furthermore, in a superheterodyne receiving circuit such as a direct conversion system or a low IF conversion system, the mixer circuit and the subsequent stage can be connected very easily. This also reduces the external capacitors of the IC, which is advantageous for reducing the size and cost of circuit modules. Further, a negative feedback circuit for preventing a DC offset is not required.
〔略語の一覧〕
IC :Integrated Circuit
IF :Intermediate Frequency
Q :Quality Factor
オペアンプ:Operational Amplifier
[List of abbreviations]
IC: Integrated Circuit
IF: Intermediate Frequency
Q: Quality Factor
Operational Amplifier: Operational Amplifier
10および20…インピーダンス変換回路、OP…オペアンプ、R1〜R4…抵抗器、T1およびT2…入力端子、T3およびT4…出力端子、Z…インピーダンス素子
DESCRIPTION OF
Claims (6)
この反転入力端と、上記オペアンプの出力端との間に、第2および第3の抵抗器が直列接続され、
上記出力端が出力端子に接続され、
上記1対の入力端子の他方が、第4の抵抗器を通じて上記第2および第3の抵抗器の接続中点に接続され、
この第2〜第4の抵抗器の接続中点に、所定のインピーダンス手段が接続され、
上記1対の入力端子と、上記出力端子との間に、上記インピーダンス手段の逆数の伝達関数を得る
ようにしたインピーダンス変換回路。 One of a pair of input terminals to which input signal voltages of opposite phases are supplied is connected to the inverting input terminal of the operational amplifier through the first resistor,
Second and third resistors are connected in series between the inverting input terminal and the output terminal of the operational amplifier.
The output terminal is connected to the output terminal,
The other of the pair of input terminals is connected to a connection midpoint of the second and third resistors through a fourth resistor,
A predetermined impedance means is connected to the connection midpoint of the second to fourth resistors,
An impedance conversion circuit configured to obtain a transfer function having a reciprocal of the impedance means between the pair of input terminals and the output terminal.
上記第1〜第4の抵抗器をR1〜R4とするとき、その値を
R4=(R1−R2)R3/(R2+R3)
の関係に設定する
ようにしたインピーダンス変換回路。 The impedance conversion circuit according to claim 1,
When the first to fourth resistors are R1 to R4, the value is R4 = (R1-R2) R3 / (R2 + R3)
Impedance conversion circuit that is set to
互いに逆相の入力信号電圧が供給される1対の入力端子のうちの一方の入力端子が、第1の抵抗器を通じて上記第1のオペアンプの反転入力端に接続され、
この反転入力端と、上記第1のオペアンプの出力端との間に、第2および第3の抵抗器が直列接続され、
上記出力端が1対の出力端子のうちの一方の出力端子に接続され、
上記1対の入力端子のうちの他方の入力端子が、第4の抵抗器を通じて上記第2および第3の抵抗器の接続中点に接続され、
上記他方の入力端子が、第5の抵抗器を通じて上記第2のオペアンプの反転入力端に接続され、
この反転入力端と、上記第2のオペアンプの出力端との間に、第6および第7の抵抗器が直列接続され、
上記第2のオペアンプの出力端が1対の出力端子のうちの他方の出力端子に接続され、
上記一方の入力端子が、第8の抵抗器を通じて上記第6および第7の抵抗器の接続中点に接続され、
上記第2〜第4の抵抗器の接続中点と、上記第6〜第8の抵抗器の接続中点との間に、所定のインピーダンス手段が接続され、
上記1対の入力端子と、上記1対の出力端子との間に、上記インピーダンス手段の逆数の伝達関数を得る
ようにしたインピーダンス変換回路。 Having first and second operational amplifiers;
One input terminal of a pair of input terminals to which input signal voltages having opposite phases are supplied is connected to an inverting input terminal of the first operational amplifier through a first resistor,
Second and third resistors are connected in series between the inverting input terminal and the output terminal of the first operational amplifier.
The output terminal is connected to one output terminal of the pair of output terminals;
The other input terminal of the pair of input terminals is connected to a connection midpoint of the second and third resistors through a fourth resistor,
The other input terminal is connected to the inverting input terminal of the second operational amplifier through a fifth resistor;
Sixth and seventh resistors are connected in series between the inverting input terminal and the output terminal of the second operational amplifier.
The output terminal of the second operational amplifier is connected to the other output terminal of the pair of output terminals,
The one input terminal is connected to a connection midpoint of the sixth and seventh resistors through an eighth resistor;
A predetermined impedance means is connected between the connection midpoint of the second to fourth resistors and the connection midpoint of the sixth to eighth resistors,
An impedance conversion circuit configured to obtain a transfer function having a reciprocal number of the impedance means between the pair of input terminals and the pair of output terminals.
上記第1〜第8の抵抗器をR1〜R8とするとき、その値を
R1=R5、R2=R6、R3=R7、R4=R8
R4=(R1−R2)R3/(R2+R3)
の関係に設定する
ようにしたインピーダンス変換回路。 The impedance conversion circuit according to claim 3,
When the first to eighth resistors are R1 to R8, their values are R1 = R5, R2 = R6, R3 = R7, R4 = R8.
R4 = (R1-R2) R3 / (R2 + R3)
Impedance conversion circuit that is set to
これら第1および第2のインピーダンス変換回路のそれぞれは、
互いに逆相の入力信号電圧が供給される1対の入力端子のうちの一方の入力端子が、第1の抵抗器を通じて第1のオペアンプの反転入力端に接続され、
この反転入力端と、上記第1のオペアンプの出力端との間に、第2および第3の抵抗器が直列接続され、
上記出力端が1対の出力端子のうちの一方の出力端子に接続され、
上記1対の入力端子のうちの他方の入力端子が、第4の抵抗器を通じて上記第2および第3の抵抗器の接続中点に接続され、
上記他方の入力端子が、第5の抵抗器を通じて上記第2のオペアンプの反転入力端に接続され、
この反転入力端と、上記第2のオペアンプの出力端との間に、第6および第7の抵抗器が直列接続され、
第2のオペアンプの出力端が1対の出力端子のうちの他方の出力端子に接続され、
上記一方の入力端子が、第8の抵抗器を通じて上記第6および第7の抵抗器の接続中点に接続され、
上記第2〜第4の抵抗器の接続中点と、上記第6〜第8の抵抗器の接続中点との間に、所定のインピーダンス手段が接続されて
構成され、
上記第1および第2のインピーダンス変換回路が、上記入力端子および上記出力端子を通じて縦続接続され、
上記第2のインピーダンス変換回路の出力端と、上記第1のインピーダンス変換回路の第2および第1のオペアンプの反転入力端との間に、負帰還用の抵抗器が接続され、
上記第2のインピーダンス変換回路の出力端と、上記第1のインピーダンス変換回路の上記第2〜第4の抵抗器の接続中点および上記第6〜第8の抵抗器の接続中点との間に、別の負帰還用の抵抗器が接続され、
上記第1のインピーダンス変換回路における上記インピーダンス手段が抵抗器およびコンデンサの並列回路とされ、
上記第2のインピーダンス変換回路における上記インピーダンス手段が別のコンデンサとされ、
上記第1のインピーダンス変換回路および上記第2のインピーダンス変換回路の縦続回路に2次のハイパスフィルタ特性を得る
ようにしたハイパスフィルタ回路。 Having first and second impedance conversion circuits;
Each of these first and second impedance conversion circuits is:
One input terminal of a pair of input terminals to which input signal voltages having opposite phases are supplied is connected to the inverting input terminal of the first operational amplifier through the first resistor,
Second and third resistors are connected in series between the inverting input terminal and the output terminal of the first operational amplifier.
The output terminal is connected to one output terminal of the pair of output terminals;
The other input terminal of the pair of input terminals is connected to a connection midpoint of the second and third resistors through a fourth resistor,
The other input terminal is connected to the inverting input terminal of the second operational amplifier through a fifth resistor;
Sixth and seventh resistors are connected in series between the inverting input terminal and the output terminal of the second operational amplifier.
The output terminal of the second operational amplifier is connected to the other output terminal of the pair of output terminals,
The one input terminal is connected to a connection midpoint of the sixth and seventh resistors through an eighth resistor;
A predetermined impedance means is connected between the connection midpoint of the second to fourth resistors and the connection midpoint of the sixth to eighth resistors,
The first and second impedance conversion circuits are cascaded through the input terminal and the output terminal,
A negative feedback resistor is connected between the output terminal of the second impedance conversion circuit and the inverting input terminals of the second and first operational amplifiers of the first impedance conversion circuit,
Between the output terminal of the second impedance conversion circuit and the connection midpoint of the second to fourth resistors and the connection midpoint of the sixth to eighth resistors of the first impedance conversion circuit Is connected to another negative feedback resistor,
The impedance means in the first impedance conversion circuit is a parallel circuit of a resistor and a capacitor;
The impedance means in the second impedance conversion circuit is another capacitor,
A high-pass filter circuit in which a secondary high-pass filter characteristic is obtained in a cascade circuit of the first impedance conversion circuit and the second impedance conversion circuit.
このミキサ回路の1対の出力端のうちの一方の出力端が、第1の抵抗器を通じて第1のオペアンプの反転入力端に接続され、
この反転入力端と、上記第1のオペアンプの出力端との間に、第2および第3の抵抗器が直列接続され、
上記ミキサ回路の1対の出力端のうちの他方の出力端が、第4の抵抗器を通じて上記第2および第3の抵抗器の接続中点に接続され、
上記他方の出力端が、第5の抵抗器を通じて第2のオペアンプの反転入力端に接続され、
この反転入力端と、上記第2のオペアンプの出力端との間に、第6および第7の抵抗器が直列接続され、
上記一方の出力端が、第8の抵抗器を通じて上記第6および第7の抵抗器の接続中点に接続され、
上記第2〜第4の抵抗器の接続中点と、上記第6〜第8の抵抗器の接続中点との間に、抵抗器およびコンデンサが直列接続され、
上記第1および第2のオペアンプの出力端から平衡型の中間周波信号を取り出す
ようにした周波数変換回路。 The mixer circuit is configured as a balanced type,
One output terminal of the pair of output terminals of the mixer circuit is connected to the inverting input terminal of the first operational amplifier through the first resistor,
Second and third resistors are connected in series between the inverting input terminal and the output terminal of the first operational amplifier.
The other output end of the pair of output ends of the mixer circuit is connected to a connection midpoint of the second and third resistors through a fourth resistor,
The other output terminal is connected to the inverting input terminal of the second operational amplifier through a fifth resistor,
Sixth and seventh resistors are connected in series between the inverting input terminal and the output terminal of the second operational amplifier.
The one output terminal is connected to a connection midpoint of the sixth and seventh resistors through an eighth resistor,
A resistor and a capacitor are connected in series between the connection midpoint of the second to fourth resistors and the connection midpoint of the sixth to eighth resistors,
A frequency conversion circuit configured to extract a balanced intermediate frequency signal from the output terminals of the first and second operational amplifiers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005185963A JP2007006302A (en) | 2005-06-27 | 2005-06-27 | Impedance conversion circuit, and high pass filter circuit and frequency conversion circuit employing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005185963A JP2007006302A (en) | 2005-06-27 | 2005-06-27 | Impedance conversion circuit, and high pass filter circuit and frequency conversion circuit employing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007006302A true JP2007006302A (en) | 2007-01-11 |
Family
ID=37691448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005185963A Pending JP2007006302A (en) | 2005-06-27 | 2005-06-27 | Impedance conversion circuit, and high pass filter circuit and frequency conversion circuit employing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007006302A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7028631B2 (en) | 2017-12-22 | 2022-03-02 | ローム株式会社 | Amplifier circuit, semiconductor device and motor driver device |
| CN117650767A (en) * | 2024-01-29 | 2024-03-05 | 深圳市鼎阳科技股份有限公司 | Impedance transformation circuit, oscilloscope front-end circuit and oscilloscope |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3493901A (en) * | 1968-03-05 | 1970-02-03 | Nasa | Gyrator type circuit |
| JPS56144626A (en) * | 1980-03-20 | 1981-11-11 | Western Electric Co | Gyrator for providing variable impedance characteristics |
| JPH01149504A (en) * | 1987-12-04 | 1989-06-12 | Nippon Telegr & Teleph Corp <Ntt> | Voltage controlled oscillator |
| JPH09162698A (en) * | 1995-12-11 | 1997-06-20 | Nec Eng Ltd | Impedance conversion circuit |
| JPH1155039A (en) * | 1997-07-30 | 1999-02-26 | Kokusai Electric Co Ltd | Mixer circuit |
| JP2005073016A (en) * | 2003-08-26 | 2005-03-17 | General Res Of Electronics Inc | Variable impedance converter |
| JP2006352416A (en) * | 2005-06-15 | 2006-12-28 | Sony Corp | Impedance converting circuit |
-
2005
- 2005-06-27 JP JP2005185963A patent/JP2007006302A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3493901A (en) * | 1968-03-05 | 1970-02-03 | Nasa | Gyrator type circuit |
| JPS56144626A (en) * | 1980-03-20 | 1981-11-11 | Western Electric Co | Gyrator for providing variable impedance characteristics |
| JPH01149504A (en) * | 1987-12-04 | 1989-06-12 | Nippon Telegr & Teleph Corp <Ntt> | Voltage controlled oscillator |
| JPH09162698A (en) * | 1995-12-11 | 1997-06-20 | Nec Eng Ltd | Impedance conversion circuit |
| JPH1155039A (en) * | 1997-07-30 | 1999-02-26 | Kokusai Electric Co Ltd | Mixer circuit |
| JP2005073016A (en) * | 2003-08-26 | 2005-03-17 | General Res Of Electronics Inc | Variable impedance converter |
| JP2006352416A (en) * | 2005-06-15 | 2006-12-28 | Sony Corp | Impedance converting circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7028631B2 (en) | 2017-12-22 | 2022-03-02 | ローム株式会社 | Amplifier circuit, semiconductor device and motor driver device |
| CN117650767A (en) * | 2024-01-29 | 2024-03-05 | 深圳市鼎阳科技股份有限公司 | Impedance transformation circuit, oscilloscope front-end circuit and oscilloscope |
| CN117650767B (en) * | 2024-01-29 | 2024-03-29 | 深圳市鼎阳科技股份有限公司 | Impedance conversion circuit, oscilloscope front-end circuit and oscilloscope |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108370239B (en) | Radio frequency receiver | |
| CN102916677B (en) | Infinite Impulse Response Filter and Filtering Method | |
| Jaikla et al. | High input impedance voltage-mode biquad filter using VD-DIBAs | |
| EP2874313B1 (en) | Analog active low-pass filters | |
| EP0415080A2 (en) | Device for converting unbalanced analog electric signals into fully-differential signals | |
| Tajalli et al. | Low-power and widely tunable linearized biquadratic low-pass transconductor-C filter | |
| US3736517A (en) | Active delay-equalizer network | |
| US7375582B2 (en) | Polyphase filter with integrators | |
| US9124251B2 (en) | Two stage source-follower based filter | |
| US6313687B1 (en) | Variable impedance circuit | |
| Ghamari et al. | A wide tuning range 4 th-order Gm-C elliptic filter for wideband multi-standards GNSS receivers | |
| JP2007006302A (en) | Impedance conversion circuit, and high pass filter circuit and frequency conversion circuit employing the same | |
| Huang et al. | A 100 MHz G m-C bandpass filter chip design for wireless application | |
| EP1754308B1 (en) | Q enhancement circuit and method | |
| JP2962694B2 (en) | Output circuit for D / A converter | |
| Barth et al. | An image frequency rejection filter for SAW-less GPS receivers | |
| CN108540106B (en) | Current mode radio frequency band-pass filter | |
| Pantoli et al. | RF active circuit simulating a floating inductance | |
| CN107196625B (en) | Integrators, Filters, and Integration Methods | |
| CN206932206U (en) | Integrator and wave filter | |
| JP2001339275A (en) | Filter circuit and detecting circuit using the same | |
| Langhammer et al. | Fully-differential universal frequency filter with dual-parameter control of the pole frequency and quality factor | |
| CN109873620B (en) | Third-order low-pass filter | |
| Singh et al. | Study of Analog Filters Employing Current-Mode Active Elements Suitable for Biomedical Applications | |
| Pantoli et al. | High efficiency active filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080616 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090824 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110120 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110804 |