[go: up one dir, main page]

JP2007027626A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2007027626A
JP2007027626A JP2005211251A JP2005211251A JP2007027626A JP 2007027626 A JP2007027626 A JP 2007027626A JP 2005211251 A JP2005211251 A JP 2005211251A JP 2005211251 A JP2005211251 A JP 2005211251A JP 2007027626 A JP2007027626 A JP 2007027626A
Authority
JP
Japan
Prior art keywords
resin
layer
semiconductor device
conductive layer
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005211251A
Other languages
Japanese (ja)
Inventor
Nobuaki Hashimoto
伸晃 橋元
Hiroki Kato
洋樹 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005211251A priority Critical patent/JP2007027626A/en
Publication of JP2007027626A publication Critical patent/JP2007027626A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 本発明の目的は、導電層の密着性の向上及びマイグレーションの防止を図ることにある。
【解決手段】 半導体装置の製造方法は、（ａ）電極パッド１６及びパッシベーション膜１８を有する半導体基板１０の上方に樹脂層３０を形成する工程と、（ｂ）樹脂層３０を樹脂層３０の突起方向に外力を加えながらキュアすることにより、樹脂突起４０を形成する工程と、（ｃ）電極パッド１６と電気的に接続する導電層５０を、樹脂突起４０の上方に至るように形成する工程と、を含む。
【選択図】 図６An object of the present invention is to improve the adhesion of a conductive layer and prevent migration.
A method of manufacturing a semiconductor device includes: (a) a step of forming a resin layer 30 over a semiconductor substrate 10 having an electrode pad 16 and a passivation film 18; and (b) a protrusion of the resin layer 30 on the resin layer 30. A step of forming the resin protrusion 40 by curing while applying an external force in the direction; and (c) a step of forming the conductive layer 50 electrically connected to the electrode pad 16 so as to reach above the resin protrusion 40. ,including.
[Selection] Figure 6

Description

本発明は、半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

電気的接続信頼性の向上を図るため、樹脂突起上に導電層が形成された樹脂コアバンプを外部端子とする半導体装置が開発されている。これによれば、半導体基板に樹脂突起が形成された後に、電極パッドから樹脂突起上に至る導電層が形成される。一般的に、導電層を形成する工程では、電極パッド上の酸化層を除去するため、Ａｒ逆スパッタが行われる。しかし、Ａｒ逆スパッタを行うと、それにより樹脂突起の表面の炭化が進行し、その結果、樹脂の絶縁抵抗が低下し、マイグレーションが引き起こされる可能性がある。また、上述した構造の場合、導電層は立体的形状をなす樹脂突起上を通るように形成されるので、導電層の剥離又は断線の防止を図ることが要求される。
特開平２−２７２７３７号公報 In order to improve electrical connection reliability, a semiconductor device using a resin core bump in which a conductive layer is formed on a resin protrusion as an external terminal has been developed. According to this, after the resin protrusion is formed on the semiconductor substrate, a conductive layer extending from the electrode pad to the resin protrusion is formed. In general, in the step of forming a conductive layer, Ar reverse sputtering is performed to remove an oxide layer on the electrode pad. However, when Ar reverse sputtering is performed, the carbonization of the surface of the resin protrusion proceeds, and as a result, the insulation resistance of the resin decreases and migration may occur. Further, in the case of the structure described above, the conductive layer is formed so as to pass over the resin protrusion having a three-dimensional shape, so that it is required to prevent peeling or disconnection of the conductive layer.
JP-A-2-272737

本発明の目的は、導電層の密着性の向上及びマイグレーションの防止を図ることにある。   An object of the present invention is to improve adhesion of a conductive layer and prevent migration.

（１）本発明に係る半導体装置の製造方法は、
（ａ）電極パッド及びパッシベーション膜を有する半導体基板の上方に樹脂層を形成する工程と、
（ｂ）前記樹脂層を該樹脂層の突起方向に外力を加えながらキュアすることにより、樹脂突起を形成する工程と、
（ｃ）前記電極パッドと電気的に接続する導電層を、前記樹脂突起の上方に至るように形成する工程と、
を含む。 (1) A method of manufacturing a semiconductor device according to the present invention includes:
(A) forming a resin layer above a semiconductor substrate having an electrode pad and a passivation film;
(B) forming the resin protrusion by curing the resin layer while applying an external force in the protrusion direction of the resin layer;
(C) forming a conductive layer electrically connected to the electrode pad so as to reach above the resin protrusion;
including.

本発明によれば、樹脂層をその突起方向に外力を加えながらキュアするので、樹脂は半導体基板の表面に濡れてその平面方向に広がりながらも垂直方向に突起した状態で硬化する。これにより、キュア後の樹脂突起の立ち上がりを緩やかにすることができる。すなわち、樹脂突起の接触角を小さくすることができる。したがって、導電層の剥離及び断線の防止を図り、その密着性の向上を図ることができる。   According to the present invention, since the resin layer is cured while applying an external force in the protruding direction, the resin is cured while protruding in the vertical direction while being wetted on the surface of the semiconductor substrate and spreading in the planar direction. Thereby, the rise of the resin protrusion after curing can be made gentle. That is, the contact angle of the resin protrusion can be reduced. Accordingly, peeling of the conductive layer and disconnection can be prevented, and the adhesion can be improved.

なお、本発明において、特定のＡの上方にＢが設けられているとは、Ａ上に直接Ｂが設けられている場合と、Ａ上に他の層等を介してＢが設けられている場合と、を含むものとする。このことは、以下の発明においても同様である。   In the present invention, “B is provided above a specific A” means that B is provided directly on A and B is provided on A via another layer or the like. And the case. The same applies to the following inventions.

（２）この半導体装置の製造方法において、
前記（ｂ）工程において、
前記外力は、重力又は遠心力であってもよい。 (2) In this method of manufacturing a semiconductor device,
In the step (b),
The external force may be gravity or centrifugal force.

（３）この半導体装置の製造方法において、
前記（ｃ）工程において、
前記導電層を形成する前に、Ａｒガスにより、前記電極パッドの表面から酸化膜を除去するとともに、前記樹脂突起の表面の炭化を進行させ、
前記導電層を形成した後に、前記導電層をマスクとして前記樹脂突起を部分的に除去してもよい。 (3) In this method of manufacturing a semiconductor device,
In the step (c),
Before forming the conductive layer, with the Ar gas, the oxide film is removed from the surface of the electrode pad, and carbonization of the surface of the resin protrusion is advanced,
After forming the conductive layer, the resin protrusion may be partially removed using the conductive layer as a mask.

これによれば、Ａｒガスにより樹脂突起の炭化が進行し、炭化層（又はプラズマ重合層）が形成されたとしても、樹脂突起の立ち上がりが緩やかに形成されているので、これにより樹脂突起を炭化層等を残すことなく容易に除去することができる。特に、炭化層等は、樹脂突起の根元部に残存しやすいが、本発明によれば樹脂突起の根元部に残存する炭化層等を容易に除去することができる。   According to this, even if the carbonization of the resin protrusion proceeds by Ar gas and the carbonized layer (or plasma polymerization layer) is formed, the rising of the resin protrusion is gently formed, so that the resin protrusion is carbonized. It can be easily removed without leaving a layer or the like. In particular, the carbonized layer or the like tends to remain at the base portion of the resin protrusion, but according to the present invention, the carbonized layer or the like remaining at the base portion of the resin protrusion can be easily removed.

以下、本発明の実施の形態について図面を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

（半導体装置の製造方法）
図１〜図１１は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 (Method for manufacturing semiconductor device)
1 to 11 are diagrams for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention.

（１）まず、図１及び図２に示すように、半導体基板１０を用意する。半導体基板１０は、例えば半導体ウエハである（図１参照）。その場合、半導体基板１０は、半導体チップとなる複数のチップ領域１２を有し、それぞれのチップ領域１２の内部に集積回路１４が形成されている。すなわち、半導体基板１０を複数の半導体チップに分割する場合、個々の半導体チップが個々の集積回路１４を有することになる。集積回路１４は、少なくともトランジスタ等の能動素子を含む。チップ領域１２は、例えば平面視が矩形形状（例えば長方形）をなしている。それぞれのチップ領域１２には、複数の電極パッド（例えばアルミパッド）１６が形成されている。複数の電極パッド１６は、チップ領域１２の対向する２辺（例えば長辺側の２辺）又は４辺に沿って配列されていてもよい。その場合、各辺に１列又は複数列の電極パッド１６が配列されている。電極パッド１６がチップ領域１２の端部に配列している場合、集積回路１４は、複数の電極パッド１６により囲まれた中央部に形成されていてもよい。あるいは、電極パッド１６は、集積回路１４と平面視において重なる領域に形成されていてもよい。電極パッド１６は、内部配線（図示しない）により集積回路１４と電気的に接続されている。   (1) First, as shown in FIGS. 1 and 2, a semiconductor substrate 10 is prepared. The semiconductor substrate 10 is, for example, a semiconductor wafer (see FIG. 1). In that case, the semiconductor substrate 10 has a plurality of chip regions 12 to be semiconductor chips, and an integrated circuit 14 is formed in each chip region 12. That is, when the semiconductor substrate 10 is divided into a plurality of semiconductor chips, each semiconductor chip has an individual integrated circuit 14. The integrated circuit 14 includes at least an active element such as a transistor. The chip region 12 has, for example, a rectangular shape (for example, a rectangle) in plan view. A plurality of electrode pads (for example, aluminum pads) 16 are formed in each chip region 12. The plurality of electrode pads 16 may be arranged along two opposing sides (for example, two sides on the long side) or four sides of the chip region 12. In that case, one or more rows of electrode pads 16 are arranged on each side. When the electrode pads 16 are arranged at the end portions of the chip region 12, the integrated circuit 14 may be formed in a central portion surrounded by the plurality of electrode pads 16. Alternatively, the electrode pad 16 may be formed in a region overlapping the integrated circuit 14 in plan view. The electrode pad 16 is electrically connected to the integrated circuit 14 by internal wiring (not shown).

半導体基板１０の表面（集積回路１４の形成面）には、パッシベーション膜（保護膜）１８が形成されている。パッシベーション膜１８は、無機系又は有機系のいずれから形成してもよく、例えばシリコン酸化膜、シリコン窒化膜の少なくとも１層により形成することができる。パッシベーション膜１８には、電極パッド１６を開口する開口部１９が形成されている。開口部１９により、電極パッド１６の少なくとも一部（例えば中央部のみ）が露出している。なお、電極パッド１６上には、多くの場合、酸化層１７が形成されている。酸化層１７は、例えば自然酸化によるものであり、電極パッド１６の表面を被覆している。   A passivation film (protective film) 18 is formed on the surface of the semiconductor substrate 10 (formation surface of the integrated circuit 14). The passivation film 18 may be formed of either an inorganic system or an organic system. For example, the passivation film 18 may be formed of at least one layer of a silicon oxide film and a silicon nitride film. In the passivation film 18, an opening 19 that opens the electrode pad 16 is formed. At least a part (for example, only the central part) of the electrode pad 16 is exposed by the opening 19. In many cases, an oxide layer 17 is formed on the electrode pad 16. The oxide layer 17 is formed by natural oxidation, for example, and covers the surface of the electrode pad 16.

（２）次に、図３〜図５に示すように、樹脂層３０を形成する。   (2) Next, as shown in FIGS. 3 to 5, a resin layer 30 is formed.

ここで、樹脂層３０は、半導体基板１０上（詳しくはパッシベーション膜１８上）であって、平面視において電極パッド１６と異なる領域に形成することができる。樹脂層３０の形成領域は限定されるものではないが、例えば所定の幅を有する直線状に形成することができる。その場合、半導体基板１０のチップ領域１２の境界（例えば長辺方向）に沿って（例えば平行に）延出するように形成することができる。   Here, the resin layer 30 can be formed on the semiconductor substrate 10 (specifically, on the passivation film 18) and in a region different from the electrode pad 16 in plan view. Although the formation region of the resin layer 30 is not limited, it can be formed in a straight line having a predetermined width, for example. In this case, the semiconductor substrate 10 can be formed so as to extend (for example, in parallel) along the boundary (for example, the long side direction) of the chip region 12 of the semiconductor substrate 10.

樹脂層３０は、フォトリソグラフィ工程により所定形状にパターニングすることができる。具体的には、まず、図３に示すように、感光性の樹脂材料２０を例えばスピンコート法により半導体基板１０上に塗布する。その後、図４に示すように、開口部２４を有するマスク２２を半導体基板１０上に配置し、光エネルギー２６を照射して露光を行う。樹脂材料２０として、光エネルギー２６の照射部分において現像液の溶解性が減少するネガ型を使用した場合には、マスク２２の開口部２４から露出する領域のみに樹脂を残すことができる。あるいは、逆に、樹脂材料２０として、光エネルギー２６の照射部分において現像液の溶解性が増加するポジ型を使用した場合には、マスク２２により覆われた領域のみに樹脂を残すことができる。その後、現像工程を行うことにより、図５に示すように、樹脂層３０を所定形状にパターニングすることができる。樹脂層３０の断面は例えば矩形形状をなしている。   The resin layer 30 can be patterned into a predetermined shape by a photolithography process. Specifically, first, as shown in FIG. 3, a photosensitive resin material 20 is applied onto the semiconductor substrate 10 by, for example, a spin coating method. Thereafter, as shown in FIG. 4, a mask 22 having an opening 24 is disposed on the semiconductor substrate 10, and exposure is performed by irradiating light energy 26. In the case where a negative type in which the solubility of the developing solution is reduced in the portion irradiated with the light energy 26 is used as the resin material 20, the resin can be left only in the region exposed from the opening 24 of the mask 22. Or, conversely, when a positive type in which the solubility of the developer increases in the portion irradiated with the light energy 26 is used as the resin material 20, the resin can be left only in the region covered with the mask 22. Thereafter, by performing a development process, the resin layer 30 can be patterned into a predetermined shape as shown in FIG. The cross section of the resin layer 30 has a rectangular shape, for example.

ここで、樹脂層３０の一例としては、ポリイミド樹脂、アクリル樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、変性ポリイミド樹脂等の弾性樹脂材料が挙げられる。また、樹脂層３０は、例えばベンゼン環及びそれが縮合した環をもつ有機化合物の芳香族化合物であるポリイミド、ポリベンゾオキサゾル、ベンゾシクロブテン又はエポキシ等であることができる。   Here, examples of the resin layer 30 include elastic resin materials such as polyimide resin, acrylic resin, phenol resin, epoxy resin, silicone resin, and modified polyimide resin. The resin layer 30 can be made of, for example, polyimide, polybenzoxazole, benzocyclobutene, epoxy, or the like, which is an aromatic compound of an organic compound having a benzene ring and a condensed ring thereof.

上述した樹脂層３０のパターニング工程の変形例として、例えば液滴吐出法（例えばインクジェット法）により形成することもできる。これによれば、樹脂材料を必要な領域のみに直接吐出することができる。特に、インクジェット法によれば、インクジェットプリンタ用に実用化された技術を応用することによって、高速かつインク（樹脂材料）を無駄なく経済的に設けることができる。   As a modification of the patterning process of the resin layer 30 described above, for example, it can be formed by a droplet discharge method (for example, an inkjet method). According to this, the resin material can be directly discharged only to a necessary region. In particular, according to the ink jet method, ink (resin material) can be provided economically without waste by applying a technique that has been put to practical use for an ink jet printer.

（３）次に、図６及び図７に示すように、樹脂層３０をキュアすることにより樹脂突起４０を形成する。   (3) Next, as shown in FIGS. 6 and 7, the resin protrusions 40 are formed by curing the resin layer 30.

キュア工程では、例えば樹脂層３０を加熱することにより、樹脂を溶融させ、その後に硬化収縮させる。本実施の形態では、樹脂層３０をその突起方向に外力を加えながらキュアする。少なくとも樹脂層３０の硬化が開始するまで外力を加える。図６に示すように、外力は重力ＦＧであってもよい。詳しくは、半導体基板１０を樹脂層３０の突起方向に重力ＦＧが加えられるように（逆さまに）セットし、その状態でキュア工程を行う。その場合、重力ＦＧの加えられる方向と半導体基板１０の主面に対する垂直方向とを一致させることができる。あるいは、外力は遠心力であってもよい。すなわち、半導体基板１０を遠心分離機（図示しない）にセットし、遠心分離機の回転によって遠心力を加えながら樹脂層３０をキュアしてもよい。その場合も、遠心力の加えられる方向と半導体基板１０の主面に対する垂直方向とを一致させることができる。 In the curing step, for example, the resin layer 30 is heated to melt the resin, and then to cure and shrink. In the present embodiment, the resin layer 30 is cured while applying an external force in the protruding direction. External force is applied at least until the resin layer 30 is cured. As shown in FIG. 6, the external force may be gravity F G. Specifically, the semiconductor substrate 10 as (upside down) gravity F G is applied to the projection direction of the resin layer 30 is set, perform curing process in that state. In that case, it is possible to match the direction perpendicular to the main surface direction of the semiconductor substrate 10 to be added gravity F G. Alternatively, the external force may be a centrifugal force. That is, the semiconductor substrate 10 may be set in a centrifuge (not shown), and the resin layer 30 may be cured while applying a centrifugal force by the rotation of the centrifuge. Also in this case, the direction in which the centrifugal force is applied and the direction perpendicular to the main surface of the semiconductor substrate 10 can be matched.

本実施の形態によれば、樹脂層３０をその突起方向に外力を加えながらキュアするので、樹脂は半導体基板１０の表面に濡れてその平面方向に広がりながらも垂直方向に突起した状態で硬化する。これにより、キュア後の樹脂突起４０の立ち上がりを緩やかにすることができる。すなわち、樹脂突起４０の接触角を小さくすることができる。したがって、導電層５０の剥離及び断線の防止を図り、その密着性の向上を図ることができる。   According to the present embodiment, since the resin layer 30 is cured while applying an external force in the protruding direction, the resin is cured in a state of protruding in the vertical direction while getting wet on the surface of the semiconductor substrate 10 and spreading in the plane direction. . Thereby, the rising of the resin protrusion 40 after curing can be made gentle. That is, the contact angle of the resin protrusion 40 can be reduced. Therefore, peeling of the conductive layer 50 and disconnection can be prevented, and the adhesion can be improved.

図７に示すように、キュア後の樹脂突起４０は表面が曲面となっている。樹脂突起４０の断面は例えば略半円形状をなしている。樹脂突起４０の立ち上がり角度（立ち上がり近傍の傾斜面の接線とパッシベーション膜１８の表面のなす角度（いわゆる接触角））θは、少なくともθ＜９０°（最適にはθ≒０°）である。また、樹脂突起４０の立ち上がりは、外方向（斜め上方向）に凹状をなすように湾曲して形成されている。樹脂突起４０の全周において立ち上がりが緩やかであれば、導電層５０を高い密着性をもってあらゆる方向から樹脂突起４０上に延出させることができる。   As shown in FIG. 7, the surface of the cured resin protrusion 40 has a curved surface. The cross section of the resin protrusion 40 has, for example, a substantially semicircular shape. The rising angle of the resin protrusion 40 (the angle between the tangent of the inclined surface near the rising edge and the surface of the passivation film 18 (so-called contact angle)) θ is at least θ <90 ° (optimally θ≈0 °). In addition, the rising of the resin protrusion 40 is formed to be curved outwardly (obliquely upward) so as to form a concave shape. If the rising edge is gentle on the entire circumference of the resin protrusion 40, the conductive layer 50 can be extended on the resin protrusion 40 from all directions with high adhesion.

（４）次に、図８〜図１１に示すように、電極パッド１６と電気的に接続する導電層５０を、樹脂突起４０上に至るように形成する。なお、図８は導電層の形成工程後の部分平面図であり、図９は図８のＩＸ−ＩＸ線断面図であり、図１０は図８のＸ−Ｘ線断面図である。   (4) Next, as shown in FIGS. 8 to 11, a conductive layer 50 electrically connected to the electrode pad 16 is formed so as to reach the resin protrusion 40. 8 is a partial plan view after the step of forming the conductive layer, FIG. 9 is a sectional view taken along line IX-IX in FIG. 8, and FIG. 10 is a sectional view taken along line XX in FIG.

まず、導電層５０を形成する前に、電極パッド１６上の酸化層１７を除去する。酸化層１７は、例えば、自然酸化により成長したものや、上述した樹脂のキュア工程により成長したものである。酸化層１７の除去方法として、例えばＡｒガスの逆スパッタを適用することができる。Ａｒガスの逆スパッタを半導体基板１０の全面に行うと、これにより、樹脂突起４０の表面の炭化が進行する。すなわち、樹脂突起４０の表面に、炭化層又は炭化層に至る前の層（例えばプラズマ重合層）が形成される。なお、本実施の形態は、このように炭化層等が形成されてしまう場合に特に有益である。   First, before forming the conductive layer 50, the oxide layer 17 on the electrode pad 16 is removed. The oxide layer 17 is, for example, grown by natural oxidation or grown by the above-described resin curing process. As a method for removing the oxide layer 17, for example, reverse sputtering of Ar gas can be applied. When reverse sputtering of Ar gas is performed on the entire surface of the semiconductor substrate 10, carbonization of the surface of the resin protrusion 40 proceeds. That is, a carbonized layer or a layer before reaching the carbonized layer (for example, a plasma polymerization layer) is formed on the surface of the resin protrusion 40. This embodiment is particularly useful when a carbonized layer or the like is formed in this way.

導電層５０は、スパッタ法又は蒸着法により導電箔を成膜し、その後、導電箔をパターニングすることにより形成することができる。導電層５０は、例えば、下地となる第１の層（例えばＴｉＷ層）５２と、その上の第２の層（例えばＡｕ層）５４とからなる複数層により形成することができる。その場合、導電箔を第１及び第２の層５２，５４により形成し、レジストをマスクとしてエッチングにより第２の層５４をパターニングし、パターニング後の第２の層５４をマスクとして第１の層５２をパターニングしてもよい。下地となる第１の層５２は、金属拡散防止、密着性向上又はメッキ層として利用することができる。変形例として、下地となる第１の層５２をスパッタ法又は蒸着法により形成し、その上の第２の層５４を無電解メッキ又は電気メッキにより形成することもできる。これにより、第２の層５４を容易に厚く形成することができる。あるいは、導電層５０は、単一層（例えばＡｕ層）により形成することもできる。なお、導電層５０の材質は上述に限られず、例えば、Ｃｕ，Ｎｉ，Ｐｄ，Ａｌ，Ｃｒ等を使用することができる。   The conductive layer 50 can be formed by forming a conductive foil by sputtering or vapor deposition and then patterning the conductive foil. The conductive layer 50 can be formed of, for example, a plurality of layers including a first layer (for example, a TiW layer) 52 serving as a base and a second layer (for example, an Au layer) 54 thereon. In that case, a conductive foil is formed by the first and second layers 52 and 54, the second layer 54 is patterned by etching using the resist as a mask, and the first layer is formed by using the patterned second layer 54 as a mask. 52 may be patterned. The first layer 52 serving as a base can be used as a metal diffusion prevention, adhesion improvement or plating layer. As a modification, the first layer 52 as a base can be formed by sputtering or vapor deposition, and the second layer 54 thereon can be formed by electroless plating or electroplating. Thereby, the second layer 54 can be easily formed thick. Alternatively, the conductive layer 50 can be formed of a single layer (for example, an Au layer). The material of the conductive layer 50 is not limited to the above, and for example, Cu, Ni, Pd, Al, Cr, or the like can be used.

導電層５０は、電極パッド１６と樹脂突起４０の間を電気的に接続する配線層である。導電層５０は、少なくとも、電極パッド１６上、パッシベーション膜１８上、及び樹脂突起４０上を通るように形成する。本実施の形態では、樹脂突起４０の立ち上がりが緩やかに形成されているので、導電層５０の密着性の向上を図ることができる。そのため、導電層５０の剥離及び断線の防止を図ることができる。図９に示す例では、導電層５０を、樹脂突起４０上を超えて、電極パッド１６とは反対側のパッシベーション膜１８上に至るように形成する。言い換えれば、導電層５０を、樹脂突起４０から複数方向（例えば電極パッド１６側及びそれとは反対側）に分岐してパッシベーション膜１８上に至るように形成する。これにより、導電層５０の下地に対するさらなる密着性の向上を図ることができる。なお、導電層５０は、樹脂突起４０上に形成されている電気的接続部５６を有する。   The conductive layer 50 is a wiring layer that electrically connects the electrode pad 16 and the resin protrusion 40. The conductive layer 50 is formed so as to pass at least on the electrode pad 16, the passivation film 18, and the resin protrusion 40. In the present embodiment, since the rising of the resin protrusion 40 is gently formed, the adhesion of the conductive layer 50 can be improved. Therefore, peeling of the conductive layer 50 and disconnection can be prevented. In the example shown in FIG. 9, the conductive layer 50 is formed so as to extend over the resin protrusion 40 and onto the passivation film 18 on the side opposite to the electrode pad 16. In other words, the conductive layer 50 is formed so as to branch from the resin protrusion 40 in a plurality of directions (for example, the electrode pad 16 side and the opposite side thereof) and reach the passivation film 18. Thereby, the further adhesive improvement with respect to the foundation | substrate of the conductive layer 50 can be aimed at. The conductive layer 50 has an electrical connection portion 56 formed on the resin protrusion 40.

図１０及び図１１に示すように、導電層５０を形成した後に、導電層５０をマスクとして樹脂突起４０を部分的に除去してもよい。これにより、例えば実装時における接着剤の排出性の向上を図ることができる。例えば、樹脂突起４０が所定の幅を有する直線状に形成され、樹脂突起４０の長さ方向に複数の電気的接続部５６が所定間隔をあけて配列されている場合、隣接する電気的接続部５６同士の間から露出する部分を異方性のエッチャント（例えばＯ２プラズマ）５８によりエッチングして除去する。その場合、パッシベーション膜１８の損傷を防止するため、隣接する電気的接続部５６同士の間に樹脂の残渣４４を設けるようにエッチングすることができる。本実施の形態によれば、樹脂突起４０の立ち上がりが緩やかになっているため、樹脂突起４０の根元部に異方性のエッチャントが進入しやすくなり、これにより、樹脂突起４０の根元部に形成される炭化層等を従来に増して容易に除去することができる。したがって、炭化層等に起因するマイグレーションを防止し、信頼性の向上を図ることができる。 As shown in FIGS. 10 and 11, after forming the conductive layer 50, the resin protrusions 40 may be partially removed using the conductive layer 50 as a mask. Thereby, for example, it is possible to improve the dischargeability of the adhesive during mounting. For example, when the resin protrusions 40 are formed in a straight line having a predetermined width and a plurality of electrical connection portions 56 are arranged at predetermined intervals in the length direction of the resin protrusions 40, adjacent electrical connection portions The portion exposed between 56 is etched and removed by an anisotropic etchant (for example, O 2 plasma) 58. In that case, in order to prevent damage to the passivation film 18, etching can be performed so as to provide a resin residue 44 between the adjacent electrical connection portions 56. According to the present embodiment, since the rise of the resin protrusion 40 is gentle, an anisotropic etchant easily enters the base portion of the resin protrusion 40, thereby forming the base portion of the resin protrusion 40. The carbonized layer and the like can be easily removed as compared with the conventional case. Therefore, migration due to the carbonized layer or the like can be prevented, and reliability can be improved.

こうして、複数の樹脂コアバンプ６０を有する半導体装置１００を製造することができる。樹脂コアバンプ６０は、半導体基板１０の一方の面（集積回路１４の形成面）に形成され、樹脂突起４２と、樹脂突起４２上に形成された電気的接続部５６と、を含む。これによれば、樹脂突起４２がコアとなりそれ自体が弾力性を有するので、実装時における応力緩和機能や電気的接続信頼性の向上を図ることができる。なお、本実施の形態に係る半導体装置は、上述した半導体装置の製造方法の内容から導き出せる構成を有する。   In this way, the semiconductor device 100 having a plurality of resin core bumps 60 can be manufactured. The resin core bump 60 is formed on one surface of the semiconductor substrate 10 (the surface on which the integrated circuit 14 is formed), and includes a resin protrusion 42 and an electrical connection portion 56 formed on the resin protrusion 42. According to this, since the resin protrusion 42 becomes a core and itself has elasticity, it is possible to improve the stress relaxation function and electrical connection reliability at the time of mounting. Note that the semiconductor device according to the present embodiment has a configuration that can be derived from the contents of the above-described method for manufacturing a semiconductor device.

（電子機器）
図１２は、本発明の実施の形態に係る電子デバイスを示す図である。電子デバイス（例えば表示デバイス）１０００は、半導体装置１００を含む。図１２に示す例では、電子デバイス１０００は、半導体装置１００と、樹脂フィルム等からなる第１の基板２００と、ガラス等からなる第２の基板３００と、を含む。半導体装置１００は、例えば第１の基板２００にフェースダウン実装され、詳しくは、第１の基板２００に形成された配線パターンと、半導体装置１００の樹脂コアバンプ６０とが電気的に接続されている。半導体装置１００と第１の基板２００の間には、図示しない絶縁性接着剤（例えばＮＣＦ(Non Conductive Film)又はＮＣＰ(Non Conductive Paste)）が設けられている。あるいは、第１の基板２００を省略して、半導体装置１００を第２の基板３００にフェースダウン実装することもできる。電子デバイス１０００の例としては、例えば、液晶ディスプレイ、プラズマディスプレイ、ＥＬ（Electrical Luminescence）ディスプレイなどが挙げられる。なお、図１３には本発明の実施の形態に係る電子機器の一例としてノート型パーソナルコンピュータが示され、図１４には携帯電話が示されている。 (Electronics)
FIG. 12 is a diagram illustrating an electronic device according to an embodiment of the present invention. The electronic device (for example, display device) 1000 includes the semiconductor device 100. In the example shown in FIG. 12, the electronic device 1000 includes a semiconductor device 100, a first substrate 200 made of a resin film or the like, and a second substrate 300 made of glass or the like. The semiconductor device 100 is, for example, face-down mounted on the first substrate 200. Specifically, the wiring pattern formed on the first substrate 200 and the resin core bump 60 of the semiconductor device 100 are electrically connected. An insulating adhesive (not shown) (for example, NCF (Non Conductive Film) or NCP (Non Conductive Paste)) is provided between the semiconductor device 100 and the first substrate 200. Alternatively, the first substrate 200 can be omitted and the semiconductor device 100 can be mounted face down on the second substrate 300. Examples of the electronic device 1000 include a liquid crystal display, a plasma display, and an EL (Electrical Luminescence) display. FIG. 13 shows a notebook personal computer as an example of an electronic apparatus according to an embodiment of the present invention, and FIG. 14 shows a mobile phone.

（変形例）
図１５は、本発明の実施の形態の変形例に係る半導体装置の製造方法を説明する図である。本変形例では、樹脂突起１４０の形態が上述と異なる。 (Modification)
FIG. 15 is a diagram illustrating a method for manufacturing a semiconductor device according to a modification of the embodiment of the present invention. In this modification, the form of the resin protrusion 140 is different from that described above.

本変形例では、それぞれの電極パッド１６に対していずれかの樹脂突起１４０が対となるように、樹脂層のパターニング工程では互いに離間した複数の樹脂層を形成する。例えば、複数の略円柱状の樹脂層をパターニングして形成した後、キュア工程により、複数の略半球状の樹脂突起１４０を形成する。導電層５０は、例えば、いずれか１つの電極パッド１６といずれか１つの樹脂突起１４０の間を電気的に接続する。その場合、導電層５０は、１つの樹脂突起１４０の一部のみを覆うように形成してもよいし、その全部を覆うように形成してもよい。前者の場合、樹脂突起１４０の一部が露出することにより、応力が開放されるので、実装時の電気的接続部５６（導電層５０）のクラックを防止することができる。   In the present modification, a plurality of resin layers spaced apart from each other are formed in the resin layer patterning step so that any one of the resin protrusions 140 is paired with each electrode pad 16. For example, after forming a plurality of substantially cylindrical resin layers by patterning, a plurality of substantially hemispherical resin protrusions 140 are formed by a curing process. The conductive layer 50 electrically connects, for example, any one electrode pad 16 and any one resin protrusion 140. In that case, the conductive layer 50 may be formed so as to cover only a part of one resin protrusion 140 or may be formed so as to cover the whole. In the former case, since a part of the resin protrusion 140 is exposed to release the stress, it is possible to prevent cracks in the electrical connection portion 56 (conductive layer 50) during mounting.

なお、本変形例においては、樹脂突起１４０をあらかじめ個々に離間して形成するので、上述した例のように、導電層５０を形成した後の樹脂突起の部分的な除去工程を省略することができる。   In the present modification, the resin protrusions 140 are separately formed in advance, so that the step of partially removing the resin protrusions after forming the conductive layer 50 may be omitted as in the above-described example. it can.

本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。   The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same purposes and results). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

本発明の実施の形態に係る半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本実施の形態に係る半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device which concerns on this Embodiment. 本実施の形態に係る半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device which concerns on this Embodiment. 本実施の形態に係る半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device which concerns on this Embodiment. 本実施の形態に係る半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device which concerns on this Embodiment. 本実施の形態に係る半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device which concerns on this Embodiment. 本実施の形態に係る半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device which concerns on this Embodiment. 本実施の形態に係る半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device which concerns on this Embodiment. 図８のＩＸ−ＩＸ線断面図である。It is the IX-IX sectional view taken on the line of FIG. 図８のＸ−Ｘ線断面図である。It is the XX sectional view taken on the line of FIG. 本実施の形態に係る半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device which concerns on this Embodiment. 本実施の形態に係る電子機器を示す図である。It is a figure which shows the electronic device which concerns on this Embodiment. 本実施の形態に係る電子機器を示す図である。It is a figure which shows the electronic device which concerns on this Embodiment. 本実施の形態に係る電子機器を示す図である。It is a figure which shows the electronic device which concerns on this Embodiment. 本実施の形態の変形例に係る半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device which concerns on the modification of this Embodiment.

符号の説明Explanation of symbols

１０…半導体基板 １６…電極パッド １８…パッシベーション膜
３０…樹脂層 ４０…樹脂突起 ５０…導電層 １４０…樹脂突起 DESCRIPTION OF SYMBOLS 10 ... Semiconductor substrate 16 ... Electrode pad 18 ... Passivation film 30 ... Resin layer 40 ... Resin protrusion 50 ... Conductive layer 140 ... Resin protrusion

Claims (3)

（ａ）電極パッド及びパッシベーション膜を有する半導体基板の上方に樹脂層を形成する工程と、
（ｂ）前記樹脂層を該樹脂層の突起方向に外力を加えながらキュアすることにより、樹脂突起を形成する工程と、
（ｃ）前記電極パッドと電気的に接続する導電層を、前記樹脂突起の上方に至るように形成する工程と、
を含む半導体装置の製造方法。 (A) forming a resin layer above a semiconductor substrate having an electrode pad and a passivation film;
(B) forming the resin protrusion by curing the resin layer while applying an external force in the protrusion direction of the resin layer;
(C) forming a conductive layer electrically connected to the electrode pad so as to reach above the resin protrusion;
A method of manufacturing a semiconductor device including: 請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程において、
前記外力は、重力又は遠心力である半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
In the step (b),
The semiconductor device manufacturing method, wherein the external force is gravity or centrifugal force. 請求項１又は請求項２記載の半導体装置の製造方法において、
前記（ｃ）工程において、
前記導電層を形成する前に、Ａｒガスにより、前記電極パッドの表面から酸化膜を除去するとともに、前記樹脂突起の表面の炭化を進行させ、
前記導電層を形成した後に、前記導電層をマスクとして前記樹脂突起を部分的に除去する半導体装置の製造方法。 In the manufacturing method of the semiconductor device of Claim 1 or Claim 2,
In the step (c),
Before forming the conductive layer, with the Ar gas, the oxide film is removed from the surface of the electrode pad, and carbonization of the surface of the resin protrusion is advanced,
A method of manufacturing a semiconductor device, wherein after forming the conductive layer, the resin protrusion is partially removed using the conductive layer as a mask.
JP2005211251A 2005-07-21 2005-07-21 Manufacturing method of semiconductor device Withdrawn JP2007027626A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005211251A JP2007027626A (en) 2005-07-21 2005-07-21 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005211251A JP2007027626A (en) 2005-07-21 2005-07-21 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2007027626A true JP2007027626A (en) 2007-02-01

Family

ID=37787952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005211251A Withdrawn JP2007027626A (en) 2005-07-21 2005-07-21 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2007027626A (en)

Similar Documents

Publication Publication Date Title
JP4221606B2 (en) Manufacturing method of semiconductor device
US7910498B2 (en) Method for manufacturing semiconductor device
US8492896B2 (en) Semiconductor apparatus and semiconductor apparatus unit
JP2005175317A (en) Semiconductor device and its manufacturing method
US7790595B2 (en) Manufacturing method improving the reliability of a bump electrode
TWI495022B (en) Semiconductor device and method for manufacturing the same
JP2004281898A (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP4595694B2 (en) Manufacturing method of semiconductor device
JP4853609B2 (en) Manufacturing method of semiconductor device
JP2004079797A (en) Method of forming wiring using electrolytic plating
JP2007027626A (en) Manufacturing method of semiconductor device
JP2007048971A (en) Manufacturing method of semiconductor device
JP4654820B2 (en) Semiconductor device and electronic device
JP2007042735A (en) Manufacturing method of semiconductor device
JP4654821B2 (en) Semiconductor device and electronic device
JP4145902B2 (en) Semiconductor device and manufacturing method thereof
JP2004140116A (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP3726906B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP2004172163A (en) Semiconductor device and manufacturing method thereof
JP3885890B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP2004281897A (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP2005302816A (en) Semiconductor device and manufacturing method thereof
JP2005197383A (en) Manufacturing method of semiconductor device
JP2005197382A (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP2008153630A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007