JP2007180471A - Thin film transistor and manufacturing method thereof - Google Patents
Thin film transistor and manufacturing method thereof Download PDFInfo
- Publication number
- JP2007180471A JP2007180471A JP2006084855A JP2006084855A JP2007180471A JP 2007180471 A JP2007180471 A JP 2007180471A JP 2006084855 A JP2006084855 A JP 2006084855A JP 2006084855 A JP2006084855 A JP 2006084855A JP 2007180471 A JP2007180471 A JP 2007180471A
- Authority
- JP
- Japan
- Prior art keywords
- base material
- electrode
- film transistor
- thin film
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】高精細でありトランジスタ特性の良好な、フレキシブルで大面積にも対応でき量
産性のある、薄膜トランジスタおよび薄膜トランジスタの製造方法を提供することを目的
とする。
【解決手段】基材上に、少なくとも下部電極のゲート電極、上部電極のソース電極及びド
レイン電極、絶縁層のゲート絶縁層、半導体からなる活性層の半導体活性層を含む層構成
の薄膜トランジスタであって、少なくとも上部電極が前記基材とは異なる第二の基材上の
、例えば、表面に凹部、又は凸部、又は平部を有する基材の凹部、又は凸部、又は平部に
電極材料が形成された後、前記基材のゲート絶縁層上に転写されて、上部電極のソース電
極及びドレイン電極を形成したことを特徴とする薄膜トランジスタ。
【選択図】図1An object of the present invention is to provide a thin film transistor and a method for manufacturing the thin film transistor that are high definition, have good transistor characteristics, are flexible, can handle a large area, and are mass-productive.
A thin film transistor having a layer structure including a gate electrode of a lower electrode, a source electrode and a drain electrode of an upper electrode, a gate insulating layer of an insulating layer, and a semiconductor active layer of an active layer made of a semiconductor on a base material. , At least the upper electrode is on a second base material different from the base material, for example, a concave portion, a convex portion, or a flat portion of the base material having a concave portion, a convex portion, or a flat portion on the surface, and an electrode material After being formed, the thin film transistor is transferred onto the gate insulating layer of the base material to form a source electrode and a drain electrode of the upper electrode.
[Selection] Figure 1
Description
本発明は、電界効果型薄膜トランジスタ及びその製造方法に関する。 The present invention relates to a field effect thin film transistor and a method for manufacturing the same.
従来、薄膜トランジスタは、ガラス基板上に電極、絶縁層、半導体層を真空中で蒸着法
、又はスパッタ法等により成膜し、フォトリソグラフィー法等によりパターン形状に形成
し積層形成されるのが一般的であった。この製造方法は、高価な装置を必要とし、スルー
プットも悪く、さらに近年の基材の軽量化、基材のフレキシブル化の要求には対応が困難
であった。
Conventionally, a thin film transistor is generally formed by laminating an electrode, an insulating layer, and a semiconductor layer on a glass substrate by vacuum deposition or sputtering in a pattern shape by photolithography or the like. Met. This manufacturing method requires an expensive apparatus, has a low throughput, and has been difficult to meet the recent demands for weight reduction of the base material and flexibility of the base material.
これに対応するものとして、一部の製造工程では、真空工程ではないインクジェット法
や印刷法による開発が試みられている。これらの方法によれば、高価な装置は必要とせず
、スループットも満足され、さらにプラスチック等のフレキシブルかつ軽量で、連続巻き
取り工程の可能な基材を使用することも可能となる。真空工程を用いないインクジェット
法や印刷法では、これまでの金属やアモルファスシリコン等の材料は使用できないため、
新たな材料の開発が求められており、近年これらに適用可能な金属粒子分散体、導電性ポ
リマーや有機半導体材料等の開発も盛んである。
In response to this, in some manufacturing processes, attempts have been made to develop by an inkjet method or a printing method that is not a vacuum process. According to these methods, an expensive apparatus is not required, the throughput is satisfied, and a flexible and lightweight substrate such as plastic that can be continuously wound can be used. Inkjet methods and printing methods that do not use vacuum processes cannot use materials such as conventional metals and amorphous silicon.
Development of new materials is demanded, and in recent years, development of metal particle dispersions, conductive polymers, organic semiconductor materials, and the like applicable to these materials is also active.
しかし一般に、インクジェット法や印刷法では、高精細なパターニングを行うことが困
難とされており、新たな製造方法の開発が求められていた。さらに特にインクジェット法
においては、得られるパターンの膜厚が非常に薄いため、例えば導電性材料をパターニン
グした場合、所望の導電性が得られないという問題もあった(特許文献1参照)。また、より導電性の高い低抵抗の電極材料を必要とする場合は、より高温での加熱焼成が求められていた。
However, in general, it has been difficult to perform high-definition patterning by the inkjet method or the printing method, and development of a new manufacturing method has been demanded. Further, particularly in the ink jet method, since the film thickness of the pattern to be obtained is very thin, for example, when a conductive material is patterned, there is a problem that desired conductivity cannot be obtained (see Patent Document 1). In addition, when a low-resistance electrode material with higher conductivity is required, heating and baking at a higher temperature has been demanded.
以下に公知文献を記す。
本発明の課題は、高精細でありトランジスタ特性の良好な、フレキシブルで大面積にも
対応でき量産性のある、薄膜トランジスタおよび薄膜トランジスタの製造方法を提供する
ことを目的とする。
An object of the present invention is to provide a thin film transistor and a method for manufacturing the thin film transistor that are high definition, have good transistor characteristics, are flexible, can handle a large area, and are mass-productive.
本発明の請求項1に係る発明は、基材上に、少なくとも下部電極のゲート電極、上部電
極のソース電極及びドレイン電極、絶縁層のゲート絶縁層、半導体からなる活性層の半導
体活性層を含む層構成の薄膜トランジスタであって、少なくとも上部電極が前記基材とは
異なる第二の基材上で形成された後、前記基材上に転写されてなることを特徴とする薄膜
トランジスタである。
The invention according to claim 1 of the present invention includes at least a gate electrode of a lower electrode, a source electrode and a drain electrode of an upper electrode, a gate insulating layer of an insulating layer, and a semiconductor active layer of an active layer made of a semiconductor on a substrate. A thin film transistor having a layer structure, wherein at least an upper electrode is formed on a second base material different from the base material and then transferred onto the base material.
本発明の請求項2に係る発明は、前記第二の基材が、表面に凹部を有する凹版状である
ことを特徴とする請求項1記載の薄膜トランジスタである。
The invention according to claim 2 of the present invention is the thin film transistor according to claim 1, wherein the second base material has an intaglio shape having a concave portion on a surface thereof.
本発明の請求項3に係る発明は、前記第二の基材が、表面に凸部を有する凸版状である
ことを特徴とする請求項1記載の薄膜トランジスタである。
The invention according to
本発明の請求項4に係る発明は、前記第二の基材が、表面が平部を有する平版状である
ことを特徴とする請求項1記載の薄膜トランジスタである。
The invention according to
本発明の請求項5に係る発明は、前記第二の基材が、ガラスであることを特徴とする請求項1から4のいずれかに記載の薄膜トランジスタである。
The invention according to
本発明の請求項6に係る発明は、基材上に、少なくとも下部電極、上部電極、絶縁層、
半導体からなる活性層を形成する薄膜トランジスタの製造方法において、少なくとも上部
電極が請求項2に記載の第二の基材の凹部に形成された後、前記基材上に転写される工程
により、上部電極層を形成する工程を含むことを特徴とする薄膜トランジスタの製造方法
である。
The invention according to
In the method of manufacturing a thin film transistor for forming an active layer made of a semiconductor, at least the upper electrode is formed in the concave portion of the second base material according to claim 2 and then transferred onto the base material. It is a manufacturing method of the thin-film transistor characterized by including the process of forming a layer.
本発明の請求項7に係る発明は、基材上に、少なくとも下部電極、上部電極、絶縁層お
よび半導体からなる活性層を形成する薄膜トランジスタの製造方法において、少なくとも
上部電極が請求項3に記載の第二の基材の凸部に形成された後、前記基材上に転写される
工程により、上部電極層を形成する工程を含むことを特徴とする薄膜トランジスタの製造
方法である。
The invention according to
本発明の請求項8に係る発明は、基材上に、少なくとも下部電極、上部電極、絶縁層お
よび半導体からなる活性層を形成する薄膜トランジスタの製造方法において、少なくとも
上部電極が請求項4に記載の第二の基材上の一部に形成された後、前記基材上に転写され
る工程により、上部電極層を形成する工程を含むことを特徴とする薄膜トランジスタの製
造方法である。
The invention according to
本発明の請求項9に係る発明は、基材上に、少なくとも下部電極、上部電極、絶縁層および半導体からなる活性層を形成する薄膜トランジスタの製造方法において、少なくとも上部電極が請求項5に記載の第二の基材上に形成された後、加熱焼成を行い、さらに、該上部電極層上に絶縁層を形成した後、前記基材上に転写される工程により、絶縁層と上部電極層とを同時に形成する工程を含むことを特徴とする薄膜トランジスタの製造方法である。
The invention according to claim 9 of the present invention is a method of manufacturing a thin film transistor in which an active layer made of at least a lower electrode, an upper electrode, an insulating layer and a semiconductor is formed on a substrate, wherein at least the upper electrode is according to
本発明薄膜トランジスタによれば、少なくとも上部電極は、予め別の基材上で高精細な
パターンを形成して後、転写することにより形成するため、高精細であり、かつトランジ
スタ特性の良好な薄膜トランジスタを提供することができる。
According to the thin-film transistor of the present invention, at least the upper electrode is formed by forming a high-definition pattern on another substrate in advance and then transferring it, so that a thin-film transistor having high definition and good transistor characteristics can be obtained. Can be provided.
本発明の薄膜トランジスタの製造方法によれば、フレキシブルな基材を用いることによ
り、大気中でかつ巻き取り工程も可能となるため、大面積に対応でき量産性のある、薄膜
トランジスタとその製造方法を提供することができる。
According to the method for manufacturing a thin film transistor of the present invention, since a winding process can be performed in the air by using a flexible base material, a thin film transistor capable of handling a large area and being mass-produced and a method for manufacturing the same are provided. can do.
本発明の薄膜トランジスタ及びその製造方法を一実施形態に基づいて以下説明する。 A thin film transistor and a manufacturing method thereof according to the present invention will be described below based on an embodiment.
以下に本発明を実施するための最良の形態を図面により詳細に説明するが、本発明はこ
れにより限定されるものではない。
The best mode for carrying out the present invention will be described in detail below with reference to the drawings, but the present invention is not limited thereto.
図1は、本発明による薄膜トランジスタの一実施例を示す側断面図である。図1に示す
ように、薄膜トランジスタ1は、基材2上に、下部電極であるゲート電極3を設けた後、
絶縁層4、さらに上部電極であるソース電極5及びドレイン電極6が形成されており、ソ
ース電極5とドレイン電極6とを挟む間及びその上部近傍に半導体層7が設けられる。
FIG. 1 is a sectional side view showing an embodiment of a thin film transistor according to the present invention. As shown in FIG. 1, after the thin film transistor 1 is provided with a
An
図1に示す本発明に用いる基材2は、耐熱性、平坦性、強度、フレキシブル性を有する
ものが好ましく、主にプラスチック基板が好適である。例えば、ポリエチレンテレフタレ
ート、ポリエチレンナフタレート、ポリイミド、ポリプロピレン、ポリカーボネート、ポ
リアミドなどが使用可能である。フレキシブルな基材を用いることにより、大気中でかつ
巻き取る工程も可能となるため、大面積に対応でき量産性のある、薄膜トランジスタを作
製することができる。
The substrate 2 used in the present invention shown in FIG. 1 preferably has heat resistance, flatness, strength, and flexibility, and a plastic substrate is mainly suitable. For example, polyethylene terephthalate, polyethylene naphthalate, polyimide, polypropylene, polycarbonate, polyamide and the like can be used. By using a flexible substrate, a winding process can be performed in the air, so that a thin film transistor that can handle a large area and can be mass-produced can be manufactured.
基材2は、単独で用いてもよいが、場合によっては、基材の片面あるいは両面に無機材
料及び/又は有機材料による保護層を設けてもよい。保護層を設けることにより、ガスバ
リア性が付与され、水分や酸素によるトランジスタの劣化を防ぐことができる。
Although the base material 2 may be used independently, depending on the case, you may provide the protective layer by an inorganic material and / or an organic material in the single side | surface or both surfaces of a base material. By providing the protective layer, gas barrier properties are imparted, and deterioration of the transistor due to moisture or oxygen can be prevented.
基材表面に用いる保護層としては、公知の水分あるいは酸素に対しバリア性のある材料
、例えば酸化アルミニウム、酸化ケイ素などの無機薄膜や、ポリ塩化ビニルやポリ塩化ビ
ニリデンなどの有機薄膜、およびそれらの複合膜や積層膜が使用可能であるが、これらに
限定されるものではない。これらは巻き取り式コーティング、あるいは巻き取り式真空成
膜法により形成されることが好ましい。
As the protective layer used on the substrate surface, known moisture or oxygen barrier materials, such as inorganic thin films such as aluminum oxide and silicon oxide, organic thin films such as polyvinyl chloride and polyvinylidene chloride, and their A composite film or a laminated film can be used, but is not limited thereto. These are preferably formed by a winding type coating or a winding type vacuum film forming method.
ゲート電極3、ソース電極5、ドレイン電極6としては、金、銀、銅、クロム、チタン
、インジウムスズ酸化物、導電性ポリマーなどの公知の材料を適宜用いることができる。
ゲート電極3は、真空蒸着法により作製することも可能であるが、金属粒子の分散体を用
いることによるグラビア印刷やスクリーン印刷等の公知の印刷法を用いることが好ましい
。
As the
The
絶縁層4としては、公知の有機、又は無機の絶縁材料を用いることができる。例えば、
ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリプロピレン、シクロオレ
フィンポリマー、ポリアミド、ポリエーテルサルフェン、ポリメチルメタクリレート、ポ
リカーボネート、ポリアリルレートなどの有機材料や、二酸化シリコン、窒化シリコン、
酸化アルミニウムなどの無機材料が使用可能であるが、これらに限定されるものではない
。
As the
Organic materials such as polyethylene terephthalate, polyethylene naphthalate, polypropylene, cycloolefin polymer, polyamide, polyethersulfene, polymethyl methacrylate, polycarbonate, polyallylate, silicon dioxide, silicon nitride,
Inorganic materials such as aluminum oxide can be used, but are not limited thereto.
絶縁層は、スピンコート、ディップコート、スクリーン印刷、グラビア印刷、凸版印刷
、平版印刷、インクジェット法などやCVD法、ゾルゲル法などの公知の方法により形成
することができる。特に大気中でかつ巻き取り式で行うことにより、大面積に対応が可能
で、量産性のある薄膜トランジスタを得ることができる。
The insulating layer can be formed by a known method such as spin coating, dip coating, screen printing, gravure printing, letterpress printing, planographic printing, ink jet method, CVD method or sol-gel method. In particular, a thin film transistor that can be applied to a large area and can be mass-produced can be obtained by performing the winding method in the air.
半導体層7としては、公知の有機、又は無機の半導体材料を用いることができる。例え
ば、ペリレン・テトラカルボキシリック・ジアンヒドリド、ポリトリアリルアミン、ナフ
タレン・テトラカルボキシリック・ジアンヒドリド、銅フタロシアニン、フッ化銅フタロ
シアニン、テトラセン、ペンタセン、チオフェンオリゴマー、α−セクシチオフェン、レ
ジオレギュラー・ポリ(チオフェン)などの有機半導体材料や、酸化亜鉛、カドミウムセ
レナイド、インジウムガリウム系酸化物などの無機材料が使用可能であるが、これらに限
定されるものではない。
As the
半導体層は、スピンコート、ディップコート、スクリーン印刷、グラビア印刷、凸版印
刷、平版印刷、インクジェット法などや真空蒸着法などの公知の方法により形成すること
ができる。特に大気中でかつ巻き取り式で行うことにより、大面積に対応が可能で、量産
性のある薄膜トランジスタを得ることができる。
The semiconductor layer can be formed by a known method such as spin coating, dip coating, screen printing, gravure printing, letterpress printing, planographic printing, ink jet method, or vacuum deposition. In particular, a thin film transistor that can be applied to a large area and can be mass-produced can be obtained by performing the winding method in the air.
本発明では、必要に応じて、半導体層7上にさらに保護層を設けてもよい。保護層とし
ては、水分や酸素に対するバリア性のある材料が好ましく、ポリ塩化ビニル、ポリ塩化ビ
ニリデン、ポリビニルフェノール、ポリビニルアルコール、アクリル系ポリマー、エポキ
シ系ポリマーなどの公知の材料を適宜用いることができるが、これらに限定されるもので
はない。
In the present invention, a protective layer may be further provided on the
本発明では、薄膜トランジスタの上部電極層の形成精度を高精細に、かつ、トランジスタ特性を良好にする方法を発明した。以下に、具体的に説明する。 In the present invention, a method has been invented in which the formation accuracy of the upper electrode layer of the thin film transistor is made highly precise and the transistor characteristics are improved. This will be specifically described below.
図2は、本発明の第二の基材上に、上部電極層を形成した状態の一実施例を示す側断面
図である。図2に示すように、第二の基材8aの凹部にソース電極5、ドレイン電極6が
設けられている。
FIG. 2 is a side sectional view showing an embodiment in which an upper electrode layer is formed on the second substrate of the present invention. As shown in FIG. 2, the
第二の基材8aは、フォトリソグラフィー法によるパターニング、FIB等による機械
的な切削、あるいはナノインプリンティング法により凹部を形成する。特に加工精度は、
10ミクロン以下の精細度を有することが好ましく、該精度が上部電極層の位置精度、特
にソース電極5とドレイン電極6との距離を制御する。
The second substrate 8a is formed with a recess by patterning by a photolithography method, mechanical cutting by FIB or the like, or a nanoimprinting method. Especially the processing accuracy is
It is preferable to have a definition of 10 microns or less, and the accuracy controls the positional accuracy of the upper electrode layer, particularly the distance between the
図3は、本発明の第二の基材上に、上部電極層を形成した状態の別の一実施例を示す側
断面図である。図3に示すように、第二の基材8bの凸部にソース電極5、ドレイン電極
6が設けられている。
FIG. 3 is a side cross-sectional view showing another embodiment in which an upper electrode layer is formed on the second substrate of the present invention. As shown in FIG. 3, the
第二の基材8bは、フォトリソグラフィー法によるパターニング、FIB等による機械
的な切削、あるいはナノインプリンティング法により凸部を形成する。特に10ミクロン
以下の精細度を有することが好ましく、該精度が上部電極層の位置精度、特にソース電極
5とドレイン電極6との距離を制御する。
The second base material 8b forms convex portions by patterning by photolithography, mechanical cutting by FIB or the like, or nanoimprinting. In particular, it is preferable to have a definition of 10 microns or less, and the accuracy controls the positional accuracy of the upper electrode layer, particularly the distance between the
図4は、本発明の第二の基材上に、上部電極層を形成した状態の他の一実施例を示す側
断面図である。図4に示すように、第二の基材8cの表面の一部にソース電極5、ドレイ
ン電極6が設けられている。
FIG. 4 is a sectional side view showing another embodiment of the state in which the upper electrode layer is formed on the second substrate of the present invention. As shown in FIG. 4, the
第二の基材8cは、フォトマスクを用いたプラズマ処理等の方法により、平版上に親
電極材部と疎電極材部を具備する平版を形成する。前記親電極材部の位置精度が上部電極
層の位置精度、特にソース電極5とドレイン電極6との距離を制御する。
The second base material 8c forms a lithographic plate having a parent electrode material portion and a sparse electrode material portion on the lithographic plate by a method such as plasma treatment using a photomask. The positional accuracy of the parent electrode material part controls the positional accuracy of the upper electrode layer, particularly the distance between the
第二の基材8a、8b、8cとしては、一般的なプラスチック、ガラス、あるいは金属
を用いることができる。これらは、工程によって適宜選択される。一般的なプラスチック
としては、ポリメタクリレート、ポリアクリレート、ポリエチレンテレフタレート、ポリ
ジメチルシロキサン、ポリプロピレンなどが使用可能でるが、これらに限定されるもので
はない。
As the second base materials 8a, 8b, and 8c, general plastic, glass, or metal can be used. These are appropriately selected depending on the process. As general plastics, polymethacrylate, polyacrylate, polyethylene terephthalate, polydimethylsiloxane, polypropylene and the like can be used, but are not limited thereto.
次に、ソース電極5、およびドレイン電極6の形成方法について、詳細に説明する。図
2において、第二の基材8aは、凹部を有している。凹部は、フォトリソグラフィー法に
よるパターニング、FIB等による機械的な切削、あるいはナノインプリンティング法に
より形成されるが、これらに限定されるものではなく、高精度の加工が可能であれば使用
できる。特に加工精度は、10ミクロン以下の精細度を有することが好ましい。基材の凹
部に電極材料をロールコート、あるいはスプレーコート等により埋設し、ドクター等で非
凹部に付着した電極材料を除去後、絶縁層を形成した基材2と密着させ、熱、あるいは圧
力等により、電極材料を転写する。この場合、基材2と第二の基材8aが、両方平面状で
あっても、一方がロール状であってもよい。
Next, a method for forming the
また、別の様態として、第二の基材8aとしてガラスを用いた場合は、凹部に電極材料を形成した後、加熱焼成を行い、さらに絶縁層をした後に、ゲート電極を形成した基材2と密着させ、熱または圧力、または接着層を介することにより、絶縁層と電極材料を転写する。加熱焼成時の加熱温度は100℃以上がよく、より好ましくは150℃以上がよい。加熱焼成を行うことにより、電極材料の抵抗値が低下し、より導電性の高い電極材料となり、トランジスタ特性を向上させることができる。 As another aspect, when glass is used as the second base material 8a, the base material 2 on which the gate electrode is formed after the electrode material is formed in the recess, followed by heating and baking, further forming the insulating layer. And the insulating layer and the electrode material are transferred by heat or pressure, or through an adhesive layer. The heating temperature at the time of heating and baking is preferably 100 ° C. or higher, more preferably 150 ° C. or higher. By performing the heating and baking, the resistance value of the electrode material is reduced, and the electrode material has higher conductivity, and the transistor characteristics can be improved.
次に、図3において、第二の基材8bは、凸部を有している。凸部は、フォトリソグラ
フィー法によるパターニング、FIB等による機械的な切削、あるいはナノインプリンテ
ィング法により形成されるが、これらに限定されるものではなく、高精度の加工が可能で
あれば使用できる。特に10ミクロン以下の精細度を有することが好ましい。基材の凸部
に電極材料をロールコート、あるいはスプレーコート等により付着させた後、絶縁層を形
成した基材2と密着させ、圧力あるいは熱等により、電極材料を転写する。この場合、基
材2と第二の基材8bが、両方平面状であっても、一方がロール状であってもよい。
Next, in FIG. 3, the 2nd base material 8b has a convex part. The convex portion is formed by patterning by a photolithography method, mechanical cutting by FIB or the like, or a nano-imprinting method, but is not limited thereto, and can be used if high-precision processing is possible. In particular, it is preferable to have a definition of 10 microns or less. After the electrode material is attached to the convex portions of the base material by roll coating or spray coating, it is brought into close contact with the base material 2 on which the insulating layer is formed, and the electrode material is transferred by pressure or heat. In this case, both the base material 2 and the second base material 8b may be planar, or one may be roll-shaped.
また、別の様態として、第二の基材8bとしてガラスを用いた場合は、凸部に電極材料を形成した後、加熱焼成を行い、さらに絶縁層をした後に、ゲート電極を形成した基材2と密着させ、熱または圧力、または接着層を介することにより、絶縁層と電極材料を転写する。加熱焼成時の加熱温度は100℃以上がよく、より好ましくは150℃以上がよい。加熱焼成を行うことにより、電極材料の抵抗値が低下し、より導電性の高い電極材料となり、トランジスタ特性を向上させることができる。 As another embodiment, when glass is used as the second base material 8b, the base material on which the gate electrode is formed after the electrode material is formed on the convex portion, followed by heating and baking, further forming the insulating layer. The insulating layer and the electrode material are transferred by being in close contact with 2 and through heat or pressure or an adhesive layer. The heating temperature at the time of heating and baking is preferably 100 ° C. or higher, more preferably 150 ° C. or higher. By performing the heating and baking, the resistance value of the electrode material is reduced, and the electrode material has higher conductivity, and the transistor characteristics can be improved.
次に、図4において、第二の基材8cは、平版である。平版上に親電極材部と疎電極材
部を設け、親電極材部に電極材を付着させた後、絶縁層を形成した基材2と密着させ、圧
力あるいは熱等により、電極材料を転写する。この場合、基材2と第二の基材8cが、両
方平面状であっても、一方がロール状であってもよい。平版上に親電極材部と疎電極材部
を形成する方法は、マスクを用いたプラズマ処理等の公知の方法を適宜用いることができ
る。
Next, in FIG. 4, the second substrate 8c is a lithographic plate. A master electrode material portion and a sparse electrode material portion are provided on a lithographic plate, and after the electrode material is adhered to the parent electrode material portion, the electrode material is transferred by pressure or heat, etc., in close contact with the base material 2 on which the insulating layer is formed. To do. In this case, both the base material 2 and the second base material 8c may be planar, or one may be roll-shaped. As a method of forming the parent electrode material portion and the sparse electrode material portion on the lithographic plate, a known method such as plasma treatment using a mask can be appropriately used.
また、別の様態として、第二の基材8cとしてガラスを用いた場合は、親電極材部に電極材料を形成した後、加熱焼成を行い、さらに絶縁層をした後に、ゲート電極を形成した基材2と密着させ、熱または圧力、または接着層を介することにより、絶縁層と電極材料を転写する。加熱焼成時の加熱温度は100℃以上がよく、より好ましくは150℃以上がよい。加熱焼成を行うことにより、電極材料の抵抗値が低下し、より導電性の高い電極材料となり、トランジスタ特性を向上させることができる。 In another embodiment, when glass is used as the second base material 8c, an electrode material is formed on the parent electrode material portion, then heated and fired, and after further forming an insulating layer, a gate electrode is formed. The insulating layer and the electrode material are transferred by being in close contact with the substrate 2 and through heat or pressure or an adhesive layer. The heating temperature at the time of heating and baking is preferably 100 ° C. or higher, more preferably 150 ° C. or higher. By performing the heating and baking, the resistance value of the electrode material is reduced, and the electrode material has higher conductivity, and the transistor characteristics can be improved.
図2から図4に示した、ソース電極5、ドレイン電極6の形成方法によれば、電極の精
細度は、第二の基材として用いられる版の精細度で決定されるため、インクジェット法や
一般的な印刷法では困難な精細度を達成することが可能である。これにより、ソース電極
とドレイン電極間を短くすることが可能となり、トランジスタ特性が良好となる。また特
に、凹版を用いた場合は、版の深度を制御することにより、種々の導電性を得ることがで
き、トランジスタ特性を向上させることが可能となる。さらに、特に第二の基材としてガラスを用いた場合には、電極材料を形成した後に加熱焼成することが可能であるため、金属粒子分散体中の有機物が焼失すること、あるいは、金属粒子同士が焼結すること等により、電極材料の抵抗値が低下し、より導電性の高い電極材料となり、トランジスタ特性もより向上する。
According to the method for forming the
1…薄膜トランジスタ
2…基材
3…ゲート電極(下部電極)
4…絶縁層
5…ソース電極(上部電極)
6…ドレイン電極(上部電極)
7…半導体層(半導体活性層)
8a、8b、8c…第二の基材
DESCRIPTION OF SYMBOLS 1 ... Thin-film transistor 2 ...
4 ... Insulating
6 ... Drain electrode (upper electrode)
7. Semiconductor layer (semiconductor active layer)
8a, 8b, 8c ... second base material
Claims (9)
、絶縁層のゲート絶縁層、半導体からなる活性層の半導体活性層を含む層構成の薄膜トラ
ンジスタであって、少なくとも上部電極が前記基材とは異なる第二の基材上で形成された
後、前記基材上に転写されてなることを特徴とする薄膜トランジスタ。 A thin film transistor having a layer structure including at least a gate electrode of a lower electrode, a source electrode and a drain electrode of an upper electrode, a gate insulating layer of an insulating layer, and a semiconductor active layer of an active layer made of a semiconductor on a base material, Is formed on a second substrate different from the substrate and then transferred onto the substrate.
薄膜トランジスタ。 2. The thin film transistor according to claim 1, wherein the second base material has an intaglio shape having a concave portion on a surface thereof.
薄膜トランジスタ。 The thin film transistor according to claim 1, wherein the second base material has a relief pattern having a convex portion on a surface thereof.
薄膜トランジスタ。 2. The thin film transistor according to claim 1, wherein the second substrate has a planographic shape with a flat surface.
薄膜トランジスタの製造方法において、少なくとも上部電極が請求項2に記載の第二の基
材の凹部に形成された後、前記基材上に転写される工程により、上部電極層を形成する工
程を含むことを特徴とする薄膜トランジスタの製造方法。 In the method of manufacturing a thin film transistor in which at least a lower electrode, an upper electrode, an insulating layer, and an active layer made of a semiconductor are formed on a base material, at least the upper electrode is formed in the concave portion of the second base material according to claim 2. Thereafter, a method of manufacturing a thin film transistor, comprising a step of forming an upper electrode layer by a step of being transferred onto the substrate.
する薄膜トランジスタの製造方法において、少なくとも上部電極が請求項3に記載の第二
の基材の凸部に形成された後、前記基材上に転写される工程により、上部電極層を形成す
る工程を含むことを特徴とする薄膜トランジスタの製造方法。 In the method of manufacturing a thin film transistor in which at least a lower electrode, an upper electrode, an insulating layer, and an active layer made of a semiconductor are formed on a base material, at least the upper electrode is formed on the convex portion of the second base material according to claim 3. And then forming the upper electrode layer by a process of transferring onto the substrate.
する薄膜トランジスタの製造方法において、少なくとも上部電極が請求項4に記載の第二
の基材上の一部に形成された後、前記基材上に転写される工程により、上部電極層を形成
する工程を含むことを特徴とする薄膜トランジスタの製造方法。 5. In the method of manufacturing a thin film transistor, wherein at least a lower electrode, an upper electrode, an insulating layer, and an active layer made of a semiconductor are formed on a substrate, at least the upper electrode is formed on a part of the second substrate according to claim 4. And a step of forming an upper electrode layer by the step of being transferred onto the base material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006084855A JP2007180471A (en) | 2005-11-30 | 2006-03-27 | Thin film transistor and manufacturing method thereof |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005345435 | 2005-11-30 | ||
| JP2006084855A JP2007180471A (en) | 2005-11-30 | 2006-03-27 | Thin film transistor and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007180471A true JP2007180471A (en) | 2007-07-12 |
Family
ID=38305321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006084855A Pending JP2007180471A (en) | 2005-11-30 | 2006-03-27 | Thin film transistor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007180471A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101006893B1 (en) * | 2008-04-28 | 2011-01-12 | (주) 파루 | Flexible organic thin film transistor and its manufacturing method |
| CN111276613A (en) * | 2018-12-04 | 2020-06-12 | 天津大学 | Woven fibrous organic photoelectric field effect transistor and preparation method and application thereof |
-
2006
- 2006-03-27 JP JP2006084855A patent/JP2007180471A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101006893B1 (en) * | 2008-04-28 | 2011-01-12 | (주) 파루 | Flexible organic thin film transistor and its manufacturing method |
| CN111276613A (en) * | 2018-12-04 | 2020-06-12 | 天津大学 | Woven fibrous organic photoelectric field effect transistor and preparation method and application thereof |
| CN111276613B (en) * | 2018-12-04 | 2022-01-28 | 天津大学 | Woven fibrous organic photoelectric field effect transistor and preparation method and application thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9793481B2 (en) | Patterning by stamped metal resist | |
| TW573329B (en) | Planar polymer transistor | |
| US9299940B2 (en) | Carbon nanotube network thin-film transistors on flexible/stretchable substrates | |
| EP3136445B1 (en) | A method for forming apparatus comprising two dimensional material | |
| JP6897734B2 (en) | Transfer substrate | |
| KR20080073331A (en) | Method and apparatus for patterning conductive layer, and apparatus manufactured thereby | |
| JP2014501018A (en) | Method for manufacturing flexible electronic device using roll-shaped mother substrate, flexible electronic device, and flexible substrate | |
| US8413576B2 (en) | Method of fabricating a structure | |
| CN102034930A (en) | Method for producing semiconductor device | |
| CN107078164A (en) | Thin film transistor and manufacturing method thereof | |
| KR101328275B1 (en) | Chemical peel-off method of manufacturing flexible electronic device, flexible electronic device and flexible substrate | |
| US7686052B2 (en) | Lamination apparatus and laser-induced thermal imaging method using the same | |
| KR100678537B1 (en) | Micro pattern formation method using thin film transition technique | |
| JP2007201056A (en) | Thin film transistor and manufacturing method thereof | |
| WO2011058611A1 (en) | Method for manufacturing a thin film transistor | |
| JP2007180471A (en) | Thin film transistor and manufacturing method thereof | |
| JP2007073856A (en) | Formation method of conductive pattern, manufacturing method of semiconductor device, and manufacturing method of organic electroluminescent element | |
| JP2005166894A (en) | Organic thin film transistor, manufacturing method and manufacturing apparatus | |
| JP2007242836A (en) | Thin film transistor and manufacturing method thereof | |
| WO2017112932A1 (en) | Patterning and inverted deposition engineering for solution-processed electrodes and semiconducting films | |
| KR20200057389A (en) | Large area thermal assist pattern transfer printing method | |
| KR102481176B1 (en) | Manufacturing method of a flexible film formed metal patterns | |
| JP2016112800A (en) | Relief reversal offset printer and manufacturing method of printed matter using the same | |
| TW201444066A (en) | Thin film transistor array | |
| JP2018186131A (en) | Electrode pattern, forming method of electrode pattern, thin film transistor, manufacturing method of thin film transistor, and image display device |