[go: up one dir, main page]

JP2007132969A - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP2007132969A
JP2007132969A JP2005323086A JP2005323086A JP2007132969A JP 2007132969 A JP2007132969 A JP 2007132969A JP 2005323086 A JP2005323086 A JP 2005323086A JP 2005323086 A JP2005323086 A JP 2005323086A JP 2007132969 A JP2007132969 A JP 2007132969A
Authority
JP
Japan
Prior art keywords
metal film
power supply
potential
electrode
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005323086A
Other languages
Japanese (ja)
Inventor
Hirotaka Kawada
浩孝 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005323086A priority Critical patent/JP2007132969A/en
Publication of JP2007132969A publication Critical patent/JP2007132969A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】製造プロセスを煩雑化させることなく、基板上の限られた領域に静電保護回路が作り込まれた電気光学装置を提供する。
【解決手段】MIM素子411は、蓄積容量70を構成する下部電極71と同層に形成された電極71a、容量電極300と同層に形成された電源線93並びに電極71a及び電源線93によって挟持されており誘電体膜75と同層に形成された絶縁膜75aを備えて構成されている。電極71a及び電源線93の夫々は、下部電極71及び容量電極300と同一の材料を用いて同一工程でよって形成されている。したがって、蓄積容量70を形成する工程を利用して電極71a、絶縁膜75a及び電源線93を形成できるため、液晶装置1の設計を大きく変更することなく、且つ液晶装置1の製造プロセスを煩雑化させることなくMIM素子411が形成される。
【選択図】図14
An electro-optical device in which an electrostatic protection circuit is built in a limited area on a substrate without complicating the manufacturing process.
An MIM element 411 is sandwiched between an electrode 71a formed in the same layer as a lower electrode 71 constituting a storage capacitor 70, a power supply line 93 formed in the same layer as a capacitor electrode 300, and the electrode 71a and the power supply line 93. The insulating film 75a is formed in the same layer as the dielectric film 75. Each of the electrode 71a and the power supply line 93 is formed by the same process using the same material as the lower electrode 71 and the capacitor electrode 300. Therefore, since the electrode 71a, the insulating film 75a, and the power supply line 93 can be formed using the process of forming the storage capacitor 70, the manufacturing process of the liquid crystal device 1 is complicated without greatly changing the design of the liquid crystal device 1. The MIM element 411 is formed without doing so.
[Selection] Figure 14

Description

本発明は、例えば液晶装置等の電気光学装置、及び液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to a technical field of electro-optical devices such as liquid crystal devices and electronic devices such as liquid crystal projectors.

この種の電気光学装置の一例である液晶装置では、液晶等の電気光学物質が、一対の基板間に挟持されている。これら基板の一方である素子基板には、複数の画素電極が設けられる。また、これら基板の他方である対向基板には、該複数の画素電極に対向する対向電極が設けられる。更に、素子基板には、画素電極を駆動するためのデータ線駆動回路、走査線駆動回路等の周辺回路が設けられ、複数の外部回路接続端子から周辺回路へと複数の引回配線が引き回されている。このような周辺回路の劣化又は破壊の要因としては、周辺回路或いはこれを備える電気光学装置の製造工程における実装時或いは組み立て時、出荷時や貯蔵時、更には出荷後の製品使用時などにおける、温度及び湿度、機械的な衝撃の付加等に加え、特に電気光学装置の組み立て時又は運搬時に問題となる静電気放電のストレスによる破壊、或いは電気光学装置の動作時における静電破壊が挙げられる。組み立て時等に周辺回路或いは電気光学装置の周辺で静電気が発生し、これが周辺回路に接続された配線に印加されると、周辺回路が劣化又は破壊される。この結果、製造における歩留まり低下及び出荷後における装置故障を招いてしまう。   In a liquid crystal device which is an example of this type of electro-optical device, an electro-optical material such as liquid crystal is sandwiched between a pair of substrates. A plurality of pixel electrodes are provided on an element substrate which is one of these substrates. In addition, a counter substrate which is the other of these substrates is provided with a counter electrode facing the plurality of pixel electrodes. Further, the element substrate is provided with peripheral circuits such as a data line driving circuit and a scanning line driving circuit for driving the pixel electrode, and a plurality of lead wirings are routed from the plurality of external circuit connection terminals to the peripheral circuit. Has been. As a factor of such deterioration or destruction of the peripheral circuit, at the time of mounting or assembly in the manufacturing process of the peripheral circuit or the electro-optical device including the peripheral circuit, at the time of shipment or storage, and further at the time of using the product after shipment, In addition to the addition of temperature and humidity, mechanical impact, etc., breakdown due to stress of electrostatic discharge, which is a problem particularly during assembly or transportation of the electro-optical device, or electrostatic breakdown during operation of the electro-optical device can be mentioned. Static electricity is generated around the peripheral circuit or the electro-optical device at the time of assembly or the like, and when this is applied to the wiring connected to the peripheral circuit, the peripheral circuit is deteriorated or destroyed. As a result, the production yield decreases and the apparatus fails after shipment.

このような静電気による駆動回路の劣化又は破壊を防止するために、特許文献1に開示された静電保護ダイオードが用いられる場合がある。このような静電保護ダイオードを周辺回路の信号入出力に関係する信号経路に設けことによって形成された静電保護回路は、例えば周辺回路外部からクロック信号、反転クロック信号、スタートパルス等の各種信号が入力される入力端子に対して入力保護回路として設けられる。   In order to prevent such deterioration or destruction of the drive circuit due to static electricity, the electrostatic protection diode disclosed in Patent Document 1 may be used. An electrostatic protection circuit formed by providing such an electrostatic protection diode in a signal path related to signal input / output of a peripheral circuit is, for example, various signals such as a clock signal, an inverted clock signal, and a start pulse from the outside of the peripheral circuit. Is provided as an input protection circuit for an input terminal to which is input.

特開63−306663号公報JP 63-306663 A

しかしながら、特許文献1に開示された静電保護ダイオードは、半導体基板上の所定に領域に形成されたP型不純物領域及びN型拡散領域を有しているため、静電保護ダイオードを形成するプロセスが煩雑である。加えて、限られた基板上の領域に、これを作り込むための領域を確保するのが困難となる。特に小型の電気光学装置や、基板に対して画像表示領域が占める割合が大きい電気光学装置の場合には、このような領域を確保することが非常に困難となる問題点がある。例えば、MOSTFT等の半導体素子は、基板上の同一層にチャネル領域、ソース領域及びドレイン領域が形成された半導体層を有している。したがって、これら各領域を形成するために十分なサイズを有する半導体層を基板上の限られた領域に形成する必要が生じ、電気光学装置の小型化及び画像表示領域の割合を拡大する際の障害となっていた。加えて、半導体層に形成されたソース領域及びドレイン領域と素子外部とを電気的に接続するためには、例えば半導体層上に形成された絶縁膜にコンタクトホールを形成する場合もあり、電気光学装置の製造プロセスが煩雑化する問題点がある。これらの問題点は、電気光学装置の小型化及び画像表示領域が基板上に占める割合が増大するほど顕著となる。したがって、これら問題点を解決しつつ、静電気による周辺回路の電圧破壊を防止するための静電保護回路を形成することは、実践上極めて困難なものとなる。   However, since the electrostatic protection diode disclosed in Patent Document 1 has a P-type impurity region and an N-type diffusion region formed in predetermined regions on a semiconductor substrate, a process for forming the electrostatic protection diode Is complicated. In addition, it is difficult to secure a region for forming this in a limited region on the substrate. In particular, in the case of a small electro-optical device or an electro-optical device in which the ratio of the image display area to the substrate is large, there is a problem that it is very difficult to secure such an area. For example, a semiconductor element such as a MOS TFT has a semiconductor layer in which a channel region, a source region, and a drain region are formed in the same layer on a substrate. Accordingly, it is necessary to form a semiconductor layer having a sufficient size for forming each of these regions in a limited region on the substrate, which is an obstacle in reducing the size of the electro-optical device and increasing the ratio of the image display region. It was. In addition, in order to electrically connect the source region and the drain region formed in the semiconductor layer to the outside of the element, for example, a contact hole may be formed in an insulating film formed on the semiconductor layer. There is a problem that the manufacturing process of the apparatus becomes complicated. These problems become more prominent as the electro-optical device becomes smaller and the ratio of the image display area to the substrate increases. Therefore, it is practically difficult to form an electrostatic protection circuit for preventing voltage breakdown of peripheral circuits due to static electricity while solving these problems.

よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、製造プロセスを煩雑化させることなく、基板上の限られた領域に静電保護回路が作り込まれた電気光学装置及びこのような電気光学装置を具備してなる電子機器を提供することを課題とする。   Therefore, the present invention has been made in view of the above-described problems. For example, an electro-optical device in which an electrostatic protection circuit is built in a limited area on a substrate without complicating the manufacturing process, and It is an object to provide an electronic apparatus including such an electro-optical device.

本発明の第1の発明に係る電気光学装置は上記課題を解決するために、基板と、前記基板上の画素領域に形成された複数の画素部、及び前記画素領域の周辺に位置する周辺領域に形成されており且つ前記画素部を制御するための周辺回路部と、前記周辺回路部及び前記周辺回路部に入力信号を入力するための入力端子を互いに電気的に接続する信号配線と、
前記周辺回路部に電源電位を供給する電源線と、前記基板上に形成されており且つ前記信号配線に電気的に接続された第1金属膜、及び平面的にみて前記第1金属膜と重なるように前記第1金属膜と異なる層に形成されており且つ前記電源線に電気的に接続された第2金属膜、並びに前記第1金属膜及び前記第2金属膜間に介在する絶縁膜によって形成されたMIM素子からなる静電保護回路とを備える。
In order to solve the above problems, an electro-optical device according to a first aspect of the present invention includes a substrate, a plurality of pixel portions formed in a pixel region on the substrate, and a peripheral region positioned around the pixel region. A peripheral circuit portion for controlling the pixel portion, and a signal wiring for electrically connecting the peripheral circuit portion and an input terminal for inputting an input signal to the peripheral circuit portion,
A power supply line for supplying a power supply potential to the peripheral circuit portion, a first metal film formed on the substrate and electrically connected to the signal wiring, and the first metal film when viewed in plan view The second metal film is formed in a layer different from the first metal film and is electrically connected to the power line, and the insulating film interposed between the first metal film and the second metal film. And an electrostatic protection circuit made of the formed MIM element.

本発明の第1の発明に係る電気光学装置によれば、内部回路部は基板上に形成されており、画素部と、例えばデータ線駆動回路及び走査線駆動回路の画素部の駆動を制御する駆動回路等を含む周辺回路部とを含んでいる。内部回路部は、内部回路部に入力信号を入力するための信号配線に電気的に接続されており、周辺回路部は周辺回路部に電源を供給する電源線に電気的に接続されている。入力信号は、例えば内部回路部の外部から供給されるクロック信号、反転クロック信号、スタートパルス、及び画素部が備える対向電極に供給される対向電極電位信号等の各種信号であり、これら信号は入力端子及び入力端子に電気的に接続された信号配線を介して内部回路部に供給される。   According to the electro-optical device according to the first aspect of the present invention, the internal circuit unit is formed on the substrate, and controls driving of the pixel unit and, for example, the pixel unit of the data line driving circuit and the scanning line driving circuit. And a peripheral circuit section including a drive circuit and the like. The internal circuit unit is electrically connected to a signal wiring for inputting an input signal to the internal circuit unit, and the peripheral circuit unit is electrically connected to a power supply line that supplies power to the peripheral circuit unit. The input signals are, for example, various signals such as a clock signal supplied from the outside of the internal circuit unit, an inverted clock signal, a start pulse, and a counter electrode potential signal supplied to the counter electrode included in the pixel unit. The signal is supplied to the internal circuit section through a signal wiring electrically connected to the terminal and the input terminal.

本発明の第1の発明に係る電気光学装置では、MIM素子が、信号配線に印加された静電気を電源線に逃がし、内部回路部が静電気によって破壊されることを低減する。より具体的には、MIM素子は、基板上に形成されており且つ信号配線に電気的に接続された第1金属膜、及び平面的にみて第1金属膜と重なるように第1金属膜と異なる層に形成されており且つ電源線に電気的に接続された第2金属膜、並びに第1金属膜及び第2金属膜間に介在する絶縁膜によって形成されており、金属膜(Metal)、絶縁膜(Insulator)及び金属膜(Metal)からなる三層構造を有している。このような三層構造は、このままでは、コンデンサ等の容量を構成することになるが、例えばプール・フランケル効果によって規定される電流−電圧特性に基づいて、両金属膜間に生じた電位差及び、電位勾配の向きに応じて絶縁膜を挟み込む金属膜間に電流を流す電流経路を提供できる。   In the electro-optical device according to the first aspect of the present invention, the MIM element allows the static electricity applied to the signal wiring to escape to the power supply line and reduces the destruction of the internal circuit portion due to the static electricity. More specifically, the MIM element includes a first metal film formed on the substrate and electrically connected to the signal wiring, and the first metal film so as to overlap the first metal film in plan view. A second metal film formed in a different layer and electrically connected to the power line, and an insulating film interposed between the first metal film and the second metal film, a metal film (Metal), It has a three-layer structure consisting of an insulating film (Insulator) and a metal film (Metal). Such a three-layer structure constitutes a capacity of a capacitor or the like as it is, but, for example, based on a current-voltage characteristic defined by the pool-Frankel effect, a potential difference generated between both metal films, and A current path through which a current flows between the metal films sandwiching the insulating film according to the direction of the potential gradient can be provided.

ここで、プール・フランケル効果とは、金属膜間の電位差が一定以上になった場合に、その電位差及び電位勾配の向きに応じて一方向に電流が流れる効果である。より具体的には、例えば第1金属膜の電位が第2金属膜の電位に比べて一定以上の大きさである場合に、第1金属膜から絶縁膜を介して第2金属膜に電流が流れる。したがって、第1金属膜に電気的に接続された信号配線に静電気による高い電圧が印加された際には、静電気はMIM素子を介して電源線に逃がされる。これにより、入力端子を介して内部回路部に印加される静電気を抑制でき、内部回路部が静電破壊されることを低減できる。尚、MIM素子は、入力端子、信号配線及び内部回路部のレイアウトに応じて入力端子からみて電気的に内部回路部の手前に形成されていればよい。   Here, the Pool-Frankel effect is an effect in which current flows in one direction according to the potential difference and the direction of the potential gradient when the potential difference between the metal films becomes a certain level or more. More specifically, for example, when the potential of the first metal film is greater than or equal to a certain level compared to the potential of the second metal film, a current flows from the first metal film to the second metal film through the insulating film. Flowing. Therefore, when a high voltage due to static electricity is applied to the signal wiring electrically connected to the first metal film, the static electricity is released to the power supply line via the MIM element. Thereby, the static electricity applied to an internal circuit part via an input terminal can be suppressed, and it can reduce that an internal circuit part is electrostatically destroyed. Note that the MIM element may be formed in front of the internal circuit portion as viewed from the input terminal in accordance with the layout of the input terminal, signal wiring, and internal circuit portion.

ここで、MIM素子の両電極である第1金属膜及び第2金属膜間に流れる電流は、両金属膜間に生じた電位差に応じて対称である。即ち、MIM素子は、その両電極間に生じる電位差に応じて対称な電流−電圧特性を有している。ここで、“電流−電圧特性が対称である”とは、通常のダイオード素子のように順方向に電位差を生じさせた場合にのみ順方向に電流が流れ、逆方向に電位差を生じさせた場合に電流が流れないという非対称な電流−電圧特性とは相反する特性を意味する。より具体的には、MIM素子の両電極のうち一方の電極の電位に対して他方の電極の電位を高く設定し、これら電極間の電位差が一定の電圧以上になった際に、他方の電極から一方の電極に電流が流れ、且つ一方の電極及び他方の電極相互における電位の高低関係が逆になった際には、一方の電極から他方の電極に電流が流れるという電流−電圧特性を意味する。MIM素子は、これら金属膜の一方の電位を基準とした正側及び負側の夫々において、同じ大きさの電位によって規定される高電位側及び低電位側の閾値電圧を有している。したがって、MIM素子は、第1金属膜及び第2金属膜間の電位差が閾値電圧以上となった際に、電位差に応じて電流が流れる。   Here, the current flowing between the first metal film and the second metal film, which are both electrodes of the MIM element, is symmetric according to the potential difference generated between the two metal films. That is, the MIM element has a symmetric current-voltage characteristic according to the potential difference generated between the electrodes. Here, “the current-voltage characteristics are symmetric” means that a current flows in the forward direction and a potential difference is generated in the reverse direction only when a potential difference is generated in the forward direction as in a normal diode element. An asymmetric current-voltage characteristic in which no current flows in the circuit means an opposite characteristic. More specifically, when the potential of the other electrode is set higher than the potential of one electrode of both electrodes of the MIM element, and the potential difference between these electrodes becomes a certain voltage or more, the other electrode Means current-voltage characteristics in which current flows from one electrode to the other electrode and current flows from one electrode to the other when the potential relationship between one electrode and the other electrode is reversed. To do. The MIM element has a threshold voltage on the high potential side and the low potential side defined by the same potential on each of the positive side and the negative side with respect to one potential of the metal film. Therefore, in the MIM element, a current flows according to the potential difference when the potential difference between the first metal film and the second metal film becomes equal to or higher than the threshold voltage.

MIM素子の閾値電圧は、信号配線に供給される入力信号の電位より大きくなるように設定されている。したがって、通常、入力端子を介して信号配線に供給された入力信号は、電源線に逃がされることはなく内部回路部に供給される。MIM素子は、MIM素子の閾値電圧を超える電圧が印加された際にこの電圧に起因する電流を逃がす電流経路を提供する。   The threshold voltage of the MIM element is set to be larger than the potential of the input signal supplied to the signal wiring. Therefore, normally, the input signal supplied to the signal wiring via the input terminal is supplied to the internal circuit unit without being released to the power supply line. When a voltage exceeding the threshold voltage of the MIM element is applied, the MIM element provides a current path through which current caused by this voltage is released.

これにより、本発明の第1の発明に係る電気光学装置は、通常の動作を行う際には、信号配線を介して入力信号を内部回路部に供給することができ、静電気等に起因する異常な電圧が信号配線を印加された場合にのみ、MIM素子を介してこの異常な電圧に起因して生じる電流を電源線に逃がすことが可能である。MIM素子のプール・フランケル効果に基づく電流−電圧特性については、後述する実施形態でより詳細に説明する。また、本明細書中、「金属膜」とは、純粋な金属材料によって形成されている場合に限定されず、絶縁膜を挟み込むことによってプール・フランケル効果を奏するMIM素子を形成可能な材料によって形成された膜であればよい。   As a result, the electro-optical device according to the first aspect of the present invention can supply an input signal to the internal circuit section through the signal wiring when performing a normal operation, and an abnormality caused by static electricity or the like. Only when a signal voltage is applied to the signal wiring, the current generated due to the abnormal voltage can be released to the power supply line through the MIM element. The current-voltage characteristic based on the pool-Frankel effect of the MIM element will be described in more detail in an embodiment described later. Further, in this specification, the “metal film” is not limited to a case of being formed of a pure metal material, and is formed of a material capable of forming an MIM element that exhibits a pool-Frankel effect by sandwiching an insulating film. Any film may be used.

また、本発明に第1の発明に係る電気光学装置では、MIM素子を形成する第1金属膜、絶縁膜及び第2金属膜は、互いに異なる層に形成されており、且つ平面的に重なっているため、MIM素子を平面的にみて基板上の狭い領域に形成できる。より具体的には、MIM素子は、半導体層中に不純物領域及び拡散領域が平面的に広がるMOSTFT等の半導体素子に比べて平面的にみたサイズを小さくでき、基板上の狭い領域に形成される。したがって、MIM素子は、例えば小型の電気光学装置、或いは画素領域に相当する画像表示領域が基板上の領域の大部分を占める電気光学装置において、内部回路部に含まれる周辺回路部等のレイアウトに制約を設けることなく形成される。加えて、本発明の第1の発明に係る電気光学装置によれば、MOSTFT等の半導体素子のようにコンタクトホールを介して半導体層及び電極間を電気的に接続する必要がないため、電気光学装置の製造プロセスを煩雑化させることなく、静電気によって内部回路部が破壊される可能性を低減できる。   In the electro-optical device according to the first aspect of the present invention, the first metal film, the insulating film, and the second metal film forming the MIM element are formed in different layers and overlapped in a plane. Therefore, the MIM element can be formed in a narrow region on the substrate in plan view. More specifically, the MIM element can be reduced in size in plan view compared to a semiconductor element such as MOSTFT in which the impurity region and the diffusion region are spread in the semiconductor layer, and is formed in a narrow region on the substrate. . Therefore, the MIM element is used for a layout of a peripheral circuit unit included in an internal circuit unit in, for example, a small electro-optical device or an electro-optical device in which an image display region corresponding to a pixel region occupies most of the region on the substrate. It is formed without any restrictions. In addition, according to the electro-optical device according to the first aspect of the present invention, there is no need to electrically connect the semiconductor layer and the electrode via the contact hole unlike the semiconductor element such as MOSTFT. Without complicating the device manufacturing process, it is possible to reduce the possibility of internal circuit portions being destroyed by static electricity.

本発明の第1の発明に係る電気光学装置の一の態様では、前記画素部は、前記基板上に、下側電極、誘電体膜及び上側電極が順に積層されてなる蓄積容量を備え、前記第1金属膜及び前記第2金属膜の夫々は、前記下側電極及び前記上側電極の夫々を構成する金属膜と同層に形成されており、前記絶縁膜は、前記誘電体膜と同層に形成されていてもよい。   In one aspect of the electro-optical device according to the first aspect of the present invention, the pixel unit includes a storage capacitor in which a lower electrode, a dielectric film, and an upper electrode are sequentially stacked on the substrate. Each of the first metal film and the second metal film is formed in the same layer as the metal film constituting each of the lower electrode and the upper electrode, and the insulating film is the same layer as the dielectric film. It may be formed.

この態様によれば、蓄積容量を形成する下側電極、誘電体膜及び上側電極の夫々が形成される層と同層に第1金属膜、絶縁膜及び第2金属膜が形成されている。加えて、MIM素子に含まれる第1金属膜、絶縁膜及び第2金属膜は、蓄積容量に含まれる上側電極、誘電体膜及び下側電極を構成する材料を用いて同じ成膜プロセスによって形成できるため、電気光学装置の設計及び製造プロセスを大きく変更することなくMIM素子を形成できる。   According to this aspect, the first metal film, the insulating film, and the second metal film are formed in the same layer as the layer on which the lower electrode, the dielectric film, and the upper electrode that form the storage capacitor are formed. In addition, the first metal film, the insulating film, and the second metal film included in the MIM element are formed by the same film forming process using the materials constituting the upper electrode, the dielectric film, and the lower electrode included in the storage capacitor. Therefore, the MIM element can be formed without significantly changing the design and manufacturing process of the electro-optical device.

本発明の第1の発明に係る電気光学装置の他の態様では、前記第1金属膜及び前記第2金属膜の夫々は、前記信号配線及び前記電源線の夫々を構成する金属膜の一部であってもよい。   In another aspect of the electro-optical device according to the first aspect of the present invention, each of the first metal film and the second metal film is a part of a metal film constituting each of the signal wiring and the power supply line. It may be.

この態様によれば、信号配線および電源線の一部によってMIM素子を形成できるため、基板上に形成される配線等のレイアウトを複雑にすることなく、MIM素子を形成できる。尚、第1金属膜及び第2金属膜は、信号配線及び電源線の一部をそのままMIM素子の一部として兼用してもよいし、例えば、信号配線及び電源線の本線部から部分的に突出した部分によって形成されていてもよい。   According to this aspect, since the MIM element can be formed by a part of the signal wiring and the power supply line, the MIM element can be formed without complicating the layout of the wiring and the like formed on the substrate. The first metal film and the second metal film may share part of the signal wiring and the power supply line as they are as a part of the MIM element. It may be formed by a protruding portion.

本発明の第1の発明に係る電気光学装置の他の態様では、前記電源線は、前記信号配線の電位より低い電位を有する低電位電源を前記周辺回路部に供給する低電位電源線であり、前記第2金属膜は、前記低電位電源線に電気的に接続されていてもよい。   In another aspect of the electro-optical device according to the first aspect of the present invention, the power line is a low-potential power line that supplies a low-potential power having a potential lower than the potential of the signal wiring to the peripheral circuit unit. The second metal film may be electrically connected to the low potential power supply line.

この態様では、低電位電源線は、例えば信号配線より低い電位を有する低電位電源を周辺回路部に含まれるTFTのソースに供給するための電源線である。MIM素子の閾値電圧のうち高電位側の閾値電圧が、例えば低電位電源線の電位を基準として信号配線に供給される入力信号の電位より僅かに高く設定されている場合、MIM素子は、この高電位側の閾値電圧より高い電圧を有する静電気が信号配線に印加された際に第1金属膜から第2金属膜に電流を流す電流経路を提供する。また、低電位信号線の電位より低い電位を有する静電気が信号配線に印加された際には、MIM素子の閾値電圧のうち低電位側の閾値電圧より静電気の電位が低い場合に、信号配線に印加された静電気等を相殺するように第2金属膜から第1金属膜に電流を流す電流経路をMIM素子が提供する。このように、MIM素子は、信号配線に印加された静電気の電位、低電位電源線の電位及び閾値電圧の組み合わせに応じて第1金属膜から第2金属膜へ、或いは第2金属膜から第1金属膜へ双方向に電流を流すことが可能であり、信号配線に印加された静電気によって内部回路部が電圧破壊されることを低減する。   In this aspect, the low-potential power supply line is a power supply line for supplying a low-potential power supply having a lower potential than the signal wiring to the TFT source included in the peripheral circuit portion, for example. When the threshold voltage on the high potential side among the threshold voltages of the MIM element is set slightly higher than the potential of the input signal supplied to the signal wiring with reference to the potential of the low potential power supply line, for example, the MIM element Provided is a current path through which a current flows from the first metal film to the second metal film when static electricity having a voltage higher than the threshold voltage on the high potential side is applied to the signal wiring. Further, when static electricity having a potential lower than the potential of the low potential signal line is applied to the signal wiring, if the electrostatic potential is lower than the threshold voltage on the low potential side of the threshold voltage of the MIM element, the signal wiring The MIM element provides a current path through which a current flows from the second metal film to the first metal film so as to cancel applied static electricity or the like. As described above, the MIM element is changed from the first metal film to the second metal film or from the second metal film to the second metal film according to the combination of the electrostatic potential applied to the signal wiring, the potential of the low potential power supply line, and the threshold voltage. It is possible to flow a current to one metal film bidirectionally, and the voltage breakdown of the internal circuit portion due to static electricity applied to the signal wiring is reduced.

本発明の第1の発明に係る電気光学装置の他の態様では、前記電源線は、前記信号配線の電位より高い電位を有する高電位電源を前記周辺回路部に供給する高電位電源線であり、前記第2金属膜は、前記高電位電源線に電気的に接続されていてもよい。   In another aspect of the electro-optical device according to the first aspect of the present invention, the power supply line is a high potential power supply line that supplies a high potential power supply having a potential higher than the potential of the signal wiring to the peripheral circuit portion. The second metal film may be electrically connected to the high potential power line.

この態様では、高電位電源線は、例えば信号配線より高い電位を有する高電位電源を周辺回路部に含まれるTFTのドレインに供給するための電源線である。MIM素子の閾値電圧のうち高電位電源の電位を基準とした場合の低電位側の閾値電圧が、信号配線に供給される入力信号の電位より僅かに低い電位に設定されている場合、MIM素子は、この低電位側の閾値電圧より低い電位を有する静電気を逃がすように第2金属膜から第1金属膜に電流を流す電流経路を提供する。これにより、MIM素子は、信号配線に入力される入力信号より低い電位を有する静電気が信号配線に印加された場合でも、この静電気によって内部回路部が静電破壊されることを低減できる。   In this aspect, the high-potential power line is a power line for supplying a high-potential power having a higher potential than the signal wiring to the drain of the TFT included in the peripheral circuit portion, for example. When the threshold voltage on the low potential side with respect to the potential of the high potential power source among the threshold voltages of the MIM element is set to a potential slightly lower than the potential of the input signal supplied to the signal wiring, the MIM element Provides a current path through which current flows from the second metal film to the first metal film so as to release static electricity having a potential lower than the threshold voltage on the low potential side. Thereby, even when static electricity having a lower potential than the input signal input to the signal wiring is applied to the signal wiring, the MIM element can reduce electrostatic breakdown of the internal circuit portion due to the static electricity.

本発明の第2の発明に係る電気光学装置は上記課題を解決するために、基板と、前記基板上の画素領域に形成された複数の画素部、及び前記画素領域の周辺に位置する周辺領域に形成されており且つ前記画素部を制御するための周辺回路部と、前記周辺回路部及び前記周辺回路部に入力信号を入力するための入力端子を互いに電気的に接続する信号配線と、前記周辺回路部に所定の電位より高電位の電源電位を供給する高電位電源線及び前記所定の電位より低電位の電源電位を供給する低電位電源線と、前記基板上において前記信号配線に電気的に接続された第1金属膜の一部、及び平面的にみて前記一部と重なるように前記第1金属膜と異なる別層に形成されており且つ前記高電位電源線に電気的に接続された第2金属膜、並びに前記一部及び前記第2金属膜間に介在する第1絶縁膜によって形成された第1MIM素子と、前記第1金属膜の他の部分、及び平面的にみて前記他の部分と重なるように前記別層に形成されており且つ前記低電位電源線に電気的に接続された第3金属膜、並びに前記他の部分及び前記第3金属膜間に介在する第2絶縁膜によって形成された第2MIM素子と、からなる静電保護回路とを備える。   In order to solve the above problems, an electro-optical device according to a second aspect of the present invention includes a substrate, a plurality of pixel portions formed in the pixel region on the substrate, and a peripheral region located around the pixel region. A peripheral circuit unit for controlling the pixel unit, a signal wiring for electrically connecting the peripheral circuit unit and an input terminal for inputting an input signal to the peripheral circuit unit, and A high potential power supply line for supplying a power supply potential higher than a predetermined potential to the peripheral circuit portion, a low potential power supply line for supplying a power supply potential lower than the predetermined potential, and the signal wiring on the substrate. A part of the first metal film connected to the first metal film and a layer different from the first metal film so as to overlap the part in plan view and electrically connected to the high-potential power line. Second metal film and the part And the first MIM element formed by the first insulating film interposed between the second metal films, the other part of the first metal film, and the other part so as to overlap with the other part in plan view. A second MIM element formed by a third metal film formed and electrically connected to the low-potential power line, and a second insulating film interposed between the other part and the third metal film; And an electrostatic protection circuit.

本発明の第2の発明に係る電気光学装置によれば、本発明の第1の発明に係る電気光学装置と同様に、内部回路部は基板上に形成されており、画素部と、例えばデータ線駆動回路及び走査線駆動回路の画素部の駆動を制御する駆動回路等を含む周辺回路部とを含んでいる。内部回路部は、内部回路部に入力信号を入力するための信号配線に電気的に接続されており、周辺回路部は周辺回路部に電源を供給する電源線に電気的に接続されている。   According to the electro-optical device according to the second aspect of the present invention, as in the electro-optical device according to the first aspect of the present invention, the internal circuit portion is formed on the substrate, and the pixel portion and, for example, the data And a peripheral circuit portion including a drive circuit for controlling driving of the pixel portion of the line driver circuit and the scan line driver circuit. The internal circuit unit is electrically connected to a signal wiring for inputting an input signal to the internal circuit unit, and the peripheral circuit unit is electrically connected to a power supply line that supplies power to the peripheral circuit unit.

本発明の第2の発明に係る電気光学装置では、第1MIM素子及び第2MIM素子が、信号配線に印加された静電気を高電位電源線及び低電位電源線の少なくとも一方に逃がし、内部回路部が静電気によって破壊されることを低減する。より具体的には、第1MIM素子は、基板上において信号配線に電気的に接続された第1金属膜の一部、及び平面的にみて第1金属膜の一部と重なるように第1金属膜と異なる別層に形成されており且つ高電位電源線に電気的に接続された第2金属膜、並びに第1金属膜の一部及び第2金属膜間に介在する第1絶縁膜によって形成されており、第2MIM素子は、第1金属膜の他の部分、及び平面的にみて第1金属膜の他の部分と重なるように別層に形成されており且つ低電位電源線に電気的に接続された第3金属膜、並びに第1金属膜の他の部分及び第3金属膜間に介在する第2絶縁膜によって形成されている。   In the electro-optical device according to the second aspect of the present invention, the first MIM element and the second MIM element allow static electricity applied to the signal wiring to escape to at least one of the high-potential power line and the low-potential power line, and the internal circuit section Reduce damage from static electricity. More specifically, the first MIM element includes the first metal so as to overlap a part of the first metal film electrically connected to the signal wiring on the substrate and a part of the first metal film in plan view. Formed by a second metal film that is formed in a different layer from the film and is electrically connected to the high-potential power line, and a first insulating film interposed between a part of the first metal film and the second metal film The second MIM element is formed in a separate layer so as to overlap the other part of the first metal film and the other part of the first metal film in plan view, and is electrically connected to the low-potential power line. And a second insulating film interposed between the third metal film and the other part of the first metal film and the third metal film.

第1MIM素子及び第2MIM素子の夫々は、金属膜(Metal)、絶縁膜(Insulator)及び金属膜(Metal)からなる三層構造を有している。このような三層構造は、このままでは、コンデンサ等の容量を構成することになるが、本発明の第1の発明と同様にプール・フランケル効果によって規定される電流−電圧特性に基づいて、第1金属膜及び第2金属膜間に生じた電位差及び、電位勾配の向き、並びに第3金属膜及び第2金属膜間に生じた電位差及び、電位勾配の向きに応じて第1絶縁膜及び第2絶縁膜の夫々を挟み込む金属膜間に電流を流す電流経路を提供できる。   Each of the first MIM element and the second MIM element has a three-layer structure including a metal film (Metal), an insulating film (Insulator), and a metal film (Metal). Such a three-layer structure constitutes a capacity of a capacitor or the like as it is, but based on the current-voltage characteristics defined by the Pool-Frankel effect as in the first invention of the present invention, The first insulating film and the first metal film according to the potential difference between the first metal film and the second metal film and the direction of the potential gradient and the potential difference generated between the third metal film and the second metal film and the direction of the potential gradient. It is possible to provide a current path through which a current flows between the metal films sandwiching the two insulating films.

ここで、プール・フランケル効果とは、本発明の第1の発明に係る電気光学装置と同様に規定されるため、ここでは詳細な説明を省略するが、本発明の第2の発明に係る電気光学装置も上述の電気光学装置と同様に、入力端子を介して内部回路部に印加される静電気を抑制でき、内部回路部が静電破壊されることを低減できる。尚、MIM素子は、入力端子、信号配線及び内部回路部のレイアウトに応じて入力端子からみて電気的に内部回路部の手前に形成されていればよい。   Here, the Pool-Frankel effect is defined in the same manner as the electro-optical device according to the first invention of the present invention. Therefore, detailed description is omitted here, but the electric power according to the second invention of the present invention is omitted. Similarly to the electro-optical device described above, the optical device can suppress static electricity applied to the internal circuit portion via the input terminal, and can reduce the electrostatic breakdown of the internal circuit portion. Note that the MIM element may be formed in front of the internal circuit portion as viewed from the input terminal in accordance with the layout of the input terminal, signal wiring, and internal circuit portion.

本発明の第2の発明に係る電気光学装置では、例えば第1MIM素子が電流経路を提供する際の閾値電圧のうち低電位側の閾値電圧が、信号配線に供給される入力信号の電位より僅かに低い電位に設定されている。これにより、MIM素子は、この低電位側の閾値より低い電位を有する静電気が信号配線に印加された際に第2金属膜から第1金属膜に電流を流す電流経路を提供する。また、第2MIM素子が電流経路を提供する際の閾値電圧のうち高電位側の閾値が、信号配線に供給される入力信号の電位より僅かに高い電位に設定されている。これにより、第2MIM素子は、この高電位側の閾値より高い電位を有する静電気が信号配線に印加された際に第2金属膜から第3金属膜に電流を流す電流経路を提供する。   In the electro-optical device according to the second aspect of the present invention, for example, the threshold voltage on the low potential side of the threshold voltage when the first MIM element provides the current path is slightly lower than the potential of the input signal supplied to the signal wiring. Is set to a low potential. As a result, the MIM element provides a current path through which current flows from the second metal film to the first metal film when static electricity having a potential lower than the threshold on the low potential side is applied to the signal wiring. Further, the threshold on the high potential side among the threshold voltages when the second MIM element provides the current path is set to a potential slightly higher than the potential of the input signal supplied to the signal wiring. As a result, the second MIM element provides a current path through which a current flows from the second metal film to the third metal film when static electricity having a potential higher than the threshold on the high potential side is applied to the signal wiring.

したがって、第1MIM素子及び第2MIM素子を電気的に接続する第1金属膜を信号線に電気的に接続し、且つ第2金属膜及び第3金属膜の夫々を高電位電源線及び低電位電源線の夫々に電気的に接続しておくことにより、信号配線に供給される入力信号の電位より僅かに高い電位及び僅かに低い電位を有する静電気が信号配線に印加された場合でも、これら両方の電位の夫々に起因して周辺回路部に流れようとする電流を第1MIM素子及び第2MIM素子を介して、高電位電源線及び低電位電源線の少なくとも一方に逃がすことが可能である。   Therefore, the first metal film that electrically connects the first MIM element and the second MIM element is electrically connected to the signal line, and the second metal film and the third metal film are respectively connected to the high potential power line and the low potential power source. By electrically connecting to each of the lines, even when static electricity having a slightly higher potential and a slightly lower potential than the potential of the input signal supplied to the signal wiring is applied to the signal wiring, A current that tends to flow to the peripheral circuit portion due to each potential can be released to at least one of the high potential power line and the low potential power line via the first MIM element and the second MIM element.

ここで、第1MIM素子及び第2MIM素子の夫々は、一方の電極及び他方の電極間の電位差が閾値電圧以上となった際に電流が流れる。即ち、第1MIM素子及び第2MIM素子の夫々は、対称な電流−電圧特性を有している。   Here, a current flows through each of the first MIM element and the second MIM element when the potential difference between one electrode and the other electrode becomes equal to or higher than the threshold voltage. That is, each of the first MIM element and the second MIM element has a symmetric current-voltage characteristic.

したがって、電気光学装置の通常の動作時に高電位電源線及び低電位電源線の夫々から信号配線に電流を流れないようにするためには、例えば第1MIM素子の高電位側の閾値電圧を、高電位電源線の電位より高く設定し、且つ第2MIM素子の低電位側の閾値電圧を低電位電源線の電位より低く設定しておく必要がある。このような前提の下、電流−電圧特性が対称である第1MIM素子及び第2MIM素子は、入力信号の電位より高い電位を有する静電気及び低い電位を有する静電気の夫々に起因する電流の全てを高電位電源線及び低電位電源線の少なくとも一方に逃がすことが可能である。   Therefore, in order to prevent current from flowing from the high potential power supply line and the low potential power supply line to the signal wiring during normal operation of the electro-optical device, for example, the threshold voltage on the high potential side of the first MIM element is set to a high level. It is necessary to set it higher than the potential of the potential power supply line and set the threshold voltage on the low potential side of the second MIM element to be lower than the potential of the low potential power supply line. Under such a premise, the first MIM element and the second MIM element, which have symmetrical current-voltage characteristics, increase all currents caused by static electricity having a potential higher than that of the input signal and static electricity having a low potential. It is possible to escape to at least one of the potential power supply line and the low potential power supply line.

このように本発明の第2の発明に係る電気光学装置によれば、信号配線に入力される入力信号の電位の上限及び下限の夫々を超える電位を有するが印加された場合に、静電気によって流れる電流を高電位電源線及び低電位電源線の少なくとも一方に逃がすことができ、且つ通常の電気光学装置の動作時において高電位電源線及び低電位電源線の夫々から電流が信号配線に流れることを防止できる。したがって、本発明の第2の発明に係る電気光学装置によれば、電気光学装置の通常動作を維持しつつ、静電気が信号配線に印加された際に内部回路部が電圧破壊されることを低減できる。加えて、本発明の第1の発明に係る電気光学装置と同様に、電気光学装置の製造プロセスを煩雑化させることなく、簡便な製造プロセスによって信頼性に優れた電気光学装置を提供できる。   As described above, according to the electro-optical device according to the second aspect of the present invention, the electric signal having the potential exceeding the upper limit and the lower limit of the potential of the input signal input to the signal wiring flows when applied. The current can be released to at least one of the high potential power line and the low potential power line, and the current flows from the high potential power line and the low potential power line to the signal wiring during the operation of the normal electro-optical device. Can be prevented. Therefore, according to the electro-optical device according to the second aspect of the present invention, the normal operation of the electro-optical device is maintained, and the internal circuit portion is prevented from being destroyed by voltage when static electricity is applied to the signal wiring. it can. In addition, similarly to the electro-optical device according to the first aspect of the present invention, an electro-optical device excellent in reliability can be provided by a simple manufacturing process without complicating the manufacturing process of the electro-optical device.

本発明の第2の発明に係る電気光学装置の一の態様では、前記画素部は、前記基板上に、下側電極、誘電体膜及び上側電極が順に積層されてなる蓄積容量を備え、前記第1金属膜、及び前記第2金属膜、並びに前記第3金属膜は、前記下側電極及び前記上側電極の夫々を構成する金属膜と同層に形成されており、前記第1絶縁膜及び前記第2絶縁膜は、前記誘電体膜と同層に形成されていてもよい。   In one aspect of the electro-optical device according to the second aspect of the present invention, the pixel unit includes a storage capacitor in which a lower electrode, a dielectric film, and an upper electrode are sequentially stacked on the substrate, The first metal film, the second metal film, and the third metal film are formed in the same layer as a metal film that constitutes each of the lower electrode and the upper electrode, and the first insulating film and The second insulating film may be formed in the same layer as the dielectric film.

この態様によれば、蓄積容量を形成する下側電極、誘電体膜及び上側電極の夫々が形成される層と同層に第1金属膜、第2金属膜、第3金属膜、第1絶縁膜及び第2絶縁膜が形成されている。加えて、第1金属膜、第2金属膜、第3金属膜、第1絶縁膜及び第2絶縁膜は、蓄積容量に含まれる上側電極、誘電体膜及び下側電極を構成する材料を用いて同じ成膜プロセスによって形成できるため、電気光学装置の設計を大きく変更することなく、蓄積容量を形成する工程と同一の工程を利用して第1MIM素子及び第2MIM素子を形成できる。   According to this aspect, the first metal film, the second metal film, the third metal film, and the first insulation are formed in the same layer as each of the lower electrode, the dielectric film, and the upper electrode that form the storage capacitor. A film and a second insulating film are formed. In addition, the first metal film, the second metal film, the third metal film, the first insulating film, and the second insulating film use materials that constitute the upper electrode, the dielectric film, and the lower electrode included in the storage capacitor. Therefore, the first MIM element and the second MIM element can be formed using the same process as the process of forming the storage capacitor without greatly changing the design of the electro-optical device.

本発明の第2の発明に係る電気光学装置の他の態様では、前記第2金属膜及び前記第3金属膜は、前記金属膜を部分的に除去することによって形成されていてもよい。   In another aspect of the electro-optical device according to the second aspect of the present invention, the second metal film and the third metal film may be formed by partially removing the metal film.

この態様によれば、例えば、蓄積容量に含まれる上側電極又は下側電極と同層に同一工程によって金属膜を形成し、その後エッチング工程によって金属膜を部分的に除去することによって互いに分離された第2金属膜及び第3金属膜を形成できる。この態様によれば、製造プロセスを煩雑化させることなく、第1MIM素子及び第2MIM素子を基板上の狭い領域に形成できる。   According to this aspect, for example, the metal film is formed in the same layer as the upper electrode or the lower electrode included in the storage capacitor by the same process, and then separated from each other by partially removing the metal film by an etching process. A second metal film and a third metal film can be formed. According to this aspect, the first MIM element and the second MIM element can be formed in a narrow region on the substrate without complicating the manufacturing process.

本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device of the present invention.

本発明に係る電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、静電気等の外乱による不具合が発生し難い、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。   According to the electronic apparatus according to the present invention, since the electro-optical device according to the present invention described above is included, problems due to disturbances such as static electricity are unlikely to occur. Projection display device, mobile phone, electronic notebook, word processor, Various electronic devices such as a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus according to the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。   Such an operation and other advantages of the present invention will become apparent from the embodiments described below.

以下、図面を参照しながら本発明の第1及び第2の発明に係る電気光学装置、並びにそのような電気光学装置を具備してなる電子機器の実施形態を説明する。   Hereinafter, embodiments of an electro-optical device according to first and second inventions of the present invention and an electronic apparatus including such an electro-optical device will be described with reference to the drawings.

(第1実施形態)
先ず、図1乃至図14を参照しながら、本発明の第1の発明に係る電気光学装置の実施形態を説明する。本実施形態では、本発明の第1の発明に係る電気光学装置を液晶装置に適用している。
(First embodiment)
First, an embodiment of an electro-optical device according to the first invention of the present invention will be described with reference to FIGS. In this embodiment, the electro-optical device according to the first invention is applied to a liquid crystal device.

<電気光学装置の全体構成>
先ず、図1及び図2を参照して、本実施形態に係る液晶装置の全体構成について、説明する。図1は、本実施形態に係る液晶装置の構成を示す平面図であり、図2は、図1のH−H´線断面図である。
<Overall configuration of electro-optical device>
First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view showing the configuration of the liquid crystal device according to the present embodiment, and FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG.

図1及び図2において、本実施形態に係る液晶装置1では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。尚、画像表示領域10aは、本発明の「画素領域」に相当する。   1 and 2, in the liquid crystal device 1 according to the present embodiment, a TFT array substrate 10 and a counter substrate 20 are disposed to face each other. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are provided with a sealing material 52 provided in a seal region positioned around the image display region 10a. Are bonded to each other. The image display area 10a corresponds to the “pixel area” of the present invention.

図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び本発明の「入力端子」の一例である外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。また、走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。また、TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。   In FIG. 1, a light-shielding frame light-shielding film 53 that defines the frame area of the image display region 10a is provided on the counter substrate 20 side in parallel with the inside of the seal region where the sealing material 52 is disposed. In the peripheral region, the data line driving circuit 101 and the external circuit connection terminal 102 which is an example of the “input terminal” of the present invention are disposed in the TFT array substrate 10 in a region located outside the sealing region where the sealing material 52 is disposed. It is provided along one side. The sampling circuit 7 is provided so as to be covered with the frame light shielding film 53 on the inner side of the seal region along the one side. Further, the scanning line driving circuit 104 is provided so as to be covered with the frame light-shielding film 53 inside the seal region along two sides adjacent to the one side. On the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with the vertical conduction material 107 are arranged in regions facing the four corner portions of the counter substrate 20. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

TFTアレイ基板10上には、本発明の「周辺回路部」の一例を構成するデータ線駆動回路101及び走査線駆動回路104、本発明の「信号配線」の一例を含む引回配線90が形成されている。引回配線90は、外部回接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電気的に接続している。   Formed on the TFT array substrate 10 are a data line driving circuit 101 and a scanning line driving circuit 104 constituting an example of the “peripheral circuit portion” of the present invention, and a lead wiring 90 including an example of the “signal wiring” of the present invention. Has been. The lead wiring 90 electrically connects the external connection terminal 102 to the data line driving circuit 101, the scanning line driving circuit 104, the vertical conduction terminal 106, and the like.

図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFT(Thin Film Transistor)や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aが設けられている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。そして、遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して形成される。   In FIG. 2, on the TFT array substrate 10, a laminated structure in which wiring such as a pixel switching TFT (Thin Film Transistor) as a driving element, a scanning line, and a data line is formed. In the image display area 10a, a pixel electrode 9a is provided in an upper layer of wiring such as a pixel switching TFT, a scanning line, and a data line. On the other hand, a light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. A counter electrode 21 made of a transparent material such as ITO is formed on the light shielding film 23 so as to face the plurality of pixel electrodes 9a.

尚、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。   On the TFT array substrate 10, in addition to the data line driving circuit 101 and the scanning line driving circuit 104, an inspection circuit for inspecting quality, defects, etc. of the liquid crystal device during manufacturing or at the time of shipment, and an inspection pattern Etc. may be formed.

次に、図3を参照しながら液晶装置1の主要な構成を説明する。図3は、本実施形態に係る液晶装置1の要部の構成を示す図である。   Next, the main configuration of the liquid crystal device 1 will be described with reference to FIG. FIG. 3 is a diagram illustrating a configuration of a main part of the liquid crystal device 1 according to the present embodiment.

図3において、液晶装置1は、画素電極9a、走査線2、データ線3、走査線駆動回路104、データ線駆動回路101、サンプリング回路7、静電保護回路410、本発明の「入力端子」の一例である外部回路接続端子102、及び引回配線90を備えている。   3, the liquid crystal device 1 includes a pixel electrode 9a, a scanning line 2, a data line 3, a scanning line driving circuit 104, a data line driving circuit 101, a sampling circuit 7, an electrostatic protection circuit 410, and an “input terminal” of the present invention. The external circuit connection terminal 102 and the lead wiring 90 which are an example are provided.

液晶装置1は、例えば石英基板、ガラス基板或いはシリコン基板等からなるTFTアレイ基板10と対向基板20(ここでは図示せず)とが液晶層を介して対向配置され、画像表示領域10aにおいて区画配列された画素電極9aに印加する電圧を制御し、液晶層にかかる電界を画素毎に変調する構成となっている。これにより、両基板間の透過光量が制御され、画像が階調表示される。液晶装置1はTFTアクティブマトリクス駆動方式を採り、TFTアレイ基板10における画素表示領域10aには、マトリクス状に配置された複数の画素電極9aと、互いに交差して配列された複数の走査線2及びデータ線3とが形成され、画素に対応する画素部が構築されている。このような画素部は、本発明の「周辺回路部」の一例を構成するデータ線駆動回路101、走査線駆動回路104及びサンプリング回路7と共に本発明の「内部回路部」の一例を構成する。尚、ここでは図示しないが、各画素電極9aとデータ線3との間には、走査線2を介して夫々供給される走査信号に応じて導通、非導通が制御されるTFTや、画素電極9aに印加した電圧を維持するための蓄積容量が形成されている。また、画像表示領域10aの周辺領域には、データ線駆動回路101等の駆動回路が形成されている。   In the liquid crystal device 1, for example, a TFT array substrate 10 made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and a counter substrate 20 (not shown here) are arranged to face each other with a liquid crystal layer interposed therebetween, and are partitioned in an image display region 10 a. The voltage applied to the pixel electrode 9a is controlled to modulate the electric field applied to the liquid crystal layer for each pixel. Thereby, the amount of transmitted light between the two substrates is controlled, and the image is displayed in gradation. The liquid crystal device 1 employs a TFT active matrix driving method, and a pixel display region 10a in the TFT array substrate 10 includes a plurality of pixel electrodes 9a arranged in a matrix, a plurality of scanning lines 2 arranged in an intersecting manner, and A data line 3 is formed, and a pixel portion corresponding to the pixel is constructed. Such a pixel portion constitutes an example of the “internal circuit portion” of the present invention together with the data line driving circuit 101, the scanning line driving circuit 104, and the sampling circuit 7 that constitute an example of the “peripheral circuit portion” of the present invention. Although not shown here, between each pixel electrode 9a and the data line 3, a TFT or a pixel electrode whose conduction or non-conduction is controlled according to a scanning signal supplied via the scanning line 2 respectively. A storage capacitor for maintaining the voltage applied to 9a is formed. In addition, a drive circuit such as the data line drive circuit 101 is formed in the peripheral area of the image display area 10a.

引回配線90は、電源線93及び信号配線92を含んでおり、画像表示領域10aの周辺に位置する周辺領域に引き回されている。   The routing wiring 90 includes a power supply line 93 and a signal wiring 92, and is routed to a peripheral area located around the image display area 10a.

電源線93は、第1電源信号VDDYを走査線駆動回路104に供給するための高電位電源線93d及び第2電源信号VSSYを走査線駆動回路104に供給するための低電位電源線93sを含んでいる。高電位電源線93dは、後述する外部回路接続端子102から信号配線92を介して供給される各種入力信号より高い電位の電源を走査線駆動回路104に供給する。低電位電源線93sは、後述する外部回路接続端子102から信号配線92を介して供給される各種入力信号より低い接地電位を走査線駆動回路104に供給する。尚、走査線駆動回路104と同様に、データ線駆動回路101には、第1電源信号VDDX1、VDDX2、VDDX3と、第2電源信号VSSX1、VSSX2、VSSX3とが電源線93を介して供給される。   The power supply line 93 includes a high potential power supply line 93 d for supplying the first power supply signal VDDY to the scanning line driving circuit 104 and a low potential power supply line 93 s for supplying the second power supply signal VSSY to the scanning line driving circuit 104. It is out. The high-potential power supply line 93d supplies power to the scanning line driving circuit 104 with a potential higher than various input signals supplied from the external circuit connection terminal 102, which will be described later, via the signal wiring 92. The low-potential power line 93s supplies the scanning line drive circuit 104 with a ground potential lower than various input signals supplied from the external circuit connection terminal 102, which will be described later, via the signal wiring 92. Similar to the scanning line driving circuit 104, the first power supply signals VDDX 1, VDDX 2, VDDX 3 and the second power supply signals VSSX 1, VSSX 2, VSSX 3 are supplied to the data line driving circuit 101 via the power supply line 93. .

信号配線92は、基板10の端に設けられた複数の外部回路接続端子102から入力された画像信号VID、プリチャージ用選択信号NRG、イネーブル信号EMB1〜4、スタートパルスDX及びDY、クロック信号CLX及びCLY、反転クロック信号CLXB、対向電極電位信号LCCOM等の入力信号をデータ線駆動回路101、走査線駆動回路104及び画素電極9aを含む画素部に供給する。   The signal wiring 92 includes an image signal VID input from a plurality of external circuit connection terminals 102 provided at the end of the substrate 10, precharge selection signals NRG, enable signals EMB1 to EMB4, start pulses DX and DY, and a clock signal CLX. And input signals such as CLY, inverted clock signal CLXB, counter electrode potential signal LCCOM, and the like are supplied to the pixel portion including the data line driving circuit 101, the scanning line driving circuit 104, and the pixel electrode 9a.

静電保護回路410は、電源線93及び信号配線92に電気的に接続されており、基板10上における回路構成上、外部回路接続端子102からみてデータ線駆動回路101等を含む内部回路部の手前に接続されている。静電保護回路410は、後に詳細に説明するMIM素子によって外部回路接続端子102に印加された静電気を電源線93に逃がす電流経路を提供し、データ線駆動回路101等を含む内部回路部が静電破壊されることを低減する。   The electrostatic protection circuit 410 is electrically connected to the power supply line 93 and the signal wiring 92, and in the circuit configuration on the substrate 10, the internal circuit unit including the data line driving circuit 101 and the like as viewed from the external circuit connection terminal 102. Connected to the front. The electrostatic protection circuit 410 provides a current path for releasing the static electricity applied to the external circuit connection terminal 102 by the MIM element, which will be described in detail later, to the power supply line 93, and the internal circuit unit including the data line driving circuit 101 and the like is static. Reduces electrical breakdown.

データ線駆動回路101は、シフトレジスタ51、論理回路52、及び位相差補正回路108を備えている。   The data line driving circuit 101 includes a shift register 51, a logic circuit 52, and a phase difference correction circuit 108.

シフトレジスタ51は、データ線駆動回路101内に入力される所定周期のX側クロック信号CLX(及びその反転信号CLX´)、シフトレジスタスタート信号DXに基づいて、各段から転送信号Pi(i=1、・・・、n)を順次出力するように構成されている。液晶装置1の動作時において、シフトレジスタ51には、電源VDDX1及び電源より低電位の電源VSSX1が供給され、シフトレジスタ51を構成するトランジスタが駆動される。より具体的には、第1電源信号VDDX1は、シフトレジスタ51を構成するトランジスタのドレインに供給される電源であり、第2電源信号VSSX1は、シフトレジスタ51を構成するトランジスタのソースに供給される電源である。尚、後述する電源VSSX及びVSSYは、電源VDDX及びVDDYより低電位の電源である。論理回路52は、パルス幅制限手段を含み、シフトレジスタ51から順次出力される転送信号Piを、イネーブル信号ENB1〜4に基づいて整形し、それを基にして最終的にサンプリング回路駆動信号Siを出力する機能を有している。位相差補正回路108は、クロック信号CLX及び反転クロック信号CLXBの夫々を供給する信号線の途中に配置されており、クロック信号CLX(言い換えれば、正転クロック信号)と反転クロック信号CLXBとの間のタイミングの調整は適切に行う。   The shift register 51 receives the transfer signal Pi (i = i =) from each stage based on the X-side clock signal CLX (and its inverted signal CLX ′) and the shift register start signal DX inputted in the data line driving circuit 101. 1,..., N) are sequentially output. During the operation of the liquid crystal device 1, the shift register 51 is supplied with the power supply VDDX 1 and the power supply VSSX 1 having a lower potential than the power supply, and the transistors constituting the shift register 51 are driven. More specifically, the first power supply signal VDDX1 is a power supply that is supplied to the drain of the transistor that constitutes the shift register 51, and the second power supply signal VSSX1 is supplied to the source of the transistor that constitutes the shift register 51. Power supply. Note that power supplies VSSX and VSSY described later are power supplies having a lower potential than the power supplies VDDX and VDDY. The logic circuit 52 includes pulse width limiting means, which shapes the transfer signal Pi sequentially output from the shift register 51 based on the enable signals ENB1 to ENB4, and finally determines the sampling circuit drive signal Si based thereon. It has a function to output. The phase difference correction circuit 108 is disposed in the middle of a signal line that supplies each of the clock signal CLX and the inverted clock signal CLXB, and between the clock signal CLX (in other words, the normal clock signal) and the inverted clock signal CLXB. Adjust the timing appropriately.

次に、このように構成された本実施形態の液晶装置1の動作について、図3を参照しつつ説明する。   Next, the operation of the liquid crystal device 1 of the present embodiment configured as described above will be described with reference to FIG.

液晶装置1の動作時には、外部回路接続端子102にFPC等を介して接続された外部回路から外部回路接続端子102及び引回配線90を経由して、データ線駆動回路101を動作させるための、クロック信号CLX及び画像信号VID等の各種信号、並びに第1電源信号VDDX1、VDDX2、VDDX3及び第2電源信号VSSX1、VSSX2、VSSX3等の電源がデータ線駆動回路101に供給される。これと並行して、外部回路から外部回路接続端子102及び引回配線90を経由して、走査線駆動回路104を動作させるための、クロック信号等の信号と、第1電源信号VDDY及び第2電源信号VSSY等の電源が走査線駆動回路104に供給される。この際、信号配線92に含まれる所定の画像信号線を介して画像信号VIDがサンプリング回路7に供給される。他方で、信号配線92のうち上下導通端子106及び上下導通材107を介して対向電極21(図2参照)に電気的に接続された所定の配線によって、対向電極電位LCCOMが対向電極21に供給される。これらにより、データ線駆動回路101によりデータ線3を介して画像信号VIDが画素部に供給されると共に、走査線駆動回路104により走査線2を介して走査信号が画素部に供給され、画素電極9a及び対向電極21間に挟持された、液晶層50を各画素部で駆動することで、アクティブマトリクス駆動が行なわれる。   During the operation of the liquid crystal device 1, the data line driving circuit 101 is operated from the external circuit connected to the external circuit connection terminal 102 via the FPC or the like via the external circuit connection terminal 102 and the lead wiring 90. Various signals such as a clock signal CLX and an image signal VID, and power supplies such as the first power supply signals VDDX1, VDDX2, and VDDX3 and the second power supply signals VSSX1, VSSSX2, and VSSSX3 are supplied to the data line driving circuit 101. In parallel with this, a signal such as a clock signal for operating the scanning line driving circuit 104 from the external circuit via the external circuit connection terminal 102 and the lead wiring 90, the first power supply signal VDDY and the second power signal Power such as a power supply signal VSSY is supplied to the scanning line driver circuit 104. At this time, the image signal VID is supplied to the sampling circuit 7 through a predetermined image signal line included in the signal wiring 92. On the other hand, the counter electrode potential LCCOM is supplied to the counter electrode 21 by a predetermined wiring electrically connected to the counter electrode 21 (see FIG. 2) through the vertical conductive terminal 106 and the vertical conductive material 107 in the signal wiring 92. Is done. As a result, the image signal VID is supplied to the pixel portion by the data line driving circuit 101 via the data line 3, and the scanning signal is supplied to the pixel portion by the scanning line driving circuit 104 via the scanning line 2. Active matrix driving is performed by driving the liquid crystal layer 50 sandwiched between 9a and the counter electrode 21 in each pixel portion.

本実施形態では特に、外部回路接続端子102及びデータ線駆動回路101等を含む内部回路部間に静電保護回路410が電気的に接続されているため、液晶装置1の完成時や納品時、或いは液晶装置1の動作時に外部回路接続端子102を印加された静電気が静電保護回路410によって電源線93に逃がされる。従って、外部回路接続端子102に印加された静電気によって画素電極9a及び対向電極21間に直流電圧が印加されることで、両電極間に挟持される液晶層50(図2参照)が焼き付きを起こす事態及びデータ線駆動回路101等を含む内部回路部を構成するTFT等の素子が静電破壊される事態を効果的に回避できる。しかも、静電保護回路410は、後に詳細に説明するように基板10上に形成される多層構造を利用して形成されるMIM素子によって静電気を電源線93に逃がすことから、静電保護回路410を基板10上に作りこんだとしても、液晶装置1の設計を大きく変更することなく、データ線駆動回路等を含む内部回路部が静電破壊される可能性を格段に低くすることが可能である。このように静電保護回路410を作り込めば、基板や装置全体の大型化を招くことなく、しかも、静電破壊による装置の不良化を招くことはないので、実践上極めて有利である。   Particularly in the present embodiment, since the electrostatic protection circuit 410 is electrically connected between the internal circuit portions including the external circuit connection terminal 102 and the data line driving circuit 101, the liquid crystal device 1 is completed or delivered. Alternatively, static electricity applied to the external circuit connection terminal 102 during operation of the liquid crystal device 1 is released to the power supply line 93 by the electrostatic protection circuit 410. Accordingly, when a DC voltage is applied between the pixel electrode 9a and the counter electrode 21 due to static electricity applied to the external circuit connection terminal 102, the liquid crystal layer 50 (see FIG. 2) sandwiched between both electrodes is burned. It is possible to effectively avoid the situation and the situation where an element such as a TFT constituting the internal circuit unit including the data line driving circuit 101 is electrostatically destroyed. In addition, the electrostatic protection circuit 410 allows the static electricity to escape to the power supply line 93 by the MIM element formed using a multilayer structure formed on the substrate 10 as will be described in detail later. Even if it is formed on the substrate 10, the possibility of electrostatic breakdown of the internal circuit portion including the data line driving circuit and the like can be remarkably reduced without greatly changing the design of the liquid crystal device 1. is there. If the electrostatic protection circuit 410 is formed in this manner, it is extremely advantageous in practice because it does not cause an increase in the size of the substrate or the entire apparatus, and does not cause an apparatus failure due to electrostatic breakdown.

<画像表示領域の構成>
次に、図4乃至図8を参照しながら液晶装置1の画素部の構成を説明する。図4は、液晶装置の画像表示領域に形成された画素部における各種素子、配線等の等価回路図である。図5乃至図7は、TFTアレイ基板上の画素部に係る部分構成を表す平面図である。図5及び図6は、夫々、後述する積層構造のうち下層部分(図5)と上層部分(図6)に相当する。図7は、積層構造を拡大した平面図であり、図5及び図6を重ね合わせたようになっている。図8は、図5及び図6を重ね合わせた場合のA−A´断面図である。尚、図8においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
<Image display area configuration>
Next, the configuration of the pixel portion of the liquid crystal device 1 will be described with reference to FIGS. FIG. 4 is an equivalent circuit diagram of various elements and wirings in the pixel portion formed in the image display area of the liquid crystal device. 5 to 7 are plan views showing a partial configuration related to the pixel portion on the TFT array substrate. 5 and 6 correspond to a lower layer portion (FIG. 5) and an upper layer portion (FIG. 6), respectively, of a laminated structure described later. FIG. 7 is an enlarged plan view of the laminated structure, in which FIGS. 5 and 6 are superimposed. FIG. 8 is a cross-sectional view taken along line AA ′ when FIGS. 5 and 6 are overlapped. In FIG. 8, the scale of each layer / member is different for each layer / member so that each layer / member can be recognized on the drawing.

<画素部の原理的構成>
図4において、液晶装置1の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極9aと、この画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、・・・、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
<Principle configuration of pixel unit>
In FIG. 4, each of a plurality of pixels formed in a matrix that forms the image display area of the liquid crystal device 1 is formed with a pixel electrode 9 a and a TFT 30 for controlling the switching of the pixel electrode 9 a. The data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. May be.

TFT30のゲートに走査線11aが電気的に接続されており、所定のタイミングで、走査線11aにパルス的に走査信号G1、G2、・・・、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、・・・、Snを所定のタイミングで書き込む。   The scanning line 11a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 11a in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,... Supplied from the data line 6a is closed by closing the switch of the TFT 30 serving as a switching element for a certain period. Sn is written at a predetermined timing.

画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、・・・、Snは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射する。   A predetermined level of image signals S1, S2,..., Sn written in the liquid crystal as an example of the electro-optical material via the pixel electrode 9a is held for a certain period with the counter electrode formed on the counter substrate. The The liquid crystal modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The light transmittance is increased, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device as a whole.

ここで保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄積容量70の一方の電極は、画素電極9aと並列してTFT30のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量配線400に接続されている。   In order to prevent the image signal held here from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. One electrode of the storage capacitor 70 is connected to the drain of the TFT 30 in parallel with the pixel electrode 9a, and the other electrode is connected to the capacitor wiring 400 with a fixed potential so as to have a constant potential.

<画素部の具体的構成>
次に、図5から図8を参照しながら、上述の動作を実現する画素部の具体的構成を説明する。
<Specific configuration of pixel portion>
Next, a specific configuration of the pixel portion that realizes the above-described operation will be described with reference to FIGS.

図5乃至図8では、上述した画素部の各回路要素が、パターン化され、積層された導電膜としてTFTアレイ基板10上に構築されている。各回路要素は、下から順に、走査線11aを含む第1層、TFT30等を含む第2層、データ線6a等を含む第3層、蓄積容量70等を含む第4層、画素電極9a等を含む第5層からなる。また、第1層−第2層間には下地絶縁膜12、第2層−第3層間には第1層間絶縁膜41、第3層−第4層間には第2層間絶縁膜42、第4層−第5層間には第3層間絶縁膜43がそれぞれ設けられ、前述の各要素間が短絡することを防止している。尚、このうち、第1層から第3層が下層部分として図5に示され、第4層から第5層が上層部分として図6に示されている。   5 to 8, each circuit element of the pixel portion described above is structured on the TFT array substrate 10 as a patterned conductive film. Each circuit element includes, in order from the bottom, a first layer including the scanning line 11a, a second layer including the TFT 30 and the like, a third layer including the data line 6a and the like, a fourth layer including the storage capacitor 70 and the like, the pixel electrode 9a and the like. It consists of the 5th layer containing. Further, the base insulating film 12 is provided between the first layer and the second layer, the first interlayer insulating film 41 is provided between the second layer and the third layer, the second interlayer insulating film 42 is provided between the third layer and the fourth layer, and the fourth layer. A third interlayer insulating film 43 is provided between the layer and the fifth layer, respectively, to prevent a short circuit between the aforementioned elements. Of these, the first to third layers are shown in FIG. 5 as lower layer portions, and the fourth to fifth layers are shown in FIG. 6 as upper layer portions.

(第1層の構成―走査線等―)
第1層は、走査線11aで構成されている。走査線11aは、図5のX方向に沿って延びる本線部と、データ線6aが延在する図4のY方向に延びる突出部とからなる形状にパターニングされている。走査線11aは、例えば導電性ポリシリコンからなり、その他にもチタン(Ti)、クロム(Cr)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。本実施形態では特に、走査線11aは、TFT30の下層側に、チャネル領域1aに対向する領域を含むように配置されており、導電膜からなる。このため、TFTアレイ基板10における裏面反射や、液晶装置をライトバルブとして用いて複板式のプロジェクタを構築した場合に、他の液晶装置から発せられプリズム等の合成光学系を突き抜けてくる光などの、戻り光についても、走査線11aによりチャネル領域1aを下層側から遮光できる。
(Structure of the first layer-scanning lines, etc.)
The first layer is composed of scanning lines 11a. The scanning line 11a is patterned into a shape including a main line portion extending along the X direction in FIG. 5 and a protruding portion extending in the Y direction in FIG. 4 where the data line 6a extends. The scanning line 11a is made of, for example, conductive polysilicon, and at least one of refractory metals such as titanium (Ti), chromium (Cr), tungsten (W), tantalum (Ta), and molybdenum (Mo). It is possible to form a single metal containing one metal, an alloy, metal silicide, polysilicide, or a laminate thereof. In the present embodiment, in particular, the scanning line 11a is arranged on the lower layer side of the TFT 30 so as to include a region facing the channel region 1a, and is made of a conductive film. For this reason, when a double-plate projector is constructed using a back surface reflection on the TFT array substrate 10 or a liquid crystal device as a light valve, light emitted from another liquid crystal device and penetrating a synthetic optical system such as a prism is used. As for return light, the channel region 1a can be shielded from the lower layer side by the scanning line 11a.

(第2層の構成―TFT等―)
第2層は、TFT30で構成されている。TFT30は、例えばLDD(Lightly Doped Drain)構造とされ、ゲート電極3a、半導体層1a、ゲート電極3aと半導体層1aを絶縁するゲート絶縁膜を含んだ絶縁膜2を備えている。ゲート電極3aは、例えば導電性ポリシリコンで形成される。半導体層1aは、例えばポリシリコンからなり、チャネル領域1a’、低濃度ソース領域1b及び低濃度ドレイン領域1c、並びに高濃度ソース領域1d及び高濃度ドレイン領域1eからなる。尚、TFT30は、LDD構造を有することが好ましいが、低濃度ソース領域1b、低濃度ドレイン領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極3aをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。
(Second layer configuration-TFT, etc.)
The second layer is composed of the TFT 30. The TFT 30 has an LDD (Lightly Doped Drain) structure, for example, and includes a gate electrode 3a, a semiconductor layer 1a, and an insulating film 2 including a gate insulating film that insulates the gate electrode 3a from the semiconductor layer 1a. The gate electrode 3a is made of, for example, conductive polysilicon. The semiconductor layer 1a is made of, for example, polysilicon, and includes a channel region 1a ′, a low concentration source region 1b and a low concentration drain region 1c, and a high concentration source region 1d and a high concentration drain region 1e. The TFT 30 preferably has an LDD structure. However, the TFT 30 may have an offset structure in which no impurity is implanted into the low concentration source region 1b and the low concentration drain region 1c. It may be a self-aligned type in which a high concentration source region and a high concentration drain region are formed by implanting the film.

TFT30のゲート電極3aは、その一部分3bにおいて、下地絶縁膜12に形成されたコンタクトホール12cvを介して走査線11aに電気的に接続されている。下地絶縁膜12は、例えばシリコン酸化膜等からなり、第1層と第2層の層間絶縁機能の他、TFTアレイ基板10の全面に形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こすTFT30の素子特性の変化を防止する機能を有している。   The gate electrode 3a of the TFT 30 is electrically connected to the scanning line 11a through a contact hole 12cv formed in the base insulating film 12 in a part 3b thereof. The base insulating film 12 is made of, for example, a silicon oxide film, and is formed on the entire surface of the TFT array substrate 10 in addition to the interlayer insulating function between the first layer and the second layer. Has a function of preventing changes in the element characteristics of the TFT 30 caused by the above.

尚、本実施形態に係るTFT30は、トップゲート型であるが、ボトムゲート型であってもかまわない。   The TFT 30 according to the present embodiment is a top gate type, but may be a bottom gate type.

(第3層の構成―データ線等―)
第3層は、データ線6a及び中継層600で構成されている。
(3rd layer configuration-data lines, etc.)
The third layer is composed of a data line 6a and a relay layer 600.

データ線6aは、下から順にアルミニウム、窒化チタン、窒化シリコンの3層膜として形成されている。データ線6aは、TFT30のチャネル領域1a’を部分的に覆うように形成されている。このため、チャネル領域1a’に近接配置可能なデータ線6aによって、上層側からの入射光に対して、TFT30のチャネル領域1a’を遮光できる。また、データ線6aは、第1層間絶縁膜41を貫通するコンタクトホール81を介して、TFT30の高濃度ソース領域1dと電気的に接続されている。   The data line 6a is formed as a three-layer film of aluminum, titanium nitride, and silicon nitride in order from the bottom. The data line 6 a is formed so as to partially cover the channel region 1 a ′ of the TFT 30. For this reason, the channel region 1 a ′ of the TFT 30 can be shielded from incident light from the upper layer side by the data line 6 a that can be disposed close to the channel region 1 a ′. The data line 6 a is electrically connected to the high concentration source region 1 d of the TFT 30 through a contact hole 81 that penetrates the first interlayer insulating film 41.

中継層600は、データ線6aと同一膜として形成されている。中継層600とデータ線6aとは、図5に示したように、夫々が分断されるように形成されている。また、中継層600は、第1層間絶縁膜41を貫通するコンタクトホール83を介して、TFT30の高濃度ドレイン領域1eと電気的に接続されている。   The relay layer 600 is formed as the same film as the data line 6a. As shown in FIG. 5, the relay layer 600 and the data line 6a are formed so as to be separated from each other. The relay layer 600 is electrically connected to the high-concentration drain region 1 e of the TFT 30 through a contact hole 83 that penetrates the first interlayer insulating film 41.

第1層間絶縁膜41は、例えばNSG(ノンシリケートガラス)によって形成されている。その他、第1層間絶縁膜41には、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。   The first interlayer insulating film 41 is made of, for example, NSG (non-silicate glass). In addition, for the first interlayer insulating film 41, silicate glass such as PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG (boron phosphorus silicate glass), silicon nitride, silicon oxide, or the like can be used.

(第4層の構成―蓄積容量等―)
第4層は、蓄積容量70で構成されている。蓄積容量70は、容量電極300と下部電極71とが誘電体膜75を介して対向配置された構成となっている。容量電極300は、本発明の「上側電極」の一例であり、下部電極71は本発明の「下側電極」の一例である。容量電極300の延在部は、第2層間絶縁膜42を貫通するコンタクトホール84を介して、中継層600と電気的に接続されている。
(Fourth layer configuration-storage capacity, etc.)
The fourth layer includes a storage capacitor 70. The storage capacitor 70 has a configuration in which a capacitor electrode 300 and a lower electrode 71 are disposed to face each other with a dielectric film 75 interposed therebetween. The capacitor electrode 300 is an example of the “upper electrode” in the present invention, and the lower electrode 71 is an example of the “lower electrode” in the present invention. The extending portion of the capacitor electrode 300 is electrically connected to the relay layer 600 through a contact hole 84 that penetrates the second interlayer insulating film 42.

容量電極300又は下部電極71は、例えば、Al、Ti、Cr、W、Ta、Mo等の金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライドこれらを積層したものからなる。このため、データ線6a上に層間絶縁膜42を介して近接配置可能な蓄積容量70によって、上層側からの入射光に対してTFT30のチャネル領域1a’を、より一層確実に遮光できる。   The capacitor electrode 300 or the lower electrode 71 is formed by stacking, for example, a metal simple substance including at least one of metals such as Al, Ti, Cr, W, Ta, and Mo, an alloy, a metal silicide, a polysilicide, and a nitride. Consists of things. For this reason, the channel region 1 a ′ of the TFT 30 can be more reliably shielded against incident light from the upper layer by the storage capacitor 70 that can be disposed close to the data line 6 a via the interlayer insulating film 42.

加えて、図6に示すように、容量電極300は、TFTアレイ基板10上で平面的に見て、下部電極71よりも小さい領域に形成されている。即ち、下部電極71の縁付近において、誘電体膜75を介して対向する側に容量電極300が形成されていないので、縁付近における製造不良でショートが生じる可能性や、電界集中により欠陥が生じる可能性を低減できる。   In addition, as shown in FIG. 6, the capacitor electrode 300 is formed in a region smaller than the lower electrode 71 when viewed in plan on the TFT array substrate 10. That is, since the capacitor electrode 300 is not formed near the edge of the lower electrode 71 through the dielectric film 75, a short circuit may occur due to a manufacturing failure near the edge, or a defect may occur due to electric field concentration. The possibility can be reduced.

誘電体膜75は、図6に示すように、TFTアレイ基板10上で平面的に見て画素毎の開口領域の間隙に位置する非開口領域に形成されている、即ち、開口領域に殆ど形成されていない。よって、誘電体膜75が、仮に不透明な膜であっても、開口領域における透過率を低下させないで済む。従って、誘電体膜75は、透過率を考慮せず、誘電率が高いシリコン窒化膜等から形成されている。このため更に、誘電体膜75は、水分や湿気を防ぐための膜としても機能させることが可能となり、耐水性、耐湿性を高めることも可能となる。尚、誘電体膜としては、シリコン窒化膜の他、例えば、酸化ハフニュウム(HfO)、アルミナ(Al)、酸化タンタル(Ta)等の単層膜又は多層膜を用いてもよい。 As shown in FIG. 6, the dielectric film 75 is formed in a non-opening region located in the gap of the opening region for each pixel when viewed in plan on the TFT array substrate 10, that is, almost formed in the opening region. It has not been. Therefore, even if the dielectric film 75 is an opaque film, it is not necessary to reduce the transmittance in the opening region. Therefore, the dielectric film 75 is formed of a silicon nitride film or the like having a high dielectric constant without considering the transmittance. For this reason, the dielectric film 75 can also function as a film for preventing moisture and moisture, and can also improve water resistance and moisture resistance. In addition to the silicon nitride film, for example, a single layer film or a multilayer film such as hafnium oxide (HfO 2 ), alumina (Al 2 O 3 ), tantalum oxide (Ta 2 O 5 ), or the like is used as the dielectric film. Also good.

ここで、容量電極300、下部電極71及び誘電体膜75は、図3に示した静電保護回路410に含まれるMIM素子を形成する絶縁膜及びこの絶縁膜を挟持する金属膜の夫々と基板10上において同層に形成されている。したがって、容量電極300、下部電極71及び誘電体膜75を形成する材料を用いて同じ成膜プロセスによってMIM素子を形成できることによって、液晶装置1の設計を大きく変更することなく、蓄積容量を形成する工程と同一の工程を利用して簡便にMIM素子を形成できる。   Here, the capacitor electrode 300, the lower electrode 71, and the dielectric film 75 are formed of an insulating film that forms an MIM element included in the electrostatic protection circuit 410 shown in FIG. 3 and a metal film that sandwiches the insulating film and a substrate. 10 is formed in the same layer. Therefore, the MIM element can be formed by the same film formation process using the material for forming the capacitor electrode 300, the lower electrode 71, and the dielectric film 75, so that the storage capacitor can be formed without greatly changing the design of the liquid crystal device 1. An MIM element can be easily formed using the same process as the process.

第2層間絶縁膜42は、例えばNSGによって形成されている。その他、第2層間絶縁膜42には、PSG、BSG、BPSG等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第2層間絶縁膜42の表面は、化学的研磨処理(Chemical Mechanical Polishing:CMP)や研磨処理、スピンコート処理、凹への埋め込み処理等の平坦化処理がなされている。よって、下層側のこれらの要素に起因した凹凸が除去され、第2層間絶縁層42の表面は平坦化されている。このため、TFTアレイ基板10と対向基板20との間に挟みこまれた液晶層50の配向状態に乱れを生じさせる可能性を低減することができ、より高品位な表示が可能となる。尚、このような平坦化処理は、他の層間絶縁膜の表面に対して行ってもよい。   The second interlayer insulating film 42 is made of, for example, NSG. In addition, for the second interlayer insulating film 42, silicate glass such as PSG, BSG, or BPSG, silicon nitride, silicon oxide, or the like can be used. The surface of the second interlayer insulating film 42 is subjected to a planarization process such as a chemical polishing process (CMP), a polishing process, a spin coat process, or a recess embedding process. Therefore, the unevenness caused by these elements on the lower layer side is removed, and the surface of the second interlayer insulating layer 42 is flattened. For this reason, the possibility of causing disturbance in the alignment state of the liquid crystal layer 50 sandwiched between the TFT array substrate 10 and the counter substrate 20 can be reduced, and higher-quality display can be achieved. Such planarization may be performed on the surface of another interlayer insulating film.

(第5層の構成―画素電極等―)
第4層の全面には第3層間絶縁膜43が形成され、更にその上に、第5層として画素電極9aが形成されている。第3層間絶縁膜43は、例えばNSGによって形成されている。その他、第3層間絶縁膜43には、PSG、BSG、BPSG等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第3層間絶縁膜43の表面は、第2層間絶縁膜42と同様にCMP等の平坦化処理がなされている。
(Fifth layer configuration-pixel electrode, etc.)
A third interlayer insulating film 43 is formed on the entire surface of the fourth layer, and a pixel electrode 9a is formed thereon as a fifth layer. The third interlayer insulating film 43 is made of, for example, NSG. In addition, the third interlayer insulating film 43 can be made of silicate glass such as PSG, BSG, or BPSG, silicon nitride, silicon oxide, or the like. The surface of the third interlayer insulating film 43 is subjected to a planarization process such as CMP similarly to the second interlayer insulating film 42.

画素電極9a(図6中、破線9a'で輪郭が示されている)は、縦横に区画配列された画素領域の各々に配置され、その境界にデータ線6a及び走査線11aが格子状に配列するように形成されている(図5及び図6参照)。また、画素電極9aは、例えばITO(Indium Tin Oxide)等の透明導電膜からなる。   The pixel electrode 9a (indicated by the broken line 9a 'in FIG. 6) is arranged in each of the pixel areas that are partitioned and arranged vertically and horizontally, and the data lines 6a and the scanning lines 11a are arranged in a grid at the boundary. (See FIGS. 5 and 6). The pixel electrode 9a is made of a transparent conductive film such as ITO (Indium Tin Oxide).

画素電極9aは、層間絶縁膜43を貫通するコンタクトホール85を介して、容量電極300の延在部と電気的に接続されている(図8参照)。よって、画素電極9aの直ぐ下の導電膜である容量電極300の電位は、画素電位となっている。従って、液晶装置の動作時に、画素電極9aとその下層の導電膜との間の寄生容量により、画素電位が悪影響を受けることはない。   The pixel electrode 9a is electrically connected to the extending portion of the capacitor electrode 300 through a contact hole 85 that penetrates the interlayer insulating film 43 (see FIG. 8). Therefore, the potential of the capacitor electrode 300, which is the conductive film immediately below the pixel electrode 9a, is the pixel potential. Therefore, the pixel potential is not adversely affected by the parasitic capacitance between the pixel electrode 9a and the underlying conductive film during the operation of the liquid crystal device.

更に上述したように、容量電極300の延在部と中継層600と、及び、中継層600とTFT30の高濃度ドレイン領域1eとは、夫々コンタクトホール84及び83を介して、電気的に接続されている。即ち、画素電極9aとTFT30の高濃度ドレイン領域1eとは、中継層600及び容量電極300の延在部を中継して中継接続されている。従って、画素電極及びドレイン間の層間距離が長くて一つのコンタクトホールで両者間を接続するのが困難となる事態を回避できる。しかも、積層構造及び製造工程の複雑化を招かない。   Further, as described above, the extended portion of the capacitor electrode 300 and the relay layer 600 and the relay layer 600 and the high-concentration drain region 1e of the TFT 30 are electrically connected through the contact holes 84 and 83, respectively. ing. That is, the pixel electrode 9a and the high-concentration drain region 1e of the TFT 30 are relay-connected through the relay layer 600 and the extended portion of the capacitor electrode 300. Accordingly, it is possible to avoid a situation in which it is difficult to connect the pixel electrode and the drain with a single contact hole due to a long interlayer distance. In addition, the laminated structure and the manufacturing process are not complicated.

画素電極9aの上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。   An alignment film 16 that has been subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a.

以上が、TFTアレイ基板10側の画素部の構成である。   The above is the configuration of the pixel portion on the TFT array substrate 10 side.

他方、対向基板20には、その対向面の全面に対向電極21が設けられており、更にその上(図8では対向電極21の下側)に配向膜22が設けられている。対向電極21は、画素電極9aと同様、例えばITO膜等の透明導電性膜からなる。尚、対向基板20と対向電極21の間には、TFT30における光リーク電流の発生等を防止するため、少なくともTFT30と正対する領域を覆うように遮光膜23が設けられている。   On the other hand, the counter substrate 20 is provided with a counter electrode 21 on the entire surface of the counter substrate 20, and an alignment film 22 is further provided thereon (under the counter electrode 21 in FIG. 8). As with the pixel electrode 9a, the counter electrode 21 is made of a transparent conductive film such as an ITO film. A light-shielding film 23 is provided between the counter substrate 20 and the counter electrode 21 so as to cover at least a region facing the TFT 30 in order to prevent generation of light leakage current in the TFT 30.

このように構成されたTFTアレイ基板10と対向基板20の間には、液晶層50が設けられている。液晶層50は、基板10及び20の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層50は、画素電極9aと対向電極21との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜16及び配向膜22によって、所定の配向状態をとるようになっている。   A liquid crystal layer 50 is provided between the TFT array substrate 10 thus configured and the counter substrate 20. The liquid crystal layer 50 is formed by sealing liquid crystal in a space formed by sealing the peripheral portions of the substrates 10 and 20 with a sealing material. The liquid crystal layer 50 takes a predetermined alignment state by the alignment film 16 and the alignment film 22 that have been subjected to an alignment process such as a rubbing process in a state where an electric field is not applied between the pixel electrode 9 a and the counter electrode 21. It is like that.

以上に説明した画素部の構成は、図5及び図6に示すように、各画素部に共通である。前述の画像表示領域10a(図1参照)には、かかる画素部が周期的に形成されていることになる。他方、このような液晶装置では、画像表示領域10aの周囲に位置する周辺領域に、図1及び図2を参照して説明したように、走査線駆動回路104及びデータ線駆動回路101等の駆動回路が形成されている。   The configuration of the pixel portion described above is common to each pixel portion as shown in FIGS. Such pixel portions are periodically formed in the image display region 10a (see FIG. 1). On the other hand, in such a liquid crystal device, as described with reference to FIGS. 1 and 2, the scanning line driving circuit 104, the data line driving circuit 101, and the like are driven in the peripheral area located around the image display area 10a. A circuit is formed.

<静電保護回路の構成>
次に、図9乃至図14を参照しながら、図3に示した静電保護回路410の構成を説明する。
<Configuration of electrostatic protection circuit>
Next, the configuration of the electrostatic protection circuit 410 shown in FIG. 3 will be described with reference to FIGS. 9 to 14.

<MIM素子の動作原理>
先ず、図9乃至図11を参照しながら静電保護回路410が備えるMIM素子の動作原理を説明する。図9は、端子a1及びa2を有するPNダイオード200、並びに端子b1及びb2を有するMIM素子300の回路図である。図10(a)は、PNダイオードの電流−電圧特性を示す特性図であり、図10(b)は、MIM素子の電流−電圧特性を示す特性図である。
<Operational principle of MIM element>
First, the operation principle of the MIM element included in the electrostatic protection circuit 410 will be described with reference to FIGS. 9 to 11. FIG. 9 is a circuit diagram of a PN diode 200 having terminals a1 and a2 and an MIM element 300 having terminals b1 and b2. FIG. 10A is a characteristic diagram showing the current-voltage characteristics of the PN diode, and FIG. 10B is a characteristic chart showing the current-voltage characteristics of the MIM element.

図9(a)において、端子a2の電位を基準として端子a1の電位がより高くなる(即ち、図10(a)においてPNダイオード200に順方向に電圧が印加される場合)と、PNダイオード200は、端子a1から端子a2に向かう順方向に電流を流す。他方、端子a1を基準として端子A2の電位が高くなると(即ち、図10(a)においてPNダイオード200に逆方向に電圧が印加される場合)、ダイオード200には電流が流れない。したがって、PNダイオード200は、図10(a)に示すように順方向(一方向)にのみ電流を流すことができる非対称な電流−電圧特性を有する素子である。   9A, when the potential of the terminal a1 becomes higher with respect to the potential of the terminal a2 (that is, when a voltage is applied in the forward direction to the PN diode 200 in FIG. 10A), the PN diode 200 Causes a current to flow in the forward direction from the terminal a1 to the terminal a2. On the other hand, when the potential of the terminal A2 becomes higher with respect to the terminal a1 (that is, when a voltage is applied to the PN diode 200 in the reverse direction in FIG. 10A), no current flows through the diode 200. Therefore, the PN diode 200 is an element having an asymmetric current-voltage characteristic that allows a current to flow only in the forward direction (one direction) as shown in FIG.

一方、図9(b)及び図10(b)において、MIM素子300は、端子b2の電位を基準として端子b1及びb2間の電位差が一定の閾値電圧Vth以上になった場合に電流を流す素子である。より具体的には、図10(b)において、端子b2を基準として端子b1の電位が正側の閾値電圧Vth+以上の電位になった場合に端子b1から端子b2に向かって電流が流れる。他方、端子b2を基準として端子b1の電位が負側の閾値電圧Vth−以下の電位になった場合には、端子b2から端子b1に向かって電流が流れる。したがって、MIM素子300は、PNダイオード200と異なり、端子b1及びb2間の双方向に向かって電流を流すことができる対称な電流−電圧特性を有する素子である。加えて、MIM素子300は、両電極間に印加される電圧が一定の閾値電圧以上になった場合にのみ電流を流すことができ、正負の閾値電圧の範囲内の電圧が両電極間に印加された状態では電流が流れない特性を有している。   On the other hand, in FIG. 9B and FIG. 10B, the MIM element 300 is an element that allows a current to flow when the potential difference between the terminals b1 and b2 becomes a certain threshold voltage Vth or more with reference to the potential of the terminal b2. It is. More specifically, in FIG. 10B, when the potential of the terminal b1 becomes equal to or higher than the positive threshold voltage Vth + with respect to the terminal b2, a current flows from the terminal b1 to the terminal b2. On the other hand, when the potential of the terminal b1 becomes equal to or lower than the negative threshold voltage Vth− with respect to the terminal b2, a current flows from the terminal b2 toward the terminal b1. Therefore, unlike the PN diode 200, the MIM element 300 is an element having a symmetrical current-voltage characteristic that allows current to flow in both directions between the terminals b1 and b2. In addition, the MIM element 300 can pass a current only when the voltage applied between both electrodes exceeds a certain threshold voltage, and a voltage within the range of positive and negative threshold voltages is applied between both electrodes. In such a state, current does not flow.

このようなMIM素子300の電流−電圧特性は、図11を参照しながら説明するプール・フランケル効果によって説明される。図11は、MIM素子の端子及び絶縁膜の接合界面付近のエネルギーバンド構造を模式的に示した図である。尚、MIM素子は金属材料で形成された一対の電極と、これら電極間に絶縁膜を挟持された絶縁膜を備えた三層構造を有している。   Such a current-voltage characteristic of the MIM element 300 is explained by a pool-Frankel effect described with reference to FIG. FIG. 11 is a diagram schematically showing an energy band structure near the junction interface between the terminal of the MIM element and the insulating film. The MIM element has a three-layer structure including a pair of electrodes formed of a metal material and an insulating film having an insulating film sandwiched between these electrodes.

図11において、MIM素子の端子及び絶縁膜の接合界面付近では、バンドギャップのセンターにある真性フェルミ準位Eiより僅かに低いトラップ準位が存在する。一対の電極間に一定値以上の強電界が印加された状態において、このトラップ準位に捕獲されたホールh+の正電荷に基づくクーロン力に生じるクーロンウェルによって、導電帯Ecのエネルギー準位に部分的に低いエネルギー準位が形成され、導電帯Ecの電子e−に対するポテンシャルが下がる。これにより、金属(metal)−絶縁膜(Insulator)−金属(Metal)のからなる3層構造を有するMIM素子に電流が流れる。   In FIG. 11, there is a trap level slightly lower than the intrinsic Fermi level Ei at the center of the band gap near the junction interface between the terminal of the MIM element and the insulating film. In a state in which a strong electric field of a certain value or more is applied between the pair of electrodes, the energy level of the conduction band Ec is partially increased by the Coulomb well generated in the Coulomb force based on the positive charge of the hole h + trapped in the trap level. A low energy level is formed, and the potential of the conduction band Ec with respect to the electron e- is lowered. As a result, a current flows through the MIM element having a three-layer structure including a metal, an insulating film, and a metal.

尚、両電極間に電圧Vを印加した際にプール・フランケル効果によってMIM素子に流れる電流Iの関係は一般的に式(1)で示される。   Note that the relationship of the current I flowing through the MIM element due to the Pool-Frankel effect when the voltage V is applied between both electrodes is generally expressed by the following equation (1).

Figure 2007132969
Figure 2007132969

以下で詳細に説明するように、本実施形態では、このようなMIM素子の電流−電圧特性を応用することによって静電保護回路410を構成している。   As will be described in detail below, in the present embodiment, the electrostatic protection circuit 410 is configured by applying such current-voltage characteristics of the MIM element.

<静電保護回路の原理的構成>
図12を参照しながら、静電保護回路410の原理的構成を説明する。図12は、静電保護回路410及び信号配線92、並びに電源線93の電気的な接続構成の要部を示した回路図である。尚、本実施形態では、MIM素子を一素子のみ備えた静電保護回路を例に挙げるが、静電保護回路410は複数のMIM素子を備えていてもよいことは言うまでもない。また、本実施形態では、信号配線92として画像信号VIDをデータ線駆動回路101に供給する配線信号を例に挙げるが、MIM素子411が接続される信号配線92は、プリチャージ用選択信号NRG、イネーブル信号EMB1〜4、スタートパルスDX及びDY、クロック信号CLX及びCLY、反転クロック信号CLXB、対向電極電位信号LCCOM等の入力信号の何れかを供給するための信号配線であればよい。加えて、MIM素子411に接続される電源線93は、低電位電源を供給するための電源線93s及び高電位電源93dの何れかの電源を供給するための電源線であればよい。より具体的には、MIM素子411に接続された電源線93sは、第2電源信号VSSX1、VSSX2、VSSX3及びVSSYのうち何れかの電源信号を供給するための電源線であればよく、MIM素子411に接続された電源線93dは、第1電源信号VDDX1、VDDX2、VDDX3及びVDDYのうち何れかの電源信号を供給するための電源線であればよい。
<Principle configuration of electrostatic protection circuit>
The principle configuration of the electrostatic protection circuit 410 will be described with reference to FIG. FIG. 12 is a circuit diagram showing the main part of the electrical connection configuration of the electrostatic protection circuit 410, the signal wiring 92, and the power supply line 93. In the present embodiment, an electrostatic protection circuit including only one MIM element is taken as an example, but it goes without saying that the electrostatic protection circuit 410 may include a plurality of MIM elements. In the present embodiment, a wiring signal for supplying the image signal VID to the data line driving circuit 101 is taken as an example of the signal wiring 92. However, the signal wiring 92 to which the MIM element 411 is connected includes the precharging selection signal NRG, Any signal wiring may be used for supplying any one of the input signals such as the enable signals EMB1 to EMB4, the start pulses DX and DY, the clock signals CLX and CLY, the inverted clock signal CLXB, and the counter electrode potential signal LCCOM. In addition, the power supply line 93 connected to the MIM element 411 may be a power supply line for supplying any one of the power supply line 93 s for supplying the low potential power supply and the high potential power supply 93 d. More specifically, the power supply line 93s connected to the MIM element 411 may be a power supply line for supplying any one of the second power supply signals VSSX1, VSSX2, VSSSX3, and VSSY. The power supply line 93d connected to 411 may be a power supply line for supplying any one of the first power supply signals VDDX1, VDDX2, VDDX3, and VDDY.

尚、本実施形態では、先ずMIM素子411に電源線93sが接続されている場合を説明し、その後MIM素子411に電源線93dが接続されている場合を説明する。   In the present embodiment, the case where the power line 93s is connected to the MIM element 411 will be described first, and then the case where the power line 93d is connected to the MIM element 411 will be described.

先ず、MIM素子411に電源線93sが接続されている場合を説明する。図12において、静電保護回路410は、MIM素子411を有しており、MIM素子411の両電極の夫々は、低電位電源線93s及び信号配線92の夫々と接続点A及びBを介して電気的に接続されている。   First, the case where the power supply line 93s is connected to the MIM element 411 will be described. In FIG. 12, the electrostatic protection circuit 410 has an MIM element 411, and both electrodes of the MIM element 411 are connected to the low-potential power line 93s and the signal wiring 92 through connection points A and B, respectively. Electrically connected.

MIM素子411は、プール・フランケル効果によって規定される電流−電圧特性に基づいて、信号配線92に印加された静電気を電源線93sに逃がす電気経路を提供する。より具体的には、MIM素子411の正側の閾値電圧Vth+及び負側の閾値電圧Vth−は、これら閾値電圧で規定される電位の範囲内に接続点Aの電位及び画像信号VID等の入力信号の電位が含まれるように設定されており、液晶装置1の通常の動作時にはMIM素子411に電流が流れない。   The MIM element 411 provides an electrical path for releasing the static electricity applied to the signal wiring 92 to the power supply line 93s based on the current-voltage characteristic defined by the pool-Frankel effect. More specifically, the positive threshold voltage Vth + and the negative threshold voltage Vth− of the MIM element 411 are input to the potential of the connection point A, the image signal VID, and the like within the range of potentials defined by these threshold voltages. The potential of the signal is set to be included, and no current flows through the MIM element 411 during the normal operation of the liquid crystal device 1.

次に、信号配線92に静電気が印加された場合を説明する。外部回路接続端子102を介して信号配線92に印加された静電気の電位が正側の閾値電圧Vth+より高い場合に、MIM素子411は静電気を逃がすように信号配線92から電源線93sに電流を流す。これにより、データ線駆動回路101等で構成される内部回路部が、静電気によって静電破壊される可能性を低減できる。但し、MIM素子411は、その対称な電流−電圧特性及び液晶装置1の通常の動作時にMIM素子411に電流が流れないようにするために、信号配線92に負の電位を有する静電気が印加された場合には、負の静電気を電源線93sに逃がすための電流が流れ難い構成となっている。   Next, a case where static electricity is applied to the signal wiring 92 will be described. When the electrostatic potential applied to the signal wiring 92 via the external circuit connection terminal 102 is higher than the positive threshold voltage Vth +, the MIM element 411 causes a current to flow from the signal wiring 92 to the power supply line 93s so as to release the static electricity. . Thereby, it is possible to reduce the possibility that the internal circuit unit configured by the data line driving circuit 101 and the like is electrostatically damaged by static electricity. However, in the MIM element 411, static electricity having a negative potential is applied to the signal wiring 92 in order to prevent current from flowing through the MIM element 411 during the normal operation of the liquid crystal device 1 due to its symmetrical current-voltage characteristics. In such a case, it is difficult for a current to flow to the power supply line 93s to flow negative static electricity.

次に、MIM素子411に電源線93dが接続されている場合を説明する。図12において、MIM素子411は、プール・フランケル効果によって規定される電流−電圧特性に基づいて、信号配線92に印加された静電気を電源線93dに逃がす電気経路を提供する。より具体的には、MIM素子411の正側の閾値電圧Vth+及び負側の閾値電圧Vth−は、これら閾値電圧で規定される電位の範囲内に接続点Aの電位及び画像信号VID等の入力信号の電位が含まれるように設定されており、液晶装置1の通常の動作時にはMIM素子411に電流が流れない。   Next, the case where the power supply line 93d is connected to the MIM element 411 will be described. In FIG. 12, the MIM element 411 provides an electric path for releasing static electricity applied to the signal wiring 92 to the power supply line 93d based on a current-voltage characteristic defined by the pool-Frankel effect. More specifically, the positive threshold voltage Vth + and the negative threshold voltage Vth− of the MIM element 411 are input to the potential of the connection point A, the image signal VID, and the like within the range of potentials defined by these threshold voltages. The potential of the signal is set to be included, and no current flows through the MIM element 411 during the normal operation of the liquid crystal device 1.

次に、信号配線92に静電気が印加された場合を説明する。外部回路接続端子102を介して信号配線92に印加された静電気の電位が負側の閾値電圧Vth−より低い場合に、MIM素子411は静電気を逃がすように電源線93dから信号配線92に電流を流す。これにより、データ線駆動回路101等で構成される内部回路部が、静電気によって静電破壊される可能性を低減できる。但し、MIM素子411は、その対称な電流−電圧特性及び液晶装置1の通常の動作時にMIM素子411に電流が流れないようにするために、信号配線92に正側の電位を有する静電気が印加された場合には、正側の静電気を電源線93dに逃がすための電流が流れ難い構成となっている。   Next, a case where static electricity is applied to the signal wiring 92 will be described. When the electrostatic potential applied to the signal wiring 92 via the external circuit connection terminal 102 is lower than the negative threshold voltage Vth−, the MIM element 411 sends a current from the power supply line 93d to the signal wiring 92 so as to release the static electricity. Shed. Thereby, it is possible to reduce the possibility that the internal circuit unit configured by the data line driving circuit 101 and the like is electrostatically damaged by static electricity. However, the MIM element 411 is applied with static electricity having a positive potential to the signal wiring 92 in order to prevent current from flowing through the MIM element 411 during the normal operation of the liquid crystal device 1 due to its symmetrical current-voltage characteristics. In such a case, it is difficult for a current to flow through the positive side static electricity to the power supply line 93d.

<MIM素子の具体的構成>
次に、図13及び図14を参照しながら静電保護回路410の含まれるMIM素子411の具体的構成を説明する。図13は、MIM素子411の平面図であり、図14は図13のXIV−XIV´線断面図である。
<Specific configuration of MIM element>
Next, a specific configuration of the MIM element 411 included in the electrostatic protection circuit 410 will be described with reference to FIGS. 13 and 14. 13 is a plan view of the MIM element 411, and FIG. 14 is a cross-sectional view taken along the line XIV-XIV ′ of FIG.

図13において、MIM素子411は、本発明の「第1金属膜」の一例である電極71a及び本発明の「第2金属膜」の一例として兼用された電源線93を備えている。尚、電源線93は、低電位電源信号を供給するための電源線93s及び高電位電源信号を供給するための電源線93dのどちらでもよい。   In FIG. 13, the MIM element 411 includes an electrode 71 a that is an example of the “first metal film” of the present invention and a power supply line 93 that is also used as an example of the “second metal film” of the present invention. The power line 93 may be either a power line 93 s for supplying a low potential power signal or a power line 93 d for supplying a high potential power signal.

電極71a及び電源線93は、互いに平面的に重なるように形成されている。電極71aは、外部回路接続端子102に電気的に接続された信号配線92に電気的に接続されている。   The electrode 71a and the power supply line 93 are formed so as to overlap each other in a plane. The electrode 71 a is electrically connected to a signal wiring 92 that is electrically connected to the external circuit connection terminal 102.

図14において、基板上10に形成された第2層間絶縁膜42上に形成されており、図8に示した蓄積容量70を構成する下部電極71と同層に形成された電極71a、容量電極300と同層に形成された電源線93、並びに電極71a及び電源線93間介在しており誘電体膜75と同層に形成された絶縁膜75aを備えて構成されている。電極71a及び電源線93の夫々は、下部電極71及び容量電極300と同一の材料を用いて同一工程でよって形成されており、例えばアルミニウム(Al)、チタン(Ti)、タンタル(Ta)、クロム(Cr)、タングステン(W)等の金属材料、或いは窒化チタン(TiN)、タングステンシリサイド等の金属材料と同等の電気的特性を有する材料を用いて形成されている。尚、電極71a及び電源線93を形成する材料は、互いに同一の材料で形成されていることが好ましいが、対称な電流−電圧特性を得ることができれば互いに異なる材料を用いて形成されていてもよい。   In FIG. 14, an electrode 71a formed on the second interlayer insulating film 42 formed on the substrate 10 and formed in the same layer as the lower electrode 71 constituting the storage capacitor 70 shown in FIG. A power supply line 93 formed in the same layer as 300 and an insulating film 75a formed in the same layer as the dielectric film 75 are interposed between the electrode 71a and the power supply line 93. Each of the electrode 71a and the power line 93 is formed in the same process using the same material as the lower electrode 71 and the capacitor electrode 300. For example, aluminum (Al), titanium (Ti), tantalum (Ta), chromium It is formed using a metal material such as (Cr) or tungsten (W) or a material having an electrical property equivalent to that of a metal material such as titanium nitride (TiN) or tungsten silicide. The materials forming the electrode 71a and the power supply line 93 are preferably formed of the same material, but may be formed of different materials as long as symmetrical current-voltage characteristics can be obtained. Good.

このようなMIM素子411は、蓄積容量70を形成する工程を利用して電極71a、絶縁膜75a及び電源線93を形成できるため、液晶装置1の設計を大きく変更することなく、且つ液晶装置1の製造プロセスを煩雑化させることなく形成される。   Such an MIM element 411 can form the electrode 71a, the insulating film 75a, and the power supply line 93 by using the process of forming the storage capacitor 70, so that the design of the liquid crystal device 1 is not greatly changed, and the liquid crystal device 1 It is formed without complicating the manufacturing process.

また、電極71a、絶縁膜75a及び電源線93は、互いに異なる層に形成されており、且つ平面的に重なっているため、平面的にみた素子サイズをMOSTFT等の半導体素子に比べて小さくできる。より具体的には、MIM素子411は、電極71a、絶縁膜75a及び電源線93が平面的に重なっている分、半導体層中に不純物領域及び拡散領域が平面的に広がるMOSTFT等の半導体素子に比べてサイズを小さくできる。したがって、MIM素子411は、例えば小型の電気光学装置、或いは画像表示領域が基板上の領域の大部分を占める電気光学装置において、データ線駆動回路等のレイアウトに制約を設けることなく形成される。加えて、MIM素子411によれば、MOSTFT等の半導体素子のようにコンタクトホールを介して半導体層及び電極間を電気的に接続する必要がないため、電気光学装置の製造プロセスを煩雑化させることなく、データ線駆動回路等を含む内部回路部が静電破壊される可能性が効果的に低減された電気光学装置を提供できる。   In addition, since the electrode 71a, the insulating film 75a, and the power supply line 93 are formed in different layers and overlap with each other in a plane, the element size viewed in a plane can be made smaller than that of a semiconductor element such as a MOS TFT. More specifically, the MIM element 411 is a semiconductor element such as a MOSTFT in which the impurity region and the diffusion region spread in a plane in the semiconductor layer because the electrode 71a, the insulating film 75a, and the power supply line 93 overlap in a plane. Compared to the size can be reduced. Therefore, the MIM element 411 is formed without any restriction on the layout of the data line driving circuit or the like in a small electro-optical device or an electro-optical device in which the image display area occupies most of the area on the substrate. In addition, according to the MIM element 411, it is not necessary to electrically connect the semiconductor layer and the electrode via a contact hole unlike a semiconductor element such as a MOS TFT, so that the manufacturing process of the electro-optical device is complicated. In addition, it is possible to provide an electro-optical device in which the possibility of electrostatic breakdown of an internal circuit unit including a data line driving circuit or the like is effectively reduced.

尚、本実施形態の液晶装置1では、信号配線92及び電源線93の一部をそのままMIM素子411の一部として兼用してもよいし、例えば、信号配線92及び電源線93の本線部から部分的に突出した部分によって形成されていてもよい。本実施形態の液晶装置1によれば、信号配線92および電源線93の一部によってMIM素子を形成できるため、基板10上に形成される配線等のレイアウトを複雑にすることなく、MIM素子を形成できる。   In the liquid crystal device 1 of the present embodiment, a part of the signal wiring 92 and the power supply line 93 may be used as a part of the MIM element 411 as it is, for example, from the main line part of the signal wiring 92 and the power supply line 93. You may form by the part which protruded partially. According to the liquid crystal device 1 of the present embodiment, since the MIM element can be formed by a part of the signal wiring 92 and the power supply line 93, the MIM element can be formed without complicating the layout of the wiring formed on the substrate 10. Can be formed.

(第2実施形態)
次に、図15乃至図19を参照しながら、本発明の第2の発明に係る電気光学装置の実施形態を説明する。本実施形態の液晶装置は、第1実施形態の液晶装置に比べて静電保護回路の構成が異なる点に特徴がある。
(Second Embodiment)
Next, an embodiment of the electro-optical device according to the second invention of the present invention will be described with reference to FIGS. The liquid crystal device of this embodiment is characterized in that the configuration of the electrostatic protection circuit is different from that of the liquid crystal device of the first embodiment.

<静電保護回路の原理的構成>
図15を参照しながら、本実施形態の液晶装置が備える静電保護回路510の電気的な接続構成を説明する。
<Principle configuration of electrostatic protection circuit>
With reference to FIG. 15, an electrical connection configuration of the electrostatic protection circuit 510 included in the liquid crystal device of the present embodiment will be described.

図15において、静電保護回路510は、信号配線92及び電源線93sに電気的に接続されたMIM素子411sと、信号配線92及び電源線93dに電気的に接続されたMIM素子411dとを備えている。MIM素子411sの両電極の夫々は、低電位電源線93s及び信号配線92の夫々と接続点C及びDを介して電気的に接続されている。   15, the electrostatic protection circuit 510 includes an MIM element 411s electrically connected to the signal wiring 92 and the power supply line 93s, and an MIM element 411d electrically connected to the signal wiring 92 and the power supply line 93d. ing. Both electrodes of the MIM element 411s are electrically connected to the low-potential power supply line 93s and the signal wiring 92 via connection points C and D, respectively.

MIM素子411sの正側の閾値電圧Vth+及び負側の閾値電圧Vth−は、これら閾値電圧で規定される電位の範囲内に接続点Cの電位及び接続点Dの電位である画像信号VID等の入力信号の電位が含まれるように設定されており、液晶装置の通常の動作時にはMIM素子411sに電流が流れない。同様に、MIM素子411dの正側の閾値電圧Vth+及び負側の閾値電圧Vth−は、これら閾値電圧で規定される電位の範囲内に接続点Eの電位及び接続点Dの電位である画像信号VID等の入力信号の電位が含まれるように設定されており、液晶装置の通常の動作時にはMIM素子411dに電流が流れない。したがって、液晶装置の通常の動作においては、信号配線92と、電源線93s及び電源線93dとは導通していない。   The threshold voltage Vth + on the positive side and the threshold voltage Vth− on the negative side of the MIM element 411s are the potential of the connection point C and the potential of the connection point D within the range of potentials defined by these threshold voltages. It is set to include the potential of the input signal, and no current flows through the MIM element 411s during normal operation of the liquid crystal device. Similarly, the positive-side threshold voltage Vth + and the negative-side threshold voltage Vth− of the MIM element 411d are image signals that are the potential at the connection point E and the potential at the connection point D within the range of potentials defined by these threshold voltages. The input signal potential such as VID is set to be included, and no current flows through the MIM element 411d during normal operation of the liquid crystal device. Therefore, in the normal operation of the liquid crystal device, the signal wiring 92 is not electrically connected to the power supply line 93s and the power supply line 93d.

次に、信号配線92に静電気が印加された際のMIM素子411s及び411dの動作を説明する。画像信号VID等の入力信号より高い電位の静電気が信号配線92に印加された場合には、MIM素子411sが、プール・フランケル効果によって規定される電流−電圧特性に基づいて、静電気を電源線93sに逃がす電気経路を提供する。画像信号VID等の入力信号より低い電位を有する静電気が信号配線92に印加された場合には、MIM素子411dが、プール・フランケル効果によって規定される電流−電圧特性に基づいて、信号配線92に印加された静電気を電源線93dに逃がす電気経路を提供する。これにより、本実施形態の液晶装置が備える静電保護回路510によれば、信号配線92に入力される入力信号の最高電位より高い電位を有する静電気及び入力信号の最低電位より低い電位を有する静電気の夫々をMIM素子411s及び411dを介して電源線93s及び93dの夫々に効果的に逃がすことが可能である。   Next, the operation of the MIM elements 411s and 411d when static electricity is applied to the signal wiring 92 will be described. When static electricity having a higher potential than the input signal such as the image signal VID is applied to the signal wiring 92, the MIM element 411s causes the static electricity to be applied to the power supply line 93s based on the current-voltage characteristics defined by the Pool-Frankel effect. Provide an electrical path to escape. When static electricity having a lower potential than the input signal such as the image signal VID is applied to the signal wiring 92, the MIM element 411 d is applied to the signal wiring 92 based on the current-voltage characteristic defined by the pool-Frankel effect. An electric path for releasing the applied static electricity to the power supply line 93d is provided. Thereby, according to the electrostatic protection circuit 510 included in the liquid crystal device of the present embodiment, static electricity having a potential higher than the highest potential of the input signal input to the signal wiring 92 and static electricity having a potential lower than the lowest potential of the input signal. Can be effectively released to the power supply lines 93s and 93d via the MIM elements 411s and 411d, respectively.

したがって、本実施形態に係る液晶装置が備える静電保護回路510によれば、第1実施形態に係る液晶装置が備える静電保護回路410に比べて、信号配線92から電源線93に逃がすことができる静電気の電位の範囲を広げることが可能であり、データ線駆動回路等を含む内部回路部が静電破壊される可能性をより効果的に低減できる。   Therefore, according to the electrostatic protection circuit 510 included in the liquid crystal device according to the present embodiment, it is possible to escape from the signal wiring 92 to the power supply line 93 as compared with the electrostatic protection circuit 410 included in the liquid crystal device according to the first embodiment. The range of the potential of static electricity that can be generated can be expanded, and the possibility that the internal circuit portion including the data line driving circuit and the like is electrostatically damaged can be more effectively reduced.

<MIM素子の具体的構成>
次に、図16乃至図19を参照しながら、MIM素子411s及び411dの具体的な構成を説明する。図16は、MIM素子411s及び411dの平面図であり、図17は図16のXVII−XVII´線断面図である。
<Specific configuration of MIM element>
Next, specific configurations of the MIM elements 411s and 411d will be described with reference to FIGS. 16 is a plan view of the MIM elements 411s and 411d, and FIG. 17 is a cross-sectional view taken along the line XVII-XVII ′ of FIG.

図16において、MIM素子411dは、本発明の「第1金属膜」の一例である電極71b及び本発明の「第2金属膜」の一例である電極94dを備えている。   In FIG. 16, the MIM element 411d includes an electrode 71b which is an example of the “first metal film” of the present invention and an electrode 94d which is an example of the “second metal film” of the present invention.

電極71bは、信号配線92と同層に形成されており、信号配線92と同一工程で形成される。電極71bは、信号配線92が延在された部分であるが、信号配線92と電気的に接続されていればよい。電極94dは、電極71bと別層に形成された高電位電源信号を供給するための電源線93dと同層に形成されている。本実施形態では、電極94dは、電源線93dが延在された部分である。電極94dは、平面的にみて電極71bに重なるように形成されている。   The electrode 71 b is formed in the same layer as the signal wiring 92 and is formed in the same process as the signal wiring 92. The electrode 71b is a portion where the signal wiring 92 is extended, but may be electrically connected to the signal wiring 92. The electrode 94d is formed in the same layer as the power line 93d for supplying a high potential power signal formed in a layer different from that of the electrode 71b. In the present embodiment, the electrode 94d is a portion where the power line 93d is extended. The electrode 94d is formed to overlap the electrode 71b in plan view.

MIM素子411sは、本発明の「第1金属膜の他の部分」の一例である電極71c及び本発明の「第3金属膜」の一例である電極94sを備えている。   The MIM element 411s includes an electrode 71c, which is an example of “the other part of the first metal film” of the present invention, and an electrode 94s, which is an example of the “third metal film” of the present invention.

電極71cは、信号配線92と同層に形成されており、信号配線92と同一工程で形成される。電極71cは、信号配線92が延在された部分であるが、信号配線92と電気的に接続されていればよい。電極94sは、電極71dと別層に形成された低電位電源信号を供給するための電源線93sと同層に形成されている。本実施形態では、電極94sは、電源線93sが延在された部分であり、平面的にみて電極71cに重なるように形成されている。   The electrode 71 c is formed in the same layer as the signal wiring 92 and is formed in the same process as the signal wiring 92. The electrode 71c is a portion where the signal wiring 92 is extended, but may be electrically connected to the signal wiring 92. The electrode 94s is formed in the same layer as the power line 93s for supplying a low potential power signal formed in a layer different from that of the electrode 71d. In the present embodiment, the electrode 94s is a portion where the power line 93s is extended, and is formed so as to overlap the electrode 71c in plan view.

図17において、MIM素子411dは、第2層間絶縁膜42上に形成された絶縁膜75bのうち電極94d及び71b間に延びる部分75dを本発明の「第1絶縁膜」の一例として備えている。したがって、MIM素子411dは、電極94d、絶縁膜75d及び電極71bからなる3層構造を有している。MIM素子411sは、第2層間絶縁膜42上に形成された絶縁膜75bのうち電極94s及び71c間に延びる部分75sを本発明の「第2絶縁膜」の一例として備えている。したがって、MIM素子411sは、電極94s、絶縁膜75s及び電極71cからなる3層構造を有している。電極94d及び94sは、図8に示した容量電極300と同層に形成されており、容量電極300と同一材料を用いて同一工程を利用して形成されている。尚、容量電極300と共に絶縁膜75b上に形成された電極膜を部分的にエッチングすることによって電極94及び94sを形成することができる。この際、絶縁膜71cのうち図中中央付近に延びる部分75eは、信号配線92がエッチングされないように信号配線92を保護するエッチングストッパとして機能する。尚、絶縁膜71cのうち図中中央付近に延びる部分75eが除去された状態で、或いは電極94d及び94sが互いに離間されるように形成されていてもよい。   In FIG. 17, the MIM element 411d includes a portion 75d extending between the electrodes 94d and 71b in the insulating film 75b formed on the second interlayer insulating film 42 as an example of the “first insulating film” in the present invention. . Therefore, the MIM element 411d has a three-layer structure including the electrode 94d, the insulating film 75d, and the electrode 71b. The MIM element 411 s includes a portion 75 s extending between the electrodes 94 s and 71 c in the insulating film 75 b formed on the second interlayer insulating film 42 as an example of the “second insulating film” in the present invention. Therefore, the MIM element 411s has a three-layer structure including the electrode 94s, the insulating film 75s, and the electrode 71c. The electrodes 94d and 94s are formed in the same layer as the capacitor electrode 300 shown in FIG. 8, and are formed using the same material and the same process as the capacitor electrode 300. The electrodes 94 and 94s can be formed by partially etching the electrode film formed on the insulating film 75b together with the capacitor electrode 300. At this time, a portion 75e of the insulating film 71c extending near the center in the drawing functions as an etching stopper for protecting the signal wiring 92 so that the signal wiring 92 is not etched. Note that the insulating film 71c may be formed in a state where the portion 75e extending near the center in the drawing is removed, or the electrodes 94d and 94s may be separated from each other.

電極94s及び94d、並びに電極71bは、例えばアルミニウム(Al)、チタン(Ti)、タンタル(Ta)、クロム(Cr)、タングステン(W)等の金属材料、或いは窒化チタン(TiN)、タングステンシリサイド等の金属材料と同等の電気的特性を有する材料を用いて形成されている。尚、電極94s及び94d、並びに電極71bを形成する材料は、互いに同一の材料で形成されていることが好ましいが、対称な電流−電圧特性を得ることができるように互いに異なる材料を用いて形成されていてもよい。   The electrodes 94s and 94d and the electrode 71b are, for example, metal materials such as aluminum (Al), titanium (Ti), tantalum (Ta), chromium (Cr), tungsten (W), titanium nitride (TiN), tungsten silicide, etc. It is formed using a material having an electrical property equivalent to that of the metal material. The materials for forming the electrodes 94s and 94d and the electrode 71b are preferably formed of the same material, but are formed of different materials so that symmetrical current-voltage characteristics can be obtained. May be.

また、MIM素子411d及び411sでは、電極94s及び94dが絶縁膜75bの下層に形成され、電極71bが絶縁膜75bの上層に形成されていてもよい。   In the MIM elements 411d and 411s, the electrodes 94s and 94d may be formed below the insulating film 75b, and the electrode 71b may be formed above the insulating film 75b.

本実施形態の液晶装置が備えるMIM素子411s及び411dによれば、蓄積容量70を構成する電極意及び誘電体膜を形成する際に、電極94s及び94d、並び絶縁膜75cを形成できるため、1実施形態と同様に液晶装置の設計を大きく変更することなく、且つ液晶装置の製造プロセスを煩雑化させることなくMIM素子が形成される。   According to the MIM elements 411s and 411d included in the liquid crystal device of the present embodiment, the electrodes 94s and 94d and the insulating film 75c can be formed when the electrode structure and the dielectric film constituting the storage capacitor 70 are formed. As in the embodiment, the MIM element is formed without greatly changing the design of the liquid crystal device and without complicating the manufacturing process of the liquid crystal device.

また、電極94s及び94d、電極71b、並びに絶縁膜75bが、互いに異なる層に形成されており、且つ平面的に重なっているため、平面的にみた素子サイズがMOSTFT等の半導体素子に比べて小さくできる。したがって、MIM素子411d及び411sは、例えば小型の電気光学装置、或いは画像表示領域が基板上の領域の大部分を占める電気光学装置において、データ線駆動回路等のレイアウトに制約を設けることなく形成される。加えて、MIM素子411s及び411dによれば、MOSTFT等の半導体素子のようにコンタクトホールを介して半導体層及び電極間を電気的に接続する必要がないため、電気光学装置の製造プロセスを煩雑化させることなく、データ線駆動回路等を含む内部回路部が静電破壊される可能性が効果的に低減された電気光学装置を提供できる。   In addition, since the electrodes 94s and 94d, the electrode 71b, and the insulating film 75b are formed in different layers and overlap in a plane, the element size in a plane is smaller than that of a semiconductor element such as a MOS TFT. it can. Therefore, the MIM elements 411d and 411s are formed without restricting the layout of the data line driving circuit or the like in a small electro-optical device or an electro-optical device in which the image display area occupies most of the area on the substrate. The In addition, according to the MIM elements 411s and 411d, it is not necessary to electrically connect the semiconductor layer and the electrodes through the contact holes unlike the semiconductor elements such as MOSTFT, so that the manufacturing process of the electro-optical device is complicated. Thus, it is possible to provide an electro-optical device in which the possibility of electrostatic breakdown of the internal circuit portion including the data line driving circuit and the like is effectively reduced.

(変形例)
次に、図18及び図19本実施形態の液晶装置が備えるMIM素子の変形例を説明する。
(Modification)
Next, a modified example of the MIM element included in the liquid crystal device of the present embodiment will be described with reference to FIGS.

図18は、MIM素子の変形例の構成を示す平面図であり、図19は図18のXIX−XIX´線断面図である。   18 is a plan view showing a configuration of a modified example of the MIM element, and FIG. 19 is a cross-sectional view taken along line XIX-XIX ′ of FIG.

図18及び図19において、MIM素子411d及びMIM素子411sでは、電源線93s及び93dの一部がそのまま各素子の電極として兼用されている。信号配線92と同層に形成された電極171のうち電源線93sに重なる部分がMIM素子411sの一方の電極71cとされ、電源線93dに重なる部分がMIM素子411dの一方の電極71bとされている。   18 and 19, in the MIM element 411d and the MIM element 411s, a part of the power supply lines 93s and 93d is also used as an electrode of each element as it is. Of the electrode 171 formed in the same layer as the signal wiring 92, a portion overlapping the power supply line 93s is one electrode 71c of the MIM element 411s, and a portion overlapping the power supply line 93d is one electrode 71b of the MIM element 411d. Yes.

電極171は、信号配線92と同層に形成されており、信号配線92と同一工程で形成される。電極171は、信号配線92が延在された部分であるが、信号配線92と電気的に接続されていればよい。MIM素子411dは、電源線93s及び93d上に形成された絶縁膜75bのうち電極71d及び電源線93d間に延びる部分である絶縁膜75dを有しており、電極71d、電源線93d及び絶縁膜75dによってMIM素子411dが形成されている。同様に、MIM素子411sは、電極71s、絶縁膜75s及び電源線93sによって形成されている。   The electrode 171 is formed in the same layer as the signal wiring 92 and is formed in the same process as the signal wiring 92. The electrode 171 is a portion where the signal wiring 92 is extended, but may be electrically connected to the signal wiring 92. The MIM element 411d has an insulating film 75d that is a portion extending between the electrode 71d and the power supply line 93d in the insulating film 75b formed on the power supply lines 93s and 93d, and the electrode 71d, the power supply line 93d, and the insulating film. The MIM element 411d is formed by 75d. Similarly, the MIM element 411s is formed by an electrode 71s, an insulating film 75s, and a power supply line 93s.

このような構成を有するMIM素子411s及び411dによれば、図16及び図17を参照しながら説明した場合と同様に、簡便な製造プロセスによって形成されたMIM素子を含む静電保護回路によって、信号配線に印加された静電気を電源線に逃がすことができ、データ線駆動回路等を含む内部回路部が静電破壊される可能性を効果的に低減できる。   According to the MIM elements 411s and 411d having such a configuration, as in the case described with reference to FIGS. 16 and 17, the electrostatic protection circuit including the MIM element formed by a simple manufacturing process allows the signal to be generated. Static electricity applied to the wiring can be released to the power supply line, and the possibility that the internal circuit portion including the data line driving circuit and the like is electrostatically damaged can be effectively reduced.

(電子機器)
次に、上述の液晶装置を各種電子機器に適用する場合について説明する。
(Electronics)
Next, the case where the above-described liquid crystal device is applied to various electronic devices will be described.

まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図20は、プロジェクタの構成例を示す平面図である。図20に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。   First, a projector using this liquid crystal device as a light valve will be described. FIG. 20 is a plan view showing a configuration example of the projector. As shown in FIG. 20, a projector 1100 includes a lamp unit 1102 made up of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In this dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Accordingly, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R, 1110B.

なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   Note that since light corresponding to the primary colors R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図21は、このパーソナルコンピュータの構成を示す斜視図である。図21において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた液晶装置1005の背面にバックライトを付加することにより構成されている。   Next, an example in which the liquid crystal device is applied to a mobile personal computer will be described. FIG. 21 is a perspective view showing the configuration of this personal computer. In FIG. 21, the computer 1200 includes a main body 1204 having a keyboard 1202 and a liquid crystal display unit 1206. The liquid crystal display unit 1206 is configured by adding a backlight to the back surface of the liquid crystal device 1005 described above.

さらに、液晶装置を、携帯電話に適用した例について説明する。図22は、この携帯電話の構成を示す斜視図である。図22において、携帯電話1300は、複数の操作ボタン1302とともに、反射型の液晶装置1005を備えるものである。この反射型の液晶装置1005にあっては、必要に応じてその前面にフロントライトが設けられる。   Further, an example in which the liquid crystal device is applied to a mobile phone will be described. FIG. 22 is a perspective view showing the configuration of this mobile phone. In FIG. 22, a mobile phone 1300 includes a reflective liquid crystal device 1005 together with a plurality of operation buttons 1302. In the reflective liquid crystal device 1005, a front light is provided on the front surface thereof as necessary.

尚、図20から図22を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic devices described with reference to FIGS. 20 to 22, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a work Examples include a station, a videophone, a POS terminal, a device equipped with a touch panel, and the like. Needless to say, the present invention can be applied to these various electronic devices.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びこの電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。より具体的には、本発明の第1及び第2の発明に係る電気光学装置、又は本発明に係る電子機器を、例えばLCOS、DMD、有機EL装置など、各種の透過型、反射型、自発光型のデバイスに適用可能である。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or concept of the invention that can be read from the claims and the entire specification. An electronic apparatus including the electro-optical device is also included in the technical scope of the present invention. More specifically, the electro-optical device according to the first and second inventions of the present invention, or the electronic apparatus according to the present invention, is variously transmissive, reflective, and self-conducting, such as LCOS, DMD, and organic EL device. It can be applied to a light emitting device.

第1実施形態に係る電気光学装置の構成を示す平面図である。1 is a plan view illustrating a configuration of an electro-optical device according to a first embodiment. 図1のH−H´線断面図である。It is the HH 'sectional view taken on the line of FIG. 第1実施形態に係る電気光学装置の要部の構成を示す図である。1 is a diagram illustrating a configuration of a main part of an electro-optical device according to a first embodiment. 第1実施形態に係る電気光学装置の画素部における各種素子、配線等の等価回路図である。FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in the pixel portion of the electro-optical device according to the first embodiment. 第1実施形態に係る電気光学装置の積層構造のうち下層部分を示す図である。It is a figure which shows a lower layer part among the laminated structure of the electro-optical apparatus which concerns on 1st Embodiment. 第1実施形態に係る電気光学装置の積層構造のうち上層部分を示す図である。It is a figure which shows the upper layer part among the laminated structure of the electro-optical apparatus which concerns on 1st Embodiment. 図5及び図6を重ね合わせた拡大図である。FIG. 7 is an enlarged view in which FIGS. 5 and 6 are superimposed. 図7のA−A´線断面図である。FIG. 8 is a cross-sectional view taken along line AA ′ in FIG. 7. PNダイオード、及びMIM素子の回路図である。It is a circuit diagram of a PN diode and an MIM element. PNダイオード及びMIM素子の電流0−電圧特性を示した特性図である。It is the characteristic view which showed the electric current 0-voltage characteristic of a PN diode and an MIM element. MIM素子の端子及び絶縁膜の接合界面付近のエネルギーバンド構造を模式的に示した図である。It is the figure which showed typically the energy band structure near the junction interface of the terminal of an MIM element, and an insulating film. 第1実施形態に係る電気光学装置におけるMIM素子及び信号配線、並びに電源線の電気的な接続構成の要部を示した回路図である。FIG. 3 is a circuit diagram illustrating a main part of an electrical connection configuration of an MIM element, a signal wiring, and a power supply line in the electro-optical device according to the first embodiment. 第1実施形態に係る電気光学装置が備えるMIM素子の平面図である。3 is a plan view of an MIM element included in the electro-optical device according to the first embodiment. FIG. 図13のXIV−XIV´線断面図である。It is the XIV-XIV 'sectional view taken on the line of FIG. 第2実施形態に係る電気光学装置におけるMIM素子及び信号配線、並びに電源線の電気的な接続構成の要部を示した回路図である。FIG. 10 is a circuit diagram illustrating a main part of an electrical connection configuration of an MIM element, a signal wiring, and a power supply line in an electro-optical device according to a second embodiment. 第2実施形態に係る電気光学装置が備えるMIM素子の平面図である。FIG. 6 is a plan view of an MIM element included in an electro-optical device according to a second embodiment. 図16のXVII−XVII´線断面図である。It is the XVII-XVII 'sectional view taken on the line of FIG. 第2実施形態に係る液晶装置が備えるMIM素子の変形例を示す平面図である。It is a top view which shows the modification of the MIM element with which the liquid crystal device which concerns on 2nd Embodiment is provided. 図18のXIX−XIX´線断面図である。It is the XIX-XIX 'sectional view taken on the line of FIG. 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which the electro-optical apparatus is applied. 電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。1 is a perspective view showing a configuration of a personal computer as an example of an electronic apparatus to which an electro-optical device is applied. 電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。It is a perspective view which shows the structure of the mobile telephone which is an example of the electronic device to which the electro-optical apparatus is applied.

符号の説明Explanation of symbols

1・・・液晶装置、10・・基板、75a、75b・・・絶縁膜、92・・・信号配線、93・・・電源線、410・・・静電保護回路、411・・・MIM素子   DESCRIPTION OF SYMBOLS 1 ... Liquid crystal device 10, ... Board | substrate, 75a, 75b ... Insulating film, 92 ... Signal wiring, 93 ... Power supply line, 410 ... Electrostatic protection circuit, 411 ... MIM element

Claims (9)

基板と、
前記基板上の画素領域に形成された複数の画素部、及び前記画素領域の周辺に位置する周辺領域に形成されており且つ前記画素部を制御するための周辺回路部と、
前記周辺回路部及び前記周辺回路部に入力信号を入力するための入力端子を互いに電気的に接続する信号配線と、
前記周辺回路部に電源電位を供給する電源線と、
前記基板上に形成されており且つ前記信号配線に電気的に接続された第1金属膜、及び平面的にみて前記第1金属膜と重なるように前記第1金属膜と異なる層に形成されており且つ前記電源線に電気的に接続された第2金属膜、並びに前記第1金属膜及び前記第2金属膜間に介在する絶縁膜によって形成されたMIM素子からなる静電保護回路とを備えたこと
を特徴とする電気光学装置。
A substrate,
A plurality of pixel portions formed in a pixel region on the substrate; and a peripheral circuit portion formed in a peripheral region located around the pixel region and for controlling the pixel portion;
Signal wiring for electrically connecting the peripheral circuit part and input terminals for inputting input signals to the peripheral circuit part;
A power supply line for supplying a power supply potential to the peripheral circuit section;
A first metal film formed on the substrate and electrically connected to the signal wiring, and formed in a layer different from the first metal film so as to overlap the first metal film in plan view. And a second metal film electrically connected to the power supply line, and an electrostatic protection circuit comprising an MIM element formed by the first metal film and an insulating film interposed between the second metal film. An electro-optical device characterized by the above.
前記画素部は、前記基板上に、下側電極、誘電体膜及び上側電極が順に積層されてなる蓄積容量を備え、
前記第1金属膜及び前記第2金属膜の夫々は、前記下側電極及び前記上側電極の夫々を構成する金属膜と同層に形成されており、
前記絶縁膜は、前記誘電体膜と同層に形成されていること
を特徴とする請求項1に記載に電気光学装置。
The pixel unit includes a storage capacitor in which a lower electrode, a dielectric film, and an upper electrode are sequentially stacked on the substrate.
Each of the first metal film and the second metal film is formed in the same layer as the metal film constituting each of the lower electrode and the upper electrode,
The electro-optical device according to claim 1, wherein the insulating film is formed in the same layer as the dielectric film.
前記第1金属膜及び前記第2金属膜の夫々は、前記信号配線及び前記電源線の夫々を構成する金属膜の一部であること
を特徴とする請求項1又は2に記載の電気光学装置。
The electro-optical device according to claim 1, wherein each of the first metal film and the second metal film is a part of a metal film constituting each of the signal wiring and the power supply line. .
前記電源線は、前記信号配線の電位より低い電位を有する低電位電源を前記周辺回路部に供給する低電位電源線であり、
前記第2金属膜は、前記低電位電源線に電気的に接続されていること
を特徴とする請求項1から3の何れか一項に記載の電気光学装置。
The power supply line is a low potential power supply line that supplies a low potential power supply having a potential lower than the potential of the signal wiring to the peripheral circuit unit,
The electro-optical device according to any one of claims 1 to 3, wherein the second metal film is electrically connected to the low-potential power line.
前記電源線は、前記信号配線の電位より高い電位を有する高電位電源を前記周辺回路部に供給する高電位電源線であり、
前記第2金属膜は、前記高電位電源線に電気的に接続されていること
を特徴とする請求項1から3の何れか一項に記載の電気光学装置。
The power supply line is a high potential power supply line that supplies a high potential power supply having a potential higher than the potential of the signal wiring to the peripheral circuit unit,
The electro-optical device according to any one of claims 1 to 3, wherein the second metal film is electrically connected to the high-potential power line.
基板と、
前記基板上の画素領域に形成された複数の画素部、及び前記画素領域の周辺に位置する周辺領域に形成されており且つ前記画素部を制御するための周辺回路部と、
前記周辺回路部及び前記周辺回路部に入力信号を入力するための入力端子を互いに電気的に接続する信号配線と、
前記周辺回路部に所定の電位より高電位の電源電位を供給する高電位電源線及び前記所定の電位より低電位の電源電位を供給する低電位電源線と、
前記基板上において前記信号配線に電気的に接続された第1金属膜の一部、及び平面的にみて前記一部と重なるように前記第1金属膜と異なる別層に形成されており且つ前記高電位電源線に電気的に接続された第2金属膜、並びに前記一部及び前記第2金属膜間に介在する第1絶縁膜によって形成された第1MIM素子と、前記第1金属膜の他の部分、及び平面的にみて前記他の部分と重なるように前記別層に形成されており且つ前記低電位電源線に電気的に接続された第3金属膜、並びに前記他の部分及び前記第3金属膜間に介在する第2絶縁膜によって形成された第2MIM素子と、からなる静電保護回路とを備えたこと
を特徴とする電気光学装置。
A substrate,
A plurality of pixel portions formed in a pixel region on the substrate; and a peripheral circuit portion formed in a peripheral region located around the pixel region and for controlling the pixel portion;
Signal wiring for electrically connecting the peripheral circuit part and input terminals for inputting input signals to the peripheral circuit part;
A high potential power supply line for supplying a power supply potential higher than a predetermined potential to the peripheral circuit portion, and a low potential power supply line for supplying a power supply potential lower than the predetermined potential;
A part of the first metal film electrically connected to the signal wiring on the substrate, and a layer different from the first metal film so as to overlap the part in plan view; and A first MIM element formed by a second metal film electrically connected to a high-potential power line, a first insulating film interposed between the part and the second metal film, and the first metal film. And a third metal film formed in the separate layer so as to overlap the other part in plan view and electrically connected to the low-potential power line, and the other part and the first part. An electro-optical device comprising: an electrostatic protection circuit comprising: a second MIM element formed by a second insulating film interposed between three metal films.
前記画素部は、前記基板上に、下側電極、誘電体膜及び上側電極が順に積層されてなる蓄積容量を備え、
前記第1金属膜、及び前記第2金属膜、並びに前記第3金属膜は、前記下側電極及び前記上側電極の夫々を構成する金属膜と同層に形成されており、
前記第1絶縁膜及び前記第2絶縁膜は、前記誘電体膜と同層に形成されていること
を特徴とする請求項6に記載の電気光学装置。
The pixel unit includes a storage capacitor in which a lower electrode, a dielectric film, and an upper electrode are sequentially stacked on the substrate.
The first metal film, the second metal film, and the third metal film are formed in the same layer as a metal film constituting each of the lower electrode and the upper electrode,
The electro-optical device according to claim 6, wherein the first insulating film and the second insulating film are formed in the same layer as the dielectric film.
前記第2金属膜及び前記第3金属膜は、前記金属膜を部分的に除去することによって形成されていること
を特徴とする請求項6又は7に記載の電気光学装置。
The electro-optical device according to claim 6, wherein the second metal film and the third metal film are formed by partially removing the metal film.
請求項1から8の何れか一項に記載の電気光学装置を具備してなること
を特徴とする電子機器。
An electronic apparatus comprising the electro-optical device according to any one of claims 1 to 8.
JP2005323086A 2005-11-08 2005-11-08 Electro-optical device and electronic apparatus Withdrawn JP2007132969A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005323086A JP2007132969A (en) 2005-11-08 2005-11-08 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005323086A JP2007132969A (en) 2005-11-08 2005-11-08 Electro-optical device and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2007132969A true JP2007132969A (en) 2007-05-31

Family

ID=38154713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005323086A Withdrawn JP2007132969A (en) 2005-11-08 2005-11-08 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2007132969A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015069186A (en) * 2013-10-01 2015-04-13 セイコーエプソン株式会社 Electric-optical device, and electronic equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015069186A (en) * 2013-10-01 2015-04-13 セイコーエプソン株式会社 Electric-optical device, and electronic equipment

Similar Documents

Publication Publication Date Title
KR101512194B1 (en) Electro-optical devices and electronic devices
JP4442570B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP4225347B2 (en) Electro-optical device and electronic apparatus
JP4155317B2 (en) Electro-optical device and electronic apparatus including the same
CN101241284A (en) Substrate for electro-optical device, electro-optical device, and electronic device
JP2009047967A (en) Electro-optical device and electronic apparatus
JP2008077030A (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2009122253A (en) Electro-optical device and electronic apparatus
JP4882662B2 (en) Electro-optical device and electronic apparatus
CN101685231A (en) Electro-optical device, electronic apparatus, and transistor
JP2008191517A (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2006276118A (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP2008225034A (en) Electro-optical device and electronic apparatus
JP2009122256A (en) Electro-optical device and electronic apparatus
JP4640026B2 (en) Electro-optical device and electronic apparatus
JP4301227B2 (en) Electro-optical device and manufacturing method thereof, electronic apparatus, and condenser
JP4821183B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP2007225760A (en) Electro-optical device and electronic apparatus including the same
JP2008111924A (en) Electro-optical device and electronic apparatus including the same
JP2008003380A (en) Electro-optical device and electronic apparatus
JP2009115883A (en) Electro-optical device and electronic apparatus
JP5055828B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2008191518A (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2009053477A (en) Electro-optical device and electronic apparatus
JP2007132969A (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080904

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110124