JP2007240263A - Semiconductor integrated circuit and operation test method - Google Patents
Semiconductor integrated circuit and operation test method Download PDFInfo
- Publication number
- JP2007240263A JP2007240263A JP2006061490A JP2006061490A JP2007240263A JP 2007240263 A JP2007240263 A JP 2007240263A JP 2006061490 A JP2006061490 A JP 2006061490A JP 2006061490 A JP2006061490 A JP 2006061490A JP 2007240263 A JP2007240263 A JP 2007240263A
- Authority
- JP
- Japan
- Prior art keywords
- input
- temperature
- semiconductor substrate
- heat generating
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 238000010998 test method Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 230000005540 biological transmission Effects 0.000 claims description 24
- 238000001514 detection method Methods 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 18
- 238000012360 testing method Methods 0.000 abstract description 51
- 238000011156 evaluation Methods 0.000 abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 description 12
- 230000020169 heat generation Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、発熱回路を備えた半導体集積回路及び動作試験方法に関し、例えば自動車等のエンジンルームに搭載されるマイクロコンピュータ及びそれの動作試験に適用して有効な技術に関する。 The present invention relates to a semiconductor integrated circuit provided with a heat generating circuit and an operation test method, for example, a microcomputer mounted in an engine room of an automobile or the like, and a technique effective when applied to an operation test thereof.
例えばエンジンルームに搭載されるマイクロコンピュータに対しては、信頼性を保証するために、規格又はそれよりも厳しい動作条件の下で一定時間の動作試験が行われる。従来の動作試験は、評価用治具に保持されたマイクロコンピュータを炉体内に収容し、炉体内を動作保証温度とされる125℃の高温とし、その高温下で数十時間行われていた。評価用治具は、マイクロコンピュータを単に保持するだけでなく、動作試験中にマイクロコンピュータに所定の入力データを出力し、この入力データに対してマイクロコンピュータが正しい出力データを出力したか否かを判定する機能を有しており、例えば125℃までの耐熱性を有する測定系の各部品等を備えている。この動作試験において、正しい出力データが出力されなかった場合には、そのマイクロコンピュータは、欠陥を潜在的に含むデバイスとして不良品とされる。 For example, a microcomputer mounted in an engine room is subjected to an operation test for a certain period of time under operating conditions that are more stringent than the standard or the like in order to guarantee reliability. The conventional operation test has been carried out for several tens of hours at a high temperature of 125 ° C. in which the microcomputer held in the evaluation jig is housed in the furnace body and the furnace body is set to an operation guarantee temperature. The evaluation jig not only holds the microcomputer but also outputs predetermined input data to the microcomputer during the operation test, and whether or not the microcomputer outputs correct output data for this input data. It has a determination function, and includes, for example, each component of the measurement system having heat resistance up to 125 ° C. If correct output data is not output in this operation test, the microcomputer is regarded as a defective product as a device that potentially includes a defect.
近年、上記マイクロコンピュータに対する動作保証温度が高くされ、例えば125℃から160℃に変更された。これにより、動作試験では、マイクロコンピュータの耐熱性だけでなく、評価用治具の測定系の各部品における耐熱性も要求されてしまう。しかしながら、測定系の各部品は、現状では160℃までの耐熱性を有していない場合もある。このため、動作試験の一例として、マイクロコンピュータの温度を実際に160℃まで上昇させることなく、評価可能な範囲、例えば125℃での評価結果に基づいて、要求された動作保証温度である160℃での結果を予測し、その予測値を評価結果とするものがある。これでは、評価結果と実使用時での結果が一致しない可能性が高く、高温下で不具合が生じる場合がある。 In recent years, the operation guarantee temperature for the microcomputer has been increased and changed from 125 ° C. to 160 ° C., for example. As a result, in the operation test, not only the heat resistance of the microcomputer but also the heat resistance of each component of the measurement system of the evaluation jig is required. However, each component of the measurement system may not have heat resistance up to 160 ° C. at present. For this reason, as an example of the operation test, the required operation guarantee temperature is 160 ° C. based on the evaluation result in an evaluable range, for example, 125 ° C., without actually raising the temperature of the microcomputer to 160 ° C. There is a method that predicts the result of and uses the predicted value as the evaluation result. In this case, there is a high possibility that the evaluation result and the result at the time of actual use do not coincide with each other, and a defect may occur at a high temperature.
これに対して、マイクロコンピュータに発熱回路を設け、マイクロコンピュータ自体を動作保証温度まで上昇させる半導体集積回路が知られている。特許文献1には、発熱手段を内蔵する被試験対象としての半導体デバイスが開示されている。この発熱手段は、テスタから入力される制御信号パターンに応じて、半導体素子等の自己発熱素子が発熱するように構成されている。特許文献2には、半導体基板上に構成された温度センサ部を有する温度検知回路が開示されており、温度センサ部の近傍には、埋め込み領域を用いて形成されたヒータ等の発熱体が内蔵されている。
On the other hand, a semiconductor integrated circuit is known in which a microcomputer is provided with a heat generating circuit to raise the microcomputer itself to an operation guarantee temperature.
本発明者は、動作保証温度が例えば160℃となり、既存の評価用治具の各部品の耐熱性を上回った場合であっても、各部品を破損させることなく、マイクロコンピュータを実際に動作保証温度まで上昇させ、動作試験を精度よく行う手段について検討した。特許文献1の半導体デバイスでは、半導体デバイスの表面温度が、予め設定した設定温度となるように制御できると記載されている。しかしながら、半導体デバイスに内蔵された自己発熱素子については、その半導体基板上での位置、数共に開示されていない。このため、自己発熱素子を半導体基板上に配置するためにレイアウト設計を大幅に変更しなければならない可能性もある。さらに、半導体デバイスの表面温度が均一に設定温度になる保証はなく、温度センサで検出された半導体基板上の一部だけが設定温度となり、他の箇所では設定温度よりも高い又は低い可能性もあり、高精度で動作試験を行うことは困難である。
The inventor has actually guaranteed the operation of the microcomputer without damaging each component even when the guaranteed operation temperature is, for example, 160 ° C. and exceeds the heat resistance of each component of the existing evaluation jig. We investigated the means to raise the temperature to perform the operation test with high accuracy. In the semiconductor device of
一方、特許文献2の温度検知回路では、テスト時には、ヒータに通電して加熱することによって、温度センサ部周辺のみを加熱できるから、温度検知回路のテストを簡単に行うことができる。しかしながら、動作試験では、温度センサ部周辺だけでなく、半導体基板の周辺部等、半導体基板の全体を動作保証温度まで上昇させなくてはならない。要するに、特許文献2の温度検知回路では、埋め込み領域を用いてヒータを形成するから、半導体基板の全体を略均一に動作保証温度とすることが困難となってしまう。
On the other hand, in the temperature detection circuit of
本発明の目的は、動作保証温度が高く設定されている場合でも、動作試験を精度よく行うことができる半導体集積回路及び動作試験方法を提供することにある。 An object of the present invention is to provide a semiconductor integrated circuit and an operation test method capable of accurately performing an operation test even when the operation guarantee temperature is set high.
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。 The following is a brief description of an outline of typical inventions disclosed in the present application.
〔1〕本発明に係る半導体集積回路は、入出力回路(4,4A〜4E)と、複数の発熱回路(5A〜5D)と、第1外部端子(3A〜3C)と、温度センサ(7)と、第2外部端子(3D,3E)と、を備える。入出力回路は、半導体基板(2)に複数配置される。複数の発熱回路は、前記入出力回路の近傍、又は前記入出力回路内に配置される。第1外部端子は、前記発熱回路を制御する制御信号(S1)を入力する。温度センサは、温度を検出する。第2外部端子は、前記温度センサによる検出信号(S3)を外部に出力する。 [1] A semiconductor integrated circuit according to the present invention includes an input / output circuit (4, 4A to 4E), a plurality of heating circuits (5A to 5D), a first external terminal (3A to 3C), and a temperature sensor (7 ) And second external terminals (3D, 3E). A plurality of input / output circuits are arranged on the semiconductor substrate (2). The plurality of heat generating circuits are arranged in the vicinity of the input / output circuit or in the input / output circuit. A control signal (S1) for controlling the heat generating circuit is input to the first external terminal. The temperature sensor detects the temperature. The second external terminal outputs a detection signal (S3) from the temperature sensor to the outside.
上記より、例えば入出力バッファを有する入出力回路は、半導体基板の周辺部や中央部等に複数配置されている各外部端子に接続されている。このような入出力回路の近傍に複数配置される発熱回路は、半導体基板上に分散して配置されることになる。さらに、隣接する各外部端子の間には僅かな隙間が形成されているから、隣接する入出力回路の間にも発熱回路を配置できる程度の隙間がある。また、入出力回路によっては、回路内部に発熱回路を配置可能なスペースが存在する場合もあり、その際は入出力回路内に配置することも可能である。つまり、レイアウト設計を大幅に変更することなく、半導体基板に発熱回路を分散させて配置できる。 From the above, for example, an input / output circuit having an input / output buffer is connected to a plurality of external terminals arranged in a peripheral portion or a central portion of the semiconductor substrate. A plurality of heating circuits arranged in the vicinity of such an input / output circuit are distributed on the semiconductor substrate. Further, since a slight gap is formed between the adjacent external terminals, there is a gap enough to arrange the heat generating circuit between the adjacent input / output circuits. Also, depending on the input / output circuit, there may be a space in the circuit in which the heat generating circuit can be arranged. In that case, the circuit can be arranged in the input / output circuit. That is, the heat generating circuits can be distributed and arranged on the semiconductor substrate without significantly changing the layout design.
また、各外部端子として、第1外部端子及び第2外部端子を有しているから、動作試験時に、評価用治具に備えられた例えば動作試験用の制御回路により、第2外部端子から出力された温度センサによる検出信号に応じて、制御信号を生成させて、更に、この制御信号を第1外部端子から発熱回路に入力させることができる。このように、動作試験時において、動作保証温度が例えば160℃とされ、評価用治具の耐熱性、例えば125℃を上回っている場合でも、半導体基板に分散させて配置された発熱回路を制御信号により制御できる。従って、この半導体集積回路によれば、評価用治具の温度を125℃以上まで上昇させることなく、半導体基板を略均一に動作保証温度まで上昇させ、さらに、その状態を所定時間、例えば数十時間維持できる。要するに、動作保証温度が高く設定されている場合でも、動作試験を精度よく行うことができる。 Further, since each external terminal has a first external terminal and a second external terminal, it is output from the second external terminal by, for example, an operation test control circuit provided in the evaluation jig during the operation test. A control signal can be generated according to the detected signal from the temperature sensor, and this control signal can be input from the first external terminal to the heat generating circuit. In this way, in the operation test, even when the guaranteed operating temperature is, for example, 160 ° C. and exceeds the heat resistance of the evaluation jig, for example, 125 ° C., the heating circuit arranged dispersed on the semiconductor substrate is controlled. It can be controlled by a signal. Therefore, according to the semiconductor integrated circuit, the temperature of the evaluation jig is raised to 125 ° C. or more without raising the temperature of the semiconductor substrate substantially uniformly to the operation guarantee temperature, and the state is maintained for a predetermined time, for example, several tens of times. Can maintain time. In short, even when the guaranteed operating temperature is set high, the operation test can be accurately performed.
さらに、評価用治具の温度は、耐熱性を下回るようにするが、例えば炉体を用いて半導体基板と評価用治具を共に125℃の温度まで上昇させ、その後、発熱回路により半導体基板の温度を動作保証温度まで上昇させてもよい。また、炉体を用いず、発熱回路だけを用いて、半導体基板の温度を常温例えば25℃程度から動作保証温度まで上昇させてもよい。 Further, the temperature of the evaluation jig is made lower than the heat resistance. For example, both the semiconductor substrate and the evaluation jig are raised to a temperature of 125 ° C. using a furnace body, and then the semiconductor substrate is heated by a heating circuit. The temperature may be raised to the operation guarantee temperature. Further, the temperature of the semiconductor substrate may be raised from room temperature, for example, about 25 ° C. to an operation guarantee temperature by using only the heat generating circuit without using the furnace body.
本発明の具体的な一つの形態として、前記入出力回路の近傍は、前記入出力回路の間である。上記より、隣接する入出力回路の間に形成された僅かな隙間に発熱回路が配置されることになり、半導体基板の面積を大幅に大きくする必要もなく、レイアウト設計にも影響が小さくて済む。 As a specific form of the present invention, the vicinity of the input / output circuit is between the input / output circuits. As described above, the heat generating circuit is arranged in a slight gap formed between adjacent input / output circuits, so that it is not necessary to greatly increase the area of the semiconductor substrate and the influence on the layout design can be reduced. .
本発明の具体的な一つの形態として、前記入出力回路が前記半導体基板の周辺部に複数配置され、かつ、前記半導体基板が矩形である場合には、前記半導体基板の対向する辺の近傍に配置される前記発熱回路の数は、同一である。上記より、発熱回路による熱量が半導体基板の周辺部から、例えば中央部に向かって均一に伝達されることになる。これにより、半導体基板の温度を、動作保証温度まで均一に上昇させることができる。さらに、半導体基板の温度が均一に上昇するから、温度センサで検出された温度が半導体基板全体の温度と一致することになり、動作試験の信頼性を高めることができる。 As a specific form of the present invention, when a plurality of the input / output circuits are arranged in the peripheral portion of the semiconductor substrate and the semiconductor substrate is rectangular, the input / output circuit is arranged in the vicinity of the opposing sides of the semiconductor substrate. The number of the heating circuits arranged is the same. From the above, the amount of heat generated by the heat generating circuit is uniformly transmitted from the peripheral portion of the semiconductor substrate toward, for example, the central portion. Thereby, the temperature of the semiconductor substrate can be uniformly raised to the operation guarantee temperature. Furthermore, since the temperature of the semiconductor substrate rises uniformly, the temperature detected by the temperature sensor matches the temperature of the entire semiconductor substrate, and the reliability of the operation test can be improved.
本発明の具体的な一つの形態として、前記温度センサは、ダイオードである。上記より、半導体集積回路の製造プロセスにおいて、pn接合ダイオードを形成するのは容易であるから、ダイオードを温度センサとすることにより、製造プロセスが大幅に増加することがなく、製造コストも削減できる。 As a specific form of the present invention, the temperature sensor is a diode. As described above, since it is easy to form a pn junction diode in the manufacturing process of the semiconductor integrated circuit, the manufacturing process is not significantly increased and the manufacturing cost can be reduced by using the diode as the temperature sensor.
本発明の具体的な一つの形態として、前記制御信号をデコードして、デコード結果に応じて動作させるべき前記発熱回路をブロック単位で選択するデコーダ(6)を備える。上記より、例えば発熱回路が半導体基板の周辺部に配置されている場合には、隣接する発熱回路を異なるブロックに含めることにより、半導体基板の周辺部に配置された発熱回路から発生する熱量を、ブロックの数だけ段階的に変化させることができる。要するに、発熱回路のブロック単位での制御が可能となり、半導体基板の温度を精度よく略均一に上昇させることができる。 As a specific form of the present invention, a decoder (6) is provided that decodes the control signal and selects the heat generating circuit to be operated according to the decoding result in units of blocks. From the above, for example, when the heat generating circuit is disposed in the peripheral portion of the semiconductor substrate, the amount of heat generated from the heat generating circuit disposed in the peripheral portion of the semiconductor substrate by including adjacent heat generating circuits in different blocks, The number of blocks can be changed in stages. In short, the heat generating circuit can be controlled in units of blocks, and the temperature of the semiconductor substrate can be raised substantially uniformly with high accuracy.
本発明の具体的な一つの形態として、前記第1外部端子は、前記制御信号の入力とは異なる第1信号(S2)のインタフェース機能に兼用される。前記第2外部端子は、前記検出信号の出力とは異なる第2信号(S4)のインタフェース機能に兼用される。第1切換え回路(17)と、第2切換え回路(18)と、第3外部端子(3F)とを更に有する。第1切換え回路は、前記制御信号の伝達経路(8A)と前記第1信号の伝達経路(19)とを選択的に前記第1外部端子に接続する。第2切換え回路は、前記検出信号の伝達経路(9A)と前記第2信号の伝達経路(20)とを選択的に前記第2外部端子に接続する。第3外部端子は、前記第1切換え回路と前記第2切換え回路を共通に切換え制御可能である。上記より、第1外部端子は、通常動作時には第1信号の伝達経路と接続され、例えば動作試験時には発熱回路を制御する制御信号の伝達経路と接続される。また、第2外部端子は、通常動作時には第2信号の伝達経路と接続され、例えば動作試験時には温度センサによる検出信号の伝達経路と接続される。要するに、第1外部端子及び第2外部端子は、複数の機能を有するから、例えば1つの第3外部端子を設けることにより、動作試験を行うための専用の外部端子を複数設けることを要しない。これにより、リードピンの数を大幅に変更せずに、動作試験を行うことができる。 As a specific form of the present invention, the first external terminal is also used for the interface function of the first signal (S2) different from the input of the control signal. The second external terminal is also used for an interface function of a second signal (S4) different from the output of the detection signal. A first switching circuit (17), a second switching circuit (18), and a third external terminal (3F) are further included. The first switching circuit selectively connects the control signal transmission path (8A) and the first signal transmission path (19) to the first external terminal. The second switching circuit selectively connects the transmission path (9A) of the detection signal and the transmission path (20) of the second signal to the second external terminal. The third external terminal can switch and control the first switching circuit and the second switching circuit in common. From the above, the first external terminal is connected to the transmission path of the first signal during normal operation, and is connected to the transmission path of the control signal for controlling the heat generating circuit, for example, during the operation test. The second external terminal is connected to the transmission path of the second signal during normal operation, and is connected to the transmission path of the detection signal by the temperature sensor, for example, during an operation test. In short, since the first external terminal and the second external terminal have a plurality of functions, it is not necessary to provide a plurality of dedicated external terminals for performing an operation test, for example, by providing one third external terminal. Thereby, an operation test can be performed without significantly changing the number of lead pins.
〔2〕本発明に係る半導体集積回路の動作試験方法は、複数の前記発熱回路をブロックに分割し、前記第2外部端子から出力される前記検出信号に基づいて動作させるべきブロックを選択して、発熱させる前記発熱回路の数を可変に制御する。 [2] In the semiconductor integrated circuit operation test method according to the present invention, a plurality of the heat generating circuits are divided into blocks, and a block to be operated is selected based on the detection signal output from the second external terminal. The number of the heat generating circuits that generate heat is variably controlled.
上記より、ブロックに含まれる発熱回路の数を同一とし、例えば半導体基板の周辺部に配置される発熱回路を、所定数毎に同一ブロックに含まれるようにすれば、ブロックを選択することで、半導体基板の周辺部に生じる熱量を調整できる。これにより、半導体基板の温度を動作保証温度まで略均一に上昇させ、その温度を所定時間維持することもできるから、動作試験の信頼性を高めることができる。 From the above, if the number of heat generating circuits included in the block is the same, for example, if the heat generating circuit arranged in the peripheral part of the semiconductor substrate is included in the same block for every predetermined number, by selecting the block, The amount of heat generated at the periphery of the semiconductor substrate can be adjusted. Thereby, the temperature of the semiconductor substrate can be raised substantially uniformly to the operation guarantee temperature, and the temperature can be maintained for a predetermined time, so that the reliability of the operation test can be improved.
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。 The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
即ち、動作保証温度が高く設定されている場合でも、動作試験を精度よく行うことができる。 That is, even when the guaranteed operating temperature is set high, the operation test can be accurately performed.
図1には、本発明の実施形態に係る半導体集積回路の一例であるマイクロコンピュータの概略構成が例示される。マイクロコンピュータ1は、例えば自動車等のエンジンルームに搭載され、160℃程度の高温下で長時間使用されることがある。このため、マイクロコンピュータ1は、このような厳しい動作条件の下でも不具合を生じないように動作試験が行われ、不良品と良品が選別される。図中には、この動作試験時に主に用いられる各回路等が例示されている。マイクロコンピュータ1は、半導体基板2と、半導体基板2上に形成されたパッド3,3A〜3Eと、入出力回路(I/O)4,4A〜4Eと、発熱回路5A〜5Dと、デコーダ6と、温度センサ7等とを備えている。図中、パッド3,3A〜3E、入出力回路4,4A〜4Eについては、半導体基板2に複数配置されているので、同一機能を有するものについては符号を適宜省略し、動作試験に用いられる機能等を有しているものについては符号の末尾にアルファベットを付した。また、発熱回路5A〜5Dについては、詳細は後述するが、デコーダ6によりブロック単位で選択可能であるから、そのブロック毎に符号の末尾にアルファベットを付した。
FIG. 1 illustrates a schematic configuration of a microcomputer as an example of a semiconductor integrated circuit according to an embodiment of the present invention. For example, the
半導体基板2は、正方形に形成されており、その周辺部にはパッド3,3A〜3Eが所定間隔を隔てて複数配置されている。パッド3は、例えば不図示のリードフレームのリードにワイヤボンディングによって結合される。マイクロコンピュータ1は、図示を省略した所定の内部回路等を有しており、パッケージ後、通常動作を行うための所定のシステムに組み込まれると、上記リードからパッド3を介して各種信号がこの内部回路に入力される。一方、動作試験に主に用いられるパッド3A〜3Eは、必ずしもリードに結合する必要はない。これは、パッケージ前に動作試験を行う場合、パッド3A〜3Eは、不図示の評価用治具の外部端子に接続すればよく、パッケージ後の通常動作時には使用しない場合もあるからである。評価用治具は、動作試験中にマイクロコンピュータ1を単に保持するだけでなく、例えば125℃までの耐熱性を有する測定系の各部品等を備えており、マイクロコンピュータ1に所定の入力データを出力し、この入力データに対してマイクロコンピュータ1が正しい出力データを出力したか否かを判定する機能を有する。
The
入出力回路4は、パッド3に接続されており、例えば入出力バッファを備え、マイクロコンピュータ1に接続された所定のシステムと内部回路の間での信号のやり取りを可能としている。入出力回路4A〜4Cは、それぞれ配線8A〜8Cを介してデコーダ6に接続されている。入出力回路4D,4Eは、それぞれ配線9A,9Bを介して温度センサ7に接続されている。また、これらの入出力回路4A〜4Eは、パッド3A〜3Eと接続されると共に、内部回路にも接続可能とされている(図5参照)。
The input / output circuit 4 is connected to the
入出力回路4,4A〜4Eは、半導体基板2に所定間隔を隔てて配置されたパッド3,3A〜3Eにそれぞれ接続されているから、その間には、発熱回路5A〜5Dをそれぞれ配置するだけの隙間が存在している。即ち、発熱回路5A〜5Dは、隣接する入出力回路4,4A〜4Eの間にそれぞれ配置されている。これにより、発熱回路5A〜5Dは、半導体基板2の周辺部に分散させて配置され、その上、設計段階において、大幅なレイアウト設計の変更をすることを要しない。また、発熱回路5A〜5Dは十分に小さく、半導体基板2の面積を増大させることもない。
Since the input /
半導体基板2には、その周辺部に沿って、互いに重ならないように配線10A〜10Dが配置されている。これらの配線10A〜10Dは、複数の分岐を有し、それらの分岐を経由して発熱回路5A〜5Dにそれぞれ接続されている。発熱回路5A〜5Dが半導体基板2の一辺の近傍に配置されている場合、例えば同一辺の隣接する発熱回路5A,5Bは、それぞれ異なる配線10A,10Bに接続されている。同じく、同一辺の隣接する発熱回路5C,5Dは、それぞれ異なる配線10C,10Dに接続されている。要するに、複数の発熱回路5A〜5Dは、配線10A〜10D毎にブロックとして区別することができる。即ち、複数の発熱回路5A〜5Dは、4つのブロックに区別でき、同一辺の隣接したものは異なるブロックとされる。
Wirings 10 </ b> A to 10 </ b> D are arranged along the periphery of the
デコーダ6は、例えば評価用治具に備えられた制御回路からパッド3A〜3C、入出力回路4A〜4Cを経由して、配線8A〜8Cを介して入力された制御信号、即ち、動作させるべきブロックを指示する信号をデコードする。デコーダ6は、そのデコード結果に基づいて、適宜のブロックを選択又は非選択とするための信号を配線11A〜11Dに出力する。要するに、デコーダ6は、動作させるべき発熱回路5A〜5Dをブロック単位で選択することができる。ここで、同一ブロックに含まれる発熱回路5A〜5Dの数は、それぞれ同一である。このため、デコーダ6によって選択されるブロック数を制御することにより、発熱回路5A〜5Dによる熱量は、選択されるブロック数に応じて段階的に調整されることになる。そして、この発熱回路5A〜5Dによる熱量は、半導体基板2の周辺部から中央部に向かって伝達されるから、半導体基板2の温度を動作保証温度とされる160℃まで均一に上昇させることができる。
The
図2には、発熱回路5Aの概略構成が一例として示される。他の発熱回路5B〜5Dについては同一の構成を有するので、説明を省略する。発熱回路5Aは、多結晶シリコン(poly-Si)により形成された抵抗素子12と、MOSスイッチ13とを備えている。抵抗素子12は、一端が電源電圧Vccに接続され、他端がMOSスイッチ13に接続されている。MOSスイッチ13の一端は、図示のように接地されており、ゲート13aにはデコーダ6からの信号が配線11A,10Aを介して供給される。このようにすれば、デコーダ6からの信号が例えばハイレベルになると、MOSスイッチ13が導通して、抵抗素子12に電流が流れて熱を発生し、デコーダ6からの信号がローレベルになると、MOSスイッチ13が遮断され、抵抗素子12には電流が流れず、熱が発生しない。要するに、発熱回路5Aは、デコーダ6からの信号に応じて動作可能とされる。また、半導体基板2の周辺部に発熱回路5A〜5Dが合計200個配置され、動作試験時に半導体基板2の温度を動作保証温度とされる160℃まで上昇させるために全体で1W程度の発熱が要求されている場合には、発熱回路5A〜5Dは、1個当たり5mWの発熱量が必要とされることになる。このような場合には、抵抗素子12やMOSスイッチ13は、発熱回路5Aが隣接する入出力回路4の間に配置可能であり、かつ、必要とされる発熱量が得られるようにサイズ、材質等適宜選択される。
FIG. 2 shows a schematic configuration of the
図3には、温度センサ7の回路構成の一例が概略的に示される。温度センサ7は、例えばpn接合シリコンダイオードであって、そのカソード側は配線9Aを介して入出力回路4D、パッド3Dに接続され、アノード側は配線9Bを介して入出力回路4E、パッド3Eに接続されている。パッド3D,3Eの間には、配線を介して定電流源14と電圧計15が接続されている。これらの定電流源14と電圧計15は、マイクロコンピュータ1ではなく、例えば評価用治具に配置される。定電流源14は、上記ダイオードに対して一定の順方向電流を供給する。電圧計15は、ダイオードの順方向電圧を測定する。これにより、ダイオードの温度特性、即ち、接合温度に応じて電圧値が変化する特性を測定できる。
FIG. 3 schematically shows an example of the circuit configuration of the
図4には、ダイオードの温度特性の一例が示される。図中、横軸を温度Ta=Tj(℃)、縦軸を電圧Vf(V)とする。ダイオードは、その温度特性を測定するために、例えば全ての発熱回路5A〜5Dがオフ状態であり、常温25℃程度の雰囲気下において、予め順方向電圧が測定される。この測定値を図中、基準点A(25、VfA)とする。そして基準点A以外の温度で順方向電圧を測定すれば、温度センサ7として用いられるダイオードの温度特性、例えば−1.5mV/℃を測定できる。これにより、式「Vf=VfA+(−0.0015×温度変化)」が得られる。そして、動作試験時に電圧計15で測定された電圧値に基づいて、温度を算出することができる。要するに、温度センサ7は、ダイオードの温度特性を用いることで半導体基板2の温度を検出可能とされる。また、温度センサ7としてダイオードを用いるから、マイクロコンピュータ1の製造プロセスにおいてpn接合ダイオードを形成するのは容易である。これにより、マイクロコンピュータ1の製造プロセスを大幅に変更する必要もなく、製造コストも低減できる。
FIG. 4 shows an example of the temperature characteristics of the diode. In the figure, the horizontal axis represents temperature Ta = Tj (° C.), and the vertical axis represents voltage Vf (V). In order to measure the temperature characteristics of the diode, for example, all the
図5には、複数の機能を兼用するパッドを含む回路構成の一例が示される。図中、パッド3A〜3Cと、パッド3D,3Eは、それぞれ略同一の回路構成を有しているので、パッド3Aとパッド3Dが代表的に示される。また、パッド3Fは、図1に示したパッド3のうちいずれであってもよい。マイクロコンピュータ1は、主に通常動作時で用いられる回路として内部回路(INTCUIT)16を備えている。パッド3Aは、入出力回路4Aを介して切換え回路(SW)17に接続されている。パッド3Dは、入出力回路4Dを介して切換え回路(SW)18に接続されている。また、パッド3Fは、入出力回路4Fを介して切換え回路17,18にそれぞれ接続され、切換え回路17,18を共通に切換え制御する。
FIG. 5 shows an example of a circuit configuration including a pad that also functions as a plurality of functions. In the drawing, since the
切換え回路17は、パッド3Fからの信号に応じて、デコーダ6に制御信号S1を伝達するための配線8Aを含む伝達経路と、内部回路16に所定の信号S2を伝達するための配線19を含む伝達経路とを選択的に切換え可能であって、これらの伝達経路のいずれかをパッド3Aに接続する。これにより、パッド3Aは、通常動作時には配線19を含む伝達経路と接続され、動作試験時には配線8Aを含む伝達経路と接続される。要するに、パッド3Aは、制御信号S1の入力とは異なる上記所定の信号S2のインタフェース機能に兼用されることになる。
また、切換え回路18は、パッド3Fからの信号に応じて、温度センサ7による検出信号S3を伝達するための配線9Aを含む伝達経路と、内部回路16に所定の信号S4を伝達するための配線20を含む伝達経路とを選択的に切換え可能であって、これらの伝達経路のいずれかをパッド3Dに接続する。これにより、パッド3Dは、通常動作時には配線20を含む伝達経路と接続され、動作試験時には配線9Aを含む伝達経路と接続される。要するに、パッド3Aは、検出信号S3の入力とは異なる上記所定の信号S4のインタフェース機能に兼用されることになる。従って、マイクロコンピュータ1は、複数の機能を兼用するパッド3A〜3Eを有するから、例えばパッド3Fを設けることにより、動作試験時にのみ用いられる専用パッドを複数設ける必要がない。このようにすれば、マイクロコンピュータ1では、パッド3の数を大幅に変更することなく、動作試験を行うことができる。
The switching
次に、マイクロコンピュータ1における動作試験方法について説明する。まず、温度センサ7とされるダイオードの温度特性を予め測定する。そして、マイクロコンピュータ1を評価用治具で保持し、その状態で炉体内に収容する。評価用治具は125℃までの耐熱性を有しているので、炉体は、マイクロコンピュータ1及び評価用治具が収容された内部の雰囲気を125℃まで上昇させる。炉体は、雰囲気の温度を125℃のまま維持する。次に、マイクロコンピュータ1は、パッド3Fにより切換え回路17,18を制御して、例えばパッド3Aとデコーダ6の伝達経路と、パッド3Dと温度センサ7の伝達経路を選択する。マイクロコンピュータ1は、パッド3Dと温度センサ7の伝達経路を介して、温度センサ7による検出信号S3をパッド3Dから、評価用治具に備えられた動作試験用の制御回路に出力する。この動作試験用の制御回路は、上記検出信号S3に基づいて、動作させるべき発熱回路5A〜5Dの数を指示する制御信号S1を生成する。そして、マイクロコンピュータ1は、パッド3Aとデコーダ6の伝達経路を介して、上記制御信号S1をパッド3Aからデコーダ6に入力する。
Next, an operation test method in the
デコーダ6は、この制御信号S1をデコードして、デコード結果に応じて動作させるべき発熱回路5A〜5Dをブロック単位で選択する。発熱回路5A〜5Dは、例えば半導体基板2の周辺に合計200個配置され、配線10A〜10Dにより4つのブロックに区分され、1つのブロックに含まれる数は50個とされる。動作試験では、半導体基板2の温度を動作保証温度とされる160℃まで上昇させる必要がある。このため、デコーダ6による発熱回路5A〜5Dのブロック単位の選択は、160℃に到達するまでの到達時間等を考慮して適宜行うことができる。例えば到達時間を短縮させたい場合には、4つのブロックを全て選択して、発熱回路5A〜5Dを全て動作させてもよい。また、到達時間を特に短縮させる必要がない場合には、1つのブロック、例えば発熱回路5Aだけを選択するようにしてもよい。いずれのブロックを選択しても、発熱回路5A〜5Dによる熱量は、半導体基板2の周辺部から中央部に向かって伝達されるから、半導体基板2の温度は略均一に上昇することになる。
The
また、半導体基板2の温度は、温度センサ7により適宜測定されているから、この温度センサ7による検出信号S3が評価用治具の上記制御回路に再び入力される。制御回路は、動作保証温度と現状の温度との差に基づいて発熱回路5A〜5Dをブロック単位で選択するための上記制御信号S1を再び生成する。この制御信号S1は、デコーダ6に入力される。例えば全てのブロックを選択している状態では、半導体基板2の温度が160℃を上回ってしまい、正確な動作試験を行うことが困難となってしまう。これを回避するために、160℃付近ではいずれかのブロックを非選択として、発熱回路5A〜5Dによる全体の発熱量を小さくして、半導体基板2の温度が徐々に160℃に到達するように制御する。また、半導体基板2の温度が160℃を十分に下回っている状態では、発熱回路5A〜5Dによる発熱量が不足しているので、他のブロックを新たに選択すればよい。このように、動作させるべき発熱回路5A〜5Dの数を適宜選択することにより、半導体基板2の温度を動作保証温度とされる160℃まで略均一に上昇させることができる。そして、マイクロコンピュータ1は、半導体基板2の温度が動作保証温度になれば、その状態を維持するように適宜の数の発熱回路5A〜5Dを動作させる。
Further, since the temperature of the
評価用治具は、半導体基板2の温度が160℃になると、所定のパッド3を介して動作試験用の入力データを例えば内部回路16に入力し、正しい出力データが出力されたか否かを判定する。この判定は、半導体基板2の温度が動作保証温度に維持される例えば数十時間の間に適宜行われる。この判定で常に正しい出力データが出力されると、マイクロコンピュータ1は良品として選別される。一方、誤った出力データが出力されると欠陥を潜在的に含むデバイスとして不良品として選別される。従って、このマイクロコンピュータ1の動作試験方法では、デコーダ6によりブロック単位で発熱回路5A〜5Dを選択することで、半導体基板2の周辺部に生じる熱量を調整して、半導体基板2の温度を動作保証温度まで略均一に上昇させ、その温度を所定時間維持することができる。さらに、動作試験時において、評価用治具の温度は、125℃を上回ることがないので、破損することがない。要するに、この動作試験方法によれば、動作保証温度が高く設定されている場合でも、動作試験を精度よく行い、動作試験の結果に対する信頼性を高めることができる。
When the temperature of the
以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。 As mentioned above, although the invention made by this inventor was concretely demonstrated based on embodiment, it cannot be overemphasized that this invention is not limited to it and can be variously changed in the range which does not deviate from the summary.
例えば、動作試験では、炉体を用いて半導体基板2と評価用治具を共に125℃の温度まで上昇させ、その後、発熱回路5A〜5Dにより半導体基板2の温度を動作保証温度まで上昇させるようにしたが、これに限定されない。例えば炉体を用いず、発熱回路5A〜5Dだけを用いて、半導体基板2の温度を常温である25℃程度から動作保証温度まで上昇させてもよい。このようにすれば、動作試験時に炉体が不要となるから、動作試験をより簡易に行うことができる。また、動作試験時において、評価用治具に備えられた動作試験用の制御回路を用いて上記制御信号S1を生成するようにしたが、これに限られず、この制御回路をマイクロコンピュータ1の内部に設けるようにしてもよい。このようにすれば、評価用治具の構成を簡略化できる。
For example, in the operation test, the furnace body is used to raise both the
さらに、半導体基板2は、正方形としたがこれに限らず、半導体基板2の温度を略均一に上昇させることができるように、発熱回路5A〜5Dを適宜配置可能であれば、長方形等の矩形であってもよく、また、曲線を有する適宜の形状であってもよい。パッド3,3A〜3Eは、半導体基板2の周辺部に限らず、例えば中央部に複数配置されていてもよく、その近傍に発熱回路5A〜5Dを配置してもよい。また、入出力回路4,4A〜4Eによっては、その回路内部に発熱回路5A〜5Dを配置可能なスペースが存在する場合もある。そこで、この場合には、入出力回路4,4A〜4Eの内部に発熱回路5A〜5Dを配置することもできる。さらに、上記したマイクロコンピュータ1は、発熱回路5A〜5Dを有しており、半導体基板2の温度を動作保証温度まで略均一に上昇させる機能を有しているので、車載用に限らず、高い耐熱性が要求される適宜の制御システム及びその動作試験に適用することもできる。
Furthermore, although the
1 マイクロコンピュータ
2 半導体基板
3,3A〜3E パッド
4,4A〜4E 入出力回路(I/O)
5A〜5D 発熱回路
6 デコーダ(DEC)
7 温度センサ(TEMPSES)
12 抵抗素子
13 MOSスイッチ
14 定電流源
15 電圧計
16 内部回路(INTCUIT)
17,18 切換え回路
S1 制御信号
S3 検出信号
DESCRIPTION OF
5A to 5D
7 Temperature sensor (TEMPSES)
12
17, 18 switching circuit S1 control signal S3 detection signal
Claims (7)
前記入出力回路の近傍、又は前記入出力回路内に配置された複数の発熱回路と、
前記発熱回路を制御する制御信号を入力するための第1外部端子と、
温度を検出する温度センサと、
前記温度センサによる検出信号を外部に出力するための第2外部端子と、を備える半導体集積回路。 A plurality of input / output circuits arranged on a semiconductor substrate;
A plurality of heat generating circuits arranged in the vicinity of the input / output circuit or in the input / output circuit;
A first external terminal for inputting a control signal for controlling the heating circuit;
A temperature sensor for detecting the temperature;
And a second external terminal for outputting a detection signal from the temperature sensor to the outside.
前記第2外部端子は、前記検出信号の出力とは異なる第2信号のインタフェース機能に兼用され、
前記制御信号の伝達経路と前記第1信号の伝達経路とを選択的に前記第1外部端子に接続する第1切換え回路と、
前記検出信号の伝達経路と前記第2信号の伝達経路とを選択的に前記第2外部端子に接続する第2切換え回路と、
前記第1切換え回路と前記第2切換え回路を共通に切換え制御可能な第3外部端子と、を更に有する請求項1記載の半導体集積回路。 The first external terminal is also used for an interface function of a first signal different from the input of the control signal,
The second external terminal is also used for an interface function of a second signal different from the output of the detection signal,
A first switching circuit for selectively connecting the transmission path of the control signal and the transmission path of the first signal to the first external terminal;
A second switching circuit that selectively connects the transmission path of the detection signal and the transmission path of the second signal to the second external terminal;
2. The semiconductor integrated circuit according to claim 1, further comprising a third external terminal capable of switching and controlling the first switching circuit and the second switching circuit in common.
複数の前記発熱回路をブロックに分割し、前記第2外部端子から出力される前記検出信号に基づいて動作させるべきブロックを選択して、発熱させる前記発熱回路の数を可変に制御する半導体集積回路の動作試験方法。 An operation test method for a semiconductor integrated circuit according to claim 5,
A semiconductor integrated circuit that divides a plurality of heat generating circuits into blocks, selects a block to be operated based on the detection signal output from the second external terminal, and variably controls the number of heat generating circuits that generate heat Operation test method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006061490A JP2007240263A (en) | 2006-03-07 | 2006-03-07 | Semiconductor integrated circuit and operation test method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006061490A JP2007240263A (en) | 2006-03-07 | 2006-03-07 | Semiconductor integrated circuit and operation test method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007240263A true JP2007240263A (en) | 2007-09-20 |
Family
ID=38585950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006061490A Withdrawn JP2007240263A (en) | 2006-03-07 | 2006-03-07 | Semiconductor integrated circuit and operation test method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007240263A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009252846A (en) * | 2008-04-02 | 2009-10-29 | Sharp Corp | Semiconductor integrated circuit and inspection method of the semiconductor integrated circuit |
| WO2010073523A1 (en) * | 2008-12-25 | 2010-07-01 | パナソニック株式会社 | Semiconductor integrated circuit |
| JP2011049242A (en) * | 2009-08-25 | 2011-03-10 | Nec Computertechno Ltd | Temperature change adjusting module, and temperature change adjusting method |
| JP2017208449A (en) * | 2016-05-18 | 2017-11-24 | キヤノン株式会社 | Semiconductor integrated circuit and electronic apparatus |
| JP2020191399A (en) * | 2019-05-23 | 2020-11-26 | 東京エレクトロン株式会社 | Test wafer and test method |
-
2006
- 2006-03-07 JP JP2006061490A patent/JP2007240263A/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009252846A (en) * | 2008-04-02 | 2009-10-29 | Sharp Corp | Semiconductor integrated circuit and inspection method of the semiconductor integrated circuit |
| WO2010073523A1 (en) * | 2008-12-25 | 2010-07-01 | パナソニック株式会社 | Semiconductor integrated circuit |
| US8446792B2 (en) | 2008-12-25 | 2013-05-21 | Panasonic Corporation | Semiconductor integrated circuit |
| JP2011049242A (en) * | 2009-08-25 | 2011-03-10 | Nec Computertechno Ltd | Temperature change adjusting module, and temperature change adjusting method |
| JP2017208449A (en) * | 2016-05-18 | 2017-11-24 | キヤノン株式会社 | Semiconductor integrated circuit and electronic apparatus |
| JP2020191399A (en) * | 2019-05-23 | 2020-11-26 | 東京エレクトロン株式会社 | Test wafer and test method |
| JP7257880B2 (en) | 2019-05-23 | 2023-04-14 | 東京エレクトロン株式会社 | Test Wafer and Test Method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4936788B2 (en) | Prober and probe contact method | |
| JP5170395B2 (en) | Wafer and temperature test method thereof | |
| US8289040B2 (en) | Test wafer unit and test system | |
| JPS63217821A (en) | semiconductor integrated circuit | |
| JP2007240263A (en) | Semiconductor integrated circuit and operation test method | |
| US8378700B2 (en) | Wafer unit for testing semiconductor chips and test system | |
| KR100838751B1 (en) | How to diagnose the condition of burn-in device | |
| US7227351B2 (en) | Apparatus and method for performing parallel test on integrated circuit devices | |
| US20020167323A1 (en) | Method for measuring fuse resistance in a fuse array | |
| JP4125736B2 (en) | Temperature control method for prober device | |
| JP3769220B2 (en) | Power module repeated durability test method and test apparatus | |
| CN113711065B (en) | Semiconductor integrated circuit device and inspection method for semiconductor integrated circuit device | |
| JP5104016B2 (en) | Power semiconductor module | |
| US10976184B2 (en) | Sensor diagnostic device and method | |
| JP2000243795A (en) | Power supply current measurement circuit of burn-in tester | |
| JP2006054450A (en) | Semiconductor wafer having self-shielding function and test method thereof | |
| JP2006138711A (en) | High temperature inspection method for semiconductor devices | |
| JP5358125B2 (en) | Semiconductor device and semiconductor chip crack detection method | |
| TW200937433A (en) | Fuse apparatus for controlling built-in self stress and control method thereof | |
| JP2002071501A (en) | Semiconductor sensor inspection equipment | |
| JP3979619B2 (en) | Method for detecting disconnection of internal wiring of semiconductor device | |
| JP4690731B2 (en) | Semiconductor device, test apparatus and test method thereof. | |
| KR100865857B1 (en) | Test device and method of semiconductor device | |
| JP4744884B2 (en) | Wafer inspection apparatus and wafer inspection method | |
| JP2010071809A (en) | Method of inspecting electric characteristic of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090512 |