JP2007201262A - High frequency circuit device - Google Patents
High frequency circuit device Download PDFInfo
- Publication number
- JP2007201262A JP2007201262A JP2006019314A JP2006019314A JP2007201262A JP 2007201262 A JP2007201262 A JP 2007201262A JP 2006019314 A JP2006019314 A JP 2006019314A JP 2006019314 A JP2006019314 A JP 2006019314A JP 2007201262 A JP2007201262 A JP 2007201262A
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- circuit board
- frequency circuit
- land portions
- conductive pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、種々の電気機器や電子回路ユニット等に使用して好適な高周波回路装置に関するものである。 The present invention relates to a high-frequency circuit device suitable for use in various electric devices, electronic circuit units, and the like.
図4は従来の高周波回路装置の要部の斜視図であり、次に、従来の高周波回路装置の構成を図4に基づいて説明すると、回路基板51の表面には、配線パターン52と、一部が配線パターン52に接続された一対のランドからなる第1,第2,第3のランド部53,54,55が設けられると共に、第1,第2のランド部53,54の一方のランド部は、互いに導電パターン56によって接続されている。
FIG. 4 is a perspective view of a main part of a conventional high-frequency circuit device. Next, the configuration of the conventional high-frequency circuit device will be described with reference to FIG. First, second, and
絶縁材のレジスト膜57は、第1,第2,第3のランド部53,54,55を露出した状態で、回路基板51上、配線パターン52上、及び導電パターン56上に設けられて、半田領域が形成されている。
A
そして、第1,第2,第3のランド部53,54,55のそれぞれの半田領域には、第1,第2,第3の電子部品58a、58b、58cが半田付けされると共に、ここでは図示しないが、回路基板51上に種々の回路部品が搭載されて、所望の高周波回路が形成されている(例えば、特許文献1参照)。
しかし、従来の高周波回路装置にあっては、第1,第2のランド部53,54を繋ぐ導電パターン56に高周波信号が流れると、第1,第2のランド部53,54間にインダクタが存在した状態となって、リターンロスが劣化し、電気的な性能が悪くなると共に、第1,第2のランド部53,54間の導電パターン56上には、半田領域を形成するためのレジスト膜57が設けられるため、第1,第2のランド部53,54間には、レジスト膜57を形成するためのスペースを必要として、大型になるという問題がある。
However, in the conventional high-frequency circuit device, when a high-frequency signal flows through the
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、電気的な性能が良く、小型の高周波回路装置を提供することにある。 The present invention has been made in view of such a situation of the prior art, and an object thereof is to provide a small high-frequency circuit device having good electrical performance.
上記の目的を達成するために、本発明は、複数枚の絶縁薄板が積層された回路基板と、この回路基板の表面に設けられた第1,第2のランド部と、この第1,第2のランド部間を接続する接続導体と、第1,第2のランド部のそれぞれ接続された電子部品とを備え、接続導体は、回路基板の積層間に設けられた導体パターンと、回路基板の孔内に設けられ、第1のランド部と導電パターンとを繋ぐ第1の導体と、回路基板の孔内に設けられ、第2のランド部と導電パターンとを繋ぐ第2の導体とで構成されると共に、回路基板には、導電パターンに対向する接地パターンを設けたことを特徴としている。 In order to achieve the above object, the present invention provides a circuit board in which a plurality of insulating thin plates are laminated, first and second land portions provided on the surface of the circuit board, and the first and first lands. A connection conductor for connecting the two land portions, and an electronic component connected to each of the first and second land portions. The connection conductor includes a conductor pattern provided between the stacked circuit boards, and a circuit board. A first conductor connecting the first land portion and the conductive pattern, and a second conductor connecting the second land portion and the conductive pattern provided in the hole of the circuit board. In addition, the circuit board is provided with a grounding pattern facing the conductive pattern.
このように構成した本発明は、接続導体と接地パターンとによって、第1,第2のランド部間には高周波的にローパスフィルタが存在した状態となって、所望の周波数でのリターンロスの改善が図れ、電気的な性能の良好なものが得られる。 According to the present invention configured as described above, a low-pass filter exists in a high frequency between the first and second land portions due to the connection conductor and the ground pattern, thereby improving return loss at a desired frequency. Therefore, a product with good electrical performance can be obtained.
また、本発明は、上記発明において、絶縁薄板がセラミック材で形成されたことを特徴としている。 Further, the present invention is characterized in that, in the above-mentioned invention, the insulating thin plate is formed of a ceramic material.
このように構成した本発明は、セラミック材によって、第1,第2のランド部間の絶縁性が良くなって、第1,第2のランド部間の間隔を狭くすることができて、小型化が図れる。 According to the present invention configured as described above, the ceramic material can improve the insulation between the first and second land portions, and can reduce the distance between the first and second land portions. Can be achieved.
また、本発明は、上記発明において、絶縁薄板が低温焼成セラミック材で形成されたことを特徴としている。 The present invention is also characterized in that, in the above invention, the insulating thin plate is formed of a low-temperature fired ceramic material.
このように構成した本発明は、低温焼成セラミック材によって、高周波特性の良好なものが得られる。 According to the present invention configured as described above, a low-temperature fired ceramic material can provide a high-frequency characteristic.
また、本発明は、上記発明において、導電パターンと接地パターンは、互いに隣り合う積層間に設けられたことを特徴としている。 Further, the present invention is characterized in that, in the above-mentioned invention, the conductive pattern and the ground pattern are provided between adjacent layers.
このように構成した本発明は、導電パターンと接地パターンが近接した状態で配置できて、小型化が図れると共に、ローパスフィルタのコンデンサを形成するための導電パターンと接地パターンを小さくできて、一層の小型化が図れる。 The present invention configured as described above can be arranged in a state in which the conductive pattern and the ground pattern are close to each other, and can be downsized, and the conductive pattern and the ground pattern for forming the capacitor of the low-pass filter can be made small. Miniaturization can be achieved.
また、本発明は、上記発明において、接続導体によって接続された第1,第2のランド部間に位置する回路基板の表面には、レジスト膜を無くしたことを特徴としている。 Further, the present invention is characterized in that in the above invention, the resist film is eliminated on the surface of the circuit board located between the first and second lands connected by the connecting conductor.
このように構成した本発明は、レジスト膜が不要となる上に、第1,第2のランド部間の間隔を一層狭めることができて、小型化を図ることができる。 According to the present invention configured as described above, a resist film is not required, and the distance between the first and second land portions can be further reduced, and the size can be reduced.
本発明は、接続導体と接地パターンとによって、第1,第2のランド部間には高周波的にローパスフィルタが存在した状態となって、所望の周波数でのリターンロスの改善が図れ、電気的な性能の良好なものが得られる。 According to the present invention, a low-pass filter exists between the first and second land portions at a high frequency due to the connection conductor and the ground pattern, so that return loss at a desired frequency can be improved, and electrical With good performance.
発明の実施の形態について図面を参照して説明すると、図1は本発明の高周波回路装置の要部の平面図、図2は本発明の高周波回路装置の要部断面図、図3は本発明の高周波回路装置に係る等価回路図である。 An embodiment of the invention will be described with reference to the drawings. FIG. 1 is a plan view of the main part of the high-frequency circuit device of the present invention, FIG. 2 is a cross-sectional view of the main part of the high-frequency circuit device of the present invention, and FIG. It is an equivalent circuit diagram related to the high-frequency circuit device.
次に、本発明の高周波回路装置に係る構成を図1〜図3に基づいて説明すると、回路基板1は、複数枚のセラミック材、或いは低温焼成セラミック材(LTCC)等の絶縁薄板2が積層されて形成されており、この回路基板1の表面には、配線パターン3と、一部が配線パターン3に接続された一対のランドからなる第1,第2のランド部4,5が設けられている。
Next, a configuration according to the high-frequency circuit device of the present invention will be described with reference to FIGS. 1 to 3. A circuit board 1 is a laminate of a plurality of insulating
この第1,第2のランド部4,5の一方のランド部は、互いに接続導体6によって接続されており、この接続導体6は、回路基板1の積層間に設けられた導電パターン7と、回路基板1の孔1a内に設けられ、第1のランド部4と導電パターン7を繋ぐ第1の導体8と、回路基板1の孔1b内に設けられ、第2のランド部5と導電パターン7を繋ぐ第2の導体9とで構成されている。
One land portion of the first and
そして、接続導体6によって接続された第1,第2のランド部4,5の一方のランド部間は、互いに近接(例えば、50ミクロン程度の間隔)した状態で配置されると共に、このランド部間に位置する回路基板1の表面には、絶縁材のレジスト膜を無くした状態となっている。
And between one land part of the 1st,
なお、レジスト膜は、上記ランド部間の回路基板1の表面以外の適宜箇所に設けても良い。 Note that the resist film may be provided at an appropriate place other than the surface of the circuit board 1 between the land portions.
導電材からなる接地パターン10は、導電パターン7に対向した状態で、導電パターン7に隣接した積層間に設けられており、また、この接地パターン10は、導電パターン10から隣接しない積層間、或いは回路基板1の下面に設けても良い。
The
そして、第1,第2のランド部4,5のそれぞれには、第1,第2の電子部品11a、11bが半田付けされると共に、ここでは図示しないが、回路基板1上に種々の回路部品が搭載されて、所望の高周波回路が形成されて、本発明の高周波回路装置が構成されている。
The first and
また、第1,第2の電子部品11a、11bは、双方がコンデンサや抵抗器等の同じ電子部品、或いは、一方がコンデンサや抵抗器で、他方がIC部品で形成されても良い。
The first and second
このような構成を有する本発明の高周波回路装置にあっては、第1,第2のランド部4,5を繋ぐ接続導体6に高周波信号が流れると、図3に示すように高周波的には、第1,第2の導体8,9がインダクタL、導電パターン7と接地パターン10との間がコンデンサCとなって、T形のローパスフィルタが存在した状態となる。
In the high-frequency circuit device of the present invention having such a configuration, when a high-frequency signal flows through the
その結果、接続導体6と接地パターン10とによって、第1,第2のランド部4,5間には高周波的にローパスフィルタが存在した状態となって、所望の周波数でのリターンロスの改善が図れ、電気的な性能の良好なものが得られる。
As a result, the
1 回路基板
1a、1b 孔
2 絶縁薄板
3 配線パターン
4 第1のランド部
5 第2のランド部
6 接続導体
7 導電パターン
8 第1の導体
9 第2の導体
10 接地パターン
11a、11b 電子部品
L インダクタ
C コンデンサ
DESCRIPTION OF SYMBOLS 1 Circuit board 1a,
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006019314A JP2007201262A (en) | 2006-01-27 | 2006-01-27 | High frequency circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006019314A JP2007201262A (en) | 2006-01-27 | 2006-01-27 | High frequency circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007201262A true JP2007201262A (en) | 2007-08-09 |
Family
ID=38455521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006019314A Withdrawn JP2007201262A (en) | 2006-01-27 | 2006-01-27 | High frequency circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007201262A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163534A (en) * | 1997-11-27 | 1999-06-18 | Kyocera Corp | Low temperature firing multilayer substrate |
| JP2002093941A (en) * | 2000-09-14 | 2002-03-29 | Kyocera Corp | Multilayer wiring board |
| WO2005067359A1 (en) * | 2003-12-26 | 2005-07-21 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate |
| JP2005235807A (en) * | 2004-02-17 | 2005-09-02 | Murata Mfg Co Ltd | Stacked electronic component and its manufacturing method |
-
2006
- 2006-01-27 JP JP2006019314A patent/JP2007201262A/en not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163534A (en) * | 1997-11-27 | 1999-06-18 | Kyocera Corp | Low temperature firing multilayer substrate |
| JP2002093941A (en) * | 2000-09-14 | 2002-03-29 | Kyocera Corp | Multilayer wiring board |
| WO2005067359A1 (en) * | 2003-12-26 | 2005-07-21 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate |
| JP2005235807A (en) * | 2004-02-17 | 2005-09-02 | Murata Mfg Co Ltd | Stacked electronic component and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI429343B (en) | Printed circuit board | |
| JP7120294B2 (en) | Electronics | |
| US10560066B2 (en) | Electronic component | |
| JP2007129565A (en) | Low-pass filter | |
| JPH0446405A (en) | Delay line and its manufacture | |
| CN101052266B (en) | Printed circuit board and manufacturing method thereof | |
| JP6125274B2 (en) | Electronic circuits and electronic equipment | |
| US9431991B2 (en) | Common mode filter | |
| US20090008134A1 (en) | Module | |
| JP2012186251A (en) | Three-terminal capacitor, and mounting structure of the same | |
| CN106332435B (en) | Flexible circuit board and method of making the same | |
| US6922129B2 (en) | High-work-efficiency multilayered circuit board | |
| US7035082B2 (en) | Structure of multi-electrode capacitor and method for manufacturing process of the same | |
| JP2008258464A (en) | Circuit board and differential transmission apparatus | |
| JP2008034672A (en) | Method for mounting chip component, and electronic module | |
| JP2007201262A (en) | High frequency circuit device | |
| WO2017077837A1 (en) | Component-mounted substrate | |
| US7277006B2 (en) | Chip resistor | |
| JPH0720943Y2 (en) | Multilayer printed wiring board | |
| JP6664257B2 (en) | Low pass filter | |
| JP2016025690A (en) | Electronic module | |
| KR102279152B1 (en) | Interposer for wiring and electric module having the same | |
| CN100354995C (en) | Capacitor, wiring substrate, decoupling circuit and high-frequency circuit | |
| JPH05191116A (en) | Laminated electronic equipment | |
| JP2005191411A (en) | High frequency integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080815 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110106 |