[go: up one dir, main page]

JP2008004876A - Manufacturing method of thin film device - Google Patents

Manufacturing method of thin film device Download PDF

Info

Publication number
JP2008004876A
JP2008004876A JP2006175339A JP2006175339A JP2008004876A JP 2008004876 A JP2008004876 A JP 2008004876A JP 2006175339 A JP2006175339 A JP 2006175339A JP 2006175339 A JP2006175339 A JP 2006175339A JP 2008004876 A JP2008004876 A JP 2008004876A
Authority
JP
Japan
Prior art keywords
film
electrode film
photomask
mask
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006175339A
Other languages
Japanese (ja)
Other versions
JP5040188B2 (en
Inventor
Toshiyuki Nakaiso
俊幸 中磯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006175339A priority Critical patent/JP5040188B2/en
Publication of JP2008004876A publication Critical patent/JP2008004876A/en
Application granted granted Critical
Publication of JP5040188B2 publication Critical patent/JP5040188B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a thin film device with excellent characteristics to be manufactured efficiently at a low cost. <P>SOLUTION: A manufacturing method of the present thin film device comprises: a step of sequentially forming a lower electrode film 2, an insulating film 3, and an upper electrode film 4 on a substrate 1; a first patterning step of patterning the upper electrode film 4 and the insulating film 3 by using a first mask 13; and a second patterning step of patterning the upper electrode film 4 and the lower electrode film 2, in such a manner as to electrically isolate them from each other by using a second mask 23 that is separately formed at the inner portion from the outer periphery 3e of the insulating film 3, and at least the side in the upper surface of a projected pattern on the basis of the upper electrode film 4 and the insulating film 3 that are patterned in the first patterning step. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、薄膜コンデンサ、薄膜圧電アクチュエータなどの薄膜デバイスの製造方法に関する。   The present invention relates to a method for manufacturing a thin film device such as a thin film capacitor or a thin film piezoelectric actuator.

薄膜コンデンサ、薄膜圧電アクチュエータなどの薄膜デバイスは、基板上にパターニングして形成されている下部電極膜、絶縁膜および上部電極を備える。したがって、薄膜デバイスの製造方法においては、下部電極膜、絶縁膜および上部電極膜の形成方法およびパターニング方法が重要となる。   Thin film devices such as thin film capacitors and thin film piezoelectric actuators include a lower electrode film, an insulating film, and an upper electrode formed by patterning on a substrate. Therefore, in the method of manufacturing a thin film device, the formation method and patterning method of the lower electrode film, the insulating film, and the upper electrode film are important.

薄膜デバイスの従来の製造方法として、下部電極膜、絶縁膜および上部電極膜とのそれぞれについて順に膜を形成しパターニングする方法(たとえば、特開2001−135143号公報(特許文献1)を参照)、基板上に下部電極膜、絶縁膜および上部電極膜を形成した後、上部電極膜、絶縁膜および下部電極膜と順にパターニングする方法などが行なわれている。   As a conventional manufacturing method of a thin film device, a method of forming and patterning a film in order for each of a lower electrode film, an insulating film, and an upper electrode film (see, for example, JP-A-2001-135143 (Patent Document 1)), A method of forming a lower electrode film, an insulating film, and an upper electrode film on a substrate and then patterning the upper electrode film, the insulating film, and the lower electrode film in order is performed.

たとえば、図9を参照して、特許文献1は以下の薄膜コンデンサの製造方法を開示している。図9(a)を参照して基板1の上に下部電極膜2を形成した後、図9(b)を参照して下部電極膜2をパターニングする。次に、図9(c)を参照して基板1および下部電極膜2上に絶縁膜3を形成した後、図9(d)を参照して絶縁膜3をパターニングする。さらに、基板1、下部電極膜2および絶縁膜3上に上部電極膜4を形成した後、図9(e)を参照して上部電極膜4をパターニングする。しかし、特許文献1の薄膜コンデンサの製造方法は、3回の膜形成工程と3回の膜パターニング工程が必要であり、製造工程が多くまた製造コストも高くなる問題があった。   For example, referring to FIG. 9, Patent Document 1 discloses the following method for manufacturing a thin film capacitor. After forming the lower electrode film 2 on the substrate 1 with reference to FIG. 9A, the lower electrode film 2 is patterned with reference to FIG. 9B. Next, referring to FIG. 9C, an insulating film 3 is formed on the substrate 1 and the lower electrode film 2, and then the insulating film 3 is patterned with reference to FIG. 9D. Furthermore, after forming the upper electrode film 4 on the substrate 1, the lower electrode film 2, and the insulating film 3, the upper electrode film 4 is patterned with reference to FIG. However, the method of manufacturing a thin film capacitor disclosed in Patent Document 1 requires three film forming steps and three film patterning steps, and has a problem that the number of manufacturing steps is large and the manufacturing cost is high.

また、基板上に下部電極膜、絶縁膜および上部電極膜を形成した後、上部電極膜、絶縁膜および下部電極膜と順にパターニングする方法は、1回の連続した3つの膜の形成工程と、3回の膜パターニング工程とが必要であり、製造工程が多くまた製造コストも高くなる問題があった。   Further, after forming the lower electrode film, the insulating film, and the upper electrode film on the substrate, the method of sequentially patterning the upper electrode film, the insulating film, and the lower electrode film includes a process of forming three consecutive films, Three film patterning steps are required, and there are problems that the number of manufacturing steps is large and the manufacturing cost is high.

これらの方法に対して、製造工程を少なくして製造コストを低減するため、3つの膜のパターニングを3回より少ない回数で行なう方法も提案されている(たとえば、特開2000−150825号公報(特許文献2)を参照)。たとえば、図10を参照して、特許文献2は、従来技術として以下の半導体装置の製造方法を開示している。図10(a)を参照して上部電極膜4、絶縁膜3および下部電極膜2をほぼ垂直に連続してエッチングして1回でパターニングする方法、図10(b)を参照して、上部電極膜4、絶縁膜3および下部電極膜2をテーパ状に連続してエッチングして1回でパターニングする方法、図10(c)を参照して、上部電極膜4および絶縁膜3をほぼ垂直に連続してエッチングした後、上部電極膜4および絶縁膜3の外周よりもさらに外周で下部電極膜2をほぼ垂直にエッチングをして2回でパターニングする方法などが開示されている。   In contrast to these methods, in order to reduce the manufacturing cost by reducing the number of manufacturing steps, a method of patterning the three films less than three times has also been proposed (for example, JP 2000-150825 A). (See Patent Document 2)). For example, referring to FIG. 10, Patent Document 2 discloses the following method for manufacturing a semiconductor device as a conventional technique. Referring to FIG. 10A, the upper electrode film 4, the insulating film 3 and the lower electrode film 2 are continuously etched almost vertically to be patterned once, and the upper electrode film 4 is referred to by referring to FIG. A method in which the electrode film 4, the insulating film 3 and the lower electrode film 2 are continuously etched in a tapered shape and patterned once, with reference to FIG. 10C, the upper electrode film 4 and the insulating film 3 are substantially vertical. And a method of etching the lower electrode film 2 substantially perpendicularly on the outer periphery of the upper electrode film 4 and the insulating film 3 and then patterning them twice.

しかし、図10(a)に示すようなパターニング方法では、上部電極膜4および絶縁膜3の側面へのエッチング除去された被加工物の再付着およびエッチングダメージが大きく、薄膜デバイスの特性低下が起こる問題があった。図10(b)に示すようなパターニング方法では、テーパエッチングをするための特殊なエッチング装置が必要となり、コスト高となる問題があった。また、図10(c)に示すようなパターニング方法では、図10(a)の場合と同様に、上部電極膜4および絶縁膜3の側面へのエッチング除去された被加工物の再付着およびエッチングダメージが大きく、薄膜デバイスの特性低下が起こる問題があった。   However, in the patterning method as shown in FIG. 10A, the re-attachment and etching damage of the work piece removed by etching on the side surfaces of the upper electrode film 4 and the insulating film 3 are large, and the characteristics of the thin film device are deteriorated. There was a problem. In the patterning method as shown in FIG. 10B, a special etching apparatus for performing taper etching is required, and there is a problem that the cost is increased. Further, in the patterning method as shown in FIG. 10 (c), as in the case of FIG. 10 (a), reattachment and etching of the work piece removed by etching on the side surfaces of the upper electrode film 4 and the insulating film 3 are performed. There was a problem that the damage was large and the characteristics of the thin film device were deteriorated.

また、上部電極膜をほぼ垂直に連続してエッチングした後、上部電極膜の外周よりもさらに外周で絶縁膜および下部電極膜をほぼ垂直にエッチングして2回パターニングする方法もあるが、このパターニング方法は下部電極膜の側面のみで外部との電気的接続を行なう必要があり、外部素子との電気的接続が困難となる問題があった。
特開2001−135143号公報 特開2000−150825号公報
In addition, there is a method in which the upper electrode film is continuously etched almost vertically, and then the insulating film and the lower electrode film are etched almost vertically on the outer periphery of the upper electrode film to perform patterning twice. In this method, it is necessary to make an electrical connection with the outside only on the side surface of the lower electrode film, which makes it difficult to make an electrical connection with an external element.
JP 2001-135143 A JP 2000-150825 A

本発明は、上記問題点を解決し、特性に優れた薄膜デバイスを効率的にかつ低コストで製造することができる薄膜デバイスの製造方法を提供することを目的とする。   An object of the present invention is to solve the above-described problems and to provide a method for manufacturing a thin film device that can efficiently manufacture a thin film device having excellent characteristics at low cost.

本発明は、基板上に、下部電極膜、絶縁膜および上部電極膜を順次形成する工程と、第1のマスクを用いて上部電極膜および絶縁膜をパターニングする第1のパターニング工程と、第1のパターニング工程によりパターニングされた上部電極膜および絶縁膜に基づく凸状パターンの上面における絶縁膜の外周より内側の部分と少なくとも側面の部分とに分離して形成された第2のマスクを用いて上部電極膜および下部電極膜を互いに電気的に分離するようにパターニングする第2のパターニング工程とを含む薄膜デバイスの製造方法である。   The present invention includes a step of sequentially forming a lower electrode film, an insulating film, and an upper electrode film on a substrate, a first patterning step of patterning the upper electrode film and the insulating film using a first mask, Using the second mask formed by separating the upper electrode film and the convex pattern based on the insulating film on the upper surface of the convex pattern based on the patterning step from the outer periphery of the insulating film and at least the side surface thereof. And a second patterning step of patterning the electrode film and the lower electrode film so as to be electrically separated from each other.

本発明にかかる薄膜デバイスの製造方法において、第2のマスクのうち少なくとも側面の部分に形成された外部マスクは、凸状パターンの上面の外周部を覆い得る。   In the method for manufacturing a thin film device according to the present invention, the external mask formed on at least the side surface portion of the second mask can cover the outer peripheral portion of the upper surface of the convex pattern.

また、本発明にかかる薄膜デバイスの製造方法において、第1のパターニング工程において第1のマスクを形成するために第1のフォトマスクが用いられ、第1のフォトマスクは絶縁膜の外周を規定する第1のフォトマスク領域を有し、第2のパターニング工程において第2のマスクを形成するために第2のフォトマスクが用いられ、第2のフォトマスクは、互いに分離した、上部電極膜の外周を規定する内部フォトマスク領域を有する内部フォトマスクと、下部電極膜の外周を規定する外部フォトマスク領域を有する外部フォトマスクを有し、第1のフォトマスクと第2のフォトマスクの平面レイアウトにおいて、第1のフォトマスク領域と外部フォトマスク領域とが一部重複し得る。   In the method of manufacturing a thin film device according to the present invention, the first photomask is used to form the first mask in the first patterning step, and the first photomask defines the outer periphery of the insulating film. The second photomask is used to form the second mask in the second patterning step, and the second photomask has an outer periphery of the upper electrode film separated from each other. In the planar layout of the first photomask and the second photomask, there is an internal photomask having an internal photomask region that defines the external photomask and an external photomask having an external photomask region that defines the outer periphery of the lower electrode film. The first photomask region and the external photomask region may partially overlap.

また、本発明にかかる薄膜デバイスの製造方法において、第2のパターニング工程は、上部電極膜および下部電極膜をエッチングによりパターニングする工程を含み、上部電極膜の全膜厚エッチング所要時間が下部電極膜の全膜厚エッチング所要時間以上とすることができる。   In the method for manufacturing a thin film device according to the present invention, the second patterning step includes a step of patterning the upper electrode film and the lower electrode film by etching, and the time required for etching the entire thickness of the upper electrode film is lower electrode film. The total film thickness etching time can be longer than the required time.

また、本発明にかかる薄膜デバイスの製造方法において、第1のパターニング工程と第2のパタニーング工程との間に、第1のパターニング工程によりパターニングされた上部電極および絶縁膜、ならびに下部電極膜を覆うように導電膜を形成する工程をさらに含み、第2のマスクは、第1のパターニング工程によりパターニングされた上部電極膜および絶縁膜を覆うことにより導電膜の表面に生じた凸状パターンの上面における絶縁膜の外周より内側の部分と少なくとも側面の部分とに分離して形成されることができる。   In the method for manufacturing a thin film device according to the present invention, the upper electrode and the insulating film patterned by the first patterning step and the lower electrode film are covered between the first patterning step and the second patterning step. The second mask is formed on the upper surface of the convex pattern generated on the surface of the conductive film by covering the upper electrode film and the insulating film patterned by the first patterning process. The insulating film can be formed separately from the inner periphery and at least the side surface.

本発明によれば、特性に優れた薄膜デバイスを効率的にかつ低コストで製造することができる薄膜デバイスの製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the thin film device which can manufacture the thin film device excellent in the characteristic efficiently and at low cost can be provided.

(実施形態1)
本発明にかかる薄膜デバイスの製造方法の一実施形態は、図1の模式断面図および図2の模式上面図を参照して、基板1上に、下部電極膜2、絶縁膜3および上部電極膜4を順次形成する工程(図1(a)参照)と、第1のマスク13を用いて上部電極膜4および絶縁膜3をパターニングする第1のパターニング工程(図1(b)〜(g)、図2(1)を参照)と、第1のパターニング工程によりパターニングされた上部電極膜4および絶縁膜3に基づく凸状パターンの上面における絶縁膜3の外周3eより内側の部分と少なくとも側面の部分とに分離して形成された第2のマスク23を用いて上部電極膜4および下部電極膜2を互いに電気的に分離するようにパターニングする第2のパターニング工程(図1(h)〜(m)、図2(2)〜(4)を参照)とを含む。
(Embodiment 1)
An embodiment of a method for manufacturing a thin film device according to the present invention is described with reference to the schematic cross-sectional view of FIG. 1 and the schematic top view of FIG. 2 on a substrate 1 with a lower electrode film 2, an insulating film 3, and an upper electrode film. 4 (see FIG. 1A) and a first patterning step of patterning the upper electrode film 4 and the insulating film 3 using the first mask 13 (FIGS. 1B to 1G) 2 (see FIG. 2 (1)), and the upper electrode film 4 patterned by the first patterning step and the upper surface of the convex pattern based on the insulating film 3, the portion inside the outer periphery 3 e of the insulating film 3 and at least the side surface A second patterning process for patterning the upper electrode film 4 and the lower electrode film 2 so as to be electrically isolated from each other using the second mask 23 formed separately from each other (FIGS. 1H to (H) m), FIG. 2 (2)- Including a reference) and 4).

上記製造方法によれば、上部電極膜4と下部電極膜2との絶縁が良好で特性が高く安定した薄膜デバイスが得られる。また、上記製造方法によれば、1回の連続した3つの膜の形成工程と2回の膜パターニング工程により薄膜デバイスが得られるため、薄膜デバイスの製造コストを低減することができる。   According to the above manufacturing method, a stable thin film device with good insulation and high characteristics can be obtained between the upper electrode film 4 and the lower electrode film 2. Moreover, according to the said manufacturing method, since a thin film device is obtained by the process of forming three continuous films | membranes and the film | membrane patterning process of 2 times, the manufacturing cost of a thin film device can be reduced.

以下、本実施形態の薄膜デバイスの製造方法について具体的に説明する。まず、図1(a)を参照して、基板1上に、下部電極膜2、絶縁膜3および上部電極膜4を順次形成する(下部電極膜膜、絶縁膜および上部電極膜の形成工程)。   Hereinafter, the manufacturing method of the thin film device of this embodiment will be specifically described. First, referring to FIG. 1A, a lower electrode film 2, an insulating film 3, and an upper electrode film 4 are sequentially formed on a substrate 1 (a step of forming a lower electrode film, an insulating film, and an upper electrode film). .

ここで、基板1の材料は、特に制限はないが、高温の膜形成条件においても安定かつ高品質の大型の薄膜デバイスを得る観点から、Si、サファイアなどの単結晶、Al23、イットリウム安定化ジルコニア(YSZ)などの多結晶が好適である。 Here, the material of the substrate 1 is not particularly limited, but from the viewpoint of obtaining a large-sized thin film device that is stable and of high quality even under high temperature film formation conditions, single crystals such as Si and sapphire, Al 2 O 3 , yttrium Polycrystals such as stabilized zirconia (YSZ) are preferred.

また、下部電極膜2の材料は、絶縁膜3の形成条件により異なるが、薄膜コンデンサまたは薄膜圧電アクチュエータの絶縁膜3である高誘電率膜または圧電膜は、一般に酸化性雰囲気(たとえば、酸素分圧0.1kPa以上)中において高温(たとえば、500℃以上)で形成されるため、高温酸化性雰囲気で安定なPtが好適である。また、Pt以外に、同様の観点から、Irなどの白金族元素、Auなどの耐酸化性の金属元素、およびIrO2、SrRuO3などの導電性酸化物を用いることができる。ここで、下部電極膜2の形成方法は、特に制限はないが、スパッタリング法、真空蒸着法などが好適である。なお、下部電極膜2と基板1と間に、両者間の密着性の確保および原子の相互拡散を防止するためのTi膜、Cr膜、TiO2膜、ZrO2膜、Al23膜などを形成してもよい。 The material of the lower electrode film 2 varies depending on the formation conditions of the insulating film 3, but the high dielectric constant film or piezoelectric film, which is the insulating film 3 of the thin film capacitor or the thin film piezoelectric actuator, generally has an oxidizing atmosphere (for example, oxygen content). Pt that is stable in a high-temperature oxidizing atmosphere is suitable because it is formed at a high temperature (for example, 500 ° C. or higher) in a pressure of 0.1 kPa or higher. In addition to Pt, platinum group elements such as Ir, oxidation-resistant metal elements such as Au, and conductive oxides such as IrO 2 and SrRuO 3 can be used from the same viewpoint. Here, the method for forming the lower electrode film 2 is not particularly limited, but a sputtering method, a vacuum deposition method, or the like is preferable. Note that a Ti film, a Cr film, a TiO 2 film, a ZrO 2 film, an Al 2 O 3 film, etc. are provided between the lower electrode film 2 and the substrate 1 to ensure adhesion between them and prevent mutual diffusion of atoms. May be formed.

また、絶縁膜3の材料は、特に制限はないが、薄膜コンデンサの場合はBaTiO3系材料、(Ba,Sr)TiO3(以下、BSTという)系材料が好適であり、薄膜圧電アクチュエータの場合はPb(Zr,Ti)O3系材料が好適である。ここで、絶縁膜3の形成方法は、特に制限はなく、スパッタリング法、MOCVD(有機金属化学気相体積)法、スピンコート法(たとえば、MOD(メタルオーガニックデコンポジッション)法、ゾル−ゲル法など)などを用いることができる。これらの形成方法の内、製造装置が安価で、大面積の絶縁膜の形成が容易な観点から、スピンコート法が好適である。 The material of the insulating film 3 is not particularly limited, but in the case of a thin film capacitor, a BaTiO 3 material or a (Ba, Sr) TiO 3 (hereinafter referred to as BST) material is suitable. Is preferably a Pb (Zr, Ti) O 3 type material. Here, the method for forming the insulating film 3 is not particularly limited, and includes sputtering, MOCVD (organometallic chemical vapor volume), spin coating (for example, MOD (metal organic decomposition), sol-gel, etc. ) Etc. can be used. Among these forming methods, the spin coating method is preferable from the viewpoint of inexpensive manufacturing equipment and easy formation of a large-area insulating film.

また、上部電極膜4の材料は、特に制限はなく、下部電極膜2と同じ材料(すなわち、高温酸化性雰囲気で安定なPt、IrなどのPt以外の白金族元素、Auなどの耐酸化性の金属元素、およびIrO2、SrRuO3などの導電性酸化物など)が好適である。また、下部電極膜4の材料よりも安価で導電性が高く加工が容易なAl、Cuなどを用いることができる。ここで、上部電極膜4の形成方法は、特に制限はないが、スパッタリング法、真空蒸着法などが好適である。 The material of the upper electrode film 4 is not particularly limited, and is the same as that of the lower electrode film 2 (that is, platinum group elements other than Pt such as Pt and Ir that are stable in a high-temperature oxidizing atmosphere, and oxidation resistance such as Au. Metal elements and conductive oxides such as IrO 2 and SrRuO 3 ). Further, Al, Cu, etc., which are cheaper than the material of the lower electrode film 4 and have high conductivity and can be easily processed, can be used. Here, the method for forming the upper electrode film 4 is not particularly limited, but a sputtering method, a vacuum evaporation method, or the like is preferable.

たとえば、下部電極膜2としてPt膜、絶縁膜3としてBST膜、上部電極膜4としてPt膜を用いた薄膜デバイスたる薄膜コンデンサにおいては、以下のようにして各膜が形成される。まず、基板1であるサファイア基板上に、スパッタリング法により基板温度200℃で下部電極膜2である厚さ0.3μmのPt膜が形成される。次いで、この下部電極膜2上に、スピンコート法により厚さ0.2μmのBST膜を形成する。BST膜形成は、スピンコート、150℃における乾燥、有機成分除去、および600℃〜850℃における焼成の膜形成プロセスを繰り返すことにより行なう。次いで、このBST膜上に、下部電極膜形成と同様にして、上部電極膜4として厚さ0.3μmのPt膜が形成される。   For example, in a thin film capacitor as a thin film device using a Pt film as the lower electrode film 2, a BST film as the insulating film 3, and a Pt film as the upper electrode film 4, each film is formed as follows. First, a Pt film having a thickness of 0.3 μm as the lower electrode film 2 is formed on the sapphire substrate as the substrate 1 at a substrate temperature of 200 ° C. by a sputtering method. Next, a BST film having a thickness of 0.2 μm is formed on the lower electrode film 2 by spin coating. BST film formation is performed by repeating the film formation process of spin coating, drying at 150 ° C., removal of organic components, and baking at 600 ° C. to 850 ° C. Next, a Pt film having a thickness of 0.3 μm is formed as the upper electrode film 4 on the BST film in the same manner as the formation of the lower electrode film.

次に、図1(b)〜(g)、図2(1)を参照して、第1のマスク13を用いて上部電極膜4および絶縁膜3をパターニングする(第1のパターニング工程)。ここで、この第1のパターニング工程は、特に制限はないが、正確で効率的なパターニングを行なう観点から、第1のフォトマスク12を用いてフォトリソグラフィ法により第1のマスク13を形成し、第1のマスク13を用いてエッチング法により上部電極膜4および絶縁膜3をパターニングすることが好適である。なお、図2(1)は、図1(f)の薄膜ウエハの模式上面図である。   Next, with reference to FIGS. 1B to 1G and FIG. 2A, the upper electrode film 4 and the insulating film 3 are patterned using the first mask 13 (first patterning step). Here, the first patterning step is not particularly limited, but from the viewpoint of performing accurate and efficient patterning, the first mask 13 is formed by photolithography using the first photomask 12, It is preferable to pattern the upper electrode film 4 and the insulating film 3 by the etching method using the first mask 13. FIG. 2 (1) is a schematic top view of the thin film wafer of FIG. 1 (f).

以下、第1のパターニング工程について具体的に説明する。図1(b)を参照して、図1(a)の薄膜ウエハの上部電極膜4上に第1のフォトレジスト層11を形成する(第1のフォトレジスト層の形成工程)。第1のフォトレジスト層を形成する方法には、特に制限はなく、通常フォトレジストを塗布乾燥することにより行われる。   Hereinafter, the first patterning step will be specifically described. Referring to FIG. 1B, a first photoresist layer 11 is formed on the upper electrode film 4 of the thin film wafer of FIG. 1A (first photoresist layer forming step). There is no restriction | limiting in particular in the method of forming a 1st photoresist layer, Usually, it carries out by apply | coating and drying a photoresist.

次いで、図1(c)を参照して、第1のフォトマスク領域P1を有する第1のフォトマスク12を介して、第1のフォトレジスト層11への露光10dを行う(第1のフォトレジスト層の露光工程)。次いで、図1(d)を参照して、第1のフォトマスク12を第1のフォトレジスト層11から離した後、第1のフォトレジスト層11を現像して、上部電極膜4上に第1のマスク領域E1を有する第1のマスク13を形成する(第1のマスクの形成工程)。ここで、第1のマスク13の第1のマスク領域E1は、上記第1のフォトマスク12の第1のフォトマスク領域P1の直下にそのパターンに対応するパターンで形成される。 Then, referring to FIG. 1 (c), through a first photomask 12 having a first photomask regions P 1, the exposure 10d of the first photoresist layer 11 performs (first photo Resist layer exposure step). Next, referring to FIG. 1D, after separating the first photomask 12 from the first photoresist layer 11, the first photoresist layer 11 is developed, and the first photomask 12 is formed on the upper electrode film 4. A first mask 13 having one mask region E 1 is formed (first mask forming step). Here, the first mask region E 1 of the first mask 13 is formed in a pattern corresponding to the pattern immediately below the first photomask region P 1 of the first photomask 12.

次いで、図1(e)および(f)、図2(1)を参照して、第1のマスク13を用いて上部電極膜4および絶縁膜3をエッチング10eによりパターニングする(第1のエッチング工程)。こうして、第1のマスク13の外周13eに沿って絶縁膜3の外周3eがパターニングされる。すなわち、絶縁膜3の外周3eは第1のマスクにおける第1のマスク領域E1により規定され、第1の領域E1のパターンは第1のフォトマスク12の第1のフォトマスク領域P1のパターンに対応している。すなわち、第1のフォトマスク12の第1のフォトマスク領域P1は、絶縁膜3の外周3eを規定する。 Next, referring to FIGS. 1E and 1F and FIG. 2A, the upper electrode film 4 and the insulating film 3 are patterned by etching 10e using the first mask 13 (first etching step). ). Thus, the outer periphery 3e of the insulating film 3 is patterned along the outer periphery 13e of the first mask 13. That is, the outer periphery 3 e of the insulating film 3 is defined by the first mask region E 1 in the first mask, and the pattern of the first region E 1 is the first photomask region P 1 of the first photomask 12. It corresponds to the pattern. That is, the first photomask region P 1 of the first photomask 12 defines the outer periphery 3 e of the insulating film 3.

この第1のエッチング工程におけるエッチング方法には、上部電極膜4および絶縁膜3をエッチングできる方法であれば特に制限はなく、エッチング液に浸漬して不要部を除去するウェットエッチング、および、反応性イオンエッチング(RIE)、イオンミリングなどのドライエッチングのいずれもが可能であるが、エッチングの異方性が高く正確なパターニングを行なう観点から、ドライエッチングが好適である。   The etching method in the first etching step is not particularly limited as long as the upper electrode film 4 and the insulating film 3 can be etched. Wet etching for removing unnecessary portions by immersion in an etching solution, and reactivity Either dry etching such as ion etching (RIE) or ion milling is possible, but dry etching is preferred from the viewpoint of high etching anisotropy and accurate patterning.

次いで、図1(g)を参照して、第1のマスク13を上部電極膜4から除去して、上部電極膜4および絶縁膜3のパターニング(第1のパターニング)が完了する(第1のマスクの除去工程)。こうして、上部電極膜4および絶縁膜3に基づく凸状パターンが形成された薄膜ウエハが得られる。ここで、第1のマスクを除去する方法には、特に制限はないが、第1のマスクの除去効率を高め、また薄膜ウエハへのダメージを低減する観点から、O2プラズマなどにより除去する方法が好適である。 Next, referring to FIG. 1G, the first mask 13 is removed from the upper electrode film 4, and the patterning (first patterning) of the upper electrode film 4 and the insulating film 3 is completed (first pattern). Mask removal step). Thus, a thin film wafer on which a convex pattern based on the upper electrode film 4 and the insulating film 3 is formed is obtained. Here, the method for removing the first mask is not particularly limited, but from the viewpoint of improving the removal efficiency of the first mask and reducing the damage to the thin film wafer, the method of removing with the O 2 plasma or the like. Is preferred.

次に、図1(h)〜(m)、図2(2)〜(4)を参照して、第2のマスク23を用いて上部電極膜4および下部電極膜2をパターニングする(第2のパターニング工程)。ここで、この第2のパターニング工程は、特に制限はないが、正確で効率的なパターニングを行なう観点から、第2のフォトマスク22を用いてフォトリフォグラフィ法により第2のマスク23を形成し、第2のマスク23を用いてエッチング法により上部電極膜4および下部電極膜2をパターニングすることが好適である。なお、図2(2)、(3)および(4)は、それぞれ図1(j)、(l)および(m)の薄膜ウエハまたは薄膜デバイスの模式上面図である。   Next, with reference to FIGS. 1H to 1M and FIGS. 2B to 2D, the upper electrode film 4 and the lower electrode film 2 are patterned using the second mask 23 (second). Patterning step). Here, the second patterning step is not particularly limited, but from the viewpoint of performing accurate and efficient patterning, the second mask 23 is formed by photolithography using the second photomask 22. It is preferable to pattern the upper electrode film 4 and the lower electrode film 2 by etching using the second mask 23. 2 (2), (3), and (4) are schematic top views of the thin film wafer or thin film device of FIGS. 1 (j), (l), and (m), respectively.

図1(h)を参照して、図1(g)の薄膜ウエハの上部電極膜4および下部電極膜2上に第2のフォトレジスト層21を形成する(第2のフォトレジスト層の形成工程)。第2のフォトレジスト層を形成する方法には、特に制限はなく、通常フォトレジストを塗布乾燥することにより行なわれる。   Referring to FIG. 1H, a second photoresist layer 21 is formed on upper electrode film 4 and lower electrode film 2 of the thin film wafer of FIG. 1G (second photoresist layer forming step) ). There is no restriction | limiting in particular in the method of forming a 2nd photoresist layer, Usually, it carries out by apply | coating and drying a photoresist.

次いで、図1(i)を参照して、互いに分離した、内部フォトマスク領域P21を有する内部フォトマスク22aと、外部フォトマスク領域P22を有する外部フォトマスク22bとで構成される第2のフォトマスク22を介して、第2のフォトレジスト層21への露光20dを行う(第2のフォトレジスト層の露光工程)。ここで、第2のフォトマスク22は、内部フォトマスク22aの内部フォトマスク領域P21が絶縁膜3の外周3eに囲まれた領域より内部の領域の直上に位置するように、外部フォトマスクの外部フォトマスク領域P22の内周22iが絶縁膜3の外周3eの直上に位置するように配置されている。 Then, referring to FIG. 1 (i), are separated from each other, and the internal photomask 22a having an internal photomask regions P 21, the second constituted by an external photomask 22b having an external photomask region P 22 The second photoresist layer 21 is exposed 20d through the photomask 22 (second photoresist layer exposure step). Here, the second photomask 22 is configured so that the internal photomask region P 21 of the internal photomask 22 a is positioned immediately above the internal region from the region surrounded by the outer periphery 3 e of the insulating film 3. The inner periphery 22 i of the external photomask region P 22 is arranged so as to be located immediately above the outer periphery 3 e of the insulating film 3.

次いで、図1(j)および図2(2)を参照して、第2のフォトマスク22を第2のフォトレジスト層21から離した後、第2のフォトレジスト層21を現像して、第1のパターニング工程によりパターニングされた上部電極膜4および絶縁膜3に基づく凸状パターンの上面における絶縁膜3の外周3eより内側の部分と少なくとも側面の部分とに分離した第2のマスク23を形成する(第2のマスクの形成工程)。   Next, referring to FIG. 1 (j) and FIG. 2 (2), after separating the second photomask 22 from the second photoresist layer 21, the second photoresist layer 21 is developed, A second mask 23 is formed which is separated into a portion on the upper surface of the convex pattern based on the upper electrode film 4 and the insulating film 3 patterned by the first patterning step and a portion inside the outer periphery 3e of the insulating film 3 and at least a side surface portion. (Second mask forming step).

ここで、第2のマスク23は、互いに分離している、上部電極膜4および絶縁膜3に基づく凸状パターンの上面における絶縁膜3の外周3eより内側の部分に形成されている内部マスク領域E21を有する内部マスク23aと、上部電極膜4および絶縁膜3に基づく凸状パターンの少なくとも側面の部分に形成されている外部マスク領域E22を有する外部マスク23bとで構成される。また、内部マスク領域E21は上記の内部フォトマスク領域P21の直下にそのパターンに対応するパターンで形成され、外部マスク領域E22は上記の外部フォトマスク領域P22の直下にそのパターンに対応するパターンで成形される。ここで、外部マスク23bの外部マスク領域E22の内周23iは、絶縁膜3の外周3eと一致している。 Here, the second mask 23 is an internal mask region formed in a portion inside the outer periphery 3e of the insulating film 3 on the upper surface of the convex pattern based on the upper electrode film 4 and the insulating film 3 which are separated from each other. An internal mask 23a having E 21 and an external mask 23b having an external mask region E 22 formed on at least the side surface portion of the convex pattern based on the upper electrode film 4 and the insulating film 3 are configured. The internal mask region E 21 is formed in a pattern corresponding to the pattern immediately below the internal photomask region P 21 , and the external mask region E 22 corresponds to the pattern immediately below the external photomask region P 22. Molded with a pattern to Here, the inner periphery 23 i of the outer mask region E 22 of the outer mask 23 b coincides with the outer periphery 3 e of the insulating film 3.

次いで、図1(k)および(l)、図2(3)を参照して、第2のマスク23を用いて上部電極膜4および下部電極膜2をエッチング20eによりパターニングする(第2のエッチング工程)。   Next, referring to FIGS. 1K and 1L and FIG. 2C, the upper electrode film 4 and the lower electrode film 2 are patterned by etching 20e using the second mask 23 (second etching). Process).

ここで、上部電極膜4の外周4eは第2のマスク23における内部マスク23aの内部マスク領域E21により規定される。より具体的には、上部電極膜4の外周4eは内部マスク23aの外周23eに沿ってパターニングされる。内部マスク領域E21のパターンは第2のフォトマスク22における内部フォトマスク22aの内部フォトマスク領域P21のパターンに対応している。 Here, the outer periphery 4 e of the upper electrode film 4 is defined by the internal mask region E 21 of the internal mask 23 a in the second mask 23. More specifically, the outer periphery 4e of the upper electrode film 4 is patterned along the outer periphery 23e of the internal mask 23a. The pattern of the internal mask region E 21 corresponds to the pattern of the internal photomask region P 21 of the internal photomask 22 a in the second photomask 22.

また、下部電極膜2の外周2eは第2のマスク23における外部マスク23bの外部マスク領域E22により規定される。より具体的には、下部電極膜2の外周2eは外部マスク23bの外周23fに沿ってパターニングされる。外部マスク領域E22のパターンは第2のフォトマスク22における外部フォトマスク22bの外部フォトマスク領域P22のパターンに対応している。 The outer periphery 2 e of the lower electrode film 2 is defined by the external mask region E 22 of the external mask 23 b in the second mask 23. More specifically, the outer periphery 2e of the lower electrode film 2 is patterned along the outer periphery 23f of the external mask 23b. The pattern of the external mask region E 22 corresponds to the pattern of the external photomask region P 22 of the external photomask 22 b in the second photomask 22.

したがって、第2のフォトマスク22は、その内部フォトマスク22aの内部フォトマスク領域P21が上部電極膜4の外周4eを規定し、その外部フォトマスク22bの外部フォトマスク領域P22が下部電極膜2の外周2eを規定する。 Therefore, the second photomask 22, internal photomask region P 21 is defines the periphery 4e of the upper electrode film 4, an external photomask region P 22 is a lower electrode film on the external photomask 22b therein photomask 22a 2 outer periphery 2e is defined.

この第2のエッチング工程におけるエッチング方法には、上部電極膜4および下部電極膜2をエッチングできる方法であれば特に制限はなく、エッチング液に浸漬して不要部を除去するウェットエッチング、および、反応性イオンエッチング(RIE)、イオンミリングなどのドライエッチングのいずれもが可能であるが、エッチングの異方性が高く正確なパターニングを行なう観点から、ドライエッチングなどが好適である。   The etching method in the second etching step is not particularly limited as long as it is a method capable of etching the upper electrode film 4 and the lower electrode film 2, and wet etching for removing unnecessary portions by immersion in an etching solution, and reaction. Either dry etching such as reactive ion etching (RIE) or ion milling is possible, but dry etching is preferred from the viewpoint of high etching anisotropy and accurate patterning.

次いで、図1(m)を参照して、第2のマスク23を上部電極膜4および下部電極膜2から除去して、上部電極膜4および下部電極膜2のパターニング(第2のパターニング)が完了する(第2のマスクの除去工程)。ここで、第2のマスクを除去する方法には、特に制限はないが、第2のマスクの除去効率を高め、また薄膜ウエハへのダメージを低減する観点から、O2プラズマなどにより除去する方法が好適である。 Next, referring to FIG. 1M, the second mask 23 is removed from the upper electrode film 4 and the lower electrode film 2, and patterning (second patterning) of the upper electrode film 4 and the lower electrode film 2 is performed. Completion (second mask removal step). Here, the method for removing the second mask is not particularly limited, but from the viewpoint of improving the removal efficiency of the second mask and reducing the damage to the thin film wafer, the method of removing with the O 2 plasma or the like. Is preferred.

このようにして、基板1上に外周2eを有する下部電極膜2が形成され、下部電極膜2上にその外周2eより内側に位置する外周3eを有する絶縁膜3が形成され、絶縁膜3上にその外周3eより内側に位置する外周4eを有する上部電極膜4が形成されている薄膜デバイスが得られる。すなわち、基板1上に、下部電極膜2、絶縁膜3および上部電極膜4が、それらの外周が階段状に小さくなるように形成されている薄膜デバイスが得られる。   In this way, the lower electrode film 2 having the outer periphery 2e is formed on the substrate 1, and the insulating film 3 having the outer periphery 3e positioned on the inner side of the outer periphery 2e is formed on the lower electrode film 2. Thus, a thin film device is obtained in which the upper electrode film 4 having the outer periphery 4e located inside the outer periphery 3e is formed. That is, a thin film device is obtained in which the lower electrode film 2, the insulating film 3, and the upper electrode film 4 are formed on the substrate 1 so that the outer circumferences thereof are stepwise reduced.

図1を参照して、実施形態1において、上記のように、第2のパターニング工程が上部電極膜4および下部電極膜2をエッチングによりパターニングする工程を含む場合、上部電極膜4の全膜厚エッチング所要時間(全膜厚をエッチングするのに要する時間、以下同じ)は、下部電極膜2の全膜厚エッチング所要時間以上であることが好ましい。すなわち、上部電極膜4および下部電極膜2をエッチングする際に、上部電極膜4と下部電極膜2が同時か、または、上部電極膜4が後にエッチングを終了する方が、上部電極膜2の外周部付近の絶縁膜3への本エッチングによるダメージを回避する観点から、好ましい。たとえば、上部電極膜4および下部電極膜2が同じ材質の膜の場合、上部電極膜4の厚さは下部電極膜2の厚さ以上とすることが好ましい。   Referring to FIG. 1, in the first embodiment, as described above, when the second patterning step includes a step of patterning the upper electrode film 4 and the lower electrode film 2 by etching, the entire film thickness of the upper electrode film 4 is obtained. The time required for etching (the time required for etching the entire film thickness, hereinafter the same) is preferably equal to or longer than the time required for etching the entire film thickness of the lower electrode film 2. That is, when the upper electrode film 4 and the lower electrode film 2 are etched, the upper electrode film 4 and the lower electrode film 2 are simultaneously etched, or the upper electrode film 4 finishes the etching later. This is preferable from the viewpoint of avoiding damage to the insulating film 3 in the vicinity of the outer peripheral portion due to the main etching. For example, when the upper electrode film 4 and the lower electrode film 2 are made of the same material, the thickness of the upper electrode film 4 is preferably equal to or greater than the thickness of the lower electrode film 2.

実施形態1の製造方法により、上部電極膜4と下部電極膜2との絶縁が良好で特性が高く安定した薄膜デバイスが得られる。また、実施形態1の製造方法により、1回の連続した3つの膜の形成工程と2回の膜パターニング工程により薄膜デバイスが得られるため、薄膜デバイスの製造コストを低減することができる。   According to the manufacturing method of the first embodiment, a stable thin film device with good insulation, high characteristics, and stability between the upper electrode film 4 and the lower electrode film 2 can be obtained. In addition, since the thin film device can be obtained by one continuous three film formation process and two film patterning processes by the manufacturing method of the first embodiment, the manufacturing cost of the thin film device can be reduced.

(実施形態2)
本発明にかかる薄膜デバイスの製造方法の他の実施形態は、図3の模式断面図および図4の模式上面図を参照して、基板1上に、下部電極膜2、絶縁膜3および上部電極膜4を順次形成する工程(図3(a)参照)と、第1のマスク13を用いて上部電極膜4および絶縁膜3をパターニングする第1のパターニング工程(図3(b)〜(g)、図4(1)を参照)と、第1のパターニング工程によりパターニングがされた上部電極膜4および絶縁膜3に基づく凸状パターンの上面における絶縁膜3の外周3eより内側の部分と少なくとも側面の部分とに分離して形成された第2のマスク23を用いて上部電極膜4および下部電極膜2を互いに電気的に分離するようにパターニングする第2のパターニング工程(図3(h)〜(m)、図4(2)〜(4)を参照)とを含む点で、実施形態1の製造方法と同様である。
(Embodiment 2)
In another embodiment of the method for manufacturing a thin film device according to the present invention, a lower electrode film 2, an insulating film 3 and an upper electrode are formed on a substrate 1 with reference to the schematic cross-sectional view of FIG. 3 and the schematic top view of FIG. A step of sequentially forming the film 4 (see FIG. 3A) and a first patterning step of patterning the upper electrode film 4 and the insulating film 3 using the first mask 13 (FIGS. 3B to 3G) 4), and a portion inside the outer periphery 3e of the insulating film 3 on the upper surface of the convex pattern based on the upper electrode film 4 and the insulating film 3 patterned by the first patterning step and at least A second patterning step of patterning the upper electrode film 4 and the lower electrode film 2 so as to be electrically isolated from each other using the second mask 23 formed separately from the side surface portion (FIG. 3H) To (m), FIG. In that it includes - a reference) to (4), is similar to the method for manufacturing the first embodiment.

実施形態2の製造方法の特徴は、図3および図4を参照して、第2のパターニング工程において用いられる第2のマスク23のうち第1のパターニング工程によりパターニングされた上部電極膜4および絶縁膜3に基づく凸状パターンの少なくとも側面に形成された外部マスク23bが、第1のパターニング工程によりパターニングされた上記凸状パターンの上部電極膜4の上面の外周部を覆っている点にある。すなわち、外部マスク23bによる上部電極膜4の外周部被覆領域E3が存在する。このような外部マスク23bを形成することにより、第2のパターニング工程において、上部電極膜4と下部電極膜2をパターニングする際に、絶縁膜3の外周3e近傍の下部電極膜2を誤って除去することを防止することができる。 A feature of the manufacturing method of the second embodiment is that, referring to FIG. 3 and FIG. 4, the upper electrode film 4 patterned by the first patterning step and the insulation of the second mask 23 used in the second patterning step. The external mask 23b formed on at least the side surface of the convex pattern based on the film 3 covers the outer peripheral portion of the upper surface of the upper electrode film 4 of the convex pattern patterned by the first patterning step. That is, there is an outer periphery covering region E 3 of the upper electrode film 4 by the external mask 23b. By forming such an external mask 23b, when the upper electrode film 4 and the lower electrode film 2 are patterned in the second patterning step, the lower electrode film 2 near the outer periphery 3e of the insulating film 3 is erroneously removed. Can be prevented.

実施形態2の薄膜デバイスの製造方法について具体的に説明する。まず、図3(a)を参照して、実施形態1と同様にして、基板1上に、下部電極膜2、絶縁膜3および上部電極膜4を順次形成する(下部電極膜、絶縁膜および上部電極膜の形成工程)。   The manufacturing method of the thin film device of Embodiment 2 will be specifically described. First, referring to FIG. 3A, as in the first embodiment, a lower electrode film 2, an insulating film 3 and an upper electrode film 4 are sequentially formed on a substrate 1 (lower electrode film, insulating film and Step of forming upper electrode film).

次に、図3(b)〜(g)、図4(1)を参照して、第1のパターニング工程として、実施形態1と同様にして、第1のフォトレジスト層の形成工程(図3(b))、第1のフォトレジスト層の露光工程(図3(c))、第1のマスクの形成工程(図3(d))、第1のエッチング工程(図3(e)、(f))および第1のマスクの除去工程(図3(g))を行なうことにより、第1のフォトマスク12を用いて形成された第1のマスク13を用いて上部電極膜4および絶縁膜3をエッチング10eによりパターニングする。   Next, referring to FIGS. 3B to 3G and FIG. 4A, as the first patterning step, the first photoresist layer forming step (FIG. 3) is performed in the same manner as in the first embodiment. (B)), a first photoresist layer exposure step (FIG. 3C), a first mask formation step (FIG. 3D), and a first etching step (FIGS. 3E and 3D). f)) and the first mask removing step (FIG. 3G), the upper electrode film 4 and the insulating film are formed using the first mask 13 formed using the first photomask 12. 3 is patterned by etching 10e.

次に、図3(h)〜(m)、図4(2)〜(4)を参照して、第2のマスク23を用いて上部電極膜4および下部電極膜2をエッチング20eによりパターニングする(第2のパターニング工程)。図3(h)を参照して、図3(g)の薄膜ウエハの上部電極膜4および下部電極膜2上に第2のフォトレジスト層21を形成する(第2のフォトレジスト層の形成工程)。   Next, referring to FIGS. 3H to 3M and FIGS. 4B to 4D, the upper electrode film 4 and the lower electrode film 2 are patterned by etching 20e using the second mask 23. (Second patterning step). Referring to FIG. 3H, a second photoresist layer 21 is formed on upper electrode film 4 and lower electrode film 2 of the thin film wafer of FIG. 3G (second photoresist layer forming step) ).

次いで、図3(i)を参照して、互いに分離した、内部フォトマスク領域P21を有する内部フォトマスク22aと、外部フォトマスク領域P22を有する外部フォトマスク22bとで構成される第2のフォトマスク22を介して、第2のフォトレジスト層21への露光20dを行なう(第2のフォトレジスト層の露光工程)。 Then, referring to FIG. 3 (i), are separated from each other, and the internal photomask 22a having an internal photomask regions P 21, the second constituted by an external photomask 22b having an external photomask region P 22 The second photoresist layer 21 is exposed 20d through the photomask 22 (second photoresist layer exposure step).

ここで、図5の模式図を参照して、実施形態2における第1のフォトマスク12および第2のフォトマスク22の平面レイアウトについて説明する。第1のフォトマスク12および第2のフォトマスク22は、いずれも、石英基板などの透明基板120の下面に形成されている。   Here, the planar layout of the first photomask 12 and the second photomask 22 in Embodiment 2 will be described with reference to the schematic diagram of FIG. The first photomask 12 and the second photomask 22 are both formed on the lower surface of the transparent substrate 120 such as a quartz substrate.

第1のフォトマスク12は、絶縁膜3の外周3e(図3(f)、図4(1)を参照)を規定する第1のフォトマスク領域P1を有する。より具体的には、後述するように、第1のフォトマスク領域P1の外周12eが絶縁膜3の外周3eに対応する。なお、実施形態1の第1のフォトマスクも同様である。 The first photomask 12 has a first photomask region P 1 that defines the outer periphery 3e of the insulating film 3 (see FIG. 3 (f) and FIG. 4 (1)). More specifically, as described later, the outer periphery 12e of the first photomask region P1 corresponds to the outer periphery 3e of the insulating film 3. The same applies to the first photomask of Embodiment 1.

第2のフォトマスク22は、互いに分離した、上部電極膜4の外周4eを規定する内部フォトマスク領域P21を有する内部フォトマスク22aと、下部電極膜2の外周2eを規定する外部フォトマスク領域P22を有する外部フォトマスク22bとから構成されている。より具体的には、後述するように、内部フォトマスク領域P21の外周22eが上部電極膜4の外周4eに対応し、外部フォトマスク領域P22の外周22fが下部電極膜2の外周2eに対応する。なお、この点については、実施形態1の第2のフォトマスクも同様である。 The second photomask 22 includes an internal photomask 22 a having an internal photomask region P 21 that defines the outer periphery 4 e of the upper electrode film 4 and an external photomask region that defines the outer periphery 2 e of the lower electrode film 2. It is composed of a external photomask 22b having a P 22. More specifically, as described later, the outer circumference 22e of the inner photomask region P 21 corresponds to the outer periphery 4e of the upper electrode film 4, the outer periphery 2e periphery 22f of the lower electrode film 2 of the outer photomask region P 22 Correspond. In this regard, the same applies to the second photomask of Embodiment 1.

ここで、第2のフォトマスク22の外部フォトマスク領域P21の内周22iは、第1のフォトマスク12の第1のフォトマスク領域P1の外周12eよりも内側に存在する。すなわち、第1のフォトマスク12の第1のフォトマスク領域P1と第2のフォトマスク22における外部フォトマスク領域P22との間に重複領域P3が存在する。 Here, the inner periphery 22 i of the outer photomask region P 21 of the second photomask 22 exists inside the outer periphery 12 e of the first photomask region P 1 of the first photomask 12. That is, there is an overlapping region P 3 between the first photomask region P 1 of the first photomask 12 and the external photomask region P 22 in the second photomask 22.

なお、実施形態1のフォトマスクにおいては、第1のフォトマスク12の第1のフォトマスク領域P1と第2のフォトマスク22における外部フォトマスク領域P22との間には重複領域がなく、平面レイアウトにおいて、外部フォトマスク領域P22の内周22iは第1のフォトマスク領域P1の外周12eと一致している(図示せず)。 In the photomask of Embodiment 1, there is no overlapping region between the first photomask region P 1 of the first photomask 12 and the external photomask region P 22 of the second photomask 22. in a planar layout, the inner periphery 22i of outer photomask region P 22 (not shown) which coincides with the first periphery 12e of the photomask region P 1.

次いで、図3(j)、図4(2)を参照して、第2のフォトマスク22を第2のフォトレジスト層21から離した後、第2のフォトレジスト層21を現像して、第1のパターニング工程によりパターニングされた上部電極膜4および絶縁膜3に基づく凸状パターンの上面における絶縁膜3の外周3eより内側の部分および少なくとも側面の部分に第2のマスク23を形成する(第2のマスクの形成工程)。   Next, referring to FIG. 3J and FIG. 4B, after the second photomask 22 is separated from the second photoresist layer 21, the second photoresist layer 21 is developed, A second mask 23 is formed on the upper surface of the convex pattern based on the upper electrode film 4 and the insulating film 3 patterned in the first patterning step, on the inner side of the outer periphery 3e of the insulating film 3 and at least on the side surface (first side). (2) Mask formation step).

ここで、第2のマスク23は、互いに分離している、上部電極膜4および絶縁膜3に基づく凸状パターンの上面における絶縁膜3の外周3eより内側の部分に形成されている内部マスク領域E21を有する内部マスク23aと、上部電極膜4および絶縁膜3に基づく凸状パターンの少なくとも側面の部分に形成されている外部マスク領域E22を有する外部マスク23bとで構成される。 Here, the second mask 23 is an internal mask region formed in a portion inside the outer periphery 3e of the insulating film 3 on the upper surface of the convex pattern based on the upper electrode film 4 and the insulating film 3 which are separated from each other. An internal mask 23a having E 21 and an external mask 23b having an external mask region E 22 formed on at least the side surface portion of the convex pattern based on the upper electrode film 4 and the insulating film 3 are configured.

上記のように、第2のフォトマスク22の外部マスク領域P22の内周22iは、第1のフォトマスク12の第1のフォトマスク領域P1の外周12eより内側に位置することから、第2のマスク23の外部マスク23bは、その外部マスク領域E22の内周23iが絶縁膜3の外周3eより内側に位置するように形成されている。すなわち、実施形態2においては、第1のフォトマスク領域P1と第2のフォトマスク22における外部フォトマスク領域P22との間に存在する重複領域P3に対応して、第2のマスク23のうちの外部マスク23bによる凸状パターンの上部電極膜4の上面の外周部被覆領域E3が形成される。 As described above, the inner periphery 22i of the outer mask area P 22 of the second photomask 22, since the than the first outer circumference 12e of the photomask region P 1 of the first photomask 12 positioned on the inside, the The outer mask 23 b of the second mask 23 is formed so that the inner periphery 23 i of the outer mask region E 22 is located inside the outer periphery 3 e of the insulating film 3. That is, in the second embodiment, the second mask 23 corresponds to the overlapping region P 3 existing between the first photomask region P 1 and the external photomask region P 22 in the second photomask 22. The outer peripheral portion covering region E 3 on the upper surface of the upper electrode film 4 having a convex pattern is formed by the external mask 23b.

次いで、図3(k)および(l)、図4(3)を参照して、第2のマスク23を用いて上部電極膜4および下部電極膜2をエッチング20eによりパターニングする(第2のエッチング工程)。   Next, referring to FIGS. 3K, 3L, and 4C, the upper electrode film 4 and the lower electrode film 2 are patterned by etching 20e using the second mask 23 (second etching). Process).

ここで、上部電極膜4の外周4eは第2のマスク23における内部マスク23aの内部マスク領域E21により規定される。より具体的には、上部電極膜4の外周4eは内部マスク23aの外周23に沿ってパターニングされる。内部マスク領域E21のパターンは第2のフォトマスク22における内部フォトマスク22aの内部フォトマスク領域P21のパターンに対応している。 Here, the outer periphery 4 e of the upper electrode film 4 is defined by the internal mask region E 21 of the internal mask 23 a in the second mask 23. More specifically, the outer periphery 4e of the upper electrode film 4 is patterned along the outer periphery 23 of the internal mask 23a. The pattern of the internal mask region E 21 corresponds to the pattern of the internal photomask region P 21 of the internal photomask 22 a in the second photomask 22.

また、下部電極膜2の外周2eは第2のマスク23における外部マスク23bの外部マスク領域E22により規定される。より具体的には、下部電極膜2の外周2eは外部マスク23bの外周23fに沿ってパターニングされる。外部マスク領域E22のパターンは第2のフォトマスク22における外部フォトマスク22bの外部フォトマスク領域P22のパターンに対応している。 The outer periphery 2 e of the lower electrode film 2 is defined by the external mask region E 22 of the external mask 23 b in the second mask 23. More specifically, the outer periphery 2e of the lower electrode film 2 is patterned along the outer periphery 23f of the external mask 23b. The pattern of the external mask region E 22 corresponds to the pattern of the external photomask region P 22 of the external photomask 22 b in the second photomask 22.

したがって、第2のフォトマスク22は、その内部フォトマスク22aの内部フォトマスク領域P21が上部電極膜4の外周4eを規定し、その外部フォトマスク22bの外部フォトマスク領域P22が下部電極膜2の外周2eを規定する。 Therefore, the second photomask 22, internal photomask region P 21 is defines the periphery 4e of the upper electrode film 4, an external photomask region P 22 is a lower electrode film on the external photomask 22b therein photomask 22a 2 outer periphery 2e is defined.

実施形態2においては、第2のマスク23の外部マスク領域P22の内周23iが絶縁膜3の外周3eよりも内側に位置しているため、外部マスク23bによる外部電極膜4の外周部被覆領域E3の直下の絶縁膜3はエッチングされず、絶縁膜3の外周部(外周3eの近傍部)上に、残り電極膜4rとして残存する。 In the second embodiment, since the inner periphery 23i of the outer mask area P 22 of the second mask 23 is located inside the outer periphery 3e of the insulating film 3, the outer peripheral portion covering the external electrode film 4 by an external mask 23b insulating film 3 immediately below the region E 3 is not etched, on the outer peripheral portion of the insulating film 3 (in the vicinity of the outer periphery 3e), it remains as the remaining electrode film 4r.

次いで、図1(l)および(m)を参照して、第2のマスク23を上部電極膜4および下部電極膜2から除去して、上部電極膜4および下部電極膜2のパターニング(第2のパターニング)が完了する(第2のマスクの除去工程)。   Next, referring to FIGS. 1L and 1M, the second mask 23 is removed from the upper electrode film 4 and the lower electrode film 2, and the upper electrode film 4 and the lower electrode film 2 are patterned (second). Patterning) is completed (second mask removal step).

このようにして、基板1上に外周2eを有する下部電極膜2が形成され、下部電極膜2上にその外周2eより内側に位置する外周3eを有する絶縁膜3が形成され、絶縁膜3上にその外周3eより内側に位置する外周4eを有する上部電極膜4が形成されている薄膜デバイスが得られる。すなわち、基板1上に、下部電極膜2、絶縁膜3および上部電極膜4が、それらの外周が階段状に小さくなるように形成されている薄膜デバイスが得られる。   In this way, the lower electrode film 2 having the outer periphery 2e is formed on the substrate 1, and the insulating film 3 having the outer periphery 3e positioned on the inner side of the outer periphery 2e is formed on the lower electrode film 2. Thus, a thin film device is obtained in which the upper electrode film 4 having the outer periphery 4e located inside the outer periphery 3e is formed. That is, a thin film device is obtained in which the lower electrode film 2, the insulating film 3, and the upper electrode film 4 are formed on the substrate 1 so that the outer circumferences thereof are stepwise reduced.

なお、上記のように、絶縁膜3の外周部には残り電極膜4rが残存するが、上部電極膜4とは分離されていることから、上部電極膜4と残り電極膜4rとは電気的に分離されているため、薄膜デバイスとして問題はない。   As described above, the remaining electrode film 4r remains on the outer peripheral portion of the insulating film 3, but is separated from the upper electrode film 4, so that the upper electrode film 4 and the remaining electrode film 4r are electrically connected to each other. Therefore, there is no problem as a thin film device.

したがって、実施形態2においては、第1のフォトマスク領域P1と第2のフォトマスク22における外部フォトマスク領域P22との間に重複領域P3が存在するため、第1のフォトマスク12と第2のフォトマスク22との間のアライメント(位置合せ)のずれが生じても、そのアライメントずれが上記重複領域P3の範囲内であれば、上記の第2のパターニング工程において、上部電極膜4と下部電極膜2をパターニングする際に、絶縁膜3の外周3e近傍の下部電極膜2を誤ってエッチングすることを防止することができる。 Therefore, in the second embodiment, since the overlapping region P 3 exists between the first photomask region P 1 and the external photomask region P 22 in the second photomask 22, the first photomask 12 Even if a misalignment with the second photomask 22 occurs, if the misalignment is within the overlap region P 3 , the upper electrode film in the second patterning step. When patterning 4 and the lower electrode film 2, it is possible to prevent the lower electrode film 2 in the vicinity of the outer periphery 3e of the insulating film 3 from being etched by mistake.

実施形態2の製造方法により、上部電極膜4と下部電極膜2との絶縁が良好で特性が高く安定した薄膜デバイスが歩留まりよく得られる。また、実施形態2の製造方法により、1回の連続した3つの膜の形成工程と2回の膜パターニング工程により薄膜デバイスが歩留まりよく得られるため、薄膜デバイスの製造コストをさらに低減することができる。   According to the manufacturing method of the second embodiment, a stable thin film device with good insulation and high characteristics can be obtained with good yield between the upper electrode film 4 and the lower electrode film 2. In addition, since the thin film device can be obtained with a high yield by one continuous three film forming process and two film patterning processes by the manufacturing method of Embodiment 2, the manufacturing cost of the thin film device can be further reduced. .

また、実施形態2の製造方法においても、実施形態1の製造方法と同様に、第2のパターニング工程の上部電極膜4および下部電極膜2をエッチングによりパターニングする工程において、上部電極膜4の全膜厚エッチング所要時間(全膜厚をエッチングするのに要する時間、以下同じ)は、下部電極膜2の全膜厚エッチング所要時間以上であることが好ましい。   Also in the manufacturing method of the second embodiment, as in the manufacturing method of the first embodiment, in the step of patterning the upper electrode film 4 and the lower electrode film 2 in the second patterning step by etching, all of the upper electrode film 4 is formed. The time required for etching the film thickness (the time required for etching the entire film thickness, hereinafter the same) is preferably longer than the time required for etching the entire film thickness of the lower electrode film 2.

(実施形態3)
本発明にかかる薄膜デバイスの製造方法のさらに他の実施形態は、図6の模式断面図および図7の模式上面図を参照して、基板1上に、下部電極膜2、絶縁膜3および上部電極膜4を順次形成する工程(図6(a)を参照)と、第1のマスク13を用いて上部電極膜4および絶縁膜3をパターニングする第1のパターニング工程(図6(b)〜(d)を参照)と、第1のパターニング工程によりパターニングがされた上部電極膜4および絶縁膜3、ならびに下部電極膜2を覆うように導電膜31を形成する工程(図6(e)、図7(1)を参照)と、第1のパターニング工程によりパターニングされた上部電極膜4および絶縁膜3を覆うことにより導電膜31の表面に生じた凸状パターンの上面における絶縁膜3の外周3eより内側の部分と少なくとも側面の部分とに分離して形成された第2のマスク23を用いて、上部電極膜4および下部電極膜2を互いに電気的に分離するようにパターニングする第2のパターニング工程(図6(f)〜(h)、図7(2)〜(4)を参照)とを含む。
(Embodiment 3)
Still another embodiment of the thin film device manufacturing method according to the present invention is described with reference to the schematic cross-sectional view of FIG. 6 and the schematic top view of FIG. A step of sequentially forming the electrode film 4 (see FIG. 6A) and a first patterning step of patterning the upper electrode film 4 and the insulating film 3 using the first mask 13 (FIG. 6B to FIG. 6). (See (d)), and a step of forming a conductive film 31 so as to cover the upper electrode film 4 and the insulating film 3 and the lower electrode film 2 patterned in the first patterning step (FIG. 6E), 7 (1)) and the outer periphery of the insulating film 3 on the upper surface of the convex pattern formed on the surface of the conductive film 31 by covering the upper electrode film 4 and the insulating film 3 patterned by the first patterning step. The part inside 3e and A second patterning process for patterning the upper electrode film 4 and the lower electrode film 2 so as to be electrically isolated from each other using the second mask 23 formed separately from at least the side surface portion (FIG. 6). (F) to (h), see FIGS. 7 (2) to (4)).

すなわち、実施形態3の製造方法は、実施形態1または2の製造方法において、第1のパターニング工程と第2のパターニング工程との間に、第1のパターニング工程によりパターニングされた上部電極および絶縁膜、ならびに下部電極膜を覆うように導電膜を形成する工程をさらに含み、第2のマスクは、第1のパターニング工程によりパターニングされた上部電極膜および絶縁膜を覆うことにより導電膜の表面に生じた凸状パターンの上面における絶縁膜の外周より内側の部分と少なくとも側面の部分とに分離して形成されていることを特徴とする製造方法と理解することができる。なお、図6および図7においては、フォトマスクによりマスクを形成する工程が記載されていないが、実施形態1および2と同様にマスクを形成するためにフォトマスクを用いることは好適な方法である。   That is, the manufacturing method of the third embodiment is the same as the manufacturing method of the first or second embodiment, but the upper electrode and the insulating film patterned by the first patterning step between the first patterning step and the second patterning step. And a step of forming a conductive film so as to cover the lower electrode film, and the second mask is formed on the surface of the conductive film by covering the upper electrode film and the insulating film patterned by the first patterning step. It can be understood that the manufacturing method is characterized in that the upper surface of the convex pattern is formed separately from the outer periphery of the insulating film and at least the side surface. 6 and 7 do not describe a step of forming a mask using a photomask, but it is a preferable method to use a photomask to form a mask as in the first and second embodiments. .

実施形態3の製造方法によれば、上部電極膜4および下部電極膜2のそれぞれに導電膜31を積層することが可能となり、上部電極膜4および下部電極膜2の膜厚を大きくすることにより、薄膜デバイスの電極膜の電気抵抗を低減するとともに機械的強度を高めることができる。   According to the manufacturing method of the third embodiment, the conductive film 31 can be laminated on each of the upper electrode film 4 and the lower electrode film 2, and by increasing the film thickness of the upper electrode film 4 and the lower electrode film 2. The electrical resistance of the electrode film of the thin film device can be reduced and the mechanical strength can be increased.

実施形態3の薄膜デバイスの製造方法について具体的に説明する。本実施形態においても、上記のようにフォトマスクを用いてマスクを形成することが好適であるが、かかる方法は実施形態1および実施形態2と同様であるため、説明を省略する。   The manufacturing method of the thin film device of Embodiment 3 will be specifically described. Also in this embodiment, it is preferable to form a mask using a photomask as described above. However, since this method is the same as that in Embodiments 1 and 2, description thereof is omitted.

まず、図6(a)を参照して、実施形態1または2と同様にして、基板1上に、下部電極膜2、絶縁膜3および上部電極膜4を順次形成する(下部電極膜、絶縁膜および上部電極膜の形成工程)。   First, referring to FIG. 6A, similarly to the first or second embodiment, a lower electrode film 2, an insulating film 3, and an upper electrode film 4 are sequentially formed on a substrate 1 (lower electrode film, insulating film). Step of forming the film and the upper electrode film).

次に、図6(b)〜(d)を参照して、第1のパターニング工程として、実施形態1または2と同様にして、第1のエッチング工程(図6(b)、(c))および第1のマスクの除去工程(図6(d))を行なうことにより、第1のマスク13を用いて上部電極膜4および絶縁膜3をエッチング10eによりパターニングする。   Next, referring to FIGS. 6B to 6D, as the first patterning step, the first etching step (FIGS. 6B and 6C) is performed in the same manner as in the first or second embodiment. Then, by performing the first mask removing step (FIG. 6D), the upper electrode film 4 and the insulating film 3 are patterned by the etching 10e using the first mask 13.

次に、図6(e)、図7(1)を参照して、第1のパターニング工程によりパターニングされた上部電極4および絶縁膜3ならびに下部電極膜2を覆うように導電膜31を形成する(導電膜の形成工程)。導電膜としては、特に制限はないが、電極膜の電気抵抗を低減し機械的強度を高める観点から、Au膜、Ag膜、Cu膜、Ni膜などが好ましい。導電膜の材質を適宜選択することにより、後述する引出し電極形成工程において、導電性ペーストなどの濡れ性を高めたり、ワイヤボンディングが容易にできるようになる。たとえば、導電膜としてAu膜、Ag膜などを選択すると、Pt膜などで形成される上部電極膜および下部電極膜よりも濡れ性が高まり、Au膜を選択すると上記ワイヤボンディングが容易となる。また、導電膜の形成方法は、特に制限はないが、膜厚精度が高く、緻密な膜がダメージなく得られるという観点から、スパッタリング法、真空蒸着法などが好適である。   Next, referring to FIGS. 6E and 7A, a conductive film 31 is formed so as to cover the upper electrode 4, the insulating film 3, and the lower electrode film 2 patterned by the first patterning step. (Conductive film forming step). Although there is no restriction | limiting in particular as an electrically conductive film, From a viewpoint of reducing the electrical resistance of an electrode film and raising mechanical strength, Au film | membrane, Ag film | membrane, Cu film | membrane, Ni film | membrane, etc. are preferable. By appropriately selecting the material of the conductive film, the wettability of a conductive paste or the like can be improved or wire bonding can be easily performed in the extraction electrode forming process described later. For example, when an Au film, an Ag film, or the like is selected as the conductive film, the wettability is higher than that of the upper electrode film and the lower electrode film formed of a Pt film or the like, and when the Au film is selected, the wire bonding is facilitated. The method for forming the conductive film is not particularly limited, but a sputtering method, a vacuum evaporation method, or the like is preferable from the viewpoint that the film thickness accuracy is high and a dense film can be obtained without damage.

次に、図6(f)および(g)、図7(2)および(3)を参照して、実施形態2と同様に、第2のフォトマスクを用いて、第1のパターニング工程によりパターニングされた上部電極膜4および絶縁膜3を覆うことにより導電膜31の表面に生じた凸状パターンの上面における絶縁膜3の外周3eより内側の部分と少なくとも側面の部分とに分離して形成された第2のマスク23を用いて、上部電極膜4および下部電極膜2をエッチング20eによりパターニングする(第2のエッチング工程)。   Next, referring to FIGS. 6 (f) and 6 (g) and FIGS. 7 (2) and (3), similarly to the second embodiment, patterning is performed by the first patterning process using the second photomask. By covering the upper electrode film 4 and the insulating film 3 formed, the upper surface of the convex pattern generated on the surface of the conductive film 31 is formed to be separated into a part inside the outer periphery 3e of the insulating film 3 and at least a side part. Using the second mask 23, the upper electrode film 4 and the lower electrode film 2 are patterned by etching 20e (second etching step).

ここで、第2のマスク23は、互いに分離している、上部電極膜4および絶縁膜3を覆うことにより導電膜31の表面に生じた凸状パターンの上面における絶縁膜3の外周3eより内側の部分に形成されている内部マスク領域E21を有する内部マスク23aと、上部電極膜4および絶縁膜3を覆うことにより導電膜31の表面に生じた凸状パターンの少なくとも側面の部分に形成されている外部マスク領域E22を有する外部マスク23bとで構成される。ここで、第2のマスク23の外部マスク23bは、その外部マスク領域E22の内周23iが絶縁膜3の外周3eより内側になるように形成されている。 Here, the second mask 23 is inside the outer periphery 3e of the insulating film 3 on the upper surface of the convex pattern generated on the surface of the conductive film 31 by covering the upper electrode film 4 and the insulating film 3 which are separated from each other. The inner mask 23 a having the inner mask region E 21 formed in the portion and the upper electrode film 4 and the insulating film 3 are formed so as to be formed on at least the side portion of the convex pattern generated on the surface of the conductive film 31. and it is constituted by an external mask 23b having an outer mask area E 22. Here, the outer mask 23 b of the second mask 23 is formed so that the inner periphery 23 i of the outer mask region E 22 is inside the outer periphery 3 e of the insulating film 3.

ここで、また、上部電極膜4の外周4eは第2のマスク23における内部マスク23aの内部マスク領域E21により規定される。より具体的には、上部電極膜4の外周4eは内部マスク23aの外周23に沿ってパターニングされる。 Here, the outer periphery 4 e of the upper electrode film 4 is defined by the internal mask region E 21 of the internal mask 23 a in the second mask 23. More specifically, the outer periphery 4e of the upper electrode film 4 is patterned along the outer periphery 23 of the internal mask 23a.

また、下部電極膜2の外周2eは第2のマスク23における外部マスク23bの外部マスク領域E22により規定される。より具体的には、下部電極膜2の外周2eは外部マスク23bの外周23fに沿ってパターニングされる。 The outer periphery 2 e of the lower electrode film 2 is defined by the external mask region E 22 of the external mask 23 b in the second mask 23. More specifically, the outer periphery 2e of the lower electrode film 2 is patterned along the outer periphery 23f of the external mask 23b.

実施形態3においては、第2のマスク23の外部マスク領域P22の内周23iが絶縁膜3の外周3eよりも内側に位置しているため、外部マスク23bによる外部電極膜4の外周部被覆領域E3の直下の導電膜31および上部電極膜4はエッチングされず、絶縁膜3の外周部(外周3eの近傍部)上に、それぞれ導電膜31および残り電極膜4rとして残存する。したがって、上部電極膜4上には導電膜31が保持され、下部電極膜3の上の外部マスク領域E22には導電膜31が保持されて、残り電極膜4rと電気的に接続する。 In the third embodiment, since the inner periphery 23i of the outer mask area P 22 of the second mask 23 is located inside the outer periphery 3e of the insulating film 3, the outer peripheral portion covering the external electrode film 4 by an external mask 23b conductive film 31 and the upper electrode film 4 immediately under the region E 3 is not etched, on the outer peripheral portion of the insulating film 3 (in the vicinity of the outer periphery 3e), it remains as each conductive film 31 and the remaining electrode film 4r. Therefore, on the upper electrode film 4 is held conductive film 31, the outer mask area E 22 on the lower electrode film 3 is held conductive film 31 connects the remaining electrode film 4r electrically.

次いで、図6(h)を参照して、第2のマスク23を上部電極膜4および下部電極膜2から除去して、上部電極膜4および下部電極膜2のパターニング(第2のパターニング)が完了する(第2のマスクの除去工程)。   6H, the second mask 23 is removed from the upper electrode film 4 and the lower electrode film 2, and patterning (second patterning) of the upper electrode film 4 and the lower electrode film 2 is performed. Completion (second mask removal step).

このようにして、基板1上に外周2eを有する下部電極膜2が形成され、下部電極膜2上にその外周2eより内側に位置する外周3eを有する絶縁膜3が形成され、絶縁膜3上にその外周3eより内側に位置する外周4eを有する上部電極膜4が形成されている薄膜デバイスが得られる。すなわち、基板1上に、下部電極膜2、絶縁膜3および上部電極膜4が、それらの外周が階段状に小さくなるように形成されている薄膜デバイスが得られる。   In this way, the lower electrode film 2 having the outer periphery 2e is formed on the substrate 1, and the insulating film 3 having the outer periphery 3e positioned on the inner side of the outer periphery 2e is formed on the lower electrode film 2. Thus, a thin film device is obtained in which the upper electrode film 4 having the outer periphery 4e located inside the outer periphery 3e is formed. That is, a thin film device is obtained in which the lower electrode film 2, the insulating film 3, and the upper electrode film 4 are formed on the substrate 1 so that the outer circumferences thereof are stepwise reduced.

ここで、実施形態3の薄膜デバイスにおいては、上部電極膜4および下部電極膜2の外周部にはそれぞれ導電膜31および残り導電膜31rが積層されており、電極膜の電気抵抗が低減するとともに機械的強度が高くなる。なお、残り電極膜4rは導電膜31を介して下部電極膜と電気的に接続しているが、残り電極膜4rと上部電極膜4とが電気的に分離されているため、薄膜デバイスとして問題はない。   Here, in the thin film device of the third embodiment, the conductive film 31 and the remaining conductive film 31r are laminated on the outer periphery of the upper electrode film 4 and the lower electrode film 2, respectively, and the electrical resistance of the electrode film is reduced. Increases mechanical strength. Although the remaining electrode film 4r is electrically connected to the lower electrode film via the conductive film 31, the remaining electrode film 4r and the upper electrode film 4 are electrically separated, and thus have a problem as a thin film device. There is no.

実施形態3の製造方法により、上部電極膜4と下部電極膜2との絶縁が良好で特性が高く安定した薄膜デバイスが歩留まりよく得られる。また、実施形態2の製造方法により、1回の連続した3つの膜の形成工程と2回の膜パターニング工程により薄膜デバイスが歩留まりよく得られるため、薄膜デバイスの製造コストをさらに低減することができる。   According to the manufacturing method of the third embodiment, a stable thin film device with good insulation and high characteristics can be obtained with good yield between the upper electrode film 4 and the lower electrode film 2. In addition, since the thin film device can be obtained with a high yield by one continuous three film forming process and two film patterning processes by the manufacturing method of Embodiment 2, the manufacturing cost of the thin film device can be further reduced. .

また、実施形態3の製造方法においても、実施形態1の製造方法と同様に、第2のパターニング工程の上部電極膜4および下部電極膜2をエッチングによりパターニングする工程において、上部電極膜4の全膜厚エッチング所要時間(全膜厚をエッチングするのに要する時間、以下同じ)は、下部電極膜2の全膜厚エッチング所要時間以上であることが好ましい。   Also in the manufacturing method of the third embodiment, as in the manufacturing method of the first embodiment, in the step of patterning the upper electrode film 4 and the lower electrode film 2 in the second patterning step by etching, all of the upper electrode film 4 is formed. The time required for etching the film thickness (the time required for etching the entire film thickness, hereinafter the same) is preferably longer than the time required for etching the entire film thickness of the lower electrode film 2.

(実施形態4)
本発明にかかる薄膜デバイスの製造方法のさらに他の実施形態は、図8の模式断面図を参照して、実施形態2による薄膜デバイスの製造方法に、さらに後工程を加えた製造方法である。図8においては、実施形態2で得られた薄膜デバイスを用いた後工程が示されているが、実施形態4の製造方法においては、実施形態1または3で得られた薄膜デバイスを用いることも好適である。
(Embodiment 4)
Still another embodiment of the method for manufacturing a thin film device according to the present invention is a manufacturing method in which a post-process is further added to the method for manufacturing a thin film device according to Embodiment 2 with reference to the schematic cross-sectional view of FIG. FIG. 8 shows a post-process using the thin film device obtained in the second embodiment. However, in the manufacturing method of the fourth embodiment, the thin film device obtained in the first or third embodiment may be used. Is preferred.

実施形態4の薄膜デバイスの製造方法について具体的に説明する。まず、図8(a)および(b)を参照して、実施形態2と同様にして、薄膜デバイスを形成する(下部電極膜、絶縁膜および上部電極膜の形成工程、第1および第2のパターニング工程)。   The manufacturing method of the thin film device of Embodiment 4 will be specifically described. First, referring to FIGS. 8A and 8B, a thin film device is formed in the same manner as in the second embodiment (steps of forming a lower electrode film, an insulating film, and an upper electrode film, first and second steps, Patterning step).

次に、図8(c)を参照して、図8(b)の薄膜デバイスに、上部電極膜4と下部電極膜2とのショート(短絡)を防止するための絶縁保護膜41を形成する(絶縁保護膜の形成工程)。絶縁保護膜41を形成する材料は、その目的を達成するものであれば特に制限はなく、SiNx、SiOx、TiO2、Al23などの無機材料、ポリイミドなどの有機材料が好ましく用いられる。また、絶縁保護膜41の形成方法は、特に制限はなく、CVD(化学気相堆積)法、スピンコート法などが可能である。 Next, referring to FIG. 8C, an insulating protective film 41 for preventing a short circuit between the upper electrode film 4 and the lower electrode film 2 is formed on the thin film device of FIG. 8B. (Insulating protective film forming step). The material for forming the insulating protective film 41 is not particularly limited as long as the purpose is achieved, and an inorganic material such as SiN x , SiO x , TiO 2 , and Al 2 O 3 , and an organic material such as polyimide are preferably used. It is done. The method for forming the insulating protective film 41 is not particularly limited, and a CVD (chemical vapor deposition) method, a spin coating method, or the like is possible.

次に、図8(d)を参照して、上部電極膜4に電気的に接続する引出し電極43uと下部電極膜に電気的に接続する引出し電極43dを形成する(引出し電極の形成工程)。引出し電極43d,43uを形成する材料は、その目的を達成するものであれば特に制限なく、Al膜、Ag膜、Cu/Ti膜などが好ましく用いられる。ここで、Cu/Ti膜とは、下からTi膜、Cu膜の順に積層された膜をいい、たとえば、厚さ0.05μmのTi膜上に厚さ0.5μmのCu膜が形成される。必要に応じて、上記引出し電極の最上層膜としてNi膜、Au膜などを形成してもよい。また、引出し電極43d,43uの形成方法は、特に制限がなく、スパッタリング法、めっき法、印刷法、電子ビーム蒸着法などが可能である。   Next, referring to FIG. 8D, an extraction electrode 43u electrically connected to the upper electrode film 4 and an extraction electrode 43d electrically connected to the lower electrode film are formed (extraction electrode forming step). The material for forming the extraction electrodes 43d and 43u is not particularly limited as long as the purpose is achieved, and an Al film, an Ag film, a Cu / Ti film, or the like is preferably used. Here, the Cu / Ti film refers to a film in which a Ti film and a Cu film are laminated in this order from the bottom. For example, a Cu film having a thickness of 0.5 μm is formed on a Ti film having a thickness of 0.05 μm. . If necessary, a Ni film, an Au film, or the like may be formed as the uppermost layer film of the extraction electrode. The formation method of the extraction electrodes 43d and 43u is not particularly limited, and a sputtering method, a plating method, a printing method, an electron beam evaporation method, or the like is possible.

さらに、図8(e)を参照して、必要に応じて、上部電極膜4に電気的に接続する引出し電極43uと下部電極膜に電気的に接続する引出し電極43dの機械的保護およびショート(短絡)を防止するための絶縁保護膜44を形成し、上部電極膜4に電気的に接続する引出し電極43uに電気的に接続するハンダバンプ45uと、下部電極膜2に電気的に接続する引出し電極43dに電気的に接続するハンダバンプ45dとを形成する(ハンダパンプの形成工程)。なお、はんだバンプ45u,45dの代わりにワイヤーボンディングなどで外部回路と電気的に接続してもよい。   Further, referring to FIG. 8 (e), mechanical protection and short-circuiting of the extraction electrode 43u electrically connected to the upper electrode film 4 and the extraction electrode 43d electrically connected to the lower electrode film (as required) An insulating protective film 44 for preventing a short circuit), a solder bump 45u electrically connected to the extraction electrode 43u electrically connected to the upper electrode film 4, and an extraction electrode electrically connected to the lower electrode film 2 Solder bumps 45d electrically connected to 43d are formed (solder pump forming step). Note that, instead of the solder bumps 45u and 45d, it may be electrically connected to an external circuit by wire bonding or the like.

こうして、使用の態様に適した薄膜デバイスを製造することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
Thus, a thin film device suitable for the mode of use can be manufactured.
The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明にかかる薄膜デバイスの製造方法の一実施形態を示す模式断面図である。ここで、(a)は下部電極膜、絶縁膜および上部電極膜の形成工程、(b)は第1のフォトレジスト層の形成工程、(c)は第1のフォトレジスト層の露光工程、(d)は第1のマスクの形成工程、(e)および(f)は第1のエッチング工程、(g)は第1のマスクの除去工程、(h)は第2のフォトレジスト層の形成工程、(i)は第2のフォトレジスト層の露光工程、(j)は第2のマスクの形成工程、(k)および(l)は第2のエッチング工程、(m)は第2のマスクの除去工程を示す。It is a schematic cross section which shows one Embodiment of the manufacturing method of the thin film device concerning this invention. Here, (a) is a step of forming a lower electrode film, an insulating film and an upper electrode film, (b) is a step of forming a first photoresist layer, (c) is an exposure step of the first photoresist layer, d) is a first mask forming step, (e) and (f) are first etching steps, (g) is a first mask removing step, and (h) is a second photoresist layer forming step. , (I) is the second photoresist layer exposure step, (j) is the second mask formation step, (k) and (l) are the second etching step, and (m) is the second mask step. A removal process is shown. 本発明にかかる薄膜デバイスの製造方法の一実施形態を部分的に示す模式上面図である。ここで、(1)〜(4)は、それぞれ、図1(f)、(j)、(l)および(m)に対応する模式上面図である。It is a schematic top view which partially shows one Embodiment of the manufacturing method of the thin film device concerning this invention. Here, (1) to (4) are schematic top views corresponding to FIGS. 1 (f), (j), (l) and (m), respectively. 本発明にかかる薄膜デバイスの製造方法の他の実施形態を示す模式断面図である。ここで、(a)は下部電極膜、絶縁膜および上部電極膜の形成工程、(b)は第1のフォトレジスト層の形成工程、(c)は第1のフォトレジスト層の露光工程、(d)は第1のマスクの形成工程、(e)および(f)は第1のエッチング工程、(g)は第1のマスクの除去工程、(h)は第2のフォトレジスト層の形成工程、(i)は第2のフォトレジスト層の露光工程、(j)は第2のマスクの形成工程、(k)および(l)は第2のエッチング工程、(m)は第2のマスクの除去工程を示す。It is a schematic cross section which shows other embodiment of the manufacturing method of the thin film device concerning this invention. Here, (a) is a step of forming a lower electrode film, an insulating film and an upper electrode film, (b) is a step of forming a first photoresist layer, (c) is an exposure step of the first photoresist layer, d) is a first mask forming step, (e) and (f) are first etching steps, (g) is a first mask removing step, and (h) is a second photoresist layer forming step. , (I) is the second photoresist layer exposure step, (j) is the second mask formation step, (k) and (l) are the second etching step, and (m) is the second mask step. A removal process is shown. 本発明にかかる薄膜デバイスの製造方法の他の実施形態を部分的に示す模式上面図である。ここで、(1)〜(4)は、それぞれ、図3(f)、(j)、(l)および(m)に対応する模式上面図である。It is a schematic top view which partially shows other embodiment of the manufacturing method of the thin film device concerning this invention. Here, (1) to (4) are schematic top views corresponding to FIGS. 3 (f), (j), (l) and (m), respectively. 本発明にかかる薄膜デバイスの製造方法の他の実施形態において用いられる第1のフォトマスクおよび第2のフォトマスクの平面レイアウトを示す模式図である。ここで、(a)は第1のフォトマスクを示す模式下面図、(b)は第2のフォトマスクを示す模式下面図、(c)は(a)のVC−VCにおける模式断面図、(d)は(b)のVD−VDにおける模式断面図を示す。It is a schematic diagram which shows the planar layout of the 1st photomask and 2nd photomask which are used in other embodiment of the manufacturing method of the thin film device concerning this invention. Here, (a) is a schematic bottom view showing the first photomask, (b) is a schematic bottom view showing the second photomask, (c) is a schematic cross-sectional view at VC-VC in (a), ( d) shows a schematic cross-sectional view in VD-VD of (b). 本発明にかかる薄膜デバイスの製造方法のさらに他の実施形態を示す模式断面図である。ここで、(a)は下部電極膜、絶縁膜および上部電極膜の形成工程、(b)および(c)は第1のマスクを用いた第1のエッチング工程、(d)は第1のマスクの除去工程、(e)は導電膜の形成工程、(f)および(g)は第2のマスクを用いた第2のエッチング工程、(h)は第2のマスクの除去工程を示す。It is a schematic cross section which shows other embodiment of the manufacturing method of the thin film device concerning this invention. Here, (a) is a process of forming a lower electrode film, an insulating film and an upper electrode film, (b) and (c) are a first etching process using a first mask, and (d) is a first mask. (E) shows a conductive film formation step, (f) and (g) show a second etching step using the second mask, and (h) show a second mask removal step. 本発明にかかる薄膜デバイスの製造方法のさらに他の実施形態を部分的に示す模式上面図である。ここで、(1)〜(4)は、それぞれ、図6(e)〜(h)に対応する模式上面図である。It is a schematic top view which partially shows further another embodiment of the manufacturing method of the thin film device concerning this invention. Here, (1) to (4) are schematic top views corresponding to FIGS. 6 (e) to (h), respectively. 本発明にかかる薄膜デバイスの製造方法のさらに他の実施形態を示す模式断面図である。ここで、(a)は下部電極膜、絶縁膜および上部電極膜の形成工程、(b)は第1および第2のパターニング工程、(c)は絶縁保護膜の形成工程、(d)は引出し電極の形成工程、(e)はハンダパンプの形成工程を示す。It is a schematic cross section which shows other embodiment of the manufacturing method of the thin film device concerning this invention. Here, (a) is a process for forming a lower electrode film, an insulating film and an upper electrode film, (b) is a first and second patterning process, (c) is a process for forming an insulating protective film, and (d) is a drawer. Electrode forming step, (e) shows a solder bump forming step. 薄膜デバイスの従来の製造方法の一例を示す模式断面図である。ここで、(a)は下部電極膜の形成工程、(b)は下部電極膜のパターニング工程、(c)は絶縁膜の形成工程、(d)は絶縁膜のパターニング工程、(e)は上部電極膜の形成およびパターニング工程を示す。It is a schematic cross section which shows an example of the conventional manufacturing method of a thin film device. Here, (a) is a lower electrode film forming step, (b) is a lower electrode film patterning step, (c) is an insulating film forming step, (d) is an insulating film patterning step, and (e) is an upper portion. An electrode film formation and patterning process are shown. 薄膜デバイスの従来の製造方法の他の例を示す模式断面図である。ここで、(a)は上部電極膜、絶縁膜および下部電極膜をほぼ垂直に連続してエッチングして1回でパターニングする方法、(b)は上部電極膜、絶縁膜および下部電極膜をテーパ状に連続してエッチングして1回でパターニングする方法、(c)は上部電極膜および絶縁膜を連続してエッチングした後、下部電極膜をエッチングをして2回でパターニングする方法を示す。It is a schematic cross section which shows the other example of the conventional manufacturing method of a thin film device. Here, (a) is a method in which the upper electrode film, the insulating film, and the lower electrode film are continuously etched almost vertically and is patterned once, and (b) is a taper of the upper electrode film, the insulating film, and the lower electrode film. (C) shows a method in which the upper electrode film and the insulating film are continuously etched, and then the lower electrode film is etched and patterned twice.

符号の説明Explanation of symbols

1 基板、2 下部電極膜、2e,3e,4e,12e,13e,22e,22f,23e,23f 外周、3 絶縁膜、4 上部電極膜、4r 残り電極膜、10d,20d 露光、10e,20e エッチング、11 第1のフォトレジスト層、12 第1のフォトマスク、13 第1のマスク、21 第2のフォトレジスト層、22 第2のフォトマスク、22a 内部フォトマスク、22b 外部フォトマスク、22i,23i 内周、23 第2のマスク、23a 内部マスク、23b 外部マスク、31 導電膜、31r 残り導電膜、41,44 絶縁保護膜、43d,43u 引出し電極、45d,45u ハンダバンプ、120,220 透明基板、E1 第1のマスク領域、E21 内部マスク領域、E22 外部マスク領域、E3 外周部被覆領域、P1 第1のフォトマスク領域、P21 内部フォトマスク領域、P22 外部フォトマスク領域、P3 重複領域。 1 substrate, 2 lower electrode film, 2e, 3e, 4e, 12e, 13e, 22e, 22f, 23e, 23f outer periphery, 3 insulating film, 4 upper electrode film, 4r remaining electrode film, 10d, 20d exposure, 10e, 20e etching , 11 First photoresist layer, 12 First photomask, 13 First mask, 21 Second photoresist layer, 22 Second photomask, 22a Internal photomask, 22b External photomask, 22i, 23i Inner circumference, 23 second mask, 23a inner mask, 23b outer mask, 31 conductive film, 31r remaining conductive film, 41, 44 insulating protective film, 43d, 43u extraction electrode, 45d, 45u solder bump, 120, 220 transparent substrate, E 1 first mask region, E 21 internal mask region, E 22 external mask region, E 3 outer periphery covering region, P 1 first photomask Disk region, P 21 internal photomask region, P 22 external photomask region, P 3 overlap region.

Claims (5)

基板上に、下部電極膜、絶縁膜および上部電極膜を順次形成する工程と、
第1のマスクを用いて前記上部電極膜および前記絶縁膜をパターニングする第1のパターニング工程と、
前記第1のパターニング工程によりパターニングされた前記上部電極膜および前記絶縁膜に基づく凸状パターンの上面における前記絶縁膜の外周より内側の部分と少なくとも側面の部分とに分離して形成された第2のマスクを用いて、前記上部電極膜および前記下部電極膜を互いに電気的に分離するようにパターニングする第2のパターニング工程とを含む薄膜デバイスの製造方法。
A step of sequentially forming a lower electrode film, an insulating film and an upper electrode film on the substrate;
A first patterning step of patterning the upper electrode film and the insulating film using a first mask;
The second electrode is formed separately on the upper surface of the convex pattern based on the upper electrode film and the insulating film patterned by the first patterning step and on the inner side of the outer periphery of the insulating film and at least the side surface part. And a second patterning step of patterning the upper electrode film and the lower electrode film so as to be electrically separated from each other using the mask.
前記第2のマスクのうち少なくとも前記側面に形成された外部マスクが、前記凸状パターンの上面の外周部を覆っていることを特徴とする請求項1に記載の薄膜デバイスの製造方法。   2. The method of manufacturing a thin film device according to claim 1, wherein an external mask formed on at least the side surface of the second mask covers an outer peripheral portion of an upper surface of the convex pattern. 前記第1のパターニング工程において前記第1のマスクを形成するために第1のフォトマスクが用いられ、前記第1のフォトマスクは前記絶縁膜の外周を規定する第1のフォトマスク領域を有し、
前記第2のパターニング工程において前記第2のマスクを形成するために第2のフォトマスクが用いられ、前記第2のフォトマスクは、互いに分離した、前記上部電極膜の外周を規定する内部フォトマスク領域を有する内部フォトマスクと、前記下部電極膜の外周を規定する外部フォトマスク領域を有する外部フォトマスクを有し、
前記第1のフォトマスクと前記第2のフォトマスクの平面レイアウトにおいて、前記第1のフォトマスク領域と前記外部フォトマスク領域とが一部重複していることを特徴とする請求項1または請求項2に記載の薄膜デバイスの製造方法。
In the first patterning step, a first photomask is used to form the first mask, and the first photomask has a first photomask region that defines an outer periphery of the insulating film. ,
In the second patterning process, a second photomask is used to form the second mask, and the second photomask is an internal photomask that defines the outer periphery of the upper electrode film, which are separated from each other. An internal photomask having a region and an external photomask having an external photomask region defining an outer periphery of the lower electrode film;
2. The planar layout of the first photomask and the second photomask, wherein the first photomask region and the external photomask region partially overlap each other. The manufacturing method of the thin film device of 2.
前記第2のパターニング工程は、前記上部電極膜および前記下部電極膜をエッチングによりパターニングする工程を含み、前記上部電極膜の全膜厚エッチング所要時間が前記下部電極膜の全膜厚エッチング所要時間以上であることを特徴とする請求項1から請求項3までのいずれかに記載の薄膜デバイスの製造方法。   The second patterning step includes a step of patterning the upper electrode film and the lower electrode film by etching, and the total film thickness etching time for the upper electrode film is equal to or longer than the total film thickness etching time for the lower electrode film. The method for manufacturing a thin film device according to any one of claims 1 to 3, wherein: 前記第1のパターニング工程と前記第2のパタニーング工程との間に、前記第1のパターニング工程によりパターニングされた前記上部電極および前記絶縁膜、ならびに前記下部電極膜を覆うように導電膜を形成する工程をさらに含み、
前記第2のマスクは、前記第1のパターニング工程によりパターニングされた前記上部電極膜および前記絶縁膜を覆うことにより導電膜の表面に生じた前記凸状パターンの上面における前記絶縁膜の外周より内側の部分と少なくとも側面の部分とに分離して形成されていることを特徴とする請求項1から請求項4までのいずれかに記載の薄膜デバイスの製造方法。
A conductive film is formed between the first patterning step and the second patterning step so as to cover the upper electrode, the insulating film, and the lower electrode film patterned by the first patterning step. Further comprising a step,
The second mask is inside the outer periphery of the insulating film on the upper surface of the convex pattern generated on the surface of the conductive film by covering the upper electrode film and the insulating film patterned by the first patterning step. 5. The method of manufacturing a thin film device according to claim 1, wherein the thin film device is separated into at least a side surface portion and a side surface portion.
JP2006175339A 2006-06-26 2006-06-26 Thin film device manufacturing method Active JP5040188B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006175339A JP5040188B2 (en) 2006-06-26 2006-06-26 Thin film device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006175339A JP5040188B2 (en) 2006-06-26 2006-06-26 Thin film device manufacturing method

Publications (2)

Publication Number Publication Date
JP2008004876A true JP2008004876A (en) 2008-01-10
JP5040188B2 JP5040188B2 (en) 2012-10-03

Family

ID=39008998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006175339A Active JP5040188B2 (en) 2006-06-26 2006-06-26 Thin film device manufacturing method

Country Status (1)

Country Link
JP (1) JP5040188B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021234A (en) * 2008-07-09 2010-01-28 Murata Mfg Co Ltd Capacitor
JP2012009661A (en) * 2010-06-25 2012-01-12 Konica Minolta Holdings Inc Method of manufacturing piezoelectric element, piezoelectric element, and diaphragm using the same
JP2013197496A (en) * 2012-03-22 2013-09-30 Fujifilm Corp Piezoelectric device and method of manufacturing the same, and method of manufacturing electronic apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213557A (en) * 1995-02-07 1996-08-20 Matsushita Electron Corp Ferroelectric capacitor and manufacture thereof
JP2001036024A (en) * 1999-07-16 2001-02-09 Nec Corp Capacitor and manufacture thereof
JP2001135143A (en) * 1999-08-20 2001-05-18 Matsushita Electric Ind Co Ltd Dielectric film and method of manufacturing the same
JP2001267645A (en) * 2000-03-15 2001-09-28 Murata Mfg Co Ltd Ferroelectric thin film element, sensor, and method of manufacturing ferroelectric thin film element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213557A (en) * 1995-02-07 1996-08-20 Matsushita Electron Corp Ferroelectric capacitor and manufacture thereof
JP2001036024A (en) * 1999-07-16 2001-02-09 Nec Corp Capacitor and manufacture thereof
JP2001135143A (en) * 1999-08-20 2001-05-18 Matsushita Electric Ind Co Ltd Dielectric film and method of manufacturing the same
JP2001267645A (en) * 2000-03-15 2001-09-28 Murata Mfg Co Ltd Ferroelectric thin film element, sensor, and method of manufacturing ferroelectric thin film element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021234A (en) * 2008-07-09 2010-01-28 Murata Mfg Co Ltd Capacitor
JP2012009661A (en) * 2010-06-25 2012-01-12 Konica Minolta Holdings Inc Method of manufacturing piezoelectric element, piezoelectric element, and diaphragm using the same
JP2013197496A (en) * 2012-03-22 2013-09-30 Fujifilm Corp Piezoelectric device and method of manufacturing the same, and method of manufacturing electronic apparatus

Also Published As

Publication number Publication date
JP5040188B2 (en) 2012-10-03

Similar Documents

Publication Publication Date Title
JP4790614B2 (en) High reliability multilayer circuit board and method for forming the same
US20080145996A1 (en) Method for Manufacturing Dielectric Thin Film Capacitor
US8723241B2 (en) MEMS device fabricated with integrated circuit
US9018732B2 (en) Dielectric thin film element and method for producing the same
US7466537B2 (en) Capacitor and its manufacturing method
JP5803731B2 (en) Thin film element
WO2018003445A1 (en) Capacitor
JP2007281028A (en) Piezoelectric element and manufacturing method thereof
JP2008252011A (en) Dielectric capacitor
CN112802958B (en) Piezoelectric device and method of forming the same
KR100957763B1 (en) Thin-film multilayer ceramic capacitors and manufacturing method thereof
JP2011040571A (en) Dielectric thin film element
JP5040188B2 (en) Thin film device manufacturing method
US7548408B2 (en) Capacitor and its manufacturing method
JP2009010114A (en) Dielectric thin film capacitor
KR100435179B1 (en) Semiconductor device and method of manufacturing the same
JP4375561B2 (en) Semiconductor memory device and manufacturing method thereof
JP4245450B2 (en) Manufacturing method of resonator
WO2020080291A1 (en) Trench capacitor and method for producing trench capacitor
JP2017085005A (en) Piezoelectric actuator and method for manufacturing piezoelectric actuator
JP4670495B2 (en) Electronic device and manufacturing method thereof
JP5119058B2 (en) Thin film capacitor
KR0160892B1 (en) Contact hole wiring method of optical path control device
JP2008119792A (en) Method for manufacturing MEMS device
JP4775753B2 (en) Method for manufacturing dielectric thin film capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120625

R150 Certificate of patent or registration of utility model

Ref document number: 5040188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3