[go: up one dir, main page]

JP2008304660A - Display device and display method - Google Patents

Display device and display method Download PDF

Info

Publication number
JP2008304660A
JP2008304660A JP2007151181A JP2007151181A JP2008304660A JP 2008304660 A JP2008304660 A JP 2008304660A JP 2007151181 A JP2007151181 A JP 2007151181A JP 2007151181 A JP2007151181 A JP 2007151181A JP 2008304660 A JP2008304660 A JP 2008304660A
Authority
JP
Japan
Prior art keywords
liquid crystal
image display
reference voltage
potential
voltage supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007151181A
Other languages
Japanese (ja)
Inventor
Yosuke Sakurai
洋介 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007151181A priority Critical patent/JP2008304660A/en
Publication of JP2008304660A publication Critical patent/JP2008304660A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To automatically adjust the value of the common electrode voltage of a liquid crystal display. <P>SOLUTION: The potential of a pixel electrode (electrode connected to a TFT) of a liquid crystal cell in a dummy pixel region is input voltage VCOM_ OUT of an analog buffer 71 of a common voltage adjusting circuit 63. The output voltage via the analog buffer 71 and a path capacitor 72 is supplied as common voltage potential VCOM_IN of a liquid crystal panel 61. When an opening part 91 is constructed with the whole pixels of a single row to be taken as a dummy pixel region, the size of the liquid crystal panel 61 is utilized most effectively to secure the number of dummy pixels, and the effective pixel region in the liquid crystal panel 61 can be made rectangular. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、表示装置および表示方法に関し、特に、チャネル容量起因のフィードスルーが発生する場合に用いて好適な、表示装置および表示方法に関する。   The present invention relates to a display device and a display method, and more particularly to a display device and a display method that are suitable for use when channel capacity-induced feedthrough occurs.

一般的な液晶表示装置について、図1および図2を用いて説明する。   A general liquid crystal display device will be described with reference to FIGS.

アクティブマトリクス型の液晶表示装置1は、行状に配された走査(ゲート)線と、列状に配された信号線と、各走査線および信号線の交差部に対応して行列状(マトリクス状)に配された画素と、1水平期間(1H)毎にその行の素子をアクティブ状態にする水平駆動回路と、アクティブ状態になっている行の走査線を順次走査(スキャン)して画素を行毎(ライン毎)に選択して駆動する垂直駆動回路とを有し、各水平期間分の映像信号を選択された各行の画素に書き込んで、1フレーム(または、1フィールド)分の映像信号を保持する。   The active matrix type liquid crystal display device 1 has a matrix (matrix shape) corresponding to scanning (gate) lines arranged in rows, signal lines arranged in columns, and intersections of the scanning lines and signal lines. ), A horizontal driving circuit that activates the elements in the row every horizontal period (1H), and a scanning line in the row in the active state are sequentially scanned to scan the pixels. A vertical driving circuit that selects and drives each row (each line), writes a video signal for each horizontal period to pixels in each selected row, and outputs a video signal for one frame (or one field) Hold.

図1に示されるように、液晶表示装置1は、液晶パネル11、水平駆動回路である信号線駆動回路12、垂直駆動回路であるゲート線駆動回路13、およびコントローラ14を含む。   As shown in FIG. 1, the liquid crystal display device 1 includes a liquid crystal panel 11, a signal line drive circuit 12 that is a horizontal drive circuit, a gate line drive circuit 13 that is a vertical drive circuit, and a controller 14.

液晶パネル11は、マトリックス駆動される画素型のディスプレイであり、画素である、画面に配置されている液晶セル内部の液晶の配列を制御することにより透過する光量を変化させて、画像を表示する。   The liquid crystal panel 11 is a matrix-driven pixel-type display, and displays an image by changing the amount of transmitted light by controlling the arrangement of liquid crystals inside the liquid crystal cell, which is a pixel, on the screen. .

信号線駆動回路12およびゲート線駆動回路13は、コントローラ14から供給される制御信号に基づいて、液晶パネル11の各画素をマトリックス駆動する。   The signal line driving circuit 12 and the gate line driving circuit 13 drive each pixel of the liquid crystal panel 11 in a matrix manner based on a control signal supplied from the controller 14.

液晶パネル11には、1行1列からn行m列まで画素としての液晶セルが配置されている。具体的には、図2に示されるように、n行m列まで画素のうちのA行目(1≦A≦n)のB列目(1≦B<m)には、液晶セル31−A−B、TFT(Thin Film Transistor)32−A−B、および、キャパシタ33−A−Bの組が配置され、A行目の(B+1)列目には、液晶セル31−A−(B+1)、TFT32−A−(B+1)、および、キャパシタ33−A−(B+1)の組が配置される。   In the liquid crystal panel 11, liquid crystal cells as pixels are arranged from 1 row 1 column to n rows m columns. Specifically, as shown in FIG. 2, the liquid crystal cell 31-is arranged in the B column (1 ≦ B <m) of the A row (1 ≦ A ≦ n) of the pixels up to n rows and m columns. A set of A-B, TFT (Thin Film Transistor) 32-A-B, and capacitor 33-A-B is arranged, and the liquid crystal cell 31-A- (B + 1) is arranged in the (B + 1) -th column of the A-th row. ), TFT 32-A- (B + 1), and capacitor 33-A- (B + 1).

以下、液晶セル31−1−1乃至液晶セル31−n−mを個々に区別する必要がないとき、単に、液晶セル31と称する。以下、TFT32−1−1乃至TFT32−n−mを個々に区別する必要がないとき、単に、TFT32と称する。以下、キャパシタ33−1−1乃至キャパシタ33−n−mを個々に区別する必要がないとき、単に、キャパシタ33と称する。   Hereinafter, the liquid crystal cells 31-1-1 to 31-nm are simply referred to as a liquid crystal cell 31 when it is not necessary to distinguish them individually. Hereinafter, when it is not necessary to individually distinguish the TFTs 32-1-1 to 32-n-m, they are simply referred to as TFTs 32. Hereinafter, when it is not necessary to distinguish the capacitors 33-1-33 to 33 -n-m individually, they are simply referred to as capacitors 33.

TFT32のゲート電極は、ゲート線駆動回路13からのゲート線に接続し、TFT32のソース電極(または、信号電極)は、信号線駆動回路12からの信号線に接続し、TFT32のドレイン電極は、液晶セル31およびキャパシタ33に接続しており、以下、画素電極とも称する。   The gate electrode of the TFT 32 is connected to the gate line from the gate line driving circuit 13, the source electrode (or signal electrode) of the TFT 32 is connected to the signal line from the signal line driving circuit 12, and the drain electrode of the TFT 32 is It is connected to the liquid crystal cell 31 and the capacitor 33, and is hereinafter also referred to as a pixel electrode.

液晶セル31は、液晶を格納し、TFT32により印可される画素電極電圧により液晶の透過率が変更されるので、図示しないバックライトから照射される光のうち透過する光の量を変化させる。液晶セル31の対向電極(TFT32に接続されていない側の電極)には、コモン電圧が印加されている。   The liquid crystal cell 31 stores liquid crystal, and the transmittance of the liquid crystal is changed by the pixel electrode voltage applied by the TFT 32. Therefore, the amount of light transmitted through the backlight (not shown) is changed. A common voltage is applied to the counter electrode of the liquid crystal cell 31 (the electrode on the side not connected to the TFT 32).

TFT32は、液晶セル31に電圧を印可することにより、液晶セル31を駆動する。すなわち、TFT32は、対応するゲート信号がONであるときの信号電圧に基づいて液晶セル31を駆動する。   The TFT 32 drives the liquid crystal cell 31 by applying a voltage to the liquid crystal cell 31. That is, the TFT 32 drives the liquid crystal cell 31 based on the signal voltage when the corresponding gate signal is ON.

キャパシタ33は、液晶セル31に並列に設けられ、1フレームの期間において、液晶セル31に印可される電圧を保持する。キャパシタ33の対向電極(TFT32に接続されていない側の電極)は、対向電極に接続されるか、または、信号電位の中央値が印加される。   The capacitor 33 is provided in parallel with the liquid crystal cell 31 and holds a voltage applied to the liquid crystal cell 31 in a period of one frame. The counter electrode of the capacitor 33 (the electrode not connected to the TFT 32) is connected to the counter electrode, or the median value of the signal potential is applied.

なお、液晶セル31に格納されている液晶は、直流電圧が印加されると寿命が短くなってしまう。そこで、一般的な液晶表示装置においては、共通電極に印加する電圧を基準にして、液晶セル31の画素電極に印加する電圧を、一定時間毎に、正電圧側と負電圧側に変化させることにより、液晶の寿命が短くなることを防止するようになされている。   The life of the liquid crystal stored in the liquid crystal cell 31 is shortened when a DC voltage is applied. Therefore, in a general liquid crystal display device, the voltage applied to the pixel electrode of the liquid crystal cell 31 is changed between the positive voltage side and the negative voltage side at regular intervals with reference to the voltage applied to the common electrode. Thus, the life of the liquid crystal is prevented from being shortened.

TFT32がNMOS(negative channel Metal Oxide Semiconductor)で構成されている場合、Gate-Pix間容量、および、画素TFTのチャネル容量の影響で、図3に示されるように、画素(Pix)電位のフィードスルーが発生し、ホールドされる画素電位が低下してしまう。液晶表示装置1のように、正極性書き込みと負極性書き込みを行う表示装置では、このフィードスルーを考慮し、液晶セル31に実効的に印加される電位が等価になるように、対向コモン電圧電位を設定する必要がある。しかしながら、チャネル容量起因のフィードスルーは、TFT32の特性のバラツキによる変動が大きく、液晶パネル11毎に最適となるコモン電圧値(コモン電極電位)を調整する必要がある。   When the TFT 32 is configured by an NMOS (Negative Channel Metal Oxide Semiconductor), as shown in FIG. 3, the feedthrough of the pixel (Pix) potential is caused by the influence of the gate-Pix capacitance and the channel capacitance of the pixel TFT. Occurs, and the held pixel potential decreases. In a display device that performs positive polarity writing and negative polarity writing, such as the liquid crystal display device 1, the counter common voltage potential is set so that the potential effectively applied to the liquid crystal cell 31 is equivalent in consideration of this feedthrough. Need to be set. However, the feedthrough due to the channel capacitance greatly varies due to variations in the characteristics of the TFT 32, and it is necessary to adjust the common voltage value (common electrode potential) that is optimal for each liquid crystal panel 11.

従来、液晶パネル毎に最適となるコモン電圧値を調整するために、液晶パネルにダミー画素を設け、第1のダミー画素と第2のダミー画素に異なる極性の最大階調の階調電圧を書き込み、それぞれの画素電極電位とコモン電極電位との電位差に基づいて、コモン電極電位を調整する技術がある(例えば、特許文献1参照)。   Conventionally, in order to adjust an optimum common voltage value for each liquid crystal panel, a dummy pixel is provided in the liquid crystal panel, and a gradation voltage having a maximum gradation of different polarity is written in the first dummy pixel and the second dummy pixel. There is a technique for adjusting the common electrode potential based on the potential difference between each pixel electrode potential and the common electrode potential (see, for example, Patent Document 1).

特開2002−264677号公報JP 2002-264677 A

しかしながら、特許文献1に記載の技術では、異なる極性の最大階調の階調電圧が書き込まれた第1のダミー画素と第2のダミー画素それぞれの画素電極電位とコモン電極電位との電位差に基づいて、その液晶パネルに適するコモン電極電位を求めるために、複数のオペアンプと共通電圧生成回路などが必要であった。   However, in the technique described in Patent Document 1, based on the potential difference between the pixel electrode potential and the common electrode potential of each of the first dummy pixel and the second dummy pixel to which the gradation voltage of the maximum gradation of different polarity is written. In order to obtain a common electrode potential suitable for the liquid crystal panel, a plurality of operational amplifiers and a common voltage generation circuit are required.

これに対して、コモン電極電位をより簡単に調整すること、調整に必要な回路規模を低減することが求められる。   On the other hand, it is required to adjust the common electrode potential more easily and to reduce the circuit scale necessary for the adjustment.

本発明はこのような状況に鑑みてなされたものであり、単純な回路を用いて、チャネル容量起因のフィードスルーが発生する液晶表示装置のコモン電圧値を自動的に調整することができるようにするものである。   The present invention has been made in view of such circumstances, and can use a simple circuit to automatically adjust the common voltage value of a liquid crystal display device in which feedthrough due to channel capacitance occurs. To do.

本発明の一側面の表示装置は、液晶の透過率を変更することによって画像を表示する表示装置であって、少なくとも前記液晶およびスイッチング素子を含み、表示される画像に対応する各画素を表示させる画像表示手段と、前記画像表示手段に含まれる前記液晶の対向電極電圧電位を調整する調整手段と、前記画像表示手段の各画素に対応する部分と同一の構成を含み、自分自身が有する前記液晶の画素電極電位を、前記調整手段に基準電圧値として供給する基準電圧供給手段と、前記画像表示手段および前記基準電圧供給手段に含まれる前記スイッチング素子の入切を制御する第1の駆動手段と、前記画像表示手段および前記基準電圧供給手段に含まれる前記スイッチング素子の信号電極に印加される電圧を制御する第2の駆動手段と、前記第1の駆動手段および前記第2の駆動手段を制御する制御手段とを備え、前記制御手段は、前記画像表示手段への画像の表示を開始する前の所定期間において、前記画像表示手段に含まれる前記スイッチング素子をOFFさせ、前記基準電圧供給手段に含まれる前記スイッチング素子をONさせるとともに、前記基準電圧供給手段に含まれる前記スイッチング素子の信号電極に、両極性の信号電圧の中央値を印加させるように、前記第1の駆動手段および前記第2の駆動手段を制御する。   A display device according to one aspect of the present invention is a display device that displays an image by changing the transmittance of liquid crystal, and includes at least the liquid crystal and a switching element, and displays each pixel corresponding to the displayed image. The image display means, the adjustment means for adjusting the counter electrode voltage potential of the liquid crystal included in the image display means, and the liquid crystal that the liquid crystal possesses by itself includes the same configuration as the portion corresponding to each pixel of the image display means A reference voltage supply means for supplying the pixel electrode potential as a reference voltage value to the adjustment means, and a first drive means for controlling on / off of the switching element included in the image display means and the reference voltage supply means; A second driving means for controlling a voltage applied to a signal electrode of the switching element included in the image display means and the reference voltage supply means; Control means for controlling the first drive means and the second drive means, and the control means is included in the image display means in a predetermined period before the display of the image on the image display means is started. The switching element included in the reference voltage supply means is turned on, and a median value of bipolar signal voltages is applied to the signal electrode of the switching element included in the reference voltage supply means. The first driving unit and the second driving unit are controlled so as to cause the first driving unit and the second driving unit to operate.

前記調整手段には、前記基準電圧供給手段から前記液晶の画素電極電位が供給されるときの配線抵抗に基づく所定の電圧を、前記基準電圧供給手段から供給された前記液晶の画素電極電位に加算して、前記画像表示手段に含まれる前記液晶の対向電極電圧電位として供給させるようにすることができる。   The adjustment means adds a predetermined voltage based on the wiring resistance when the pixel electrode potential of the liquid crystal is supplied from the reference voltage supply means to the pixel electrode potential of the liquid crystal supplied from the reference voltage supply means. Then, the counter electrode voltage potential of the liquid crystal included in the image display means can be supplied.

前記基準電圧供給手段には、前記画像表示手段の複数画素に対応する構成を有し、それぞれの画素電極が接続されているものとすることができる。   The reference voltage supply means may have a configuration corresponding to a plurality of pixels of the image display means, and each pixel electrode may be connected.

前記基準電圧供給手段には、前記画像表示手段の1行分の複数画素に対応する構成を有し、それぞれの画素電極が接続されているものとすることができる。   The reference voltage supply means may have a configuration corresponding to a plurality of pixels for one row of the image display means, and each pixel electrode may be connected.

前記調整手段には、前記基準電圧供給手段から供給された前記液晶の画素電極電位を、アナログバッファを介して、前記画像表示手段に含まれる前記液晶の対向電極電圧電位として供給させるようにすることができる。   The adjusting means supplies the pixel electrode potential of the liquid crystal supplied from the reference voltage supply means as the counter electrode voltage potential of the liquid crystal included in the image display means via an analog buffer. Can do.

前記調整手段には、前記基準電圧供給手段から供給された前記液晶の画素電極電位を、アナログバッファを介した後、更に、パスコンデンサを介して、前記画像表示手段に含まれる前記液晶の対向電極電圧電位として供給させるようにすることができる。   The adjustment means includes the liquid crystal pixel electrode potential supplied from the reference voltage supply means via an analog buffer, and further via a pass capacitor to the liquid crystal counter electrode included in the image display means. It can be supplied as a voltage potential.

本発明の一側面の表示方法は、液晶の対向電極電圧電位を調整する調整部を有し、前記液晶の透過率を変更することによって画像を表示する表示装置の表示方法であって、少なくとも前記液晶およびスイッチング素子を含む画像表示部への画像の表示を開始する前の所定期間において、前記画像表示部に含まれる前記スイッチング素子をOFFさせ、前記所定期間において、前記画像表示部の各画素に対応する部分と同一の構成を含み、前記調整部に基準電圧値として供給する基準電圧供給部に含まれる前記スイッチング素子をONさせ、前記所定期間において、前記基準電圧供給部に含まれる前記スイッチング素子の信号電極に、両極性の信号電圧の中央値を印加し、前記所定期間において、前記基準電圧供給部が有する前記液晶に印加された前記画素電極電位が、前記調整部に供給され、前記調整部において、供給された前記画素電極電位に基づく前記液晶の対向電極電位が出力されて、前記画像表示部に供給され、前記画像表示部に含まれる前記液晶を駆動して、前記画像を表示するステップを含む。   A display method according to one aspect of the present invention is a display method for a display device that includes an adjustment unit that adjusts a counter electrode voltage potential of a liquid crystal, and displays an image by changing the transmittance of the liquid crystal. In a predetermined period before starting display of an image on the image display unit including the liquid crystal and the switching element, the switching element included in the image display unit is turned off, and in each pixel of the image display unit in the predetermined period The switching element included in the reference voltage supply unit in the predetermined period includes the same configuration as the corresponding part, turns on the switching element included in the reference voltage supply unit that supplies the adjustment unit as a reference voltage value Before applying the median value of the bipolar signal voltage to the liquid crystal of the reference voltage supply unit in the predetermined period. A pixel electrode potential is supplied to the adjustment unit. In the adjustment unit, a counter electrode potential of the liquid crystal based on the supplied pixel electrode potential is output, supplied to the image display unit, and supplied to the image display unit. Driving the liquid crystal included to display the image.

本発明の一側面においては、画像の表示を開始する前の所定期間において、画像表示部に含まれるスイッチング素子がOFFされ、所定期間において、調整部に基準電圧値として供給する基準電圧供給部に含まれるスイッチング素子がONされ、所定期間において、基準電圧供給部に含まれるスイッチング素子の信号電極に、両極性の信号電圧の中央値が印加され、所定期間において、基準電圧供給部が有する液晶に印加された画素電極電位が、調整部に供給され、調整部において、供給された画素電極電位に基づく液晶の対向電極電位が出力されて、画像表示部に供給され、画像表示部に含まれる液晶が駆動されて、画像が表示される。   In one aspect of the present invention, the switching element included in the image display unit is turned off in a predetermined period before starting image display, and the reference voltage supply unit supplies the adjustment unit as a reference voltage value in the predetermined period. The switching element included is turned on, and the median value of the bipolar signal voltages is applied to the signal electrode of the switching element included in the reference voltage supply unit in a predetermined period, and the liquid crystal included in the reference voltage supply unit is applied in the predetermined period. The applied pixel electrode potential is supplied to the adjustment unit. In the adjustment unit, the counter electrode potential of the liquid crystal based on the supplied pixel electrode potential is output and supplied to the image display unit, and the liquid crystal included in the image display unit Is driven and an image is displayed.

表示装置は、独立した装置であっても良いし、情報処理装置の表示処理を行うブロックであっても良い。   The display device may be an independent device or a block that performs display processing of the information processing device.

以上のように、本発明の一側面によれば、画像を表示することができ、特に、自動的に対向電極電位を調整することができる。   As described above, according to one aspect of the present invention, an image can be displayed, and in particular, the counter electrode potential can be automatically adjusted.

以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書または図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書または図面に記載されていることを確認するためのものである。従って、明細書または図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。   Embodiments of the present invention will be described below. Correspondences between constituent elements of the present invention and the embodiments described in the specification or the drawings are exemplified as follows. This description is intended to confirm that the embodiments supporting the present invention are described in the specification or the drawings. Therefore, even if there is an embodiment which is described in the specification or the drawings but is not described here as an embodiment corresponding to the constituent elements of the present invention, that is not the case. It does not mean that the form does not correspond to the constituent requirements. Conversely, even if an embodiment is described here as corresponding to a configuration requirement, that means that the embodiment does not correspond to a configuration requirement other than the configuration requirement. It's not something to do.

本発明の一側面の表示装置は、液晶の透過率を変更することによって画像を表示する表示装置であって、少なくとも前記液晶およびスイッチング素子を含み、表示される画像に対応する各画素を表示させる画像表示手段(例えば、開口部91の液晶セル31、TFT32、および、キャパシタ33)と、前記画像表示手段に含まれる前記液晶の対向電極電圧電位を調整する調整手段(例えば、図4のコモン電圧調整回路63)と、前記画像表示手段の各画素に対応する部分と同一の構成を含み、自分自身が有する前記液晶の画素電極電位を、前記調整手段に基準電圧値(例えば、VCOM_OUT)として供給する基準電圧供給手段(例えば、ダミー画素領域の液晶セル31、TFT32、および、キャパシタ33)と、前記画像表示手段および前記基準電圧供給手段に含まれる前記スイッチング素子の入切を制御する第1の駆動手段(例えば、図4のゲート線駆動回路13)と、前記画像表示手段および前記基準電圧供給手段に含まれる前記スイッチング素子の信号電極に印加される電圧を制御する第2の駆動手段(例えば、図4の信号線駆動回路12)と、前記第1の駆動手段および前記第2の駆動手段を制御する制御手段(例えば、図4のコントローラ62)とを備え、前記制御手段は、前記画像表示手段への画像の表示を開始する前の所定期間(例えば、図9の立ち上げ期間またはVブランキング期間)において、前記画像表示手段に含まれる前記スイッチング素子をOFFさせ、前記基準電圧供給手段に含まれる前記スイッチング素子をONさせるとともに、前記基準電圧供給手段に含まれる前記スイッチング素子の信号電極に、両極性の信号電圧の中央値を印加させるように、前記第1の駆動手段および前記第2の駆動手段を制御する。   A display device according to one aspect of the present invention is a display device that displays an image by changing the transmittance of liquid crystal, and includes at least the liquid crystal and a switching element, and displays each pixel corresponding to the displayed image. Image display means (for example, the liquid crystal cell 31, TFT 32, and capacitor 33 in the opening 91) and adjustment means for adjusting the counter electrode voltage potential of the liquid crystal included in the image display means (for example, the common voltage in FIG. 4) An adjustment circuit 63) and a pixel electrode potential of the liquid crystal included in the adjustment circuit 63) which is identical to a portion corresponding to each pixel of the image display means, and supplies the liquid crystal pixel electrode potential to the adjustment means as a reference voltage value (for example, VCOM_OUT) Reference voltage supply means (for example, the liquid crystal cell 31, TFT 32 and capacitor 33 in the dummy pixel region), the image display means and the base First driving means for controlling on / off of the switching element included in the voltage supply means (for example, the gate line driving circuit 13 in FIG. 4), and the switching element included in the image display means and the reference voltage supply means Second driving means (for example, the signal line driving circuit 12 in FIG. 4) for controlling the voltage applied to the signal electrodes, and control means for controlling the first driving means and the second driving means (for example, 4 and the controller 62), the control means in a predetermined period (for example, the start-up period or V blanking period in FIG. 9) before starting the display of the image on the image display means, The switching element included in the image display means is turned OFF, the switching element included in the reference voltage supply means is turned ON, and included in the reference voltage supply means The first drive means and the second drive means are controlled so that a median value of bipolar signal voltages is applied to the signal electrode of the switching element.

前記基準電圧供給手段は、前記画像表示手段の複数画素に対応する構成を有し、それぞれの画素電極が接続されている(例えば、図6、図、7、または、図8に示される構成)ものとすることができる。   The reference voltage supply means has a configuration corresponding to a plurality of pixels of the image display means, and each pixel electrode is connected (for example, the configuration shown in FIG. 6, FIG. 7, or FIG. 8). Can be.

前記基準電圧供給手段は、前記画像表示手段の1行分の複数画素に対応する構成を有し、それぞれの画素電極が接続されている(例えば、図8に示される構成)ものとすることができる。   The reference voltage supply means has a configuration corresponding to a plurality of pixels for one row of the image display means, and each pixel electrode is connected (for example, the configuration shown in FIG. 8). it can.

前記調整手段は、前記基準電圧供給手段から供給された前記液晶の画素電極電位を、アナログバッファ(例えば、アナログバッファ71)を介して、前記画像表示手段に含まれる前記液晶の対向電極電圧電位として供給することができる。   The adjustment means uses the pixel electrode potential of the liquid crystal supplied from the reference voltage supply means as a counter electrode voltage potential of the liquid crystal included in the image display means via an analog buffer (for example, the analog buffer 71). Can be supplied.

前記調整手段は、前記基準電圧供給手段から供給された前記液晶の画素電極電位を、アナログバッファを介した後、更に、パスコンデンサ(例えば、パスコンデンサ72)を介して、前記画像表示手段に含まれる前記液晶の対向電極電圧電位として供給することができる。   The adjustment means includes the pixel electrode potential of the liquid crystal supplied from the reference voltage supply means via the analog buffer, and further to the image display means via a pass capacitor (for example, a pass capacitor 72). The counter electrode voltage potential of the liquid crystal can be supplied.

本発明の一側面の表示方法は、液晶の対向電極電圧電位を調整する調整部(例えば、図4のコモン電圧調整回路63)を有し、前記液晶の透過率を変更することによって画像を表示する表示装置の表示方法であって、少なくとも前記液晶およびスイッチング素子を含む画像表示部(例えば、開口部91の液晶セル31、TFT32、および、キャパシタ33)への画像の表示を開始する前の所定期間(例えば、図9の立ち上げ期間またはVブランキング期間)において、前記画像表示部に含まれる前記スイッチング素子をOFFさせ(例えば、図10のステップS2またはステップS5の処理)、前記所定期間において、前記画像表示部の各画素に対応する部分と同一の構成を含み、前記調整部に基準電圧値(例えば、VCOM_OUT)として供給する基準電圧供給部(例えば、ダミー画素領域の液晶セル31、TFT32、および、キャパシタ33)に含まれる前記スイッチング素子をONさせ(例えば、図10のステップS2またはステップS5の処理)、前記所定期間において、前記基準電圧供給部に含まれる前記スイッチング素子の信号電極に、両極性の信号電圧の中央値を印加し(例えば、図10のステップS3またはステップS6の処理)、前記所定期間において、前記基準電圧供給部が有する前記液晶に印加された前記画素電極電位が、前記調整部に供給され、前記調整部において、供給された前記画素電極電位に基づく前記液晶の対向電極電位が出力されて、前記画像表示部に供給され、前記画像表示部に含まれる前記液晶を駆動して、前記画像を表示する(例えば、図10のステップS4またはステップS7の処理)ステップを含む。   The display method according to one aspect of the present invention includes an adjustment unit (for example, the common voltage adjustment circuit 63 in FIG. 4) that adjusts the counter electrode voltage potential of the liquid crystal, and displays an image by changing the transmittance of the liquid crystal. The display method of the display device is a predetermined method before starting display of an image on an image display unit (for example, the liquid crystal cell 31, the TFT 32, and the capacitor 33 in the opening 91) including at least the liquid crystal and the switching element. In the period (for example, the startup period or the V blanking period in FIG. 9), the switching element included in the image display unit is turned off (for example, the process in step S2 or step S5 in FIG. 10). A reference that includes the same configuration as the portion corresponding to each pixel of the image display unit, and supplies the reference voltage value (for example, VCOM_OUT) to the adjustment unit The switching element included in the pressure supply unit (for example, the liquid crystal cell 31, the TFT 32, and the capacitor 33 in the dummy pixel region) is turned on (for example, the process of step S2 or step S5 in FIG. 10), and in the predetermined period, A median value of bipolar signal voltages is applied to the signal electrode of the switching element included in the reference voltage supply unit (for example, step S3 or step S6 in FIG. 10), and the reference voltage is applied during the predetermined period. The pixel electrode potential applied to the liquid crystal included in the supply unit is supplied to the adjustment unit, and the adjustment unit outputs a counter electrode potential of the liquid crystal based on the supplied pixel electrode potential, and the image The liquid crystal supplied to the display unit and driven in the image display unit is driven to display the image (for example, the step of FIG. 10). Step S4 or step S7).

以下、図を参照して、本発明の実施の形態について説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図4に液晶表示装置51の構成を示す。   FIG. 4 shows the configuration of the liquid crystal display device 51.

なお、従来の場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。   In addition, the same code | symbol is attached | subjected to the part corresponding to the conventional case, The description is abbreviate | omitted suitably.

すなわち、図4の液晶表示装置51は、液晶パネル11に代わって、液晶パネル61が備えられ、コントローラ14に代わって、コントローラ62が備えられ、新たに、コモン電圧調整回路63が備えられている以外は、基本的に、従来の液晶表示装置1と同様の構成を有するものである。液晶表示装置51においても、液晶表示装置1と同様に、正極性書き込みと負極性書き込みを行うようになされている。   That is, the liquid crystal display device 51 of FIG. 4 includes a liquid crystal panel 61 instead of the liquid crystal panel 11, a controller 62 instead of the controller 14, and a new common voltage adjustment circuit 63. Except for the above, it basically has the same configuration as that of the conventional liquid crystal display device 1. Similarly to the liquid crystal display device 1, the liquid crystal display device 51 performs positive polarity writing and negative polarity writing.

液晶パネル61には、表示に用いられる、すなわち、開口され、可視状態となっている有効画素領域とは別に、表示に用いられていない、すなわち、開口されていないダミー画素領域が設けられている。   The liquid crystal panel 61 is provided with a dummy pixel region that is not used for display, that is, not opened, apart from an effective pixel region that is used for display, that is, opened and is in a visible state. .

コントローラ62は、液晶パネル61に所定の画像を表示させるために、信号線駆動回路12およびゲート線駆動回路13による液晶セル31への電圧の印可のタイミングと印可される電圧値を制御するとともに、液晶パネル61に最初の1フレーム(または、1フィールド、以下、同様)が表示される前の立ち上げ区間、および、フレームとフレームの間の垂直ブランキング区間(V_blank)において、コモン電圧調整回路63によりコモン電圧が正しく調整されるように、信号線駆動回路12およびゲート線駆動回路13による液晶セル31への電圧の印可のタイミングと印可される電圧値を制御する。立ち上げ区間、および、垂直ブランキング区間における処理の詳細については、図9を参照して後述する。   The controller 62 controls the timing of applying a voltage to the liquid crystal cell 31 by the signal line driving circuit 12 and the gate line driving circuit 13 and the voltage value to be applied in order to display a predetermined image on the liquid crystal panel 61. In the start-up section before the first frame (or one field, hereinafter the same) is displayed on the liquid crystal panel 61 and the vertical blanking section (V_blank) between frames, the common voltage adjustment circuit 63 Thus, the timing of applying the voltage to the liquid crystal cell 31 by the signal line driving circuit 12 and the gate line driving circuit 13 and the voltage value to be applied are controlled so that the common voltage is adjusted correctly. Details of processing in the start-up section and the vertical blanking section will be described later with reference to FIG.

コモン電圧調整回路63は、アナログバッファ71とパスコンデンサ72により構成され、ダミー画素領域の画素電極電圧がアナログバッファ71にVCOM_INとして供給され、アナログバッファ71とパスコンデンサ72を介した出力電圧が、液晶パネル61のコモン電極電位VCOM_OUTとなるように、液晶パネル61と接続されている。   The common voltage adjustment circuit 63 includes an analog buffer 71 and a pass capacitor 72. The pixel electrode voltage in the dummy pixel region is supplied to the analog buffer 71 as VCOM_IN, and an output voltage via the analog buffer 71 and the pass capacitor 72 is a liquid crystal. The panel 61 is connected to the liquid crystal panel 61 so as to have the common electrode potential VCOM_OUT.

そして、コントローラ62により、各フレームの画像の描画に先立って、ダミー画素のゲートのみON(アクティブ状態)となるように、ゲート線駆動回路13が制御されるとともに、ダミー画素領域の信号線電圧電位として、Vsig_centerの電位が書き込まれるように信号線駆動回路12が制御される。そして、そのときダミー画素において得られる画素電極電位がアナログバッファ71にVCOM_INとして供給される。   Then, the controller 62 controls the gate line driving circuit 13 so that only the gates of the dummy pixels are turned on (active state) before drawing the image of each frame, and the signal line voltage potential in the dummy pixel region. The signal line driver circuit 12 is controlled so that the potential of Vsig_center is written. At that time, the pixel electrode potential obtained in the dummy pixel is supplied to the analog buffer 71 as VCOM_IN.

開口されていないダミー画素領域について、図5を用いて説明する。   The dummy pixel region that is not opened will be described with reference to FIG.

TFT32の特性により、フィードスルー、すなわち、TFT32のゲート電圧立下げ時に起こる信号線電圧の変動の影響で、液晶の実効印加電圧Vsig_center、すなわち、正極性書き込みと負極性書き込み時の印加電圧の中央値がずれてしまう。このため、最適となるコモン電圧値(コモン電極電位)を調整する必要がある。   Due to the characteristics of the TFT 32, the effective applied voltage Vsig_center of the liquid crystal, that is, the median value of the applied voltage at the time of positive polarity writing and the negative polarity writing, due to the influence of the feedthrough, that is, the fluctuation of the signal line voltage that occurs when the gate voltage of the TFT 32 falls. Will shift. For this reason, it is necessary to adjust the optimal common voltage value (common electrode potential).

図5においては、A行目(B+1)列目の1画素、すなわち、液晶セル31−A−(B+1)、TFT32−A−(B+1)、および、キャパシタ33−A−(B+1)で構成される部分をダミー画素領域とする。   In FIG. 5, it is composed of one pixel in the A row (B + 1) column, that is, a liquid crystal cell 31-A- (B + 1), a TFT 32-A- (B + 1), and a capacitor 33-A- (B + 1). This portion is a dummy pixel region.

ダミー画素領域の液晶セル31の画素電極(TFT32−A−(B+1)に接続されている側の電極)の電位が、コモン電圧調整回路63のアナログバッファ71の入力電圧VOCM_OUTとなっている。そして、アナログバッファ71とパスコンデンサ72を介した出力電圧が、液晶パネル61のコモン電極電位VCOM_INとして供給される。   The potential of the pixel electrode of the liquid crystal cell 31 in the dummy pixel region (the electrode connected to the TFT 32-A- (B + 1)) is the input voltage VOCM_OUT of the analog buffer 71 of the common voltage adjustment circuit 63. Then, the output voltage via the analog buffer 71 and the pass capacitor 72 is supplied as the common electrode potential VCOM_IN of the liquid crystal panel 61.

図5においては、キャパシタ33と液晶セル31のコモン電極とは共通ではないものとしているが、キャパシタ33と液晶セル31のコモン電極とは共通であってもよい。   Although the capacitor 33 and the common electrode of the liquid crystal cell 31 are not common in FIG. 5, the capacitor 33 and the common electrode of the liquid crystal cell 31 may be common.

ここで、アナログバッファ71を介しているのは、ダミー画素領域の液晶セル31の画素電極を直接コモン電極に接続すると、寄生容量が大きくなり、フィードスルー電位が、例えば、図5におけるA行B列目などの有効画素部分と大きく異なってしまうためである。また、アナログバッファ71の後段にパスコンデンサ72を接続しているのは、コモン電極電位をより安定化するためである。   Here, the analog buffer 71 is interposed when the pixel electrode of the liquid crystal cell 31 in the dummy pixel region is directly connected to the common electrode, the parasitic capacitance is increased, and the feedthrough potential is, for example, A row B in FIG. This is because it is greatly different from the effective pixel portion such as the column. The reason why the pass capacitor 72 is connected after the analog buffer 71 is to stabilize the common electrode potential.

また、ダミー画素領域は、1画素以上の複数画素分としても良い。   Further, the dummy pixel region may be a plurality of pixels of one pixel or more.

具体的には、例えば、図6に示されるように、ダミー画素領域の液晶セル31−A−Bの画素電極と液晶セル31−A−(B+1)の画素電極を接続し、コモン電圧調整回路63のアナログバッファ71の入力電圧VOCM_OUTとしてもよいし、図7に示されるように、ダミー画素領域の液晶セル31−A−(B−1)、液晶セル31−A−Bの画素電極、および、液晶セル31−A−(B+1)の画素電極を接続し、コモン電圧調整回路63のアナログバッファ71の入力電圧VOCM_OUTとしてもよい。   Specifically, for example, as shown in FIG. 6, the pixel electrode of the liquid crystal cell 31-A-B in the dummy pixel region and the pixel electrode of the liquid crystal cell 31-A- (B + 1) are connected, and a common voltage adjustment circuit 63 as the input voltage VOCM_OUT of the analog buffer 71, and as shown in FIG. 7, the liquid crystal cell 31-A- (B-1) in the dummy pixel region, the pixel electrode of the liquid crystal cell 31-A-B, and Alternatively, the pixel electrodes of the liquid crystal cell 31-A- (B + 1) may be connected and used as the input voltage VOCM_OUT of the analog buffer 71 of the common voltage adjustment circuit 63.

なお、図6および図7においては、同一の列の複数のダミー画素の画素電極を接続してコモン電圧調整回路63のアナログバッファ71の入力電圧VOCM_OUTとするものとして説明したが、同一の行の複数のダミー画素の画素電極を接続してコモン電圧調整回路63のアナログバッファ71の入力電圧VOCM_OUTとするものとしても良いし、複数列の複数行のダミー画素の画素電極を接続してコモン電圧調整回路63のアナログバッファ71の入力電圧VOCM_OUTとするものとしても良い。   6 and 7, the pixel electrodes of a plurality of dummy pixels in the same column are connected to be used as the input voltage VOCM_OUT of the analog buffer 71 of the common voltage adjustment circuit 63. However, in FIG. The pixel electrodes of a plurality of dummy pixels may be connected to obtain the input voltage VOCM_OUT of the analog buffer 71 of the common voltage adjustment circuit 63, or the common voltage adjustment may be performed by connecting the pixel electrodes of a plurality of rows of dummy pixels in a plurality of columns. The input voltage VOCM_OUT of the analog buffer 71 of the circuit 63 may be used.

このように、複数のダミー画素の画素電極を接続してコモン電圧調整回路63のアナログバッファ71の入力電圧VOCM_OUTとする構成にすることにより、より大きな保持容量を使用することができ、寄生容量の影響が少なくなるので好適である。   In this way, by connecting the pixel electrodes of a plurality of dummy pixels to the input voltage VOCM_OUT of the analog buffer 71 of the common voltage adjustment circuit 63, a larger storage capacitor can be used, and the parasitic capacitance can be reduced. This is preferable because the influence is reduced.

また、複数のダミー画素の画素電極を接続してコモン電圧調整回路63のアナログバッファ71の入力電圧VOCM_OUTとすると好適であり、ダミー画素領域は開口されないことから、例えば、図8に示されるように、1行の画素全体をダミー画素領域として、開口部91を構成するようにすると、液晶パネル61の大きさを最も有効に利用して、ダミー画素の数を確保するとともに、液晶パネル61のうちの有効画素領域を矩形とすることができるので、好適である。   Further, it is preferable to connect the pixel electrodes of a plurality of dummy pixels to obtain the input voltage VOCM_OUT of the analog buffer 71 of the common voltage adjusting circuit 63. Since the dummy pixel region is not opened, for example, as shown in FIG. When the opening 91 is configured by using the entire pixel of one row as a dummy pixel region, the size of the liquid crystal panel 61 is most effectively used to secure the number of dummy pixels and The effective pixel area can be rectangular, which is preferable.

図8においては、それぞれのキャパシタ33と液晶セル31のコモン電極とは共通であるものとしているが、キャパシタ33には、例えば、液晶セル31のコモン電極とは共通とはせず、独立に、コモン電圧の中央値の電圧電位を接続してもよい。   In FIG. 8, each capacitor 33 and the common electrode of the liquid crystal cell 31 are assumed to be common. However, the capacitor 33 is not common to the common electrode of the liquid crystal cell 31, for example. You may connect the voltage potential of the median value of a common voltage.

なお、図8においては、1行の画素全体をダミー画素領域としているが、2行、または、それ以上の複数行をダミー画素領域としても良いことはいうまでもない。何行分の画素をダミー画素領域とするかは、ダミー画素領域の保持容量の大きさと、液晶パネル61において求められる開口部分率との兼ね合いにより、実験的または経験的に決定されるものとすればよい。   In FIG. 8, the entire pixels in one row are used as dummy pixel regions, but it goes without saying that two or more rows may be used as dummy pixel regions. The number of pixels in the dummy pixel region is determined experimentally or empirically depending on the balance between the storage capacity of the dummy pixel region and the aperture ratio required in the liquid crystal panel 61. That's fine.

また、このような構成でも、ダミー画素からの出力配線の配線抵抗の影響で、最適VCOMとVCOM_OUT出力が異なる場合がある。特に、ダミー画素が少ない場合、保持容量が少ないために寄生容量の影響が大きくなってしまい、最適VCOMとVCOM_OUT出力が異なる可能性が高くなってしまう。そのような場合、アナログバッファ71において、VCOM_OUT出力に対して一定電圧を加算、または減算することが可能な回路構成としてもよい。このとき、出力配線の設計が同一であれば、出力配線の容量は液晶パネル11毎に大きく異なることは無いので、加算ならびに減算する電圧は一定値でよく、液晶パネル11毎に調整する必要はない。   Even in such a configuration, the optimum VCOM and VCOM_OUT output may differ due to the influence of the wiring resistance of the output wiring from the dummy pixel. In particular, when the number of dummy pixels is small, since the storage capacitance is small, the influence of the parasitic capacitance becomes large, and the possibility that the optimum VCOM and VCOM_OUT outputs are different increases. In such a case, the analog buffer 71 may have a circuit configuration capable of adding or subtracting a constant voltage to the VCOM_OUT output. At this time, if the design of the output wiring is the same, the capacity of the output wiring is not greatly different for each liquid crystal panel 11, so the voltage to be added and subtracted may be a constant value, and it is necessary to adjust for each liquid crystal panel 11. Absent.

図9を参照して、コントローラ62の制御による、信号線駆動回路12およびゲート線駆動回路13による液晶セル31への印加電圧電位とそのタイミングについて説明する。   With reference to FIG. 9, the voltage potential applied to the liquid crystal cell 31 by the signal line driving circuit 12 and the gate line driving circuit 13 and the timing thereof under the control of the controller 62 will be described.

電源投入時にダミー画素群の電位が不確定であった場合、アナログバッファの出力が不安定になり、液晶の焼きつきの原因になってしまう。したがって、コントローラ62は、電源投入後の立ち上げ区間に、ダミー画素領域のゲートのみON(TFT32がアクティブ状態)となるように、ゲート線駆動回路13を制御するとともに、ダミー画素領域の信号線電圧電位として、Vsig_centerの電位を書き込むように信号線駆動回路12を制御する。そして、このときのアナログバッファ71の出力電圧VCOM_INが、立ち上げ区間終了後に全ての液晶セル31のコモン電極へ供給される対向コモン電圧電位となる。   If the potential of the dummy pixel group is indeterminate when the power is turned on, the output of the analog buffer becomes unstable, causing liquid crystal burn-in. Therefore, the controller 62 controls the gate line driving circuit 13 so that only the gate of the dummy pixel region is turned ON (TFT 32 is in an active state) during the start-up period after the power is turned on, and the signal line voltage of the dummy pixel region. The signal line driver circuit 12 is controlled so as to write the potential of Vsig_center as the potential. Then, the output voltage VCOM_IN of the analog buffer 71 at this time becomes the counter common voltage potential supplied to the common electrodes of all the liquid crystal cells 31 after the start-up period ends.

そして、その後、通常動作時に移行した際も、コントローラ62は、フレーム毎のVブランク期間に、ダミー画素のゲートのみON(TFT32がアクティブ状態)となるように、ゲート線駆動回路13を制御するとともに、この立ち上げ区間においては、ダミー画素領域の信号線電圧電位として、Vsig_centerの電位を書き込むように信号線駆動回路12を制御する。これにより、1フレームの画像を書き込むごとに、VCOM電位がリフレッシュされる。   After that, the controller 62 controls the gate line driving circuit 13 so that only the gates of the dummy pixels are ON (TFT 32 is in an active state) during the V blank period for each frame even when the normal operation is started. In this startup period, the signal line drive circuit 12 is controlled so that the potential of Vsig_center is written as the signal line voltage potential of the dummy pixel region. Thus, the VCOM potential is refreshed every time one frame of image is written.

このような構成とする事で、フィードスルーの影響で、液晶の実効印加電圧Vsig_centerがずれるために発生する最適VCOM値をパネル毎に設定する必要がなくなる。   With such a configuration, it is not necessary to set the optimum VCOM value generated for each panel because the effective applied voltage Vsig_center of the liquid crystal shifts due to the influence of feedthrough.

次に、図10のフローチャートを参照して、液晶表示装置51の動作について説明する。   Next, the operation of the liquid crystal display device 51 will be described with reference to the flowchart of FIG.

ステップS1において、コントローラ62は、電源投入されたか否かを判断する。ステップS1において、電源投入されていないと判断された場合、電源投入されたと判断されるまで、ステップS1の処理が繰り返される。   In step S1, the controller 62 determines whether the power is turned on. If it is determined in step S1 that the power is not turned on, the process of step S1 is repeated until it is determined that the power is turned on.

ステップS1において、電源投入されたと判断された場合、ステップS2において、コントローラ62は、TFT32のゲート電極の電位を、ダミー画素のみONにし、他をOFFにするように、ゲート線駆動回路13を制御する。   If it is determined in step S1 that the power is turned on, in step S2, the controller 62 controls the gate line driving circuit 13 so that the potential of the gate electrode of the TFT 32 is turned on only for the dummy pixels and the others are turned off. To do.

ステップS3において、コントローラ62は、一定の時間(図9を用いて説明した立ち上げ期間)、信号電極電位を全て中央値にするように、信号線駆動回路12を制御する。   In step S3, the controller 62 controls the signal line driving circuit 12 so that the signal electrode potentials are all set to the median value for a certain period of time (the rising period described with reference to FIG. 9).

ステップS2およびステップS3の処理により、ダミー画素のゲートのみON(アクティブ状態)となるように、ゲート線駆動回路13が制御されるとともに、ダミー画素領域の信号線電圧電位として、Vsig_centerの電位が書き込まれるように信号線駆動回路12が制御されるので、そのときダミー画素において得られる画素電極電位がアナログバッファ71にVCOM_OUTとして供給される。そして、アナログバッファ71とパスコンデンサ72を介した出力電圧が、液晶パネル61のコモン電極電位VCOM_INとして、各画素に供給される。   The gate line driving circuit 13 is controlled so that only the gates of the dummy pixels are turned on (active state) by the processing of step S2 and step S3, and the potential of Vsig_center is written as the signal line voltage potential of the dummy pixel region. Thus, since the signal line driver circuit 12 is controlled, the pixel electrode potential obtained in the dummy pixel at that time is supplied to the analog buffer 71 as VCOM_OUT. Then, the output voltage via the analog buffer 71 and the pass capacitor 72 is supplied to each pixel as the common electrode potential VCOM_IN of the liquid crystal panel 61.

ステップS4において、コントローラ62は、1フレーム分の画像データの描画を行うように、信号線駆動回路12およびゲート線駆動回路13を制御する。   In step S4, the controller 62 controls the signal line driving circuit 12 and the gate line driving circuit 13 so as to draw image data for one frame.

1フレームの画像データの描画が終了した後、ステップS5において、コントローラ62は、ゲート電極の電位を、ダミー画素のみONにし、他をOFFにするように、ゲート線駆動回路13を制御する。   After the drawing of one frame of image data is completed, in step S5, the controller 62 controls the gate line driving circuit 13 so that only the dummy pixels are turned on and the others are turned off.

ステップS6において、コントローラ62は、一定の時間(図9を用いて説明したVブランキング期間)、信号電極電位を全て中央値にするように、信号線駆動回路12を制御する。   In step S6, the controller 62 controls the signal line driving circuit 12 so that the signal electrode potentials are all set to the median value for a certain time (the V blanking period described with reference to FIG. 9).

ステップS5およびステップS6の処理により、上述した立ち上げ区間における場合と同様にして、ダミー画素のゲートのみON(アクティブ状態)となるように、ゲート線駆動回路13が制御されるとともに、ダミー画素領域の信号線電圧電位として、Vsig_centerの電位が書き込まれるように信号線駆動回路12が制御されるので、そのときダミー画素において得られる画素電極電位がアナログバッファ71にVCOM_OUTとして供給される。   The gate line driving circuit 13 is controlled by the processing of step S5 and step S6 so that only the gate of the dummy pixel is turned on (active state), as in the above-described start-up section, and the dummy pixel region Since the signal line drive circuit 12 is controlled so that the signal line voltage potential of Vsig_center is written as the signal line voltage potential, the pixel electrode potential obtained in the dummy pixel at that time is supplied to the analog buffer 71 as VCOM_OUT.

そして、アナログバッファ71とパスコンデンサ72を介した出力電圧が、液晶パネル61のコモン電極電位VCOM_INとして、各画素に供給されるので、次のフレームの描画期間においても、最適なコモン電極電位の基に、画像の描画が実行される。   Since the output voltage via the analog buffer 71 and the pass capacitor 72 is supplied to each pixel as the common electrode potential VCOM_IN of the liquid crystal panel 61, the optimum common electrode potential base is also used in the drawing period of the next frame. Then, image drawing is executed.

ステップS7において、コントローラ62は、1フレーム分の画像データの描画を行うように、信号線駆動回路12およびゲート線駆動回路13を制御する。   In step S7, the controller 62 controls the signal line driving circuit 12 and the gate line driving circuit 13 so as to draw image data for one frame.

1フレームの画像データの描画が終了した後、ステップS8において、コントローラ62は、次のフレームのデータがあるか否かを判断する。   After the drawing of one frame of image data is completed, in step S8, the controller 62 determines whether there is data for the next frame.

ステップS8において、次のフレームのデータがあると判断された場合、処理は、ステップS5に戻り、それ以降の処理が繰り返される。ステップS8において、次のフレームのデータがないと判断された場合、処理が終了される。   If it is determined in step S8 that there is data for the next frame, the process returns to step S5, and the subsequent processes are repeated. If it is determined in step S8 that there is no data for the next frame, the process is terminated.

このような処理を実行させることにより、開口部91の液晶セルに所定の電荷を印加して画像を描画する前の所定時間(図9を用いて説明した立ち上げ期間および垂直ブランキング期間)において、信号線電圧電位として、Vsig_centerの電位が書き込まれたダミー画素領域の画素電極電圧がコモン電圧調整回路63のアナログバッファ71にVCOM_OUTとして供給され、アナログバッファ71とパスコンデンサ72を介した出力電圧が、液晶パネル61のコモン電極電位VCOM_INとして供給される。   By performing such a process, in a predetermined time (a start-up period and a vertical blanking period described with reference to FIG. 9) before applying a predetermined charge to the liquid crystal cell in the opening 91 and drawing an image. As a signal line voltage potential, the pixel electrode voltage in the dummy pixel region in which the potential of Vsig_center is written is supplied to the analog buffer 71 of the common voltage adjustment circuit 63 as VCOM_OUT, and the output voltage via the analog buffer 71 and the pass capacitor 72 is , And supplied as the common electrode potential VCOM_IN of the liquid crystal panel 61.

したがって、液晶表示装置51においては、フィードスルーの影響で、液晶の実効印加電圧Vsig_centerがずれるために発生する最適VCOMの値をパネル毎に設定する必要がなくなる。そのため、従来の液晶表示装置の製造工程から、VCOMの値の調整工程を省くことができ、コストダウンにつながる。   Therefore, in the liquid crystal display device 51, it is not necessary to set the optimal VCOM value generated for each panel because the effective applied voltage Vsig_center of the liquid crystal shifts due to the influence of feedthrough. Therefore, the VCOM value adjustment process can be omitted from the manufacturing process of the conventional liquid crystal display device, which leads to cost reduction.

以上の説明では、画素TFTとしてNMOSトランジスタを想定し、トランジスタのOFF時に、フィードスルーの影響で、ホールドされる画素電位が低下することを前提にしていたが、画素TFTはNMOSではなく、PMOSでもよい。このとき、フィードスルーの影響でホールドされる画素電位は上昇するが、この場合でも、コモン電圧調整回路63を用いることにより、同様に、各フレームの画像の描画前に、コモン電極電位が自動的に調整される。   In the above description, an NMOS transistor is assumed as the pixel TFT, and it is assumed that the held pixel potential is lowered due to the influence of feedthrough when the transistor is OFF. However, the pixel TFT is not an NMOS but a PMOS. Good. At this time, the pixel potential held by the influence of the feedthrough rises. However, even in this case, the common electrode potential is automatically set before drawing the image of each frame by using the common voltage adjustment circuit 63. Adjusted to

また、液晶表示装置にNMOSとPMOSを併用したCMOSスイッチが用いられる場合においても、フィードスルーの影響は低減されるものの、全くなくなるわけではないので、同様に、本発明を適用することにより、VCOMの値の調整工程を省きつつ、品質を向上することができる。   Also, when a CMOS switch using both NMOS and PMOS is used in a liquid crystal display device, the influence of feedthrough is reduced, but it is not completely eliminated. Similarly, by applying the present invention, VCOM The quality can be improved while omitting the process of adjusting the value of.

また、本明細書において、処理を実行するそれぞれのステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。   In addition, in this specification, each step for executing processing is executed in parallel or individually even if processing is not necessarily performed in time series, as well as processing performed in time series in the order described. It also includes the processing.

なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。   The embodiment of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention.

従来の液晶表示装置の構成を示すブロック図である。It is a block diagram which shows the structure of the conventional liquid crystal display device. 液晶パネル内の各画素の構成を示す図である。It is a figure which shows the structure of each pixel in a liquid crystal panel. フィードスルー電位の発生について説明する図である。It is a figure explaining generation | occurrence | production of a feedthrough electric potential. 本発明の液晶表示装置の構成を示すブロック図である。It is a block diagram which shows the structure of the liquid crystal display device of this invention. コモン電圧調整回路とダミー画素の各素子との接続について示す図である。It is a figure shown about the connection of a common voltage adjustment circuit and each element of a dummy pixel. コモン電圧調整回路とダミー画素の各素子との接続について示す図である。It is a figure shown about the connection of a common voltage adjustment circuit and each element of a dummy pixel. コモン電圧調整回路とダミー画素の各素子との接続について示す図である。It is a figure shown about the connection of a common voltage adjustment circuit and each element of a dummy pixel. ダミー画素と開口部との配置の例を示す図である。It is a figure which shows the example of arrangement | positioning of a dummy pixel and an opening part. ゲート線および尊号線により印加される電位を示すタイミングチャートである。It is a timing chart which shows the electric potential applied by a gate line and an honor line. 本発明の液晶表示装置が実行する処理について説明するためのフローチャートである。It is a flowchart for demonstrating the process which the liquid crystal display device of this invention performs.

符号の説明Explanation of symbols

12 信号線駆動回路, 13 ゲート線駆動回路, 31 液晶セル, 32 TFT, 33 キャパシタ, 51 液晶表示装置, 61 液晶パネル, 62 コントローラ, 63 コモン電圧調整回路, 71 アナログバッファ, 72 パスコンデンサ, 91 開口部   12 signal line drive circuit, 13 gate line drive circuit, 31 liquid crystal cell, 32 TFT, 33 capacitor, 51 liquid crystal display device, 61 liquid crystal panel, 62 controller, 63 common voltage adjustment circuit, 71 analog buffer, 72 pass capacitor, 91 opening Part

Claims (7)

液晶の透過率を変更することによって画像を表示する表示装置において、
少なくとも前記液晶およびスイッチング素子を含み、表示される画像に対応する各画素を表示させる画像表示手段と、
前記画像表示手段に含まれる前記液晶の対向電極電圧電位を調整する調整手段と、
前記画像表示手段の各画素に対応する部分と同一の構成を含み、自分自身が有する前記液晶の画素電極電位を、前記調整手段に基準電圧値として供給する基準電圧供給手段と、
前記画像表示手段および前記基準電圧供給手段に含まれる前記スイッチング素子の入切を制御する第1の駆動手段と、
前記画像表示手段および前記基準電圧供給手段に含まれる前記スイッチング素子の信号電極に印加される電圧を制御する第2の駆動手段と、
前記第1の駆動手段および前記第2の駆動手段を制御する制御手段と
を備え、
前記制御手段は、前記画像表示手段への画像の表示を開始する前の所定期間において、前記画像表示手段に含まれる前記スイッチング素子をOFFさせ、前記基準電圧供給手段に含まれる前記スイッチング素子をONさせるとともに、前記基準電圧供給手段に含まれる前記スイッチング素子の信号電極に、両極性の信号電圧の中央値を印加させるように、前記第1の駆動手段および前記第2の駆動手段を制御する
表示装置。
In a display device that displays an image by changing the transmittance of liquid crystal,
Image display means including at least the liquid crystal and the switching element, and displaying each pixel corresponding to a displayed image;
Adjusting means for adjusting the counter electrode voltage potential of the liquid crystal included in the image display means;
Reference voltage supply means that includes the same configuration as the portion corresponding to each pixel of the image display means, and supplies the liquid crystal pixel electrode potential as a reference voltage value to the adjustment means;
First driving means for controlling on / off of the switching elements included in the image display means and the reference voltage supply means;
Second driving means for controlling a voltage applied to a signal electrode of the switching element included in the image display means and the reference voltage supply means;
Control means for controlling the first drive means and the second drive means,
The control means turns off the switching element included in the image display means and turns on the switching element included in the reference voltage supply means in a predetermined period before starting display of an image on the image display means. And controlling the first driving means and the second driving means so that a median value of the bipolar signal voltages is applied to the signal electrodes of the switching elements included in the reference voltage supply means. apparatus.
前記調整手段は、前記基準電圧供給手段から前記液晶の画素電極電位が供給されるときの配線抵抗に基づく所定の電圧を、前記基準電圧供給手段から供給された前記液晶の画素電極電位に加算して、前記画像表示手段に含まれる前記液晶の対向電極電圧電位として供給する
請求項1に記載の表示装置。
The adjusting means adds a predetermined voltage based on a wiring resistance when the pixel electrode potential of the liquid crystal is supplied from the reference voltage supply means to the pixel electrode potential of the liquid crystal supplied from the reference voltage supply means. The display device according to claim 1, wherein the voltage is supplied as a counter electrode voltage potential of the liquid crystal included in the image display unit.
前記基準電圧供給手段は、前記画像表示手段の複数画素に対応する構成を有し、それぞれの画素電極が接続されている
請求項1に記載の表示装置。
The display device according to claim 1, wherein the reference voltage supply unit has a configuration corresponding to a plurality of pixels of the image display unit, and each pixel electrode is connected.
前記基準電圧供給手段は、前記画像表示手段の1行分の複数画素に対応する構成を有し、それぞれの画素電極が接続されている
請求項1に記載の表示装置。
The display device according to claim 1, wherein the reference voltage supply unit has a configuration corresponding to a plurality of pixels for one row of the image display unit, and each pixel electrode is connected.
前記調整手段は、前記基準電圧供給手段から供給された前記液晶の画素電極電位を、アナログバッファを介して、前記画像表示手段に含まれる前記液晶の対向電極電圧電位として供給する
請求項1に記載の表示装置。
The adjustment unit supplies the pixel electrode potential of the liquid crystal supplied from the reference voltage supply unit as a counter electrode voltage potential of the liquid crystal included in the image display unit via an analog buffer. Display device.
前記調整手段は、前記基準電圧供給手段から供給された前記液晶の画素電極電位を、アナログバッファを介した後、更に、パスコンデンサを介して、前記画像表示手段に含まれる前記液晶の対向電極電圧電位として供給する
請求項5に記載の表示装置。
The adjustment means, after passing the pixel electrode potential of the liquid crystal supplied from the reference voltage supply means through an analog buffer, and further via a pass capacitor, the counter electrode voltage of the liquid crystal included in the image display means The display device according to claim 5, wherein the display device is supplied as a potential.
液晶の対向電極電圧電位を調整する調整部を有し、前記液晶の透過率を変更することによって画像を表示する表示装置の表示方法において、
少なくとも前記液晶およびスイッチング素子を含む画像表示部への画像の表示を開始する前の所定期間において、前記画像表示部に含まれる前記スイッチング素子をOFFさせ、
前記所定期間において、前記画像表示部の各画素に対応する部分と同一の構成を含み、前記調整部に基準電圧値として供給する基準電圧供給部に含まれる前記スイッチング素子をONさせ、
前記所定期間において、前記基準電圧供給部に含まれる前記スイッチング素子の信号電極に、両極性の信号電圧の中央値を印加し、
前記所定期間において、前記基準電圧供給部が有する前記液晶に印加された前記画素電極電位が、前記調整部に供給され、
前記調整部において、供給された前記画素電極電位に基づく前記液晶の対向電極電位が出力されて、前記画像表示部に供給され、
前記画像表示部に含まれる前記液晶を駆動して、前記画像を表示する
ステップを含む画像表示方法。
In a display method of a display device that has an adjustment unit that adjusts the counter electrode voltage potential of the liquid crystal and displays an image by changing the transmittance of the liquid crystal,
In a predetermined period before starting display of an image on the image display unit including at least the liquid crystal and the switching element, the switching element included in the image display unit is turned off,
In the predetermined period, including the same configuration as the portion corresponding to each pixel of the image display unit, turning on the switching element included in a reference voltage supply unit that supplies the adjustment unit as a reference voltage value,
In the predetermined period, a median value of bipolar signal voltages is applied to the signal electrodes of the switching elements included in the reference voltage supply unit,
In the predetermined period, the pixel electrode potential applied to the liquid crystal of the reference voltage supply unit is supplied to the adjustment unit,
In the adjustment unit, the counter electrode potential of the liquid crystal based on the supplied pixel electrode potential is output and supplied to the image display unit,
An image display method including the step of displaying the image by driving the liquid crystal included in the image display unit.
JP2007151181A 2007-06-07 2007-06-07 Display device and display method Withdrawn JP2008304660A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007151181A JP2008304660A (en) 2007-06-07 2007-06-07 Display device and display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007151181A JP2008304660A (en) 2007-06-07 2007-06-07 Display device and display method

Publications (1)

Publication Number Publication Date
JP2008304660A true JP2008304660A (en) 2008-12-18

Family

ID=40233450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007151181A Withdrawn JP2008304660A (en) 2007-06-07 2007-06-07 Display device and display method

Country Status (1)

Country Link
JP (1) JP2008304660A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041103A (en) * 2013-08-23 2015-03-02 ▲し▼創電子股▲ふん▼有限公司 Voltage calibration circuit and liquid crystal display device
CN105487313A (en) * 2016-01-04 2016-04-13 京东方科技集团股份有限公司 Array substrate, display panel and display device and driving method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041103A (en) * 2013-08-23 2015-03-02 ▲し▼創電子股▲ふん▼有限公司 Voltage calibration circuit and liquid crystal display device
US9653035B2 (en) 2013-08-23 2017-05-16 Sitronix Technology Corp. Voltage calibration circuit and related liquid crystal display device
CN105487313A (en) * 2016-01-04 2016-04-13 京东方科技集团股份有限公司 Array substrate, display panel and display device and driving method thereof

Similar Documents

Publication Publication Date Title
US9311872B2 (en) Display device with timing controller
JP4687785B2 (en) Liquid crystal display
US8587580B2 (en) Liquid crystal display
US20080074404A1 (en) Display driving apparatus and display apparatus comprising the same
US8299998B2 (en) Liquid crystal display device with first and second image signals about a middle voltage
JP2007025644A (en) Liquid crystal display panel driving method, liquid crystal display panel using the driving method, and driving module used for driving the liquid crystal display panel
US20150002492A1 (en) Display device and drive method therefor
US20060071928A1 (en) Power source circuit, display driver, electro-optic device and electronic apparatus
US9299305B2 (en) Display device and drive method therefor
US8384704B2 (en) Liquid crystal display device
JP2007183329A (en) Liquid crystal display
US9147372B2 (en) Display device
US20150022509A1 (en) Display device and drive method therefor
JP2009163246A (en) Driving circuit for liquid crystal display
JP2009236937A (en) Liquid crystal display device and driving method thereof
JP2008268395A (en) Image display and its pre-charging method
JP4894151B2 (en) Active matrix display device
US20110063260A1 (en) Driving circuit for liquid crystal display
JP2006078588A (en) Liquid crystal display device and driving method of liquid crystal display device
JP2010054527A (en) Display device and display drive method
JP2008304660A (en) Display device and display method
US8587503B2 (en) Electro-optical device, method of driving electro-optical device, control circuit of electro-optical device, and electronic apparatus
JP2005274859A (en) Display device and drive control method thereof
JP2005250034A (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
JP2008233283A (en) Liquid crystal display device and driving method thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100907