[go: up one dir, main page]

JP2008513596A - フルシーケンス式の金属及びバリア層の電解機械処理 - Google Patents

フルシーケンス式の金属及びバリア層の電解機械処理 Download PDF

Info

Publication number
JP2008513596A
JP2008513596A JP2007531184A JP2007531184A JP2008513596A JP 2008513596 A JP2008513596 A JP 2008513596A JP 2007531184 A JP2007531184 A JP 2007531184A JP 2007531184 A JP2007531184 A JP 2007531184A JP 2008513596 A JP2008513596 A JP 2008513596A
Authority
JP
Japan
Prior art keywords
substrate
detecting
barrier
processing
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007531184A
Other languages
English (en)
Inventor
ダクシン マオ,
レンヘ ジア,
ツィホン ワン,
ユアン ティアン,
フェン, キュー. リウ,
ヴラディミール ギャルバート,
セン, ホウ コウ,
スタン, ディー. ツァイ,
リャン‐ユウ チェン,
ヨンキ フウ,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/940,603 external-priority patent/US20050077188A1/en
Priority claimed from US10/941,060 external-priority patent/US7084064B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2008513596A publication Critical patent/JP2008513596A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23HWORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
    • B23H5/00Combined machining
    • B23H5/06Electrochemical machining combined with mechanical working, e.g. grinding or honing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23HWORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
    • B23H5/00Combined machining
    • B23H5/06Electrochemical machining combined with mechanical working, e.g. grinding or honing
    • B23H5/08Electrolytic grinding
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • H01L21/32125Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Electrolytic Production Of Metals (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

金属材料及びバリア材料を電気化学的に処理する方法及び装置が提供される。一実施形態において、基板を電気化学的に処理する方法は、該基板上のバリア材料の露出層と電極との間の電解液を通る導電性経路を確立するステップと、約2psi未満の力で、該基板を処理パッドアセンブリに押し付けるステップと、該基板と、該基板に接触しているパッドアセンブリとの間に動きを提供するステップと、バリア処理ステーション内で、第1の電気化学処理工程中に、該露出層の一部を電気化学的に除去するステップとを含む。
【選択図】 図8

Description

発明の背景
発明の分野
[0001]本発明の実施形態は、一般的に、電気化学処理の方法に関する。
関連技術の説明
[0002]電解機械研磨(electrochemical mechanical planarizing;ECMP)は、電気化学的溶解によって、基板表面から導電性材料を除去するのと同時に、従来の平坦化プロセスと比較して少ない機械的摩耗で該基板を研磨することに使用する技術である。ECMPシステムは、一般的に、バイアスの極性を逆にすることによる、該基板への導電性材料の堆積に適している。電気化学的溶解は、陰極と基板表面との間にバイアスを印加して、該基板表面から導電性材料を周りの電解液中へ除去することによって実行される。典型的には、該バイアスは、該基板がその上で処理される導電性研磨材料により、該基板表面に印加される。研磨プロセスの機械的成分は、該基板と該導電性研磨材料との間に相対運動を提供することによって実行され、この相対運動は、該基板からの該導電性材料の除去を強化する。
[0003]多くの従来のシステムにおいては、導電性膜のECMPは、バリアの除去のための従来の化学的機械的処理の後に行われる。この処理の二分(例えば、単一のシステム上でのECMPとCMP)は、互いに異なる有用性とプロセス消耗品とを必要とし、その結果、所有者に高コストをもたらす。また、たいていのECMPプロセスは、処理される基板と処理面との間の低接触圧を利用するため、処理中に、該基板を保持するのに利用されるヘッドは、典型的に、高接触圧を有する従来のCMPプロセスに利用された場合に、強い処理性能を提供せず、その結果、トレンチまたは他の特徴部内に配置された導電性材料の深い侵食をもたらす。従来の低圧CMPバリア層処理の除去速度は、一般的に、約100Å/分未満であるため、低圧を使用する従来のバリア材料のCMP処理は、大量生産には適さない。従って、電気化学処理を介して、ルテニウム、タンタル、窒化タンタル、チタン、窒化チタン等のバリア材料を除去できるようになっているシステムが有利になるであろう。
[0004]従って、金属及びバリア材料の電気化学処理用の改良された方法及び装置に対する要求がある。
発明の概要
[0005]本発明の実施形態は、一般的に、電解機械研磨システムにおいて、基板上に配置されたバリア及び金属を処理する方法を提供する。金属及びバリア材料を電気化学的に処理する方法及び装置が提供される。一つの実施形態において、基板を電気化学的に処理する方法は、該基板上のバリア材料の露出層と、電極との間に、電解液を介して導電性経路を確立するステップと、約2psi未満の力で、該基板を処理パッドアセンブリに押し付けるステップと、該基板と、該基板に接触しているパッドアセンブリとの間に動きを提供するステップと、バリア処理ステーション内での第1の電気化学処理工程の間に、該露出層の一部を電気化学的に除去するステップとを含む。
[0006]別の実施形態において、基板を電気化学的に処理する方法は、システムの第1の処理ステーションにおいて、バリア層が下に配置された導電層を除去するステップと、処理パッドに対して低い基板接触圧力を使用して、該システムの第2の処理ステーションにおいて、該バリア層を電気化学的に除去するステップとを含む。該システムは、マルチステップ除去プロセスを使用して、該導電層の残りの除去のための、該第1の処理ステーションと第2の処理ステーションとの間に配置された処理ステーションを含んでもよい。
[0007]別の実施形態において、該方法は、上記基板上のバリア材料の露出層と、電極との間に、電解液を介して導電性経路を確立するステップと、バリア処理ステーション内での第1の電気化学処理工程の間に、該露出層の一部を電気化学的に除去するステップと、バリア材料の該露出層のブレイクスルー時に、または、ブレイクスルー直前に、該第1の電気化学処理工程の終点を検知するステップと、該バリア処理ステーション内での第2の電気化学処理工程において、該バリア材料の該露出層を電気化学的に処理するステップと、該第2の電気化学処理工程の終点を検知するステップと、を含む。
[0008]別の実施形態において、基板を電気化学的に処理する方法は、システムの第1の処理ステーションにおいて、バリア層が下に配置された導電層を除去するステップと、該システムの第2の処理ステーションにおいて、該バリア層を電気化学的に除去するステップとを含む。該システムは、マルチステップ除去プロセスを使用した、該導電層の残りの除去のための、該第1の処理ステーションと、第2の処理ステーションとの間に配置された処理ステーションを含んでもよい。
[0009]本発明の上述した実施形態が実現される方法を詳細に理解できるようにするために、簡潔に前述した、本発明のより具体的な説明を、添付図面に図示されている本発明の実施形態を参照して行うことができる。しかし、該添付図面は、本発明の単に典型的な実施形態を図示するものであり、そのため、本発明の範囲を限定するものと考えるべきではなく、他の同様に有効な実施形態を認めることができることに留意すべきである。
[0024]理解を容易にするために、可能であれば、図に対して共通である同一の要素を指し示すのに、同一の参照符号を使用している。一実施形態の要素は、さらなる詳述を要することなく、他の実施形態に有利に組み込んでもよいことが意図されている。
詳細な説明
[0025]導電性材料及びバリア材料の基板からの除去のためのシステム及び方法に対する実施形態を提供する。以下に開示した実施形態は、主に、基板から材料を除去すること、例えば、平坦化することに焦点を当てているが、本明細書に開示した教示は、該基板と、該システムの電極との間に印加される電気的バイアスの極性を逆にすることにより、基板を電気めっきするのに使用することができることが意図されている。
装置
[0026]図1は、基板を電気化学的に処理する装置を有する平坦化システム100の一実施形態の平面図である。例示的なシステム100は、一般的に、ファクトリインタフェース102と、ローディングロボット104と、平坦化モジュール106とを備える。ローディングロボット104は、ファクトリインタフェース102と平坦化モジュール106との間での基板122の移送を容易にするために、該ファクトリインタフェース及び平坦化モジュールの近くに配置されている。
[0027]コントローラ108は、システム100のモジュールの制御及びインテグレーションを容易にするために設けられている。コントローラ108は、中央演算処理装置(CPU)110と、記憶装置112と、サポート回路114とを備える。コントローラ108は、例えば、平坦化プロセス、クリーニングプロセス及び移送プロセスの制御を容易にするために、システム100の様々なコンポーネントに結合されている。
[0028]ファクトリインタフェース102は、一般的に、クリーニングモジュール116と、1つ以上のウェーハカセット118とを含む。インタフェースロボット120は、ウェーハカセット118と、クリーニングモジュール116と、入力モジュール124との間で基板122を移送するのに採用されている。入力モジュール12は、グリッパ、例えば、真空グリッパまたはメカニカルグリッパにより、平坦化モジュール106とファクトリインタフェース102との間での基板122の移送を容易にするように位置決めされている。
[0029]平坦化モジュール106は、少なくとも、環境的に制御されたエンクロージャ188内に配置された第1のECMPステーション128を含む。本発明からの利益に適応することができる平坦化モジュール106の実施例は、全てカリフォルニア州サンタクララにあるアプライドマテリアルズ社から入手可能な、MIRRA(登録商標)、MIRRA MESA(商標)、REFLEXION(登録商標)、REFLEXION LK(登録商標)及びREFLEXION LK Ecmp(商標)CMPシステムを含む。処理パッド、平坦化ウェブ、またはそれらの組合せを使用するもの、および回転運動、直線運動または他の平面運動で、平坦化面に対して基板を動かすものを含む他の平坦化モジュールもまた、本発明からの利益に適応することができる。
[0030]図1に描かれた実施形態において、平坦化モジュール106は、第1のECMPステーション128と、第2のECMPステーション130と、第3のECMPステーション132とを含む。基板122の上に配置された導電性材料の大量除去は、第1のECMPステーション128での電気化学的溶解プロセスを介して実行することができる。第1のECMPステーション128での大量の材料除去の後、残った導電性材料が、マルチステップ電解機械プロセスを介して、第2のECMPステーション130において、該基板から除去され、該マルチステッププロセスの一部は、残りの導電性材料を除去するように構成されている。異なるステーションで実行された大量除去プロセスの後に、該マルチステップ除去プロセスを実行するために、1つ以上のECMPステーションを利用してもよいことが意図されている。代替として、第1のECMPステーション128及び第2のECMPステーション130の各々は、単一のステーション上での大量の導電性材料の除去及びマルチステップの導電性材料の除去の両方を実行するのに利用してもよい。また、全てのECMPステーション(例えば、図1に描かれたモジュール106の3つのステーション)を、2段階の除去プロセスで該導電層を処理するように構成してもよいことが意図されている。
[0031]例示的な平坦化モジュール106は、移送ステーション136と、マシンベース140の上部または第1の側138に配置されているカルーセル134も含む。一つの実施形態において、移送ステーション136は、入力バッファステーション142と、出力バッファステーション144と、移送ロボット146と、ロードカップアセンブリ148とを含む。入力バッファステーション142は、ローディングロボット104によって、ファクトリインタフェース102から基板を受け取る。また、ローディングロボット104は、研磨した基板を出力バッファステーション144からファクトリインタフェース102へ戻すのにも利用される。移送ロボット146は、バッファステーション142、144とロードカップアセンブリ148との間で基板を移動させるのに利用される。
[0032]一つの実施形態において、移送ロボット146は、2つのグリッパアセンブリを含み、各々は、該基板の縁部で該基板を保持する空気圧式グリッパフィンガを有する。移送ロボット146は、処理すべき基板を入力バッファステーション142からロードカップアセンブリ148へ移送すると同時に、処理された基板をロードカップアセンブリ148から出力バッファステーション144へ移送してもよい。有利に使用することができる移送ステーションの実施例は、Tobinに対して2000年12月5日に発行された米国特許第6,156,124号明細書に記載されている。
[0033]カルーセル134は、ベース140上の中央に配置されている。カルーセル134は、典型的には、複数のアーム150を含み、それぞれが平坦化ヘッドアセンブリ152を支持している。図1に描かれた2つのアーム150は、移送ステーション136及び第1のECMPステーション128の平坦化面126が見えるように、透かして示されている。カルーセル134は、平坦化ヘッドアセンブリ152を、平坦化ステーション128、130、132及び移送ステーション136の間で移動させることができるように索引付け可能である。有利に利用することができる1つのカルーセルは、Periovらに対して1998年9月8日に発行された米国特許第5,804,507号明細書に記載されている。
[0034]コンディショニングデバイス182は、平坦化ステーション128、130、132の各々の近くのベース140上に配置されている。コンディショニングデバイス182は、均一な平坦化結果を維持するために、ステーション128、130、132内に配置された平坦化材料の状態を定期的に整える。
[0035]図2は、第1のECMPステーション128の一実施形態の上に位置決めされた平坦化ヘッドアセンブリ152のうちの1つの断面図を描いたものである。第2及び第3のECMPステーション130、132は、同様に構成することができる。平坦化ヘッドアセンブリ152は、一般的に、平坦化ヘッド204に結合された駆動装置202を備える。駆動装置202は、一般的に、少なくとも、平坦化ヘッド204に対して回転運動を提供する。平坦化ヘッド204は、更に、平坦化ヘッド204で保持された基板122を、処理中に、第1のECMPステーション128の平坦化面126に対向させて配置できるように、第1のECMPステーション128に向かって作動させることができる。駆動装置202は、平坦化ヘッド204の回転速度及び方向を制御するために、信号を駆動装置202に提供するコントローラ108に結合されている。
[0036]一実施形態において、上記平坦化ヘッドは、アプライドマテリアルズ社により製造されているTITAN HEAD(商標)またはTITAN PROFILER(商標)ウェーハキャリヤとすることができる。一般的に、平坦化ヘッド204は、ハウジング214と、基板122がその中に保持される中心凹部を画成する保持リング224とを備える。保持リング224は、該基板が、処理の間に、平坦化ヘッド204の下から滑り落ちるのを防ぐために、平坦化ヘッド204内に配置された基板122を束縛する。保持リング224は、PPS、PEEK等のプラスチック材料、または、ステンレス鋼、Cu、Au、Pd等の導電性材料、あるいは、それらの組合せで形成することができる。更に、ECMP中の電界を制御するために、導電性保持リング224に、電気的バイアスをかけてもよいことが意図されている。導電性またはバイアスがかけられた保持リングは、該基板の縁部近くで、研磨速度を遅くする傾向がある。他の平坦化ヘッドを利用してもよいことが意図されている。
[0037]第1のECMPステーション128は、一般的に、ベース140上に回転可能に配置されているプラテンアセンブリ230を含む。プラテンアセンブリ230は、プラテンアセンブリ230をベース140に対して回転させることができるように、ベアリング238によってベース140の上で支持されている。ベアリング238によって束縛されるベース140の領域は、開けており、また、プラテンアセンブリ230と通信する、電気的、機械的、空気圧、制御の信号及び接続部のための導管を提供する。
[0038]まとめて回転カプラ276と呼ぶ従来のベアリング、ロータリーユニオン及びスリップリングは、電気的、機械的、流体、空気圧、制御の信号及び接続部を、ベース140と回転プラテンアセンブリ230との間に結合することができるように提供されている。プラテンアセンブリ230は、典型的には、回転運動をプラテンアセンブリ230に提供するモータ232に結合されている。モータ232は、プラテンアセンブリ230の回転速度及び方向を制御するための信号を提供するコントローラ108に結合されている。
[0039]プラテンアセンブリ230の上面260は、処理パッドアセンブリ222を支持する。該処理パッドアセンブリは、磁力、引力、真空、クランプ、接着等によって、プラテンアセンブリ230に対して保持することができる。
[0040]プレナム206は、電解液の平坦化面126への均一な配分を容易にするために、プラテンアセンブリ230内に画成されている。以下により詳細に説明する複数の流路が、電解液ソース248からプレナム206へ提供される電解液が、処理中に、プラテンアセンブリ230を通って均一に流れて、基板122に接触できるように、プラテンアセンブリ230に形成されている。異なる電解液成分を、異なる処理の段階の間に、または、異なるECMPステーション128、130、132に提供することができることが意図されている。
[0041]処理パッドアセンブリ222は、電極292と、少なくとも平坦化部分290とを含む。電極292は、典型的には、特に、ステンレス鋼、銅、アルミニウム、金、銀及びタングステン等の導電性材料で構成されている。電極292は硬くする、電解液に対して不透過性とする、電解液に対して透過性とする、または、穿孔することができる。少なくとも1つの接触アセンブリ250は、処理パッドアセンブリ222の上に拡がっており、処理パッドアセンブリ222上で処理される基板を電源242に電気的に結合するように適合されている。また、電極292も、該基板と電極292との間に電位を確立することができるように、電源242に結合されている。
[0042]メータ244は、電気化学プロセスを示す尺度を検知するために提供されている。メータ244は、電源242と、電極292または接触アセンブリ250の少なくとも一方との間に結合または位置決めすることができる。また、メータ244は、電源242に一体化することもできる。一実施形態において、メータ244は、コントローラ108に、電荷、電流および/または電圧等の処理を示す尺度を提供するように構成されている。この尺度は、コントローラ108が、現場で処理パラメータを調節するのに、または、終点または他のプロセス段階の検出を容易にするのに利用することができる。
[0043]ウィンドウ246は、パッドアセンブリ222および/またはプラテンアセンブリ230を貫通して提供されており、パッドアセンブリ222の下に位置決めされたセンサ254が、研磨性能を示す尺度を感知できるように構成されている。例えば、センサ254は、センサの中でも特に、渦電流センサまたは干渉計とすることができる。センサ254によりコントローラ108へ提供された該尺度は、プロファイル調整イン・シトゥ、終点検知または電気化学プロセスの別の時点の検知を処理するために利用することができる情報をもたらす。一実施形態において、センサ254は、処理中に、研磨される基板122の面に向けられ、かつ該面に当てられる平行光線を生成可能な干渉計である。反射信号間の干渉は、処理されている材料の導電層の厚さを示す。有利に利用することができる1つのセンサは、Birangらに対して1999年4月13日に発行された米国特許第5,893,796号明細書に記載されており、該明細書の全体を参照として本明細書に組み入れる。
[0044]導電性材料の基板122からの除去に適した処理パッドアセンブリ222の実施形態は、一般的に、実質的に誘電性である平坦化面126を含んでもよい。導電性材料の基板122からの除去に適した処理パッドアセンブリ222の他の実施形態は、一般的に、実質的に導電性である平坦化面126を含んでもよい。処理中に、電極292に対して該基板にバイアスをかけることができるように、該基板を電源242に結合するために、少なくとも1つの接触アセンブリ250が提供されている。平坦化層290を貫通して形成されたアパーチャ210は、電解液が基板122と電極292との間に導電性経路を確立できるようにする。
[0045]一実施形態において、処理パッドアセンブリ222の平坦化部分290は、ポリウレタン等の誘電体である。本発明からの利益に適応することができる処理パッドアセンブリの実施例は、2003年6月6日に出願された(“CONDUCTIVE PLANARIZING ARTICLE FOR ELECTROCHEMICAL MECHANICAL PLANARIZING”というタイトルの)Y.Huらによる米国特許出願第10/455,941号明細書、および2003年6月6日に出願された(“CONDUCTIVE PLANARIZING ARTICLE FOR ELECTROCHEMICALMECHANICAL PLANARIZING”というタイトルの)Y.Huらによる米国特許出願第10/455,895号明細書に記載されている。
[0046]図3Aは、2つの接触アセンブリ250を介した第1のECMPステーション128の部分断面図であり、図4A〜図4Cは、図3Aに示す接触アセンブリ250のうちの1つの側面図、分解図及び断面図である。プラテンアセンブリ230は、そこから突出し、かつ処理中に、基板122の表面にバイアスをかけるように適合された電源242に結合された少なくとも1つの接触アセンブリ250を含む。接触アセンブリ250は、プラテンアセンブリ230、処理パッドアセンブリ222の一部、または、独立した要素に結合することができる。図3Aには、2つの接触アセンブリ250が示されているが、いかなる数の接触アセンブリを利用してもよく、また、プラテンアセンブリ230の中心線に対して、いかなる数の構成で配分してもよい。
[0047]接触アセンブリ250は、一般的に、プラテンアセンブリ230を介して電源242に電気的に結合されており、また、処理パッドアセンブリ222内に形成されたそれぞれのアパーチャ368を介して少なくとも部分的に拡がるように移動可能である。接触アセンブリ250の位置は、プラテンアセンブリ230にわたって所定の構成を有するように選定することができる。所定のプロセスに対して、個々の接触アセンブリ250を、異なるアパーチャ368に再位置決めすることができると共に接触アセンブリが入っていないアパーチャは、プレナム206から上記基板への電解液の流れを可能にする(図3D、図3Eに示すような)ストッパ392でふさぐか、または、ノズル394を詰めることができる。本発明からの利益に適応することができる1つの接触アセンブリは、2003年5月23日に出願された、Butterfieldらによる米国特許出願第10/455,239号明細書に記載されている。
[0048]図3Aについて以下に記載した接触アセンブリ250の実施形態は、回転ボール接触を描いているが、接触アセンブリ250は、代替として、処理中に、基板122に電気的バイアスをかけるのに適した導電性の上部層または面を有する構造部またはアセンブリを備えてもよい。例えば、図3Bに描かれているように、接触アセンブリ250は、特に、導電性粒子356をその中に分散させたポリマーマトリクス354、または、導電性被覆ファブリック等の導電性材料または導電性合成物から形成された上部層352を有するパッド構造部350を含んでもよい(すなわち、該導電性要素は、該上部層を備える該材料と一体的に分散されており、または、該材料を備える)。パッド構造部350は、該パッドアセンブリの上面への電解液の配給のために、該パッド構造部を貫通して形成された1つ以上のアパーチャ210を含んでもよい。適当な接触アセンブリの他の実施例は、2004年9月14日に出願された、Maoらによる米国特許出願第10/940,603号明細書に記載されている。
[0049]一実施形態において、接触アセンブリ250の各々は、中空ハウジング302と、アダプタ304と、ボール306と、接触要素314と、クランプブッシング316とを含む。ボール306は、導電性の外面を有し、ハウジング302内に、移動可能に配置される。ボール306は、平坦化面126の上に拡がるボール306の少なくとも一部を有する第1の位置と、ボール306が平坦化面126と実質的に同一平面である少なくとも第2の位置とに配置することができる。また、ボール306が、平坦化面126の完全に下で動いてもよいことも意図されている。ボール306は、一般的に、基板122を電源242に電気的に結合するのに適している。該基板にバイアスをかけるための複数のボール306を、図3Cに描かれているように、単一のハウジング358内に配置してもよいことが意図されている。
[0050]電源242は、一般的に、処理中に、正の電気的バイアスをボール306に提供する。基板を平坦化する間に、電源242は、場合によって、プロセスの化学反応によるボール306への化学的破壊作用を最小限にするために、負のバイアスをボール306に印加してもよい。
[0051]ハウジング302は、処理中のソース248から基板122への電解液の流れのための導管を提供するように構成されている。ハウジング302は、プロセスの化学反応に適合する誘電体から製造される。ハウジング302内に形成されたシート326は、ボール306がハウジング302の第1の端部308から出るのを防ぐ。シート326は、場合によって、流体の流れが、ボール306とシート326との間で、ハウジング302から出ることができるようにする、該シート内に形成された1つ以上の溝348を含んでもよい。ボール306を通る流体の流れを維持することは、ボール306に作用するプロセスの化学反応の傾向を最小限にすることができる。
[0052]接触要素314は、クランプブッシング316とアダプタ304との間に結合されている。接触要素314は、一般的に、ハウジング302内のボールの位置の範囲によって、アダプタ304とボール306とを実質的にまたは完全に電気的に接続するように構成されている。一実施形態において、接触要素314は、ばね構造として構成してもよい。
[0053]図3及び図4A〜図4Cに描かれ、かつ図5に詳細に示されている実施形態において、接触要素314は、極配列で環状ベース342から伸びている複数の湾曲部344を有する該環状ベースを含む。湾曲部(flexure)344は、一般的に、プロセスの化学反応に適した弾性かつ導電性の材料から製造される。一実施形態において、湾曲部344は、金めっきしたベリリウム銅から製造される。
[0054]図3A及び図4A、図4Bに戻ると、クランプブッシング316は、張出しヘッド424から伸びているねじポスト422を有する該張出しヘッド424を含む。クランプブッシング316は、誘電体または導電性材料、あるいはそれらの組合せから製造することができ、また、一実施形態においては、ハウジング302と同じ材料から製造される。張出しヘッド424は、接触アセンブリ250の組立て中の、およびボール306の動きの範囲内でのたわみ、拘束および/または湾曲部344に対する損傷を防ぐために、接触要素314の湾曲部344が、ボール306の表面の周囲で広がるように位置決めされるように、接触アセンブリ250の中心線に対して鋭角で湾曲部344を維持する。
[0055]ボール306は、中実または中空であってもよく、典型的には、導電性材料から製造される。例えば、ボール306は、金属、導電性ポリマー、または導電性材料の中でも特に、金属、導電性カーボンまたはグラファイト等の導電性材料が充填された高分子材料から製造することができる。代替として、ボール306は、導電性材料で被覆されている中実または中空のコアから形成してもよい。該コアは、非導電性であってもよく、また、導電性被膜で少なくとも部分的に被覆してもよい。
[0056]ボール306は、一般的に、ばね力、浮力または流れ力のうちの少なくとも1つにより、平坦化面126の方へ作動される。図3に描かれた実施形態において、電解液ソース248からアダプタ304及びクランプブッシング316及びプラテンアセンブリ230によって形成された流路を通る流れは、処理中に、ボール306を上記基板に接触させる。
[0057]図6は、第2のECMPステーション130の一実施形態の断面図である。第1のECMPステーション128及び第2のECMPステーション130は、同じように構成することができる。第2のECMPステーション130は、一般的に、全体的に導電性の処理パッドアセンブリ604を支持するプラテン602を含む。プラテン602は、処理パッドアセンブリ604を介して電解液を配給するように、上述したプラテンアセンブリ604と同様に構成することができ、または、プラテン602は、処理パッドアセンブリ604の平坦化面に電解液を供給するように構成された、該プラテンの近くに配置された流体配給アーム606を有してもよい。プラテンアセンブリ602は、終点検知を容易にするために、(図2に示す)メータ244またはセンサ254の少なくとも一方を含む。
[0058]一実施形態において、処理パッドアセンブリ604は、導電性パッド610と電極614との間に挟まれた挿入パッド612を含む。導電性パッド610は、その上面の処理面全域で実質的に導電性であり、一般的に、導電性材料、または、特に、導電性粒子を中に分散させたポリマーマトリクスまたは導電性被覆ファブリック等の導電性複合材料から形成される(すなわち、該導電性要素は、上記平坦化面を備える材料と一体化されて分散されており、または、該材料を備える)。導電性パッド610、挿入パッド612及び電極614は、単一の交換可能なアセンブリにして製造することができる。処理パッドアセンブリ604は、一般的に、電解液が、電極614と導電性パッド610の上面620との間を通ることができるように、透過性であり、または、穿孔されている。図6に描かれた実施形態において、処理パッドアセンブリ604には、電解液がその間を流れることができるように、アパーチャ622が穿孔されている。一実施形態において、導電性パッド610は、導電性ファイバ上に配置されたポリマーマトリクス上に配置された導電性材料、例えば、編成銅被覆ポリマー上に配置されたポリマーマトリクス内のすず粒子で構成されている。また、導電性パッド610は、図3Cの実施形態における接触アセンブリ250にも利用することができる。
[0059]導電性箔616を、導電性パッド610とサブパッド612との間に追加的に配置してもよい。箔616は、電源242に結合されており、導電性パッド610の全域での電源242によって印加される電圧の均一な配分を提供できる。導電性箔616を含まない実施形態においては、導電性パッド610は、例えば、パッド610に一体化された端子を介して電源242に直接結合することができる。加えて、パッドアセンブリ604は、箔616と共に、上を覆っている導電性パッド610に物理的強度を提供する挿入パッド618を含んでもよい。適当なパッドアセンブリの実施例は、既に参照文献として記載した米国特許出願第10/455,941号明細書及び同第10/455,895号明細書に記載されている。
金属及びバリア層を電解処理する方法
[0060]図7は、上述したシステム100に対して実施することができる露出した導電層及び下にあるバリア層を有する基板を電解処理する方法700の一つの実施形態を描いたものである。該導電層は、タングステン、銅、露出したタングステン及び銅を有する層等とすることができる。該バリア層は、ルテニウム、タンタル、窒化タンタル、チタン、窒化物チタン等とすることができる。絶縁層、典型的には、酸化物が、一般的に、該バリア層の下にある。方法700は、他の電解処理システムに対しても実施することができる。方法700は、一般的に、コントローラ108の記憶装置112に、典型的には、ソフトウェアルーチンとして格納されている。該ソフトウェアルーチンは、CPU110により制御されるハードウェアから遠く離れて配設されている第2のCPU(図示せず)に格納してもよく、および/または該第2のCPUによって実行してもよい。
[0061]本発明の上記プロセスは、ソフトウェアルーチンとして実施されるものとして議論したが、本明細書に開示されている該方法のステップのうちの幾つかは、ハードウェアならびにソフトウェアコントローラによって実行してもよい。従って、本発明は、コンピュータシステム上で実行されるソフトウェアに、特定用途向け集積回路または他の種類のハードウェア実装としてハードウェアに、または、ソフトウェアとハードウェアの組合せに実装することができる。
[0062]図8は、以下で論議する例示的な除去または平坦化方法の一実施形態に関する電流802と電圧804のトレースを図示するグラフ800を描いたものである。振幅は、Y軸806上にプロットされており、時間は、X軸808上にプロットされている。
[0063]方法700は、ステップ702において、基板122上に形成された導電層に対してバルク電気化学プロセスを実行することにより始まる。一実施形態において、該導電層は、厚さが約6000〜8000Åのタングステンからなる層である。バルクプロセスのステップ702は、第1のECMPステーション128で行われる。バルクプロセスのステップ702は、一般的に、該導電層の厚さが約2000〜約500Åになったときに終了する。
[0064]次に、残っているタングステン材料を除去して、下にあるバリア層を露出させるために、マルチステップ電気化学クリアランスステップ704が実行され、該バリア層は、一実施形態において、チタンまたは窒化チタンである。クリアランスステップ704は、第1のECMPステーション128上で、または、他のECMPステーション130、132のうちの1つで実行してもよい。
[0065]クリアランスステップ704に続いて、電気化学バリア除去ステップ706が実行される。典型的には、電気化学バリア除去ステップ706は、第3のECMPステーション132上で実行されるが、代替的に、他のECMPステーション128、130のうちの1つで実行してもよい。
[0066]一実施形態において、バルク処理ステップ702は、ステップ712において、平坦化ヘッド204内に保持された基板122を、第1のECMPステーション128内に配置された処理パッドアセンブリ222の上に移動させることによって始まる。図2、図3A、図4A〜図4Cおよび図5のパッドアセンブリが一実施形態において利用されるが、図3B、図3Cに記載されているようなパッド及び接触アセンブリを代替的に利用してもよいことが意図されている。ステップ714において、平坦化ヘッド204は、プラテンアセンブリ222に向かって下げられ、基板122が、パッドアセンブリ222の上面に接触して置かれる。基板122は、約2ポンド・平方インチ(psi)未満の力で、パッドアセンブリ222に押し付けられる。一実施形態において、該力は、約0.3psiである。
[0067]ステップ716において、基板122と処理パッドアセンブリ222との間の相対運動が提供される。一実施形態において、平坦化ヘッド204は、毎分約30〜60回転で回転され、一方、パッドアセンブリ222は、毎分約7〜35回転で回転される。
[0068]ステップ718において、電解液が、処理パッドアセンブリ604に供給されて、基板122と電極614との間に、該アセンブリを通る導電性経路が確立される。該電解液は、典型的には、硫酸、リン酸及びクエン酸アンモニウムのうちの少なくとも1つを含む。
[0069]ステップ720において、電源242は、パッドアセンブリ222の上面と電極292との間にバイアス電圧を提供する。一実施形態において、該電圧は、約3.5ボルト未満の一定の大きさに保たれる。銅が処理される材料である別の実施形態においては、該電圧は、約3.0ボルト未満の一定の大きさに保たれる。パッドアセンブリ222の1つ以上の接触要素250は、基板122と接触しており、該電圧を該基板に結合できるようになっている。電極292と基板122との間のアパーチャ210を満たす電解液は、ステップ722における陽極溶解法により、タングステン材料、または、該基板上に配置された他の導電性膜の除去をもたらす電解機械研磨プロセスを促進するための、電源242と基板122との間の導電性経路を提供する。ステップ722のプロセスは、一般的に、約4000Å/分のタングステン除去速度を有する。銅処理のための上述したパラメータを使用するステップ722のプロセスは、一般的に、約6000Å/分の銅除去速度を有する。
[0070]ステップ724において、バルク電解処理の終点が判断される。該終点は、メータ244によって生成される処理の第1の尺度を使用して判断することができる。メータ244は、上記基板上の導電性材料(例えば、タングステンまたは銅の層)の残りの厚さを判断するのに利用される電荷、電圧または電流情報を提供することができる。別の実施形態においては、センサ254を利用する干渉計等の光学技術を利用してもよい。該残りの厚さは、所定の元の膜厚から除去された材料の量を引くことによって、直接、測定または計算することができる。一実施形態において、該終点は、該基板から除去された電荷と、該基板の所定の面積に対するターゲット電荷量とを比較することによって判断される。利用することができる終点技術の実施例は、2004年9月24日に出願された米国特許出願第10/949,160号明細書、2002年1月22日に出願された米国特許出願第10/056,316号明細書及び2002年6月6日に出願された米国特許出願第10/456,851号明細書に記載されている。本明細書に記載された上記方法から利益を受ける可能性がある他の終点技術は、後に、図9〜図12を参照して説明する。
[0071]ステップ724は、タングステン層のブレイクスルーの前に、上記プロセスの終点を検知するように構成されている。一実施形態において、ステップ724における、残りのタングステン層は、約500〜約2000Åの厚さを有する。
[0072]クリアランス処理ステップ704は、ステップ726において、平坦化ヘッド204内に保持された基板122を、第2のECMPステーション130内に配置された処理パッドアセンブリ604の上に移動させることによって始まる。ステップ728において、平坦化ヘッド204が、プラテンアセンブリ602の方へ下げられて、基板122が、パッドアセンブリ604の上面に接触して置かれる。一実施形態において、図6のパッドアセンブリが利用されているが、図2、図3A〜図3C、図4A〜図4C及び図5に記載されているようなパッドアセンブリ及び接触アセンブリを代替的に利用してもよいことが意図されている。基板122は、約2psi未満の力でパッドアセンブリ604に押し付けられる。別の実施形態においては、該力は、約0.3psi以下である。
[0073]ステップ729において、基板122と処理パッドアセンブリ222との間の相対運動が提供される。一実施形態において、平坦化ヘッド204は、毎分約30〜60回転で回転され、一方、パッドアセンブリ222は、毎分約7〜35回転で回転される。
[0074]ステップ730において、電解液が処理パッドアセンブリ604に供給されて、基板122と電極614との間に、該処理パッドアセンブリを通る導電性経路が確立される。ステップ730における電解液成分は、一般的に、ステップ722における成分と同じである。
[0075]第1のクリアランスプロセスのステップ731において、第1のバイアス電圧が、電源242によって、パッドアセンブリ604の上面と電極614との間に提供される。該バイアス電圧は、一実施形態において、タングステン処理の場合、約1.5〜約2.8ボルトの範囲の一定の大きさに保たれ、別の実施形態においては、銅の処理の場合に、2.8ボルト未満である。この電位差は、電極614と基板122との間のアパーチャ622を満たしている電解液を流れる電流に、電解機械研磨プロセスを促進させる。ステップ731のプロセスは、一般的に、タングステンの場合に、約1500Å/分の除去速度を有し、また、銅の場合に、約2000Å/分の除去速度を有する。
[0076]ステップ732において、電気化学処理工程731の終点が判断される。該終点は、メータ244によって、または、センサ254によって生成される、処理の第1の尺度を使用して判断することができる。一実施形態において、該終点は、メータ244によって検出された電流の第1の不連続810を検知することにより判断される。不連続810は、下にある層が、導電層(例えば、タングステン層)をブレイクスルーし始めるときに現れる。該下にある層は、該タングステン層とは異なる固有抵抗を有するため、該処理セル全域(すなわち、上記基板の導電性部分から電極292まで)での抵抗は、該下にある層の露出面積に対するタングステン層の面積が変化するのにつれて変化し、それにより、電流の変化が生じる。
[0077]ステップ732における終点検知に応じて、第2のクリアランスプロセスステップ734が実行されて、残りのタングステン層が除去される。上記基板は、約2psi未満の圧力で上記パッドアセンブリに押し付けられ、また、別の実施形態においては、該基板は、約0.3psi以下の圧力で該パッドアセンブリに押し付けられる。ステップ734において、第2の電圧が電源242から提供される。該第2の電圧は、ステップ730において印加された電圧と同じか、または、それ未満であってもよい。一実施形態において、該第2の電圧は、約1.5〜約2.8ボルトである。該電圧は、一定の大きさに保たれ、電極614と基板122との間のアパーチャ622を満たす電解液を通って、電解機械研磨プロセスを促進する。ステップ734のプロセスは、一般的に、銅及びタングステンプロセスの両方の場合に、約500〜約1200Å/分の除去速度を有する。
[0078]ステップ736において、第2のクリアランスステップ734の終点が判断される。該終点は、メータ244によって、または、センサ254によって提供される、処理の第2の尺度を使用して判断することができる。一実施形態において、該終点は、メータ244によって検出された電流の第2の不連続812を検知することにより判断される。不連続812は、上記下にある層が、基板122に形成された特徴部(例えば、プラグまたは他の構造)内に残る上記タングステン層を貫通して完全に露出される間の面積の割合で現れる。
[0079]場合によって、第3のクリアランスプロセスステップ738を実行して、上記導電層から任意の残っているデブリを除去してもよい。第3のクリアランスプロセスステップ738は、典型的には、時限プロセスであり、第2のクリアランスプロセスステップ734と比較して、同じかまたは低くした電圧レベルで実行される。一実施形態において、(過剰研磨ともいう)第3のクリアランスプロセスステップ738は、約15秒〜約30秒の持続期間を有する。
[0080]電気化学バリア除去ステップ706は、ステップ740において、平坦化ヘッド204内に保持された基板122を、第3のECMPステーション132内に配置された処理パッドアセンブリ604の上に移動させることによって始まる。ステップ741において、平坦化ヘッド204が、プラテンアセンブリ602の方へ下げられて、基板122が、パッドアセンブリ604の上面に接触して置かれる。一実施形態においては、図6のパッドアセンブリが利用されるが、図2、図3A〜図3C、図4A〜図4C及び図5に記載されたようなパッドアセンブリ及び接触アセンブリを代替的に利用してもよいことが意図されている。基板122上で露出されたバリア材料は、約2psi未満、一実施形態においては、約0.8psi未満の力で、パッドアセンブリ604に押し付けられる。
[0081]ステップ742において、基板122と、処理パッドアセンブリ222との間の相対運動が提供される。一実施形態において、平坦化ヘッド204は、毎分約30〜60回転で回転され、一方、パッドアセンブリ222は、毎分約7〜35回転で回転される。
[0082]ステップ744において、電解液が処理パッドアセンブリ604に供給されて、基板122と、電極614との間に、該電解液を通る導電性経路が確立される。バリア除去に利用される電解液成分は、タングステンの除去の場合と異ならせてもよい。一実施形態において、第3のECMPステーション132に供給される電解液成分は、リン酸または硫酸と、触媒とを含む。該電解液は、該バリア層上での酸化物の生成を阻止または抑制するように適応させることができる。該触媒は、該バリア層を、銅またはタングステンの最小限の除去によって、または、銅またはタングステンを除去することなく、容易に除去および/または溶解させることができるように、Tiまたは他のバリア層を活性化させて、錯化剤と選択的に反応するように選択される。該電解液成分は、アミノ酸、有機アミン及びフタル酸、または、他の有機石炭酸、ピコリン酸またはその誘導体等のpH調整剤及びキレート剤を追加的に含んでもよい。該電解液は、場合によって、研磨剤を含有してもよい。研磨剤は、下にある酸化物層を除去するのに望ましい可能性がある。
[0083]第1のバリアプロセスステップ746において、バイアス電圧が、電源242から、パッドアセンブリ604の上面と電極614との間に提供される。該電圧は、約1.5〜約3.0ボルトの範囲の一定の大きさに保たれる。導電性経路は、電極614と基板122との間のアパーチャ622を満たす電解液を通って確立され、電解機械研磨プロセスを促進する。ステップ746のプロセスは、一般的に、約500〜約1000Å/分のチタン除去速度を有する。他のバリア材料の場合の除去速度も同程度である。
[0084]ステップ748において、電解処理工程746の終点が判断される。該終点は、メータ244によって、または、センサ254によって提供される処理の第1の尺度を使用して判断することができる。電気化学バリア除去ステップ706の電流及び電圧のトレースは、図8のトレース802、804に対する形態と同様であり、従って、簡潔にするために省略してある。一実施形態において、ステップ748の終点は、メータ244によって検出された電流の第1の不連続を検知することによって判断される。該第1の不連続は、下にある層(典型的には、酸化物)が、該バリア層をブレイクスルーし始めるときに現れる。該下にある酸化物層は、該バリア層とは異なる固有抵抗を有するため、該処理セル全域での抵抗の変化は、該バリア層のブレイクスルーを示す。
[0085]ステップ748における終点検知に応じて、第2のクリアランスプロセスステップ750が実行されて、残りのタングステン層が除去される。ステップ750において、第2の電圧が電源242から供給される。該第2の電圧は、第1のバリアクリアランスステップ746の電圧以下とすることができる。一実施形態において、該電圧は、約1.5〜約2.5ボルトである。該電圧は、一定の大きさに保たれ、電極614と基板122との間のアパーチャ622を満たす電解液に電流を流して、電解機械研磨プロセスを促進する。ステップ750のプロセスは、一般的に、約300〜約600Å/分の、第1のバリア除去ステップ746よりも小さい除去速度を有する。
[0086]ステップ752において、電気化学処理工程750の終点が判断される。該終点は、メータ244によって、またはセンサ254によって生成される処理の第2の尺度を使用して判断することができる。一実施形態において、該終点は、メータ244によって検出された電流の第2の不連続を検知することにより判断される。該第2の不連続は、上記酸化物層が、基板122に形成された特徴部内に残るバリア層を貫通して完全に露出される間の面積の割合で現れる。
[0087]場合によって、第3のクリアランスプロセスステップ754を実行して、上記バリア層から、残っているデブリを除去してもよい。第3のクリアランスプロセスステップ754は、典型的には、時限プロセスであり、第2のクリアランスプロセスステップ750と比較して、同じかまたは低くした電圧レベルで実行される。一実施形態において、(過剰研磨ともいう)第3のクリアランスプロセスステップ754は、約15秒〜約30秒の持続期間を有する。
[0088]図7は、上述したシステム100に対して実施することができる、銅、タングステン、タンタル、窒化タンタル、チタン、窒化チタン等の導電性材料を電解処理する方法700の一実施形態を描いたものである。方法700は、他の電解処理システムに対しても実施することができる。方法700は、一般的に、典型的には、ソフトウェアルーチンとして、コントローラ108の記憶装置112に格納されている。該ソフトウェアルーチンは、CPU110により制御されるハードウェアから遠く離れている第2のCPU(図示せず)に格納しおよび/または該第2のCPUによって実行してもよい。
[0089]方法700は、ステップ702において、上記導電層、例えば、基板122上に形成された銅に対して、バルク電解プロセスを実行することによって始まる。一実施形態において、バルクプロセスステップ702は、第1のECMPステーション128で行われる。バルクプロセスステップ702は、一般的に、該導電層が、約2000〜約1000Åの厚さになったときに終了する。
[0090]次に、マルチステップ電気化学クリアランスステップ704が実行され、残りの銅材料が除去されて、下にあるバリア層、典型的には、タンタル、窒化タンタル、チタン、窒化チタン等が露出される。クリアランスステップ704は、第1のECMPステーション128上で、または、他のECMPステーション130、132の一方で実行してもよい。
[0091]クリアランスステップ704に続いて、電気化学バリア除去ステップ706が実行される。典型的には、電気化学バリア除去ステップ706は、第3のECMPステーション132上で実行されるが、代替的に、他のECMPステーション128、130の一方で実行してもよい。
[0092]一実施形態において、バルク処理ステップ702は、ステップ712において、平坦化ヘッド204内に保持された基板122を、第1のECMPステーション128内に配置された処理パッドアセンブリ222の上に移動させることによって始まる。一実施形態において、図2、図3A、図4A〜図4C及び図5のパッドアセンブリが利用されているが、図3B、図3C及び図6に記載されているようなパッドアセンブリ及び接触アセンブリを代替的に利用してもよいことが意図されている。ステップ714において、平坦化ヘッド204が、プラテンアセンブリ230の方へ下げられて、基板122が、パッドアセンブリ222の上面に接触して置かれる。一実施形態において、基板122は、約2psi未満の力でパッドアセンブリ222に押し付けられる。
[0093]ステップ716において、基板122と処理パッドアセンブリ222との間の相対運動が提供される。一実施形態において、平坦化ヘッド204は、毎分約50回転未満で回転され、一方、パッドアセンブリ222は、少なくとも、毎分約50回転で回転される。
[0094]ステップ718において、電解液が処理パッドアセンブリ222に供給され、基板122と電極222との間に、該電解液を通る導電性経路が確立される。ステップ719において、電流が、電源242から提供され、パッドアセンブリ222の上面と電極294との間に流れる。一実施形態において、該電流は、約4〜約5アンペアの範囲の一定の大きさに保たれる。ステップ716、ステップ718及びステップ719は、実質的に同時に実行される。
[0095]タングステンが処理される実施形態においては、該電流は、同じ除去速度を得るために、銅の処理で利用される電流の約3倍である。例えば、ステップ719は、タングステン導電層を除去するために、約12〜約15アンペアを提供することができる。
[0096]パッドアセンブリ222の上面は、基板122と接触しており、該電流を該基板に結合できるようになっている。電極292と基板122との間のアパーチャ210を満たす電解液は、電源242と基板122との間に導電性経路を提供して、ステップ720における陽極溶解法により、基板122の表面に配置された、銅等の導電性材料の除去をもたらす電解機械研磨プロセスを促進する。ステップ720のプロセスは、一般的に、約6000Å/分の除去速度を有する。
[0097]ステップ722において、バルク電解プロセスの終点が判断される。該終点は、メータ244によって生成される処理の第1の尺度を使用して判断することができる。メータ244は、上記基板上の導電性材料(例えば、銅層)の残りの厚さを判断するのに利用される電荷、電圧または電流の情報を提供することができる。別の実施形態においては、センサ254を利用する干渉計技術を利用してもよい。該残りの厚さは、所定の元の膜厚から除去された材料の量を引くことにより、直接、測定または計算することができる。一実施形態において、該終点は、該基板から除去された電荷と、該基板の所定の面積に対するターゲット電荷量とを比較することによって判断される。利用することができる終点技術の実施例は、2002年1月22日に出願された米国特許出願第10/056,316号明細書及び2002年6月6日に出願された同第10/456,851号明細書に記載されている。
[0098]ステップ722は、上記銅層のブレイクスルーの前に、該プロセスの終点を検知するように構成されている。一実施形態において、ステップ722における残りの銅層は、約1000〜約2000Åの厚さを有する。
[0099]次いで、クリアランス処理ステップ704の一実施形態について、図8に描かれた電流及び電圧のトレース802、804のグラフ800を追加的に参照して議論する。振幅は、y軸806上にプロットされており、時間は、x軸808上にプロットされている。
[00100]クリアランス処理ステップ704は、ステップ724において、平坦化ヘッド204内に保持された基板122を、第2のECMPステーション130内に配置された処理パッドアセンブリ604の上に移動させることによって始まる。ステップ726において、平坦化ヘッド204は、プラテンアセンブリ602の方へ下げられて、基板122が、パッドアセンブリ604の上面に接触して置かれる。一実施形態において、図6のパッドアセンブリが利用されているが、図2、図3A〜図3C、図4A〜図4C及び図5に記載されているようなパッドアセンブリ及び接触アセンブリを代替的に利用してもよいことが意図されている。一実施形態において、基板122は、約2psi未満の力でパッドアセンブリ604に押し付けられる。ステップ728において、電解液が処理パッドアセンブリ604に供給されて、基板122と電極614との間に、該電解液を通る導電性経路が確立される。
[00101]第1のクリアランスプロセスステップ730において、第1の電流が電源242から提供され、パッドアセンブリ604の上面と電極614との間に流れる。一実施形態において、(電流トレース802によって図示されている)該電流は、約5〜約4アンペアの範囲の一定の大きさで保たれ、電極614と基板122との間のアパーチャ622を満たす電解液を通って、電解機械研磨プロセスを促進する。ステップ730のプロセスは、一般的に、ほぼステップ722と同様の除去速度を有する。
[00102]ステップ732において、電解プロセスステップ730の終点が判断される。該終点は、メータ244によって、または、センサ254によって生成される、処理の第1の尺度を使用して判断することができる。一実施形態において、該終点は、メータ244によって検出された電圧の第1の不連続810を検知することによって判断される。第1の不連続810は、下にある層が、導電層(例えば、銅層)をブレイクスルーし始めるときに現れる。該下にある層は、該銅層とは異なる固有抵抗を有するため、該処理セル全域(すなわち、上記基板の導電性部分から電極292まで)での抵抗は、該下にある層の露出した領域に対する銅層の領域が変化するのにつれて変化する。
[00103]終点検知に電流(または、電圧)を利用することは、タングステン材料と、下にある窒化チタン材料との間の近い屈折性が、従来の光学的検知を困難にするため、タングステン除去プロセスにおいて特に有用である。
[00104]ステップ732における終点検知に応じて、第2のクリアランスプロセスステップ734が実行されて、残りの銅層が除去される。ステップ734において、第2の電流が電源242から提供される。該電流は、ステップ730の電流よりも小さい一定の大きさで保たれ、電極614と基板122との間のアパーチャ620を満たす電解液を通って、電解機械研磨プロセスを促進する。例えば、電流は、約1.5〜約4.5アンペアの範囲で提供することができる。ステップ734のプロセスは、一般的に、約500〜約1500Å/分の除去速度を有する。タングステンプロセスにおいて、該電流は、500〜2000Å/分の除去速度を得るために、約4.5〜約13.5アンペアとすることができる。
[00105]ステップ736において、電解プロセスステップ734の終点が判断される。該終点は、メータ244によって、またはセンサ254によって生成される、処理の第2の尺度を使用して判断することができる。一実施形態において、該終点は、メータ244によって検出された電圧の第2の不連続812を検知することによって判断される。不連続812は、下にあるバリア層が完全に露出され、基板122に形成された特徴部(例えば、銅ライン及びビア)内に実質的に残る銅層が除去されたときに現れる。
[00106]場合によって、第3のクリアランスプロセスステップ738を実行して、上記導電層から任意の残っているデブリを除去してもよい。第3のクリアランスプロセスステップ738は、典型的には、時限プロセスであり、第2のクリアランスプロセスステップ732と比較して同じかまたは低くした電流レベルで実行される。一実施形態において、(過剰研磨ともいう)第3のクリアランスプロセスステップ738は、約15〜約30秒の持続期間を有する。ステップ738の間に、電流を、それまでの処理工程の場合の電流レベル未満に、例えば、0.5〜3アンペアまで下げてもよい。
[00107]電気化学バリア除去ステップ706は、ステップ740において、平坦化ヘッド204内に保持された基板122を、第3のECMPステーション132内に配置された処理パッドアセンブリ604の上に移動させることによって始まる。ステップ742において、平坦化ヘッド204が、プラテンアセンブリ602の方へ下げられて、基板122が、パッドアセンブリ604の上面に接触して置かれる。一実施形態においては、図6のパッドアセンブリが利用されているが、図2、図3A〜図3C、図4A〜図4C及び図5に記載されているようなパッドアセンブリ及び接触アセンブリを代替的に利用してもよいことが意図されている。一実施形態において、基板122は、約2psi未満の力でパッドアセンブリ604に押し付けられる。ステップ744において、電解液が処理パッドアセンブリ604に供給されて、基板122と電極614との間に、該電解液を通る導電性経路が確立される。バリア除去に利用される電解液は、銅の除去に利用される電解液とは異なっていてもよい。
[00108]一実施形態において、第3のECMPステーション132に供給される電解液成分は、リン酸または硫酸と、触媒とを含む。該電解液は、該バリア層上での酸化物の生成を防ぐかまたは抑制するように適合させることができる。該触媒は、該バリア層を銅またはタングステンの最小限の除去で、または、銅またはタングステンの除去を要することなく、容易に除去および/または溶解させることができるように、Tiまたは他のバリア層を活性化させて、錯化剤と選択的に反応するように選択される。該電解液成分は、追加的に、アミノ酸、有機アミン及びフタル酸、または、他の有機石炭酸、ピコリン酸またはその誘導体等のpH調整剤及びキレート剤を含んでもよい。該電解液は、場合によって、研磨剤を含有してもよい。研磨剤は、下にある酸化物層を除去するのに望ましい可能性がある。
[00109]第1のバリアプロセスステップ746において、第1の電流が電源242から提供され、パッドアセンブリ604の上面と電極614との間に流れる。一実施形態において、該電流は、約1.5〜約6アンペアの範囲の一定の大きさで保たれ、電極614と基板122との間のアパーチャ620を満たす電解液を通って、電解機械研磨プロセスを促進する。ステップ746のプロセスは、約500〜2000Å/分の除去速度を有する。
[00110]ステップ748において、電解プロセス746の終点が判断される。該終点は、メータ244によって、またはセンサ254によって提供される、処理の第1の尺度を使用して判断することができる。電解バリア除去ステップ706の電流及び電圧のトレースは、図8に描かれているトレースと同様であり、従って、簡潔にするために省略してある。一実施形態において、ステップ748の終点は、メータ244によって検出された電圧の第1の不連続を検知することにより判断される。該第1の不連続は、下にある層(典型的には、酸化物)が該バリア層をブレイクスルーし始めるときに現れる。該下にある酸化物層は、該バリア層とは異なる固有抵抗を有するため、該処理セル全域での抵抗の変化は、該バリア層のブレイクスルーを示す。
[00111]ステップ748における終点検知に応じて、第2のクリアランスプロセスステップ750が実行されて、残りの銅層が除去される。ステップ748において、第2の電流が電源242から提供される。該電流は、ステップ746の電流よりも小さい一定の大きさで保たれ、電極614と基板122との間のアパーチャ620を満たす電解液を通って、電解機械研磨プロセスを促進する。例えば、一実施形態において、電流は、約3.5〜約2.5アンペアの範囲で提供することができる。ステップ748のプロセスは、一般的に、約1000Å/分の除去速度を有する。
[00112]ステップ752において、電解プロセスステップ750の終点が判断される。該終点は、メータ244によって、またはセンサ254によって提供される、処理の第2の尺度を使用して判断することができる。一実施形態において、該終点は、メータ244によって検出された電圧の第2の不連続を検知することにより判断される。該第2の不連続は、上記酸化物層が完全に露出されたときに現れる。
[00113]場合によって、第3のクリアランスプロセスステップ754を実行して、上記バリア層から、残っているデブリを除去してもよい。第3のクリアランスプロセスステップ754は、典型的には、時限プロセスであり、第2のクリアランスプロセスステップ746と比較して同じかまたは低くした電流レベルで実行される。一実施形態において、(過剰研磨ともいう)第3のクリアランスプロセスステップ754は、約15〜約30秒の持続期間を有する。
[00114]図9は、電気化学的に処理するための方法900の別の実施形態のフロー図である。方法900は、該電気化学プロセスが、図10に示す電流及び電圧のトレース1002、1004のグラフ1000に描かれているように、電源242によって提供される一定の電圧によって促進されることを除いて、上述した方法800と実質的に同じである。振幅は、y軸1006にプロットされており、時間は、x軸1008にプロットされている。
[00115]一実施形態において、方法900は、ステップ902において、基板112上に形成された上記導電層、例えば、銅層に対してバルク電解プロセスを実行することによって始まる。バルクプロセスステップ902は、一般的に、該導電層が、約2000〜約10000Åの厚さになったときに終了する。
[00116]次に、マルチステップ電解クリアランスステップ904が実行されて、残っている銅材料が除去され、下にあるバリア層が露出される。クリアランスステップ904は、第1のECMPステーション128上で、または、他のECMPステーション130、132の一方で実行することができる。クリアランスステップ904に続いて、電解バリア除去ステップ906が実行される。典型的には、電解バリア除去ステップ906は、第3のECMPステーション132上で実行されるが、代替的に、他のECMPステーション128、130の一方で実行してもよい。
[00117]一実施形態において、バルク処理ステップ902は、上述したバルク処理ステップ702と実質的に同じである。バルク処理ステップ702は、電源242から供給される実質的に一定の電圧を利用して、該電気化学プロセスを促進する。一実施形態において、該電圧は、約1〜約4ボルトの範囲の一定の大きさで保たれる。該バルク電解プロセスの終点は、上述したように、例えば、終点検知のための他の方法の中でも特に、上記導電層から除去された電荷の合計によって判断される。トレース1002の左の部分に図示された第1の処理ステップの間、該電流は、該導電層が薄くなるにつれて減少することに留意すべきである。このことは、特に、タングステンを除去したときに重要であり、そのため、該トレースの勾配は、除去速度、または、該導電層の残っている厚さを判断するのに利用することができる。厚さ対電流の変化情報は、終点検知、除去プロ出願制御または他のプロセス制御に利用されるコントローラ108がアクセス可能なデータベースに経験的に求め、または計算しかつ格納することができる。
[00118]次いで、クリアランス処理ステップ904が実行される。クリアランス処理ステップ904は、上記電解プロセスが一定の電圧で促進されることを除いて、上述したステップ904と同じである。一実施形態において、該電圧は、バルク処理ステップ902及びクリアランス処理ステップ904の両方に関して一定である。別の実施形態においては、クリアランス処理ステップ904を促進する該電圧は、先行する処理ステップよりも小さくてもよい。
[00119]処理ステップ904の第1の終点は、メータ244によって監視される電流トレース1002の第1の不連続1010を検知することによって確認される。該第1の終点は、代替的に、他の方法によって判断してもよい。第1の不連続1010の検知は、上記銅層のブレイクスルーを表す。
[00120]処理ステップ904の第2の終点は、電流トレース1002の第2の不連続1012を検知することにより確認される。第2の終点は、代替の方法によって確認してもよい。第2の不連続は、上記銅層のクリアランスを識別する。場合によって、時限過剰研磨工程を、第2の不連続1012によって識別される第2の終点の検知後のクリアランス処理ステップ904の間に実行してもよい。
[00121]電気化学バリア除去ステップ906は、該電気化学プロセスが、実質的に一定の電圧で促進されることを除いて、上述したバリア除去ステップ706と実質的に同じである。該電圧は、一般的に、ステップ902、904に利用される電圧以下の実質的に一定の大きさに保たれる。一実施形態において、該電圧は、バリア除去の少なくともバルク部分の場合の約3ボルトよりも小さい実質的に一定の大きさに保たれる。該電圧は、該バリア除去プロセスの残留物の除去部分に対して、場合によって低減してもよい。
[00122]従って、本発明は、基板を電解研磨するための改良された装置及び方法を提供できる。該装置は、単一のツールを使用して、効率的なバルク及び残留金属及びバリア材料の基板からの除去を有利に容易にする。フルシーケンス式の金属及びバリアの除去に対して電気化学プロセスを利用することは、伝導体の低いエロージョン及びディッシングを提供できると共に、処理中の酸化物ロスを最小限にすることができる。本明細書中の教示によって説明した方法及び装置を、上記電極及び基板に印加されるバイアスの極性を逆にすることによって、材料物質を該基板上に堆積させるのに使用してもよいことが意図されている。
[00123]上述したことは、本発明の実施形態を対象にしているが、本発明の他の及び追加的な実施形態を、本発明の基本的な範囲から逸脱することなく考案してもよく、また、本発明の範囲は、添付クレームによって判断される。
電解機械研磨システムの平面図である。 図1のシステムの第1の電解機械研磨(ECMP)ステーションの一実施形態の断面図である。 2つの接触アセンブリを介した、バルクECMPステーションの部分断面図である。 接触アセンブリの代替実施形態の断面図である。 接触アセンブリの代替実施形態の断面図である。 プラグの断面図である。 プラグの断面図である。 接触アセンブリの一実施形態の側面図、分解図及び断面図である。 接触体の一実施形態である。 別のECMPステーションの別の実施形態の斜視図である。 導電性材料及びバリア材料を電解処理する方法の一実施形態のフロー図である。 導電性材料及びバリア材料を電解処理する方法の一実施形態のフロー図である。 導電性材料及びバリア材料を電解処理する方法の一実施形態のフロー図である。 例示的な電解処理方法の一実施形態の場合の、電流及び電圧の軌跡対時間を図示するグラフを描いている。 導電性材料を電解処理する方法の一実施形態のフロー図である。 導電性材料を電解処理する方法の一実施形態のフロー図である。 例示的な電解プロセスの場合の電圧対電流のプロットのグラフである。 導電性材料を電解処理する方法の別の実施形態のフロー図である。 例示的な電解プロセスの場合の電流及び電圧のプロットのグラフである。
符号の説明
100…システム、108…コントローラ、110…CPU、112…記憶装置、128…第1のECMPステーション、130…第2のECMPステーション、132…第3のECMPステーション、204…平坦化ヘッド、222…処理パッドアセンブリ、244…メータ、254…センサ、810…第1の不連続、812…第2の不連続。

Claims (38)

  1. 基板を電解処理する方法であって、
    前記基板上のバリア材料の露出層と電極との間に、電解液を介して導電性経路を確立するステップと、
    約2psi未満の力で、前記基板を処理パッドアセンブリに押し付けるステップと、
    前記基板と、前記基板に接触しているパッドアセンブリとの間に動きを提供するステップと、
    バリア処理ステーション内での第1の電気化学処理工程の間に、前記露出層の一部を電気化学的に除去するステップと、
    を備える方法。
  2. 前記第1の電気化学処理工程が更に、
    バリア材料からなる前記露出層のブレイクスルー時に、または、ブレイクスルー直前に、前記第1の電気化学処理工程の終点を検知するステップと、
    前記バリア処理ステーション内での第2の電気化学処理工程において、前記バリア材料の露出層を電気化学的に処理するステップと、
    前記第2の電気化学処理工程の終点を検知するステップと、
    を備える方法。
  3. 前記導電性経路を確立するステップが、
    電解液を、前記電極の下から、前記処理パッドアセンブリを介して前記基板に接触させて流すステップを更に備える、請求項1に記載の方法。
  4. 前記第2の電気化学処理工程が、
    第1の終点を検知するステップと、
    前記基板をより遅い速度で電解処理するステップと、
    前記基板から取り除かれる残りのバリア材料を表す第2の終点を検知するステップと、
    を更に備える、請求項2に記載の方法。
  5. 前記第1の終点を検知するステップが、
    前記基板と前記電極との間を流れる電流の第1の不連続を検知するステップを更に備える、請求項4に記載の方法。
  6. 前記第2の終点を検知するステップが、
    前記基板と前記電極との間を流れる電流の第2の不連続を検知するステップを、更に備える、請求項5に記載の方法。
  7. 前記電解液が更に、触媒と、硫酸、リン酸、アミノ酸、有機アミン、フタル酸、有機石炭酸、またはピコリン酸またはそれらの誘導体のうちの少なくとも1つとを備える、請求項1に記載の方法。
  8. 前記処理システム内で、前記バリア層の上に配置された導電層を電気化学的に除去するステップを更に備える、請求項1に記載の方法。
  9. 前記バリア材料が、ルテニウム、チタン、窒化チタン、タンタル及び窒化タンタルのうちの少なくとも1つである、請求項1に記載の方法。
  10. 露出した導電層と、下にあるバリア層とを有する基板を電気化学的に処理する方法であって、
    前記基板上の導電性材料からなる前記露出した層と電極との間の電解液を通る導電性経路を確立するステップであって、前記導電性材料が銅またはタングステンであるステップと、
    第1の処理ステーション内で、第1の電気化学処理工程中に、前記露出層の部分を電気化学的に除去するステップと、
    前記基板をバリア除去ステーションへ移送するステップと、
    前記基板を、約2psi未満の力で、前記バリア除去ステーション内に配置された処理パッドアセンブリに押し付けるステップと、
    前記バリア層と電極との間の電解液を通る導電性経路を確立するステップと、
    前記バリア層を電気化学的に処理するステップと、
    を備える方法。
  11. 前記導電性材料の露出層のブレイクスルー時に、またはブレイクスルー直前に、前記第1の電気化学処理工程の終点を検知するステップと、
    第2の電気化学処理工程において、前記導電性材料の露出層を電気化学的に処理するステップと、
    前記第2の電気化学処理工程の終点を検知するステップと、
    を更に備える、請求項10に記載の方法。
  12. 前記バリア処理ステップが更に、
    前記バリア材料の露出層のブレイクスルー時に、またはブレイクスルー直前に、第1の電気化学処理工程の終点を検知するステップと、
    前記バリア処理ステーション内での第2の電気化学処理工程において、前記バリア材料の露出層を電気化学的に処理するステップと、
    前記第2の電気化学処理工程の終点を検知するステップと、
    を備える、請求項10に記載の方法。
  13. 前記第2の電気化学処理工程が更に、
    前記第2の終点の検知後に、前記基板を過剰研磨するステップを更に備える、請求項12に記載の方法。
  14. 前記第1の終点を検知するステップが更に、
    前記基板と前記電極との間を流れる電流の第1の不連続を検知するステップを備える、請求項12に記載の方法。
  15. 前記第2の終点を検知するステップが更に、
    前記基板と前記電極との間を流れる電流の第2の不連続を検知するステップを備える、請求項14に記載の方法。
  16. 前記バリア除去ステーション内の電解液が更に、触媒と、硫酸またはリン酸の少なくとも一方とを備える、請求項10に記載の方法。
  17. 前記第1の処理ステーション内の電解液が、前記第1の処理ステーション内の電解液と異なる成分を有する、請求項16に記載の方法。
  18. 基板を電解処理する方法であって、
    前記基板上のバリア材料の露出した層と電極との間の電解液を通る導電性経路を確立するステップと、
    バリア処理ステーション内で、第1の電気化学処理工程中に、前記露出層の部分を電気化学的に除去するステップと、
    前記バリア材料の露出層のブレイクスルー時に、または、ブレイクスルー直前に、前記第1の電気化学処理工程の終点を検知するステップと、
    前記バリア処理ステーション内で、第2の電気化学処理工程において、前記バリア材料の露出層を電気化学的に処理するステップと、
    前記第2の電気化学処理工程の終点を検知するステップと、
    を備える方法。
  19. 前記基板上のバリア材料を処理パッドアセンブリに接触させるステップと、
    前記基板を前記パッドアセンブリに対して、ポリシングモーションで動かすステップと、
    を備える、請求項18に記載の方法。
  20. 前記第2の電気化学処理工程が更に、
    第1の終点を検知するステップと、
    前記基板を、より遅い速度で処理するステップと、
    前記基板から取り除かれる残りのバリア材料を表す第2の終点を検知するステップと、
    を備える請求項18に記載の方法。
  21. 前記第1の終点を検知するステップが更に、
    前記基板と前記電極との電位差の第1の不連続を検知するステップであって、前記第2の終点を検知するステップが更に、前記基板と前記電極との電位差の第2の不連続を検知するステップを備えるステップを備える、請求項20に記載の方法。
  22. 前記第1の終点を検知するステップが更に、
    前記基板と前記電極との間を流れる電流の第1の不連続を検知するステップを備える、請求項20に記載の方法。
  23. 前記第2の終点を検知するステップが更に、
    前記基板と前記電極との間を流れる電流の第2の不連続を検知するステップを、
    備える、請求項22に記載の方法。
  24. 前記処理システム内で、前記バリア層の上に配置された導電層を電気化学的に除去するステップを更に備える、請求項18に記載の方法。
  25. 前記基板と前記電極との間の電流の変化から、前記バリア層の残っている厚さを判断するステップを更に備える、請求項18に記載の方法。
  26. 露出した導電層と、下にあるバリア層とを有する基板を電気化学的に処理する方法であって、
    前記基板上の前記導電性材料の露出層と電極との間の電解液を通る導電性経路を確立するステップと、
    第1の処理ステーション内で、第1の電気化学処理工程中に、前記露出層の部分を電気化学的に除去するステップと、
    前記導電性材料の露出層のブレイクスルー時に、または、ブレイクスルー直前に、前記第1の電気化学処理工程の終点を検知するステップと、
    第2の電気化学処理工程において、前記導電性材料の露出層を電気化学的に処理するステップと、
    前記第2の電気化学処理工程の終点を検知するステップと、
    前記基板をバリア除去ステーションへ移送するステップと、
    前記バリア層を電気化学的に処理するするステップと、
    を備える方法。
  27. 前記第1の電気化学処理工程が、前記第1の処理ステーション内で実行され、
    前記基板を第2の処理ステーションへ移送し、そこで、前記第2の電気化学処理工程が実行される、請求項26に記載の方法。
  28. 前記第2の電気化学処理工程が更に、
    第1の終点を検知するステップと、
    前記基板をより遅い速度で処理するステップと、
    前記基板から取り除かれる残りの導電性材料を表す第2の終点を検知するステップと、
    を備える、請求項27に記載の方法。
  29. 前記第1の終点を検知するステップが更に、
    前記基板と前記電極との電位差の第1の不連続を検知するステップと、
    前記基板と前記電極との電位差の第2の不連続を検知するステップと、
    を備える、請求項28に記載の方法。
  30. 前記第1の終点を検知するステップが更に、
    前記基板と前記電極との間を流れる電流の第1の不連続を検知するステップと、
    前記基板と前記電極との間を流れる電流の第2の不連続を検知するステップと、
    を備える、請求項28に記載の方法。
  31. 前記バリア電気化学処理工程が更に、
    第1の終点を検知するステップと、
    前記基板をより遅い速度で処理するステップと、
    前記基板から取り除かれるバリア材料を表す第2の終点を検知するステップと、
    を備える、請求項26に記載の方法。
  32. 前記第1の終点を検知するステップが更に、
    前記基板と前記電極との電位差の第1の不連続を検知するステップと、
    前記基板と前記電極との電位差の第2の不連続を検知するステップと、
    を備える、請求項31に記載の方法。
  33. 前記第1の終点を検知するステップが更に、
    前記基板と前記電極との間を流れる電流の第1の不連続を検知するステップと、
    前記基板と前記電極との間を流れる電流の第2の不連続を検知するステップと、
    を備える、請求項31に記載の方法。
  34. 電流の変化から、前記導電性材料の厚さを判断するステップを更に備える、請求項26に記載の方法。
  35. 露出した導電層と、下にあるバリア層とを有する基板を電気化学的に処理する方法であって、
    処理システムの第1の処理ステーション内で、前記基板を処理パッドアセンブリ上に配置するステップと、
    前記基板上の導電性材料の露出層と電極との間の電解液を通る導電性経路を確立するステップと、
    前記処理パッドアセンブリと、前記処理パッドアセンブリに接触している前記基板との間に、ポリシングモーションを提供するステップと、
    前記第1の処理ステーション内で、第1の電気化学処理工程において、前記露出層の部分を電気化学的に除去するステップと、
    前記導電性材料の露出層のブレイクスルー時に、または、ブレイクスルー直前に、前記第1の電気化学処理工程の終点を検知するステップと、
    第2の電気化学処理工程において、前記導電性材料の露出層を電気化学的に処理するステップと、
    前記第2の電気化学処理工程の終点を検知するステップと、
    前記基板をバリア除去ステーションへ移送するステップと、
    前記バリア除去ステーション内に、前記バリア層と電極との間の電解液を通る導電性経路を確立するステップと、
    バリア処理ステーション内で、第1の電解バリア処理ステップ中に、前記バリア層の部分を電気化学的に除去するステップと、
    バリア材料のブレイクスルー時に、または、ブレイクスルー直前に、前記第1の電解バリア処理ステップの終点を検知するステップと、
    前記バリア処理ステーション内で、第2の電気化学バリア処理ステップにおいて、前記バリア材料を電気化学的に処理するステップと、
    前記第2の電気化学処理工程の終点を検知するステップと、
    を備える方法。
  36. 前記バリア処理ステップ及び導電性材料処理ステップの少なくとも2つの終点を検知するステップが更に、
    前記基板と前記電極との電位差の不連続を検知するステップを備える、請求項35に記載の方法。
  37. 前記バリア処理ステップ及び銅処理ステップの少なくとも2つの終点を検知するステップが更に、
    前記基板と前記電極との間で測定した電流の不連続を検知するステップを備える、請求項35に記載の方法。
  38. 電流の変化から、前記導電性材料の残りの厚さを判断するステップを更に備える、請求項35に記載の方法。
JP2007531184A 2004-09-14 2005-08-18 フルシーケンス式の金属及びバリア層の電解機械処理 Pending JP2008513596A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/940,603 US20050077188A1 (en) 2002-01-22 2004-09-14 Endpoint for electrochemical processing
US10/941,060 US7084064B2 (en) 2004-09-14 2004-09-14 Full sequence metal and barrier layer electrochemical mechanical processing
PCT/US2005/029357 WO2006031366A2 (en) 2004-09-14 2005-08-18 Full sequence metal and barrier layer electrochemical mechanical processing

Publications (1)

Publication Number Publication Date
JP2008513596A true JP2008513596A (ja) 2008-05-01

Family

ID=35788465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007531184A Pending JP2008513596A (ja) 2004-09-14 2005-08-18 フルシーケンス式の金属及びバリア層の電解機械処理

Country Status (3)

Country Link
JP (1) JP2008513596A (ja)
KR (1) KR100905561B1 (ja)
WO (1) WO2006031366A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009102694A (ja) * 2007-10-23 2009-05-14 Ebara Corp 電解複合研磨方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03100987U (ja) * 1990-01-30 1991-10-22
JP2001077117A (ja) * 1999-09-07 2001-03-23 Sony Corp 半導体装置の製造方法、研磨装置および研磨方法
WO2004020545A1 (en) * 2002-08-29 2004-03-11 Micron Technology, Inc. Method and apparatus for chemically, mechanically, and/or electrolytically removing material from microelectronic substrates

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7374644B2 (en) * 2000-02-17 2008-05-20 Applied Materials, Inc. Conductive polishing article for electrochemical mechanical polishing
US6837983B2 (en) * 2002-01-22 2005-01-04 Applied Materials, Inc. Endpoint detection for electro chemical mechanical polishing and electropolishing processes
JP4205914B2 (ja) * 2002-08-27 2009-01-07 株式会社ルネサステクノロジ 半導体装置の製造方法及び製造装置
US6739953B1 (en) * 2003-04-09 2004-05-25 Lsi Logic Corporation Mechanical stress free processing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03100987U (ja) * 1990-01-30 1991-10-22
JP2001077117A (ja) * 1999-09-07 2001-03-23 Sony Corp 半導体装置の製造方法、研磨装置および研磨方法
WO2004020545A1 (en) * 2002-08-29 2004-03-11 Micron Technology, Inc. Method and apparatus for chemically, mechanically, and/or electrolytically removing material from microelectronic substrates

Also Published As

Publication number Publication date
WO2006031366A3 (en) 2006-06-29
WO2006031366A2 (en) 2006-03-23
KR100905561B1 (ko) 2009-07-02
KR20070046187A (ko) 2007-05-02

Similar Documents

Publication Publication Date Title
US7446041B2 (en) Full sequence metal and barrier layer electrochemical mechanical processing
US20050077188A1 (en) Endpoint for electrochemical processing
US7323416B2 (en) Method and composition for polishing a substrate
US6811680B2 (en) Planarization of substrates using electrochemical mechanical polishing
US20060021974A1 (en) Method and composition for polishing a substrate
US20060175298A1 (en) Method and composition for polishing a substrate
US20060169597A1 (en) Method and composition for polishing a substrate
JP2001196335A (ja) エレクトロケミカルメカニカル平坦化方法及び装置
WO2006121600A2 (en) Process and composition for conductive material removal by electrochemical mechanical polishing
US20060169674A1 (en) Method and composition for polishing a substrate
US20070187258A1 (en) Method for electrochemically polishing a conductive material on a substrate
US20060196778A1 (en) Tungsten electroprocessing
JP2009522810A (ja) 動的処理制御による電気化学処理
US7504018B2 (en) Electrochemical method for Ecmp polishing pad conditioning
US20070254485A1 (en) Abrasive composition for electrochemical mechanical polishing
US20070243709A1 (en) Planarization of substrates at a high polishing rate using electrochemical mechanical polishing
US20090061741A1 (en) Ecmp polishing sequence to improve planarity and defect performance
JP2008513596A (ja) フルシーケンス式の金属及びバリア層の電解機械処理
US7879255B2 (en) Method and composition for electrochemically polishing a conductive material on a substrate
US20060249394A1 (en) Process and composition for electrochemical mechanical polishing
US20070151866A1 (en) Substrate polishing with surface pretreatment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100315

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111101