JP2008513596A - フルシーケンス式の金属及びバリア層の電解機械処理 - Google Patents
フルシーケンス式の金属及びバリア層の電解機械処理 Download PDFInfo
- Publication number
- JP2008513596A JP2008513596A JP2007531184A JP2007531184A JP2008513596A JP 2008513596 A JP2008513596 A JP 2008513596A JP 2007531184 A JP2007531184 A JP 2007531184A JP 2007531184 A JP2007531184 A JP 2007531184A JP 2008513596 A JP2008513596 A JP 2008513596A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- detecting
- barrier
- processing
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
- B23H5/00—Combined machining
- B23H5/06—Electrochemical machining combined with mechanical working, e.g. grinding or honing
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
- B23H5/00—Combined machining
- B23H5/06—Electrochemical machining combined with mechanical working, e.g. grinding or honing
- B23H5/08—Electrolytic grinding
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
- H01L21/32125—Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Mechanical Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Weting (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Electrolytic Production Of Metals (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【選択図】 図8
Description
[0001]本発明の実施形態は、一般的に、電気化学処理の方法に関する。
[0002]電解機械研磨(electrochemical mechanical planarizing;ECMP)は、電気化学的溶解によって、基板表面から導電性材料を除去するのと同時に、従来の平坦化プロセスと比較して少ない機械的摩耗で該基板を研磨することに使用する技術である。ECMPシステムは、一般的に、バイアスの極性を逆にすることによる、該基板への導電性材料の堆積に適している。電気化学的溶解は、陰極と基板表面との間にバイアスを印加して、該基板表面から導電性材料を周りの電解液中へ除去することによって実行される。典型的には、該バイアスは、該基板がその上で処理される導電性研磨材料により、該基板表面に印加される。研磨プロセスの機械的成分は、該基板と該導電性研磨材料との間に相対運動を提供することによって実行され、この相対運動は、該基板からの該導電性材料の除去を強化する。
[0026]図1は、基板を電気化学的に処理する装置を有する平坦化システム100の一実施形態の平面図である。例示的なシステム100は、一般的に、ファクトリインタフェース102と、ローディングロボット104と、平坦化モジュール106とを備える。ローディングロボット104は、ファクトリインタフェース102と平坦化モジュール106との間での基板122の移送を容易にするために、該ファクトリインタフェース及び平坦化モジュールの近くに配置されている。
[0060]図7は、上述したシステム100に対して実施することができる露出した導電層及び下にあるバリア層を有する基板を電解処理する方法700の一つの実施形態を描いたものである。該導電層は、タングステン、銅、露出したタングステン及び銅を有する層等とすることができる。該バリア層は、ルテニウム、タンタル、窒化タンタル、チタン、窒化物チタン等とすることができる。絶縁層、典型的には、酸化物が、一般的に、該バリア層の下にある。方法700は、他の電解処理システムに対しても実施することができる。方法700は、一般的に、コントローラ108の記憶装置112に、典型的には、ソフトウェアルーチンとして格納されている。該ソフトウェアルーチンは、CPU110により制御されるハードウェアから遠く離れて配設されている第2のCPU(図示せず)に格納してもよく、および/または該第2のCPUによって実行してもよい。
Claims (38)
- 基板を電解処理する方法であって、
前記基板上のバリア材料の露出層と電極との間に、電解液を介して導電性経路を確立するステップと、
約2psi未満の力で、前記基板を処理パッドアセンブリに押し付けるステップと、
前記基板と、前記基板に接触しているパッドアセンブリとの間に動きを提供するステップと、
バリア処理ステーション内での第1の電気化学処理工程の間に、前記露出層の一部を電気化学的に除去するステップと、
を備える方法。 - 前記第1の電気化学処理工程が更に、
バリア材料からなる前記露出層のブレイクスルー時に、または、ブレイクスルー直前に、前記第1の電気化学処理工程の終点を検知するステップと、
前記バリア処理ステーション内での第2の電気化学処理工程において、前記バリア材料の露出層を電気化学的に処理するステップと、
前記第2の電気化学処理工程の終点を検知するステップと、
を備える方法。 - 前記導電性経路を確立するステップが、
電解液を、前記電極の下から、前記処理パッドアセンブリを介して前記基板に接触させて流すステップを更に備える、請求項1に記載の方法。 - 前記第2の電気化学処理工程が、
第1の終点を検知するステップと、
前記基板をより遅い速度で電解処理するステップと、
前記基板から取り除かれる残りのバリア材料を表す第2の終点を検知するステップと、
を更に備える、請求項2に記載の方法。 - 前記第1の終点を検知するステップが、
前記基板と前記電極との間を流れる電流の第1の不連続を検知するステップを更に備える、請求項4に記載の方法。 - 前記第2の終点を検知するステップが、
前記基板と前記電極との間を流れる電流の第2の不連続を検知するステップを、更に備える、請求項5に記載の方法。 - 前記電解液が更に、触媒と、硫酸、リン酸、アミノ酸、有機アミン、フタル酸、有機石炭酸、またはピコリン酸またはそれらの誘導体のうちの少なくとも1つとを備える、請求項1に記載の方法。
- 前記処理システム内で、前記バリア層の上に配置された導電層を電気化学的に除去するステップを更に備える、請求項1に記載の方法。
- 前記バリア材料が、ルテニウム、チタン、窒化チタン、タンタル及び窒化タンタルのうちの少なくとも1つである、請求項1に記載の方法。
- 露出した導電層と、下にあるバリア層とを有する基板を電気化学的に処理する方法であって、
前記基板上の導電性材料からなる前記露出した層と電極との間の電解液を通る導電性経路を確立するステップであって、前記導電性材料が銅またはタングステンであるステップと、
第1の処理ステーション内で、第1の電気化学処理工程中に、前記露出層の部分を電気化学的に除去するステップと、
前記基板をバリア除去ステーションへ移送するステップと、
前記基板を、約2psi未満の力で、前記バリア除去ステーション内に配置された処理パッドアセンブリに押し付けるステップと、
前記バリア層と電極との間の電解液を通る導電性経路を確立するステップと、
前記バリア層を電気化学的に処理するステップと、
を備える方法。 - 前記導電性材料の露出層のブレイクスルー時に、またはブレイクスルー直前に、前記第1の電気化学処理工程の終点を検知するステップと、
第2の電気化学処理工程において、前記導電性材料の露出層を電気化学的に処理するステップと、
前記第2の電気化学処理工程の終点を検知するステップと、
を更に備える、請求項10に記載の方法。 - 前記バリア処理ステップが更に、
前記バリア材料の露出層のブレイクスルー時に、またはブレイクスルー直前に、第1の電気化学処理工程の終点を検知するステップと、
前記バリア処理ステーション内での第2の電気化学処理工程において、前記バリア材料の露出層を電気化学的に処理するステップと、
前記第2の電気化学処理工程の終点を検知するステップと、
を備える、請求項10に記載の方法。 - 前記第2の電気化学処理工程が更に、
前記第2の終点の検知後に、前記基板を過剰研磨するステップを更に備える、請求項12に記載の方法。 - 前記第1の終点を検知するステップが更に、
前記基板と前記電極との間を流れる電流の第1の不連続を検知するステップを備える、請求項12に記載の方法。 - 前記第2の終点を検知するステップが更に、
前記基板と前記電極との間を流れる電流の第2の不連続を検知するステップを備える、請求項14に記載の方法。 - 前記バリア除去ステーション内の電解液が更に、触媒と、硫酸またはリン酸の少なくとも一方とを備える、請求項10に記載の方法。
- 前記第1の処理ステーション内の電解液が、前記第1の処理ステーション内の電解液と異なる成分を有する、請求項16に記載の方法。
- 基板を電解処理する方法であって、
前記基板上のバリア材料の露出した層と電極との間の電解液を通る導電性経路を確立するステップと、
バリア処理ステーション内で、第1の電気化学処理工程中に、前記露出層の部分を電気化学的に除去するステップと、
前記バリア材料の露出層のブレイクスルー時に、または、ブレイクスルー直前に、前記第1の電気化学処理工程の終点を検知するステップと、
前記バリア処理ステーション内で、第2の電気化学処理工程において、前記バリア材料の露出層を電気化学的に処理するステップと、
前記第2の電気化学処理工程の終点を検知するステップと、
を備える方法。 - 前記基板上のバリア材料を処理パッドアセンブリに接触させるステップと、
前記基板を前記パッドアセンブリに対して、ポリシングモーションで動かすステップと、
を備える、請求項18に記載の方法。 - 前記第2の電気化学処理工程が更に、
第1の終点を検知するステップと、
前記基板を、より遅い速度で処理するステップと、
前記基板から取り除かれる残りのバリア材料を表す第2の終点を検知するステップと、
を備える請求項18に記載の方法。 - 前記第1の終点を検知するステップが更に、
前記基板と前記電極との電位差の第1の不連続を検知するステップであって、前記第2の終点を検知するステップが更に、前記基板と前記電極との電位差の第2の不連続を検知するステップを備えるステップを備える、請求項20に記載の方法。 - 前記第1の終点を検知するステップが更に、
前記基板と前記電極との間を流れる電流の第1の不連続を検知するステップを備える、請求項20に記載の方法。 - 前記第2の終点を検知するステップが更に、
前記基板と前記電極との間を流れる電流の第2の不連続を検知するステップを、
備える、請求項22に記載の方法。 - 前記処理システム内で、前記バリア層の上に配置された導電層を電気化学的に除去するステップを更に備える、請求項18に記載の方法。
- 前記基板と前記電極との間の電流の変化から、前記バリア層の残っている厚さを判断するステップを更に備える、請求項18に記載の方法。
- 露出した導電層と、下にあるバリア層とを有する基板を電気化学的に処理する方法であって、
前記基板上の前記導電性材料の露出層と電極との間の電解液を通る導電性経路を確立するステップと、
第1の処理ステーション内で、第1の電気化学処理工程中に、前記露出層の部分を電気化学的に除去するステップと、
前記導電性材料の露出層のブレイクスルー時に、または、ブレイクスルー直前に、前記第1の電気化学処理工程の終点を検知するステップと、
第2の電気化学処理工程において、前記導電性材料の露出層を電気化学的に処理するステップと、
前記第2の電気化学処理工程の終点を検知するステップと、
前記基板をバリア除去ステーションへ移送するステップと、
前記バリア層を電気化学的に処理するするステップと、
を備える方法。 - 前記第1の電気化学処理工程が、前記第1の処理ステーション内で実行され、
前記基板を第2の処理ステーションへ移送し、そこで、前記第2の電気化学処理工程が実行される、請求項26に記載の方法。 - 前記第2の電気化学処理工程が更に、
第1の終点を検知するステップと、
前記基板をより遅い速度で処理するステップと、
前記基板から取り除かれる残りの導電性材料を表す第2の終点を検知するステップと、
を備える、請求項27に記載の方法。 - 前記第1の終点を検知するステップが更に、
前記基板と前記電極との電位差の第1の不連続を検知するステップと、
前記基板と前記電極との電位差の第2の不連続を検知するステップと、
を備える、請求項28に記載の方法。 - 前記第1の終点を検知するステップが更に、
前記基板と前記電極との間を流れる電流の第1の不連続を検知するステップと、
前記基板と前記電極との間を流れる電流の第2の不連続を検知するステップと、
を備える、請求項28に記載の方法。 - 前記バリア電気化学処理工程が更に、
第1の終点を検知するステップと、
前記基板をより遅い速度で処理するステップと、
前記基板から取り除かれるバリア材料を表す第2の終点を検知するステップと、
を備える、請求項26に記載の方法。 - 前記第1の終点を検知するステップが更に、
前記基板と前記電極との電位差の第1の不連続を検知するステップと、
前記基板と前記電極との電位差の第2の不連続を検知するステップと、
を備える、請求項31に記載の方法。 - 前記第1の終点を検知するステップが更に、
前記基板と前記電極との間を流れる電流の第1の不連続を検知するステップと、
前記基板と前記電極との間を流れる電流の第2の不連続を検知するステップと、
を備える、請求項31に記載の方法。 - 電流の変化から、前記導電性材料の厚さを判断するステップを更に備える、請求項26に記載の方法。
- 露出した導電層と、下にあるバリア層とを有する基板を電気化学的に処理する方法であって、
処理システムの第1の処理ステーション内で、前記基板を処理パッドアセンブリ上に配置するステップと、
前記基板上の導電性材料の露出層と電極との間の電解液を通る導電性経路を確立するステップと、
前記処理パッドアセンブリと、前記処理パッドアセンブリに接触している前記基板との間に、ポリシングモーションを提供するステップと、
前記第1の処理ステーション内で、第1の電気化学処理工程において、前記露出層の部分を電気化学的に除去するステップと、
前記導電性材料の露出層のブレイクスルー時に、または、ブレイクスルー直前に、前記第1の電気化学処理工程の終点を検知するステップと、
第2の電気化学処理工程において、前記導電性材料の露出層を電気化学的に処理するステップと、
前記第2の電気化学処理工程の終点を検知するステップと、
前記基板をバリア除去ステーションへ移送するステップと、
前記バリア除去ステーション内に、前記バリア層と電極との間の電解液を通る導電性経路を確立するステップと、
バリア処理ステーション内で、第1の電解バリア処理ステップ中に、前記バリア層の部分を電気化学的に除去するステップと、
バリア材料のブレイクスルー時に、または、ブレイクスルー直前に、前記第1の電解バリア処理ステップの終点を検知するステップと、
前記バリア処理ステーション内で、第2の電気化学バリア処理ステップにおいて、前記バリア材料を電気化学的に処理するステップと、
前記第2の電気化学処理工程の終点を検知するステップと、
を備える方法。 - 前記バリア処理ステップ及び導電性材料処理ステップの少なくとも2つの終点を検知するステップが更に、
前記基板と前記電極との電位差の不連続を検知するステップを備える、請求項35に記載の方法。 - 前記バリア処理ステップ及び銅処理ステップの少なくとも2つの終点を検知するステップが更に、
前記基板と前記電極との間で測定した電流の不連続を検知するステップを備える、請求項35に記載の方法。 - 電流の変化から、前記導電性材料の残りの厚さを判断するステップを更に備える、請求項35に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/940,603 US20050077188A1 (en) | 2002-01-22 | 2004-09-14 | Endpoint for electrochemical processing |
| US10/941,060 US7084064B2 (en) | 2004-09-14 | 2004-09-14 | Full sequence metal and barrier layer electrochemical mechanical processing |
| PCT/US2005/029357 WO2006031366A2 (en) | 2004-09-14 | 2005-08-18 | Full sequence metal and barrier layer electrochemical mechanical processing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008513596A true JP2008513596A (ja) | 2008-05-01 |
Family
ID=35788465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007531184A Pending JP2008513596A (ja) | 2004-09-14 | 2005-08-18 | フルシーケンス式の金属及びバリア層の電解機械処理 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2008513596A (ja) |
| KR (1) | KR100905561B1 (ja) |
| WO (1) | WO2006031366A2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009102694A (ja) * | 2007-10-23 | 2009-05-14 | Ebara Corp | 電解複合研磨方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03100987U (ja) * | 1990-01-30 | 1991-10-22 | ||
| JP2001077117A (ja) * | 1999-09-07 | 2001-03-23 | Sony Corp | 半導体装置の製造方法、研磨装置および研磨方法 |
| WO2004020545A1 (en) * | 2002-08-29 | 2004-03-11 | Micron Technology, Inc. | Method and apparatus for chemically, mechanically, and/or electrolytically removing material from microelectronic substrates |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7374644B2 (en) * | 2000-02-17 | 2008-05-20 | Applied Materials, Inc. | Conductive polishing article for electrochemical mechanical polishing |
| US6837983B2 (en) * | 2002-01-22 | 2005-01-04 | Applied Materials, Inc. | Endpoint detection for electro chemical mechanical polishing and electropolishing processes |
| JP4205914B2 (ja) * | 2002-08-27 | 2009-01-07 | 株式会社ルネサステクノロジ | 半導体装置の製造方法及び製造装置 |
| US6739953B1 (en) * | 2003-04-09 | 2004-05-25 | Lsi Logic Corporation | Mechanical stress free processing method |
-
2005
- 2005-08-18 JP JP2007531184A patent/JP2008513596A/ja active Pending
- 2005-08-18 WO PCT/US2005/029357 patent/WO2006031366A2/en active Application Filing
- 2005-08-18 KR KR1020077006589A patent/KR100905561B1/ko not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03100987U (ja) * | 1990-01-30 | 1991-10-22 | ||
| JP2001077117A (ja) * | 1999-09-07 | 2001-03-23 | Sony Corp | 半導体装置の製造方法、研磨装置および研磨方法 |
| WO2004020545A1 (en) * | 2002-08-29 | 2004-03-11 | Micron Technology, Inc. | Method and apparatus for chemically, mechanically, and/or electrolytically removing material from microelectronic substrates |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006031366A3 (en) | 2006-06-29 |
| WO2006031366A2 (en) | 2006-03-23 |
| KR100905561B1 (ko) | 2009-07-02 |
| KR20070046187A (ko) | 2007-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446041B2 (en) | Full sequence metal and barrier layer electrochemical mechanical processing | |
| US20050077188A1 (en) | Endpoint for electrochemical processing | |
| US7323416B2 (en) | Method and composition for polishing a substrate | |
| US6811680B2 (en) | Planarization of substrates using electrochemical mechanical polishing | |
| US20060021974A1 (en) | Method and composition for polishing a substrate | |
| US20060175298A1 (en) | Method and composition for polishing a substrate | |
| US20060169597A1 (en) | Method and composition for polishing a substrate | |
| JP2001196335A (ja) | エレクトロケミカルメカニカル平坦化方法及び装置 | |
| WO2006121600A2 (en) | Process and composition for conductive material removal by electrochemical mechanical polishing | |
| US20060169674A1 (en) | Method and composition for polishing a substrate | |
| US20070187258A1 (en) | Method for electrochemically polishing a conductive material on a substrate | |
| US20060196778A1 (en) | Tungsten electroprocessing | |
| JP2009522810A (ja) | 動的処理制御による電気化学処理 | |
| US7504018B2 (en) | Electrochemical method for Ecmp polishing pad conditioning | |
| US20070254485A1 (en) | Abrasive composition for electrochemical mechanical polishing | |
| US20070243709A1 (en) | Planarization of substrates at a high polishing rate using electrochemical mechanical polishing | |
| US20090061741A1 (en) | Ecmp polishing sequence to improve planarity and defect performance | |
| JP2008513596A (ja) | フルシーケンス式の金属及びバリア層の電解機械処理 | |
| US7879255B2 (en) | Method and composition for electrochemically polishing a conductive material on a substrate | |
| US20060249394A1 (en) | Process and composition for electrochemical mechanical polishing | |
| US20070151866A1 (en) | Substrate polishing with surface pretreatment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080724 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100315 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101130 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111101 |