JP2009049243A

JP2009049243A - Image display device and manufacturing method thereof

Info

Publication number: JP2009049243A
Application number: JP2007214989A
Authority: JP
Inventors: Takashi Noda; 剛史野田; Naohiro Kamo; 尚広賀茂
Original assignee: Hitachi Displays Ltd
Current assignee: Japan Display Inc
Priority date: 2007-08-21
Filing date: 2007-08-21
Publication date: 2009-03-05

Abstract

【課題】表示領域の外側に駆動回路をＴＦＴによって形成する表示装置において、駆動回路を高性能にかつ歩留り良く形成する。
【解決手段】駆動部ＤＲＶにおいては、ＴＦＴ基板１０１上に熱放散のための金属下地膜１１３を形成しておく。その後窒化シリコン膜１０２および酸化シリコン膜１０３等のアンダーコートをし、ａ−Ｓｉ膜をＣＶＤ法によって形成し、該ａ−Ｓｉ膜をレーザーアニールによってポリシリコン膜に変換する。さらに、その後条件の異なるレーザーアニールによってＳＥＬＡＸ（Selectively Enlarging Laser Crystallization）膜１１１に変換する。アンダーコート膜の下に金属下地膜１１３が形成されているために、レーザーアニールの際、アンダーコート膜が過度に熱せられて発生するガスに起因するＳＥＬＡＸ膜１１１の欠陥を防止することが出来る。これによって、高性能な駆動回路を歩留まりよく形成することが出来る。
【選択図】図２In a display device in which a driving circuit is formed of TFTs outside a display region, the driving circuit is formed with high performance and high yield.
In a drive unit DRV, a metal base film 113 for heat dissipation is formed on a TFT substrate 101 in advance. Thereafter, the silicon nitride film 102 and the silicon oxide film 103 are undercoated, an a-Si film is formed by a CVD method, and the a-Si film is converted into a polysilicon film by laser annealing. Further, it is converted into a SELAX (Selectively Enlarging Laser Crystallization) film 111 by laser annealing under different conditions. Since the metal base film 113 is formed under the undercoat film, it is possible to prevent defects in the SELAX film 111 caused by gas generated by excessively heating the undercoat film during laser annealing. As a result, a high-performance drive circuit can be formed with high yield.
[Selection] Figure 2

Description

本発明は、液晶表示装置、有機EL表示装置等の、フラットディスプレイ画像装置に関連し、特に、ガラス基板上の表示領域および駆動回路部に薄膜トランジスタ（ＴＦＴ）を形成したアクティブマトリクスタイプの画像表示装置に関係する。 The present invention relates to a flat display image device such as a liquid crystal display device and an organic EL display device, and in particular, an active matrix type image display device in which a thin film transistor (TFT) is formed in a display region and a drive circuit portion on a glass substrate. Related to.

マトリクス配列された画素の駆動素子として薄膜トランジスタ（以後ＴＦＴという）を用いるアクティブマトリクス方式の画像装置が広く使用されている。このアクティブマトリククス方式は、従来は、各画素のスイッチングとして用いられるＴＦＴには、比較的製造の容易な非晶質シリコンによって形成され、駆動回路は、IC等を外付けしてモジュールを形成していた。一方、スペースファクタ等の要請から、画素が形成されるガラス基板の周辺にＴＦＴによって駆動回路を形成する方式が比較的小型のディスプレイで採用されている。 2. Description of the Related Art Active matrix image devices that use thin film transistors (hereinafter referred to as TFTs) as driving elements for pixels arranged in a matrix are widely used. In the conventional active matrix system, TFTs used for switching of each pixel are conventionally formed of amorphous silicon which is relatively easy to manufacture, and a drive circuit is formed by externally attaching an IC or the like to form a module. It was. On the other hand, due to demands for space factors and the like, a system in which a driving circuit is formed by TFTs around a glass substrate on which pixels are formed is adopted for a relatively small display.

駆動回路を形成するＴＦＴを非晶質シリコンで形成すると電子の移動度が不足する等から十分な特性が得られない。この場合、非晶質シリコンに替えて、多結晶シリコンを用いてＴＦＴを形成する。このための多結晶シリコンの形成は、先にＣＶＤ法、スパッタリング、また蒸着等によって非晶質シリコン膜を形成したあと、エキシマレーザ等を照射することにより、多結晶シリコン膜を形成する方法がとられる。 If the TFT forming the driving circuit is formed of amorphous silicon, sufficient characteristics cannot be obtained due to insufficient electron mobility. In this case, the TFT is formed using polycrystalline silicon instead of amorphous silicon. For the formation of polycrystalline silicon for this purpose, a method of forming a polycrystalline silicon film by first irradiating an excimer laser or the like after forming an amorphous silicon film by CVD, sputtering, vapor deposition or the like. It is done.

駆動回路のみでなく、画素部のＴＦＴもポリシリコンで形成する場合、画素部と駆動回路部とで異なる特性を持つＴＦＴを形成する場合もある。例えば駆動回路部ではＴＦＴにおけるキャリアの移動を重視し、画素部ではキャリアの移動度よりもＴＦＴのＯＦＦ特性を重視する場合等である。このような場合の1例として「特許文献１」があげられる。「特許文献１」においては画素部におけるＴＦＴの下地膜として形成されたＳｉＯ_２の膜厚を画素部において駆動回路部よりも厚くすることによって画素部でのポリシリコン形成時の放熱を大きくして結晶粒を小さくし、画素部ＴＦＴのＯＦＦ電流を小さくする技術が記載されている。 When not only the driving circuit but also the TFT of the pixel portion is formed of polysilicon, a TFT having different characteristics may be formed in the pixel portion and the driving circuit portion. For example, the driving circuit unit places importance on the movement of carriers in the TFT, and the pixel portion puts importance on the OFF characteristics of the TFT rather than the carrier mobility. One example of such a case is “Patent Document 1”. In “Patent Document 1”, the heat radiation at the time of forming polysilicon in the pixel portion is increased by making the film thickness of SiO ₂ formed as the base film of the TFT in the pixel portion thicker than that in the drive circuit portion. A technique for reducing crystal grains and reducing the OFF current of the pixel portion TFT is described.

「特許文献２」には、ＴＦＴにおけるポリシリコン層の下に高融点金属膜を形成することによってシリコンが溶融、再結晶化するときの温度を均一にして結晶粒界を少なくする技術が記載されている。また、「特許文献３」には、駆動回路部の下層に金属膜を形成することによって駆動時における駆動回路から発生する熱を放散する技術が記載されている。また、この技術によって、ポリシリコン層の膜厚方向の粒径を均一に出来るという技術も記載されている。 “Patent Document 2” describes a technique for reducing the grain boundary by uniformizing the temperature when silicon is melted and recrystallized by forming a refractory metal film under the polysilicon layer in the TFT. ing. Further, "Patent Document 3" describes a technique for dissipating heat generated from the drive circuit during driving by forming a metal film below the drive circuit section. In addition, this technique describes a technique in which the grain size in the film thickness direction of the polysilicon layer can be made uniform.

しかし、一般にはこのような方法で得られたポリシリコン膜は結晶粒が５００ｎｍ以下であって、駆動用トランジスタとしては十分な電子移動度が得られない場合がある。すなわち、結晶粒界において電子の移動が阻害されるからである。そこで、レーザービームのパルス形状とパルス幅を工夫することによって、特定方向に結晶を成長させた、擬似単結晶を形成する技術（Selectively Enlarging Laser Crystallization 以下ＳＥＬＡＸという）が提案されている。 However, in general, the polysilicon film obtained by such a method has crystal grains of 500 nm or less, and there are cases where sufficient electron mobility cannot be obtained for a driving transistor. That is, the movement of electrons is hindered at the grain boundary. Therefore, a technique (Selectively Enlarging Laser Crystallization, hereinafter referred to as SELAX) for forming a pseudo single crystal in which a crystal is grown in a specific direction by devising a pulse shape and a pulse width of a laser beam has been proposed.

この技術は、特定方向とＴＦＴのチャンネル方向を一致させることにより、単結晶の場合のトランジスタに近いＴＦＴ特性を得ようとするものである。この技術によれば、ＴＦＴにおけるキャリアの移動度を向上することができるので、性能のよい駆動回路を形成することが出来る。このような技術を記載したものとして「特許文献４」および「特許文献５」が上げられる。 This technique seeks to obtain TFT characteristics close to those of a single crystal transistor by matching the specific direction with the channel direction of the TFT. According to this technique, carrier mobility in the TFT can be improved, so that a drive circuit with good performance can be formed. “Patent Document 4” and “Patent Document 5” can be cited as descriptions of such techniques.

特開平１１−９５２５９号公報Japanese Patent Laid-Open No. 11-95259 特開平６−３４９９７号公報JP-A-6-34997 特開平７−１８１５１２号公報JP-A-7-181512 特開２００２―２２２９５９号公報JP 2002-222959 A 特開２００３―１２４１３６号公報Japanese Patent Laid-Open No. 2003-124136

ＳＥＬＡＸでは通常のポリシリコンの形成の場合よりも、長時間レーザーを照射するために、膜に欠陥が生じやすい。すなわち、ＳＥＬＡＸによって得られる擬似単結晶シリコン膜（以下ＳＥＬＡＸ膜という）には、酸素の析出物や結晶欠陥が多く見られる。これらの欠陥が多く見られるポリシリコン膜でＴＦＴを製作すると、移動度、Ｓ値の特性が悪くなる。ここで、Ｓ値とはＴＦＴのスイッチングＯＮ時の電流の立ち上がり特性で、例えば、電流値が特定値から１０倍になる場合のゲート電圧の変化をいう。すなわち、Ｓ値が小さいほうが電流の立ち上がり特性は良い。 In SELAX, since the laser is irradiated for a longer time than in the case of forming normal polysilicon, defects are likely to occur in the film. That is, oxygen pseudoprecipitates and crystal defects are often observed in the pseudo single crystal silicon film (hereinafter referred to as SELAX film) obtained by SELAX. If a TFT is manufactured using a polysilicon film in which many of these defects are observed, the characteristics of mobility and S value are deteriorated. Here, the S value is a rising characteristic of current when the TFT is switched on, for example, a change in the gate voltage when the current value is 10 times the specific value. That is, the smaller the S value, the better the current rise characteristic.

結晶粒界が多いエキシマレーザーアニールで得られる結晶ではこの問題は顕著とならないが、粒界が少ないＳＥＬＡＸ結晶では顕著な問題となる。酸素の析出物や結晶欠陥の発生はシリコン膜のアンダーコート膜から入り込むＨ_２Ｏ、ＯＨ基に起因すると考えられる。一般的にはアンダーコート膜としてはＳｉＯ_２膜および、ＳｉＮ膜の積層膜が用いられるが、これらの膜を昇温するとＨ_２Ｏ、ＯＨ基等を含むガスが発生する。 This problem is not significant for crystals obtained by excimer laser annealing with many crystal grain boundaries, but is significant with SELAX crystals with few grain boundaries. Oxygen precipitates and crystal defects are considered to be caused by H ₂ O and OH groups entering from the silicon undercoat film. Generally, a laminated film of a SiO ₂ film and a SiN film is used as the undercoat film, but when these films are heated, a gas containing H ₂ O, OH groups, etc. is generated.

ＳＥＬＡＸプロセス中では、アンダーコート膜もシリコン溶融温度である１０００℃以上に昇温されるため、Ｈ_２Ｏ、ＯＨ基等を含むガスが発生する。Ｈ_２Ｏ、ＯＨ基等を含むガスは酸素の析出物としてポリシリコン膜中に残る。そして、ポリシリコン膜中の酸素は結晶欠陥の発生を引き起こす。すなわちこのプロセスではポリシリコン膜中の酸素は温度と時間の増加で大きくなる。したがって、シリコンの溶融時間が数ｎｓと短いエキシマレーザーアニール（ＥＬＡ）では問題とならず、溶融時間が数ｍｓと長いＳＥＬＡＸで顕著となる。シリコン膜中の酸素の析出物や結晶欠陥を減らすには結晶化プロセスの温度を下げ、時間を短くする必要がある。ＳＥＬＡＸプロセスからのアプローチとしては、（１）レーザーパワーの低減すなわち、シリコン溶融温度の低下、（２）レーザー走査速度の高速化すなわち、シリコン昇温時間の短縮が上げられる。しかし、このアプローチはプロセスの裕度を減少させるものである。 During the SELAX process, the undercoat film is also heated to 1000 ° C. or higher, which is the silicon melting temperature, and thus a gas containing H ₂ O, OH groups, etc. is generated. The gas containing H ₂ O, OH groups, etc. remains in the polysilicon film as oxygen precipitates. Then, oxygen in the polysilicon film causes crystal defects. That is, in this process, the oxygen in the polysilicon film becomes larger as the temperature and time increase. Accordingly, there is no problem in excimer laser annealing (ELA) with a short melting time of silicon of several ns, and it becomes remarkable with SELAX having a long melting time of several ms. In order to reduce oxygen precipitates and crystal defects in the silicon film, it is necessary to lower the temperature of the crystallization process and shorten the time. As an approach from the SELAX process, (1) reduction of laser power, that is, lowering of the silicon melting temperature, and (2) increase of laser scanning speed, that is, shortening of the silicon heating time are raised. However, this approach reduces process margins.

本発明は、以上のような問題点を解決するために、アンダーコートの下に熱伝導の良い下地膜を形成し、アンダーコートが過度に過熱されるのを防ぎ、これによってアンダーコートからのガスの発生を抑制し、ポリシリコン膜中に酸素の析出物あるいは膜欠陥の発生を抑制するものである。具体的な手段のうちの主なものは次のとおりである。 In order to solve the above-described problems, the present invention forms a base film having good thermal conductivity under the undercoat, thereby preventing the undercoat from being overheated, thereby preventing the gas from the undercoat. The generation of oxygen is suppressed, and the generation of oxygen precipitates or film defects in the polysilicon film is suppressed. The main specific means are as follows.

本発明の第１の手段は、基板には画素電極と画素部ＴＦＴを含む画素が多数形成された表示領域と前記表示領域の外側には駆動部ＴＦＴを含む走査信号駆動回路またはデータ信号駆動回路が形成された表示装置であって、前記画素部ＴＦＴの半導体膜はポリシリコン膜によって形成され、前記駆動部ＴＦＴの半導体膜はＳＥＬＡＸ膜によって形成され、前記駆動部ＴＦＴの下側には絶縁膜が形成され、前記絶縁膜の下側には前記金属下地膜が形成されていることを特徴とする表示装置である。 According to a first aspect of the present invention, there is provided a display region in which a number of pixels including pixel electrodes and pixel portion TFTs are formed on a substrate, and a scanning signal drive circuit or data signal drive circuit including drive portion TFTs outside the display region. The semiconductor film of the pixel unit TFT is formed of a polysilicon film, the semiconductor film of the driving unit TFT is formed of a SELAX film, and an insulating film is formed below the driving unit TFT. The display device is characterized in that the metal base film is formed below the insulating film.

本発明の第２の手段は、前記絶縁膜は窒化シリコン膜と酸化シリコン膜の２層膜によって形成されていることを特徴とする表示装置である。 The second means of the present invention is a display device characterized in that the insulating film is formed of a two-layer film of a silicon nitride film and a silicon oxide film.

本発明の第３の手段は、第１の手段に加え、前記金属膜の幅は前記ＳＥＬＡＸ膜の幅よりも大きいことを特徴とする表示装置である。 According to a third means of the present invention, in addition to the first means, the width of the metal film is larger than the width of the SELAX film.

本発明の第４の手段は前記金属膜の幅は前記ＳＥＬＡＸ膜の幅よりも２０μｍ以上大きいことを特徴とする第１の手段に記載の表示装置である。 A fourth means of the present invention is the display device according to the first means, wherein the width of the metal film is 20 μm or more larger than the width of the SELAX film.

本発明の第５の手段は、第１の手段に加え、前記金属膜の膜厚は５０ｎｍ以上で５００ｎｍ以下であることを特徴とする表示装置である。 According to a fifth means of the present invention, in addition to the first means, the thickness of the metal film is 50 nm or more and 500 nm or less.

本発明の第６の手段は、第１の手段に加え、前記金属膜はＭｏ、Ｗ、Ｔｉ、またはＭｏ−Ｗ合金またはこれらの金属の合金で形成されていることを特徴とする表示装置である。 According to a sixth means of the present invention, in addition to the first means, the metal film is formed of Mo, W, Ti, a Mo—W alloy or an alloy of these metals. is there.

本発明の第７の手段は、第１の手段に加え、前記駆動部ＴＦＴは前記走査信号駆動回路にのみ形成され、前記データ信号駆動回路はＩＣチップによって形成されていることを特徴とする表示装置である。 According to a seventh means of the present invention, in addition to the first means, the driving unit TFT is formed only in the scanning signal driving circuit, and the data signal driving circuit is formed by an IC chip. Device.

本発明の第８の手段は、画素電極および画素部ＴＦＴからなる画素がマトリクス状に形成された表示領域と、前記表示領域の外側に駆動部ＴＦＴを含む走査信号駆動回路またはデータ信号駆動回路が形成されたＴＦＴ基板と、前記ＴＦＴ基板の前記画素に対応してカラーフィルタが形成されたカラーフィルタ基板と、前記ＴＦＴ基板と前記カラーフィルタ基板との間に液晶を挟持した液晶表示装置であって、前記画素部ＴＦＴの半導体膜はポリシリコン膜によって形成され、前記駆動部ＴＦＴの半導体膜はＳＥＬＡＸ膜によって形成され、前記駆動部ＴＦＴの下側には絶縁膜が形成され、前記絶縁膜の下側には前記金属下地膜が形成されていることを特徴とする表示装置である。 According to an eighth means of the present invention, there is provided a display region in which pixels comprising pixel electrodes and pixel portion TFTs are formed in a matrix, and a scanning signal drive circuit or data signal drive circuit including a drive portion TFT outside the display region. A TFT substrate formed, a color filter substrate on which a color filter is formed corresponding to the pixel of the TFT substrate, and a liquid crystal display device in which liquid crystal is sandwiched between the TFT substrate and the color filter substrate. The semiconductor film of the pixel unit TFT is formed of a polysilicon film, the semiconductor film of the driving unit TFT is formed of a SELAX film, an insulating film is formed below the driving unit TFT, and the underside of the insulating film. The display device is characterized in that the metal base film is formed on the side.

本発明の第９の手段は、有機ＥＬ発光層を含む発光部と前記発光部への電流の供給を制御する画素部ＴＦＴと、前記表示領域の外側に駆動部ＴＦＴを含む走査信号駆動回路またはデータ信号駆動回路が形成された基板を有する有機ＥＬ表示装置であって、前記画素部ＴＦＴの半導体膜はポリシリコン膜によって形成され、前記駆動部ＴＦＴの半導体膜はＳＥＬＡＸ膜によって形成され、前記駆動部ＴＦＴの下側には絶縁膜が形成され、前記絶縁膜の下側には前記金属下地膜が形成されていることを特徴とする表示装置である。 According to a ninth means of the present invention, there is provided a light emitting unit including an organic EL light emitting layer, a pixel unit TFT for controlling supply of current to the light emitting unit, and a scanning signal driving circuit including a driving unit TFT outside the display region. An organic EL display device having a substrate on which a data signal driving circuit is formed, wherein the semiconductor film of the pixel unit TFT is formed of a polysilicon film, the semiconductor film of the driving unit TFT is formed of a SELAX film, and the driving The display device is characterized in that an insulating film is formed under the part TFT, and the metal base film is formed under the insulating film.

本発明の上記手段によれば、駆動部ＴＦＴを欠陥の少ないＳＥＬＡＸ膜によって形成できるために、駆動部ＴＦＴにおけるキャリアの移動度を大きくすることが出来るので、性能の良い駆動回路を形成することが出来る。また、上記手段によれば、欠陥の少ない駆動部ＴＦＴを形成することができるために、駆動部のＴＦＴ間のバラつきが小さくなり、駆動回路の性能を上げることが出来る。したがって、上記手段によれば、回路規模の大きいデータ信号駆動回路もＴＦＴによって形成した表示装置を実現することが出来る。 According to the above means of the present invention, since the driving unit TFT can be formed of a SELAX film with few defects, the carrier mobility in the driving unit TFT can be increased, so that a high performance driving circuit can be formed. I can do it. Further, according to the above means, since the driving part TFT with few defects can be formed, the variation between the TFTs of the driving part is reduced, and the performance of the driving circuit can be improved. Therefore, according to the above means, it is possible to realize a display device in which a data signal driving circuit having a large circuit scale is also formed by TFTs.

また、上記手段によれば、液晶表示装置に対して、走査信号駆動回路、データ信号駆動回路をＴＦＴ基板上に形成することが出来、スペースファクタの良い液晶表示装置を製造することが出来る。 Further, according to the above means, a scanning signal driving circuit and a data signal driving circuit can be formed on the TFT substrate for the liquid crystal display device, and a liquid crystal display device with a good space factor can be manufactured.

また、上記手段によれば、有機ＥＬ表示装置について、走査信号駆動回路、データ信号駆動回路を基板上に形成することが出来、より小さな、より薄い有機ＥＬ表示装置を実現することが出来る。 According to the above means, the scanning signal drive circuit and the data signal drive circuit can be formed on the substrate for the organic EL display device, and a smaller and thinner organic EL display device can be realized.

実施例を用いて本発明を説明する。本発明は液晶表示装置、有機ＥＬ表示装置のいずれにも適用することが出来る。 The present invention will be described using examples. The present invention can be applied to both a liquid crystal display device and an organic EL display device.

図１は本発明を適用した表示装置の平面図である。図１において、ガラス基板上に液晶表示装置が形成されている。液晶表示装置の大部分は表示領域１０で占められている。表示領域１０には多くの画素がマトリクス状に形成されている。各画素にはスイッチングのためのＴＦＴがポリシリコンを用いて形成されている。表示領域１０の周辺横方向には走査信号駆動回路１１が形成されている。走査駆回路はＳＥＬＡＸを用いたＴＦＴによる駆動回路が形成されている。表示領域１０の周辺下側にはデータ信号駆動回路１２が形成されている。データ信号駆動回路１２はＳＥＬＡＸを用いたＴＦＴによる駆動回路が形成されている。なお、回路規模が大きなデータ信号駆動回路１２はＩＣチップを使用し、比較的回路規模が小さい走査信号駆動回路１１はＳＥＬＡＸで形成しても良い。 FIG. 1 is a plan view of a display device to which the present invention is applied. In FIG. 1, a liquid crystal display device is formed on a glass substrate. Most of the liquid crystal display device is occupied by the display area 10. Many pixels are formed in a matrix in the display area 10. In each pixel, a TFT for switching is formed using polysilicon. A scanning signal drive circuit 11 is formed in the lateral direction of the display area 10. The scanning driver circuit is formed with a driving circuit by TFTs using SELAX. A data signal drive circuit 12 is formed on the lower periphery of the display area 10. The data signal drive circuit 12 is formed with a TFT drive circuit using SELAX. The data signal driving circuit 12 having a large circuit scale may use an IC chip, and the scanning signal driving circuit 11 having a relatively small circuit scale may be formed by SELAX.

図１において、ガラス基板に形成されたアンダーコート上に、ａ−Ｓｉによる半導体層がＣＶＤ等によってガラス基板全面に形成される。その後、ａ−Ｓｉ膜をレーザー照射によってアニールし、ポリシリコン膜を形成する。表示領域１０におけるＴＦＴはこのポリシリコン膜によって形成されている。一方、表示領域周辺の走査信号駆動回路１１およびデータ信号駆動回路１２の形成される部分はポリシリコン膜をさらにレーザーアニールすることによってＳＥＬＡＸ膜を形成する。そして、走査信号駆動回路１１および、データ信号駆動回路１２はＳＥＬＡＸ膜によるＴＦＴを用いて形成される。ＳＥＬＡＸ膜はキャリアの移動度が大きいために、高速な駆動回路を形成することが出来る。 In FIG. 1, a semiconductor layer made of a-Si is formed on the entire surface of the glass substrate by CVD or the like on the undercoat formed on the glass substrate. Thereafter, the a-Si film is annealed by laser irradiation to form a polysilicon film. The TFT in the display area 10 is formed of this polysilicon film. On the other hand, the portion where the scanning signal driving circuit 11 and the data signal driving circuit 12 around the display area are formed forms a SELAX film by further laser annealing the polysilicon film. The scanning signal driving circuit 11 and the data signal driving circuit 12 are formed using TFTs made of a SELAX film. Since the SELAX film has a high carrier mobility, a high-speed driving circuit can be formed.

図２は画素部ＰＩＸにおけるＴＦＴと駆動回路部ＤＲＶにおけるＴＦＴの断面構造を対比して記載したものである。図２の駆動回路部ＤＲＶにおいて、ガラス基板上には金属下地膜１１３が形成されている。金属下地膜１１３はガラス基板１０１の全面にスパッタリング等によって被着され、その後、フォトプロセスによって駆動回路部のみに形成される。図２においては、画素部に形成されたＴＦＴと周辺部に形成されたＴＦＴの断面構造を対比しやすくするために、金属下地膜１１３は半導体層１１１よりもやや大きい程度に描かれているが、実際は駆動回路領域全面に形成される。 FIG. 2 shows a comparison of the cross-sectional structures of the TFT in the pixel portion PIX and the TFT in the drive circuit portion DRV. In the drive circuit unit DRV of FIG. 2, a metal base film 113 is formed on the glass substrate. The metal base film 113 is deposited on the entire surface of the glass substrate 101 by sputtering or the like, and then formed only on the drive circuit portion by a photo process. In FIG. 2, the metal base film 113 is drawn slightly larger than the semiconductor layer 111 in order to easily compare the cross-sectional structure of the TFT formed in the pixel portion and the TFT formed in the peripheral portion. Actually, it is formed on the entire surface of the drive circuit region.

金属下地膜１１３を覆って窒化シリコン膜１０２が形成される。窒化シリコン膜１０２の役割はガラス基板１０１からの不純物が半導体層１１１に侵入するのを防止することである。窒素シリコン膜１０２を覆って酸化シリコン膜１０３が形成される。窒化シリコン膜とポリシリコン膜が直接接するとポリシリコン膜に欠陥が多く発生するために、窒化シリコン膜とポリシリコン膜の間に酸化シリコン膜１０３が形成されている。酸化シリコン膜１０３上にはＳＥＬＡＸ膜１１１が形成される。ＳＥＬＡＸ膜１１１は上述のように、ポリシリコン膜１１２をレーザーアニールすることによってＴＦＴのチャンネル方向に結晶粒を成長させたものである。 A silicon nitride film 102 is formed covering the metal base film 113. The role of the silicon nitride film 102 is to prevent impurities from the glass substrate 101 from entering the semiconductor layer 111. A silicon oxide film 103 is formed so as to cover the nitrogen silicon film 102. When the silicon nitride film and the polysilicon film are in direct contact with each other, many defects are generated in the polysilicon film, so that the silicon oxide film 103 is formed between the silicon nitride film and the polysilicon film. A SELAX film 111 is formed on the silicon oxide film 103. As described above, the SELAX film 111 is obtained by growing crystal grains in the channel direction of the TFT by laser annealing the polysilicon film 112.

ＳＥＬＡＸ層を覆ってゲート絶縁膜１０４が形成される。ゲート絶縁膜１０４はＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）によるＳｉＯ２膜によって形成される。ゲート絶縁膜１０４上にゲート電極１０５が例えばＭｏ／Ｗ合金によって形成される。ゲート電極１０５は走査信号駆動回路１１から延在するゲート線と同層である。ゲート電極１０５を覆って、ゲート線とデータ信号線を絶縁する層間絶縁膜１０６が酸化シリコン膜または窒化シリコン膜によって形成される。 A gate insulating film 104 is formed to cover the SELAX layer. The gate insulating film 104 is formed of a SiO 2 film made of TEOS (tetraethoxysilane). A gate electrode 105 is formed on the gate insulating film 104 by using, for example, a Mo / W alloy. The gate electrode 105 is in the same layer as the gate line extending from the scanning signal drive circuit 11. An interlayer insulating film 106 covering the gate electrode 105 and insulating the gate line and the data signal line is formed of a silicon oxide film or a silicon nitride film.

層間絶縁膜１０６とゲート絶縁膜１０４にはソース電極またはドレイン電極とソース配線またはドレイン配線（Ｓ／Ｄ配線１０８）と接続するためのスルーホールが形成される。その後、Ｓ／Ｄ配線１０８をスパッタリング等によって形成する。Ｓ／Ｄ配線１０８はＡｌ−Ｓｉ合金およびＭｏ−Ｗ合金等の積層膜が使用される。 In the interlayer insulating film 106 and the gate insulating film 104, a through hole for connecting the source electrode or the drain electrode and the source wiring or the drain wiring (S / D wiring 108) is formed. Thereafter, the S / D wiring 108 is formed by sputtering or the like. The S / D wiring 108 is made of a laminated film such as an Al—Si alloy and a Mo—W alloy.

Ｓ／Ｄ配線１０８を覆って半導体層を保護するための窒化シリコン膜による無機パッシベーション膜１０７が被着される。無機パッシベーション膜１０７を覆って表面を平坦化するための有機パッシベーション膜１０９を被着する。駆動回路部には画素電極１１０となるＩＴＯ膜は形成されない。 An inorganic passivation film 107 made of a silicon nitride film for covering the S / D wiring 108 and protecting the semiconductor layer is deposited. An organic passivation film 109 for covering the inorganic passivation film 107 and planarizing the surface is deposited. An ITO film that becomes the pixel electrode 110 is not formed in the drive circuit portion.

図２の画素部ＰＩＸの断面図において、ガラス基板１０１の上にはアンダーコート膜である窒化シリコン膜１０２が形成される。画素部においては金属下地膜１１３が形成されない。窒化シリコン膜１０２を覆って酸化シリコン膜１０３が形成されることは駆動回路部と同様である。 In the cross-sectional view of the pixel portion PIX in FIG. 2, a silicon nitride film 102 that is an undercoat film is formed on a glass substrate 101. The metal base film 113 is not formed in the pixel portion. The silicon oxide film 103 is formed so as to cover the silicon nitride film 102 as in the case of the driver circuit portion.

酸化シリコン膜１０３上にはポリシリコンによる半導体層１１２が形成される。画素部におけるＴＦＴではキャリアの大きな移動度は必要とせず、むしろ、ＴＦＴのＯＦＦ時の抵抗が高いことが必要とされる。したがって、表示領域１０においてはポリシリコン膜１１２に対してはＳＥＬＡＸ工程を加えずに半導体層はポリシリコン膜１１２のままとしておく。 A semiconductor layer 112 made of polysilicon is formed on the silicon oxide film 103. The TFT in the pixel portion does not require a large carrier mobility, but rather requires a high resistance when the TFT is OFF. Therefore, in the display region 10, the semiconductor layer is left as the polysilicon film 112 without applying the SELAX process to the polysilicon film 112.

その後、ゲート絶縁膜１０４、ゲート電極１０５、層間絶縁膜１０６、スルーホール、Ｓ／Ｄ配線１０８、無機パッシベーション膜１０７、平坦化のための有機パッシベーション膜１０９を形成することは駆動回路部と同様である。画素領域においては画素電極１１０を形成する必要がある。このため、有機パッシベーション膜１０９および無機パッシベーション膜１０７にスルーホールを形成する。このスルーホールを覆って平坦化膜１０９上に画素電極１１０が形成される。ＩＴＯ膜にはスルーホールをとおしてＳ／Ｄ配線１０８および半導体層のＳ／Ｄ部と接続することによってデータ信号が伝えられる。図示しない配向膜が画素電極１１０であるＩＴＯ膜の上に形成され、画素電極１１０に加えられる電圧によって液晶分子が動くことによってバックライトからの光が制御され、あるいは外光の反射が制御されて画像が形成される。 After that, the gate insulating film 104, the gate electrode 105, the interlayer insulating film 106, the through hole, the S / D wiring 108, the inorganic passivation film 107, and the organic passivation film 109 for planarization are formed in the same manner as in the driving circuit section. is there. In the pixel region, the pixel electrode 110 needs to be formed. For this reason, through holes are formed in the organic passivation film 109 and the inorganic passivation film 107. A pixel electrode 110 is formed on the planarizing film 109 so as to cover the through hole. A data signal is transmitted to the ITO film by connecting to the S / D wiring 108 and the S / D portion of the semiconductor layer through the through hole. An alignment film (not shown) is formed on the ITO film which is the pixel electrode 110, and light from the backlight is controlled by movement of liquid crystal molecules by a voltage applied to the pixel electrode 110, or reflection of external light is controlled. An image is formed.

図３は金属下地膜１１３とＳＥＬＡＸ膜１１１との大きさの関係を示す断面図である。金属下地膜１１３は高融点金属であることが望ましく、例えば、Ｍｏ、Ｗ、Ｔａ、Ｍｏ−Ｗ合金等が使用される。金属下地膜１１３の厚さは２５０ｎｍである。金属下地膜１１３の膜厚は５０ｎｍ以上で５００ｎｍ以下であることが望ましい。金属下地膜１１３の膜厚はレーザーパワーと熱伝導との関係で決められる。金属下地膜１１３の厚さが薄すぎるとアンダーコートの昇温を抑制する効果が小さくなり、厚すぎるとレーザーのパワーを大きくする必要があるからである。 FIG. 3 is a cross-sectional view showing the size relationship between the metal base film 113 and the SELAX film 111. The metal base film 113 is preferably a refractory metal, and for example, Mo, W, Ta, Mo—W alloy or the like is used. The thickness of the metal base film 113 is 250 nm. The thickness of the metal base film 113 is desirably 50 nm or more and 500 nm or less. The film thickness of the metal base film 113 is determined by the relationship between laser power and heat conduction. This is because if the thickness of the metal base film 113 is too thin, the effect of suppressing the temperature rise of the undercoat is reduced, and if it is too thick, it is necessary to increase the laser power.

図３において、アンダーコート膜である窒化シリコン膜１０２および酸化シリコン膜１０３の上には半導体層が被着されている。金属下地膜１１３よりもやや小さい範囲にＳＥＬＡＸ膜１１１が形成されている。ＳＥＬＡＸ膜１１１以外の部分はポリシリコンである。ＳＥＬＡＸ膜１１１内には多数のＴＦＴが形成されている。 In FIG. 3, a semiconductor layer is deposited on the silicon nitride film 102 and the silicon oxide film 103 which are undercoat films. A SELAX film 111 is formed in a range slightly smaller than the metal base film 113. Portions other than the SELAX film 111 are polysilicon. A large number of TFTs are formed in the SELAX film 111.

ＳＥＬＡＸ膜１１１の形成された範囲は金属下地膜１１３が形成された範囲よりも小さくなっている。ＳＥＬＡＸ膜１１１の領域に金属下地膜１１３の端部があると、この端部に対応してＳＥＬＡＸ膜１１１に段差が生ずる。金属下地膜１１３をＳＥＬＡＸ膜１１１よりも広く形成することによってＳＥＬＡＸ膜１１１に段差が生ずるのを防止する。ＳＥＬＡＸ膜１１１中に段差が生ずるとＳＥＬＡＸ工程中に溶融したシリコンが段差の上段から下段に流れるために膜剥がれを生ずるからである。 The range in which the SELAX film 111 is formed is smaller than the range in which the metal base film 113 is formed. If there is an end portion of the metal base film 113 in the region of the SELAX film 111, a step is generated in the SELAX film 111 corresponding to the end portion. By forming the metal base film 113 wider than the SELAX film 111, it is possible to prevent a step from being generated in the SELAX film 111. This is because, if a step is generated in the SELAX film 111, the silicon melted during the SELAX process flows from the upper stage to the lower stage of the step, resulting in film peeling.

ＳＥＬＡＸ工程においては、レーザーの出力を大きく取れないために、ＳＥＬＡＸ結晶化領域を大きくとれないという課題がある。このために、ＳＥＬＡＸ膜１１１を形成する領域を限定している。このＳＥＬＡＸ膜１１１を形成する領域の位置のバラつきは１０μｍ程度は存在する。したがって、ＳＥＬＡＸ膜１１１に対して金属下地膜１１３による段差が生ずるのを防止するためには、金属下地膜１１３の大きさはＳＥＬＡＸ膜１１１の大きさよりも、図３のｄで示すように片側で１０μｍ、両側の合計で２０μｍ以上大きくする必要がある。 In the SELAX process, there is a problem that the SELAX crystallization region cannot be increased because the laser output cannot be increased. For this reason, the region where the SELAX film 111 is formed is limited. The variation in the position of the region where the SELAX film 111 is formed is about 10 μm. Therefore, in order to prevent a step due to the metal base film 113 from occurring with respect to the SELAX film 111, the size of the metal base film 113 is larger than that of the SELAX film 111 on one side as shown by d in FIG. It is necessary to increase the thickness by 10 μm or more by 20 μm or more in total on both sides.

図４はＳＥＬＡＸ膜１１１の製造方法の一例である。まず、図４（Ａ）に示すように、ガラス基板１０１上に金属下地膜１１３をスパッタリングあるいはＣＶＤ法によって製膜する。金属下地膜１１３は後のＳＥＬＡＸ工程で１０００℃以上の高温になるので、Ｍｏ、Ｗ、Ｔａ、Ｍｏ−Ｗ合金等の高融点金属が適している。次に図４（Ｂ）に示すように、メタル膜を周辺回路部などの必要領域のみを残すように形成する。次に図４（Ｃ）に示すように、ＣＶＤで窒化シリコン膜１０２、酸化シリコン膜１０３、アモルファスシリコン膜を製膜し、結晶化時の水素の突沸を防ぐ脱水素処理を行う。 FIG. 4 shows an example of a method for manufacturing the SELAX film 111. First, as shown in FIG. 4A, a metal base film 113 is formed on a glass substrate 101 by sputtering or CVD. Since the metal base film 113 has a high temperature of 1000 ° C. or higher in the subsequent SELAX process, a high melting point metal such as Mo, W, Ta, or Mo—W alloy is suitable. Next, as shown in FIG. 4B, a metal film is formed so as to leave only a necessary region such as a peripheral circuit portion. Next, as shown in FIG. 4C, a silicon nitride film 102, a silicon oxide film 103, and an amorphous silicon film are formed by CVD, and dehydrogenation treatment is performed to prevent hydrogen bumping during crystallization.

次に、図４（Ｄ）に示すように、基板全面、すなわち、周辺回路部と画素部をエキシマレーザによる結晶化を行う。その後、図４（Ｅ）に示すように、一方向にラテラル成長した短冊状の結晶であるＳＥＬＡＸ膜１１１を作る。この時、金属下地膜１１３とＳＥＬＡＸ膜１１１の領域の関係は図４（Ｅ）に示したとおりであり、図３で説明したように、金属下地膜１１３の大きさはＳＥＬＡＸ膜１１１よりも２０μｍ以上大きい。 Next, as shown in FIG. 4D, the entire surface of the substrate, that is, the peripheral circuit portion and the pixel portion are crystallized by excimer laser. Thereafter, as shown in FIG. 4E, a SELAX film 111 which is a strip-like crystal laterally grown in one direction is formed. At this time, the relationship between the regions of the metal base film 113 and the SELAX film 111 is as shown in FIG. 4E, and the size of the metal base film 113 is 20 μm larger than that of the SELAX film 111 as described in FIG. Bigger than that.

図５および図６は本発明を用いたｎチャンネル型（Ｎ−ＭＯＳ）ＴＦＴおよびｐチャンネル型（Ｐ−ＭＯＳ）ＴＦＴを用いたＣＭＯＳ形成の製造プロセスを対比したフローである。図５および図６において、（Ａ１）から（Ａ９）はＮ−ＭＯＳＴＦＴの製造フローを示し、（Ｂ１）から（Ｂ９）は対応したＰ−ＭＯＳＴＦＴの製造フローを示す。 FIG. 5 and FIG. 6 are flowcharts comparing the manufacturing process of CMOS formation using an n-channel type (N-MOS) TFT and a p-channel type (P-MOS) TFT using the present invention. 5 and 6, (A1) to (A9) show the manufacturing flow of the N-MOS TFT, and (B1) to (B9) show the manufacturing flow of the corresponding P-MOS TFT.

図５（Ａ１）はＮ−ＭＯＳ製造工程において、金属下地膜１１３をスパッタリングで、窒化シリコン膜１０２、酸化シリコン膜１０３、およびａ−Ｓｉ膜１１４をＣＶＤ法によって順次形成している。図５（Ｂ１）におけるＰ−ＭＯＳの製造工程もＮ−ＭＯＳの場合と同様である。そしてこのａ−Ｓｉ膜１１４をＥＬＡによってポリシリコン膜１１２に変換する。その後、さらに、レーザー照射によるＳＥＬＡＸ工程によってポリシリコン膜１１２をＳＥＬＡＸ膜１１１に変換する。このＳＥＬＡＸ膜１１１では、図５（Ａ２）および図５（Ｂ２）において、左右方向に長い結晶粒が形成される。これはＮ−ＭＯＳの場合、Ｐ−ＭＯＳの場合とも同様である。次に図５（Ａ３）および図５（Ｂ３）において、ＳＥＬＡＸ膜をフォトエッチングによって島状に加工する場合もある。 In FIG. 5A1, in the N-MOS manufacturing process, the metal base film 113 is formed by sputtering, and the silicon nitride film 102, the silicon oxide film 103, and the a-Si film 114 are sequentially formed by the CVD method. The manufacturing process of the P-MOS in FIG. 5B1 is the same as that of the N-MOS. The a-Si film 114 is converted into a polysilicon film 112 by ELA. Thereafter, the polysilicon film 112 is further converted into the SELAX film 111 by a SELAX process by laser irradiation. In the SELAX film 111, crystal grains that are long in the left-right direction are formed in FIGS. 5A2 and 5B2. This is the same for both N-MOS and P-MOS. Next, in FIGS. 5A3 and 5B3, the SELAX film may be processed into an island shape by photoetching.

更に、図５（Ａ３）および図５（Ｂ３）において、ゲート絶縁膜１０４をＴＥＯＳによって形成する。この工程もＮ−ＭＯＳの場合、Ｐ−ＭＯＳの場合とも同様である。その後、ゲート絶縁膜１０４上にゲート電極１０５となるＭｏ−Ｗ膜等を被着する。その後、Ｎ−ＭＯＳにおいては、図５（Ａ４）に示すように、ゲート電極１０５をフォトエッチングによって島状に加工する。このとき、レジスト１０５１をフォト工程によってパターニングし、レジスト１０５１に対してゲート電極１０５を１μｍ程度サイドエッチングする。この状態で図５（Ａ４）に示すように、Ｎインプラを実施するとＳＥＬＡＸ膜１１１にソースドレイン層１１５が形成される。一方、Ｐ―ＭＯＳのほうは、図５（Ｂ４）に示すように、レジスト１０５１が全面に塗付されているために、ＳＥＬＡＸ膜１１１にはイオンは打ち込まれない。 Further, in FIGS. 5A3 and 5B3, the gate insulating film 104 is formed by TEOS. This process is the same for both N-MOS and P-MOS. After that, a Mo—W film or the like to be the gate electrode 105 is deposited on the gate insulating film 104. Thereafter, in the N-MOS, as shown in FIG. 5A4, the gate electrode 105 is processed into an island shape by photoetching. At this time, the resist 1051 is patterned by a photolithography process, and the gate electrode 105 is side-etched with respect to the resist 1051 by about 1 μm. In this state, as shown in FIG. 5A4, when N implantation is performed, a source / drain layer 115 is formed in the SELAX film 111. On the other hand, in the P-MOS, as shown in FIG. 5 (B4), the resist 1051 is applied over the entire surface, so that ions are not implanted into the SELAX film 111.

その後、図５（Ａ５）に示すように、レジスト１０５１を除去して、イオン密度の少ないＮＭインプラを実施する。そうするとＴＦＴのチャンネル部とＳ／Ｄ層１１５との間にＳ／Ｄ層１１５よりも不純物濃度の少ないＬＤＤ領域１１６（ＬｉｇｈｔＤｏｐｅｄＤｒａｉｎ）領域が形成される。一方Ｐ−ＭＯＳのほうは図５（Ｂ５）に示すように、ＳＥＬＡＸ膜１１１はゲート電極１０５によって覆われているために、ＮＭインプラによってもＳＥＬＡＸ膜１１１に不純物イオンが打ち込まれることは無い。 Thereafter, as shown in FIG. 5A5, the resist 1051 is removed, and NM implantation with a low ion density is performed. Then, an LDD region 116 (Light Doped Drain) region having a lower impurity concentration than the S / D layer 115 is formed between the channel portion of the TFT and the S / D layer 115. On the other hand, in the P-MOS, as shown in FIG. 5B5, since the SELAX film 111 is covered with the gate electrode 105, impurity ions are not implanted into the SELAX film 111 even by the NM implantation.

図５の工程に続く工程を図６に示す。Ｐ−ＭＯＳＴＦＴ形成のために図６（Ａ６）に示すように、Ｎ―ＭＯＳ側ではゲート電極１０５を覆ってレジスト１０５１を被着する。一方Ｐ−ＭＯＳ側は図６（Ｂ６）に示すように、ゲート電極１０５上に形成したレジスト１０５１をパターニングして、フォトエッチングによって島状のゲート電極１０５を製膜する。その後Ｐインプラを行う。 The process following the process of FIG. 5 is shown in FIG. In order to form a P-MOS TFT, as shown in FIG. 6A6, a resist 1051 is deposited so as to cover the gate electrode 105 on the N-MOS side. On the other hand, on the P-MOS side, as shown in FIG. 6B6, the resist 1051 formed on the gate electrode 105 is patterned, and the island-shaped gate electrode 105 is formed by photoetching. Thereafter, P implantation is performed.

図６（Ａ６）に示すように、Ｎ−ＭＯＳ側ではレジスト１０５１で覆われているために、ＰインプラのイオンはＳＥＬＡＸ膜１１１に打ち込まれることは無い。一方、図６（Ｂ６）に示すように、Ｐ−ＭＯＳ側ではレジスト１０５１がパターニングされているために、ゲート電極１０５に覆われている部分以外のＳＥＬＡＸ膜１１１にイオンが打ち込まれてＰ型ＴＦＴのＳ／Ｄ層１１５が形成される。 As shown in FIG. 6A6, since the N-MOS side is covered with the resist 1051, ions of the P implantation are not implanted into the SELAX film 111. On the other hand, as shown in FIG. 6 (B6), since the resist 1051 is patterned on the P-MOS side, ions are implanted into the SELAX film 111 other than the portion covered with the gate electrode 105 to form a P-type TFT. The S / D layer 115 is formed.

その後、レジスト１０５１を除去するとＮ−ＭＯＳＴＦＴ、Ｐ−ＭＯＳＴＦＴが同時に形成される。次に図６（Ａ８）およいび図６（Ｂ８）に示すように、層間絶縁膜１０６を窒化シリコン膜あるいは酸化シリコン膜によって形成する。そして、図６（Ａ９）および図６（Ｂ９）に示すように、ゲート絶縁膜１０４、および層間絶縁膜１０６にスルーホールを形成する。Ｓ／Ｄ配線１０８をこのスルーホールを覆って形成することによってＳ／Ｄ層１１５とＳ／Ｄ配線１０８の導通を取る。この工程はＮ−ＭＯＳの場合、Ｐ−ＭＯＳの場合ともおなじである。その後の工程は図２等で説明したとおりであるので省略する。 Thereafter, when the resist 1051 is removed, an N-MOS TFT and a P-MOS TFT are formed simultaneously. Next, as illustrated in FIGS. 6A8 and 6B8, the interlayer insulating film 106 is formed using a silicon nitride film or a silicon oxide film. Then, as shown in FIGS. 6A9 and 6B9, through holes are formed in the gate insulating film 104 and the interlayer insulating film 106. By forming the S / D wiring 108 so as to cover this through hole, the S / D layer 115 and the S / D wiring 108 are made conductive. This process is the same for both N-MOS and P-MOS. Subsequent steps are the same as described with reference to FIG.

図５および図６においては、Ｎ−ＭＯＳに対してＬＤＤ領域１１６を形成し、Ｐ−ＭＯＳに対してはＬＤＤ領域１１６を形成せず、シングルドレインとしている。しかしながら、図５および図６に示すプロセスの変形によってＰ−ＭＯＳに対しても容易にＬＤＤ領域１１６を形成することは出来る。すなわち、図６（Ｂ６）において、レジスト１０５１をパターニングした後、ゲート電極１０５をエッチングする際、１μｍ程度サイドエッチングをする。その後、図５（Ａ４）および、（Ａ５）に示すような工程を加えることによってＰ−ＭＯＳにもＬＤＤ領域１１６を形成することが出来る。ただし、この場合は図５（Ａ４）および（Ａ５）と異なり、イオンインプラはＮインプラあるいはＮＭインプラではなく、Ｐインプラ、ＰＭインプラになる。 5 and 6, the LDD region 116 is formed for the N-MOS, and the LDD region 116 is not formed for the P-MOS, and a single drain is formed. However, the LDD region 116 can be easily formed even for the P-MOS by modifying the process shown in FIGS. That is, in FIG. 6B6, when the gate electrode 105 is etched after patterning the resist 1051, side etching is performed by about 1 μm. Thereafter, the LDD region 116 can also be formed in the P-MOS by adding the steps shown in FIGS. 5A4 and 5A5. However, in this case, unlike FIGS. 5A4 and 5A5, the ion implantation is not N implantation or NM implantation, but is P implantation or PM implantation.

さらに、図５および図６とは逆に、Ｎ−ＭＯＳに対してシングルドレインとし、Ｐ−ＭＯＳに対してＬＤＤ領域１１６を形成することも図５および図６のプロセスの変形で容易に行うことが出来る。すなわち、Ｎ−ＭＯＳ工程を示す図５（Ａ４）において、ゲート電極１０５に対してサイドエッチングを行わなければ、ＬＤＤ領域１１６が形成されることは無い。一方Ｐ−ＭＯＳ工程を示す図６（Ｂ６）において、ゲート電極１０５にサイドエッチをおこない、Ｐインプラの後、レジスト１０５１除去後にＰＭインプラを行うことによってＬＤＤ領域１１６を有するＰ−ＭＯＳを形成することが出来る。このようにして形成されたシングルドレインのＮ−ＭＯＳの断面図を図７（Ａ）に、ＬＤＤ領域１１６を有するＰ−ＭＯＳの断面図を図７（Ｂ）に示す。 Further, contrary to FIGS. 5 and 6, it is easy to form a single drain for the N-MOS and form the LDD region 116 for the P-MOS by a modification of the process of FIGS. I can do it. That is, in FIG. 5A4 showing the N-MOS process, the LDD region 116 is not formed unless side etching is performed on the gate electrode 105. On the other hand, in FIG. 6 (B6) showing the P-MOS process, side etching is performed on the gate electrode 105, and after P implantation, PM implantation is performed after removing the resist 1051, thereby forming a P-MOS having the LDD region 116. I can do it. A cross-sectional view of the single drain N-MOS formed in this manner is shown in FIG. 7A, and a cross-sectional view of the P-MOS having the LDD region 116 is shown in FIG. 7B.

図５および図６のプロセスにおいて、ＴＦＴ基板１０１上に金属下地膜１１３が形成されているためにＳＥＬＡＸ膜１１１のアンダーコート膜である酸化シリコン膜１０３および窒化シリコン膜１０２がＳＥＬＡＸプロセスにおいて過大に加熱されることを防止できるために、ＳＥＬＡＸ膜１１１に欠陥が発生することを抑止することが出来る。 In the processes of FIGS. 5 and 6, since the metal base film 113 is formed on the TFT substrate 101, the silicon oxide film 103 and the silicon nitride film 102 which are undercoat films of the SELAX film 111 are heated excessively in the SELAX process. Therefore, the occurrence of defects in the SELAX film 111 can be suppressed.

以上は画素部分および駆動回路部分のＴＦＴの構成を主として説明した。図８は本実施例で使用される液晶表示装置を示す概略断面図である。図８において、バックライト４００からの光が液晶表示パネルに入射し、バックライト４００からの光を液晶表示パネルによって制御することによって画像が形成される。液晶表示パネルではカラーフィルタ基板２０１の上側に上偏光板３０１が貼り付けられ、ＴＦＴ基板１０１の下側に下偏光板３０２が貼り付けられる。ＴＦＴ基板１０１とカラーフィルタ基板２０１との間に液晶１２２が挟持され、シール材１２３によって封止される。ＴＦＴ基板１０１上にはＴＦＴが形成され、ＴＦＴによって液晶１２２に印加される電圧を制御する。この部分のＴＦＴの半導体層はポリシリコン膜１１２によって形成されている。 The above has mainly described the configuration of the TFTs in the pixel portion and the drive circuit portion. FIG. 8 is a schematic sectional view showing a liquid crystal display device used in this embodiment. In FIG. 8, light from the backlight 400 enters the liquid crystal display panel, and an image is formed by controlling the light from the backlight 400 by the liquid crystal display panel. In the liquid crystal display panel, an upper polarizing plate 301 is attached to the upper side of the color filter substrate 201, and a lower polarizing plate 302 is attached to the lower side of the TFT substrate 101. A liquid crystal 122 is sandwiched between the TFT substrate 101 and the color filter substrate 201 and sealed with a sealing material 123. A TFT is formed on the TFT substrate 101, and a voltage applied to the liquid crystal 122 is controlled by the TFT. This portion of the semiconductor layer of the TFT is formed of a polysilicon film 112.

ＴＦＴ基板１０１には透明電極ＩＴＯからなる画素電極１１０が形成され、カラーフィルタ基板２０１に形成された透明電極ＩＴＯからなる対向電極２０４との間の液晶１２２に電圧を印加することによって画像が形成される。ＴＦＴ基板１０１およびカラーフィルタ基板２０２の液晶１２２と接する面には液晶１２２を配向させるための配向膜１２１が形成されている。表示領域１０の外側に形成される図示しない駆動回路部のＴＦＴはＳＥＬＡＸ膜１１１によって形成されている。 A pixel electrode 110 made of a transparent electrode ITO is formed on the TFT substrate 101, and an image is formed by applying a voltage to the liquid crystal 122 between the counter electrode 204 made of the transparent electrode ITO formed on the color filter substrate 201. The An alignment film 121 for aligning the liquid crystal 122 is formed on the surfaces of the TFT substrate 101 and the color filter substrate 202 that are in contact with the liquid crystal 122. A TFT of a drive circuit portion (not shown) formed outside the display area 10 is formed by a SELAX film 111.

カラーフィルタ基板２０１と対向電極２０４の間にカラーフィルタ２０２が形成される。通常の液晶表示装置では、各画素電極１１０ごとに赤、緑、青等の異なったフィルタが形成される。各フィルタ間にはＢＭ２０３が形成される。ＢＭ２０３は画像形成に寄与しない光を阻止することにより、画像のコントラストを上げる。 A color filter 202 is formed between the color filter substrate 201 and the counter electrode 204. In a normal liquid crystal display device, different filters such as red, green, and blue are formed for each pixel electrode 110. A BM 203 is formed between the filters. The BM 203 increases the contrast of the image by blocking light that does not contribute to image formation.

実施例１では液晶表示装置に本発明を適用した場合について説明した。本発明は液晶表示装置のみでなく、有機ＥＬ表示装置についても適用することが出来る。 In the first embodiment, the case where the present invention is applied to the liquid crystal display device has been described. The present invention can be applied not only to a liquid crystal display device but also to an organic EL display device.

図９は実施例２の有機ＥＬ表示装置におけるＴＦＴ基板１０１の表示素子、駆動回路、電源供給領域等の配置を示す平面模式図である。図９において基板の中央の大部分には表示領域１０が形成されている。この表示領域１０の両側に走査信号駆動回路１１が配置されている。各走査信号駆動回路１１からはゲート信号線２３が延在している。左側の走査信号駆動回路１１からのゲート信号線２３と右側の走査信号駆動回路１１からのゲート信号線２３とは交互に配置されている。 FIG. 9 is a schematic plan view showing the arrangement of display elements, drive circuits, power supply regions, and the like of the TFT substrate 101 in the organic EL display device of Example 2. In FIG. 9, a display region 10 is formed in most of the center of the substrate. Scanning signal drive circuits 11 are arranged on both sides of the display area 10. A gate signal line 23 extends from each scanning signal drive circuit 11. The gate signal lines 23 from the left scanning signal driving circuit 11 and the gate signal lines 23 from the right scanning signal driving circuit 11 are alternately arranged.

表示領域１０の下側にはデータ信号駆動回路１２が配置され、このデータ信号駆動回路１２からは表示領域１０側にデータ信号線２５が延在している。表示領域１０の上側には電流供給母線２６が配置され、この電流供給母線２６からは表示領域１０側に電流供給線２７が延在している。データ信号線２５と電流供給線２７は交互に配置され、これにより、これらデータ信号線２５、電流供給線２７、および２本のゲート信号線２３で囲まれた各領域において一つの画素ＰＸの領域を構成する。 A data signal drive circuit 12 is disposed below the display area 10, and a data signal line 25 extends from the data signal drive circuit 12 to the display area 10 side. A current supply bus 26 is disposed above the display area 10, and a current supply line 27 extends from the current supply bus 26 toward the display area 10. The data signal lines 25 and the current supply lines 27 are alternately arranged. Thus, in each area surrounded by the data signal lines 25, the current supply lines 27, and the two gate signal lines 23, one pixel PX region. Configure.

表示領域１０の上側にはコンタクトホール群２８が形成されている。コンタクトホール群２８は表示領域全域に形成される有機ＥＬ層の上部電極を、絶縁膜の下に形成されていて端子２９まで延在する電流供給配線と電気的に接続する役割をもつ。表示領域１０の下側には端子２９が形成され、これらの端子２９から走査信号、データ信号、有機ＥＬ層に対する陽極電位、陰極電位等が供給される。 A contact hole group 28 is formed above the display area 10. The contact hole group 28 has a role of electrically connecting the upper electrode of the organic EL layer formed over the entire display region with a current supply wiring formed under the insulating film and extending to the terminal 29. Terminals 29 are formed below the display area 10, and scanning signals, data signals, an anode potential, a cathode potential, and the like for the organic EL layer are supplied from these terminals 29.

表示領域１０、走査信号駆動回路１１、データ信号駆動回路１２、電流供給母線２６を囲むようにして封着材３が形成され、ＴＦＴ基板１０１に対向する図示しない封止基板が封止される。ＴＦＴ基板１０１の封着材の外側には端子部２９が形成され、この端子部２９から、走査信号駆動回路１１、データ信号駆動回路１２、電流供給母線２６、コンタクトホール群２８等に信号または電流が供給される。 A sealing material 3 is formed so as to surround the display area 10, the scanning signal driving circuit 11, the data signal driving circuit 12, and the current supply bus 26, and a sealing substrate (not shown) facing the TFT substrate 101 is sealed. A terminal portion 29 is formed outside the sealing material of the TFT substrate 101, and signals or currents are transmitted from the terminal portion 29 to the scanning signal driving circuit 11, the data signal driving circuit 12, the current supply bus 26, the contact hole group 28, and the like. Is supplied.

画素部および駆動回路部におけるＴＦＴの構成は実施例１における図２と同様である。ただし、有機ＥＬ表示装置においては、図２における画素電極１１０は有機ＥＬ素子の下部電極２２０となる。図１０は発光部となる有機ＥＬ層２２１部分の１例を示す断面模式図である。図１０において、透明電極である下部電極２２０の上にホール注入層２２１１が５０ｎｍ、ホール輸送層２２１２が４０ｎｍ、発光層２２１３が２０ｎｍ、電子輸送層２２１４が２０ｎｍ、電子注入層２２１５が０．５ｎｍの厚さで形成される。 The configuration of the TFT in the pixel portion and the drive circuit portion is the same as that in FIG. However, in the organic EL display device, the pixel electrode 110 in FIG. 2 becomes the lower electrode 220 of the organic EL element. FIG. 10 is a schematic cross-sectional view showing an example of the organic EL layer 221 portion serving as a light emitting portion. In FIG. 10, the hole injection layer 2211 is 50 nm, the hole transport layer 2212 is 40 nm, the light emitting layer 2213 is 20 nm, the electron transport layer 2214 is 20 nm, and the electron injection layer 2215 is 0.5 nm on the lower electrode 220 which is a transparent electrode. Formed with thickness.

有機ＥＬ層２２１は２２１１から２２１５の５層の有機層によって形成される。上部電極２２２はＡｌのスパッター膜が１５０ｎｍ程度形成される。上部電極２２２には一定電位が印加され、下部電極にはＴＦＴを介してデータ信号に応じた電圧供給されてデータ信号に応じた電流が有機ＥＬ層２２１に流れる。 The organic EL layer 221 is formed by five organic layers 2211 to 2215. The upper electrode 222 is formed with an Al sputtered film of about 150 nm. A constant potential is applied to the upper electrode 222, and a voltage corresponding to the data signal is supplied to the lower electrode via the TFT, and a current corresponding to the data signal flows through the organic EL layer 221.

有機ＥＬ層２２１は表示領域１０に形成される。表示領域１０のＴＦＴはポリシリコン膜１１２で形成される。表示領域１０の周辺に形成される駆動部ＴＦＴはＳＥＬＡＸ膜１１１で形成され、ＳＥＬＡＸ膜のした側にはアンダーコート、さらにその下には本発明による金属下地膜１１３が形成されることは実施例１と同様である。 The organic EL layer 221 is formed in the display area 10. The TFT in the display area 10 is formed of a polysilicon film 112. The driving unit TFT formed around the display area 10 is formed of a SELAX film 111, an undercoat is formed on the side where the SELAX film is formed, and a metal base film 113 according to the present invention is formed thereunder. Same as 1.

以上のように、本発明を有機ＥＬ表示装置に適用することによって、キャリア移動度の大きいＴＦＴを用いて高性能な駆動回路を基板上に歩留り良く形成することが出来、高性能な有機ＥＬ表示装置を実現することが出来る。 As described above, by applying the present invention to an organic EL display device, a high-performance drive circuit can be formed on a substrate with a high yield using a TFT having a high carrier mobility, and a high-performance organic EL display can be formed. A device can be realized.

実施例１の表示装置の概略平面図である。1 is a schematic plan view of a display device of Example 1. FIG. 画素部および駆動部におけるＴＦＴの断面図である。It is sectional drawing of TFT in a pixel part and a drive part. 本発明の構成の一部断面図である。It is a partial cross section figure of the composition of the present invention. 本発明の構成の一部を形成する工程図である。It is process drawing which forms a part of structure of this invention. 本発明のＴＦＴを製作する工程の前半部である。It is the first half part of the process which manufactures TFT of this invention. 本発明のＴＦＴを製作する工程の後半部である。It is the latter half part of the process which manufactures TFT of this invention. 本発明によるＴＦＴの他の構成である。4 shows another configuration of a TFT according to the present invention. 液晶表示装置の断面図である。It is sectional drawing of a liquid crystal display device. 有機ＥＬ表示装置の平面図である。It is a top view of an organic electroluminescence display. 有機ＥＬ表示装置の発光層の断面図である。It is sectional drawing of the light emitting layer of an organic electroluminescence display.

Explanation of symbols

１０…表示領域、１１…走査信号駆動回路、１２…データ信号駆動回路、１０１…ＴＦＴ基板、１０２…窒化シリコン膜、１０３…酸化シリコン膜、１０４…ゲート絶縁膜、１０５…ゲート電極、１０６…層間絶縁膜、１０７…パッシベーション膜、１０８…Ｓ／Ｄ配線１０９…平坦化膜、１１０…画素電極、１１１…ＳＥＬＡＸ膜、１１２…ポリシリコン膜、１１３…金属下地膜、１１４…ａ−Ｓｉ膜、１１５…ソース／ドレイン層１１６…ＬＤＤ領域、２０１…カラーフィルタ基板、１０５１…カラーフィルタ基板。 DESCRIPTION OF SYMBOLS 10 ... Display area, 11 ... Scan signal drive circuit, 12 ... Data signal drive circuit, 101 ... TFT substrate, 102 ... Silicon nitride film, 103 ... Silicon oxide film, 104 ... Gate insulating film, 105 ... Gate electrode, 106 ... Interlayer Insulating film 107 ... Passivation film 108 ... S / D wiring 109 ... Flattening film 110 ... Pixel electrode 111 ... SELAX film 112 ... Polysilicon film 113 ... Metal underlayer film 114 ... a-Si film 115 Source / drain layer 116 LDD region 201 Color filter substrate 1051 Color filter substrate

Claims

A display device in which a substrate includes a display region in which a number of pixels including pixel electrodes and pixel unit TFTs are formed, and a scanning drive circuit or data signal drive circuit including drive unit TFTs formed outside the display region,
The semiconductor film of the pixel unit TFT is formed of a polysilicon film, the semiconductor film of the driving unit TFT is formed of a pseudo single crystal silicon film,
A display device, wherein an insulating film is formed below the driving unit TFT, and the metal base film is formed below the insulating film.

The display device according to claim 1, wherein the insulating film is formed of a two-layer film of a silicon nitride film and a silicon oxide film.

The display device according to claim 1, wherein a width of the metal film is larger than a width of the pseudo single crystal silicon film.

The display device according to claim 1, wherein the width of the metal film is 20 μm or more larger than the width of the pseudo single crystal silicon film.

The display device according to claim 1, wherein a thickness of the metal film is 50 nm or more and 500 nm or less.

The display device according to claim 1, wherein the metal film is formed of Mo, W, Ti, a Mo—W alloy, or an alloy of these metals.

The display device according to claim 1, wherein the driving unit TFT is formed in both the scanning signal driving circuit and the data signal driving circuit.

A display region in which pixels including pixel electrodes and pixel unit TFTs are formed in a matrix; a TFT substrate on which a scanning drive circuit or a data signal drive circuit including a drive unit TFT is formed outside the display region; and the TFT substrate A color filter substrate in which a color filter is formed corresponding to the pixel, and a liquid crystal display device in which liquid crystal is sandwiched between the TFT substrate and the color filter substrate,
The semiconductor film of the pixel unit TFT is formed of a polysilicon film, the semiconductor film of the driving unit TFT is formed of a pseudo single crystal silicon film,
A display device, wherein an insulating film is formed below the driving unit TFT, and the metal base film is formed below the insulating film.

The display device according to claim 8, wherein the insulating film is formed of a two-layer film of a silicon nitride film and a silicon oxide film.

9. The display device according to claim 8, wherein the width of the metal film is larger than the width of the pseudo single crystal silicon film.

9. The display device according to claim 8, wherein the width of the metal film is 20 μm or more larger than the width of the pseudo single crystal silicon film.

A substrate on which a light emitting unit including an organic EL light emitting layer, a pixel unit TFT for controlling supply of current to the light emitting unit, and a scan driving circuit or a data signal driving circuit including a driving unit TFT outside the display region are formed. An organic EL display device having
The semiconductor film of the pixel unit TFT is formed of a polysilicon film, the semiconductor film of the driving unit TFT is formed of a pseudo single crystal silicon film,
A display device, wherein an insulating film is formed below the driving unit TFT, and the metal base film is formed below the insulating film.

The display device according to claim 12, wherein the insulating film is formed of a two-layer film of a silicon nitride film and a silicon oxide film.

The display device according to claim 12, wherein a width of the metal film is larger than a width of the pseudo single crystal silicon film.

The display device according to claim 12, wherein the width of the metal film is 20 μm or more larger than the width of the pseudo single crystal silicon film.