[go: up one dir, main page]

JP2009016371A - Manufacturing method of module with shield function - Google Patents

Manufacturing method of module with shield function Download PDF

Info

Publication number
JP2009016371A
JP2009016371A JP2007172875A JP2007172875A JP2009016371A JP 2009016371 A JP2009016371 A JP 2009016371A JP 2007172875 A JP2007172875 A JP 2007172875A JP 2007172875 A JP2007172875 A JP 2007172875A JP 2009016371 A JP2009016371 A JP 2009016371A
Authority
JP
Japan
Prior art keywords
base plate
module
wiring
shield
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007172875A
Other languages
Japanese (ja)
Inventor
Toshihiro Kido
利浩 城戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2007172875A priority Critical patent/JP2009016371A/en
Publication of JP2009016371A publication Critical patent/JP2009016371A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】 ベース板１下にデジタル系回路部を構成する半導体構成体２を配置し、ベース板１上にアナログ系回路部を構成する半導体構成体５１およびチップ部品７１を配置した半導体装置において、半導体構成体２からの放射雑音が半導体構成体５１およびチップ部品７１に与える妨害を軽減するためのシールドカバーの取付作業を簡略化する。
【解決手段】 複数の半導体装置形成領域を有するベース板１上に、複数のシールドカバー部８２ａおよびそれらを連結する連結部８２ｂを有するシールドカバー形成体８２を配置する。そして、シールドカバー形成体８２の連結部８２ｂ等を切断ライン８１に沿って切断すると、シールドカバー付きの半導体装置が複数個得られる。
【選択図】 図６PROBLEM TO BE SOLVED: To provide a semiconductor device in which a semiconductor structure 2 constituting a digital circuit section is arranged under a base plate 1, and a semiconductor structure 51 and a chip component 71 constituting an analog circuit section are arranged on the base plate 1. The mounting operation of the shield cover for reducing the interference of the radiation noise from the semiconductor structure 2 on the semiconductor structure 51 and the chip component 71 is simplified.
On a base plate having a plurality of semiconductor device forming regions, a shield cover forming body having a plurality of shield cover portions a and a connecting portion 82b connecting them is arranged. Then, by cutting the connecting portion 82b and the like of the shield cover forming body 82 along the cutting line 81, a plurality of semiconductor devices with a shield cover are obtained.
[Selection] Figure 6

Description

この発明はシールド機能付きモジュールの製造方法に関する。   The present invention relates to a method for manufacturing a module with a shield function.

例えば、従来の半導体装置には、ベース板下にデジタル系回路部を構成する半導体構成体が配置され、ベース板上にアナログ系回路部を構成する電子部品が配置されたものがある（例えば、特許文献１参照）。この場合、半導体構成体からの放射雑音が電子部品に与える影響を軽減するために、ベース板上に配置された電子部品をシールドカバーで覆い、シールドカバーの下端部をベース板上に設けられたグラウンド配線に半田を介して接続している。   For example, there is a conventional semiconductor device in which a semiconductor structure constituting a digital circuit unit is arranged under a base plate, and an electronic component constituting an analog circuit unit is arranged on the base plate (for example, Patent Document 1). In this case, in order to reduce the influence of the radiation noise from the semiconductor structure on the electronic component, the electronic component arranged on the base plate is covered with the shield cover, and the lower end portion of the shield cover is provided on the base plate. Connected to the ground wiring via solder.

特開２００７−９５７３９号公報JP 2007-95739 A

しかしながら、上記のような従来のシールド機能付きモジュールでは、単品ごとに、ベース板上に配置された電子部品をシールドカバーで覆い、シールドカバーの下端部をベース板上に設けられたグラウンド配線に半田を介して接続しているので、シールドカバー取付作業が極めて面倒であり、生産性が低いという問題があった。   However, in the conventional module with a shield function as described above, the electronic components arranged on the base plate are covered with the shield cover for each single product, and the lower end portion of the shield cover is soldered to the ground wiring provided on the base plate. Since the connection is made via a shield, the shield cover mounting work is extremely troublesome and the productivity is low.

そこで、この発明は、生産性を向上することができるシールド機能付きモジュールの製造方法を提供することを目的とする。   Therefore, an object of the present invention is to provide a method for manufacturing a module with a shield function that can improve productivity.

請求項１に記載の発明は、シールド機能付きモジュールの製造方法であって、複数のモジュール形成領域を有するベース板と、前記ベース板上の各モジュール形成領域に設けられた配線と、を備え、前記ベース板上の各モジュール形成領域にそれぞれ電子部品を前記配線に接続させて配置する工程と、前記ベース板の複数のモジュール形成領域に対応する部分に複数のシールドカバー部を有し、且つ、個片化するための切断ラインおよびその両側に対応する部分に相隣接する前記シールドカバー部を連結する連結部を有するシールドカバー形成体を用意し、前記シールドカバー形成体の連結部を前記切断ラインおよびその両側に対応する部分に設けられた前記配線に接合する工程と、前記切断ラインに沿って切断してシールドカバーを有するモジュールを複数個得る工程と、を有することを特徴とする。
請求項２に記載の発明は、シールド機能付きモジュールの製造方法であって、請求項１に記載の発明において、前記シールドカバー形成体の連結部を前記切断ラインおよび前記上層配線に接合する工程は、半田または導電性接着材を用いて行なうことを特徴とする。 請求項３に記載の発明は、シールド機能付きモジュールの製造方法であって、複数のモジュール形成領域を有するベース板と、前記ベース板上の各モジュール形成領域に設けられた配線と、個片化するための切断ラインおよびその両側に対応する部分における前記ベース板に設けられた貫通孔内に前記配線に接続されて設けられたグラウンド層と、を備え、前記ベース板上の各モジュール形成領域にそれぞれ電子部品を前記配線に接続させて配置する工程と、前記ベース板の複数のモジュール形成領域に対応する部分に複数のシールドカバー部を有し、且つ、前記ベース板の貫通孔に対応する部分において相隣接する前記シールドカバー部の各一部をその下側においてＵ字状に連結する連結脚部を有するシールドカバー形成体を用意し、前記シールドカバー形成体の各シールドカバー部で前記ベース板上の各モジュール形成領域に設けられた前記電子部品を覆った状態で、前記シールドカバー形成体の連結脚部を前記ベース板の貫通孔内に配置して前記グラウンド層に接合する工程と、前記切断ラインに沿って切断して脚部付きシールドカバーを有するモジュールを複数個得る工程と、を有することを特徴とする。
請求項４に記載の発明は、シールド機能付きモジュールの製造方法であって、請求項３に記載の発明において、前記シールドカバー形成体の連結脚部を前記ベース板の貫通孔内に配置して前記グラウンド層に接合する工程は、前記ベース板の貫通孔内に充填した導電性接着材を用いて行なうことを特徴とする。
請求項５に記載の発明は、シールド機能付きモジュールの製造方法であって、複数のモジュール形成領域を有するベース板と、前記ベース板上に設けられ、個片化するための切断ラインの両側における相隣接する前記モジュール形成領域に設けられた配線と、を備え、前記ベース板上の各モジュール形成領域にそれぞれ電子部品を前記配線に接続させて配置する工程と、前記電子部品を含む前記ベース板上に封止膜を形成する工程と、前記切断ラインおよびその両側に対応する部分における前記封止膜に凹部を形成し、且つ、前記凹部の形成により前記上層配線を露出させる工程と、前記凹部内を含む前記封止膜の上面にシールド膜を前記上層配線に接続させて形成する工程と、前記切断ラインに沿って切断してシールド膜を有するモジュールを複数個得る工程と、を有することを特徴とする。
請求項６に記載の発明は、シールド機能付きモジュールの製造方法であって、複数のモジュール形成領域を有するベース板と、前記ベース板上に設けられ、そのうちの、個片化するための切断ラインの両側における相隣接する前記モジュール形成領域に設けられた配線と、を備え、前記ベース板上の各モジュール形成領域にそれぞれ電子部品を前記配線に接続させて配置する工程と、前記電子部品を含む前記ベース板上に封止膜を形成する工程と、前記切断ラインおよびその両側に対応する部分における前記封止膜に第１の凹部を形成し、且つ、前記第１の凹部の形成により前記配線を露出させる工程と、前記第１の凹部内を含む前記封止膜の上面にシールド膜を前記配線に接続させて形成する工程と、前記第１の凹部の部分に形成された前記シールド膜の前記切断ラインおよびその両側に対応する部分に前記第１の凹部よりも幅狭の第２の凹部を形成する工程と、前記第２の凹部内を含む前記シールド膜の上面に酸化防止膜を形成する工程と、前記切断ラインに沿って切断して酸化防止膜付きシールド膜を有するモジュールを複数個得る工程と、を有することを特徴とする。
請求項７に記載の発明は、シールド機能付きモジュールの製造方法であって、請求項５または６に記載の発明において、前記シールド膜は導電性ペイントの塗布によって形成することを特徴とする。
請求項８に記載の発明は、シールド機能付きモジュールの製造方法であって、請求項１〜７のいずれかに記載の発明において、前記電子部品はアナログ系回路部を構成し、切断前の前記ベース板下の各モジュール形成領域にデジタル系回路部を構成する半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する半導体構成体が設けられていることを特徴とする。 The invention according to claim 1 is a method of manufacturing a module with a shielding function, comprising a base plate having a plurality of module forming regions, and wiring provided in each module forming region on the base plate, A step of connecting and arranging electronic components to each of the module forming regions on the base plate, and a plurality of shield cover portions in portions corresponding to the plurality of module forming regions of the base plate, and A shield cover forming body having a cutting line for dividing into pieces and a connecting portion for connecting the shield cover portions adjacent to portions corresponding to both sides thereof is prepared, and the connecting portion of the shield cover forming body is connected to the cutting line. And a step of joining to the wiring provided at portions corresponding to both sides thereof, and a shield cover cut along the cutting line It characterized by having a a plurality obtain step Joule.
Invention of Claim 2 is a manufacturing method of the module with a shield function, Comprising: In invention of Claim 1, the process of joining the connection part of the said shield cover formation body to the said cutting | disconnection line and the said upper wiring is the process. And using solder or a conductive adhesive. The invention according to claim 3 is a method of manufacturing a module with a shield function, wherein a base plate having a plurality of module forming regions, wiring provided in each module forming region on the base plate, and singulation And a ground layer connected to the wiring in a through-hole provided in the base plate at portions corresponding to both sides thereof, and in each module forming region on the base plate A step of connecting each electronic component to the wiring, and a portion having a plurality of shield cover portions in a portion corresponding to a plurality of module forming regions of the base plate and corresponding to a through hole of the base plate Preparing a shield cover forming body having a connecting leg portion for connecting each part of the shield cover portions adjacent to each other in a U shape on the lower side thereof, The connecting leg portion of the shield cover forming body is disposed in the through hole of the base plate in a state in which the electronic parts provided in the module forming regions on the base plate are covered with the shield cover portions of the yield cover forming body. And joining the ground layer and obtaining a plurality of modules having a shield cover with legs by cutting along the cutting line.
The invention according to claim 4 is a method for manufacturing a module with a shield function, and in the invention according to claim 3, the connecting leg portion of the shield cover forming body is disposed in the through hole of the base plate. The step of bonding to the ground layer is performed using a conductive adhesive filled in the through hole of the base plate.
The invention according to claim 5 is a method for manufacturing a module with a shielding function, and is provided on both sides of a base plate having a plurality of module forming regions and a cutting line provided on the base plate and separated into pieces. Wiring provided in the module forming regions adjacent to each other, and a step of connecting electronic components to the wiring in each module forming region on the base plate, and the base plate including the electronic components Forming a sealing film thereon, forming a recess in the sealing film at portions corresponding to the cutting line and both sides thereof, and exposing the upper layer wiring by forming the recess; and the recess A step of forming a shield film on the upper surface of the sealing film including the inside by connecting to the upper layer wiring; and a module having a shield film cut along the cutting line. It characterized by having a a plurality step of obtaining a.
The invention according to claim 6 is a method of manufacturing a module with a shield function, and includes a base plate having a plurality of module forming regions, and a cutting line provided on the base plate, for cutting into individual pieces. A wiring provided in the module forming region adjacent to each other on both sides of the module, and a step of connecting the electronic component to the wiring in each module forming region on the base plate, and including the electronic component Forming a sealing film on the base plate; forming a first recess in the sealing film in the cutting line and portions corresponding to both sides thereof; and forming the first recess to form the wiring Exposing a shield film on the upper surface of the sealing film including the inside of the first recess, connecting the wiring to the wiring, and forming the shield film before the first recess is formed. Forming a second recess having a width narrower than that of the first recess at portions corresponding to the cutting line and both sides of the shield film, and preventing oxidation on the upper surface of the shield film including the inside of the second recess. A step of forming a film, and a step of obtaining a plurality of modules having a shield film with an antioxidant film by cutting along the cutting line.
A seventh aspect of the present invention is a method for manufacturing a module with a shield function, wherein the shield film is formed by applying a conductive paint in the fifth or sixth aspect of the present invention.
Invention of Claim 8 is a manufacturing method of the module with a shield function, Comprising: In invention in any one of Claims 1-7, the said electronic component comprises an analog system circuit part, The said before cutting | disconnection Each module forming region under the base plate is provided with a semiconductor substrate having a semiconductor substrate constituting a digital circuit portion and a plurality of external connection electrodes provided under the semiconductor substrate.

この発明によれば、複数のモジュール形成領域を有するベース板上の各モジュール形成領域にそれぞれ電子部品を配置し、それらを複数のシールドカバー部を有するシールドカバー形成体あるいは封止膜を含むシールド膜で覆い、その後に切断して複数個のシールド機能付きモジュールを得ているので、複数個のモジュールに対してシールド機能付与作業を一括して行なうことででき、生産性を向上することができる。   According to the present invention, the electronic components are arranged in the respective module forming regions on the base plate having the plurality of module forming regions, and the shield film includes the shield cover forming body having the plurality of shield cover portions or the sealing film. Since a plurality of modules with a shield function are obtained by cutting, the shield function imparting work can be collectively performed on the plurality of modules, and the productivity can be improved.

（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置（シールド機能付きモジュール）の断面図を示す。この半導体装置は、ガラス布基材エポキシ樹脂等からなる平面方形状のベース板１を備えている。ベース板１の下面には、ベース板１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体２の上面がダイボンド材からなる接着層３を介して接着されている。 (First embodiment)
FIG. 1 shows a sectional view of a semiconductor device (module with a shield function) as a first embodiment of the present invention. This semiconductor device includes a planar rectangular base plate 1 made of glass cloth base epoxy resin or the like. The upper surface of the planar rectangular semiconductor structure 2 having a size somewhat smaller than the size of the base plate 1 is bonded to the lower surface of the base plate 1 via an adhesive layer 3 made of a die bond material.

半導体構成体２は、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、シリコン基板（半導体基板）４を備えている。シリコン基板４の上面は接着層３を介してベース板１の下面に接着されている。シリコン基板４の下面には所定の機能の集積回路（図示せず）が設けられ、下面周辺部にはアルミニウム系金属等からなる複数の接続パッド５が集積回路に接続されて設けられている。この場合、集積回路はデジタル系回路部を構成している。   The semiconductor structure 2 is generally called a CSP (chip size package) and includes a silicon substrate (semiconductor substrate) 4. The upper surface of the silicon substrate 4 is bonded to the lower surface of the base plate 1 via the adhesive layer 3. An integrated circuit (not shown) having a predetermined function is provided on the lower surface of the silicon substrate 4, and a plurality of connection pads 5 made of aluminum-based metal or the like are provided on the periphery of the lower surface so as to be connected to the integrated circuit. In this case, the integrated circuit constitutes a digital circuit unit.

接続パッド５の中央部を除くシリコン基板４の下面には酸化シリコン等からなる絶縁膜６が設けられ、接続パッド５の中央部は絶縁膜６に設けられた開口部７を介して露出されている。絶縁膜６の下面にはポリイミド系樹脂等からなる保護膜８が設けられている。絶縁膜６の開口部７に対応する部分における保護膜８には開口部９が設けられている。   An insulating film 6 made of silicon oxide or the like is provided on the lower surface of the silicon substrate 4 except for the central portion of the connection pad 5, and the central portion of the connection pad 5 is exposed through an opening 7 provided in the insulating film 6. Yes. A protective film 8 made of polyimide resin or the like is provided on the lower surface of the insulating film 6. An opening 9 is provided in the protective film 8 at a portion corresponding to the opening 7 of the insulating film 6.

保護膜８の下面には配線１０が設けられている。配線１０は、保護膜８の下面に設けられた銅等からなる下地金属層１１と、下地金属層１１の下面に設けられた銅からなる上部金属層１２との２層構造となっている。配線１０の一端部は、絶縁膜６および保護膜８の開口部７、９を介して接続パッド５に接続されている。   A wiring 10 is provided on the lower surface of the protective film 8. The wiring 10 has a two-layer structure of a base metal layer 11 made of copper or the like provided on the lower surface of the protective film 8 and an upper metal layer 12 made of copper provided on the lower surface of the base metal layer 11. One end of the wiring 10 is connected to the connection pad 5 through the openings 7 and 9 of the insulating film 6 and the protective film 8.

配線１０の接続パッド部下面には銅からなる柱状電極（外部接続用電極）１３が設けられている。配線１０を含む保護膜８の下面にはエポキシ系樹脂等からなる封止膜１４がその下面が柱状電極１３の下面と面一となるように設けられている。   A columnar electrode (external connection electrode) 13 made of copper is provided on the lower surface of the connection pad portion of the wiring 10. A sealing film 14 made of an epoxy resin or the like is provided on the lower surface of the protective film 8 including the wiring 10 so that the lower surface thereof is flush with the lower surface of the columnar electrode 13.

半導体構成体２の周囲におけるベース板１の下面には方形枠状の絶縁層２１が設けられている。絶縁層２１は、例えば、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラー等の無機材料からなる補強材を分散させた材料、あるいは、エポキシ系樹脂等の熱硬化性樹脂のみからなっている。   A rectangular frame-shaped insulating layer 21 is provided on the lower surface of the base plate 1 around the semiconductor structure 2. The insulating layer 21 is made of, for example, a material in which a reinforcing material made of an inorganic material such as silica filler is dispersed in a thermosetting resin such as an epoxy resin, or a thermosetting resin such as an epoxy resin. .

半導体構成体２および絶縁層２１の下面には下層絶縁膜２２がその下面を平坦とされて設けられている。下層絶縁膜２２は、例えば、ガラス布やガラス繊維等からなる基材にエポキシ系樹脂等の熱硬化性樹脂を含浸させた材料、あるいは、エポキシ系樹脂等の熱硬化性樹脂のみからなっている。半導体構成体２の柱状電極１３の下面中央部に対応する部分における下層絶縁膜２２には開口部２３が設けられている。   A lower insulating film 22 is provided on the lower surface of the semiconductor structure 2 and the insulating layer 21 with the lower surface being flat. The lower insulating film 22 is made of, for example, a material in which a base material made of glass cloth or glass fiber is impregnated with a thermosetting resin such as an epoxy resin, or a thermosetting resin such as an epoxy resin. . An opening 23 is provided in the lower insulating film 22 in a portion corresponding to the center of the lower surface of the columnar electrode 13 of the semiconductor structure 2.

下層絶縁膜２２の下面には下層配線２４が設けられている。下層配線２４は、下層絶縁膜２２の下面に設けられた銅等からなる下地金属層２５と、下地金属層２５の下面に設けられた銅からなる上部金属層２６との２層構造となっている。下層配線２４の一端部は、下層絶縁膜２２の開口部２３を介して半導体構成体２の柱状電極１３の下面に接続されている。   A lower wiring 24 is provided on the lower surface of the lower insulating film 22. The lower wiring 24 has a two-layer structure of a base metal layer 25 made of copper or the like provided on the lower surface of the lower insulating film 22 and an upper metal layer 26 made of copper provided on the lower surface of the base metal layer 25. Yes. One end of the lower wiring 24 is connected to the lower surface of the columnar electrode 13 of the semiconductor structure 2 through the opening 23 of the lower insulating film 22.

下層配線２４を含む下層絶縁膜２２の下面にはソルダーレジスト等からなる下層オーバーコート膜２６が設けられている。下層配線２４の接続パッド部に対応する部分における下層オーバーコート膜２６には開口部２７が設けられている。下層オーバーコート膜２６の開口部２７内およびその下方には半田ボール２８が下層配線２４の接続パッド部に接続されて設けられている。   A lower overcoat film 26 made of solder resist or the like is provided on the lower surface of the lower insulating film 22 including the lower wiring 24. An opening 27 is provided in the lower overcoat film 26 in a portion corresponding to the connection pad portion of the lower wiring 24. A solder ball 28 is provided in the opening 27 of the lower overcoat film 26 and below the opening 27 so as to be connected to the connection pad portion of the lower wiring 24.

ベース板１の上面には上層配線３１が設けられている。上層配線３１は、ベース板１の上面に設けられた銅等からなる下地金属層３２と、下地金属層３２の上面に設けられた銅からなる上部金属層３３との２層構造となっている。上層配線３１を含むベース板１の上面にはソルダーレジスト等からなる上層オーバーコート膜３４が設けられている。上層配線３１の接続パッド部に対応する部分における上層オーバーコート膜３４には第１〜第３の開口部３５〜３７が設けられている。   An upper layer wiring 31 is provided on the upper surface of the base plate 1. The upper layer wiring 31 has a two-layer structure of a base metal layer 32 made of copper or the like provided on the upper surface of the base plate 1 and an upper metal layer 33 made of copper provided on the upper surface of the base metal layer 32. . An upper overcoat film 34 made of a solder resist or the like is provided on the upper surface of the base plate 1 including the upper layer wiring 31. First to third openings 35 to 37 are provided in the upper overcoat film 34 in a portion corresponding to the connection pad portion of the upper wiring 31.

ここで、符号３１ａで示す上層配線はグラウンド配線である。グラウンド配線３１ａの接続パッド部はベース板１の周辺部に配置され、上層オーバーコート膜３４の第３の開口部３７を介して露出されている。この場合、グラウンド配線３１ａの接続パッド部および上層オーバーコート膜３４の第３の開口部３７はベース板１の周辺部上の複数の箇所に配置されていてもよく、周辺部上の全体に枠状に配置されていてもよい。   Here, the upper layer wiring indicated by reference numeral 31a is a ground wiring. The connection pad portion of the ground wiring 31 a is disposed in the peripheral portion of the base plate 1 and is exposed through the third opening 37 of the upper overcoat film 34. In this case, the connection pads of the ground wiring 31a and the third openings 37 of the upper overcoat film 34 may be disposed at a plurality of locations on the peripheral portion of the base plate 1, and the frame on the entire peripheral portion. It may be arranged in a shape.

下層配線２４の少なくとも一部と上層配線３１の少なくとも一部とは、ベース板１、絶縁層２１および下層絶縁膜２２の所定の箇所に設けられた貫通孔４１の内壁面に設けられた上下導通部４２を介して接続されている。上下導通部４２は、貫通孔４１の内壁面に設けられた銅等からなる下地金属層４３と、下地金属層４３の内面に設けられた銅からなる上部金属層４４との２層構造となっている。上下導通部４２内にはソルダーレジスト等からなる充填材４５が充填されている。   At least a part of the lower layer wiring 24 and at least a part of the upper layer wiring 31 are vertically conductive on the inner wall surface of the through hole 41 provided at a predetermined position of the base plate 1, the insulating layer 21, and the lower layer insulating film 22. They are connected via the unit 42. The vertical conduction portion 42 has a two-layer structure of a base metal layer 43 made of copper or the like provided on the inner wall surface of the through hole 41 and an upper metal layer 44 made of copper provided on the inner surface of the base metal layer 43. ing. The vertical conduction part 42 is filled with a filler 45 made of solder resist or the like.

上層オーバーコート膜３４の上面の各所定の箇所には半導体構成体５１およびコンデンサや抵抗等からなるチップ部品７１が搭載されている。この場合、半導体構成体５１およびチップ部品７１はアナログ系回路部を構成している。   A semiconductor component 51 and a chip component 71 made of a capacitor, a resistor, or the like are mounted at predetermined positions on the upper surface of the upper overcoat film 34. In this case, the semiconductor structure 51 and the chip component 71 constitute an analog circuit unit.

半導体構成体５１はシリコン基板（半導体基板）５２を備えている。シリコン基板５２の下面には所定の機能の集積回路が（図示せず）が設けられ、下面周辺部にはアルミニウム系金属等からなる複数の接続パッド５３が集積回路に接続されて設けられている。この場合、集積回路はアナログ系回路部を構成している。   The semiconductor structure 51 includes a silicon substrate (semiconductor substrate) 52. An integrated circuit (not shown) having a predetermined function is provided on the lower surface of the silicon substrate 52, and a plurality of connection pads 53 made of aluminum-based metal or the like are provided on the periphery of the lower surface so as to be connected to the integrated circuit. . In this case, the integrated circuit constitutes an analog circuit unit.

接続パッド５３の中央部を除くシリコン基板５２の下面には酸化シリコン等からなる絶縁膜５４が設けられ、接続パッド５３の中央部は絶縁膜５４に設けられた開口部５５を介して露出されている。絶縁膜５４の下面にはポリイミド系樹脂等からなる保護膜５６が設けられている。絶縁膜５４の開口部５５に対応する部分における保護膜５６には開口部５７が設けられている。   An insulating film 54 made of silicon oxide or the like is provided on the lower surface of the silicon substrate 52 excluding the central portion of the connection pad 53, and the central portion of the connection pad 53 is exposed through an opening 55 provided in the insulating film 54. Yes. A protective film 56 made of polyimide resin or the like is provided on the lower surface of the insulating film 54. An opening 57 is provided in the protective film 56 at a portion corresponding to the opening 55 of the insulating film 54.

保護膜５６の下面には配線５８が設けられている。配線５８は、保護膜５６の下面に設けられた銅等からなる下地金属層５９と、下地金属層５９の下面に設けられた銅からなる上部金属層６０との２層構造となっている。配線５８の一端部は、絶縁膜５４および保護膜５６の開口部５５、５７を介して接続パッド５３に接続されている。配線５８を含む保護膜５６の下面にはソルダーレジスト等からなるオーバーコート膜６１が設けられている。配線５８の接続パッド部に対応する部分におけるオーバーコート膜６１には開口部６２が設けられている。   A wiring 58 is provided on the lower surface of the protective film 56. The wiring 58 has a two-layer structure of a base metal layer 59 made of copper or the like provided on the lower surface of the protective film 56 and an upper metal layer 60 made of copper provided on the lower surface of the base metal layer 59. One end of the wiring 58 is connected to the connection pad 53 through the openings 55 and 57 of the insulating film 54 and the protective film 56. An overcoat film 61 made of a solder resist or the like is provided on the lower surface of the protective film 56 including the wiring 58. An opening 62 is provided in the overcoat film 61 in a portion corresponding to the connection pad portion of the wiring 58.

そして、半導体構成体５１は、そのオーバーコート膜６１の開口部６２の部分あるいは上層オーバーコート膜３４の第１の開口部３５の部分に設けられた半田層６３を介して、その配線５８の接続パッド部が上層配線３１の接続パッド部に接合されていることにより、上層オーバーコート膜３４の上面に搭載されている。   The semiconductor structure 51 is connected to the wiring 58 via the solder layer 63 provided in the opening 62 portion of the overcoat film 61 or the first opening 35 portion of the upper overcoat film 34. Since the pad portion is bonded to the connection pad portion of the upper layer wiring 31, it is mounted on the upper surface of the upper layer overcoat film 34.

チップ部品７１は、その両電極（図示せず）が上層オーバーコート膜３４の第２の開口部３６内に設けられた半田層７２を介して上層配線３１の接続パッド部に接合されていることにより、上層オーバーコート膜３４の上面に搭載されている。   In the chip component 71, both electrodes (not shown) are bonded to the connection pad portion of the upper wiring 31 through the solder layer 72 provided in the second opening 36 of the upper overcoat film 34. Thus, it is mounted on the upper surface of the upper overcoat film 34.

上層オーバーコート膜３４の第３の開口部３７を介して露出されたグラウンド配線３１ａの接続パッド部上面には、下面が開放された方形箱状のシールドカバー７３の側壁下端部が半田層７４を介して接合されている。この状態では、半導体構成体５１およびチップ部品７１はシールドカバー７３によって覆われている。   On the upper surface of the connection pad portion of the ground wiring 31a exposed through the third opening portion 37 of the upper overcoat film 34, the lower end portion of the side wall of the rectangular box-shaped shield cover 73 with the lower surface opened forms the solder layer 74. Are joined through. In this state, the semiconductor structure 51 and the chip component 71 are covered with the shield cover 73.

シールドカバー７３は、図２に示すように、ステンレス鋼等からなる金属板をプレス加工することにより形成され、下面が開放された方形箱状のシールドカバー本体７３ａの４つの側壁の下端部外側に突出部７３ｂが設けられた構造となっている。ただし、後述する如く、シールドカバー７３の元となるものは、複数のシールドカバー７３をその各突出部７３ｂの部分で連結したものである。   As shown in FIG. 2, the shield cover 73 is formed by pressing a metal plate made of stainless steel or the like, and is formed on the outer side of the lower ends of the four side walls of the rectangular box-shaped shield cover main body 73a having an open bottom surface. The protrusion 73b is provided. However, as will be described later, the base of the shield cover 73 is obtained by connecting a plurality of shield covers 73 at the respective protruding portions 73b.

そして、この半導体装置では、アナログ系回路部を構成する半導体構成体５１およびチップ部品７１等からなる電子部品をシールドカバー７３で覆っているので、デジタル系回路部を構成する半導体構成体２からの放射雑音がアナログ系回路部を構成する半導体構成体５１およびチップ部品７１に与える妨害を軽減することができる。   In this semiconductor device, since the electronic component including the semiconductor component 51 and the chip component 71 constituting the analog circuit portion is covered with the shield cover 73, the semiconductor component 2 constituting the digital circuit portion is covered by the shield cover 73. Interference caused by radiation noise to the semiconductor component 51 and the chip component 71 constituting the analog circuit unit can be reduced.

次に、この半導体装置の製造方法の一例について説明する。まず、図３に示すものを用意する。この場合、ベース板１のサイズは、図１に示す完成された半導体装置を複数個形成することが可能なサイズとなっている。すなわち、ベース板１のサイズは、複数の半導体装置形成領域（モジュール形成領域）を有するサイズとなっている。   Next, an example of a method for manufacturing this semiconductor device will be described. First, what is shown in FIG. 3 is prepared. In this case, the base plate 1 is sized so that a plurality of completed semiconductor devices shown in FIG. 1 can be formed. That is, the size of the base plate 1 is a size having a plurality of semiconductor device formation regions (module formation regions).

ベース板１の下面の各半導体装置形成領域にはそれぞれ半導体構成体２が搭載されている。半導体構成体２の周囲におけるベース板１の下面には格子状の絶縁層２１が形成されている。半導体構成体２および絶縁層２１の下面には下層絶縁膜２２、下層配線２４および下層オーバーコート膜２６が形成されている。   A semiconductor structure 2 is mounted in each semiconductor device formation region on the lower surface of the base plate 1. A lattice-like insulating layer 21 is formed on the lower surface of the base plate 1 around the semiconductor structure 2. A lower insulating film 22, a lower wiring 24 and a lower overcoat film 26 are formed on the lower surfaces of the semiconductor structure 2 and the insulating layer 21.

ベース板１の上面には上層配線３１および上層オーバーコート膜３４が形成されている。下層配線２４の少なくとも一部と上層配線３１の少なくとも一部とは、ベース板１、絶縁層２１および下層絶縁膜２２に形成された貫通孔４１の内壁面に形成された上下導通部４２を介して接続されている。上下導通部４２内には充填材４５が充填されている。   An upper layer wiring 31 and an upper overcoat film 34 are formed on the upper surface of the base plate 1. At least a part of the lower layer wiring 24 and at least a part of the upper layer wiring 31 are connected via a vertical conduction part 42 formed on the inner wall surface of the through hole 41 formed in the base plate 1, the insulating layer 21 and the lower layer insulating film 22. Connected. A filler 45 is filled in the vertical conduction part 42.

なお、図３において、符号８１で示す領域は、個片化するための切断ラインに対応する領域である。そして、切断ライン８１の両側における相隣接する半導体装置形成領域に形成された上層配線３１のうちのグラウンド配線３１ａは、切断ライン８１に対応する部分において互いに接続されている。   In FIG. 3, an area denoted by reference numeral 81 is an area corresponding to a cutting line for singulation. The ground wirings 31 a of the upper layer wirings 31 formed in adjacent semiconductor device formation regions on both sides of the cutting line 81 are connected to each other at a portion corresponding to the cutting line 81.

さて、図３に示すものを用意したら、次に、図４に示すように、フォトリソグラフィ法あるいはレーザビームの照射によるレーザ加工により、下層オーバーコート膜２６に開口部２７を形成し、且つ、上層オーバーコート膜３４に第１〜第３の開口部３５〜３７を形成する。この場合、切断ライン８１の両側における相隣接する半導体装置形成領域に形成された第３の開口部３７は、切断ライン８１に対応する部分において互いに連通されている。   3 is prepared, then, as shown in FIG. 4, an opening 27 is formed in the lower overcoat film 26 by photolithography or laser processing by laser beam irradiation, and the upper layer is formed. First to third openings 35 to 37 are formed in the overcoat film 34. In this case, the third openings 37 formed in the adjacent semiconductor device formation regions on both sides of the cutting line 81 are communicated with each other at a portion corresponding to the cutting line 81.

次に、図５に示すように、半導体構成体５１を、そのオーバーコート膜６１の開口部６２の部分あるいは上層オーバーコート膜３４の第１の開口部３５の部分に設けられた半田層６３を介して、その配線５８の接続パッド部を上層配線３１の接続パッド部に接合することにより、上層オーバーコート膜３４の上面に搭載する。また、チップ部品７１を、その両電極（図示せず）を上層オーバーコート膜３４の第２の開口部３６内に設けられた半田層７２を介して上層配線３１の接続パッド部に接合することにより、上層オーバーコート膜３４の上面に搭載する。   Next, as shown in FIG. 5, the semiconductor structure 51 is soldered with the solder layer 63 provided in the opening 62 portion of the overcoat film 61 or the first opening 35 portion of the upper overcoat film 34. Then, the connection pad portion of the wiring 58 is bonded to the connection pad portion of the upper layer wiring 31 to be mounted on the upper surface of the upper overcoat film 34. Further, the chip component 71 is joined to the connection pad portion of the upper wiring 31 through the solder layer 72 provided in the second opening 36 of the upper overcoat film 34 with both electrodes (not shown). Thus, it is mounted on the upper surface of the upper overcoat film 34.

次に、図６に示すように、下面が開放された方形箱状の複数のシールドカバー部８２ａおよび各シールドカバー部８２ａの側壁下端部を連結する連結部８２ｂを有するシールドカバー形成体８２を用意する。連結部８２ｂの幅は切断ライン８１の幅よりもある程度広くなっている。このシールドカバー形成体８２は、ステンレス鋼等からなる金属板をプレス加工することにより得られる。   Next, as shown in FIG. 6, a shield cover forming body 82 having a plurality of rectangular box-shaped shield cover portions 82 a with open bottom surfaces and connecting portions 82 b for connecting the lower end portions of the side walls of each shield cover portion 82 a is prepared. To do. The width of the connecting part 82 b is somewhat larger than the width of the cutting line 81. The shield cover forming body 82 is obtained by pressing a metal plate made of stainless steel or the like.

そして、シールドカバー形成体８２の連結部８２ｂの下面を、上層オーバーコート膜３４の第３の開口部３７を介して露出されたグラウンド配線３１ａの接続パッド部上面に半田層７４を介して接合する。この状態では、半導体構成体５１およびチップ部品７１はシールドカバー部８２ａによって覆われている。   Then, the lower surface of the connecting portion 82 b of the shield cover forming body 82 is joined to the upper surface of the connection pad portion of the ground wiring 31 a exposed through the third opening 37 of the upper overcoat film 34 through the solder layer 74. . In this state, the semiconductor structure 51 and the chip component 71 are covered with the shield cover portion 82a.

ここで、半田層７４の代わりに、銀、銅、カーボン等からなる導電性粒子を含むエポキシ系樹脂等からなる熱硬化性樹脂あるいは紫外線硬化性樹脂からなる導電性接着材を用いてもよい。このような導電性接着材を用いると、半導体構成体５１およびチップ部品７１を搭載するための半田層６３、７２からなる接合部に熱的影響をほとんど及ぼさないようにすることができる。   Here, instead of the solder layer 74, a conductive adhesive made of a thermosetting resin or an ultraviolet curable resin made of an epoxy resin containing conductive particles made of silver, copper, carbon or the like may be used. When such a conductive adhesive is used, it is possible to hardly exert a thermal influence on the joint portion composed of the solder layers 63 and 72 for mounting the semiconductor structure 51 and the chip component 71.

次に、図７に示すように、下層オーバーコート膜２６の開口部２７内およびその下方に半田ボール２８を下層配線２４の接続パッド部に接続させて形成する。次に、図８に示すように、シールドカバー形成体８２の連結部８２ｂ、半田層７４、グラウンド配線３１ａ、上層オーバーコート膜３４、ベース板１、絶縁層２１、下層絶縁膜２２および下層オーバーコート膜２６を切断ライン８１に沿って切断すると、図１に示す半導体装置が複数個得られる。   Next, as shown in FIG. 7, solder balls 28 are formed in the opening 27 of the lower overcoat film 26 and below the connection pads of the lower wiring 24 in and below the openings 27. Next, as shown in FIG. 8, the connecting portion 82b of the shield cover forming body 82, the solder layer 74, the ground wiring 31a, the upper overcoat film 34, the base plate 1, the insulating layer 21, the lower insulating film 22, and the lower overcoat. When the film 26 is cut along the cutting line 81, a plurality of semiconductor devices shown in FIG. 1 are obtained.

ところで、上記製造方法では、図１に示す完成された半導体装置を複数個形成することが可能なサイズのベース板１に対して、シールドカバー形成体８２の取り付けにより、複数のシールドカバー７３の取付作業を一括して行ない、その後に切断して複数個の半導体装置を得ているので、生産性を向上することができる。   By the way, in the above manufacturing method, a plurality of shield covers 73 are attached to the base plate 1 having a size capable of forming a plurality of completed semiconductor devices shown in FIG. Since a plurality of semiconductor devices are obtained by performing work in a lump and then cutting, productivity can be improved.

（第２実施形態）
図９はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、上層オーバーコート膜３４、ベース板１、絶縁層２１、下層絶縁膜２２および下層オーバーコート膜２６の４つの側壁の各中央部に平面方形状の溝９１を設け、溝９１内に下地金属層９３および上部金属層９４からなる上下導通部（グラウンド層）９２を設け、上下導通部９２の側面にシールドカバー７３の４つの側面の各下端部中央部に設けられた脚部７３ｃ（図１０参照）をその間に設けられた導電性接着材９５を介して接合させた点である。この場合、上下導通部９２は、上層配線３１のうちのグラウンド配線３１ａと下層配線２４のうちのグラウンド配線２４ａとに接続されている。 (Second Embodiment)
FIG. 9 shows a sectional view of a semiconductor device as a second embodiment of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 1 in that the upper side overcoat film 34, the base plate 1, the insulating layer 21, the lower layer insulating film 22, and the lower layer overcoat film 26 are flat at the center of each side wall. A rectangular groove 91 is provided, a vertical conduction portion (ground layer) 92 including a base metal layer 93 and an upper metal layer 94 is provided in the groove 91, and each of the four side surfaces of the shield cover 73 is provided on a side surface of the vertical conduction portion 92. This is a point in which a leg 73c (see FIG. 10) provided at the center of the lower end is joined via a conductive adhesive 95 provided therebetween. In this case, the vertical conduction portion 92 is connected to the ground wiring 31 a of the upper layer wiring 31 and the ground wiring 24 a of the lower layer wiring 24.

次に、この半導体装置の製造方法の一例について説明する。まず、図１１に示すものを用意する。この用意したものにおいて、図３に示す場合と異なる点は、切断ライン８１およびその両側に対応する部分におけるベース板１、絶縁層２１および下層絶縁膜２２の所定の箇所に平面方形状の貫通孔９１ａが形成され、貫通孔９１ａの内壁面に下地金属層９３および上部金属層９４からなる上下導通部９２が形成され、上下導通部９２内の部分にソルダーレジスト等からなる充填材９６が形成された点である。この場合、上下導通部９２は、上層配線３１のうちのグラウンド配線３１ａと下層配線２４のうちのグラウンド配線２４ａとに接続されている。   Next, an example of a method for manufacturing this semiconductor device will be described. First, what is shown in FIG. 11 is prepared. 3 differs from the case shown in FIG. 3 in that a planar rectangular through-hole is formed in a predetermined portion of the base plate 1, the insulating layer 21, and the lower insulating film 22 at portions corresponding to the cutting line 81 and both sides thereof. 91a is formed, a vertical conduction part 92 made of a base metal layer 93 and an upper metal layer 94 is formed on the inner wall surface of the through hole 91a, and a filler 96 made of solder resist or the like is formed in a part inside the vertical conduction part 92. It is a point. In this case, the vertical conduction portion 92 is connected to the ground wiring 31 a of the upper layer wiring 31 and the ground wiring 24 a of the lower layer wiring 24.

さて、図１１に示すものを用意したら、次に、図１２に示すように、フォトリソグラフィ法あるいはレーザビームの照射によるレーザ加工により、下層オーバーコート膜２６に開口部２７を形成し、且つ、上層オーバーコート膜３４に第１、第２の開口部３５、３６を形成し、さらに、上下導通部９２内の部分に形成された充填材９６（図１１参照）を除去する。   11 is prepared, an opening 27 is formed in the lower overcoat film 26 by photolithography or laser processing by laser beam irradiation, as shown in FIG. First and second openings 35 and 36 are formed in the overcoat film 34, and the filler 96 (see FIG. 11) formed in a portion in the vertical conduction portion 92 is removed.

次に、図１３に示すように、半導体構成体５１を、そのオーバーコート膜６１の開口部６２の部分あるいは上層オーバーコート膜３４の第１の開口部３５の部分に設けられた半田層６３を介して、その配線５８の接続パッド部を上層配線３１の接続パッド部に接合することにより、上層オーバーコート膜３４の上面に搭載する。また、チップ部品７１を、その両電極（図示せず）を上層オーバーコート膜３４の第２の開口部３６内に設けられた半田層７２を介して上層配線３１の接続パッド部に接合することにより、上層オーバーコート膜３４の上面に搭載する。   Next, as shown in FIG. 13, the semiconductor structure 51 is provided with a solder layer 63 provided in the opening 62 portion of the overcoat film 61 or the first opening 35 portion of the upper overcoat film 34. Then, the connection pad portion of the wiring 58 is bonded to the connection pad portion of the upper layer wiring 31 to be mounted on the upper surface of the upper overcoat film 34. Further, the chip component 71 is joined to the connection pad portion of the upper wiring 31 through the solder layer 72 provided in the second opening 36 of the upper overcoat film 34 with both electrodes (not shown). Thus, it is mounted on the upper surface of the upper overcoat film 34.

次に、図１４に示すように、下面が開放された方形箱状の複数のシールドカバー部８２ａおよび各シールドカバー部８２ａの４つの側壁の下端部中央部をその下側においてＵ字状に連結する連結脚部８２ｃを有するシールドカバー形成体８２を用意する。このシールドカバー形成体８２は、ステンレス鋼等からなる金属板を打ち抜いた後にプレス加工することにより得られる。   Next, as shown in FIG. 14, a plurality of rectangular box-shaped shield cover portions 82a whose lower surfaces are opened and the central portions of the lower ends of the four side walls of each shield cover portion 82a are connected in a U-shape on the lower side. A shield cover forming body 82 having a connecting leg portion 82c to be prepared is prepared. The shield cover forming body 82 is obtained by punching a metal plate made of stainless steel or the like and then pressing it.

そして、上下導通部９２内に流動性の導電性接着材９５をディスペンサ等を用いて所定量だけ充填し、次いで、この充填された流動性の導電性接着材９５中にシールドカバー形成体８２の連結脚部８２ｃを押し込む。この場合、シールドカバー形成体８２のシールドカバー部８２ａの側壁下端面が上層オーバーコート膜３４の上面に当接することにより、シールドカバー形成体８２の高さ位置が決まる。この状態では、半導体構成体５１およびチップ部品７１はシールドカバー部８２ａによって覆われている。   Then, a predetermined amount of fluid conductive adhesive 95 is filled in the vertical conductive portion 92 using a dispenser or the like, and then the shield cover forming body 82 is filled in the fluid conductive adhesive 95 filled. The connecting leg 82c is pushed in. In this case, the height position of the shield cover forming body 82 is determined by the lower end surface of the side wall of the shield cover portion 82 a of the shield cover forming body 82 being in contact with the upper surface of the upper overcoat film 34. In this state, the semiconductor structure 51 and the chip component 71 are covered with the shield cover portion 82a.

ここで、流動性の導電性接着材９５は、銀、銅、カーボン等からなる導電性粒子を含むエポキシ系樹脂等からなる未硬化状態の熱硬化性樹脂あるいは紫外線硬化性樹脂からなっている。そして、この導電性接着材９５を加熱してあるいは紫外線を照射して硬化させると、シールドカバー形成体８２の連結脚部８２ｃは導電性接着材９５を介して上下導通部９２の内面に接合される。   Here, the fluid conductive adhesive 95 is made of an uncured thermosetting resin or ultraviolet curable resin made of an epoxy resin containing conductive particles made of silver, copper, carbon or the like. When the conductive adhesive 95 is heated or cured by irradiating ultraviolet rays, the connecting leg portion 82c of the shield cover forming body 82 is joined to the inner surface of the vertical conduction portion 92 via the conductive adhesive 95. The

次に、図１５に示すように、下層オーバーコート膜２６の開口部２７内およびその下方に半田ボール２８を下層配線２４の接続パッド部に接続させて形成する。次に、図１６に示すように、シールドカバー形成体８２の連結脚部８２ｃ、導電性接着材９５、上層オーバーコート膜３４、ベース板１、絶縁層２１、下層絶縁膜２２および下層オーバーコート膜２６を切断ライン８１に沿って切断すると、図９に示す半導体装置が複数個得られる。   Next, as shown in FIG. 15, solder balls 28 are formed in the opening 27 of the lower overcoat film 26 and below the connection pads of the lower wiring 24 in and below the openings 27. Next, as shown in FIG. 16, the connecting leg 82c of the shield cover forming body 82, the conductive adhesive 95, the upper overcoat film 34, the base plate 1, the insulating layer 21, the lower insulating film 22, and the lower overcoat film. 9 is cut along a cutting line 81, a plurality of semiconductor devices shown in FIG. 9 are obtained.

ところで、上記製造方法でも、図９に示す完成された半導体装置を複数個形成することが可能なサイズのベース板１に対して、シールドカバー形成体８２の取り付けにより、複数のシールドカバー７３の取付作業を一括して行ない、その後に切断して複数個の半導体装置を得ているので、生産性を向上することができる。   By the way, in the above manufacturing method, a plurality of shield covers 73 are attached to the base plate 1 having a size capable of forming a plurality of completed semiconductor devices shown in FIG. Since a plurality of semiconductor devices are obtained by performing work in a lump and then cutting, productivity can be improved.

（第３実施形態）
図１７はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体５１およびチップ部品７１を含む上層オーバーコート膜３４の上面にエポキシ系樹脂等からなる封止膜９６を設け、上層オーバーコート膜３４の第３の開口部３７を介して露出されたグラウンド配線３１ａの接続パッド部上面および封止膜９６の表面にシールド膜９７を設けた点である。 (Third embodiment)
FIG. 17 is a sectional view of a semiconductor device as a third embodiment of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 1 in that a sealing film 96 made of an epoxy resin or the like is provided on the upper surface of the upper overcoat film 34 including the semiconductor structure 51 and the chip component 71, and the upper overcoat. The shield film 97 is provided on the upper surface of the connection pad portion of the ground wiring 31 a and the surface of the sealing film 96 exposed through the third opening 37 of the film 34.

次に、この半導体装置の製造方法の一例について説明する。まず、図５に示す工程後に、図１８に示すように、半導体構成体５１、チップ部品７１および上層オーバーコート膜３４の第３の開口部３７を介して露出されたグラウンド配線３１ａを含む上層オーバーコート膜３４の上面に、スクリーン印刷法、スピンコート法、ディスペンサ法等によりエポキシ系樹脂等を塗布することにより、封止膜９６を形成する。次に、必要に応じて、封止膜９６の上面側を研磨し、封止膜９６の上面を平坦化する。   Next, an example of a method for manufacturing this semiconductor device will be described. First, after the step shown in FIG. 5, as shown in FIG. 18, the upper overlayer including the semiconductor wiring 51, the chip component 71, and the ground wiring 31 a exposed through the third opening 37 of the upper overcoat film 34. A sealing film 96 is formed on the upper surface of the coating film 34 by applying an epoxy resin or the like by a screen printing method, a spin coating method, a dispenser method, or the like. Next, if necessary, the upper surface side of the sealing film 96 is polished to flatten the upper surface of the sealing film 96.

次に、図１９に示すように、切断ライン８１およびその両側に対応する部分における封止膜９６および上層オーバーコート膜３４に、ダイサー等を用いて、凹部９８をグラウンド配線３１ａの上面が少なくとも露出するまで形成する。したがって、この状態では、グラウンド配線３１ａの上面は凹部９８を介して露出されている。次に、図２０に示すように、凹部９８内を含む封止膜９６の上面に、スクリーン印刷法、スピンコート法、ディスペンサ法等により、銀、銅、カーボン等からなる導電性粒子を含むエポキシ系樹脂等からなる導電性ペイントを塗布することにより、シールド膜９７を形成する。   Next, as shown in FIG. 19, at least the upper surface of the ground wiring 31 a is exposed to the sealing film 96 and the upper overcoat film 34 at the portions corresponding to both sides of the cutting line 81 and the upper overcoat film 34 using a dicer or the like. Form until. Therefore, in this state, the upper surface of the ground wiring 31 a is exposed through the recess 98. Next, as shown in FIG. 20, an epoxy containing conductive particles made of silver, copper, carbon, or the like on the upper surface of the sealing film 96 including the inside of the recess 98 by screen printing, spin coating, dispenser, or the like. A shield film 97 is formed by applying a conductive paint made of a resin or the like.

次に、図２１に示すように、下層オーバーコート膜２６の開口部２７内およびその下方に半田ボール２８を下層配線２４の接続パッド部に接続させて形成する。次に、図２２に示すように、シールド膜９７、グラウンド配線３１ａ、上層オーバーコート膜３４、ベース板１、絶縁層２１、下層絶縁膜２２および下層オーバーコート膜２６を切断ライン８１に沿って切断すると、図１７に示す半導体装置が複数個得られる。   Next, as shown in FIG. 21, solder balls 28 are formed in the opening 27 of the lower overcoat film 26 and below the connection pads of the lower wiring 24 in and below the openings 27. Next, as shown in FIG. 22, the shield film 97, the ground wiring 31 a, the upper overcoat film 34, the base plate 1, the insulating layer 21, the lower insulating film 22 and the lower overcoat film 26 are cut along the cutting line 81. Then, a plurality of semiconductor devices shown in FIG. 17 are obtained.

ところで、上記製造方法でも、図１７に示す完成された半導体装置を複数個形成することが可能なサイズのベース板１に対して、封止膜９６およびシールド膜９７の形成を一括して行ない、その後に切断して複数個の半導体装置を得ているので、生産性を向上することができる。   Incidentally, even in the above manufacturing method, the sealing film 96 and the shield film 97 are collectively formed on the base plate 1 having a size capable of forming a plurality of completed semiconductor devices shown in FIG. Since a plurality of semiconductor devices are obtained by subsequent cutting, productivity can be improved.

（第４実施形態）
図２３はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１７に示す半導体装置と異なる点は、シールド膜９７の表面にエポキシ系樹脂等からなる酸化防止膜９９を設けた点である。 (Fourth embodiment)
FIG. 23 is a sectional view of a semiconductor device as a fourth embodiment of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 17 in that an antioxidant film 99 made of an epoxy resin or the like is provided on the surface of the shield film 97.

次に、この半導体装置の製造方法の一例について説明する。まず、図２０に示す工程後に、図２４に示すように、切断ライン８１およびその両側に対応する部分におけるシールド膜９７に、ダイサー等を用いて、凹部１００を形成する。次に、図２５に示すように、凹部１００内を含むシールド膜９７の上面に、スクリーン印刷法、スピンコート法、ディスペンサ法等により、エポキシ系樹脂等を塗布することにより、酸化防止膜９９を形成する。   Next, an example of a method for manufacturing this semiconductor device will be described. First, after the step shown in FIG. 20, as shown in FIG. 24, a recess 100 is formed in the shield film 97 at the portions corresponding to the cutting line 81 and both sides thereof using a dicer or the like. Next, as shown in FIG. 25, an antioxidant film 99 is formed on the upper surface of the shield film 97 including the inside of the recess 100 by applying an epoxy resin or the like by screen printing, spin coating, dispenser, or the like. Form.

次に、図２６に示すように、下層オーバーコート膜２６の開口部２７内およびその下方に半田ボール２８を下層配線２４の接続パッド部に接続させて形成する。次に、図２７に示すように、酸化防止膜９９、シールド膜９７、グラウンド配線３１ａ、上層オーバーコート膜３４、ベース板１、絶縁層２１、下層絶縁膜２２および下層オーバーコート膜２６を切断ライン８１に沿って切断すると、図２３に示す半導体装置が複数個得られる。   Next, as shown in FIG. 26, a solder ball 28 is formed in the opening 27 of the lower overcoat film 26 and below it so as to be connected to the connection pad portion of the lower wiring 24. Next, as shown in FIG. 27, the anti-oxidation film 99, the shield film 97, the ground wiring 31a, the upper overcoat film 34, the base plate 1, the insulating layer 21, the lower insulating film 22 and the lower overcoat film 26 are cut off. By cutting along 81, a plurality of semiconductor devices shown in FIG. 23 are obtained.

ところで、上記製造方法でも、図２３に示す完成された半導体装置を複数個形成することが可能なサイズのベース板１に対して、封止膜９６、シールド膜９７および酸化防止膜９９の形成を一括して行ない、その後に切断して複数個の半導体装置を得ているので、生産性を向上することができる。   Incidentally, even in the above manufacturing method, the sealing film 96, the shield film 97 and the antioxidant film 99 are formed on the base plate 1 having a size capable of forming a plurality of completed semiconductor devices shown in FIG. Since a plurality of semiconductor devices are obtained by performing all at once and then cutting, productivity can be improved.

（その他の実施形態）
半導体構成体２は、半導体構成体５１のように、配線の接続パッド部（外部接続用電極）がオーバーコート膜の開口部を介して露出された構造であってもよい。また、半導体構成体５１は、半導体構成体２のように、柱状電極を有する構造であってもよい。さらに、半導体構成体２、５１のうちの少なくとも一方は、シリコン基板の下面に設けられた接続パッド下に柱状電極が形成された構造であってもよい。 (Other embodiments)
The semiconductor structure 2 may have a structure in which the connection pad portion (external connection electrode) of the wiring is exposed through the opening of the overcoat film, like the semiconductor structure 51. Further, the semiconductor structure 51 may have a structure having a columnar electrode like the semiconductor structure 2. Furthermore, at least one of the semiconductor structures 2 and 51 may have a structure in which a columnar electrode is formed under a connection pad provided on the lower surface of the silicon substrate.

この発明の第１実施形態としての半導体装置の断面図。1 is a cross-sectional view of a semiconductor device as a first embodiment of the present invention. 図１に示すシールドカバーの斜視図。The perspective view of the shield cover shown in FIG. 図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。Sectional drawing of what was prepared initially in an example of the manufacturing method of the semiconductor device shown in FIG. 図３に続く工程の断面図。Sectional drawing of the process following FIG. 図４に続く工程の断面図。Sectional drawing of the process following FIG. 図５に続く工程の断面図。Sectional drawing of the process following FIG. 図６に続く工程の断面図。Sectional drawing of the process following FIG. 図７に続く工程の断面図。Sectional drawing of the process following FIG. この発明の第２実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 2nd Embodiment of this invention. 図９に示すシールドカバーの斜視図。The perspective view of the shield cover shown in FIG. 図９に示す半導体装置の製造方法の一例において、当初用意したものの断面図。Sectional drawing of what was prepared initially in an example of the manufacturing method of the semiconductor device shown in FIG. 図１１に続く工程の断面図。Sectional drawing of the process following FIG. 図１２に続く工程の断面図。Sectional drawing of the process following FIG. 図１３に続く工程の断面図。Sectional drawing of the process following FIG. 図１４に続く工程の断面図。FIG. 15 is a sectional view of a step following FIG. 14. 図１５に続く工程の断面図。FIG. 16 is a cross-sectional view of the process following FIG. 15. この発明の第３実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 3rd Embodiment of this invention. 図１７に示す半導体装置の製造方法の一例において、所定の工程の断面図。FIG. 18 is a cross-sectional view of a predetermined step in the example of the method for manufacturing the semiconductor device shown in FIG. 17. 図１８に続く工程の断面図。FIG. 19 is a cross-sectional view of the process following FIG. 18. 図１９に続く工程の断面図。FIG. 20 is a cross-sectional view of the process following FIG. 19. 図２０に続く工程の断面図。FIG. 21 is a cross-sectional view of the process following FIG. 20. 図２１に続く工程の断面図。FIG. 22 is a sectional view of a step following FIG. 21. この発明の第４実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 4th Embodiment of this invention. 図２３に示す半導体装置の製造方法の一例において、所定の工程の断面図。FIG. 24 is a cross-sectional view of a predetermined step in the example of the method for manufacturing the semiconductor device shown in FIG. 23. 図２４に続く工程の断面図。FIG. 25 is a sectional view of a step following FIG. 24. 図２５に続く工程の断面図。FIG. 26 is a sectional view of a step following FIG. 25. 図２６に続く工程の断面図。FIG. 27 is a sectional view of a step following FIG. 26;

符号の説明Explanation of symbols

１ ベース板
２ 半導体構成体
２１ 絶縁層
２２ 下層絶縁膜
２４ 下層配線
２６ 下層オーバーコート膜
２８ 半田ボール
３１ 上層配線
３１ａ グラウンド配線
３４ 上層絶縁膜
４２ 上下導通部
５１ 半導体構成体
７１ チップ部品
７３ シールドカバー
８１ 切断ライン
８２ シールドカバー形成体
８２ａ シールドカバー部
８２ｂ 連結部
８３ｃ 連結脚部
９１ａ 貫通孔
９２ 上下導通部
９５ 導電性接着材
９６ 封止膜
９７ シールド膜
９９ 酸化防止膜 DESCRIPTION OF SYMBOLS 1 Base board 2 Semiconductor structure 21 Insulating layer 22 Lower layer insulating film 24 Lower layer wiring 26 Lower layer overcoat film 28 Solder ball 31 Upper layer wiring 31a Ground wiring 34 Upper layer insulating film 42 Vertical conduction part 51 Semiconductor structure 71 Chip component 73 Shield cover 81 Cutting line 82 Shield cover forming body 82a Shield cover portion 82b Connection portion 83c Connection leg portion 91a Through hole 92 Vertical conduction portion 95 Conductive adhesive 96 Sealing film 97 Shielding film 99 Antioxidation film

Claims (8)

複数のモジュール形成領域を有するベース板と、前記ベース板上の各モジュール形成領域に設けられた配線と、を備え、
前記ベース板上の各モジュール形成領域にそれぞれ電子部品を前記配線に接続させて配置する工程と、
前記ベース板の複数のモジュール形成領域に対応する部分に複数のシールドカバー部を有し、且つ、個片化するための切断ラインおよびその両側に対応する部分に相隣接する前記シールドカバー部を連結する連結部を有するシールドカバー形成体を用意し、前記シールドカバー形成体の連結部を前記切断ラインおよびその両側に対応する部分に設けられた前記配線に接合する工程と、
前記切断ラインに沿って切断してシールドカバーを有するモジュールを複数個得る工程と、
を有することを特徴とするシールド機能付きモジュールの製造方法。 A base plate having a plurality of module formation regions, and wiring provided in each module formation region on the base plate,
Placing each electronic component connected to the wiring in each module forming region on the base plate; and
The base plate has a plurality of shield cover portions at portions corresponding to the plurality of module forming regions, and connects the shield cover portions adjacent to the cutting lines for separating into pieces and portions corresponding to both sides thereof. Preparing a shield cover forming body having a connecting portion to be joined, and joining the connecting portion of the shield cover forming body to the wiring provided on the cutting line and portions corresponding to both sides thereof;
Cutting along the cutting line to obtain a plurality of modules having shield covers;
A method for manufacturing a module with a shielding function, comprising: 請求項１に記載の発明において、前記シールドカバー形成体の連結部を前記切断ラインおよび前記配線に接合する工程は、半田または導電性接着材を用いて行なうことを特徴とするシールド機能付きモジュールの製造方法。   The module according to claim 1, wherein the step of joining the connecting portion of the shield cover forming body to the cutting line and the wiring is performed using solder or a conductive adhesive. Production method. 複数のモジュール形成領域を有するベース板と、前記ベース板上の各モジュール形成領域に設けられた配線と、個片化するための切断ラインおよびその両側に対応する部分における前記ベース板に設けられた貫通孔内に前記上層配線に接続されて設けられたグラウンド層と、を備え、
前記ベース板上の各モジュール形成領域にそれぞれ電子部品を前記配線に接続させて配置する工程と、
前記ベース板の複数のモジュール形成領域に対応する部分に複数のシールドカバー部を有し、且つ、前記ベース板の貫通孔に対応する部分において相隣接する前記シールドカバー部の各一部をその下側においてＵ字状に連結する連結脚部を有するシールドカバー形成体を用意し、前記シールドカバー形成体の各シールドカバー部で前記ベース板上の各モジュール形成領域に設けられた前記電子部品を覆った状態で、前記シールドカバー形成体の連結脚部を前記ベース板の貫通孔内に配置して前記グラウンド層に接合する工程と、
前記切断ラインに沿って切断して脚部付きシールドカバーを有するモジュールを複数個得る工程と、
を有することを特徴とするシールド機能付きモジュールの製造方法。 A base plate having a plurality of module formation regions, wiring provided in each module formation region on the base plate, a cutting line for dividing into pieces, and portions provided on the base plate in portions corresponding to both sides thereof A ground layer connected to the upper wiring in the through hole, and
Placing each electronic component connected to the wiring in each module forming region on the base plate; and
A portion of the base plate corresponding to the plurality of module forming regions has a plurality of shield cover portions, and each portion of the shield cover portions adjacent to each other in the portion corresponding to the through hole of the base plate A shield cover forming body having a connecting leg portion connected in a U shape on the side is prepared, and the electronic components provided in each module forming region on the base plate are covered with each shield cover portion of the shield cover forming body. In a state where the connecting leg portion of the shield cover forming body is disposed in the through hole of the base plate and joined to the ground layer;
Cutting along the cutting line to obtain a plurality of modules having shield covers with legs; and
A method for manufacturing a module with a shielding function, comprising: 請求項３に記載の発明において、前記シールドカバー形成体の連結脚部を前記ベース板の貫通孔内に配置して前記グラウンド層に接合する工程は、前記ベース板の貫通孔内に充填した導電性接着材を用いて行なうことを特徴とするシールド機能付きモジュールの製造方法。   In the invention according to claim 3, the step of arranging the connecting leg portion of the shield cover forming body in the through hole of the base plate and bonding it to the ground layer is conducted by filling the through hole of the base plate. A method for producing a module with a shielding function, characterized in that the method is carried out using an adhesive material. 複数のモジュール形成領域を有するベース板と、前記ベース板上に設けられ、個片化するための切断ラインの両側における相隣接する前記モジュール形成領域に設けられた配線と、を備え、
前記ベース板上の各モジュール形成領域にそれぞれ電子部品を前記配線に接続させて配置する工程と、
前記電子部品を含む前記ベース板上に封止膜を形成する工程と、
前記切断ラインおよびその両側に対応する部分における前記封止膜に凹部を形成し、且つ、前記凹部の形成により前記配線を露出させる工程と、
前記凹部内を含む前記封止膜の上面にシールド膜を前記配線に接続させて形成する工程と、
前記切断ラインに沿って切断してシールド膜を有するモジュールを複数個得る工程と、
を有することを特徴とするシールド機能付きモジュールの製造方法。 A base plate having a plurality of module formation regions, and wiring provided in the module formation regions adjacent to each other on both sides of a cutting line provided on the base plate and singulated,
Placing each electronic component connected to the wiring in each module forming region on the base plate; and
Forming a sealing film on the base plate including the electronic component;
Forming a recess in the sealing film at portions corresponding to the cutting line and both sides thereof, and exposing the wiring by forming the recess;
Forming a shield film on the upper surface of the sealing film including the inside of the concave portion by connecting to the wiring;
Obtaining a plurality of modules having a shield film by cutting along the cutting line;
A method for manufacturing a module with a shielding function, comprising: 複数のモジュール形成領域を有するベース板と、前記ベース板上に設けられ、個片化するための切断ラインの両側における相隣接する前記モジュール形成領域に設けられた配線と、を備え、
前記ベース板上の各モジュール形成領域にそれぞれ電子部品を前記配線に接続させて配置する工程と、
前記電子部品を含む前記ベース板上に封止膜を形成する工程と、
前記切断ラインおよびその両側に対応する部分における前記封止膜に第１の凹部を形成し、且つ、前記第１の凹部の形成により前記配線を露出させる工程と、
前記第１の凹部内を含む前記封止膜の上面にシールド膜を前記上層配線に接続させて形成する工程と、
前記第１の凹部の部分に形成された前記シールド膜の前記切断ラインおよびその両側に対応する部分に前記第１の凹部よりも幅狭の第２の凹部を形成する工程と、
前記第２の凹部内を含む前記シールド膜の上面に酸化防止膜を形成する工程と、
前記切断ラインに沿って切断して酸化防止膜付きシールド膜を有するモジュールを複数個得る工程と、
を有することを特徴とするシールド機能付きモジュールの製造方法。 A base plate having a plurality of module formation regions, and wiring provided in the module formation regions adjacent to each other on both sides of a cutting line provided on the base plate and singulated,
Placing each electronic component connected to the wiring in each module forming region on the base plate; and
Forming a sealing film on the base plate including the electronic component;
Forming a first recess in the sealing film at portions corresponding to the cutting line and both sides thereof, and exposing the wiring by forming the first recess;
Forming a shield film on the upper surface of the sealing film including the inside of the first recess by connecting to the upper layer wiring;
Forming a second recess having a width narrower than that of the first recess at portions corresponding to the cutting line and both sides of the shield film formed in the portion of the first recess;
Forming an antioxidant film on the upper surface of the shield film including the inside of the second recess;
A step of obtaining a plurality of modules having a shield film with an antioxidant film by cutting along the cutting line;
A method for manufacturing a module with a shielding function, comprising: 請求項５または６に記載の発明において、前記シールド膜は導電性ペイントの塗布によって形成することを特徴とするシールド機能付きモジュールの製造方法。   7. The method for manufacturing a module with a shield function according to claim 5, wherein the shield film is formed by applying a conductive paint. 請求項１〜７のいずれかに記載の発明において、前記電子部品はアナログ系回路部を構成し、切断前の前記ベース板下の各モジュール形成領域にデジタル系回路部を構成する半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する半導体構成体が設けられていることを特徴とするシールド機能付きモジュールの製造方法。   8. The semiconductor substrate according to claim 1, wherein the electronic component constitutes an analog circuit portion, and a digital circuit portion is formed in each module formation region under the base plate before cutting. A method of manufacturing a module with a shield function, wherein a semiconductor structure having a plurality of external connection electrodes provided under a semiconductor substrate is provided.
JP2007172875A 2007-06-29 2007-06-29 Manufacturing method of module with shield function Pending JP2009016371A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007172875A JP2009016371A (en) 2007-06-29 2007-06-29 Manufacturing method of module with shield function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007172875A JP2009016371A (en) 2007-06-29 2007-06-29 Manufacturing method of module with shield function

Publications (1)

Publication Number Publication Date
JP2009016371A true JP2009016371A (en) 2009-01-22

Family

ID=40356974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007172875A Pending JP2009016371A (en) 2007-06-29 2007-06-29 Manufacturing method of module with shield function

Country Status (1)

Country Link
JP (1) JP2009016371A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613614A (en) * 2020-06-29 2020-09-01 青岛歌尔智能传感器有限公司 System-in-package structure and electronic device
CN115064450A (en) * 2022-08-17 2022-09-16 深圳新声半导体有限公司 Packaging method for RF front-end module, RF module packaging structure

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125830A (en) * 1996-10-24 1998-05-15 Hitachi Ltd High frequency module and method of manufacturing the same
JPH11163583A (en) * 1997-11-25 1999-06-18 Citizen Electronics Co Ltd Package for electronic parts and manufacture of the same
JP2001339000A (en) * 2000-05-30 2001-12-07 Alps Electric Co Ltd Manufacturing method of electronic circuit unit
JP2002057234A (en) * 2000-08-14 2002-02-22 Murata Mfg Co Ltd Electronic component and its manufacturing method
JP2004297054A (en) * 2003-03-13 2004-10-21 Sanyo Electric Co Ltd Semiconductor device and its manufacturing method
JP2005109306A (en) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd Electronic component package and manufacturing method thereof
WO2006046713A1 (en) * 2004-10-28 2006-05-04 Kyocera Corporation Electronic component module and wireless communication equipment
JP2006245396A (en) * 2005-03-04 2006-09-14 Akita Denshi Systems:Kk Semiconductor device and its manufacturing method
JP2006310629A (en) * 2005-04-28 2006-11-09 Shinko Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
JP2007095739A (en) * 2005-09-27 2007-04-12 Casio Comput Co Ltd Semiconductor device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125830A (en) * 1996-10-24 1998-05-15 Hitachi Ltd High frequency module and method of manufacturing the same
JPH11163583A (en) * 1997-11-25 1999-06-18 Citizen Electronics Co Ltd Package for electronic parts and manufacture of the same
JP2001339000A (en) * 2000-05-30 2001-12-07 Alps Electric Co Ltd Manufacturing method of electronic circuit unit
JP2002057234A (en) * 2000-08-14 2002-02-22 Murata Mfg Co Ltd Electronic component and its manufacturing method
JP2004297054A (en) * 2003-03-13 2004-10-21 Sanyo Electric Co Ltd Semiconductor device and its manufacturing method
JP2005109306A (en) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd Electronic component package and manufacturing method thereof
WO2006046713A1 (en) * 2004-10-28 2006-05-04 Kyocera Corporation Electronic component module and wireless communication equipment
JP2006245396A (en) * 2005-03-04 2006-09-14 Akita Denshi Systems:Kk Semiconductor device and its manufacturing method
JP2006310629A (en) * 2005-04-28 2006-11-09 Shinko Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
JP2007095739A (en) * 2005-09-27 2007-04-12 Casio Comput Co Ltd Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613614A (en) * 2020-06-29 2020-09-01 青岛歌尔智能传感器有限公司 System-in-package structure and electronic device
CN115064450A (en) * 2022-08-17 2022-09-16 深圳新声半导体有限公司 Packaging method for RF front-end module, RF module packaging structure
CN115064450B (en) * 2022-08-17 2022-12-02 深圳新声半导体有限公司 Packaging method for RF front-end module, RF module packaging structure

Similar Documents

Publication Publication Date Title
JP3925809B2 (en) Semiconductor device and manufacturing method thereof
JP4424449B2 (en) Component built-in module and manufacturing method thereof
KR101169531B1 (en) Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
US8053275B2 (en) Semiconductor device having double side electrode structure and method of producing the same
US7808093B2 (en) Stacked semiconductor device
TWI512926B (en) Circuit board stacked package structure and manufacturing method thereof
JP2006173232A (en) Semiconductor device and manufacturing method thereof
JP2008135521A (en) Semiconductor device and manufacturing method thereof
TWI500130B (en) Package substrate, semiconductor package and methods of manufacturing the same
KR20090101293A (en) Semiconductor device with circuit board having test connection pad and manufacturing method
CN101499456B (en) Semiconductor device and manufacturing method thereof
JP2008205123A (en) Electronic component built-in wiring board and its mounting parts
US20090108471A1 (en) Wiring board of semiconductor device, semiconductor device, electronic apparatus, mother board, method of manufacturing wiring board of semiconductor device, method of manufacturing mother board and method of manufacturing electronic apparatus
JP2010109274A (en) Semiconductor module and method of manufacturing semiconductor module
WO2019111873A1 (en) Module
CN101360398A (en) Circuit board structure with concave conductive column and manufacturing method thereof
JP2009016371A (en) Manufacturing method of module with shield function
TW201737415A (en) Method of fabricating a package substrate
JP2010166095A (en) Semiconductor device and manufacturing method of circuit substrate
JP4316623B2 (en) Manufacturing method of semiconductor device
JP5001043B2 (en) Semiconductor device and manufacturing method thereof
KR20150058954A (en) Electronic component packages and methods of manufacturing the same
JP4977169B2 (en) Semiconductor device and manufacturing method thereof
JP4341484B2 (en) Semiconductor device and manufacturing method thereof
JP2012134318A (en) Wiring board, semiconductor device, and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100628

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113