JP2009271188A

JP2009271188A - Organic electro-luminescence device and manufacturing method therefor

Info

Publication number: JP2009271188A
Application number: JP2008119743A
Authority: JP
Inventors: Yuji Kayano; 祐治茅野
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2008-05-01
Filing date: 2008-05-01
Publication date: 2009-11-19

Abstract

【課題】金属配線層の影響による多結晶シリコンの性状の低下を防止し、大型化された場合にも表示性能の低下が防止された、優れた表示品質を有する有機エレクトロルミネッセンス装置とその製造方法を提供する。
【解決手段】基板１０上に、第１電極６と第２電極３９とこれら電極間に挟持された少なくとも有機発光層６２を含む機能層Ｙとを有した有機エレクトロルミネッセンス素子Ｘを、備えてなる有機エレクトロルミネッセンス装置である。導電部あるいは半導電部として機能する多結晶シリコンからなる多結晶シリコン領域を有する。多結晶シリコン領域の下側に金属配線層１０６、１０７が設けられている。金属配線層１０６、１０７は、多結晶シリコン領域の直下部分に開口部１０８、１０９を有している。
【選択図】図３An organic electroluminescence device having excellent display quality in which deterioration of the properties of polycrystalline silicon due to the influence of a metal wiring layer is prevented, and deterioration in display performance is prevented even when the size is increased, and a method for manufacturing the same I will provide a.
An organic electroluminescence element X having a first electrode 6, a second electrode 39, and a functional layer Y including at least an organic light emitting layer 62 sandwiched between these electrodes is provided on a substrate 10. It is an organic electroluminescence device. A polycrystalline silicon region made of polycrystalline silicon that functions as a conductive portion or a semiconductive portion is provided. Metal wiring layers 106 and 107 are provided below the polycrystalline silicon region. Metal wiring layers 106 and 107 have openings 108 and 109 immediately below the polycrystalline silicon region.
[Selection] Figure 3

Description

本発明は、有機エレクトロルミネッセンス装置とその製造方法に関する。 The present invention relates to an organic electroluminescence device and a method for manufacturing the same.

電界発光を利用した有機エレクトロルミネッセンス素子（有機ＥＬ素子）は、自己発光のため視認性が高く、かつ耐衝撃性に優れるなどの優れた特徴を有することから、各種表示装置における発光素子としての利用が注目されている。例えばトップエミッション型の有機エレクトロルミネッセンス装置（有機ＥＬ装置）の場合、反射性金属膜からなる第１電極（陽極）と、有機発光層を含む機能層と、透明導電膜よりなる第２電極（陰極）とを設けた構造の有機ＥＬ素子を用いるのが一般的である。また、特に有機ＥＬ素子の駆動素子としては、薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）が好適に用いられている。 An organic electroluminescence element (organic EL element) using electroluminescence has excellent characteristics such as high visibility due to self-emission and excellent impact resistance, and therefore it is used as a light emitting element in various display devices. Is attracting attention. For example, in the case of a top emission type organic electroluminescence device (organic EL device), a first electrode (anode) made of a reflective metal film, a functional layer including an organic light emitting layer, and a second electrode (cathode) made of a transparent conductive film. ) Is generally used. In particular, a thin film transistor (TFT) is preferably used as a drive element for the organic EL element.

このような有機ＥＬ装置では、ＴＦＴを通じて第１電極（画素電極）に駆動電力が供給され、第２電極（共通電極、共通陰極）との間の電圧に応じた駆動電流によって有機ＥＬ素子が発光するようになっている。
ところが、有機ＥＬ素子は電流素子であるので、特に大型の有機ＥＬディスプレイ（有機ＥＬ装置）の場合、表示領域の外周側から表示領域に引き回された細長い電源配線の配線抵抗が原因で、均一に発光させられないという課題がある。また、このように大型の場合、比較的抵抗の大きい透明導電膜からなる第２電極（共通電極）においても配線抵抗による電圧降下が生じ、これによって表示輝度の均一性が低下するという課題もある。 In such an organic EL device, driving power is supplied to the first electrode (pixel electrode) through the TFT, and the organic EL element emits light by a driving current according to the voltage between the second electrode (common electrode and common cathode). It is supposed to be.
However, since the organic EL element is a current element, in particular in the case of a large organic EL display (organic EL device), it is uniform due to the wiring resistance of the elongated power supply wiring routed from the outer peripheral side of the display area to the display area. There is a problem that the light cannot be emitted. In addition, in the case of such a large size, a voltage drop due to wiring resistance also occurs in the second electrode (common electrode) made of a transparent conductive film having a relatively large resistance, thereby causing a problem that the uniformity of display luminance is lowered. .

そこで、例えば前記のＴＦＴの下方に金属配線層を設け、第１電極（画素電極）に駆動電力を供給するための電源配線としたり、あるいは第２電極（共通電極）に接続する補助配線を設けたりすることで、これら配線の電圧降下を防止することが提案されている（例えば、特許文献１、特許文献２、特許文献３参照）。
特開２００７−２８８１２２号公報特開２００５−２０２２８５号公報特開２００５−２１５３５４号公報 Therefore, for example, a metal wiring layer is provided below the TFT and used as a power supply wiring for supplying driving power to the first electrode (pixel electrode) or an auxiliary wiring connected to the second electrode (common electrode). It has been proposed to prevent a voltage drop of these wirings (see, for example, Patent Document 1, Patent Document 2, and Patent Document 3).
JP 2007-288122 A JP-A-2005-202285 JP 2005-215354 A

しかしながら、前述したようにＴＦＴの下方に金属配線層を設けた有機ＥＬ装置では、特にＴＦＴの半導体層、すなわちチャネル領域（半導体領域）やソース／ドレイン領域を多結晶シリコン（ポリシリコン）で形成する場合に、前記金属配線層の影響によって多結晶シリコンとして所望の性状のものが得られず、これによりＴＦＴに特性ばらつきが生じ、表示品質が低下するといった課題がある。また、このようなＴＦＴの半導体層と同じ層に形成される多結晶シリコンからなる容量素子用の電極についても、前記金属配線層の影響によってその性状にバラツキが生じるといった課題がある。 However, in the organic EL device in which the metal wiring layer is provided below the TFT as described above, the TFT semiconductor layer, that is, the channel region (semiconductor region) and the source / drain regions are formed of polycrystalline silicon (polysilicon). In such a case, there is a problem that a desired property as polycrystalline silicon cannot be obtained due to the influence of the metal wiring layer, resulting in variations in characteristics of the TFT, resulting in a deterioration in display quality. In addition, there is a problem that the characteristics of the electrode for the capacitor element made of polycrystalline silicon formed in the same layer as the semiconductor layer of the TFT are varied due to the influence of the metal wiring layer.

本発明は前記課題を解決するためになされたもので、金属配線層の影響による多結晶シリコンの性状の低下を防止し、大型化された場合にも表示性能の低下が防止された、優れた表示品質を有する有機エレクトロルミネッセンス装置とその製造方法を提供することを目的としている。 The present invention has been made to solve the above-mentioned problems, and prevents deterioration of the properties of the polycrystalline silicon due to the influence of the metal wiring layer, and even when the size is increased, the display performance is prevented from being deteriorated. An object of the present invention is to provide an organic electroluminescence device having display quality and a method for manufacturing the same.

本発明者は前記課題を解決するべく、多結晶シリコンとして所望の性状のものが得られない原因について鋭意検討を重ねて結果、以下の知見を得た。
多結晶シリコンを形成するには、まず、非晶質のシリコン層を形成し、続いてこのシリコン層にレーザー照射による加熱処理を行って多結晶化する。その際、このシリコン層の下方に金属配線層があると、レーザー照射によって非晶質のシリコン層を一旦溶融させた後、冷却によって固化させる際、溶融したシリコン層から熱が前記金属配線層を伝って逃げてしまい、これによってシリコン層が急冷されてしまう。このように急冷されると、得られる多結晶シリコンはその結晶粒が大きく成長せずに小さいままとなり、この多結晶シリコンは所望の性状のものにならなくなってしまう。
そして、このような知見に基づいてさらに検討を重ねた結果、本発明者は本発明を完成させた。 In order to solve the above-mentioned problems, the present inventor has earnestly studied the cause of the failure to obtain the desired properties of polycrystalline silicon, and has obtained the following knowledge.
In order to form polycrystalline silicon, an amorphous silicon layer is first formed, and then this silicon layer is subjected to heat treatment by laser irradiation to be polycrystallized. At this time, if there is a metal wiring layer below the silicon layer, after the amorphous silicon layer is once melted by laser irradiation and then solidified by cooling, heat is applied to the metal wiring layer from the melted silicon layer. The silicon layer is rapidly cooled by this. When rapidly cooled in this way, the resulting polycrystalline silicon remains small without growing large crystal grains, and the polycrystalline silicon does not have the desired properties.
As a result of further studies based on such knowledge, the present inventor has completed the present invention.

すなわち、本発明は、基板上に、第１電極と第２電極とこれら電極間に挟持された少なくとも有機発光層を含む機能層とを有した有機エレクトロルミネッセンス素子を、備えてなる有機エレクトロルミネッセンス装置であって、
導電部あるいは半導電部として機能する多結晶シリコンからなる多結晶シリコン領域を有し、
前記多結晶シリコン領域の下側に金属配線層が設けられ、該金属配線層は、前記多結晶シリコン領域の直下部分に開口部を有していることを特徴としている。 That is, the present invention provides an organic electroluminescence device comprising an organic electroluminescence element having a first electrode, a second electrode, and a functional layer including at least an organic light emitting layer sandwiched between the electrodes on a substrate. Because
A polycrystalline silicon region made of polycrystalline silicon that functions as a conductive portion or a semiconductive portion;
A metal wiring layer is provided below the polycrystalline silicon region, and the metal wiring layer has an opening immediately below the polycrystalline silicon region.

この有機エレクトロルミネッセンス装置によれば、金属配線層が、多結晶シリコン領域の直下部分に開口部を有しているので、この多結晶シリコン領域の形成時に、レーザー照射によって非晶質のシリコン層を一旦溶融させた後、冷却によって固化させた際、前記多結晶シリコン領域に対応するシリコン層の直下部分が開口部となっており、金属配線層が直接配置されていないので、溶融したシリコン層から熱が金属配線層を伝って逃げてしまうことが防止される。したがって、シリコン層が急冷されてしまい、得られる多結晶シリコンの結晶粒が小さくなってしまうといったことが回避され、得られる多結晶シリコンが所望の性状のものとなる。よって、この有機エレクトロルミネッセンス装置は、多結晶シリコンの性状（性能）が低いことによる表示性能の低下が防止され、したがって予め設定された優れた表示品質を有するものとなる。 According to this organic electroluminescence device, since the metal wiring layer has an opening immediately below the polycrystalline silicon region, an amorphous silicon layer is formed by laser irradiation when the polycrystalline silicon region is formed. Once melted and then solidified by cooling, the portion immediately below the silicon layer corresponding to the polycrystalline silicon region is an opening, and the metal wiring layer is not directly disposed. Heat is prevented from escaping through the metal wiring layer. Therefore, it is avoided that the silicon layer is rapidly cooled and the crystal grains of the obtained polycrystalline silicon become small, and the obtained polycrystalline silicon has a desired property. Therefore, this organic electroluminescence device prevents deterioration in display performance due to the low quality (performance) of polycrystalline silicon, and therefore has excellent display quality set in advance.

また、前記有機エレクトロルミネッセンス装置においては、前記金属配線層は、異なる層に設けられた第１金属配線層と第２金属配線層とを有しているのが好ましい。
このようにすれば、金属配線層に少なくとも二つの機能を持たせることができる。 Moreover, in the said organic electroluminescent apparatus, it is preferable that the said metal wiring layer has the 1st metal wiring layer and the 2nd metal wiring layer which were provided in a different layer.
In this way, the metal wiring layer can have at least two functions.

また、前記有機エレクトロルミネッセンス装置においては、前記金属配線層が、前記有機エレクトロルミネッセンス素子に電力を供給するための電源配線と、前記第２電極に導通する補助電極配線とのうちの一方あるいは両方であるのが好ましい。すなわち、前記金属配線層が一層のみの場合、前記電源配線と前記補助電極配線とのうちの一方とするのが好ましく、前記金属配線層が第１金属配線層と第２金属配線層とからなる場合、一方を前記電源配線とし、他方を前記補助電極配線とするのが好ましい。
このようにすれば、特にこの有機エレクトロルミネッセンス装置が大型化されている場合にも、配線の電圧降下に起因して表示輝度の均一性が低下するなどの表示性能の低下を防止することができる。 In the organic electroluminescence device, the metal wiring layer may be one or both of a power supply wiring for supplying power to the organic electroluminescence element and an auxiliary electrode wiring conducting to the second electrode. Preferably there is. That is, when the metal wiring layer is only one layer, it is preferable to use one of the power supply wiring and the auxiliary electrode wiring, and the metal wiring layer includes a first metal wiring layer and a second metal wiring layer. In this case, it is preferable that one is the power supply wiring and the other is the auxiliary electrode wiring.
In this way, even when the organic electroluminescence device is enlarged, it is possible to prevent deterioration in display performance such as deterioration in display luminance uniformity due to voltage drop in the wiring. .

また、前記有機エレクトロルミネッセンス装置においては、前記基板上に複数色の前記有機ＥＬ素子が設けられて同色の前記有機ＥＬ素子からなる有機ＥＬ素子群が形成されており、かつ、前記金属配線層が電源配線である場合に、該電源配線は、前記有機ＥＬ素子群毎に分割されて形成されているのが好ましい。
有機ＥＬ素子の機能層には、その発光色に応じて異なる駆動電圧を供給する必要が生じる場合がある。そこで、前記構成を採用すれば、同色の有機ＥＬ素子群に対して、分割されたうちの一つの電源配線によって電力を供給することができ、かつ、その配線幅も十分に広くすることができる。したがって、有機ＥＬ素子の輝度制御性を損なうことなく、低抵抗の電源配線を形成することができる。これにより、色バランスに優れ、かつ輝度の均一性にも優れた高画質の有機エレクトロルミネッセンス装置となる。 In the organic electroluminescence device, the organic EL element group including the organic EL elements of the same color is formed by providing the organic EL elements of a plurality of colors on the substrate, and the metal wiring layer includes In the case of the power supply wiring, it is preferable that the power supply wiring is divided for each of the organic EL element groups.
The functional layer of the organic EL element may need to be supplied with a different driving voltage depending on its emission color. Therefore, by adopting the above-described configuration, it is possible to supply power to the same color organic EL element group through one of the divided power supply wirings, and the wiring width can be sufficiently widened. . Therefore, a low-resistance power supply wiring can be formed without impairing the luminance controllability of the organic EL element. As a result, a high-quality organic electroluminescence device having excellent color balance and excellent luminance uniformity is obtained.

また、前記有機エレクトロルミネッセンス装置においては、前記多結晶シリコン領域が、薄膜トランジスタの半導体領域とソース／ドレイン領域とを構成しているのが好ましい。
このようにすれば、多結晶シリコン領域の多結晶シリコンが所望の性状となり、したがってこの多結晶シリコンによって半導体領域とソース／ドレイン領域とが構成される薄膜トランジスタも、特性ばらつきが防止された良好なものとなる。よって、薄膜トランジスタの特性ばらつきに起因する表示品質の低下が防止された、優れた有機エレクトロルミネッセンス装置となる。 In the organic electroluminescence device, it is preferable that the polycrystalline silicon region constitutes a semiconductor region and a source / drain region of a thin film transistor.
In this way, the polycrystalline silicon in the polycrystalline silicon region has the desired properties, and therefore, the thin film transistor in which the semiconductor region and the source / drain region are formed by this polycrystalline silicon is also excellent in that variation in characteristics is prevented. It becomes. Therefore, an excellent organic electroluminescence device in which deterioration of display quality due to variation in characteristics of thin film transistors is prevented can be obtained.

また、前記有機エレクトロルミネッセンス装置においては、前記多結晶シリコン領域が、容量素子の電極を構成しているのが好ましい。
このようにすれば、多結晶シリコン領域の多結晶シリコンが所望の性状となり、したがってこの多結晶シリコンによって電極が構成される容量素子も、特性ばらつきが防止された良好なものとなる。よって、容量素子の特性ばらつきに起因する表示品質の低下が防止された、優れた有機エレクトロルミネッセンス装置となる。 In the organic electroluminescence device, it is preferable that the polycrystalline silicon region constitutes an electrode of a capacitive element.
In this way, the polycrystalline silicon in the polycrystalline silicon region has the desired properties, and therefore, the capacitive element in which the electrode is composed of this polycrystalline silicon is also excellent in that characteristic variation is prevented. Therefore, an excellent organic electroluminescence device in which deterioration of display quality due to variation in characteristics of the capacitive element is prevented is obtained.

本発明の有機エレクトロルミネッセンス装置の製造方法は、基板上に、第１電極と第２電極とこれら電極間に挟持された少なくとも有機発光層を含む機能層とを有した有機エレクトロルミネッセンス素子を、備えてなる有機エレクトロルミネッセンス装置の製造方法であって、
前記基板上に、該基板上の所定位置に開口部を有してなる金属配線層を形成する工程と、
前記金属配線の上方に非晶質のシリコン層を形成する工程と、
前記非晶質のシリコン層の、少なくとも前記金属配線層の開口部の直上部を、レーザー照射による加熱処理によって多結晶化する工程と、
前記レーザー照射後の前記シリコン層をパターニングし、前記金属配線層の開口部の直上部からなる多結晶シリコン領域を形成する工程と、を含むことを特徴としている。 The organic electroluminescent device manufacturing method of the present invention includes an organic electroluminescent element having a first electrode, a second electrode, and a functional layer including at least an organic light emitting layer sandwiched between these electrodes on a substrate. An organic electroluminescence device manufacturing method comprising:
Forming a metal wiring layer having an opening at a predetermined position on the substrate on the substrate;
Forming an amorphous silicon layer above the metal wiring;
A step of polycrystallizing at least a portion directly above the opening of the metal wiring layer of the amorphous silicon layer by a heat treatment by laser irradiation;
And patterning the silicon layer after the laser irradiation to form a polycrystalline silicon region formed immediately above the opening of the metal wiring layer.

この有機エレクトロルミネッセンス装置の製造方法によれば、金属配線層の上方に形成した非晶質のシリコン層を、レーザー照射による加熱処理によって一旦溶融させ、その後冷却によって固化させた際、その直下には開口部が配置されていて金属配線層が直接配置されていないので、溶融したシリコン層から熱が金属配線層を伝って逃げてしまうことを防止することができる。したがって、シリコン層が急冷してしまい、得られる多結晶シリコンの結晶粒が小さくなってしまうといったことを防止し、得られる多結晶シリコンを所望の性状のものにすることができる。よって、多結晶シリコンの性状が低いことによる表示性能の低下を防止し、これにより予め設定された優れた表示品質を有する有機エレクトロルミネッセンス装置を製造することができる。 According to this method for manufacturing an organic electroluminescence device, when an amorphous silicon layer formed above a metal wiring layer is once melted by heat treatment by laser irradiation and then solidified by cooling, Since the opening is disposed and the metal wiring layer is not directly disposed, it is possible to prevent heat from escaping from the molten silicon layer through the metal wiring layer. Therefore, it can be prevented that the silicon layer is rapidly cooled and the crystal grains of the obtained polycrystalline silicon become small, and the obtained polycrystalline silicon can have a desired property. Therefore, it is possible to prevent the display performance from being deteriorated due to the low quality of the polycrystalline silicon, and to manufacture an organic electroluminescence device having excellent preset display quality.

また、前記金属配線層を形成する工程では、第１金属配線層と第２金属配線層とを異なる層に形成するのが好ましい。
このようにすれば、金属配線層に少なくとも二つの機能を持たせることができる。 In the step of forming the metal wiring layer, the first metal wiring layer and the second metal wiring layer are preferably formed in different layers.
In this way, the metal wiring layer can have at least two functions.

また、前記有機エレクトロルミネッセンス装置の製造方法においては、前記金属配線層を、前記有機エレクトロルミネッセンス素子に電力を供給するための電源配線と、前記第２電極に導通する補助電極配線とのうちの一方あるいは両方となるように、構成する工程を有するのが好ましい。
このようにすれば、特にこの有機エレクトロルミネッセンス装置が大型化されている場合にも、配線の電圧降下に起因して表示輝度の均一性が低下するなどの表示性能の低下を防止することができる。 In the method of manufacturing the organic electroluminescence device, the metal wiring layer may be one of a power supply wiring for supplying power to the organic electroluminescence element and an auxiliary electrode wiring conducting to the second electrode. Or it is preferable to have the process to comprise so that it may become both.
In this way, even when the organic electroluminescence device is enlarged, it is possible to prevent deterioration in display performance such as deterioration in display luminance uniformity due to voltage drop in the wiring. .

以下、本発明の実施形態について図面を参照しつつ説明する。なお、以下で参照する各図面においては、図面を見易くするために各部の大きさ等を適宜変更して示している。
（有機ＥＬ装置）
図１は、本実施形態の有機ＥＬ装置の回路構成図である。同図に示す有機ＥＬ装置１００は、スイッチング素子としてＴＦＴ（薄膜トランジスタ）を用いたアクティブマトリクス方式の表示装置であり、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の有機ＥＬ素子が平面視でストライプ状に配列され、各有機ＥＬ素子を所望の階調にて発光させることでフルカラー表示を行えるようにしたものである。 Embodiments of the present invention will be described below with reference to the drawings. In each drawing referred to below, the size of each part is appropriately changed and shown in order to make the drawing easy to see.
(Organic EL device)
FIG. 1 is a circuit configuration diagram of the organic EL device of the present embodiment. An organic EL device 100 shown in the figure is an active matrix display device using TFTs (thin film transistors) as switching elements, and organic EL elements of three colors R (red), G (green), and B (blue). Are arranged in stripes in a plan view, and each organic EL element emits light at a desired gradation so that full color display can be performed.

有機ＥＬ装置１００には、複数の走査線３１と、走査線３１に対して交差する方向に延びる複数の信号線３２と、信号線３２のそれぞれに並列に延びる複数の電源線３６（Ｒ，Ｇ，Ｂ）とがそれぞれ格子状に配線されている。そして、走査線３１と信号線３２とによって区画された領域が画素領域Ｐとして構成されている。信号線３２には、シフトレジスタ、レベルシフタ、ビデオラインおよびアナログスイッチを備えるデータ側駆動回路１０４が接続されている。また、走査線３１には、シフトレジスタ及びレベルシフタを備える走査側駆動回路１０５が接続されている。 The organic EL device 100 includes a plurality of scanning lines 31, a plurality of signal lines 32 extending in a direction intersecting the scanning lines 31, and a plurality of power supply lines 36 (R, G) extending in parallel with each of the signal lines 32. , B) are wired in a grid pattern. An area defined by the scanning lines 31 and the signal lines 32 is configured as a pixel area P. Connected to the signal line 32 is a data side driving circuit 104 including a shift register, a level shifter, a video line, and an analog switch. Further, a scanning side driving circuit 105 including a shift register and a level shifter is connected to the scanning line 31.

各画素領域Ｐには、走査線３１を介して走査信号がゲート電極に供給されるスイッチング用ＴＦＴ１と、このスイッチング用ＴＦＴ１を介して信号線３２から供給される画素信号を保持する保持容量（容量素子）４と、保持容量４によって保持された画素信号がゲート電極に供給される駆動用ＴＦＴ２と、この駆動用ＴＦＴ２を介して電源線３６に電気的に接続したときに該電源線３６から駆動電流が流れ込む画素電極（陽極、第１電極）６と、対向電極（陰極、第２電極）３９と、これら画素電極６と対向電極３９との間に挟持された有機機能層（機能層）Ｙとが設けられている。そして、画素電極６と対向電極３９と有機機能層Ｙとによって有機ＥＬ素子Ｘが構成され、有機ＥＬ装置１００は、この有機ＥＬ素子Ｘを主体とする画素領域Ｐをマトリクス状に配列した表示領域を備えて構成されている。 In each pixel region P, a switching TFT 1 in which a scanning signal is supplied to the gate electrode via the scanning line 31 and a holding capacitor (capacitance) that holds a pixel signal supplied from the signal line 32 via the switching TFT 1. Element) 4, the driving TFT 2 to which the pixel signal held by the holding capacitor 4 is supplied to the gate electrode, and driving from the power supply line 36 when electrically connected to the power supply line 36 via the driving TFT 2. A pixel electrode (anode, first electrode) 6 into which current flows, a counter electrode (cathode, second electrode) 39, and an organic functional layer (functional layer) Y sandwiched between the pixel electrode 6 and the counter electrode 39 And are provided. The pixel electrode 6, the counter electrode 39, and the organic functional layer Y constitute an organic EL element X. The organic EL device 100 includes a display area in which pixel areas P mainly composed of the organic EL element X are arranged in a matrix. It is configured with.

この有機ＥＬ装置１００にあっては、走査線３１が駆動されてスイッチング用ＴＦＴ１がオンになると、そのときの信号線３２の電位が保持容量４に保持され、保持容量４の状態に応じて駆動用ＴＦＴ２のオン・オフ状態が決まる。そして、駆動用ＴＦＴ２のチャネルを介して、電源線３６から画素電極６に所定電圧が印加され、対向電極３９との間に印加された電圧に応じた電流が有機機能層Ｙに流れ、係る電流量に応じた輝度で有機機能層Ｙが発光する。すなわち、電源線３６は、前記有機ＥＬ素子Ｘに電力を供給するための配線となっている。 In the organic EL device 100, when the scanning line 31 is driven and the switching TFT 1 is turned on, the potential of the signal line 32 at that time is held in the holding capacitor 4, and is driven according to the state of the holding capacitor 4. The on / off state of the TFT 2 is determined. A predetermined voltage is applied from the power supply line 36 to the pixel electrode 6 through the channel of the driving TFT 2, and a current corresponding to the voltage applied between the counter electrode 39 flows to the organic functional layer Y, and the current The organic functional layer Y emits light with a luminance corresponding to the amount. That is, the power supply line 36 is a wiring for supplying power to the organic EL element X.

次に、図２は、本実施形態の有機ＥＬ装置１００の一表示単位を構成するＲ，Ｇ，Ｂの３つの画素領域Ｐを示す平面構成図であり、図３（ａ）は図２のＡ−Ａ’線に沿う部分側断面図、（ｂ）は同Ｂ−Ｂ’線に沿う部分側断面図である。本実施形態の有機ＥＬ装置１００では、図２に示す３つの画素領域Ｐにより１表示単位が構成されている。 Next, FIG. 2 is a plan configuration diagram showing three pixel regions P of R, G, and B constituting one display unit of the organic EL device 100 of the present embodiment, and FIG. 3A is a diagram of FIG. The partial sectional view which follows the AA 'line, (b) is the partial sectional side view which followed the BB' line. In the organic EL device 100 of the present embodiment, one display unit is constituted by the three pixel regions P shown in FIG.

図２に示すように有機ＥＬ装置１００には、複数（図示では２本）の走査線３１と、これら走査線３１に直交して延びる複数（図示では３本）の信号線３２が設けられており、走査線３１及び信号線３２に囲まれた領域が画素領域Ｐに対応している。画素領域Ｐにおいて、前記走査線３１と信号線３２との交差点に対応してスイッチング用ＴＦＴ１が設けられており、このスイッチング用ＴＦＴ１に駆動用ＴＦＴ２及び保持容量（容量素子）４が接続されている。 As shown in FIG. 2, the organic EL device 100 is provided with a plurality (two in the figure) of scanning lines 31 and a plurality (three in the figure) of signal lines 32 extending orthogonally to the scanning lines 31. The region surrounded by the scanning lines 31 and the signal lines 32 corresponds to the pixel region P. In the pixel region P, a switching TFT 1 is provided corresponding to the intersection of the scanning line 31 and the signal line 32, and a driving TFT 2 and a storage capacitor (capacitance element) 4 are connected to the switching TFT 1. .

また、これらスイッチング用ＴＦＴ１や駆動用ＴＦＴ２、保持容量（容量素子）４の下方には、平面視ストライプ状に配列された複数の電源線３６からなる第２金属配線層１０６が配設されている。この第２金属配線層１０６は、電源配線として機能するもので、これを構成する各電源線３６は、対応する画素領域Ｐを含む幅を有して信号線３２に沿う方向に延在している。また、図示しないものの、複数の電源線３６からなる第２金属配線層１０６の下方には、第１金属配線層１０７が形成されている。この第１金属配線層１０７は、前記対向電極（陰極、第２電極）３９にコンタクトホール（図示せず）を介して電気的に接続されることにより、補助電極配線として機能するものである。なお、これら第１金属配線層１０７と第２金属配線層１０６とにより、本発明の金属配線層が構成されている。 Further, below the switching TFT 1, the driving TFT 2, and the storage capacitor (capacitor element) 4, a second metal wiring layer 106 including a plurality of power supply lines 36 arranged in a stripe shape in plan view is disposed. . The second metal wiring layer 106 functions as a power supply wiring, and each power supply line 36 constituting the second metal wiring layer 106 has a width including the corresponding pixel region P and extends in a direction along the signal line 32. Yes. Although not shown, a first metal wiring layer 107 is formed below the second metal wiring layer 106 made up of a plurality of power supply lines 36. The first metal wiring layer 107 functions as an auxiliary electrode wiring by being electrically connected to the counter electrode (cathode, second electrode) 39 through a contact hole (not shown). The first metal wiring layer 107 and the second metal wiring layer 106 constitute the metal wiring layer of the present invention.

スイッチング用ＴＦＴ１は、走査線３１から延出されたゲート電極３１ａと、このゲート電極３１ａの下方にゲート絶縁膜（図示せず）を介して設けられた平面視矩形状の半導体膜（多結晶シリコン）１１１と、を備えてなるものである。半導体膜（多結晶シリコン）１１１には、前記ゲート電極３１ａに対向するチャネル領域１１と、これの両側に形成されたソース領域１２及びドレイン領域１３とが形成されている。
駆動用ＴＦＴ２は、画素領域Ｐ内に形成された後述する第２容量電極４２から延出されたゲート電極４２ａと、このゲート電極４２ａの下方にゲート絶縁膜（図示せず）を介して設けられた平面視矩形状の半導体膜（多結晶シリコン）１１２と、を備えてなるものである。半導体膜（多結晶シリコン）１１２には、図３（ａ）に示すように前記ゲート電極４２ａに対向するチャネル領域２１と、これの両側に形成されたソース領域２２及びドレイン領域２３とが形成されている。 The switching TFT 1 includes a gate electrode 31a extending from the scanning line 31, and a rectangular semiconductor film (polycrystalline silicon) provided below the gate electrode 31a via a gate insulating film (not shown). 111). In the semiconductor film (polycrystalline silicon) 111, a channel region 11 facing the gate electrode 31a and a source region 12 and a drain region 13 formed on both sides thereof are formed.
The driving TFT 2 is provided in a gate electrode 42a extending from a later-described second capacitance electrode 42 formed in the pixel region P, and a gate insulating film (not shown) is provided below the gate electrode 42a. And a rectangular semiconductor film (polycrystalline silicon) 112 in plan view. In the semiconductor film (polycrystalline silicon) 112, as shown in FIG. 3A, a channel region 21 facing the gate electrode 42a and a source region 22 and a drain region 23 formed on both sides thereof are formed. ing.

スイッチング用ＴＦＴ１のソース領域１２は、図２に示すようにコンタクトホールＣ１０を介して信号線３２と導電接続されており、スイッチング用ＴＦＴ１のドレイン領域１３と、駆動用ＴＦＴ２のゲート電極４２ａとが中継導電層３３、及びコンタクトホールＣ９，Ｃ８を介して導電接続されている。駆動用ＴＦＴ２のソース領域２２は、図３（ａ）に示すように中継導電層３４を介して電源線３６に導電接続されており、ドレイン領域２３は、中継導電層３５を介して画素電極６と接続されている。 As shown in FIG. 2, the source region 12 of the switching TFT 1 is conductively connected to the signal line 32 through the contact hole C10, and the drain region 13 of the switching TFT 1 and the gate electrode 42a of the driving TFT 2 are relayed. Conductive connection is established through the conductive layer 33 and contact holes C9 and C8. As shown in FIG. 3A, the source region 22 of the driving TFT 2 is conductively connected to the power supply line 36 via the relay conductive layer 34, and the drain region 23 is connected to the pixel electrode 6 via the relay conductive layer 35. Connected with.

図２に示す画素領域Ｐの中央部に設けられた平面視略矩形状の第１容量電極４１と第２容量電極４２とは、図３（ｂ）に示すようにゲート絶縁膜５８を介して互いに対向配置されており、保持容量（容量素子）４を形成している。ここで、第１容量電極４１は、図３（ａ）に示した多結晶シリコンからなる半導体膜１１２と同じ層に形成されたもので、半導体膜１１２と同様に、多結晶シリコンによって形成されている。 As shown in FIG. 3B, the first capacitor electrode 41 and the second capacitor electrode 42 having a substantially rectangular shape in plan view provided in the central portion of the pixel region P shown in FIG. The storage capacitors (capacitance elements) 4 are formed so as to face each other. Here, the first capacitor electrode 41 is formed in the same layer as the semiconductor film 112 made of polycrystalline silicon shown in FIG. 3A, and is formed of polycrystalline silicon like the semiconductor film 112. Yes.

また、有機ＥＬ装置１００はトップエミッション型であり、従って基板１０としては、透明基板、不透明基板のいずれも用いることができる。具体的には、ガラス、石英、樹脂、セラミックス等の種々の基板が用いられる。
また、基板１０上には、そのほぼ全面に第１金属配線層（補助電極配線）１０７が形成されており、さらにこれを覆って第１絶縁膜５７ａが形成されている。また、第１絶縁膜５７ａ上には、基板１０のほぼ全面に第２金属配線層（電源配線）１０６を構成する各電源線３６が形成されており、さらにこれらを覆って第２絶縁膜５７ｂが形成されている。 In addition, the organic EL device 100 is a top emission type. Therefore, as the substrate 10, either a transparent substrate or an opaque substrate can be used. Specifically, various substrates such as glass, quartz, resin, and ceramics are used.
A first metal wiring layer (auxiliary electrode wiring) 107 is formed on almost the entire surface of the substrate 10, and a first insulating film 57 a is formed so as to cover the first metal wiring layer (auxiliary electrode wiring) 107. On the first insulating film 57a, the power supply lines 36 constituting the second metal wiring layer (power supply wiring) 106 are formed on almost the entire surface of the substrate 10, and the second insulating film 57b covers these. Is formed.

第１金属配線層１０７及び第２金属配線層１０６としては、低抵抗金属を用いるのが好ましく、Ａｌ系金属を主体とする合金の単層や、Ａｌ系金属をサンドイッチさせた積層構造が好適とされる。Ａｌ合金としては、例えばＮｄやＣｕが添加されたＡｌ合金が一般的に知られている。また、Ａｌ系金属を有する積層構造としては、例えばＴｉ系の膜によってサンドイッチさせてバリア性向上やヒロック防止を図った構成を採用するのが好ましい。また、走査線３１や信号線３２と同じ材料や構成を採用してもよい。本実施形態では、厚さ１００ｎｍ程度のＴｉ膜と厚さ４００ｎｍ程度のＡｌ膜と厚さ１００ｎｍ程度のＴｉＮ膜とがこの順に積層されてなる積層構造が採用されている。Ｔｉ膜は密着層として機能し、ＴｉＮ膜は酸化防止膜として機能している。 As the first metal wiring layer 107 and the second metal wiring layer 106, it is preferable to use a low-resistance metal, and a single layer of an alloy mainly composed of an Al-based metal or a laminated structure in which an Al-based metal is sandwiched is preferable. Is done. As an Al alloy, for example, an Al alloy to which Nd or Cu is added is generally known. In addition, as the laminated structure having an Al-based metal, it is preferable to adopt a structure in which, for example, a Ti-based film is sandwiched to improve barrier properties and prevent hillocks. Further, the same material and configuration as the scanning line 31 and the signal line 32 may be adopted. In the present embodiment, a stacked structure is employed in which a Ti film having a thickness of about 100 nm, an Al film having a thickness of about 400 nm, and a TiN film having a thickness of about 100 nm are stacked in this order. The Ti film functions as an adhesion layer, and the TiN film functions as an antioxidant film.

また、第１絶縁膜５７ａ及び第２絶縁膜５７ｂは、酸化ケイ素（ＳｉＯ_２）や窒化ケイ素（ＳｉＮ）等によって形成されており、特に第１絶縁膜５７ａは、第１金属配線層１０７と第２金属配線層１０６との短絡を防止し、かつ十分な耐圧を確保するため、厚さが６００ｎｍ〜１０００ｎｍ程度、本実施形態では８００ｎｍ程度に形成されている。また、第２絶縁膜５７ｂも、本実施形態では厚さが８００ｎｍ程度に形成されている。 The first insulating film 57a and the second insulating film 57b are formed of silicon oxide (SiO ₂ ), silicon nitride (SiN), or the like. In particular, the first insulating film 57a includes the first metal wiring layer 107 and the first insulating film 57a. In order to prevent a short circuit with the two-metal wiring layer 106 and to ensure a sufficient breakdown voltage, the thickness is about 600 nm to 1000 nm, and in this embodiment, about 800 nm. The second insulating film 57b is also formed with a thickness of about 800 nm in this embodiment.

また、第１金属配線層１０７及び第２金属配線層１０６には、本発明においては、図３（ａ）、（ｂ）に示すように、前記スイッチング用ＴＦＴ１や駆動用ＴＦＴ２、保持容量（容量素子）４における、導電部あるいは半導電部として機能する多結晶シリコンからなる多結晶シリコン領域の直下部分に、開口部１０９、１０８が形成されている。ここで、多結晶シリコン領域とは、スイッチング用ＴＦＴ１においては前述したようにチャネル領域（半導体領域）１１とソース領域１２及びドレイン領域１３とからなる半導体膜１１１であり、駆動用ＴＦＴ２においてはチャネル領域（半導体領域）２１とソース領域２２及びドレイン領域２３とからなる半導体膜１１２である。また、保持容量（容量素子）４においては、半導体膜１１２と同じ層に形成された第１容量電極４１である。 Further, in the present invention, as shown in FIGS. 3A and 3B, the first metal wiring layer 107 and the second metal wiring layer 106 are provided with the switching TFT 1, the driving TFT 2, and the storage capacitor (capacitance). In the element 4, openings 109 and 108 are formed immediately below a polycrystalline silicon region made of polycrystalline silicon functioning as a conductive portion or a semiconductive portion. Here, the polycrystalline silicon region is the semiconductor film 111 including the channel region (semiconductor region) 11, the source region 12, and the drain region 13 in the switching TFT 1, and the channel region in the driving TFT 2. This is a semiconductor film 112 composed of a (semiconductor region) 21 and a source region 22 and a drain region 23. In the storage capacitor (capacitor element) 4, the first capacitor electrode 41 is formed in the same layer as the semiconductor film 112.

このような多結晶シリコンからなる多結晶シリコン領域の直下部分、すなわち平面視した状態で多結晶シリコン領域に重なる部位には、前記の第１金属配線層１０７や第２金属配線層１０６が直接形成されておらず、その開口部１０９、１０８が配置されている。なお、これら開口部１０９、１０８は、多結晶シリコン領域の大きさに対し、一回り大きい大きさに形成されており、これによって製造上位置ずれが生じても、多結晶シリコン領域の直下には第１金属配線層１０７や第２金属配線層１０６が直接形成されないようになっている。 The first metal wiring layer 107 and the second metal wiring layer 106 are directly formed in a portion immediately below the polycrystalline silicon region made of polycrystalline silicon, that is, in a portion overlapping the polycrystalline silicon region in a plan view. The openings 109 and 108 are arranged. Note that these openings 109 and 108 are formed to be slightly larger than the size of the polycrystalline silicon region. The first metal wiring layer 107 and the second metal wiring layer 106 are not directly formed.

第２絶縁膜５７ｂ上には、前述したように多結晶シリコンからなる半導体膜１１２及び第１容量電極４１が設けられており、これらを覆ってゲート絶縁膜５８が形成されている。図３（ａ）に示す断面では、このゲート絶縁膜５８を介して、半導体膜１１２のチャネル領域２１とゲート電極４２ａとが膜厚方向で対向しており、ゲート電極４２ａを覆って層間絶縁膜５９が形成されている。なお、図示しないものの、前記半導体膜１１１のチャネル領域１１も、このゲート絶縁膜５８を介してゲート電極３１ａと膜厚方向で対向している。また、前記ゲート絶縁膜５８、層間絶縁膜５９としては、酸化ケイ素膜（ＳｉＯ_２）等が用いられている。 As described above, the semiconductor film 112 made of polycrystalline silicon and the first capacitor electrode 41 are provided on the second insulating film 57b, and the gate insulating film 58 is formed so as to cover them. In the cross section shown in FIG. 3A, the channel region 21 of the semiconductor film 112 and the gate electrode 42a face each other in the film thickness direction with the gate insulating film 58 interposed therebetween, and the interlayer insulating film covers the gate electrode 42a. 59 is formed. Although not shown, the channel region 11 of the semiconductor film 111 is also opposed to the gate electrode 31a in the film thickness direction through the gate insulating film 58. As the gate insulating film 58 and the interlayer insulating film 59, a silicon oxide film (SiO ₂ ) or the like is used.

層間絶縁膜５９及びゲート絶縁膜５８には、これらを貫通して半導体膜１１２、第１容量電極４１に達するコンタクトホールＣ１，Ｃ６，Ｃ７が形成されており、また、層間絶縁膜５９、ゲート絶縁膜５８、及び第２絶縁膜５７ｂには、これらを貫通して電源線３６に達するコンタクトホールＣ５が形成されている。そして、中継導電層３４が、コンタクトホールＣ１，Ｃ５，Ｃ６に対応する領域にパターン形成されることにより、駆動用ＴＦＴ２のソース領域２２と電源線３６とが導電接続されており、図３（ｂ）に示すように第１容量電極４１と電源線３６とが導電接続されている。また、図３（ａ）に示すように、コンタクトホールＣ７には中継導電層３５の一部が埋設されており、これらの中継導電層３４，３５と同層に信号線３２が形成されている。 Contact holes C1, C6, and C7 are formed in the interlayer insulating film 59 and the gate insulating film 58 so as to penetrate the semiconductor film 112 and the first capacitor electrode 41. The interlayer insulating film 59 and the gate insulating film A contact hole C5 is formed in the film 58 and the second insulating film 57b so as to penetrate the film 58 and the second insulating film 57b. Then, the relay conductive layer 34 is patterned in regions corresponding to the contact holes C1, C5, and C6, whereby the source region 22 of the driving TFT 2 and the power supply line 36 are conductively connected, and FIG. ), The first capacitor electrode 41 and the power line 36 are conductively connected. Further, as shown in FIG. 3A, a part of the relay conductive layer 35 is embedded in the contact hole C7, and the signal line 32 is formed in the same layer as the relay conductive layers 34 and 35. .

また、中継導電層３４，３５、及び信号線３２上には、これらを覆って平坦化絶縁膜５１が形成されている。平坦化絶縁膜５１には、これを貫通して中継導電層３５に達するコンタクトホールＣ２が形成されており、このコンタクトホールＣ２を介して中継導電層３５には画素電極６が電気的に接続されている。なお、この平坦化絶縁膜５１としては、その表面平坦性が確保できるものであれば、アクリルやポリイミドなどの樹脂材料を用いてもよく、また、酸化ケイ素などの無機材料を用いてもよい。 A planarization insulating film 51 is formed on the relay conductive layers 34 and 35 and the signal line 32 so as to cover them. A contact hole C2 is formed in the planarizing insulating film 51 so as to penetrate the planarizing insulating film 51 and reach the relay conductive layer 35. The pixel electrode 6 is electrically connected to the relay conductive layer 35 through the contact hole C2. ing. As the planarization insulating film 51, a resin material such as acrylic or polyimide may be used, or an inorganic material such as silicon oxide may be used as long as the surface flatness can be secured.

平坦化絶縁膜５１上には画素電極６が形成されている。この画素電極６は、ＩＴＯやＩＺＯ（登録商標）によって形成されている。また、その下側に、Ａｌ等からなる反射層を設けた積層構造とするのが好ましい。この画素電極６の一部は、平坦化絶縁膜５１に形成されたコンタクトホールＣ２に埋設されて中継導電層３５と電気的に接続されている。
画素電極６上には、これの周端部に一部乗り上げてバンク（隔壁部材）７が設けられている。また、バンク７と、平坦化絶縁膜５１、層間絶縁膜５９、ゲート絶縁膜５８、第２絶縁膜５７ｂ、第１絶縁膜５７ａには、第１金属配線層１０７と対向電極（陰極、第２電極）３９とを導通させるためのコンタクトホールＣ４が形成されている。なお、このコンタクトホールＣ４は、第２金属配線層１０６（電源線３６）とは接しないように、該第２金属配線層１０６に形成された貫通孔（図示せず）を通って設けられている。 A pixel electrode 6 is formed on the planarization insulating film 51. The pixel electrode 6 is made of ITO or IZO (registered trademark). Moreover, it is preferable to make it the laminated structure which provided the reflection layer which consists of Al etc. in the lower side. A part of the pixel electrode 6 is buried in the contact hole C2 formed in the planarization insulating film 51 and is electrically connected to the relay conductive layer 35.
On the pixel electrode 6, a bank (partition wall member) 7 is provided so as to partially ride on the peripheral end portion thereof. The bank 7, the planarization insulating film 51, the interlayer insulating film 59, the gate insulating film 58, the second insulating film 57 b, and the first insulating film 57 a include the first metal wiring layer 107 and the counter electrode (cathode, second electrode). A contact hole C4 is formed for electrical connection with the electrode 39). The contact hole C4 is provided through a through hole (not shown) formed in the second metal wiring layer 106 so as not to contact the second metal wiring layer 106 (power supply line 36). Yes.

バンク７は、アクリル樹脂等の樹脂材料によって形成されている。なお、バンク７は、一層のアクリル樹脂から形成されているが、複数積層されていてもよく、酸化ケイ素膜などの無機材料との積層構造となっていてもよい。
バンク７上には、対向電極（陰極）３９が形成されている。対向電極３９は、本実施形態では厚さ１０ｎｍ程度のＭｇＡｇ合金からなっており、前述したようにコンタクトホールＣ４を介して第１金属配線層１０７と電気的に接続されている。
なお、対向電極３９の表面には、水分や酸素を遮断するための透明封止薄膜（図示略）が形成され、この透明封止膜上には透明な接着材を介して、ガラスやプラスチック、樹脂フィルム等の透明な保護部材（図示略）が貼り合わされている。 The bank 7 is made of a resin material such as acrylic resin. The bank 7 is formed of a single layer of acrylic resin, but a plurality of banks 7 may be stacked, or may have a stacked structure with an inorganic material such as a silicon oxide film.
A counter electrode (cathode) 39 is formed on the bank 7. In this embodiment, the counter electrode 39 is made of an MgAg alloy having a thickness of about 10 nm, and is electrically connected to the first metal wiring layer 107 through the contact hole C4 as described above.
A transparent sealing thin film (not shown) for blocking moisture and oxygen is formed on the surface of the counter electrode 39, and glass, plastic, or the like is interposed on the transparent sealing film via a transparent adhesive. A transparent protective member (not shown) such as a resin film is bonded.

次に、図３（ｂ）に示す断面では、基板１０上に、第１金属配線層１０７、第１絶縁膜５７ａ、第２金属配線層（電源線３６）、第２絶縁膜５７ｂ、第１容量電極４１、ゲート絶縁膜５８、第２容量電極４２、層間絶縁膜５９、信号線３２、平坦化絶縁膜５１、画素電極６、バンク７が順次積層されている。バンク７の開口部内には、画素電極６上に正孔注入層６１と発光層（有機発光層）６２とが積層されてなる有機機能層Ｙが形成されており、バンク７及び有機機能層Ｙを覆って対向電極（陰極）３９が形成されている。そして、前記画素電極（第１電極）６と有機機能層Ｙと対向電極（第２電極）３９とによって有機ＥＬ素子Ｘが形成されている。なお、対向電極３９を構成する透明導電材料は有機機能層Ｙに対する電子注入性が比較的低いので、有機機能層Ｙの対向電極３９側に電子注入層を設けてもよい。また、前記第１容量電極４１と第２容量電極４２と、これらの間に挟まれたゲート絶縁膜５８とにより、保持容量（容量素子）４が形成されている。 Next, in the cross section shown in FIG. 3B, on the substrate 10, the first metal wiring layer 107, the first insulating film 57a, the second metal wiring layer (power supply line 36), the second insulating film 57b, the first The capacitor electrode 41, the gate insulating film 58, the second capacitor electrode 42, the interlayer insulating film 59, the signal line 32, the planarizing insulating film 51, the pixel electrode 6, and the bank 7 are sequentially stacked. In the opening of the bank 7, an organic functional layer Y in which a hole injection layer 61 and a light emitting layer (organic light emitting layer) 62 are laminated on the pixel electrode 6 is formed, and the bank 7 and the organic functional layer Y are formed. A counter electrode (cathode) 39 is formed so as to cover the surface. An organic EL element X is formed by the pixel electrode (first electrode) 6, the organic functional layer Y, and the counter electrode (second electrode) 39. Since the transparent conductive material constituting the counter electrode 39 has a relatively low electron injection property with respect to the organic functional layer Y, an electron injection layer may be provided on the counter electrode 39 side of the organic functional layer Y. A storage capacitor (capacitor element) 4 is formed by the first capacitor electrode 41, the second capacitor electrode 42, and the gate insulating film 58 sandwiched therebetween.

正孔注入層６１を形成するための材料としては、導電性高分子材料が好適に採用され、例えば、ＰＥＤＯＴ：ＰＳＳ、ポリチオフェン、ポリアニリン、ポリピロール等を採用することができる。
また、発光層６２を形成するための材料としては、蛍光あるいは燐光を発光することが可能な公知の発光材料を用いることができる。具体的には、ポリフルオレン誘導体（ＰＦ）、（ポリ）パラフェニレンビニレン誘導体（ＰＰＶ）、ポリフェニレン誘導体（ＰＰ）、ポリパラフェニレン誘導体（ＰＰＰ）、ポリビニルカルバゾール（ＰＶＫ）、ポリチオフェン誘導体、ポリメチルフェニルシラン（ＰＭＰＳ）などのポリシラン系などが好適に用いられる。また、これらの高分子系材料に、ペリレン系色素、クマリン系色素、ローダミン系色素などの材料、例えば、ルブレン、ペリレン、９，１０-ジフェニルアントラセン、テトラフェニルブタジエン、ナイルレッド、クマリン６、キナクリドン等の材料をドープして用いることもできる。
また、前記の高分子系材料に代えて、低分子系の材料を用いることもできる。
なお、本実施形態の有機ＥＬ装置１００は、カラー表示を行うべく構成されているので、各発光層６２には、画素領域Ｐ毎に所定の発光色（Ｒ，Ｇ，Ｂ）を有するものが用いられる。 As a material for forming the hole injection layer 61, a conductive polymer material is preferably employed, and for example, PEDOT: PSS, polythiophene, polyaniline, polypyrrole, or the like can be employed.
As a material for forming the light emitting layer 62, a known light emitting material capable of emitting fluorescence or phosphorescence can be used. Specifically, polyfluorene derivative (PF), (poly) paraphenylene vinylene derivative (PPV), polyphenylene derivative (PP), polyparaphenylene derivative (PPP), polyvinyl carbazole (PVK), polythiophene derivative, polymethylphenylsilane A polysilane such as (PMPS) is preferably used. In addition to these polymer materials, materials such as perylene dyes, coumarin dyes, rhodamine dyes, such as rubrene, perylene, 9,10-diphenylanthracene, tetraphenylbutadiene, Nile red, coumarin 6, quinacridone, etc. These materials can also be used after being doped.
In addition, a low molecular material can be used instead of the high molecular material.
In addition, since the organic EL device 100 of the present embodiment is configured to perform color display, each light emitting layer 62 has a predetermined light emission color (R, G, B) for each pixel region P. Used.

また、発光層６２と共通陰極３９との間に設けられる電子注入層としては、光透過性を有する膜厚に形成される。この電子注入層の材料としては、例えば、オキサジアゾール誘導体、アントラキノジメタン及びその誘導体、ベンゾキノン及びその誘導体、ナフトキノン及びその誘導体、アントラキノン及びその誘導体、テトラシアノアンスラキノジメタン及びその誘導体、フルオレノン誘導体、ジフェニルジシアノエチレン及びその誘導体、ジフェノキノン誘導体、８−ヒドロキシキノリン及びその誘導体の金属錯体等が例示される。具体的には、先の正孔輸送層の形成材料と同様に、特開昭６３−７０２５７号、同６３−１７５８６０号公報、特開平２−１３５３５９号、同２−１３５３６１号、同２−２０９９８８号、同３−３７９９２号、同３−１５２１８４号公報に記載されているもの等が例示され、特に２−（４−ビフェニリル）−５−（４−ｔ−ブチルフェニル）−１，３，４−オキサジアゾール、ベンゾキノン、アントラキノン、トリス（８−キノリノール）アルミニウムが好適とされる。また、電子注入性を有する金属材料を２〜２０ｎｍ程度の厚さに形成してもよい。 Further, the electron injection layer provided between the light emitting layer 62 and the common cathode 39 is formed to have a light transmissive film thickness. Examples of the material for the electron injection layer include oxadiazole derivatives, anthraquinodimethane and its derivatives, benzoquinone and its derivatives, naphthoquinone and its derivatives, anthraquinone and its derivatives, tetracyanoanthraquinodimethane and its derivatives, fluorenone Examples include derivatives, diphenyldicyanoethylene and derivatives thereof, diphenoquinone derivatives, metal complexes of 8-hydroxyquinoline and derivatives thereof, and the like. Specifically, as with the material for forming the hole transport layer, JP-A-63-70257, JP-A-63-175860, JP-A-2-135359, JP-A-2-135361, and JP-A-2-209888 are disclosed. And the like described in JP-A-3-379992 and 3-152184, particularly 2- (4-biphenylyl) -5- (4-t-butylphenyl) -1,3,4. -Oxadiazole, benzoquinone, anthraquinone, tris (8-quinolinol) aluminum are preferred. Further, a metal material having an electron injecting property may be formed to a thickness of about 2 to 20 nm.

（有機ＥＬ装置の製造方法）
次に、このような構成の有機ＥＬ装置１００の製造方法について、図４、図５を参照して説明する。なお、こここで、特に金属配線層と多結晶シリコン領域との製造について説明し、図４、図５ではこれらの製造工程を模式的に示す。 (Method for manufacturing organic EL device)
Next, a method for manufacturing the organic EL device 100 having such a configuration will be described with reference to FIGS. Here, in particular, the manufacture of the metal wiring layer and the polycrystalline silicon region will be described, and FIGS. 4 and 5 schematically show these manufacturing steps.

まず、図４（ａ）に示すように基板１０上に必要に応じて絶縁層（図示せず）を形成し、次に、これのほぼ全面に金属配線層１０７ａを形成する。金属層１０７ａの形成方法としては、前述したようにＴｉ膜とＡｌ膜とＴｉＮ膜とを、スパッタ法やＣＶＤ法等によってこの順に成膜することで行う。
続いて、公知のレジスト技術、リソグラフィー技術、エッチング技術等を用い、図４（ｂ）に示すようにこの金属層１０７ａの所定位置、すなわち基板１０上に形成する多結晶シリコン領域の直下となる位置に、開口部１０９を形成し、これによって前記金属層１０６を第１金属配線層１０７とする。 First, as shown in FIG. 4A, an insulating layer (not shown) is formed on the substrate 10 as necessary, and then a metal wiring layer 107a is formed on almost the entire surface thereof. As described above, the metal layer 107a is formed by forming a Ti film, an Al film, and a TiN film in this order by a sputtering method, a CVD method, or the like.
Subsequently, using a known resist technique, lithography technique, etching technique or the like, as shown in FIG. 4B, a predetermined position of the metal layer 107a, that is, a position immediately below the polycrystalline silicon region formed on the substrate 10. Then, an opening 109 is formed, whereby the metal layer 106 is used as the first metal wiring layer 107.

次いで、図４（ｃ）に示すように前記第１金属配線層１０７を覆って第１絶縁膜５７ａを形成し、さらにこれを覆って前記基板１０上の全面に金属層１０６ａを形成する。金属層１０６ａの形成方法については、前記金属層１０７ａの場合と同様に、Ｔｉ膜とＡｌ膜とＴｉＮ膜とを、スパッタ法やＣＶＤ法等によってこの順に成膜することで行う。
続いて、公知のレジスト技術、リソグラフィー技術、エッチング技術等を用い、図４（ｄ）に示すようにこの金属層１０６ａの所定位置、すなわち多結晶シリコン領域の直下となる位置に、開口部１０８を形成する。また、これと同時に、金属層１０６ａをストライプ状に分割する。これにより、前記金属層１０６からなる複数の電源線３６（図４中では図示せず）を形成し、これによってこれら電源線３６からなる第２金属配線層１０６を形成する。なお、開口部１０８については、当然ながら前記第１金属配線層１０７の開口部１０９と、上下に重なって形成される。 Next, as shown in FIG. 4C, a first insulating film 57a is formed to cover the first metal wiring layer 107, and a metal layer 106a is formed on the entire surface of the substrate 10 to cover the first insulating film 57a. The metal layer 106a is formed by forming a Ti film, an Al film, and a TiN film in this order by a sputtering method, a CVD method, or the like, as in the case of the metal layer 107a.
Subsequently, using a known resist technique, lithography technique, etching technique, etc., as shown in FIG. 4D, an opening 108 is formed at a predetermined position of the metal layer 106a, that is, a position immediately below the polycrystalline silicon region. Form. At the same time, the metal layer 106a is divided into stripes. As a result, a plurality of power supply lines 36 (not shown in FIG. 4) made of the metal layer 106 are formed, whereby a second metal wiring layer 106 made of these power supply lines 36 is formed. Of course, the opening 108 is formed so as to overlap the opening 109 of the first metal wiring layer 107 vertically.

次いで、図５（ａ）に示すように前記第２金属配線層１０６を覆って第２絶縁膜５７ｂを形成し、さらにこれを覆って前記基板１０上の全面に、ＣＶＤ法等によって非晶質シリコン層１１０を形成する。続いて、この非晶質シリコン層１１０にレーザー照射を行い、加熱処理する。なお、レーザー照射については、非晶質シリコン層１１０の表面を端から端まで順次走査することにより、この非晶質シリコン層１１０の全面を加熱処理する。 Next, as shown in FIG. 5A, a second insulating film 57b is formed so as to cover the second metal wiring layer 106. Further, the second insulating film 57b is formed on the entire surface of the substrate 10 by the CVD method or the like. A silicon layer 110 is formed. Subsequently, the amorphous silicon layer 110 is irradiated with laser and subjected to heat treatment. For laser irradiation, the entire surface of the amorphous silicon layer 110 is heated by sequentially scanning the surface of the amorphous silicon layer 110 from end to end.

すると、非晶質シリコン層１１０は、レーザー照射を受けた箇所が部分的に加熱されて溶融させられ、その後、レーザー照射位置が移動することにより、冷却されて固化する。その際、特に前記の第２金属配線層１０６や第１金属配線層１０７における開口部１０８、１０９の直上部では、図５（ｂ）に示すようにシリコン層１１０が急冷されることがなく、したがって多結晶化がより良好になされた多結晶シリコン１１０ａとなる。一方、開口部１０８、１０９以外の、第２金属配線層１０６や第１金属配線層１０７が直接形成されている部位の直上においては、非晶質シリコン層１１０は、多結晶化が良好になされず、したがって多結晶化が不十分な多結晶シリコン１１０ａとなる。 Then, the amorphous silicon layer 110 is partially heated and melted at the portion irradiated with the laser, and then cooled and solidified by moving the laser irradiation position. At that time, the silicon layer 110 is not rapidly cooled as shown in FIG. 5B, particularly in the upper part of the openings 108 and 109 in the second metal wiring layer 106 and the first metal wiring layer 107. Therefore, the polycrystalline silicon 110a is formed with better crystallization. On the other hand, the amorphous silicon layer 110 is favorably polycrystallized immediately above the portion where the second metal wiring layer 106 and the first metal wiring layer 107 are directly formed, except for the openings 108 and 109. Therefore, the polycrystalline silicon 110a is insufficiently polycrystallized.

すなわち、非晶質のシリコン層１１０は、レーザー照射によって一旦溶融させられた後、レーザー照射位置が移動することで冷却され、結晶化されて固化する。その際、徐々に冷却されることで結晶粒が成長し、良好な多結晶構造となるが、その直下に第２金属配線層１０６や第１金属配線層１０７が直接配置されていると、溶融したシリコン層１１０からこれら第２金属配線層１０６や第１金属配線層１０７を伝って熱が逃げてしまう。その結果、シリコン層１１０が急冷されてしまい、得られる多結晶シリコン１１０ｂはその結晶粒が十分に成長せずに小さいものとなってしまい、所望の性状が得られなくなってしまう。特に、第２金属配線層１０６は非晶質シリコン層１１０に対して第２絶縁膜５７ｂを介するのみで、該非晶質シリコン層１１０の間近に形成されているため、その影響が非常に大きくなっている。 That is, the amorphous silicon layer 110 is once melted by laser irradiation and then cooled by moving the laser irradiation position, and is crystallized and solidified. At that time, the crystal grains grow by being gradually cooled, and a good polycrystalline structure is obtained. However, if the second metal wiring layer 106 or the first metal wiring layer 107 is directly disposed immediately below the crystal structure, the crystal grains are melted. The heat escapes from the silicon layer 110 through the second metal wiring layer 106 and the first metal wiring layer 107. As a result, the silicon layer 110 is rapidly cooled, and the resulting polycrystalline silicon 110b becomes small without sufficiently growing its crystal grains, so that desired properties cannot be obtained. In particular, since the second metal wiring layer 106 is formed in the vicinity of the amorphous silicon layer 110 only through the second insulating film 57b with respect to the amorphous silicon layer 110, the influence thereof becomes very large. ing.

一方、前記開口部１０８、１０９の直上部では、レーザー照射によって一旦溶融させられた後、冷却された際、その直下には開口部１０８、１０９が配置されていて第２金属配線層１０６や第１金属配線層１０７が直接配置されていないので、溶融したシリコン層１１０からこれら第２金属配線層１０６や第１金属配線層１０７を伝って熱が逃げてしまうことが防止されている。したがって、開口部１０８、１０９の直上部には、前述したように多結晶化がより良好になされた多結晶シリコン１１０ａが形成される。 On the other hand, immediately after the openings 108 and 109 are melted once by laser irradiation and then cooled, the openings 108 and 109 are disposed immediately below the openings 108 and 109 so that the second metal wiring layer 106 and the second Since the one metal wiring layer 107 is not directly disposed, heat is prevented from escaping from the molten silicon layer 110 through the second metal wiring layer 106 and the first metal wiring layer 107. Therefore, the polycrystalline silicon 110a with better polycrystallization as described above is formed immediately above the openings 108 and 109.

次いで、公知のレジスト技術、リソグラフィー技術、エッチング技術等を用いて、レーザー照射による多結晶化処理（加熱処理）で形成した多結晶シリコン１１０ａ、１１０ｂをパターニングし、図５（ｃ）に示すように予め設定した領域、すなわち、前記開口部１０８、１０９の直上部に位置する多結晶シリコン領域に、多結晶シリコン１１０ａを残す。 Next, using a known resist technique, lithography technique, etching technique or the like, the polycrystalline silicon layers 110a and 110b formed by the polycrystallization process (heat treatment) by laser irradiation are patterned, as shown in FIG. The polycrystalline silicon 110a is left in a preset region, that is, a polycrystalline silicon region located immediately above the openings 108 and 109.

その後、この多結晶シリコン１１０ａに対して不純物（イオン）を選択的にドープし、導電部とすることなどにより、スイッチング用ＴＦＴ１における半導体膜１１１、駆動用ＴＦＴにおける半導体膜１１２を形成する。また、保持容量４１における第１容量電極４１も同時に形成する。
そして、その後の工程に関しては、従来と同様にして各種配線や層間膜（絶縁膜）を形成し、さらにバンク７や有機ＥＬ素子Ｘを形成することなどにより、図１〜図３に示した有機ＥＬ装置１００を得る。 Thereafter, the polycrystalline silicon 110a is selectively doped with impurities (ions) to form a conductive portion, thereby forming the semiconductor film 111 in the switching TFT 1 and the semiconductor film 112 in the driving TFT. The first capacitor electrode 41 in the storage capacitor 41 is also formed at the same time.
Then, with respect to the subsequent steps, various wirings and interlayer films (insulating films) are formed in the same manner as in the prior art, and further, the bank 7 and the organic EL element X are formed, and the organic layers shown in FIGS. An EL device 100 is obtained.

このようにして得られた有機ＥＬ装置１００にあっては、第１金属配線層１０７、第２金属配線層１０６が多結晶シリコン領域の直下部分に開口部１０９（１０８）を有しているので、この多結晶シリコン領域の形成時に、非晶質シリコン層１１０が急冷されてしまい、得られる多結晶シリコンの結晶粒が小さくなってしまうといったことが回避され、得られる多結晶シリコン１１０ａが所望の性状のものとなる。よって、この有機ＥＬ装置１００は、多結晶シリコンの性状（性能）が低いことによる表示性能の低下が防止され、したがって予め設定された優れた表示品質を有するものとなる。 In the organic EL device 100 obtained in this way, the first metal wiring layer 107 and the second metal wiring layer 106 have the opening 109 (108) immediately below the polycrystalline silicon region. In this formation of the polycrystalline silicon region, it is avoided that the amorphous silicon layer 110 is rapidly cooled and the resulting polycrystalline silicon crystal grains are reduced in size, and the obtained polycrystalline silicon 110a is desired. It becomes a property. Therefore, the organic EL device 100 is prevented from being deteriorated in display performance due to the low quality (performance) of the polycrystalline silicon, and thus has excellent preset display quality.

また、前記第１金属配線層１０７を、前記対向電極（陰極、第２電極）３９に導通する補助電極配線とし、前記第２金属配線層１０６を、駆動用ＴＦＴ２のソース領域２２に導電接続し、これによって前記有機ＥＬ素子Ｘに電力を供給する電源配線（電源線３６）としているので、特に有機ＥＬ装置１００が大型化されている場合にも、配線の電圧降下に起因して表示輝度の均一性が低下するなどの表示性能の低下が防止された、優れた表示品質のものとなる。 Further, the first metal wiring layer 107 is an auxiliary electrode wiring that conducts to the counter electrode (cathode, second electrode) 39, and the second metal wiring layer 106 is conductively connected to the source region 22 of the driving TFT 2. As a result, the power supply wiring (power supply line 36) for supplying power to the organic EL element X is used. Therefore, even when the organic EL device 100 is enlarged, the display luminance is reduced due to the voltage drop of the wiring. The display quality is excellent and display performance such as uniformity is prevented from being deteriorated.

また、前記第２金属配線層１０６を構成する電源線（電源配線）３６を、発光色毎に分けられた有機ＥＬ素子群毎に分割して形成しているので、有機ＥＬ素子Ｘの輝度制御性を損なうことなく、低抵抗の電源配線を形成することができる。したがって、色バランスに優れ、かつ輝度の均一性にも優れた高画質の有機ＥＬ装置１００となる。 Further, since the power supply line (power supply wiring) 36 constituting the second metal wiring layer 106 is divided and formed for each organic EL element group divided for each emission color, luminance control of the organic EL element X is performed. A low-resistance power supply wiring can be formed without impairing the performance. Therefore, the organic EL device 100 with high image quality is excellent in color balance and luminance uniformity.

また、このような有機ＥＬ装置１００の製造方法にあっては、前述したように第１金属配線層１０７、第２金属配線層１０６に開口部１０９（１０８）を形成し、これによって非晶質シリコン層１１０をレーザー照射による加熱処理で多結晶化した際、非晶質シリコン層１１０が急冷されて得られる多結晶シリコンの結晶粒が小さくなってしまうのを防止しているので、得られる多結晶シリコン１１０ａを所望の性状のものにすることができる。よって、多結晶シリコンの性状が低いことによる表示性能の低下を防止し、これにより予め設定された優れた表示品質を有する有機ＥＬ装置１００を製造することができる。 Further, in such a method of manufacturing the organic EL device 100, as described above, the opening 109 (108) is formed in the first metal wiring layer 107 and the second metal wiring layer 106, thereby making the amorphous When the silicon layer 110 is polycrystallized by heat treatment by laser irradiation, the amorphous silicon layer 110 is prevented from being rapidly cooled to prevent the polycrystalline silicon crystal grains from becoming small. The crystalline silicon 110a can have a desired property. Therefore, it is possible to prevent the display performance from being deteriorated due to the low quality of the polycrystalline silicon, and to manufacture the organic EL device 100 having excellent display quality set in advance.

ここで、前記開口部１０９、１０８の直上に形成した多結晶シリコン１１０ａと、これら開口部１０９、１０８の直上でなく、第１金属配線層１０７、第２金属配線層１０６の直上に形成した多結晶シリコン１１０ｂの、キャリア（電子、正孔）の移動度を測定した。その結果、多結晶シリコン１１０ｂは３０〜７０ｃｍ^２／Ｖ・ｓと低く、ばらつきも大きいのに対し、開口部１０９、１０８上に形成した多結晶シリコン１１０ａは、８５〜１００ｃｍ^２／Ｖ・ｓと高く、ばらつきも小さくなっているのが確認された。 Here, the polycrystalline silicon 110a formed immediately above the openings 109 and 108, and the polycrystalline silicon 110a formed directly above the first metal wiring layer 107 and the second metal wiring layer 106, not directly above the openings 109 and 108. The mobility of carriers (electrons and holes) of the crystalline silicon 110b was measured. As a result, the polycrystalline silicon 110b is as low as 30 to 70 cm ² / V · s and has a large variation, whereas the polycrystalline silicon 110a formed on the openings 109 and 108 is 85 to 100 cm ² / V · s. It was confirmed that the variation was high and the variation was small.

なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。例えば、前記実施形態では、本発明における金属配線層を第１金属配線層１０７と第２金属配線層１０６との二層構造で形成したが、単層構造としてもよく、あるいは三層以上の構造としてもよい。特に、単層構造にした場合には、電源配線（電源線）と補助電極配線とのいずれか一方とするのが好ましい。
また、二層構造で形成する場合にも、下層（第１金属配線層１０７）を電源配線（電源線）として機能させ、上層（第２金属配線層１０６）を補助電極配線として機能させるようにしてもよい。 The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention. For example, in the above-described embodiment, the metal wiring layer in the present invention is formed with a two-layer structure of the first metal wiring layer 107 and the second metal wiring layer 106. However, a single-layer structure or a structure of three or more layers may be used. It is good. In particular, in the case of a single layer structure, it is preferable to use either a power supply wiring (power supply line) or an auxiliary electrode wiring.
Also, when forming with a two-layer structure, the lower layer (first metal wiring layer 107) functions as a power supply wiring (power supply line), and the upper layer (second metal wiring layer 106) functions as an auxiliary electrode wiring. May be.

また、前記実施形態では、有機機能層Ｙの発光層６２に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色を発光させるようにしたが、例えば全ての発光層６２に白色発光をなさせ、対向電極（陰極）３９の上方に配設される保護部材（図示略）の内面側にカラーフィルターを形成し、フルカラー表示を可能に構成してもよい。
さらに、第２金属配線層１０６については、発光色毎に分けられた有機ＥＬ素子群毎の電源線３６によって構成することなく、第１金属配線層１０７と同様に、全体を一つの層構造としてもよい。 In the embodiment, the light emitting layer 62 of the organic functional layer Y emits red (R), green (G), and blue (B) light. For example, all the light emitting layers 62 emit white light. However, a color filter may be formed on the inner surface side of a protective member (not shown) disposed above the counter electrode (cathode) 39 to enable full color display.
Further, the second metal wiring layer 106 is not constituted by the power supply line 36 for each organic EL element group divided for each emission color, and the entire structure is made into one layer structure like the first metal wiring layer 107. Also good.

（電子機器）
次に、本発明の有機ＥＬ装置の応用例として、前記実施形態の有機ＥＬ装置１００を備えた電子機器の例について説明する。
図６は、大型の有機ＥＬディスプレイ１２００の一例を示した斜視図である。図６において、符号１２０２はディスプレイ本体、符号１２０３はスピーカーを示し、符号１２０１は前記実施形態の有機ＥＬ装置を用いた表示部を示している。このような電子機器の表示部に前記実施形態の有機ＥＬ装置１００を用いた場合、輝度むらが極めて少なく、また低消費電力の表示部を備えた電子機器を実現することができる。 (Electronics)
Next, as an application example of the organic EL device of the present invention, an example of an electronic apparatus including the organic EL device 100 according to the embodiment will be described.
FIG. 6 is a perspective view showing an example of a large organic EL display 1200. In FIG. 6, reference numeral 1202 denotes a display body, reference numeral 1203 denotes a speaker, and reference numeral 1201 denotes a display unit using the organic EL device of the above embodiment. When the organic EL device 100 according to the embodiment is used for a display unit of such an electronic device, an electronic device including a display unit with extremely low luminance unevenness and low power consumption can be realized.

本発明に係る有機ＥＬ装置の回路構成図である。1 is a circuit configuration diagram of an organic EL device according to the present invention. 図１に示した有機ＥＬ装置の部分平面構成図である。FIG. 2 is a partial plan configuration diagram of the organic EL device shown in FIG. 1. （ａ）、（ｂ）は図２に示した有機ＥＬ装置の側断面構成図である。(A), (b) is a side cross-section block diagram of the organic electroluminescent apparatus shown in FIG. （ａ）〜（ｄ）は有機ＥＬ装置の製造工程を模式的に示す説明図である。(A)-(d) is explanatory drawing which shows the manufacturing process of an organic electroluminescent apparatus typically. （ａ）〜（ｃ）は有機ＥＬ装置の製造工程を模式的に示す説明図である。(A)-(c) is explanatory drawing which shows the manufacturing process of an organic electroluminescent apparatus typically. 電子機器の一例を示す斜視構成図である。It is a perspective lineblock diagram showing an example of electronic equipment.

Explanation of symbols

１…スイッチング用ＴＦＴ（薄膜トランジスタ）、２…駆動用ＴＦＴ（薄膜トランジスタ）、４…保持容量（容量素子）、６…画素電極（陽極、第１電極）、１０…基板、３１…走査線、３２…信号線、３６…電源線（電源配線）、３９…対向陰極（陰極、第２電極）、４１…第１容量電極（多結晶シリコン）、５１…平坦化絶縁膜、５７ａ…第１絶縁膜、５７ｂ…第２絶縁膜、５８…ゲート絶縁膜、５９…層間絶縁膜、６２…発光層（有機発光層）、１００…有機ＥＬ装置（有機エレクトロルミネッセンス装置）、１０６…第２金属配線層（電源配線）、１０７…第２金属配線層（補助電極配線）、１０８、１０９…開口部、１１０…非晶質シリコン層、１１０ａ、１１０ｂ…多結晶シリコン、１１１…半導体膜（多結晶シリコン）、１１２…半導体膜（多結晶シリコン）、Ｐ…画素領域、Ｘ…有機ＥＬ素子（有機エレクトロルミネッセンス素子）、Ｙ…有機機能層（機能層） DESCRIPTION OF SYMBOLS 1 ... Switching TFT (thin film transistor), 2 ... Driving TFT (thin film transistor), 4 ... Retention capacitance (capacitance element), 6 ... Pixel electrode (anode, first electrode), 10 ... Substrate, 31 ... Scanning line, 32 ... Signal line 36... Power line (power line) 39. Counter cathode (cathode, second electrode) 41. First capacitor electrode (polycrystalline silicon) 51. Planarization insulating film 57 a first insulating film 57b ... second insulating film, 58 ... gate insulating film, 59 ... interlayer insulating film, 62 ... light emitting layer (organic light emitting layer), 100 ... organic EL device (organic electroluminescence device), 106 ... second metal wiring layer (power source) (Wiring), 107 ... second metal wiring layer (auxiliary electrode wiring), 108, 109 ... opening, 110 ... amorphous silicon layer, 110a, 110b ... polycrystalline silicon, 111 ... semiconductor film (polycrystalline silicon), 11 ... semiconductor film (polycrystalline silicon), P ... pixel region, X ... organic EL device (organic electroluminescent device), Y ... organic functional layer (functional layer)

Claims

An organic electroluminescence device comprising an organic electroluminescence element having a functional layer including at least an organic light emitting layer sandwiched between a first electrode, a second electrode, and these electrodes on a substrate,
A polycrystalline silicon region made of polycrystalline silicon that functions as a conductive portion or a semiconductive portion;
An organic electroluminescence device, wherein a metal wiring layer is provided below the polycrystalline silicon region, and the metal wiring layer has an opening immediately below the polycrystalline silicon region.

2. The organic electroluminescence device according to claim 1, wherein the metal wiring layer includes a first metal wiring layer and a second metal wiring layer provided in different layers.

The metal wiring layer is one or both of a power supply wiring for supplying power to the organic electroluminescence element and an auxiliary electrode wiring conducting to the second electrode. 2. The organic electroluminescence device according to 2.

When the organic EL element group composed of the organic EL elements of the same color is formed on the substrate, and the metal wiring layer is a power wiring, the power wiring The organic electroluminescence device according to claim 3, wherein the organic EL device is divided for each organic EL element group.

5. The organic electroluminescence device according to claim 1, wherein the polycrystalline silicon region constitutes a semiconductor region and a source / drain region of a thin film transistor.

The organic electroluminescence device according to claim 1, wherein the polycrystalline silicon region constitutes an electrode of a capacitive element.

A method of manufacturing an organic electroluminescent device comprising an organic electroluminescent element having a first electrode, a second electrode, and a functional layer including at least an organic light emitting layer sandwiched between the electrodes on a substrate. ,
Forming a metal wiring layer having an opening at a predetermined position on the substrate on the substrate;
Forming an amorphous silicon layer above the metal wiring;
A step of polycrystallizing at least a portion directly above the opening of the metal wiring layer of the amorphous silicon layer by a heat treatment by laser irradiation;
And patterning the silicon layer after the laser irradiation to form a polycrystalline silicon region formed immediately above the opening of the metal wiring layer.

8. The method of manufacturing an organic electroluminescence device according to claim 7, wherein in the step of forming the metal wiring layer, the first metal wiring layer and the second metal wiring layer are formed in different layers.

And a step of configuring the metal wiring layer to be one or both of a power supply wiring for supplying power to the organic electroluminescence element and an auxiliary electrode wiring conducting to the second electrode. A method for producing an organic electroluminescence device according to claim 8.