[go: up one dir, main page]

JP2009237447A - Liquid crystal device - Google Patents

Liquid crystal device Download PDF

Info

Publication number
JP2009237447A
JP2009237447A JP2008086049A JP2008086049A JP2009237447A JP 2009237447 A JP2009237447 A JP 2009237447A JP 2008086049 A JP2008086049 A JP 2008086049A JP 2008086049 A JP2008086049 A JP 2008086049A JP 2009237447 A JP2009237447 A JP 2009237447A
Authority
JP
Japan
Prior art keywords
liquid crystal
type
pixel
substrate
crystal device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008086049A
Other languages
Japanese (ja)
Inventor
Yasuo Segawa
泰生 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2008086049A priority Critical patent/JP2009237447A/en
Publication of JP2009237447A publication Critical patent/JP2009237447A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal device, preventing image persistence after the power-off. <P>SOLUTION: This liquid crystal device 1 includes a first substrate having a pixel electrode 14, a second substrate disposed opposite to the first substrate, a liquid crystal layer held between the first substrate and the second substrate, and a depression type pixel transistor 13 for switching an electric signal supplied to a pixel electrode 14. According to this configuration, while a voltage is not applied to a gate electrode of the pixel transistor 13, a sub-threshold current can be caused to flow through a channel region of the pixel transistor 13. Accordingly, charges stored in the pixel electrode 14 can be decreased in a short time according to an electric signal so that an electric field generated by the charges is weakened in a short time. Thus, an electric field applied to an alignment layer and the liquid crystal layer can be weakened in a short time to prevent image persistence of the alignment layer and liquid crystal layer. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、液晶装置に関する。   The present invention relates to a liquid crystal device.

従来から液晶装置は、パーソナルコンピュータや携帯電話、テレビジョン受像機等の表示部として幅広く用いられている。液晶装置は、例えば素子基板とカラーフィルタ基板との間に挟持された液晶層、液晶層に電界を印加する画素電極及び共通電極、液晶層の液晶分子の配向性を制御する配向膜、画素電極に供給される電気信号をスイッチングする薄膜トランジスタ(TFT)等を備えている。画素電極に電気信号が伝達されると、液晶層に電界が印加され液晶分子の方位角が変化する。すると、液晶層を通る光は、偏光状態が変化してその一部が偏光板に吸収され、所定の階調の光となり液晶装置から射出される。   Conventionally, liquid crystal devices have been widely used as display units for personal computers, mobile phones, television receivers, and the like. The liquid crystal device includes, for example, a liquid crystal layer sandwiched between an element substrate and a color filter substrate, a pixel electrode and a common electrode that apply an electric field to the liquid crystal layer, an alignment film that controls the alignment of liquid crystal molecules in the liquid crystal layer, and a pixel electrode A thin film transistor (TFT) or the like for switching an electric signal supplied to the device is provided. When an electric signal is transmitted to the pixel electrode, an electric field is applied to the liquid crystal layer, and the azimuth angle of the liquid crystal molecules changes. Then, the light passing through the liquid crystal layer changes its polarization state, and a part of the light is absorbed by the polarizing plate, becomes light of a predetermined gradation, and is emitted from the liquid crystal device.

液晶分子の駆動方式としては、TN方式、VA方式等の縦電界方式や、FFS方式、VA方式等の横電界方式が知られている。一般に、縦電界方式では、素子基板に画素電極、カラーフィルタ基板に共通電極をそれぞれ設けて基板の厚さ方向の電界(縦電界)を発生させている。また、横電界方式では、素子基板に画素電極及び共通電極を設けて、素子基板の面方向の電界(横電界)を発生させている。いずれの方式においても、液晶分子を所定方向に回転させるために液晶層と電極との間に配向膜が設けられている。   As a driving method of liquid crystal molecules, a vertical electric field method such as a TN method and a VA method and a horizontal electric field method such as an FFS method and a VA method are known. In general, in the vertical electric field method, a pixel electrode is provided on an element substrate and a common electrode is provided on a color filter substrate to generate an electric field (vertical electric field) in the thickness direction of the substrate. In the horizontal electric field method, a pixel electrode and a common electrode are provided on the element substrate to generate an electric field (lateral electric field) in the surface direction of the element substrate. In either method, an alignment film is provided between the liquid crystal layer and the electrode in order to rotate the liquid crystal molecules in a predetermined direction.

ところで、液晶装置において同じ画像を長時間表示すると、残像や焼付きを生じることがある。同様の現象は、液晶装置の電源をオフした後に生じることもある。これは、電源をオフするとTFTもオフとなり、液晶層に電界を印加するために画素電極に蓄積させた電荷が保持され、共通電極との間の電界が保持されてしまうためである。この電界により配向膜が帯電して液晶層に含まれるイオンが局在化し、液晶分子の配向性が所望の状態から変化してしまう。すると、再度通電した初期段階において、液晶分子の制御が良好に行われずにフリッカ(ちらつき)等を生じてしまう。特に、横電界方式では、縦電界方式よりも画素電極と共通電極との距離が近いため、配向膜や液晶層に強い電界が作用してしまいこのような不都合が顕著となりやすい。   By the way, when the same image is displayed for a long time in the liquid crystal device, an afterimage or image sticking may occur. A similar phenomenon may occur after the liquid crystal device is turned off. This is because when the power is turned off, the TFT is also turned off, the electric charge accumulated in the pixel electrode for holding the electric field in the liquid crystal layer is held, and the electric field between the common electrode is held. The alignment film is charged by this electric field, and ions contained in the liquid crystal layer are localized, and the alignment of the liquid crystal molecules changes from a desired state. Then, in the initial stage where the current is supplied again, the liquid crystal molecules are not satisfactorily controlled and flicker (flickering) occurs. In particular, in the horizontal electric field method, since the distance between the pixel electrode and the common electrode is shorter than in the vertical electric field method, a strong electric field acts on the alignment film and the liquid crystal layer, and such inconvenience is likely to be remarkable.

IPS方式(横電界方式)の液晶装置における焼付きを低減可能な技術として、特許文献1に開示されている手法が挙げられる。横電界方式では櫛歯形状の電極が用いられることが多く、特許文献1では櫛歯電極上に上層絶縁膜を設けている。電極間の層間絶縁膜の誘電率と上層間絶縁膜の誘電率とで所定の関係を満たすようにすることにより、電界集中による配向膜の塑性変形が低減され、塑性変形による焼付きが防止できるとされている。
特開2003−29247号公報
As a technique capable of reducing image sticking in an IPS (horizontal electric field) liquid crystal device, a technique disclosed in Patent Document 1 can be cited. In the horizontal electric field method, a comb-shaped electrode is often used, and in Patent Document 1, an upper insulating film is provided on the comb-shaped electrode. By satisfying the predetermined relationship between the dielectric constant of the interlayer insulating film between the electrodes and the dielectric constant of the upper interlayer insulating film, plastic deformation of the alignment film due to electric field concentration is reduced, and seizure due to plastic deformation can be prevented. It is said that.
JP 2003-29247 A

しかしながら、液晶装置の電源をオフした後の焼付きは、配向膜や液晶層に長時間にわたってほぼ一定の電界が印加されることにより生じるため、電界集中を緩和する手法によっては解決できないと考えられる。
本発明は、前記事情に鑑み成されたものであって、電源オフ後の焼付きを防止した液晶装置を提供することを目的の1つとする。
However, image sticking after the power of the liquid crystal device is turned off is caused by applying a substantially constant electric field to the alignment film or the liquid crystal layer for a long time. .
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a liquid crystal device that prevents seizure after power-off.

本発明の液晶装置は、画素電極を有する第1基板と、前記第1基板に対向して配置された第2基板と、前記第1基板と前記第2基板との間に挟持された液晶層と、前記画素電極に供給される電気信号をスイッチングするデプレッション型の画素トランジスタと、を備えていることを特徴とする。
このようにすれば、画素トランジスタがデプレッション型であるので、画素トランジスタのゲート電極に電圧が印加されていない状態(オフ状態)において画素トランジスタのチャネル領域にサブスレッショルド電流を流すことが可能になる。したがって、電気信号によって画素電極に蓄積された電荷は、画素トランジスタがエンハンスメント型である場合よりも短時間で減少し、この電荷により生じる電界が短時間で弱くなる。よって、配向膜や液晶層に印加される電界が短時間で弱くなり、配向膜や液晶層の焼きつきが防止される。
A liquid crystal device according to the present invention includes a first substrate having a pixel electrode, a second substrate disposed opposite to the first substrate, and a liquid crystal layer sandwiched between the first substrate and the second substrate. And a depletion type pixel transistor for switching an electric signal supplied to the pixel electrode.
In this way, since the pixel transistor is a depletion type, it is possible to flow a subthreshold current to the channel region of the pixel transistor in a state where no voltage is applied to the gate electrode of the pixel transistor (off state). Therefore, the charge accumulated in the pixel electrode by the electric signal is reduced in a shorter time than when the pixel transistor is an enhancement type, and the electric field generated by this charge becomes weak in a short time. Therefore, the electric field applied to the alignment film or the liquid crystal layer becomes weak in a short time, and the alignment film or the liquid crystal layer is prevented from being burned.

また、前記画素トランジスタのソース領域と電気的に接続されたトランスミッションゲートを備え、前記トランスミッションゲートが、エンハンスメント型のN型トランジスタとデプレッション型のP型トランジスタとからなっていることが好ましい。この場合には、前記トランスミッションゲートと電気的に接続された駆動回路を備え、前記駆動回路がエンハンスメント型のN型トランジスタと、エンハンスメント型のP型トランジスタとからなるインバータ回路を有していることが好ましい。   Preferably, a transmission gate electrically connected to the source region of the pixel transistor is provided, and the transmission gate is composed of an enhancement type N-type transistor and a depletion type P-type transistor. In this case, a drive circuit electrically connected to the transmission gate is provided, and the drive circuit has an inverter circuit including an enhancement type N-type transistor and an enhancement type P-type transistor. preferable.

このようにすれば、画素トランジスタのソース領域と電気的に接続されたトランスミッションゲートがデプレッション型のP型トランジスタを有しているので、P型トランジスタを介して画素トランジスタのソース領域側の電荷を液晶装置の回路の外部に逃がすことができる。したがって、画素トランジスタのソース領域側において電荷が飽和することが防止され、画素電極に蓄積された電荷を良好に逃がすことが可能になる。   In this case, since the transmission gate electrically connected to the source region of the pixel transistor has the depletion type P-type transistor, the charge on the source region side of the pixel transistor is transferred to the liquid crystal via the P-type transistor. It can escape outside the circuit of the device. Therefore, the charge is prevented from being saturated on the source region side of the pixel transistor, and the charge accumulated in the pixel electrode can be released well.

ところで、電気信号(電圧波形)の振幅としては、画素トランジスタのゲート電圧の範囲内とし、かつトランスミッションゲートのゲート電圧の範囲内とする必要がある。通常、画素トランジスタはN型になっており、ゲート電圧がGNDになるとオフとなり高電位になるととオンとなる。この正電圧は、電気信号の振幅に対してマージンを確保するために十分に高く設定されている。また、トランスミッションゲートのゲート電圧は、マージンを確保するために低電位がGNDより僅かに高い電圧になっており、高電位が、画素トランジスタのゲート電圧の高電位よりも僅かに低くなっている。N型トランジスタをデプレッション型にすると、しきい電圧が負方向にシフトしてゲート電圧のGNDに対するマージンの範囲から外れてしまう。このしきい電圧においてマージンを確保しようとすれば、低レベルの電気信号を書き込むことができなることや液晶装置の駆動方法が複雑化すること等の不都合を生じる。   By the way, the amplitude of the electric signal (voltage waveform) needs to be within the range of the gate voltage of the pixel transistor and within the range of the gate voltage of the transmission gate. Normally, the pixel transistor is N-type, and is turned off when the gate voltage becomes GND, and turned on when the gate voltage becomes high. This positive voltage is set sufficiently high to ensure a margin with respect to the amplitude of the electric signal. Further, the gate voltage of the transmission gate has a low potential slightly higher than GND in order to ensure a margin, and the high potential is slightly lower than the high potential of the gate voltage of the pixel transistor. If the N-type transistor is made to be a depletion type, the threshold voltage shifts in the negative direction and falls outside the margin range of the gate voltage with respect to GND. If an attempt is made to secure a margin at this threshold voltage, there will be inconveniences such as a low level electric signal can be written and the driving method of the liquid crystal device becomes complicated.

一方、P型トランジスタは高電位でオフとなり高電位側には十分なマージンがあるので、N型トランジスタをエンハンスメント型としP型トランジスタをデプレッション型にすれば、マージンを確保しつつ駆動方法の複雑化を回避することができる。このように、前記構成を採用すれば、画素電極に蓄積された電荷を良好に逃がすことが可能になる。   On the other hand, since the P-type transistor is turned off at a high potential and there is a sufficient margin on the high potential side, if the N-type transistor is an enhancement type and the P-type transistor is a depletion type, the driving method is complicated while ensuring the margin. Can be avoided. As described above, by adopting the above configuration, it is possible to favorably release the charge accumulated in the pixel electrode.

また、このようなトランスミッションゲートを有していれば、トランスミッションゲートのP型トランジスタの特性を調整することによって画素トランジスタのソース領域側の電荷を逃がすことができるので、この目的でインバータ回路の特性を調整する必要がなくなる。したがって、エンハンスメント型の、N型トランジスタ及びP型トランジスタからなるインバータ回路とすることができ、例えばインバータ回路に貫通電極が流れてしまう等の不都合を生じることがなくなる。よって、インバータ回路を有した駆動回路を安定動作させることができ、焼付きが防止されかつ安定動作が可能な液晶装置となる。   If such a transmission gate is provided, the charge on the source region side of the pixel transistor can be released by adjusting the characteristics of the P-type transistor of the transmission gate. No need to adjust. Therefore, an enhancement type inverter circuit composed of an N-type transistor and a P-type transistor can be obtained, and there is no inconvenience such as a through electrode flowing through the inverter circuit. Therefore, a drive circuit having an inverter circuit can be stably operated, and a liquid crystal device that can be prevented from being burned and can be stably operated is obtained.

また、前記第1基板に前記画素電極と共通電極とがともに設けられていることが好ましい。
このようにすれば、画素電極と共通電極との間に第1基板の面方向に沿う電界(横電界)を生じさせることが可能になる。すなわち、横電界方式の液晶装置とすることができ、縦電界方式のものよりも視野角を広くすることができる。
一方、横電界方式では縦電界方式よりも画素電極と共通電極との間の電界が強くなるため、配向膜や液晶層の焼付きを生じやすくなる。ところが、本発明によれば電界を短時間で弱めることができるので、配向膜や液晶層の焼付きを防止するとともに視野角を広くすることもできる。
Preferably, both the pixel electrode and the common electrode are provided on the first substrate.
In this way, an electric field (lateral electric field) along the surface direction of the first substrate can be generated between the pixel electrode and the common electrode. That is, a horizontal electric field type liquid crystal device can be obtained, and a viewing angle can be made wider than that of a vertical electric field type.
On the other hand, in the horizontal electric field method, since the electric field between the pixel electrode and the common electrode is stronger than in the vertical electric field method, the alignment film and the liquid crystal layer are more likely to be seized. However, according to the present invention, since the electric field can be weakened in a short time, seizure of the alignment film and the liquid crystal layer can be prevented and the viewing angle can be widened.

また、前記画素トランジスタの能動層が多結晶シリコンからなっていることが好ましい。
このようにすれば、能動層が非晶質シリコンからなるトランジスタを採用する場合に比べて、画素トランジスタの電気的特性を向上させることができる。
The active layer of the pixel transistor is preferably made of polycrystalline silicon.
In this way, the electrical characteristics of the pixel transistor can be improved compared to the case where a transistor whose active layer is made of amorphous silicon is employed.

また、前記電気信号により前記画素電極に蓄積された電荷によって、前記画素トランジスタのオフ状態において前記画素トランジスタのチャネル領域に流れるサブスレッショルド電流の電流値が1pA以上20pA以下であることが好ましい。
サブスレッショルド電流の電流値が1pA以上にすれば、配向膜や液晶層に焼付きを生じない程度に短時間で画素電極に蓄積された電荷を逃がすことができる。また、サブスレッショルド電流の電流値が20pA以下になっていれば、液晶装置の動作時に画素電極の電荷が短時間でリークしてしまうことが防止される。
In addition, it is preferable that a current value of a subthreshold current flowing in a channel region of the pixel transistor when the pixel transistor is in an off state is 1 pA or more and 20 pA or less due to charges accumulated in the pixel electrode by the electric signal.
If the current value of the subthreshold current is 1 pA or more, the charge accumulated in the pixel electrode can be released in a short time to such an extent that the alignment film and the liquid crystal layer are not burned. Further, if the current value of the subthreshold current is 20 pA or less, it is possible to prevent the charge of the pixel electrode from leaking in a short time during the operation of the liquid crystal device.

以下、本発明の一実施形態を説明するが、本発明の技術範囲は以下の実施形態に限定されるものではない。以降の説明では図面を用いて各種の構造を例示するが、構造の特徴的な部分を分かりやすく示すために、図面中の構造はその寸法や縮尺を実際の構造に対して異ならせて示す場合がある。   Hereinafter, although one embodiment of the present invention is described, the technical scope of the present invention is not limited to the following embodiment. In the following description, various structures are illustrated using drawings, but in order to show the characteristic parts of the structures in an easy-to-understand manner, the structures in the drawings are shown in different sizes and scales from the actual structures. There is.

本実施形態の液晶装置は、光の進行方向と直交する横電界によって液晶分子の方位角を制御して画像表示を行うものである。このような方式としては、FFS(Fringe Field Switching)方式や、IPS(In Plane Switching)方式等が知られている。ここでは、FFS方式のうちフルカラー表示が可能な液晶装置に基づいて説明する。   The liquid crystal device according to the present embodiment performs image display by controlling the azimuth angle of liquid crystal molecules by a lateral electric field orthogonal to the traveling direction of light. As such a method, an FFS (Fringe Field Switching) method, an IPS (In Plane Switching) method, and the like are known. Here, description will be made based on a liquid crystal device capable of full color display in the FFS method.

図1は、本実施形態の液晶装置1の回路構成を示す模式図である。図1に示すように、液晶装置1は、一方向に延設された複数の走査線11と、前記一方向に直交して延設された複数のデータ線(ドレインライン)12とを有している。複数の走査線11の各々は、走査信号を供給する走査線駆動回路40と電気的に接続されており、複数のデータ線12の各々は、画像信号(電気信号)を供給するデータ線駆動回路60に電気的に接続されている。
以下、図1に示したXYZ直交座標系を設定し、これに基づいて部材の位置関係を説明する。このXYZ直交座標系において、X方向は走査線11の延在方向、Y方向はデータ線12の延在方向、Z方向は液晶装置1の厚さ方向となっている。
FIG. 1 is a schematic diagram showing a circuit configuration of the liquid crystal device 1 of the present embodiment. As shown in FIG. 1, the liquid crystal device 1 includes a plurality of scanning lines 11 extending in one direction and a plurality of data lines (drain lines) 12 extending perpendicular to the one direction. ing. Each of the plurality of scanning lines 11 is electrically connected to a scanning line driving circuit 40 that supplies a scanning signal, and each of the plurality of data lines 12 is a data line driving circuit that supplies an image signal (electric signal). 60 is electrically connected.
Hereinafter, the XYZ orthogonal coordinate system shown in FIG. 1 is set, and the positional relationship of the members will be described based on this. In this XYZ orthogonal coordinate system, the X direction is the extending direction of the scanning lines 11, the Y direction is the extending direction of the data lines 12, and the Z direction is the thickness direction of the liquid crystal device 1.

走査線11とデータ線12とに区画された複数の領域の各々は、1つのサブ画素になっている。各サブ画素には、走査信号に基づいて画像信号をスイッチングする画素トランジスタ(以下、画素TFTと称す)13が設けられている。また、各サブ画素には、画素TFT13と電気的に接続された画素電極14や、画素電極14との間に容量を構成する共通電極15等が設けられている。画素電極14と共通電極15との間の容量は、例えば0.2pF程度である。   Each of the plurality of regions partitioned into the scanning lines 11 and the data lines 12 is one subpixel. Each sub-pixel is provided with a pixel transistor (hereinafter referred to as a pixel TFT) 13 that switches an image signal based on a scanning signal. Each subpixel is provided with a pixel electrode 14 that is electrically connected to the pixel TFT 13, a common electrode 15 that forms a capacitance between the pixel electrode 14, and the like. The capacitance between the pixel electrode 14 and the common electrode 15 is, for example, about 0.2 pF.

Y方向に並ぶサブ画素の列において、各画素TFT13のソース領域は、一本のデータ線12と電気的に接続されている。データ線12の一方の端は、トランスミッションゲート50を介してデータ線駆動回路60と電気的に接続されている。データ線12の他方の端は、図示略のスイッチング素子(プリチャージ)等を介して接地電位の導電部等と電気的に接続されている。プリチャージとトランスミッションゲート50との間における一本のデータ線12の容量(寄生容量)は、例えば20pF程度である。   In the row of subpixels arranged in the Y direction, the source region of each pixel TFT 13 is electrically connected to one data line 12. One end of the data line 12 is electrically connected to the data line driving circuit 60 via the transmission gate 50. The other end of the data line 12 is electrically connected to a conductive portion or the like having a ground potential via a switching element (precharge) or the like (not shown). The capacitance (parasitic capacitance) of one data line 12 between the precharge and the transmission gate 50 is, for example, about 20 pF.

トランスミッションゲート50は、P型トランジスタ(以下、P型TFTと称す)51とN型トランジスタ(以下、N型TFTと称す)52とからなっている。本実施形態では、P型TFT51がデプレッション型、N型TFT52がエンハンスメント型になっている。データ線駆動回路60はインバータ回路(図示略)を有しており、このインバータ回路はエンハンスメント型のP型TFTと、エンハンスメント型のN型TFTとからなっている。   The transmission gate 50 includes a P-type transistor (hereinafter referred to as P-type TFT) 51 and an N-type transistor (hereinafter referred to as N-type TFT) 52. In this embodiment, the P-type TFT 51 is a depletion type and the N-type TFT 52 is an enhancement type. The data line driving circuit 60 has an inverter circuit (not shown), and this inverter circuit is composed of an enhancement type P-type TFT and an enhancement type N-type TFT.

図2(a)は画素を拡大して示す平面図であり、図2(b)はサブ画素の構成を示す平面図である。
本実施形態の液晶装置1は多数の画素を有しており、図2(a)に示すように、画素Pは3つのサブ画素Pr、Pg、Pbからなっている。サブ画素Pr、Pg、Pbは、それぞれ赤色光、緑色光、青色光を射出するようになっており、これらが混ざり合って視認されることで、フルカラー表示が可能になっている。ここでは、サブ画素Pr、Pg、Pbの間、及び複数の画素Pの間が遮光領域Dとなっている。
FIG. 2A is a plan view showing an enlarged pixel, and FIG. 2B is a plan view showing a configuration of sub-pixels.
The liquid crystal device 1 of the present embodiment has a large number of pixels, and as shown in FIG. 2A, the pixel P includes three sub-pixels Pr, Pg, and Pb. The sub-pixels Pr, Pg, and Pb emit red light, green light, and blue light, respectively, and these are mixed and visually recognized, thereby enabling full color display. Here, the light shielding region D is between the sub-pixels Pr, Pg, and Pb and between the plurality of pixels P.

図2(b)に示すように、サブ画素Pgは、画素TFT13、画素電極14、及び共通電極15を有している。画素TFT13は、走査線11とデータ線12との交差部近傍に配置されており、走査線11と重ね合わされて設けられた能動層を有している。能動層と重ね合わされた部分の走査線11がゲート電極として機能するようになっており、能動層のソース領域はデータ線12に、能動層のドレイン領域は画素電極14に、それぞれ電気的に接続されている。本実施形態の画素電極14は、Y方向に長手の略長方形状となっており、X方向に延びるスリット状の開口を有している。画素電極14は、Z方向において共通電極15と重ね合わされて配置されており、画素電極14と共通電極15との間には絶縁膜(図示略)が介挿されている。なお、サブ画素Pr、Pbも同様の構成になっている。   As shown in FIG. 2B, the sub-pixel Pg has a pixel TFT 13, a pixel electrode 14, and a common electrode 15. The pixel TFT 13 is disposed in the vicinity of the intersection of the scanning line 11 and the data line 12 and has an active layer provided so as to overlap the scanning line 11. A portion of the scanning line 11 overlapped with the active layer functions as a gate electrode, and the source region of the active layer is electrically connected to the data line 12, and the drain region of the active layer is electrically connected to the pixel electrode 14, respectively. Has been. The pixel electrode 14 of the present embodiment has a substantially rectangular shape that is long in the Y direction, and has a slit-like opening extending in the X direction. The pixel electrode 14 is disposed so as to overlap the common electrode 15 in the Z direction, and an insulating film (not shown) is interposed between the pixel electrode 14 and the common electrode 15. The sub-pixels Pr and Pb have the same configuration.

図3は、図2(b)のA−A’線に沿う矢視断面図である。図3に示すように、液晶装置1は、画素電極14及び共通電極15を有する素子基板(第1基板)10、素子基板10と対向配置されたカラーフィルタ基板20、及びこれら基板間に挟持された液晶層30を備えている。ここでは、Z負方向にバックライト等の照明装置(図示略)が設けられており、Z正方向側に向けて画像が表示されるようになっている。   FIG. 3 is a cross-sectional view taken along the line A-A ′ of FIG. As shown in FIG. 3, the liquid crystal device 1 is sandwiched between an element substrate (first substrate) 10 having a pixel electrode 14 and a common electrode 15, a color filter substrate 20 disposed to face the element substrate 10, and these substrates. The liquid crystal layer 30 is provided. Here, an illumination device (not shown) such as a backlight is provided in the negative Z direction, and an image is displayed toward the positive Z direction.

素子基板10は、ガラスや石英、プラスチック等からなる透明基板10Aを基体としている。透明基板10Aの内側(液晶層30側)には、走査線11及び共通電極15が設けられており、これらを覆って絶縁膜16が設けられている。絶縁膜16上には、データ線12や画素TFT13の能動層131、ソース電極135等が設けられており、データ線12の一部は分岐されて能動層131のソース領域と接触導通している。能動層131は、多結晶シリコンからなっており、そのチャネル領域には不純物がドープされている。画素TFT13は、このドーズ量を調整することによりデプレッション型になっている。能動層131のドレイン領域はソース電極135と接触導通している。ソース電極135の一部は共通電極15と重ね合わされて配置されており、この部分は通電時に画像信号を一定期間保持する容量を構成する。   The element substrate 10 uses a transparent substrate 10A made of glass, quartz, plastic, or the like as a base. The scanning line 11 and the common electrode 15 are provided on the inner side (the liquid crystal layer 30 side) of the transparent substrate 10A, and an insulating film 16 is provided so as to cover them. On the insulating film 16, the data line 12, the active layer 131 of the pixel TFT 13, the source electrode 135, and the like are provided, and a part of the data line 12 is branched and brought into contact with the source region of the active layer 131. . The active layer 131 is made of polycrystalline silicon, and its channel region is doped with impurities. The pixel TFT 13 is of a depletion type by adjusting the dose amount. The drain region of the active layer 131 is in contact with the source electrode 135. A part of the source electrode 135 is disposed so as to overlap the common electrode 15, and this part constitutes a capacitor that holds an image signal for a certain period when energized.

データ線12、TFT13、及びソース電極135を覆って層間絶縁膜17が設けられている。層間絶縁膜17には、ソース電極135を露出させる貫通孔が設けられており、貫通孔内側と層間絶縁膜17上の所定領域とにわたって画素電極14が設けられている。画素電極14は、貫通孔の内側においてソース電極135と接触導通している。画素電極14を覆って配向膜18が設けられており、配向膜18は後述する配向膜22とともに液晶層30の液晶分子の配向方向を制御するようになっている。また、透明基板10Aの外側には偏光板19が設けられており、さらにこの液晶装置1の偏光板19側を照明するバックライト等の照明装置(図示略)が設けられている。   An interlayer insulating film 17 is provided so as to cover the data line 12, the TFT 13, and the source electrode 135. The interlayer insulating film 17 is provided with a through hole that exposes the source electrode 135, and the pixel electrode 14 is provided across the inside of the through hole and a predetermined region on the interlayer insulating film 17. The pixel electrode 14 is in contact with the source electrode 135 inside the through hole. An alignment film 18 is provided so as to cover the pixel electrode 14, and the alignment film 18 controls the alignment direction of the liquid crystal molecules of the liquid crystal layer 30 together with the alignment film 22 described later. A polarizing plate 19 is provided outside the transparent substrate 10A, and an illumination device (not shown) such as a backlight for illuminating the polarizing plate 19 side of the liquid crystal device 1 is provided.

本実施形態のカラーフィルタ基板20は、ガラス基板20Aを基体としている。ガラス基板20Aの内側(液晶層30側)には、カラーフィルタ層21が形成されている。カラーフィルタ層21は、その詳細な構成を図示しないものの、サブ画素Pr、Pg、Pbの各々と対応した色材部を有している。例えば、サブ画素Prには、赤色光以外の波長帯域光を吸収する色材部が設けられており、ここを通った光は赤色光となって射出される。これら色材部の間には、遮光領域D(図2(a)参照)と対応した遮光部が設けられている。また、カラーフィルタ層21の内側には、配向膜22が設けられており、ガラス基板20Aの外側には偏光板23が設けられている。   The color filter substrate 20 of this embodiment uses a glass substrate 20A as a base. A color filter layer 21 is formed on the inner side (the liquid crystal layer 30 side) of the glass substrate 20A. The color filter layer 21 has a color material portion corresponding to each of the sub-pixels Pr, Pg, and Pb, although a detailed configuration thereof is not illustrated. For example, the sub-pixel Pr is provided with a color material portion that absorbs light in a wavelength band other than red light, and the light passing therethrough is emitted as red light. Between these color material portions, a light shielding portion corresponding to the light shielding region D (see FIG. 2A) is provided. An alignment film 22 is provided inside the color filter layer 21 and a polarizing plate 23 is provided outside the glass substrate 20A.

以上のような構成の液晶装置1において、データ線駆動回路60から供給された画像信号は、トランスミッションゲート50、データ線12を介して画素TFT13のソース領域に供給される。走査線駆動回路40から供給された走査信号は、走査線11を介して画素TFT13のチャネル領域を所定のタイミングでオンオフする。これにより、画像信号が画素TFT13のドレイン領域、ソース電極135を介して画素電極14に伝達され、画素電極14と共通電極15との間に画像信号に応じた電界が生じる。この電界のうち、XY面に平行な成分すなわち横電界によって、液晶層30の液晶分子は方位角が制御される。   In the liquid crystal device 1 configured as described above, the image signal supplied from the data line driving circuit 60 is supplied to the source region of the pixel TFT 13 via the transmission gate 50 and the data line 12. The scanning signal supplied from the scanning line driving circuit 40 turns on and off the channel region of the pixel TFT 13 via the scanning line 11 at a predetermined timing. As a result, the image signal is transmitted to the pixel electrode 14 via the drain region of the pixel TFT 13 and the source electrode 135, and an electric field corresponding to the image signal is generated between the pixel electrode 14 and the common electrode 15. Of this electric field, the azimuth angle of the liquid crystal molecules of the liquid crystal layer 30 is controlled by a component parallel to the XY plane, that is, a horizontal electric field.

一方、照明装置からの光は偏光板19によって偏光方向が揃えられて液晶層30に入射し、液晶分子の方位角に応じて偏光状態が変化しカラーフィルタ基板20側に射出される。カラーフィルタ基板20に入射した光は、カラーフィルタ層21を通って所定の色光となり、偏光板25に入射する。偏光板25に入射した光は、その偏光状態に応じて偏光板25に吸収され、所定の階調を示す色光となって射出される。サブ画素Pr、Pg、Pbの各々から射出された光は、混ざり合って視認されることによりフルカラー表示の最小単位を構成する。このような光が、多数の画素の各々から射出されることにより、所望の画像を表示することが可能になっている。   On the other hand, the light from the illuminating device is incident on the liquid crystal layer 30 with the polarization direction aligned by the polarizing plate 19, and the polarization state changes according to the azimuth angle of the liquid crystal molecules and is emitted to the color filter substrate 20 side. The light incident on the color filter substrate 20 passes through the color filter layer 21 to become a predetermined color light and enters the polarizing plate 25. The light incident on the polarizing plate 25 is absorbed by the polarizing plate 25 according to the polarization state, and is emitted as colored light having a predetermined gradation. Light emitted from each of the sub-pixels Pr, Pg, and Pb is mixed and visually recognized to form a minimum unit for full-color display. Such light is emitted from each of a large number of pixels, so that a desired image can be displayed.

このような液晶装置1において電源をオフにすると、画素電極14と共通電極15との間に電荷が蓄積された状態で、画素TFT13がオフになる。これにより、画素電極14と共通電極15との間に電界が保持されるが、本発明では画素TFT13がデプレッション型になっているので、この電界を短時間でなくすことができる。以下、その仕組みについて説明する。   When the power supply is turned off in such a liquid crystal device 1, the pixel TFT 13 is turned off in a state where charges are accumulated between the pixel electrode 14 and the common electrode 15. As a result, an electric field is maintained between the pixel electrode 14 and the common electrode 15, but in the present invention, since the pixel TFT 13 is a depletion type, this electric field can be eliminated in a short time. The mechanism will be described below.

図4(a)は、N型TFTの特性について、デプレッション型とエンハンスメント型との違いを示すグラフであり、図4(b)は、P型TFTの特性について、デプレッション型とエンハンスメント型との違いを示すグラフである。図4(a)、(b)において、横軸はソース領域を基準としたゲート電極の電位であるゲート電圧Vgsであり、縦軸はチャネル領域に流れるサブスレッショルド電流値の対数表示である。   4A is a graph showing the difference between the depletion type and the enhancement type with respect to the characteristics of the N-type TFT. FIG. 4B is a graph showing the difference between the depletion type and the enhancement type with respect to the characteristics of the P-type TFT. It is a graph which shows. 4A and 4B, the horizontal axis represents the gate voltage Vgs which is the potential of the gate electrode with respect to the source region, and the vertical axis represents the logarithm of the subthreshold current value flowing in the channel region.

従来の液晶装置では、画素TFT等としてエンハンスメント型のN型TFTが用いられている。エンハンスメント型はゲート電圧の負領域において、チャネル領域にドープされたP型不純物(例えばボロン)による正孔がキャリアとなる。図4(a)に示すように、ゲート電圧が負領域から0Vに近づくにつれてチャネル領域に空乏層が広がり、ここにサブスレッショルド電流がほとんど流れなくなる。ゲート電圧の正領域では、チャネル領域に反転層が広がり電子がキャリアとなる。さらにゲート電圧を高くすると、指数的にサブスレッショルド電流が大きくなる。   In a conventional liquid crystal device, an enhancement type N-type TFT is used as a pixel TFT or the like. In the enhancement type, holes due to P-type impurities (for example, boron) doped in the channel region become carriers in the negative region of the gate voltage. As shown in FIG. 4A, a depletion layer spreads in the channel region as the gate voltage approaches 0 V from the negative region, and the subthreshold current hardly flows here. In the positive region of the gate voltage, the inversion layer spreads in the channel region and electrons become carriers. When the gate voltage is further increased, the subthreshold current increases exponentially.

このような特性は、ボロンのドーズ量を調整することにより制御される。ボロンのドーズ量を少なくするとボロンによる正孔数が減少するため、エンハンスメント型よりも低いゲート電圧で、空乏層や反転層が広がるようになる。すなわち、ゲート電圧が0Vでサブスレッショルド電流が流れるデプレッション型となる。前記のように反転層によるサブスレッショルド電流値はゲート電圧に対して指数的に増加するので、しきい電圧を負方向にシフトさせる量が僅かであっても、サブスレッショルド電流値を有意な量だけ変化させることができる。換言すれば、ゲート電圧等の大幅な変更を行うことなく、サブスレッショルド電流値を制御することができる。本実施形態では、画素TFT13がデプレッション型のN型TFTになっている。ここでは、そのゲート電圧Vgs=0Vにおけるサブスレッショルド電流値が1pA以上20pA以下となるように、画素TFT13の能動層131のドーズ量を調整している。   Such characteristics are controlled by adjusting the dose of boron. If the dose of boron is reduced, the number of holes due to boron decreases, so that the depletion layer and the inversion layer spread at a gate voltage lower than that of the enhancement type. That is, a depletion type in which a sub-threshold current flows when the gate voltage is 0V. As described above, since the subthreshold current value due to the inversion layer increases exponentially with respect to the gate voltage, even if the amount by which the threshold voltage is shifted in the negative direction is small, the subthreshold current value is only a significant amount. Can be changed. In other words, it is possible to control the subthreshold current value without significantly changing the gate voltage or the like. In this embodiment, the pixel TFT 13 is a depletion type N-type TFT. Here, the dose amount of the active layer 131 of the pixel TFT 13 is adjusted so that the subthreshold current value at the gate voltage Vgs = 0 V is 1 pA or more and 20 pA or less.

一方、エンハンスメント型のP型TFTはゲート電圧Vgsが正の領域において、チャネル領域にドープされたN型不純物(たとえばリン)による正孔がキャリアとなる。図4(b)に示すように、ゲート電圧が正領域から0Vに近づくにつれてチャネル領域に空乏層が広がり、ここにサブスレッショルド電流がほとんど流れなくなる。ゲート電圧の負領域では、チャネル領域に反転層が広がり電子がキャリアとなる。さらにゲート電圧を高くすると、指数的にサブスレッショルド電流が大きくなる。このようなエンハンスメント型のP型TFTの能動層にP型不純物(ボロン)をドープすると、リンによるキャリア数ボロンに取り込まれて減少する。すると、エンハンスメント型よりも高いゲート電位Vgsで、空乏層や反転層が広がるようになる。本実施形態では、トランスミッションゲート50のP型TFT51がデプレッション型になっている。
このようなドーズ量の調整は、例えば以下のような方法により行うことができる。
On the other hand, in the enhancement type P-type TFT, in the region where the gate voltage Vgs is positive, holes due to N-type impurities (for example, phosphorus) doped in the channel region become carriers. As shown in FIG. 4B, a depletion layer spreads in the channel region as the gate voltage approaches 0 V from the positive region, and the subthreshold current hardly flows there. In the negative region of the gate voltage, the inversion layer spreads in the channel region and electrons become carriers. When the gate voltage is further increased, the subthreshold current increases exponentially. When an active layer of such an enhancement type P-type TFT is doped with a P-type impurity (boron), the number of carriers due to phosphorus is taken in and reduced. Then, the depletion layer and the inversion layer are spread at a gate potential Vgs higher than that of the enhancement type. In the present embodiment, the P-type TFT 51 of the transmission gate 50 is a depletion type.
Such adjustment of the dose amount can be performed, for example, by the following method.

図5は、チャネルドープにおけるドーズ量の調整方法の一例を示す表である。本実施形態の液晶装置1において各種トランジスタは、低温ポリシリコン技術を用いて形成されている。本例では、画素TFT13やP型TFT51、N型TFT52、あるいは周辺回路のTFT等で、プロセスを共通させてドーズ量の調整を行うことにより、プロセスの効率化を図っている。図5には、周辺回路に含まれるP型TFT、N型TFTを比較用に記載しており、これらはいずれもエンハンスメント型のものである。   FIG. 5 is a table showing an example of a method for adjusting the dose in channel dope. In the liquid crystal device 1 of the present embodiment, various transistors are formed using a low-temperature polysilicon technique. In this example, the pixel TFT 13, the P-type TFT 51, the N-type TFT 52, or the peripheral circuit TFTs, etc., adjust the dose amount by making the process common, thereby improving the process efficiency. FIG. 5 shows a P-type TFT and an N-type TFT included in the peripheral circuit for comparison, both of which are enhancement type.

チャネルドープに先立ち、所定領域に能動層となる多結晶シリコン膜を形成しておく。まず、P型TFTの能動層となる部分に、N型の不純物(例えばリン)をドープする。そして、P型TFTの能動層及びN型TFTの能動層に、一括してP型不純物(ここではボロン)をドープし1回目のチャネルドープを行う。1回目のドーズ量は、N型TFTがデプレッション型になる量とする。また、リンのドーズ量を調整しておくことにより、P型TFTがエンハンスメント型になる。そして、画素TFT13の能動層131や周辺回路のP型TFTの能動層をマスク等で保護して、2回目のチャネルドープを行う。2回目のドーズ量は、1回目のドーズ量との総量でN型TFTがエンハンスメント型になる量とする。以上のようにして、画素TFT13の能動層131は、ボロンのドーズ量がエンハンスメント型よりも少なくなり、トランスミッションゲート50のP型TFT51はエンハンスメント型よりもボロンのドーズ量が多くなる。   Prior to channel doping, a polycrystalline silicon film serving as an active layer is formed in a predetermined region. First, an N-type impurity (for example, phosphorus) is doped into a portion that becomes an active layer of a P-type TFT. Then, the active layer of the P-type TFT and the active layer of the N-type TFT are collectively doped with P-type impurities (here, boron), and the first channel doping is performed. The dose amount for the first time is an amount in which the N-type TFT becomes a depletion type. Further, by adjusting the phosphorus dose, the P-type TFT becomes an enhancement type. Then, the active layer 131 of the pixel TFT 13 and the active layer of the P-type TFT in the peripheral circuit are protected with a mask or the like, and the second channel doping is performed. The dose amount for the second time is a total amount with the dose amount for the first time so that the N-type TFT becomes an enhancement type. As described above, the active layer 131 of the pixel TFT 13 has a boron dose smaller than that of the enhancement type, and the P-type TFT 51 of the transmission gate 50 has a boron dose larger than that of the enhancement type.

以上のような構成の液晶装置1において、電源をオフすると走査線駆動回路40やデータ線駆動回路60の電源がオフとなり、走査線11やデータ線12、共通電極15がGNDとなる。そのため、画素TFT13がオフとなり、画素電極14は共通電極15に対して例えば数百mV〜数V程度の電位になる。本発明では画素TFT13がデプレッション型であるので、走査線11すなわちゲート電極がGNDになった状態で画素TFT13のサブスレッショルド電流が、エンハンスメント型よりも大きくなっている。これにより、画素電極14に蓄積された電荷(ここでは正電荷)が、サブスレッショルド電流によりデータ線12側に運ばれて短時間でリークされる。したがって、電源オフ後に画素電極14と共通電極15との間の電界が短時間で弱くなり、配向膜18等の帯電が格段に低減される。よって、配向膜18の帯電による液晶層30中のイオンの偏在化が防止され、電源オフ後に液晶分子が不測の方向に配向することが防止される。   In the liquid crystal device 1 having the above configuration, when the power is turned off, the power of the scanning line driving circuit 40 and the data line driving circuit 60 is turned off, and the scanning line 11, the data line 12, and the common electrode 15 become GND. Therefore, the pixel TFT 13 is turned off, and the pixel electrode 14 has a potential of, for example, about several hundred mV to several V with respect to the common electrode 15. In the present invention, since the pixel TFT 13 is a depletion type, the subthreshold current of the pixel TFT 13 is larger than that of the enhancement type in a state where the scanning line 11, that is, the gate electrode is GND. As a result, the charge accumulated in the pixel electrode 14 (positive charge here) is carried to the data line 12 side by the subthreshold current and leaks in a short time. Therefore, the electric field between the pixel electrode 14 and the common electrode 15 is weakened in a short time after the power is turned off, and charging of the alignment film 18 and the like is remarkably reduced. Accordingly, uneven distribution of ions in the liquid crystal layer 30 due to charging of the alignment film 18 is prevented, and liquid crystal molecules are prevented from being aligned in an unexpected direction after the power is turned off.

本実施形態では、サブスレッショルド電流値を1pA以上にしているので、焼付きを生じない期間内に画素電極14に蓄積された電荷がリークされる。サブスレッショルド電流値を20pA以下にしているので、表示期間内に画素電極14に蓄積された電荷がリークしてしまうこともない。例えば、焼付きを生じない期間は、例えば数〜数十分程度であり、1フレームの表示期間は、数十ms以下(60fpsで17ms)である。このように、電荷を保持すべき期間がリークさせる期間に比べて格段に短いので、表示期間において電荷を保持させるとともに焼付きを生じない期間内に電荷をリークさせることができる。   In the present embodiment, since the subthreshold current value is set to 1 pA or more, the charge accumulated in the pixel electrode 14 is leaked within a period in which image sticking does not occur. Since the subthreshold current value is 20 pA or less, the charge accumulated in the pixel electrode 14 does not leak during the display period. For example, the period in which image sticking does not occur is about several to several tens of minutes, for example, and the display period of one frame is several tens of ms or less (17 ms at 60 fps). As described above, the period during which charges are to be retained is much shorter than the period during which leakage is performed, so that charges can be retained within the display period and the period during which no image sticking occurs.

また、トランスミッションゲート50のP型TFT51をデプレッション型にしているので、電源オフ後にデータ線12側に運ばれた電荷が、P型TFT51の能動層を通るサブスレッショルド電流となり、データ線駆動回路60を介して回路の外部に運ばれる。これにより、データ線12において電荷が飽和することが防止され、画素電極14の電荷を良好に逃がすことができる。また、トランスミッションゲート50は、N型TFT52がエンハンスメント型であるので、駆動方法を複雑化することなく正常動作させることができる。以下、液晶装置1の駆動方法を概略して説明する。   In addition, since the P-type TFT 51 of the transmission gate 50 is a depletion type, the charge carried to the data line 12 side after the power is turned off becomes a subthreshold current passing through the active layer of the P-type TFT 51, and the data line driving circuit 60 is To the outside of the circuit. As a result, the charge in the data line 12 is prevented from being saturated, and the charge in the pixel electrode 14 can be released well. Further, since the N-type TFT 52 is an enhancement type, the transmission gate 50 can be operated normally without complicating the driving method. Hereinafter, a driving method of the liquid crystal device 1 will be schematically described.

図6は、液晶装置1の駆動方法の一例を概略して示すタイミングチャートである。図6には、画素TFT13、トランスミッションゲート50のP型TFT51、トランスミッションゲート50のN型TFT52についてゲート電圧を示しており、画像信号による画素電極14の電圧変化を併せて示している。なお、本例の駆動方法では、正電圧・負電圧の画像信号を画素電極14に書き込むことが可能になっているが、ここでは正電圧の場合について説明する。   FIG. 6 is a timing chart schematically showing an example of a driving method of the liquid crystal device 1. FIG. 6 shows gate voltages for the pixel TFT 13, the P-type TFT 51 of the transmission gate 50, and the N-type TFT 52 of the transmission gate 50, and also shows changes in the voltage of the pixel electrode 14 due to image signals. In the driving method of this example, it is possible to write a positive voltage / negative voltage image signal to the pixel electrode 14, but the case of a positive voltage will be described here.

図6に示すように、本例では画素TFT13のゲート電圧として低電位を−5V、高電位を8Vとしている。走査線駆動回路40から供給された走査信号によって、画素TFT13のゲート電圧は時刻t1に8Vになり、画素TFT13がオンになる。P型TFT51、N型TFT52のゲート電圧としては、高電位を画素TFT13のゲート電圧に対してマージンを確保するために8Vよりも低くし、低電位をGNDに対してマージンを確保するためにGNDよりも高くしている。時刻t1後の時刻t2において、P型TFT51のゲート電圧が低電位になるとともにN型TFT52のゲート電圧が高電位になる。これにより、時刻t2にP型TFT51とN型TFT52とがともにオンとなる。データ線駆動回路60から供給される画像信号(電圧波形)は、トランスミッションゲート50のゲート電圧に対してマージンを確保できる振幅になっている。すなわち、画像信号の低電位は、トランスミッションゲート50のゲート電圧の低電位よりも高くなっている。このような画像信号は時刻t2後に、トランスミッションゲート50、データ線12、画素TFT13を介して、画素電極14に書き込まれる。   As shown in FIG. 6, in this example, the gate voltage of the pixel TFT 13 is a low potential of −5V and a high potential of 8V. By the scanning signal supplied from the scanning line driving circuit 40, the gate voltage of the pixel TFT 13 becomes 8V at time t1, and the pixel TFT 13 is turned on. As the gate voltage of the P-type TFT 51 and the N-type TFT 52, the high potential is set lower than 8V to ensure a margin with respect to the gate voltage of the pixel TFT 13, and the low potential is set to GND to ensure a margin with respect to GND. Higher than that. At time t2 after time t1, the gate voltage of the P-type TFT 51 becomes low and the gate voltage of the N-type TFT 52 becomes high. As a result, both the P-type TFT 51 and the N-type TFT 52 are turned on at time t2. The image signal (voltage waveform) supplied from the data line driving circuit 60 has an amplitude that can ensure a margin with respect to the gate voltage of the transmission gate 50. That is, the low potential of the image signal is higher than the low potential of the gate voltage of the transmission gate 50. Such an image signal is written to the pixel electrode 14 via the transmission gate 50, the data line 12, and the pixel TFT 13 after time t2.

仮にN型TFT52をデプレッション型にすると、しきい電圧が負方向にシフトしてN型TFT52のマージンの範囲外になってしまう。そのため、マージンを確保しようとすれば、トランスミッションゲート50のゲート電圧や、画素TFT13のゲート電圧、あるいは画像信号の電圧等を調整する必要が生じて、駆動方法が複雑化してしまう。   If the N-type TFT 52 is made to be a depletion type, the threshold voltage shifts in the negative direction and falls outside the margin of the N-type TFT 52. Therefore, if a margin is to be secured, it becomes necessary to adjust the gate voltage of the transmission gate 50, the gate voltage of the pixel TFT 13, or the voltage of the image signal, and the driving method becomes complicated.

本実施形態のように、P型TFT51をデプレッション型にすればしきい電圧が正方向にシフトするので、P型TFT51のマージンの範囲内でサブスレッショルド電流値を調整することが可能になる。また、P型TFT51のゲート電圧の高電位(8V程度)は、画像信号の高電位(5V程度)に対して十分なマージンが確保されているので、高電位側においても正常動作させることができる。   If the P-type TFT 51 is made to be a depletion type as in this embodiment, the threshold voltage shifts in the positive direction, so that the subthreshold current value can be adjusted within the margin of the P-type TFT 51. In addition, since the high potential (about 8V) of the gate voltage of the P-type TFT 51 has a sufficient margin with respect to the high potential (about 5V) of the image signal, normal operation can be performed even on the high potential side. .

このように、トランスミッションゲート50が良好に動作するとともに、これを介して画素電極14の電荷を逃がすことが可能になっているので、電荷を逃がす目的でデータ線駆動回路60のインバータ回路の特性を調整する必要がなくなる。インバータ回路は、P型TFTとN型TFTとに貫通電流が流れる等の不具合を生じないように、P型TFT及びN型TFT特性を高精度に調整する必要がある。前記のようにインバータ回路の特性を調整する必要が無いので、データ線駆動回路60のインバータ回路においてN型TFT及びP型TFTを、いずれもエンハンスメント型にすることができる。これにより、インバータ回路を正常動作させてデータ駆動回路60を安定動作させることが可能になるとともに、データ線駆動回路60を介して画素電極14の電荷を回路の外部に逃がすことが可能になる。   As described above, the transmission gate 50 operates well and the charge of the pixel electrode 14 can be released through the transmission gate 50. Therefore, the characteristics of the inverter circuit of the data line driving circuit 60 can be obtained for the purpose of releasing the charge. No need to adjust. The inverter circuit needs to adjust the characteristics of the P-type TFT and the N-type TFT with high accuracy so as not to cause a problem such as a through current flowing through the P-type TFT and the N-type TFT. Since it is not necessary to adjust the characteristics of the inverter circuit as described above, both the N-type TFT and the P-type TFT in the inverter circuit of the data line driving circuit 60 can be made enhancement type. As a result, it is possible to operate the inverter circuit normally so that the data driving circuit 60 can be stably operated, and it is possible to release the charge of the pixel electrode 14 to the outside of the circuit via the data line driving circuit 60.

以上のように、本発明にあっては、画素トランジスタ(画素TFT)13をデプレッション型にしているので、液晶装置1の電源をオフした後に、画素電極14と共通電極15との間の電界が短時間で弱くなる。したがって、この電界による配向膜18の帯電や配向膜18の帯電による液晶層30のイオンの偏在化が防止され、電源をオフした後の焼付きが防止される。よって、再度電源をオンした状態で液晶層30の液晶分子が正常に配向するようになり、フリッカ等による表示品質低下を生じることがなくなる。このように、本発明によれば、高品質の表示が得られる良好な液晶装置となる。   As described above, in the present invention, since the pixel transistor (pixel TFT) 13 is a depletion type, the electric field between the pixel electrode 14 and the common electrode 15 is reduced after the power of the liquid crystal device 1 is turned off. It becomes weak in a short time. Accordingly, the orientation film 18 is charged by the electric field and the ions of the liquid crystal layer 30 are not unevenly distributed due to the charge of the orientation film 18, and seizure after the power is turned off is prevented. Therefore, the liquid crystal molecules of the liquid crystal layer 30 are normally aligned in a state where the power is turned on again, and display quality is not deteriorated due to flicker or the like. Thus, according to the present invention, a good liquid crystal device capable of obtaining a high-quality display is obtained.

本発明の液晶装置の回路構成を示す模式図である。It is a schematic diagram which shows the circuit structure of the liquid crystal device of this invention. (a)は画素の拡大平面図、(b)はサブ画素の平面構成図である。(A) is an enlarged plan view of a pixel, and (b) is a plan configuration diagram of a sub-pixel. 、図2(b)のA−A’線に沿う矢視断面図である。FIG. 3 is a cross-sectional view taken along the line A-A ′ of FIG. (a)はN型TFTの特性グラフ、(b)はP型TFTの特性グラフである。(A) is a characteristic graph of an N-type TFT, and (b) is a characteristic graph of a P-type TFT. チャネルドープにおけるドーズ量の調整方法の一例を示す表である。It is a table | surface which shows an example of the adjustment method of the dose amount in channel dope. 液晶装置の駆動方法の一例を概略して示すタイミングチャートである。3 is a timing chart schematically showing an example of a method for driving a liquid crystal device.

符号の説明Explanation of symbols

1・・・液晶装置、10・・・素子基板(第1基板)、13・・・画素トランジスタ、131・・・能動層、14・・・画素電極、20・・・カラーフィルタ基板(第2基板)、30・・・液晶層、50・・・トランスミッションゲート、51・・・P型TFT(P型トランジスタ)、52・・・N型TFT(N型トランジスタ)、60・・・データ線駆動回路(駆動回路)   DESCRIPTION OF SYMBOLS 1 ... Liquid crystal device, 10 ... Element board | substrate (1st board | substrate), 13 ... Pixel transistor, 131 ... Active layer, 14 ... Pixel electrode, 20 ... Color filter board | substrate (2nd Substrate), 30 ... Liquid crystal layer, 50 ... Transmission gate, 51 ... P-type TFT (P-type transistor), 52 ... N-type TFT (N-type transistor), 60 ... Data line drive Circuit (Drive circuit)

Claims (6)

画素電極を有する第1基板と、
前記第1基板に対向して配置された第2基板と、
前記第1基板と前記第2基板との間に挟持された液晶層と、
前記画素電極に供給される電気信号をスイッチングするデプレッション型の画素トランジスタと、を備えていることを特徴とする液晶装置。
A first substrate having a pixel electrode;
A second substrate disposed opposite the first substrate;
A liquid crystal layer sandwiched between the first substrate and the second substrate;
A liquid crystal device comprising: a depletion type pixel transistor that switches an electric signal supplied to the pixel electrode.
前記画素トランジスタのソース領域と電気的に接続されたトランスミッションゲートを備え、前記トランスミッションゲートが、エンハンスメント型のN型トランジスタとデプレッション型のP型トランジスタとからなっていることを特徴とする請求項1に記載の液晶装置。   2. The transmission gate according to claim 1, further comprising a transmission gate electrically connected to a source region of the pixel transistor, wherein the transmission gate includes an enhancement type N-type transistor and a depletion type P-type transistor. The liquid crystal device described. 前記トランスミッションゲートと電気的に接続された駆動回路を備え、前記駆動回路がエンハンスメント型のN型トランジスタとエンハンスメント型のP型トランジスタとからなるインバータ回路を有していることを特徴とする請求項2に記載の液晶装置。   3. A drive circuit electrically connected to the transmission gate, wherein the drive circuit has an inverter circuit composed of an enhancement type N-type transistor and an enhancement type P-type transistor. The liquid crystal device according to 1. 前記第1基板に前記画素電極と共通電極とがともに設けられていることを特徴とする請求項1〜3のいずれか一項に記載の液晶装置。   The liquid crystal device according to claim 1, wherein both the pixel electrode and the common electrode are provided on the first substrate. 前記画素トランジスタの能動層が多結晶シリコンからなっていることを特徴とする請求項1〜4のいずれか一項に記載の液晶装置。   The liquid crystal device according to claim 1, wherein an active layer of the pixel transistor is made of polycrystalline silicon. 前記電気信号により前記画素電極に蓄積された電荷によって、前記画素トランジスタのオフ状態において前記画素トランジスタのチャネル領域に流れるサブスレッショルド電流の電流値が1pA以上20pA以下であることを特徴とする請求項1〜5のいずれか一項に記載の液晶装置。   2. The current value of a subthreshold current that flows in a channel region of the pixel transistor in an off state of the pixel transistor due to charges accumulated in the pixel electrode by the electrical signal is 1 pA or more and 20 pA or less. The liquid crystal device according to claim 1.
JP2008086049A 2008-03-28 2008-03-28 Liquid crystal device Pending JP2009237447A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008086049A JP2009237447A (en) 2008-03-28 2008-03-28 Liquid crystal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008086049A JP2009237447A (en) 2008-03-28 2008-03-28 Liquid crystal device

Publications (1)

Publication Number Publication Date
JP2009237447A true JP2009237447A (en) 2009-10-15

Family

ID=41251423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008086049A Pending JP2009237447A (en) 2008-03-28 2008-03-28 Liquid crystal device

Country Status (1)

Country Link
JP (1) JP2009237447A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014032398A (en) * 2012-07-11 2014-02-20 Semiconductor Energy Lab Co Ltd Liquid crystal display device and method for driving the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014032398A (en) * 2012-07-11 2014-02-20 Semiconductor Energy Lab Co Ltd Liquid crystal display device and method for driving the same
JP2017215615A (en) * 2012-07-11 2017-12-07 株式会社半導体エネルギー研究所 Liquid crystal display device and method for driving the same
US9953595B2 (en) 2012-07-11 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
JP2019091041A (en) * 2012-07-11 2019-06-13 株式会社半導体エネルギー研究所 Liquid crystal display device and method for driving the same
JP2022028865A (en) * 2012-07-11 2022-02-16 株式会社半導体エネルギー研究所 Liquid crystal display device, how to drive the liquid crystal display device
JP7230159B2 (en) 2012-07-11 2023-02-28 株式会社半導体エネルギー研究所 Liquid crystal display device and method for driving liquid crystal display device

Similar Documents

Publication Publication Date Title
JP5468612B2 (en) Semiconductor device, active matrix substrate, and display device
EP2741135A1 (en) Tft-lcd array substrate
US8035596B2 (en) Liquid crystal display device
US9318513B2 (en) Semiconductor device, active matrix board, and display device
EP2722710B1 (en) Array substrate, LCD device and driving method
US20080158124A1 (en) Display apparatus
EP2889913B1 (en) Organic light emitting display device
US9406702B2 (en) Array substrate, method for fabricating the same and display device
US20200266301A1 (en) Array substrate and display panel
US10216058B2 (en) Display devices and the display panels thereof
Watakabe et al. 39‐2: Development of Advanced LTPS TFT Technology for Low Power Consumption and Narrow Border LCDs
CN103885261A (en) Pixel structure and array substrate, display device and pixel structure manufacturing method
JP2016157073A (en) Display device
US20130069855A1 (en) Liquid crystal display device
US10067393B2 (en) Thin film display panel and liquid crystal display device including the same
US20120146038A1 (en) Semiconductor device, active matrix substrate, and display device
US10802363B2 (en) Array substrate and manufacturing method therefor, display device and driving method therefor
US20200365576A1 (en) Tft substrate, esd protection circuit and manufacturing method of tft substrate
KR20150076348A (en) Liquid crystal display panel
US8212251B2 (en) Active matrix substrate
JP4187027B2 (en) Display device
US10749037B2 (en) Low temperature poly-silicon TFT substrate and manufacturing method thereof
JP2009237447A (en) Liquid crystal device
KR102283919B1 (en) Liquid crystal display
US20170097550A1 (en) Thin film transistor array substrate and liquid crystal display device including the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526