[go: up one dir, main page]

JP2009530733A - コンフィギュラブルロジックデバイスを有するマイクロコントローラ製品の高速作成およびコンフィギュレーション - Google Patents

コンフィギュラブルロジックデバイスを有するマイクロコントローラ製品の高速作成およびコンフィギュレーション Download PDF

Info

Publication number
JP2009530733A
JP2009530733A JP2009501012A JP2009501012A JP2009530733A JP 2009530733 A JP2009530733 A JP 2009530733A JP 2009501012 A JP2009501012 A JP 2009501012A JP 2009501012 A JP2009501012 A JP 2009501012A JP 2009530733 A JP2009530733 A JP 2009530733A
Authority
JP
Japan
Prior art keywords
microcontroller
instruction set
configurable logic
based product
logic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009501012A
Other languages
English (en)
Inventor
アール カーン アタ
コサロ ロブ
ユ ジョー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2009530733A publication Critical patent/JP2009530733A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181Instruction operation extension or modification

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Microcomputers (AREA)
  • Stored Programmes (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

マイクロコントローラまたはこれに類似の計算リソース、およびコンフィギュラブルロジックデバイスを含むマイクロコントローラ製品の高速作成およびコンフィギュレーションに適している方法および装置につき説明する。本発明の種々の実施形態は、新規なマイクロコントローラベースの製品および製品のファミリーを、高速かつコスト効率の良いやり方で開発し、これにより、このような製品を早期に市場に出すことを可能にする。本発明は、既存のマイクロコントローラブロックおよび既存のコンフィギュラブルロジックデバイスを組み合わせて、マイクロコントローラブロックがコンフィギュラブルロジックデバイスのコンフィギュレーションを行って、マイクロコントローラベースの製品に所望されるユニークなハードウェア特性を形成するように動作可能なユニークな製品を生成する。マイクロコントローラブロックは、製品がリセットされるとき、および/または電源投入の状態が認識されるときに、コンフィギュラブルロジックデバイスのコンフィギュレーションを行う。

Description

本発明は、概して、マイクロコントローラ、またはコンフィギュラブルロジックデバイスに結合されるマイクロコントローラのコアを含むマイクロコントローラベースの製品を、高速かつ高いコスト効率で開発するための方法および装置に関するものである。
半導体製造技術の進歩により、トランジスタのような回路素子を、単一の集積回路上に何百万個も含めることができるようになった。このようなことができるようになって、多数の製造業者は、複雑な設計のマイクロコントローラおよびマイクロプロセッサのようなプログラム可能な製品を開発している。このようなプログラマブルデバイスにより、多種多様な顧客の製品を開発できるようになったが、未だ多くの製品は、例えば、外界へのそれらの物理的なインタフェースを異なるものにする必要がある。したがって、これらの製品を生産するには、それらの内部のハードウェアリソースの大部分を同じままにするとしても、追加の設計、開発、および検証の作業を必要としている。
競争市場において、製品を迅速に開発して納品する能力は、このような製品の経済的な成功における重要なファクタになっている。
したがって、少なくともマイクロコントローラのような計算リソースを含む製品を迅速に作成し、かつコンフィギュレーションを行うための方法および装置が必要とされている。
本発明は、要するに、マイクロコントローラまたはこれと類似の計算リソースおよびコンフィギュラブルロジックデバイスを含むマイクロコントローラ製品の高速な作成およびコンフィギュレーションに適切な方法および装置を開示する。本発明の種々の実施形態により、新規なマイクロコントローラベースの製品および製品のファミリーを、高速かつコスト効率の良好なやり方で開発することができ、したがって、このような製品を早期に市場に出すことができる。
本発明の他の態様においては、既存のマイクロコントローラブロックと既存のコンフィギュラブルロジックデバイスを組み合わせて、マイクロコントローラブロックが、コンフィギュラブルロジックデバイスのコンフィギュレーションを行って、マイクロコントローラベースの製品に所望されるユニークなハードウェア特性を形成するように動作可能なユニークな製品を形成する。
本発明のさらに他の態様においては、マイクロコントローラブロックは、製品がリセットされる際、および/または電源投入状態が認識される際に、コンフィギュラブルロジックデバイスのコンフィギュレーションを行う。
本発明は、概して、計算リソースのための既存の設計を、コンフィギュラブルロジックブロックのための既存の設計と組み合わせ、コンフィギュラブルロジックブロックのコンフィギュレーションを行ってからアプリケーションプログラムを実行するソフトウェアを計算リソースに実行させる装置および方法に関するものである。
本明細書において、「一実施形態」、「実施形態」、またはこれに類似する語句に言及する際は、その実施形態と関連して記載する特定の特徴、構成、動作、または特性が、本発明の少なくとも1つの実施形態に含まれることを意味する。したがって、本明細書における、このような言いまわしまたは語句が表すものが、全て同じ実施形態について言及しているわけではない。さらに、種々の特定の特徴、構成、動作、または特性は、1つ以上の実施形態において、任意の適切なやり方で組み合わせることができる。
マイクロコンピュータ、マイクロコントローラ、組み込みコントローラ、組み込みプロセッサという用語、およびこれらと同様の変形語は、この分野では代替的に用いることがよくあり、一般に、大きな集積回路に統合するのに好適なデジタルデータ処理回路ブロック、または、周知の8051ファミリーのマイクロコントローラで例示されるような完全なデバイスを含むことを意味している。本発明は、いかなる特定の命令セットのアーキテクチャ、または回路レベルの実装にも限定されるものではないことに留意すべきである。
コンピュータ(システムの大小を問わず)や、マイクロプロセッサまたはマイクロコントローラは、この分野では、しばしばマシンと称される。例えば、「マシンの状態」とは、一般に、コンピュータ内のほぼ全ての記憶ビットの状態によって示されるような、コンピュータの論理状態のことをいう。さらに、完全なコンピュータシステムおよびCPUは、双方ともに、概してプログラム式データプロセッサと称されることがある。本明細書において、プログラム式データプロセッサという用語は、マイクロプロセッサ、マイクロコンピュータ、および任意の機能的に等価な装置またはシステムのような、あらゆる種類の計算要素またはデータ処理要素を含めて用いる。
集積回路、IC、チップ、ダイ、半導体デバイス、モノリシック集積回路、超小型電子デバイスという用語、およびこれらと同様の変形語は、本明細書においては代替的に用いることができ、超小型電子デバイスは、その他のものをも含む最も広い用語であると見なされる。これらの超小型電子デバイスに関して、これらのデバイスと、他の超小型電子デバイスを含むがこれに限定されない他の回路素子との間で、物理的に導電性の接続を経て信号が結合される。接続点は、入力端、出力端、入出力端(I/O)、端子、ライン、ピン、パッド、ポート、インタフェースまたはこれらと同様の変形語、および組合せと称することがある。用いられる文脈で特に記さない限り、これらは、本発明の開示の目的で同義の用語とみなす。本発明は、この分野で一般的に理解されているように、上述した全てものに適用することができる。
上述したように、マイクロコントローラは、実質的にあらゆる市場区分における顧客により使用される、汎用システムを構築するブロックである。これは、現在、数十億ドル規模と推定される大規模な成長市場である。しかしながら、マイクロコントローラ集積回路およびマイクロコントローラベースの製品を含むがこれらに限定されないマイクロコントローラのビジネスは、極めて競争の熾烈なビジネスであり、顧客は、彼らの仕様に従って製品を設計して納品してもらうのに要する費用および/または時間量に基づいて決断を下すことがしばしばあると認識されている。
各顧客のニーズは、彼らの特定のマイクロコントローラまたはマイクロコントローラベースの製品の機能的および電気的な仕様の点で異なるものである。当業者および本発明の開示の利益を有する者であれば、(文字通り数千もの)あらゆる異なる顧客のニーズに対して、マイクロコントローラまたはマイクロコントローラベースの製品を開発することは、膨大な時間を必要とし、しばしば極めて高価になると認識するであろう。さらに、大規模生産の利益を得ることが困難なこともあるため、特定のマイクロコントローラまたはマイクロコントローラベースの製品に対する販売量が少ないことにより、特定の設計に投資したリターンが乏しいか、またはマイナスになるというリスクは比較的高い。本発明の種々の実施形態は、新製品を高速に作成し、かつ大口の販売業者のみに最適化する低廉な方法を提供する。
マイクロコントローラまたはマイクロコントローラベースの製品の設計者および/または製造者の顧客は、一般に、彼らの製品を市場で早く入手するという重圧が存在するビジネス環境で作業している。前述したことに鑑みて、マイクロコントローラまたはマイクロコントローラベースの製品の設計者および/または製造者にとっては、顧客のニーズおよび顧客の時間制約に迅速に応えて、彼らのビジネスを勝ち取ることが重要である。
顧客のニーズ、すなわち彼らの機能的および電気的な仕様に関して、これら顧客の仕様間における差異の大部分は、典型的には、CPUのアーキテクチャまたはメモリサイズというよりもむしろ(メモリレンジのニーズには比較的容易に対応することができる)、周辺装置の機能的な要求が異なることに基づくものである。
顧客の仕様に従って迅速かつコスト効率の高い設計および製造法を提供するために、本発明の種々の実施形態は、マイクロコントローラを、コンフィギュラブル回路に構造的に集積するやり方で結合させて、これら2つがマイクロコントローラの一体部分とみなせるようにしたマイクロコントローラであって、当該マイクロコントローラが、必要なコンフィギュレーション、コネクション、および、このコンフィギュラブル回路との通信の機能を実行するようにしたものを提供する。このようなコンフィギュラブル回路は、コンフィギュラブルロジックデバイス(CLD)の形式とすることができる。本発明によれば、CLDまたは同様の機能ブロックの動作の細部を集積することにより、ユーザを煩雑さから開放し、ベンダのサポートコストを低減する。
上述したように、本発明の種々の実施形態は、1つ以上の利用可能な、または既存のマイクロコントローラと、1つ以上の利用可能な、または既存のコンフィギュラブルロジックデバイスとの組合せを提供する。このような組合せにおいて、コンフィギュラブルロジックデバイスは、典型的には、顧客のニーズ(すなわち仕様)に応ずるように、製造業者によって機能的にコンフィギュレーションが行われ、1つの集積ユニットとみなせるように、マイクロコントローラに物理的および論理的にシームレスに接続される。なお、マイクロコントローラおよびコンフィギュラブルロジックデバイスは、単一のダイに集積することができるが、各々別個のダイに備えることもできる。同様に、マイクロコントローラのダイおよびコンフィギュラブルロジックデバイスのダイは、単一のパッケージにパッケージ化することができ、また、これらのダイを別個のパッケージにパッケージ化し、これらのパッケージ間を外部で相互接続することもできる。
本発明の一実施例においては、電源投入時およびリセットの際に、コンフィギュラブルロジックデバイスに少なくとも1つのコンフィギュレーション動作を行って、コンフィギュラブルロジックデバイスが所望の機能を果たすようにする。この実施例では、少なくとも1つのコンフィギュレーション動作を、マイクロコントローラに常駐するコンフィギュレーションソフトウェアによって達成する。このようなコンフィギュレーションソフトウェアは、典型的には、コンフィギュレーションを行うプログラムと共に、コンフィギュレーションの値を含んでいる。この実施例ではコンフィギュレーションソフトウェアがマイクロコントローラに常駐するようにするが、マイクロコントローラがコンフィギュレーションソフトウェアを実行することができる限り、マイクロコントローラの外部のメモリにコンフィギュレーションソフトウェアを記憶するようにすることも本発明の範囲内であると、当業者および本発明の開示の利益を有する者は認識するであろう。
この実施例は、マイクロコントローラとコンフィギュラブルロジックデバイスとの間を物理的および論理的に接続して、これら2つの間に制御およびデータの情報を流すことができるようにし、このような実施形態は、典型的には、これらの間を通過する制御およびデータ信号に対するセキュリティーの手段を含むようにする。
本発明の他の態様において、この実施例は、マイクロコントローラが、コンフィギュラブルロジックデバイスの電源投入およびリセットの機能を、双方の間を移行するように管理し、かつ製品の様々な動作および電源管理の状態を制御するようにする。
図1を参照して、本発明の実施例によるマイクロコントローラベースの製品100を説明する。マイクロコントローラブロック102は、バス104に結合される。次に、バス104は、バスブリッジ106に結合される。バスブリッジ106は、複数のピン選択ブロック108−0〜108−nに結合される。コンフィギュラブルロジックデバイス112は、ピン選択ブロック108−0〜108−nと、クロックおよび制御信号発生ブロック110とに結合される。なお、マイクロコントローラブロック102は、予め設計し、かつ検証した計算リソースである。マイクロコントローラ102は、特定の命令セットのアーキテクチャ、データパスの幅、レジスタの数などに限定されない。
マイクロコントローラ102は、図示した他の全てのコンポーネントと共に、単一のチップ上に実装することができるが、これは本発明に必須の要件ではない。より詳細には、ピン選択ブロック108−0〜108−nにより表される顧客固有のインタフェースは、マイクロコントローラまたはコンフィギュラブルロジックデバイスを最初から設計する必要をなくして、マイクロコントローラベースの製品100にユニークなハードウェア特性を提供する。このようにして、マイクロコントローラおよびコンフィギュラブルロジックデバイスとして既存の回路ブロックを使用することにより、相当な時間および労力が省かれる一方、ユニークなハードウェアインタフェースを生成することができる。
バスブリッジ106は、マイクロコントローラ102が命令を実行した結果をピン選択ブロック108−0〜108−nに通信するための、任意の適切な回路とすることができる。
当業者および本発明の開示の利益を有する者は、ピン選択ブロック108−0〜108−nが実施例の顧客固有のインタフェースを表すことを理解し、さらに、このようなインタフェースの特性は、マイクロコントローラ102により対応する異なるセットのコンフィギュレーション命令を実行することによって、任意の特定の顧客仕様に調整できることも理解するであろう。
動作に際して、マイクロコントローラ102は、格納されている命令を実行することにより、コンフィギュラブルロジックデバイス112が所望の回路の機能を実行してユニークな顧客のインタフェースを生成するようにコンフィギュレーションを行う信号を発生する。この状況において、マイクロコントローラによる命令の実行は、ランまたは実行、コーディングまたはファームウェアもしくはソフトウェアのような類似した表現によって称されることもある。
コンフィギュレーションコードを実行した後で、マイクロコントローラ102は顧客固有のアプリケーションプログラムを実行する。
図2を参照して、マイクロコントローラの動作プロセス200を説明する。まず、ステップ202では、リセットまたは電源投入状態が発生したか否かを判定する。リセットまたは電源投入状態が発生した場合、ステップ204にて、コンフィギュレーションコードをフェッチして実行する。コンフィギュレーション動作の完了時に、マイクロコントローラ102は、顧客固有のアプリケーションプログラム206をフェッチして実行する。
本発明の種々の実施形態は、多種多様な製品に適用することができる。本発明によって迅速に実現することができる製品の例には、以下の1つ以上のものを有するMCUが含まれるが、これに限定されるものではない。すなわち、CANインタフェース、工業用9ビットUARTおよびUSART、暗号化ユニットの高速シリアルインタフェース(例えばSERDES、PCI Express、イーサネット(登録商標))、コンシューマシリアルインタフェース(例えばI2C、I2S、USB、PCM、SPI)、オーディオおよびビデオのコーデック、カスタム信号処理ブロック、カスタマ固有のロジック、メモリインタフェース(例えばNANDフラッシュ、DDR、SDRAM)、メモリカードのインタフェース(例えばSD、CF、メモリスティック)、スマートカード、ワイヤレスメディアアクセスコントローラ、CPUのバスエキスパンション、リコンフィギュラブルコプロセッサ、およびディスプレイコントローラ(例えばLCDコントローラ)などがある。
本発明の種々の実施形態は、マイクロコントローラベースの製品を高速に作成し、かつコンフィギュレーションを行うための方法および装置を含む。マイクロコントローラまたはこれと同様の計算リソースは、コンフィギュラブルロジックに結合されて、とりわけ、コンフィギュラブルロジックデバイスのコンフィギュレーションを行うことに関与する。ユーザ透過型のコンフィギュレーション動作によって、マイクロコントローラベースの製品を、あたかもカスタム設計されたインタフェースを有するマイクロコントローラのように動作させることができる。
本発明の実施形態によって、多くの利点が提供される。例えば、製品作成サイクルの時間を、本来、コンフィギュラブルロジックデバイスのコンフィギュレーションおよび製品検証の時間にまで低減させることにより、顧客のニーズを極めて迅速に適えることができる。
他の利点は、検証済みのコンポーネント(すなわち既存のマイクロコントローラおよびコンフィギュラブルロジックデバイスの設計)を用いるため、製品作成のリスクは大幅に低減される。
他の利点は、知識ベースの製品最適化戦略を採用することができることにある。例えば、大量の販売派生物を、真のワンチップ設計として最適化することができる。そして、販売量が少ない場合には、チップの開発コストを負担する必要がない。
他の利点は、多数の異なるコンフィギュラブルロジックデバイスのコンポーネントを市場で入手可能であり、顧客のニーズに応じて最適なものを選択することができるということにある。換言するに、PLD、FPGA、CPLD、FPSC、pSOCは全て、本発明の実施例において使用するのに適切なコンフィギュラブルロジックデバイスの例である。これらのデバイスは全て、カスタマープログラマブル機能を備える論理構造を有している。
他の利点は、コンフィギュラブルロジックデバイスのコンフィギュレーションパターンとソフトウェアとをマイクロコントローラ上に集積することにより、システムコストを節約できることにある。さもないと、これには、外部のメモリーチップとともに、コンフィギュレーションを行う外部のデバイスまたは通信リンクが必要になる。本発明のいくつかの実施形態においては、マイクロコントローラに格納されるコンフィギュレーションのパターンを圧縮して、メモリ要件をさらに低減させる。
さらなる利点は、バグの修正および強化を、マイクロコントローラによって実行されるコンフィギュレーションのソフトウェアを介して、コンフィギュラブルロジックデバイスに組み込むことができることにある。これは、フィールドおよび/またはインシステムにて行うことができる。
なお、本発明は、上述した実施形態に限定されるものではなく、添付の請求項およびそれらの均等物の範囲内で、任意の、および全ての実施形態を含むものであることに留意すべきである。
本発明によるマイクロコントローラベースの製品を示す概略ブロック図である。 コンフィギュラブルロジックデバイスのコンフィギュレーションを行って顧客固有のアプリケーションプログラムを実行する、コンフィギュラブルロジックデバイスのコンフィギュレーションを行うか否かを判定するマイクロコントローラの動作を示すフローチャートである。

Claims (14)

  1. マイクロコントローラと、
    前記マイクロコントローラに結合される第1の記憶領域に格納される第1の命令セットと、
    前記マイクロコントローラに結合される第2の記憶領域に格納される第2の命令セットと、
    前記マイクロコントローラに結合される第1の端子組と、
    前記第1の端子組に結合され、さらに前記マイクロコントローラに結合される、第1のコンフィギュラブルロジックブロックと、を具え、
    前記マイクロコントローラは、前記第1の命令セットを実行して前記第1のコンフィギュラブルロジックブロックのコンフィギュレーションを行うように動作可能であり、さらに前記第2の命令セットを実行するように動作可能である、マイクロコントローラベースの製品。
  2. 前記端子がピン選択ロジックを具えている、請求項1に記載のマイクロコントローラベースの製品。
  3. 前記マイクロコントローラは、前記第1の命令セットを実行することにより得られる信号を前記ピン選択ロジックに転送するよう適合させたバスブリッジを経て、前記第1の端子組に結合される、請求項2に記載のマイクロコントローラベースの製品。
  4. 前記第2の命令セットは顧客固有のアプリケーションプログラムを含む、請求項1に記載のマイクロコントローラベースの製品。
  5. 前記マイクロコントローラは、リセットが発生したか否かを判定するように適合させた、請求項1に記載のマイクロコントローラベースの製品。
  6. 前記マイクロコントローラは、リセットが発生した場合に、前記第1の命令セットを実行するように動作可能である、請求項5に記載のマイクロコントローラベースの製品。
  7. 前記マイクロコントローラは、電源投入状態が発生したか否かを判定するように適合させた、請求項1に記載のマイクロコントローラベースの製品。
  8. 前記マイクロコントローラは、電源投入状態が発生した場合に、前記第1の命令セットを実行するように動作可能である、請求項5に記載のマイクロコントローラベースの製品。
  9. マイクロコントローラベースの製品を動作させる方法において、当該方法が、
    リセットが発生したか否かを判定するステップと、
    リセットが発生した場合に、第1の命令セットを実行するステップと、
    電源投入状態が発生したか否かを判定するステップと、
    電源投入状態が発生した場合に、前記第1の命令セットを実行するステップと、
    前記第1の命令セットを実行した後に、第2の命令セットを実行するステップと、を有し、
    前記第1の命令セットの実行によって、コンフィギュラブルロジックデバイスのコンフィギュレーションを行い、前記第2の命令セットの実行によって、顧客固有のアプリケーションプログラムを実行する、マイクロコントローラベース製品の動作方法。
  10. 前記第1の命令セットに従って前記コンフィギュラブルロジックデバイスのコンフィギュレーションを行うことによって、前記マイクロコントローラベースの製品の第1組のハードウェア特性を提供する、請求項9に記載の方法。
  11. 前記第1の命令セットは、第3の命令セットと置換される、請求項10に記載の方法。
  12. 前記第3の命令セットの実行により、前記コンフィギュラブルロジックデバイスのコンフィギュレーションを行って、前記マイクロコントローラベースの製品の第2組のハードウェア特性を提供する、請求項11に記載の方法。
  13. 前記マイクロコントローラベースの製品は、第1のパッケージにマイクロコントローラを含み、かつ第2のパッケージにコンフィギュラブルロジックデバイスを含む、請求項12に記載の方法。
  14. 前記マイクロコントローラベースの製品は、第1のパッケージにマイクロコントローラを含み、かつ当該第1のパッケージにコンフィギュラブルロジックデバイスに含む、請求項12に記載の方法。
JP2009501012A 2006-03-24 2007-03-21 コンフィギュラブルロジックデバイスを有するマイクロコントローラ製品の高速作成およびコンフィギュレーション Withdrawn JP2009530733A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US78568106P 2006-03-24 2006-03-24
PCT/IB2007/050999 WO2007110818A2 (en) 2006-03-24 2007-03-21 Rapid creation and configuration of microcontroller products with configurable logic devices

Publications (1)

Publication Number Publication Date
JP2009530733A true JP2009530733A (ja) 2009-08-27

Family

ID=38328372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009501012A Withdrawn JP2009530733A (ja) 2006-03-24 2007-03-21 コンフィギュラブルロジックデバイスを有するマイクロコントローラ製品の高速作成およびコンフィギュレーション

Country Status (5)

Country Link
US (1) US20090106532A1 (ja)
EP (1) EP2005316A2 (ja)
JP (1) JP2009530733A (ja)
CN (1) CN101405716A (ja)
WO (1) WO2007110818A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074205B (zh) * 2009-11-19 2012-10-17 航天信息股份有限公司 Lcd控制器的控制方法
US9785595B2 (en) 2013-09-09 2017-10-10 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Multi-channel universal serial bus (USB) to subrate channel systems
CN104021064A (zh) * 2014-05-23 2014-09-03 无锡市崇安区科技创业服务中心 一种串口通讯数据监测方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2301747A (en) * 1995-06-02 1996-12-11 Dsc Communications Remotely programmable subscriber terminal in a wireless telecommunications system
US6467009B1 (en) * 1998-10-14 2002-10-15 Triscend Corporation Configurable processor system unit
US6188241B1 (en) * 1999-05-14 2001-02-13 Advanced Micro Devices, Inc. Microcontroller having a block of logic configurable to perform a selected logic function and to produce output signals coupled to corresponding I/O pads according to a predefined hardware interface
US6851047B1 (en) * 1999-10-15 2005-02-01 Xilinx, Inc. Configuration in a configurable system on a chip
US6803785B1 (en) * 2000-06-12 2004-10-12 Altera Corporation I/O circuitry shared between processor and programmable logic portions of an integrated circuit
US6877063B1 (en) * 2000-12-22 2005-04-05 Xilinx, Inc. Multiple memory aliasing for a configurable system-on-chip
CN1605058A (zh) * 2001-10-16 2005-04-06 捷豹逻辑股份有限公司 关于嵌入式字段可编程门阵列核心的接口结构
JP3904493B2 (ja) * 2002-07-24 2007-04-11 株式会社ルネサステクノロジ 半導体装置
US20050102573A1 (en) * 2003-11-03 2005-05-12 Macronix International Co., Ltd. In-circuit configuration architecture for embedded configurable logic array

Also Published As

Publication number Publication date
US20090106532A1 (en) 2009-04-23
WO2007110818A3 (en) 2007-12-06
CN101405716A (zh) 2009-04-08
WO2007110818A2 (en) 2007-10-04
EP2005316A2 (en) 2008-12-24

Similar Documents

Publication Publication Date Title
US10942737B2 (en) Method, device and system for control signalling in a data path module of a data stream processing engine
US7856546B2 (en) Configurable processor module accelerator using a programmable logic device
JP6008874B2 (ja) 集積回路におけるプロセッサシステムの拡張
CN103412834B (zh) 一种单soc芯片及单soc芯片多工作模式的复用方法
US9652410B1 (en) Automated modification of configuration settings of an integrated circuit
US9405552B2 (en) Method, device and system for controlling execution of an instruction sequence in a data stream accelerator
US9983889B1 (en) Booting of integrated circuits
CN113204518B (zh) 用于配置子系统的装置、系统和方法
WO2023121815A1 (en) Dynamic provisioning of pcie devices at run time for bare metal servers
CN103793263A (zh) 一种基于PowerPC处理器的DMA事务级建模方法
US9734103B2 (en) Systems and methods for transforming a central processing unit (CPU) socket into a memory and/or input/output (I/O) expander
JP2009530733A (ja) コンフィギュラブルロジックデバイスを有するマイクロコントローラ製品の高速作成およびコンフィギュレーション
JP2001184226A (ja) メモリブロックを有するデジタルシステムおよびメモリのブロックのエミュレーティング方法
KR100410557B1 (ko) 프로그램 수정 가능한 마이크로컨트롤러 및 구동방법
Rykunov Design of asynchronous microprocessor for power proportionality
JP2000349159A (ja) システムlsiの製造方法及びその方法で製造されたシステムlsi
US10649484B2 (en) Dynamic adaptive clocking for non-common-clock interfaces
CN107766286A (zh) 一种基于fpga的板上系统实现方法
CN107808031B (zh) 一种基于fpga的可重构计算系统实现方法
US20180196908A1 (en) Hardware-configurable logic unit and microcontroller having such a hardware-configurable logic unit
US20250110740A1 (en) Selective Toggle Suppression in Multiplexed Datapaths
US20250094173A1 (en) Processor with out-of-order completion
US9830154B2 (en) Method, apparatus and system for data stream processing with a programmable accelerator
CN102446132A (zh) 一种模拟本地总线进行板级管理的方法和装置
CN107665281A (zh) 一种基于fpga的处理器模拟方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090907