JP2010074146A

JP2010074146A - Method for manufacturing strain si-soi substrate and strain si-soi substrate manufactured thereby

Info

Publication number: JP2010074146A
Application number: JP2009172143A
Authority: JP
Inventors: Koji Matsumoto; 光二松本; Masaharu Ninomiya; 正晴二宮
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2008-08-18
Filing date: 2009-07-23
Publication date: 2010-04-02

Abstract

<P>PROBLEM TO BE SOLVED: To provide a simple method for manufacturing a strain Si-SOI substrate, wherein the surface of a strain Si layer is flat and has few defects. <P>SOLUTION: An SiGe mixed crystal layer 14 is formed on a first Si layer 13 of an SOI substrate 10, and a second Si layer 16 which has a thickness of 55 to 550 nm thicker than the thickness of the first Si layer is formed on the SiGe mixed crystal layer. The substrate is heated at 950°C or higher in an oxidizing atmosphere or an inert gas atmosphere to melt the SiGe mixed crystal layer and diffuse Ge in parts of the first Si layer and the second Si layer. The substrate is cooled to solidify the melted SiGe mixed crystal layers 18, 19, and 21, and the strain Si-SOI substrate 23 is obtained which has a strain Si layer 16a formed on the solidified SiGe mixed crystal layer 22. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は高性能半導体装置用の歪Ｓｉ−ＳＯＩ（Silicon-On-Insulator）基板の製造方法及びこの方法により製造された歪Ｓｉ−ＳＯＩ基板に関するものである。 The present invention relates to a method for manufacturing a strained Si-SOI (Silicon-On-Insulator) substrate for a high-performance semiconductor device, and a strained Si-SOI substrate manufactured by this method.

シリコンＭＯＳデバイスは、スケーリング則に従った微細化や動作電圧の低減を行うことにより、高速化と低消費電力化を両立してきた。しかし、ゲート長が１００ｎｍ以下の領域となると、上記の両立が困難となりつつある。このため、ＳＯＩ基板及び歪シリコン（以下、歪Ｓｉ）の導入が検討され、特にＳＯＩ基板上に歪Ｓｉを導入した基板が究極の基板と考えられ、研究が進められている。 Silicon MOS devices have achieved both high speed and low power consumption by miniaturization according to scaling rules and reduction of operating voltage. However, when the gate length is in the region of 100 nm or less, it is becoming difficult to achieve both of the above. For this reason, introduction of an SOI substrate and strained silicon (hereinafter referred to as strained Si) has been studied, and in particular, a substrate in which strained Si is introduced onto the SOI substrate is considered the ultimate substrate, and research is being conducted.

第１の方法としてＳＯＩ基板とＳｉＧｅエピ技術との組み合わせが提供されている。例えば、ＳＯＩ基板上にＳｉＧｅエピタキシャル層を形成してＳｉＧｅ層の歪緩和を起こし、その上にＳｉエピタキシャル層を形成して歪Ｓｉとする方法が開示されている（例えば、特許文献１参照。）。第２の方法として酸素イオン注入分離法（ＳＩＭＯＸ）により埋込み酸化膜上に歪緩和ＳｉＧｅ層を形成する方法が開示されている（例えば、特許文献２参照。）。第３の方法としてＳＯＩ基板上にＳｉＧｅ膜を形成し、その後に酸化雰囲気の熱処理によりＧｅを下方拡散させつつ薄膜濃縮化させて歪緩和を行う方法が開示されている（例えば、特許文献３参照。）。第４の方法としてＳＯＩ基板上にＳｉＧｅ膜を形成し、熱処理にＳｉＧｅ層を溶融し、その後にＧｅを拡散させつつＳｉＧｅ層を固化させることにより歪緩和を行う方法が開示されている（例えば、特許文献３参照。）。第５の方法として、Ｓｉ−ＳＯＩ基板の形成方法が開示されている（例えば、特許文献４参照。）。第６の方法として、貼り合わせ法による埋込み酸化膜上に歪Ｓｉのみ存在させる歪Ｓｉ−ＳＯＩ基板の形成法が発表されている（例えば、非特許文献１参照。）。 As a first method, a combination of SOI substrate and SiGe epi technology is provided. For example, a method is disclosed in which a SiGe epitaxial layer is formed on an SOI substrate to cause strain relaxation of the SiGe layer, and a Si epitaxial layer is formed thereon to form strained Si (see, for example, Patent Document 1). . As a second method, a method of forming a strain relaxation SiGe layer on a buried oxide film by oxygen ion implantation separation (SIMOX) is disclosed (for example, see Patent Document 2). As a third method, a method is disclosed in which a SiGe film is formed on an SOI substrate, and then the strain is relaxed by concentrating the thin film while downwardly diffusing Ge by heat treatment in an oxidizing atmosphere (see, for example, Patent Document 3). .) As a fourth method, a method is disclosed in which a SiGe film is formed on an SOI substrate, the SiGe layer is melted by heat treatment, and then the SiGe layer is solidified while diffusing Ge, thereby performing strain relaxation (for example, (See Patent Document 3). As a fifth method, a method for forming a Si-SOI substrate is disclosed (for example, see Patent Document 4). As a sixth method, a method of forming a strained Si-SOI substrate in which only strained Si exists on a buried oxide film by a bonding method has been announced (for example, see Non-Patent Document 1).

特開平７−１６９９２６号公報JP-A-7-169926 特開平９−３２１３０７号公報JP-A-9-321307 特開２０００−２４３９４６号公報JP 2000-243946 A 特開平１０−３０８５０３号公報Japanese Patent Laid-Open No. 10-308503

2002年国際固体素子・材料コンファレンス(ISSDM2002)（名古屋）予稿集9-10頁2002 International Solid State Device / Material Conference (ISSDM2002) (Nagoya) Proceedings 9-10

しかしながら、上記第１〜５の方法は、Ｓｉ基板上に形成された絶縁層上に緩和したＳｉＧｅ層を形成してその上に更に歪Ｓｉを形成する方法である。Ｇｅ組成比を一定の緩い傾斜で増加させたバッファ層を用いる場合等では、発生した転位のため、転位線の分布を反映したクロスハッチと呼ばれる格子状の段差を有する凹凸が発生してしまい、この凹凸はデバイス製造工程のフォトリソグラフィ工程で問題となるため、従来は、通常のＳｉ同様の研磨工程を用いて研磨が行われていたが、成膜されたＳｉＧｅ層は、貫通転位密度や表面ラフネスがデバイス及び製造プロセスとして要望されるレベルには及ばない状態であった。特に、上記クロスハッチは全面に均等な凹凸を生じるのではなく、およそ数μｍ周期で数十ｎｍの大きな凹凸を呈するものであり、このような凹凸は、通常のＳｉ同様の研磨では除去することができなかった。 However, the first to fifth methods are methods in which a relaxed SiGe layer is formed on an insulating layer formed on a Si substrate, and strained Si is further formed thereon. In the case of using a buffer layer in which the Ge composition ratio is increased at a constant gentle slope, etc., due to the generated dislocations, irregularities having a grid-like step called a cross hatch reflecting the dislocation line distribution are generated, Since this unevenness becomes a problem in the photolithography process of the device manufacturing process, conventionally, polishing was performed using a polishing process similar to that of normal Si. However, the formed SiGe layer has a threading dislocation density and a surface. Roughness did not reach the level required for devices and manufacturing processes. In particular, the cross hatch does not cause uniform unevenness on the entire surface, but presents large unevenness of several tens of nanometers with a period of several μm. Such unevenness should be removed by polishing similar to normal Si. I could not.

一方、第６の方法は、Ｓｉ基板上に形成された絶縁層上に歪Ｓｉのみが形成されるけれども、貼り合わせ法により歪Ｓｉ−ＳＯＩ基板を作製するため、厚膜の歪Ｓｉ／ＳｉＧｅ層をエピタキシャル成長する必要があると同時に、貼り合わせ工程、剥離工程、薄膜化工程等が必要になり、製造コストを押上げる欠点を有する。 On the other hand, in the sixth method, although only strained Si is formed on the insulating layer formed on the Si substrate, a thick strained Si / SiGe layer is formed to produce a strained Si-SOI substrate by the bonding method. At the same time, it is necessary to perform epitaxial growth, and at the same time, a bonding process, a peeling process, a thinning process, and the like are required, which has a drawback of increasing the manufacturing cost.

本発明の目的は、歪Ｓｉ層表面が平坦で欠陥が少ない歪Ｓｉ−ＳＯＩ基板を簡便に製造する方法を提供することにある。 An object of the present invention is to provide a method for easily producing a strained Si-SOI substrate having a flat strained Si layer surface and few defects.

本発明の別の目的は、この方法により製造された歪Ｓｉ−ＳＯＩ基板を提供することにある。 Another object of the present invention is to provide a strained Si-SOI substrate manufactured by this method.

本発明の第１の観点は、図１に示すように、(a) Ｓｉ基板１１上に絶縁層１２及びこの絶縁層１２上に厚さ５０〜５００ｎｍの第１Ｓｉ層１３を有するＳＯＩ基板１０を用意する工程と、(b) ＳＯＩ基板１０の第１Ｓｉ層１３上にＳｉＧｅ混晶層１４を形成する工程と、(c) ＳｉＧｅ混晶層１４上に第１Ｓｉ層１３の厚さより厚い５５〜５５０ｎｍの厚さの第２Ｓｉ層１６を形成する工程と、(d) 基板を酸化性雰囲気下又は不活性ガス雰囲気下、９５０〜１４００℃で熱処理してＳｉＧｅ混晶層１４を溶融するとともに第１Ｓｉ層１３と第２Ｓｉ層１６の一部にＧｅを拡散する工程と、(e) 工程(d)の基板を降温して溶融したＳｉＧｅ混晶層１８，１９，２１を固化する工程とを含むことを特徴とする歪Ｓｉ−ＳＯＩ基板の製造方法である。 As shown in FIG. 1, the first aspect of the present invention is: (a) an SOI substrate 10 having an insulating layer 12 on a Si substrate 11 and a first Si layer 13 having a thickness of 50 to 500 nm on the insulating layer 12; A step of preparing, (b) a step of forming a SiGe mixed crystal layer 14 on the first Si layer 13 of the SOI substrate 10, and (c) 55 to 550 nm thicker than the thickness of the first Si layer 13 on the SiGe mixed crystal layer 14. Forming a second Si layer 16 having a thickness of (d), and (d) melting the SiGe mixed crystal layer 14 by heat-treating the substrate at 950 to 1400 ° C. in an oxidizing atmosphere or an inert gas atmosphere, and the first Si layer 13 and a step of diffusing Ge into a part of the second Si layer 16, and (e) a step of lowering the temperature of the substrate in step (d) and solidifying the melted SiGe mixed crystal layers 18, 19, and 21. It is a manufacturing method of the characteristic strained Si-SOI substrate.

この第１の観点では、工程(d)の熱処理によりＳｉＧｅ混晶層１４を溶融するとともに、第１Ｓｉ層１３と第２Ｓｉ層１６の一部にＧｅが拡散してＳｉＧｅ混晶層となり歪緩和する。その結果所定の厚さで残留する第２Ｓｉ層１６が歪緩和したＳｉＧｅ混晶層に格子整合して歪Ｓｉ層１６ａとなる。 In the first aspect, the SiGe mixed crystal layer 14 is melted by the heat treatment in the step (d), and Ge is diffused into a part of the first Si layer 13 and the second Si layer 16 to become a SiGe mixed crystal layer, thereby relaxing the strain. . As a result, the second Si layer 16 remaining at a predetermined thickness lattice-matches with the strain-relaxed SiGe mixed crystal layer to form a strained Si layer 16a.

本発明の第２の観点は、第１の観点に基づく発明であって、更に工程(b)のＳｉＧｅ混晶層１４がエピタキシャル層であることを特徴とする。 The second aspect of the present invention is an invention based on the first aspect, and is characterized in that the SiGe mixed crystal layer 14 in the step (b) is an epitaxial layer.

ＳｉＧｅ混晶層１４がエピタキシャル層ではない場合、例えば、ＣＶＤ法による多結晶又はアモルファスのＳｉＧｅ層が考えられる。また、ＳｉＧｅ層の上には第２Ｓｉ層１６を形成するが、このＳｉ層の形成方法の代表例として、エピタキシャル成長法がある。エピタキシャル成長法は、定義の如く、下地層の格子定数と同じ格子定数で上の層が成長することを意味する。従って、ここでいう下地は多結晶又はアモルファスのＳｉＧｅ層であり、この下地層上に成長するＳｉ層は、単結晶にはならず多結晶又はアモルファスとなる。ところが、このＳｉ層は上記工程(d)の熱処理で歪緩和したＳｉＧｅ混晶層に格子整合することができず、単結晶のＳｉ層にはならない。結果として、上記工程(d)の熱処理後の所定の厚さで残留する第２Ｓｉ層は、多結晶又はアモルファス層であり、欠陥が内在されたままとなる。 When the SiGe mixed crystal layer 14 is not an epitaxial layer, for example, a polycrystalline or amorphous SiGe layer formed by a CVD method can be considered. A second Si layer 16 is formed on the SiGe layer, and a typical example of the method for forming the Si layer is an epitaxial growth method. Epitaxial growth means, as defined, that the upper layer grows with the same lattice constant as that of the underlying layer. Accordingly, the underlayer here is a polycrystalline or amorphous SiGe layer, and the Si layer grown on the underlayer is not a single crystal but becomes polycrystalline or amorphous. However, this Si layer cannot be lattice-matched with the SiGe mixed crystal layer whose strain has been relaxed by the heat treatment in the step (d), so that it does not become a single crystal Si layer. As a result, the second Si layer remaining at a predetermined thickness after the heat treatment in the step (d) is a polycrystalline or amorphous layer, and the defects remain inherent.

一方、エピタキシャル成長で形成したＳｉＧｅ混晶層１４は、ＳＯＩ基板１０の活性層である第１Ｓｉ層１３と同じ格子定数を有する単結晶膜となる。そして、このエピタキシャル層のＳｉＧｅ混晶層１４上にエピタキシャル成長法で形成する第２Ｓｉ層１６は、エピタキシャル層のＳｉＧｅ混晶層１４と同じ格子定数を有する単結晶膜となる。 On the other hand, the SiGe mixed crystal layer 14 formed by epitaxial growth becomes a single crystal film having the same lattice constant as the first Si layer 13 that is the active layer of the SOI substrate 10. The second Si layer 16 formed by epitaxial growth on the epitaxial SiGe mixed crystal layer 14 is a single crystal film having the same lattice constant as that of the epitaxial SiGe mixed crystal layer 14.

以上のことから、この第２の観点では、工程(b)のＳｉＧｅ混晶層１４をエピタキシャル層にすることにより、Ｓｉ層１６の欠陥をなくすことができる。 From the above, in this second aspect, defects in the Si layer 16 can be eliminated by making the SiGe mixed crystal layer 14 in the step (b) an epitaxial layer.

そして、上記工程(d)の熱処理で所定の厚さで残留したＳｉ層は、歪緩和したＳｉＧｅ混晶層に格子整合して歪Ｓｉ層１６ａとなる。この歪Ｓｉ層１６ａは、単結晶の第２Ｓｉ層が歪緩和したＳｉＧｅ混晶層に格子整合することで得られているため、欠陥が少ない。 Then, the Si layer remaining at a predetermined thickness by the heat treatment in the step (d) is lattice-matched with the strain-relieved SiGe mixed crystal layer to become a strained Si layer 16a. Since the strained Si layer 16a is obtained by lattice-matching the SiGe mixed crystal layer in which the single-crystal second Si layer is strain-relaxed, there are few defects.

本発明の第３の観点は、第１の観点に基づく発明であって、更に図２に示すように、工程(c)と工程(d)の間に第２Ｓｉ層１６上に保護膜２４を形成する工程(g)を更に含むことを特徴とする。 A third aspect of the present invention is an invention based on the first aspect, and further, as shown in FIG. 2, a protective film 24 is formed on the second Si layer 16 between the step (c) and the step (d). The method further includes a step (g) of forming.

この第３の観点では、第２Ｓｉ層１６上に保護膜２４を形成することにより、工程(d)の熱処理時にＳｉＧｅ混晶層１４中のＧｅが飛散するのを防止することができる。 In the third aspect, by forming the protective film 24 on the second Si layer 16, it is possible to prevent Ge in the SiGe mixed crystal layer 14 from being scattered during the heat treatment in the step (d).

本発明の第４の観点は、第３の観点に基づく発明であって、更に工程(g)の保護膜２４が気相成長法により形成されたＳｉＯ₂膜であることを特徴とする。 A fourth aspect of the present invention is an invention based on the third aspect, and is characterized in that the protective film 24 in the step (g) is a SiO ₂ film formed by a vapor phase growth method.

この第４の観点では、ＳｉＯ₂を気相成長することにより、Ｓｉ層１６を減らすことなく保護膜を得られる。 In the fourth aspect, the protective film can be obtained without reducing the Si layer 16 by vapor phase growth of SiO ₂ .

本発明の第５の観点は、第３の観点に基づく発明であって、更に工程(g)の保護膜２４がＳｉ層及びこのＳｉ層上に気相成長法により形成されたＳｉＯ₂膜からなる複合膜であることを特徴とする。 A fifth aspect of the present invention is an invention based on the third aspect, wherein the protective film 24 in the step (g) is formed from a Si layer and a SiO ₂ film formed on the Si layer by a vapor deposition method. It is the composite film which becomes.

この第５の観点では、保護膜２４をＳｉ層とＳｉＯ₂膜の複合膜とすることにより気相成長などによりＳｉ層１６上に容易に形成できる。 In the fifth aspect, the protective film 24 can be easily formed on the Si layer 16 by vapor phase growth or the like by using a composite film of the Si layer and the SiO ₂ film.

本発明の第６の観点は、第１の観点に基づく発明であって、更に図３に示すように、工程(c)と工程(d)の間に絶縁層１２と第１Ｓｉ層１３の界面又は界面より下方の絶縁層１２中にイオン濃度のピークが位置するように水素又はヘリウムのイオンを注入する工程(h)を更に含むことを特徴とする。 A sixth aspect of the present invention is the invention based on the first aspect, and further, as shown in FIG. 3, the interface between the insulating layer 12 and the first Si layer 13 between the step (c) and the step (d). Alternatively, the method further includes a step (h) of implanting hydrogen or helium ions so that an ion concentration peak is located in the insulating layer 12 below the interface.

この第６の観点では、絶縁層１２と第１Ｓｉ層１３の界面又は界面より下方の絶縁層１２中に水素又はヘリウムのイオンを注入することにより、工程(d)の熱処理によりイオン注入した水素又はヘリウムが熱処理中に第１Ｓｉ層１３と絶縁層１２との結合力を弱め、ＳｉＧｅ混晶層が歪緩和するのを容易にする。その結果所定の厚さで残留する第２Ｓｉ層１６が歪緩和したＳｉＧｅ混晶層に格子整合して歪Ｓｉ層１６ａとなる。 In the sixth aspect, hydrogen or helium ions are implanted in the interface between the insulating layer 12 and the first Si layer 13 or into the insulating layer 12 below the interface, so that the hydrogen or ions implanted by the heat treatment in the step (d) Helium weakens the bonding force between the first Si layer 13 and the insulating layer 12 during the heat treatment, and facilitates the strain relaxation of the SiGe mixed crystal layer. As a result, the second Si layer 16 remaining at a predetermined thickness lattice-matches with the strain-relaxed SiGe mixed crystal layer to form a strained Si layer 16a.

本発明の第７の観点は、第６の観点に基づく発明であって、更に工程(h)と工程(d)の間でイオン注入した基板を酸化性雰囲気下又は不活性ガス雰囲気下、４００〜６５０℃で３０分〜６時間熱処理して注入した水素又はヘリウムを除去することを特徴とする。 A seventh aspect of the present invention is an invention based on the sixth aspect, wherein the substrate into which ions are implanted between step (h) and step (d) is further added in an oxidizing atmosphere or an inert gas atmosphere. It is characterized by removing the injected hydrogen or helium by heat treatment at ˜650 ° C. for 30 minutes to 6 hours.

この第７の観点では、イオン注入後に上記条件で熱処理することにより、注入した水素又はヘリウムを基板から除去でき、水素又はヘリウム残存による欠陥をなくすことができる。 In the seventh aspect, by performing heat treatment under the above conditions after ion implantation, the implanted hydrogen or helium can be removed from the substrate, and defects due to hydrogen or helium remaining can be eliminated.

本発明の第８の観点は、第７の観点に基づく発明であって、更に工程(h)のイオン濃度のピーク位置が絶縁層１２と第１Ｓｉ層１３の界面より０〜３０ｎｍだけ下方の絶縁層１２中であることを特徴とする。 The eighth aspect of the present invention is the invention based on the seventh aspect, and further the insulation is such that the peak position of the ion concentration in step (h) is 0 to 30 nm below the interface between the insulating layer 12 and the first Si layer 13. It is characterized by being in layer 12.

この第８の観点では、上記界面より下方にイオン注入する場合に、上記範囲にすることでより緩和したＳｉＧｅ層を得ることができ、表面に残るＳｉを歪ませることができる。 In the eighth aspect, when ion implantation is performed below the interface, a SiGe layer that is more relaxed can be obtained by setting the above range, and Si remaining on the surface can be distorted.

本発明の第９の観点は、第１ないし第８の観点に基づく方法により製造され、Ｓｉ基板１１上に絶縁層１２、ＳｉＧｅ混晶層２２及びこのＳｉＧｅ混晶層２２上に厚さ１〜５０ｎｍの歪Ｓｉ層１６ａを有する歪Ｓｉ−ＳＯＩ基板である。 A ninth aspect of the present invention is manufactured by a method based on the first to eighth aspects, and has an insulating layer 12, a SiGe mixed crystal layer 22 on the Si substrate 11, and a thickness of 1 to 3 on the SiGe mixed crystal layer 22. This is a strained Si-SOI substrate having a strained Si layer 16a of 50 nm.

この第９の観点では、本発明の方法で製造された歪Ｓｉ−ＳＯＩ基板は歪Ｓｉ層表面が平坦で欠陥が少ない。 In the ninth aspect, the strained Si-SOI substrate produced by the method of the present invention has a flat strained Si layer surface and few defects.

以上述べたように、本発明によれば、歪Ｓｉ層表面が平坦で欠陥が少ない歪Ｓｉ−ＳＯＩ基板を簡便に製造することができる。 As described above, according to the present invention, a strained Si-SOI substrate having a flat strained Si layer surface and few defects can be easily produced.

本発明第１実施形態における歪Ｓｉ−ＳＯＩ基板の製造するまでの各工程での断面図。Sectional drawing in each process until manufacture of the distortion | strain Si-SOI board | substrate in 1st Embodiment of this invention. 本発明第２実施形態における歪Ｓｉ−ＳＯＩ基板の製造するまでの各工程での断面図。Sectional drawing in each process until manufacture of the distortion | strain Si-SOI board | substrate in 2nd Embodiment of this invention. 本発明第３実施形態における歪Ｓｉ−ＳＯＩ基板の製造するまでの各工程での断面図。Sectional drawing in each process until manufacture of the distortion | strain Si-SOI board | substrate in 3rd Embodiment of this invention.

次に本発明の第１の実施の形態を図面に基づいて説明する。 Next, a first embodiment of the present invention will be described with reference to the drawings.

本発明の歪Ｓｉ−ＳＯＩ基板は次の方法により製造される。先ず図１（ａ）に示すように、工程(a)としてＳｉ基板１１上に絶縁層１２及びその絶縁層１２上に第１Ｓｉ層１３を有するＳＯＩ基板１０を用意する。このＳＯＩ基板としては、薄膜化される活性ウェーハと支持ウェーハを貼り合わせて作製される貼り合わせＳＯＩ基板や、ウェーハ表面より酸素イオンを注入してウェーハ表面から所定の深さの領域に埋込み酸化膜層（Buried OXide、ＢＯＸ層）を形成するＳＩＭＯＸ（Separation by IMplanted OXygen）法によるＳＯＩ基板がある。ここで、貼り合わせＳＯＩ基板には、活性ウェーハ側を機械加工及び化学エッチング、気相エッチング等によりウェーハの薄膜化処理したものや、活性ウェーハの所定の深さの領域に水素イオンを注入し、この注入層を起点としてウェーハを面平行に分割するスマートカット法によるものや、或いは貼り合わせ後の分割面にあらかじめ多孔質のポーラスＳｉ層を形成しておくＥＬＴＲＡＮ法によるものがある。 The strained Si-SOI substrate of the present invention is manufactured by the following method. First, as shown in FIG. 1A, as a step (a), an SOI substrate 10 having an insulating layer 12 on a Si substrate 11 and a first Si layer 13 on the insulating layer 12 is prepared. As this SOI substrate, a bonded SOI substrate manufactured by bonding an active wafer to be thinned and a support wafer, or an oxide film embedded in a region at a predetermined depth from the wafer surface by implanting oxygen ions from the wafer surface. There is an SOI substrate by a SIMOX (Separation by IMplanted OXygen) method for forming a layer (Buried OXide, BOX layer). Here, in the bonded SOI substrate, the active wafer side is thinned by machining and chemical etching, gas phase etching, etc., or hydrogen ions are implanted into a predetermined depth region of the active wafer, There are a smart cut method in which the wafer is divided into planes starting from this implantation layer, and an ELTRAN method in which a porous porous Si layer is formed in advance on the divided surfaces after bonding.

ＳＯＩ基板１０の第１Ｓｉ層１３の厚さは５０〜５００ｎｍの範囲、好ましくは５０〜１００ｎｍの範囲に設定される。５０ｎｍ未満では、熱処理時間が短すぎ、溶融によるＳｉＧｅ層の厚さの制御が困難になる不具合を生じ、５００ｎｍを越えると熱処理時間が長くなる不具合を生じる。絶縁層１２としてはＳｉＯ₂膜が例示される。 The thickness of the first Si layer 13 of the SOI substrate 10 is set in the range of 50 to 500 nm, preferably in the range of 50 to 100 nm. If the thickness is less than 50 nm, the heat treatment time is too short, and it becomes difficult to control the thickness of the SiGe layer by melting. If the thickness exceeds 500 nm, the heat treatment time becomes long. An example of the insulating layer 12 is a SiO ₂ film.

次いで図１（ｂ）に示すように、工程(b)としてＳＯＩ基板１０の第１Ｓｉ層１３上にＳｉＧｅ混晶層１４を形成する。このＳｉＧｅ混晶層１４は、ＳＯＩ基板１０を分子線エピタキシ（以下、ＭＢＥという。）装置内に設置した後、シランガスとゲルマンガスを導入することにより、第１Ｓｉ層１３上にエピタキシャル層として形成される。ＳｉＧｅ混晶層１４は、ＭＢＥ法以外に、ＣＶＤ法により形成してもよい。 Next, as shown in FIG. 1B, a SiGe mixed crystal layer 14 is formed on the first Si layer 13 of the SOI substrate 10 as a step (b). The SiGe mixed crystal layer 14 is formed as an epitaxial layer on the first Si layer 13 by introducing a silane gas and a germane gas after the SOI substrate 10 is placed in a molecular beam epitaxy (hereinafter referred to as MBE) apparatus. The The SiGe mixed crystal layer 14 may be formed by a CVD method other than the MBE method.

このＳｉＧｅ混晶層１４におけるＧｅの組成比は、室温で３〜９０％である。下限値未満では、後述する歪Ｓｉ層１６ａの歪み効果が低く、また上限値を越えるとＳｉ層１６が結晶化しない不具合がある。ＳｉＧｅ混晶層１４の厚さは１０〜５００ｎｍの範囲、好ましくは３０〜１５０ｎｍの範囲に設定される。１０ｎｍ未満では、後述する歪Ｓｉ層１６ａの歪み効果が低く、また上限値を越えても歪Ｓｉ層１６ａの歪み効果はそれほど変わらないためである。 The composition ratio of Ge in the SiGe mixed crystal layer 14 is 3 to 90% at room temperature. If it is less than the lower limit value, the strain effect of the strained Si layer 16a described later is low, and if it exceeds the upper limit value, the Si layer 16 does not crystallize. The thickness of the SiGe mixed crystal layer 14 is set in the range of 10 to 500 nm, preferably in the range of 30 to 150 nm. If the thickness is less than 10 nm, the strain effect of the strained Si layer 16a described later is low, and even if the upper limit is exceeded, the strain effect of the strained Si layer 16a does not change so much.

次に、図１（ｃ）に示すように、工程(c)としてＳｉＧｅ混晶層１４上に第２Ｓｉ層１６を形成する。この第２Ｓｉ層１６は、第１Ｓｉ層１３の厚さより厚い５５〜５５０ｎｍの厚さに形成される。第２Ｓｉ層１６は、化学的気相成長（ＣＶＤ）法、物理的気相成長（ＰＶＤ）法又はＭＢＥ法により形成される。ＭＢＥ法で第２Ｓｉ層１６を形成する場合には、ＳｉＧｅ混晶層１４を形成した後にゲルマンガスの供給を停止して、Ｓｉ層が形成される。 Next, as shown in FIG. 1C, a second Si layer 16 is formed on the SiGe mixed crystal layer 14 as a step (c). The second Si layer 16 is formed to a thickness of 55 to 550 nm, which is thicker than the thickness of the first Si layer 13. The second Si layer 16 is formed by chemical vapor deposition (CVD), physical vapor deposition (PVD), or MBE. When the second Si layer 16 is formed by the MBE method, the supply of germane gas is stopped after the SiGe mixed crystal layer 14 is formed, and the Si layer is formed.

次に、図１（ｄ）に示すように、工程(d)として基板を酸化性雰囲気下又は不活性ガス雰囲気下、９５０〜１４００℃で熱処理する。本発明で熱処理時の酸化性雰囲気とは酸素含有ガス雰囲気であり、不活性ガス雰囲気とは窒素ガス、Ａｒガス、Ｈｅガス等の雰囲気である。熱処理温度は、後述する当該の固化したＳｉＧｅ混晶層のＧｅ濃度に応じた固相線より低い温度に設定する。更に熱処理時間は、ＳＯＩ基板の第２Ｓｉ層１６全体がＳｉＧｅ層とならず、所定の厚さで単結晶Ｓｉを残すような時間設定とする。即ち、好ましい熱処理条件は、ＳｉＧｅ混晶層１４が全て溶融し、かつ第２Ｓｉ層１６のうちＧｅが拡散していない部分の厚さが１〜５０ｎｍになる程度の温度と時間が設定される。例えばＳｉＧｅ混晶層のＧｅの割合が９０％であって、９５０℃の場合、１時間〜６時間熱処理する。またＧｅの割合が３％であって、熱処理温度が上限値の１４００℃の場合、１０〜３０分間熱処理する。第２Ｓｉ層１６のうちＧｅが拡散していない部分が次に述べる歪Ｓｉ層１６ａの厚さとなる。 Next, as shown in FIG. 1D, as a step (d), the substrate is heat-treated at 950 to 1400 ° C. in an oxidizing atmosphere or an inert gas atmosphere. In the present invention, the oxidizing atmosphere during the heat treatment is an oxygen-containing gas atmosphere, and the inert gas atmosphere is an atmosphere of nitrogen gas, Ar gas, He gas, or the like. The heat treatment temperature is set to a temperature lower than the solidus line corresponding to the Ge concentration of the solidified SiGe mixed crystal layer described later. Further, the heat treatment time is set such that the entire second Si layer 16 of the SOI substrate does not become a SiGe layer, and single crystal Si is left with a predetermined thickness. That is, a preferable heat treatment condition is set such that the SiGe mixed crystal layer 14 is completely melted and the thickness of the portion of the second Si layer 16 where Ge is not diffused becomes 1 to 50 nm. For example, when the Ge ratio of the SiGe mixed crystal layer is 90% and the temperature is 950 ° C., heat treatment is performed for 1 to 6 hours. When the Ge content is 3% and the heat treatment temperature is the upper limit of 1400 ° C., the heat treatment is performed for 10 to 30 minutes. The portion of the second Si layer 16 where Ge is not diffused is the thickness of the strained Si layer 16a described below.

この熱処理によりＳｉＧｅ混晶層１４を溶融するとともに第１Ｓｉ層１３と第２Ｓｉ層１６の一部にＧｅが拡散してＳｉＧｅ混晶層１８，１９，２１となる。その結果所定の厚さで残留する第２Ｓｉ層１６が歪緩和したＳｉＧｅ混晶層に格子整合して歪Ｓｉ層１６ａとなる。図１（ｄ）の区切り線１７ａより上の領域は第２Ｓｉ層１６にＧｅが拡散した領域１９であり、区切り線１７ａと区切り線１７ｂに挟まれた領域はＳｉＧｅ混晶層１４が溶融した領域１８であり、区切り線１７ｂより下の領域は第１Ｓｉ層１３にＧｅが拡散した領域２１である。なお、上記熱処理を行う前に、ウェーハ裏面やウェーハの面取り部を研磨加工又は酸エッチング処理して、残留するＧｅを除去しておくことが好ましい。 By this heat treatment, the SiGe mixed crystal layer 14 is melted and Ge is diffused into a part of the first Si layer 13 and the second Si layer 16 to form SiGe mixed crystal layers 18, 19, 21. As a result, the second Si layer 16 remaining at a predetermined thickness lattice-matches with the strain-relaxed SiGe mixed crystal layer to form a strained Si layer 16a. The region above the dividing line 17a in FIG. 1D is a region 19 in which Ge is diffused in the second Si layer 16, and the region sandwiched between the dividing line 17a and the dividing line 17b is a region in which the SiGe mixed crystal layer 14 is melted. 18, and the region below the dividing line 17 b is a region 21 in which Ge is diffused into the first Si layer 13. In addition, before performing the said heat processing, it is preferable to remove the remaining Ge by grinding or acid-etching the wafer back surface or the chamfered portion of the wafer.

次に、図１（ｅ）に示すように、工程(e)として上記基板を降温して溶融したＳｉＧｅ混晶層１８，１９，２１を固化し、結晶層のＳｉＧｅ混晶層２２を得る。但し、Ｇｅが拡散することによりＧｅが低濃度化するため、工程(d)で処理した温度のままでもＳｉＧｅ混晶層１８，１９，２１は固化する。このため、工程(e)は省略してもよい。また上記熱処理が酸化性雰囲気下による場合は、表面酸化膜を剥離した後、歪Ｓｉ層を形成しても良い。また上記熱処理が不活性ガス雰囲気下による場合は、引続き歪Ｓｉ層を形成しても良い。これにより歪Ｓｉ−ＳＯＩ基板２３が得られる。このＳＯＩ基板２３の歪Ｓｉ層１６ａは低欠陥で平坦な表面を有する。 Next, as shown in FIG. 1E, as the step (e), the SiGe mixed crystal layers 18, 19, and 21 obtained by cooling and melting the substrate are solidified to obtain a SiGe mixed crystal layer 22 as a crystal layer. However, since the Ge concentration is lowered by the diffusion of Ge, the SiGe mixed crystal layers 18, 19, and 21 are solidified even at the temperature processed in the step (d). For this reason, step (e) may be omitted. When the heat treatment is performed in an oxidizing atmosphere, the strained Si layer may be formed after the surface oxide film is peeled off. When the heat treatment is performed under an inert gas atmosphere, a strained Si layer may be formed continuously. Thereby, a strained Si-SOI substrate 23 is obtained. The strained Si layer 16a of the SOI substrate 23 has a flat surface with low defects.

次に本発明の第２の実施の形態を図２に基づいて説明する。 Next, a second embodiment of the present invention will be described with reference to FIG.

この第２の実施の形態では、工程(a)〜工程(c)は前述した第１実施形態と同一の工程である。工程(c)を終え、工程(d)を施す前に、図２（ｇ）に示すように、工程(g)として第２Ｓｉ層１６上に保護膜２４を形成する。この保護膜２４は、後述する熱処理を不活性ガス雰囲気で行うときにはＳｉの表面ラフネスを維持するなどの理由でＳｉＯ₂膜であるか、又はＳｉ層とこのＳｉ層上に形成されたＳｉＯ₂膜とからなる複合膜である。いずれも後述する熱処理時にＳｉＧｅ混晶層中のＧｅが飛散するのを防止するためであり、またＳｉの表面ラフネスを維持するためである。保護膜２４としてのＳｉＯ₂膜或いはＳｉ層とＳｉＯ₂膜との複合膜は、ＣＶＤ法、ＰＶＤ法又はＭＢＥ法により形成される。ＭＢＥ法で保護膜２４を形成する場合には、シランガスを供給してＳｉ層を形成した後、基板をＭＢＥ装置から取り出し、電気炉に入れて酸化性雰囲気中、９００℃以下の温度でこのＳｉ層の全部又は一部を酸化してＳｉＯ₂膜との複合膜を形成することができる。この工程(g)に続く工程(d)及び工程(e)は、前述した第１実施形態と同一の工程である。 In the second embodiment, steps (a) to (c) are the same steps as those of the first embodiment described above. After the step (c) is completed and before the step (d) is performed, as shown in FIG. 2G, a protective film 24 is formed on the second Si layer 16 as a step (g). This protective film 24 is a SiO ₂ film for the purpose of maintaining the surface roughness of Si when heat treatment described later is performed in an inert gas atmosphere, or the Si layer and the SiO ₂ film formed on this Si layer. Is a composite film consisting of Both are for preventing Ge in the SiGe mixed crystal layer from being scattered during the heat treatment described later, and for maintaining the surface roughness of Si. The SiO ₂ film or the composite film of the Si layer and the SiO ₂ film as the protective film 24 is formed by a CVD method, a PVD method, or an MBE method. In the case of forming the protective film 24 by the MBE method, after forming a Si layer by supplying a silane gas, the substrate is taken out of the MBE apparatus, put into an electric furnace, and this Si is heated at a temperature of 900 ° C. or less in an oxidizing atmosphere. All or part of the layer can be oxidized to form a composite film with the SiO ₂ film. Step (d) and step (e) following this step (g) are the same steps as in the first embodiment described above.

次に本発明の第３の実施の形態を図３に基づいて説明する。 Next, a third embodiment of the present invention will be described with reference to FIG.

この第３の実施の形態では、工程(a)〜工程(c)は前述した第１実施形態と同一の工程である。工程(c)を終え、工程(d)を施す前に、図３（ｈ）に示すように、工程(h)として絶縁層１２と第１Ｓｉ層１３の界面又は界面より下方の絶縁層１２中にイオン濃度のピークが位置するように水素又はヘリウムのイオンを注入する。界面より下方にイオン濃度のピーク位置を設ける場合には、この界面より０〜３０ｎｍだけ下方にすることがより緩和したＳｉＧｅ層を得ることができ、表面に残るＳｉを歪ませることができるため好ましい。水素イオン（Ｈ⁺）の場合には、好ましくは１×１０¹⁴ａｔｏｍｓ／ｃｍ²以上、より好ましくは１０×１０¹⁴ａｔｏｍｓ／ｃｍ²〜１×１０¹⁷ａｔｏｍｓ／ｃｍ²のドーズ量でイオン注入する。水素イオンの注入に代えて、或いは水素イオンの注入とともに、ヘリウムイオン（Ｈｅ⁺）を注入してもよい。この場合、ヘリウムイオンのドーズ量は好ましくは０．５×１０¹⁴ａｔｏｍｓ／ｃｍ²以上、より好ましくは５×１０¹⁴ａｔｏｍｓ／ｃｍ²〜０．５×１０¹⁷ａｔｏｍｓ／ｃｍ²である。ここで、図３（ｈ）中の符号２６はイオン濃度のピーク位置を含むイオン注入領域であり、このイオン注入領域２６は絶縁層１２と第１Ｓｉ層１３の界面に平行に形成される。イオン注入後、注入した水素又はヘリウムを基板から除去するために、酸化性雰囲気下又は不活性ガス雰囲気下、４００〜６５０℃で３０分〜６時間熱処理することが好ましい。 In the third embodiment, steps (a) to (c) are the same steps as those of the first embodiment described above. After the step (c) is finished and before the step (d) is performed, as shown in FIG. 3 (h), as shown in FIG. Then, hydrogen or helium ions are implanted so that the ion concentration peak is located at the same position. In the case where the peak position of the ion concentration is provided below the interface, it is preferable to make it 0 to 30 nm below this interface because a more relaxed SiGe layer can be obtained and Si remaining on the surface can be distorted. . In the case of hydrogen ions (H ⁺ ), ion implantation is preferably performed at a dose of 1 × 10 ¹⁴ atoms / cm ² or more, more preferably 10 × 10 ¹⁴ atoms / cm ² to 1 × 10 ¹⁷ atoms / cm ^2. . Helium ions (He ⁺ ) may be implanted instead of hydrogen ions or together with hydrogen ions. In this case, the dose of helium ions is preferably 0.5 × 10 ¹⁴ atoms / cm ² or more, more preferably 5 × 10 ¹⁴ atoms / cm ^{2 to} 0.5 × 10 ¹⁷ atoms / cm ² . Here, reference numeral 26 in FIG. 3H denotes an ion implantation region including an ion concentration peak position, and the ion implantation region 26 is formed in parallel to the interface between the insulating layer 12 and the first Si layer 13. After ion implantation, in order to remove the implanted hydrogen or helium from the substrate, heat treatment is preferably performed at 400 to 650 ° C. for 30 minutes to 6 hours in an oxidizing atmosphere or an inert gas atmosphere.

この工程(h)に続いて、図３（ｄ）に示すように、工程(d)としてイオン注入した基板を酸化性雰囲気下又は不活性ガス雰囲気下、９５０℃〜１４００℃で熱処理する。この熱処理によりＳｉＧｅ混晶層１４を溶融するとともに、第１Ｓｉ層１３、第２Ｓｉ層１６の一部にＧｅが拡散してＳｉＧｅ混晶層となるが、同時にイオン注入した水素又はヘリウムが熱処理中に第１Ｓｉ層１３と絶縁層１２との結合力を弱め、ＳｉＧｅ混晶層１４が歪緩和するのを容易にする。この工程(d)に続く工程(e)は、前述した第１実施形態と同一の工程である。 Subsequent to this step (h), as shown in FIG. 3D, the ion-implanted substrate is heat-treated at 950 ° C. to 1400 ° C. in an oxidizing atmosphere or an inert gas atmosphere as step (d). While the SiGe mixed crystal layer 14 is melted by this heat treatment, Ge is diffused into a part of the first Si layer 13 and the second Si layer 16 to form a SiGe mixed crystal layer. The bonding force between the first Si layer 13 and the insulating layer 12 is weakened, and the SiGe mixed crystal layer 14 is easily relaxed. Step (e) following this step (d) is the same step as in the first embodiment described above.

次に本発明の実施例を比較例とともに詳しく説明する。 Next, examples of the present invention will be described in detail together with comparative examples.

＜実施例１＞
先ず、第１Ｓｉ層１００ｎｍ、絶縁層１５０ｎｍのＳＩＭＯＸウェーハを準備した。次に、その上にＧｅ濃度２５％のエピタキシャルＳｉＧｅ層をＣＶＤ法により５０ｎｍ形成し、引続き第２Ｓｉ層を３６０ｎｍ形成した。このウェーハを１％酸化性雰囲気下、１２５０℃で１０分間熱処理した。以上の処理を行い、歪Ｓｉ層１０ｎｍ、最大Ｇｅ濃度が５％のＳｉＧｅ層を有するＳＯＩ基板を得た。 <Example 1>
First, a SIMOX wafer having a first Si layer of 100 nm and an insulating layer of 150 nm was prepared. Next, an epitaxial SiGe layer having a Ge concentration of 25% was formed thereon by 50 nm by a CVD method, and a second Si layer was subsequently formed by 360 nm. This wafer was heat-treated at 1250 ° C. for 10 minutes in a 1% oxidizing atmosphere. The above processing was performed to obtain an SOI substrate having a SiGe layer having a strained Si layer of 10 nm and a maximum Ge concentration of 5%.

＜実施例２＞
先ず、第１Ｓｉ層１００ｎｍ、絶縁層１５０ｎｍのＳＩＭＯＸウェーハを準備した。次に、その上にＧｅ濃度２５％のエピタキシャルＳｉＧｅ層をＣＶＤ法により５０ｎｍ形成し、引続き第２Ｓｉ層を３６０ｎｍ形成した。その後更に、ＣＶＤ法によりＳｉＯ₂膜を１００ｎｍ形成した。このウェーハを１％酸化性雰囲気下、１２５０℃で１０分間熱処理した。以上の処理を行い、歪Ｓｉ層１０ｎｍ、最大Ｇｅ濃度が５％のＳｉＧｅ層を有するＳＯＩ基板を得た。 <Example 2>
First, a SIMOX wafer having a first Si layer of 100 nm and an insulating layer of 150 nm was prepared. Next, an epitaxial SiGe layer having a Ge concentration of 25% was formed thereon by 50 nm by a CVD method, and a second Si layer was subsequently formed by 360 nm. Thereafter, a SiO ₂ film having a thickness of 100 nm was further formed by CVD. This wafer was heat-treated at 1250 ° C. for 10 minutes in a 1% oxidizing atmosphere. The above processing was performed to obtain an SOI substrate having a SiGe layer having a strained Si layer of 10 nm and a maximum Ge concentration of 5%.

＜実施例３＞
先ず、第１Ｓｉ層１００ｎｍ、絶縁層１５０ｎｍのＳＩＭＯＸウェーハを準備した。次に、その上にＧｅ濃度２５％のエピタキシャルＳｉＧｅ層をＣＶＤ法により５０ｎｍ形成し、引続き第２Ｓｉ層を３６０ｎｍ形成した。その後、第１Ｓｉ層と絶縁層の界面より３０ｎｍだけ下方の絶縁層中にイオン濃度のピーク位置がくるように水素イオンを５×１０¹⁵ａｔｏｍｓ／ｃｍ²のドーズ量でイオン注入をした。このウェーハを５００℃で１時間熱処理した後、１％酸化性雰囲気下、１２５０℃で１０分間熱処理した。以上の処理を行い、歪Ｓｉ層１０ｎｍ、最大Ｇｅ濃度が５％のＳｉＧｅ層を有するＳＯＩ基板を得た。 <Example 3>
First, a SIMOX wafer having a first Si layer of 100 nm and an insulating layer of 150 nm was prepared. Next, an epitaxial SiGe layer having a Ge concentration of 25% was formed thereon by 50 nm by a CVD method, and a second Si layer was subsequently formed by 360 nm. Thereafter, hydrogen ions were implanted at a dose of 5 × 10 ¹⁵ atoms / cm ² so that the peak position of the ion concentration was in the insulating layer 30 nm below the interface between the first Si layer and the insulating layer. The wafer was heat-treated at 500 ° C. for 1 hour and then heat-treated at 1250 ° C. for 10 minutes in a 1% oxidizing atmosphere. The above processing was performed to obtain an SOI substrate having a SiGe layer having a strained Si layer of 10 nm and a maximum Ge concentration of 5%.

＜比較例１＞
先ず、第１Ｓｉ層１００ｎｍ、絶縁層１５０ｎｍのＳＩＭＯＸウェーハを準備した。次に、その上にＧｅ濃度５％のエピタキシャルＳｉＧｅ層をＣＶＤ法により５０ｎｍ形成し、引続き第２Ｓｉ層を１０ｎｍ形成した。このウェーハを５０％酸化性雰囲気下、１２００℃で４０分間熱処理し、その後Ｓｉ層を１０ｎｍ形成し、歪Ｓｉ層とした。以上の処理を行い、歪Ｓｉ層１０ｎｍ、Ｇｅ濃度が５％のＳｉＧｅ層を有するＳＯＩ基板を得た。 <Comparative Example 1>
First, a SIMOX wafer having a first Si layer of 100 nm and an insulating layer of 150 nm was prepared. Next, an epitaxial SiGe layer having a Ge concentration of 5% was formed thereon by 50 nm by a CVD method, and a second Si layer was subsequently formed by 10 nm. This wafer was heat-treated at 1200 ° C. for 40 minutes in a 50% oxidizing atmosphere, and then a Si layer was formed to 10 nm to form a strained Si layer. The above processing was performed to obtain an SOI substrate having a SiGe layer having a strained Si layer of 10 nm and a Ge concentration of 5%.

＜比較試験及び評価＞
実施例１〜３及び比較例１で得られた歪Ｓｉ−ＳＯＩ基板について、歪量、表面粗さ及び欠陥数を測定し、比較例１の測定結果を１としたときの相対値を求めた。その結果を次の表１に示す。 <Comparison test and evaluation>
For the strained Si-SOI substrates obtained in Examples 1 to 3 and Comparative Example 1, the amount of strain, the surface roughness and the number of defects were measured, and the relative value when the measurement result of Comparative Example 1 was 1 was determined. . The results are shown in Table 1 below.

上記表１から明らかなように、実施例１〜３は、比較例１に比べて、表面粗さが小さく、また、欠陥数が少ない結果が得られた。この結果から、本発明の方法により歪Ｓｉ表面が平坦で欠陥の少ない歪Ｓｉ−ＳＯＩ基板を製造できることが判った。

As is clear from Table 1 above, Examples 1 to 3 had smaller surface roughness and fewer defects compared to Comparative Example 1. From this result, it was found that a strained Si-SOI substrate having a flat strained Si surface and few defects can be produced by the method of the present invention.

１０ＳＯＩ基板
１１Ｓｉ基板
１２絶縁層
１３第１Ｓｉ層
１４ＳｉＧｅ混晶層
１６第２Ｓｉ層
１６ａ歪Ｓｉ層
１８溶融したＳｉＧｅ混晶層
１９Ｇｅが第１Ｓｉ層に拡散形成されたＳｉＧｅ混晶層
２１Ｇｅが第２Ｓｉ層に拡散形成されたＳｉＧｅ混晶層
２２固化したＳｉＧｅ混晶層
２３歪Ｓｉ−ＳＯＩ基板
２４保護膜 DESCRIPTION OF SYMBOLS 10 SOI substrate 11 Si substrate 12 Insulating layer 13 1st Si layer 14 SiGe mixed crystal layer 16 2nd Si layer 16a Strained Si layer 18 Fused SiGe mixed crystal layer 19 SiGe mixed crystal layer in which Ge is diffused in the first Si layer 21 Ge SiGe mixed crystal layer formed by diffusion in the second Si layer 22 Solidified SiGe mixed crystal layer 23 Strained Si-SOI substrate 24 Protective film

Claims

(a) preparing an SOI substrate (10) having an insulating layer (12) on the Si substrate (11) and a first Si layer (13) having a thickness of 50 to 500 nm on the insulating layer (12);
(b) forming a SiGe mixed crystal layer (14) on the first Si layer (13) of the SOI substrate (10);
(c) forming a second Si layer (16) having a thickness of 55 to 550 nm thicker than the thickness of the first Si layer (13) on the SiGe mixed crystal layer (14);
(d) The substrate is heat-treated at 950 to 1400 ° C. in an oxidizing atmosphere or an inert gas atmosphere to melt the SiGe mixed crystal layer (14) and the first Si layer (13) and the second Si layer ( A step of diffusing Ge in a part of 16);
and (e) cooling the substrate in step (d) to solidify the molten SiGe mixed crystal layer (18, 19, 21).

The method according to claim 1, wherein the SiGe mixed crystal layer (14) in the step (b) is an epitaxial layer.

The manufacturing method according to claim 1, further comprising a step (g) of forming a protective film (24) on the second Si layer (16) between the step (c) and the step (d).

The method of claim 3, wherein step (g) protective film (24) is a SiO ₂ film formed by vapor deposition.

The manufacturing method according to claim 3, wherein the protective film (24) in the step (g) is a composite film comprising a Si layer and a SiO ₂ film formed on the Si layer by a vapor deposition method.

Hydrogen or so that the peak of the ion concentration is located in the interface between the insulating layer (12) and the first Si layer (13) or in the insulating layer (12) below the interface between the steps (c) and (d). The method according to claim 1, further comprising a step (h) of implanting helium ions.

Claims for removing hydrogen or helium implanted by heat-treating the ion-implanted substrate between step (h) and step (d) in an oxidizing atmosphere or an inert gas atmosphere at 400 to 650 ° C. for 30 minutes to 6 hours. Item 7. The manufacturing method according to Item 6.

The manufacturing method according to claim 6, wherein the peak position of the ion concentration in the step (h) is in the insulating layer (12) below 0 to 30 nm from the interface between the insulating layer (12) and the first Si layer (13).

An insulating layer (12), a SiGe mixed crystal layer (22) on the Si substrate (11), and a thickness on the SiGe mixed crystal layer (22) manufactured by the method according to any one of claims 1 to 8. A strained Si-SOI substrate having a strained Si layer (16a) of 1 to 50 nm.