[go: up one dir, main page]

JP2010098284A - エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法 - Google Patents

エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法 Download PDF

Info

Publication number
JP2010098284A
JP2010098284A JP2009055442A JP2009055442A JP2010098284A JP 2010098284 A JP2010098284 A JP 2010098284A JP 2009055442 A JP2009055442 A JP 2009055442A JP 2009055442 A JP2009055442 A JP 2009055442A JP 2010098284 A JP2010098284 A JP 2010098284A
Authority
JP
Japan
Prior art keywords
silicon wafer
silicon
epitaxial substrate
oxide film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009055442A
Other languages
English (en)
Inventor
Tatsuo Fujii
達男 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Covalent Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Covalent Materials Corp filed Critical Covalent Materials Corp
Priority to JP2009055442A priority Critical patent/JP2010098284A/ja
Priority to US12/560,847 priority patent/US8216921B2/en
Priority to CN200910173463A priority patent/CN101710566A/zh
Publication of JP2010098284A publication Critical patent/JP2010098284A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】エピタキシャル成長時のオートドーピングおよびミスフィット転移発生を抑制するエピタキシャル基板用シリコンウェハの製造方法を提供する。
【解決手段】エピタキシャル基板用シリコンウェハの製造方法は、1E19atoms/cm以上のボロンを含有するシリコンウェハ101を熱酸化処理し、シリコンウェハ101の表面にシリコン酸化膜102を形成する第一の工程S101と、シリコン酸化膜102を剥離する第二の工程S102と、シリコンウェハ101を、水素雰囲気中において熱処理する第三の工程S103とを備える。これにより、シリコンウェハ101内部の不純物濃度を高濃度に保持したまま、表層の不純物濃度を著しく低減させられる。したがって、不純物濃度プロファイルに優れ、かつミスフィット転位の少ないエピタキシャル成長膜を成長させられる基板用シリコンウェハを製造することができる。
【選択図】図1

Description

本発明は、半導体デバイスの製造に用いられるシリコンウェハの製造方法に関し、特にエピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法に関する。
近年の半導体デバイスの高性能化は著しく、この半導体デバイスの製造に用いられるシリコン基板(あるいはシリコンウェハ)にも高い品質が要求されている。特にパワーMOSFET等の高性能なディスクリートデバイスの製造に用いられるエピタキシャル基板には、品質の更なる向上が課せられている。ディスクリートデバイスは、電流をシリコンウェハの表裏面方向に流す仕様となっているものが一般的である。そのため、デバイスの高性能化とともに順方向電流の増大も要求されており、抵抗成分を抑制するためにエピタキシャル基板の不純物の高濃度化が加速している。
エピタキシャル基板の製造には、気相成長法の一種であるエピタキシャル成長法が用いられ、以下のように行なわれる。例えば、ボロン(ホウ素・B)等の不純物が1E19atoms/cm程度まで高濃度ドープされたエピタキシャル基板用シリコンウェハ(以下、基板用シリコンウェハともいう)を所定の圧力に保持された反応炉内に収容する。そして、例えば不純物であるリン(P)あるいはボロンを含むドーパントガスが添加されたソースガスを反応炉に供給しながら、基板用シリコンウェハを加熱する。このとき、基板用シリコンウェハを例えば1000℃以上に加熱することで、その表面においてソースガスの熱分解反応或いは水素還元反応が起こる。この反応により、基板用シリコンウェハの表面に1μm〜200μmの膜厚の、1E14〜1E17atoms/cm程度の不純物濃度のシリコン単結晶膜を成長させる。このようにして製造されたエピタキシャル基板上に、所望のデバイスを形成することで上述のような高性能なディスクリートデバイスを製造する。
しかし、高濃度ドープされた基板用シリコンウェハを用いるエピタキシャル成長法では、成長させるシリコン単結晶膜へのオートドーピングによる不純物濃度プロファイルの劣化や面内均一性の低下が問題となっていた。オートドーピングとは、エピタキシャル成長時に基板用シリコンウェハが加熱されることで、基板用シリコンウェハ表面よりボロンが雰囲気中に外方拡散し、成長中のシリコン単結晶膜に取り込まれて不純物濃度を変動させてしまう現象である。これにより、エピタキシャル基板の不純物プロファイルが不均一になり、所望の特性の半導体デバイスを形成することが困難になる。このため、オートドーピングを抑制する様々な方策が用いられてきた。例えば、予め基板用シリコンウェハの裏面にCVD(Chemical Vapor Deposition)法等によりシリコン酸化膜等を形成し、不純物の外方拡散を抑制する方法が知られている(特許文献1参照)。また、表層のボロン濃度を下げることでオートドープを抑制する目的で、高濃度ボロ
ンドープされた基板用シリコンウェハに水素処理を行う方法も開示されている(特許文献2参照)。
特開平10−106955号公報 特開平9−199380号公報
しかしながら、従来の技術にはいくつかの問題点があった。すなわち、特許文献1のように裏面をベベル部までシリコン酸化膜で覆った基板用シリコンウェハにエピタキシャル成長を行なうと、ベベル部でシリコン酸化膜上にシリコンの異常成長が発生するためシリコン酸化膜の膜はがれが生じ、パーティクルとなって反応炉内を汚染するといった問題が生じてしまう。
また、表面の不純物濃度が高い基板用シリコンウェハに、不純物濃度の低いシリコン単結晶膜を成長させる場合、シリコン単結晶膜中にミスフィット転位が発生しやすいという問題があった。これは、基板用シリコンウェハの表面と、成長させるシリコン単結晶膜との不純物濃度の差が結晶構造の格子定数の差異として現れるために起きる問題である。これを解決するには、基板用シリコンウェハの表面ボロン濃度を下げてやる必要があり、特許文献2の方法が解決手段のひとつであるといえる。
ここで特許文献2には、基板濃度3E18atoms/cmで、1200℃の処理温度で2時間、水素50%雰囲気による処理例が示されている。しかし、これより高い濃度の基板を用いて同様の効果を得ようとすれば、2時間以上の処理時間が必要になってくる。現状水素処理炉は石英部材を使用しており、石英部材は2時間以上の処理を行うと耐久性の問題が生じて好ましくない。
本発明は、上記事情を考慮してなされたものであり、基板用シリコンウェハの内部の不純物濃度を高濃度ドープされた高い水準に保持したまま、表面の不純物濃度を低減させることによって、エピタキシャル成長時のオートドーピングおよびミスフィット転移発生を抑制するエピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法を提供することを目的とする。
本発明のエピタキシャル基板用シリコンウェハの製造方法は、1E19atoms/cm以上のボロンを含有するシリコンウェハを熱酸化処理し、シリコンウェハの表面にシリコン酸化膜を形成する第一の工程と、シリコン酸化膜を剥離する第二の工程と、シリコン酸化膜を剥離したシリコンウェハを水素雰囲気中において熱処理する第三の工程と、を備えることを特徴とする。
本発明のエピタキシャル基板の製造方法は、1E19atoms/cm以上のボロンを含有するシリコンウェハを熱酸化処理し、シリコンウェハの表面にシリコン酸化膜を形成する第一の工程と、シリコン酸化膜を剥離する第二の工程と、シリコン酸化膜を剥離したシリコンウェハを、水素雰囲気中において熱処理する第三の工程と、熱処理を行ったシリコンウェハにシリコン単結晶膜を形成する第四の工程と、を備えることを特徴とする。
上述の第一の工程は、酸化雰囲気中においてシリコンウェハを1000℃〜1100℃に加熱することが好ましい。
上述の第三の工程は、水素を含む雰囲気中においてシリコンウェハを1000℃〜1200℃に加熱することが好ましい。
本発明によれば、基板用シリコンウェハの内部の不純物濃度を高濃度ドープされた高い水準に保持したまま、表面の不純物濃度を従来より低減させることによって、エピタキシャル成長時のオートドーピング、およびミスフィット転移発生を抑制するエピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法を提供することが可能になる。
実施形態のシリコンウェハ製造方法の工程を示したフローチャートである。 実施形態の工程S101が行なわれたシリコンウェハの概念断面図である。 実施形態の工程S102が行なわれたシリコンウェハの概念断面図である。 実施形態の工程S103が行なわれたシリコンウェハの概念断面図である。 実施形態の工程で製造されるエピタキシャル基板用シリコンウェハを用いて製造されるエピタキシャル基板107の概念断面図である。 実施例および比較例のボロン濃度の分布を測定した結果を示すグラフである。
以下、図面を参照しながら本実施形態のエピタキシャル基板用シリコンウェハ(以下基板用シリコンウェハともいう。)の製造方法及びエピタキシャル基板の製造方法を詳細に説明する。ここで、エピタキシャル基板用シリコンウェハとは、エピタキシャル成長法を行ない、シリコン単結晶膜を成長させるための基板となるシリコンウェハである。
図1は、本実施形態の基板用シリコンウェハの製造方法の工程を示したフローチャートである。まず、シリコンインゴットをスライシングし、表面を研磨等して鏡面加工されたシリコンウェハを反応炉に収容する。本実施形態における基板用シリコンウェハの製造には、不純物のボロン(ホウ素・B)が、1E19atoms/cm以上の水準にまで高濃度ドープされたシリコンウェハが用いられる。
シリコンウェハを収容する反応炉の内部は、例えば酸素100%、または燃焼酸化においてはさらに所定の圧力の水素と酸素を1:1で燃焼させた雰囲気に保持される。そして、この反応炉内においてシリコンウェハを1000℃〜1100℃に加熱して熱酸化処理する。即ち、図1のフローチャートに示す、シリコン酸化膜形成工程S101を行なう。
図2は、上述の工程S101が行なわれたシリコンウェハ101の概念断面図である。工程S101により、シリコンウェハ101の表面には、図2に示すシリコン酸化膜102が形成される。一般に、シリコンに含有されるボロンは、シリコンが酸化される際、シリコンからシリコン酸化膜中へ偏析しやすい性質を有する。そのため、図2に模式的に矢印で示したように、シリコンウェハ101にドープされているボロンがシリコン酸化膜102に偏析する。これにより、シリコンウェハ101のシリコンとシリコン酸化膜102界面のシリコン側のボロン濃度は、酸化処理前の濃度に対し50%〜80%まで低減される。このときシリコンウェハ101には、シリコンウェハ101の内部からシリコンウェハ101のシリコンとシリコン酸化膜102界面方向へ緩やかな勾配で逓減するボロン濃度のプロファイルを示す遷移層103が形成される。
次に、例えば、バッチ式ウェット処理装置を用い、例えばBHF(バッファードフッ酸・HF−NHF−HO)を処理液としてシリコンウェハ101のシリコン酸化膜102を剥離する。即ち図1のフローチャートに示す、シリコン酸化膜剥離工程S102を行なう。この工程により、ボロン濃度が低減したシリコン表面を露出させる。図3は、工程S102が行なわれたシリコンウェハ101の概念断面図である。このとき、シリコンウェハ101の遷移層103よりも深い部分は、シリコン酸化膜102へボロンを偏析させていないため、1E19atoms/cm以上の水準のボロン濃度の高濃度ドープ領域105が保持されている。
次に、所定の圧力の、例えば水素100%雰囲気に調整された反応炉にシリコンウェハ101を収容し、1000℃〜1200℃まで加熱する。即ち、図1のフローチャートに示す、水素熱処理工程S103を行なう。図4は、工程S103が行なわれたシリコンウェハ101の概念断面図である。工程S103により、図4に模式的に矢印で示したように、シリコンウェハ101の表面からボロンが雰囲気中に外方拡散される。
シリコンウェハ101の表面は、工程S101及びS102を経て既に処理前よりもボロン濃度が低減させられている。このシリコンウェハ101に対し、更に工程S103を行なうことで、シリコンウェハ101の表面のボロン濃度をより一層低減させることができる。これにより、シリコンウェハ101の表面のボロン濃度は、高濃度ドープ領域105の濃度に対し1%〜10%まで低減される。このとき、シリコンウェハ101には、およそ2〜5μmの深さから表層に向かってボロン濃度が緩やかな勾配で逓減するプロファイルを示す遷移層104が形成される。
また、シリコンウェハ101の遷移層104よりも深い部分は、工程S103においてボロンが外方拡散されないため、1E19atoms/cm以上の水準のボロン濃度の高濃度ドープ領域105が保持されている。よって、工程S101、S102、S103により、内部のボロン濃度は高濃度ドープされた水準を保持したまま、表面のボロン濃度を低減させたエピタキシャル基板用シリコンウェハ100が製造される。したがって、この基板用シリコンウェハ100に図1のフローチャートに示すエピタキシャル成長を行なう場合、外方拡散するボロンの量を極めて少なく抑えられるため、オートドーピングが抑制される。
したがって、エピタキシャル基板用シリコンウェハ100は、CVD法によって裏面にシリコン酸化膜を形成せずとも、エピタキシャル成長時のオートドープによるシリコン単結晶膜中のボロン濃度の変動を抑制することが出来る。また、裏面シリコン酸化膜を形成しないため、シリコン酸化膜に起因する問題発生も回避することができる。
図5は、本実施形態の工程で製造されるエピタキシャル基板用シリコンウェハ100を用いて製造されるエピタキシャル基板107の概念断面図である。エピタキシャル基板107は、図1のフローチャートに示すエピタキシャル成長を行ない、ボロン或いはリン等の不純物がドープされたシリコン単結晶膜106をエピタキシャル基板用シリコンウェハ100の表面に成長させることで製造される。このとき、本実施形態の工程で製造される基板用シリコンウェハ100の表面のボロン濃度は、エピタキシャル成長させるシリコン単結晶膜106の不純物濃度との差異が小さいため、シリコン単結晶膜106との界面において大きな格子歪みを生じない。したがって、シリコン単結晶膜106内へのミスフィット転位の発生を抑制することができる。
図5に示した、不純物濃度プロファイルが劣化せず均一で、転位の少ないシリコン単結晶膜106を成長させたエピタキシャル基板107を用いれば、高性能なディスクリートデバイスを高い歩留まりで製造することが可能となる。
本実施形態の工程S101及びS103は、シリコンウェハに対してそれぞれ単独に行なっても、表面のボロン濃度を低減させる作用効果を有する。しかし、上述したように工程S101に次いで工程S102、更に工程S103を行なうという手順を遵守することで、基板用シリコンウェハの表面のボロン濃度を飛躍的に低減させる作用効果を発揮する。特に工程S103のみで構成される特許文献2の技術と比べると、比較的低負荷の熱処理で同等あるいはそれ以上のボロン濃度プロファイルを得ることが可能となる。
なお、前記工程S101及びS103の工程順を変えた場合、すなわち、工程S103を先に行い、その後、工程S101、S102を行うという手順で行った場合には、表面のボロン濃度を飛躍的に低減させる作用効果を発揮することが難しい。
以上、具体例を参照しながら実施形態について説明した。本発明は上述した実施形態に限定されるものではなく、要旨を逸脱しない範囲で種々変形して実施することが可能である。
例えば、工程S101及び工程S103が行なわれる反応炉は、同一の反応炉を用いても、それぞれの工程の特性に合った複数の反応炉を設けてもよい。同一の反応炉を用いれば、シリコンウェハ製造装置の共通化を図ることができ、空間的、経済的コストの削減に寄与することができる。また他方で、複数の反応炉を設ければ、各工程のプロセス中に生成する副生成物の残留等による悪影響がシリコンウェハに及ばないという利点がある。
また、工程S101においては、水素と酸素が1:1の割合で燃焼酸化を行なう雰囲気中において、シリコンウェハを1000℃〜1100℃に加熱することとした。しかし、熱酸化の条件は、この条件に限られるものではなく、形成されるシリコン酸化膜中にボロンが偏析する条件であれば、その他の熱酸化条件を適用しても構わない。例えば、酸素100%雰囲気に保持した反応炉内にシリコンウェハを収容して熱酸化処理を行なっても良い。また、上述の燃焼酸化を行なったうえ、さらに酸素100%の熱酸化を行なう二工程の熱酸化処理を行なっても良い。
さらに、工程S102においては、BHFを処理液として用いるとした。しかし、シリコン酸化膜をエッチングする物性を持つ薬品であれば、その他の薬品を処理液としても構わない。例えば、所定の濃度のDHF(希フッ酸・HF−HO)等を用いても良い。
本実施形態の工程S103では、反応炉内を例えば水素100%雰囲気に調整するとした。しかし、その他のガスが混在し、水素100%雰囲気を欠いたとしても、これを排除するものではない。所定の温度にまでシリコンウェハ101が加熱されることで、表面からボロンが外方拡散する良好な雰囲気が保持されていれば良い。また、本実施例では水素処理を1200℃で2時間としたが、これは従来との比較のため揃えたもので、実際は短時間の処理時間でもよい。さらに、上述した種々の酸化条件と水素処理条件を多様に組み合わせることで、ボロン濃度プロファイルをある程度制御することも可能である。
本実施形態の説明では、エピタキシャル基板、エピタキシャル基板用シリコンウェハの製造方法、プロセス装置の構成や制御の手法等、本発明に直接必要としない部分等については記載を省略したが、必要とされるエピタキシャル基板の製造方法、プロセス装置の構成や制御の手法等を適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうるすべてのエピタキシャル基板用シリコンウェハの製造方法は、本発明の範囲に包含される。
以下、図1及び図6を参照しながら実施例を説明する。 (実施例) 図1に示すフローチャートの工程に従って、エピタキシャル基板用シリコンウェハを製造した。各工程は以下の条件において行ない、工程完了後の基板用シリコンウェハのボロン濃度の分布をSIMS分析により測定した結果を図6に示す。
酸化膜形成工程S101の処理条件反応炉内温度: 1050℃反応炉内圧: 760 Torr反応炉内雰囲気: H:O=1:1燃焼酸化+O100%処理時間: 60 分
酸化膜剥離工程S102の処理条件処理液:BHF
水素熱処理工程S103の処理条件反応炉内温度: 1200 ℃反応炉内圧: 760 Torr反応炉内雰囲気: H100%処理時間: 120 分
(比較例1) 比較例1は、実施例の工程S101及びS102のみをシリコンウェハに行なった。各処理条件は、実施例のものと同様とした。ボロン濃度の分布を測定した結果を図6に示す。
(比較例2) 比較例2は、実施例の工程S103のみをシリコンウェハに行なった。各処理条件は、実施例のものと同様とした。ボロン濃度の分布を測定した結果を図6に示す。
(比較例3) 比較例3は、実施例の工程S103を最初に行ったのちに、実施例の工程S101及びS102をシリコンウェハに行なった。各処理条件は、実施例のものと同様とした。ボロン濃度の分布を測定した結果を図6に示す。
図6は、実施例、比較例1、比較例2、比較例3による処理が行なわれた場合のそれぞれのエピタキシャル基板用シリコンウェハのボロン濃度を比較したグラフである。縦軸はボロン濃度(atoms/cm)を示し、横軸はエピタキシャル基板用シリコンウェハの表面からの深さ(μm)を示した。
図6のカーブaは、実施例のエピタキシャル基板用シリコンウェハのボロン濃度と表面からの深さとの相関を示す。また、カーブbは比較例1のエピタキシャル基板用シリコンウェハのボロン濃度の分布を示す。そして、カーブcは比較例2のエピタキシャル基板用シリコンウェハのボロン濃度の分布を示す。更に、カーブdは比較例3のエピタキシャル基板用シリコンウェハのボロン濃度の分布を示す。
カーブaより、実施例の処理は、高濃度ドープ領域のボロン濃度2E19atoms/cm以上に対して、ボロン濃度を1E18atoms/cm以下にまで低減させた。そして、シリコンウェハの表層方向に対してボロン濃度が更に逓減していく濃度分布を示した。即ち、シリコンウェハの表面のボロン濃度を処理前の5%以下にまで抑制させることがわかる。
また、カーブbより、比較例1の処理は、同様にシリコンウェハの表面のボロン濃度を処理前の50%まで低減させることがわかる。
さらに、カーブcより、比較例2の処理は、同様にシリコンウェハの表面のボロン濃度を処理前の10%まで低減させることがわかる。
さらに、カーブdより、比較例3の処理は比較例2の処理(カーブc)と同程度であり、比較例2の処理と同様にシリコンウェハの表面のボロン濃度を処理前の10%まで低減させることがわかる。
したがって、本発明の一態様を用いた実施例によれば、比較例1、比較例2、比較例3よりも大幅にシリコンウェハ101の表面のボロン濃度を低減させることができる。よって、エピタキシャル成長を行なった場合のオートドープ抑制、ミスフィット転移抑制に優れるエピタキシャル基板用シリコンウェハが製造できることが確認された。
100…エピタキシャル基板用シリコンウェハ101…シリコンウェハ102…酸化膜103、104…遷移層105…高濃度ドープ領域106…シリコン単結晶膜107…エピタキシャル基板

Claims (6)

  1. 1E19atoms/cm以上のボロンを含有するシリコンウェハを熱酸化処理し、前記シリコンウェハの表面にシリコン酸化膜を形成する第一の工程と、 前記シリコン酸化膜を剥離する第二の工程と、 前記シリコン酸化膜を剥離したシリコンウェハを、水素雰囲気中において熱処理する第三の工程と、を備えることを特徴とするエピタキシャル基板用シリコンウェハの製造方法。
  2. 前記第一の工程は、酸化雰囲気中において前記シリコンウェハを1000℃〜1100℃に加熱することを特徴とする請求項1記載のエピタキシャル基板用シリコンウェハの製造方法。
  3. 前記第三の工程は、水素を含む雰囲気中において前記シリコンウェハを1000℃〜1200℃に加熱することを特徴とする請求項1または請求項2記載のエピタキシャル基板用シリコンウェハの製造方法。
  4. 1E19atoms/cm以上のボロンを含有するシリコンウェハを熱酸化処理し、前記シリコンウェハの表面にシリコン酸化膜を形成する第一の工程と、 前記シリコン酸化膜を剥離する第二の工程と、 前記シリコン酸化膜を剥離したシリコンウェハを、水素雰囲気中において熱処理する第三の工程と、 前記熱処理を行ったシリコンウェハにシリコン単結晶膜を形成する第四の工程と、を備えることを特徴とするエピタキシャル基板の製造方法。
  5. 前記第一の工程は、酸化雰囲気中において前記シリコンウェハを1000℃〜1100℃に加熱することを特徴とする請求項4記載のエピタキシャル基板の製造方法。
  6. 前記第三の工程は、水素を含む雰囲気中において前記シリコンウェハを1000℃〜1200℃に加熱することを特徴とする請求項4または請求項5記載のエピタキシャル基板の製造方法。

JP2009055442A 2008-09-19 2009-03-09 エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法 Pending JP2010098284A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009055442A JP2010098284A (ja) 2008-09-19 2009-03-09 エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法
US12/560,847 US8216921B2 (en) 2008-09-19 2009-09-16 Method for production of silicon wafer for epitaxial substrate and method for production of epitaxial substrate
CN200910173463A CN101710566A (zh) 2008-09-19 2009-09-18 用于外延衬底的硅晶片的制造方法和外延衬底的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008241191 2008-09-19
JP2009055442A JP2010098284A (ja) 2008-09-19 2009-03-09 エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法

Publications (1)

Publication Number Publication Date
JP2010098284A true JP2010098284A (ja) 2010-04-30

Family

ID=42099236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009055442A Pending JP2010098284A (ja) 2008-09-19 2009-03-09 エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法

Country Status (3)

Country Link
US (1) US8216921B2 (ja)
JP (1) JP2010098284A (ja)
CN (1) CN101710566A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100103238A (ko) * 2009-03-13 2010-09-27 삼성전자주식회사 에피 웨이퍼 제조 방법 및 그에 의해 제조된 에피 웨이퍼, 및 상기 에피 웨이퍼로 제조한 이미지 센서
NL2010116C2 (en) * 2013-01-11 2014-07-15 Stichting Energie Method of providing a boron doped region in a substrate and a solar cell using such a substrate.
RU2606809C1 (ru) * 2015-10-06 2017-01-10 Акционерное общество "Эпиэл" Способ изготовления кремниевой эпитаксиальной структуры

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169422A (ja) * 1986-01-22 1987-07-25 Nec Corp エピタキシヤルウエ−ハ製造方法
JPH09199380A (ja) * 1996-01-12 1997-07-31 Toshiba Ceramics Co Ltd エピタキシャルウエハ用シリコン基板及びその製造方法
JP2003282580A (ja) * 2002-03-27 2003-10-03 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2007266125A (ja) * 2006-03-27 2007-10-11 Covalent Materials Corp シリコンエピタキシャルウェーハ及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4153486A (en) * 1978-06-05 1979-05-08 International Business Machines Corporation Silicon tetrachloride epitaxial process for producing very sharp autodoping profiles and very low defect densities on substrates with high concentration buried impurity layers utilizing a preheating in hydrogen
US4622082A (en) * 1984-06-25 1986-11-11 Monsanto Company Conditioned semiconductor substrates
JP3055471B2 (ja) 1996-10-03 2000-06-26 日本電気株式会社 半導体基板の製造方法及びその製造装置
EP0959154B1 (en) * 1998-05-22 2010-04-21 Shin-Etsu Handotai Co., Ltd A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
JP4682508B2 (ja) * 2003-11-14 2011-05-11 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
KR100678468B1 (ko) * 2005-01-14 2007-02-02 삼성전자주식회사 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169422A (ja) * 1986-01-22 1987-07-25 Nec Corp エピタキシヤルウエ−ハ製造方法
JPH09199380A (ja) * 1996-01-12 1997-07-31 Toshiba Ceramics Co Ltd エピタキシャルウエハ用シリコン基板及びその製造方法
JP2003282580A (ja) * 2002-03-27 2003-10-03 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2007266125A (ja) * 2006-03-27 2007-10-11 Covalent Materials Corp シリコンエピタキシャルウェーハ及びその製造方法

Also Published As

Publication number Publication date
US20100093156A1 (en) 2010-04-15
CN101710566A (zh) 2010-05-19
US8216921B2 (en) 2012-07-10

Similar Documents

Publication Publication Date Title
US7329593B2 (en) Germanium deposition
US9691607B2 (en) Process for producing epitaxial silicon carbide single crystal substrate and epitaxial silicon carbide single crystal substrate obtained by the same
JP2020504069A (ja) イントリンシックゲッタリングおよびゲート酸化物完全性歩留まりを有するシリコンウエハを処理する方法
CN100442442C (zh) 硅外延晶片的制造方法
US9362114B2 (en) Epitaxial wafer and method of manufacturing the same
JP2019186449A (ja) エピタキシャルウェーハの製造方法
JP4972330B2 (ja) シリコンエピタキシャルウェーハの製造方法
US10483128B2 (en) Epitaxially coated semiconductor wafer, and method for producing an epitaxially coated semiconductor wafer
CN115135816A (zh) 半导体硅晶片的制造方法
KR20220124696A (ko) 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼
KR20230132455A (ko) 에피택셜 웨이퍼의 제조방법
JP2010034330A (ja) エピタキシャルウェーハおよびその製造方法
JP5463693B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2010098284A (ja) エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法
JP4713089B2 (ja) 単結晶SiC基板の製造方法
JP2005079134A (ja) 半導体基板およびその製造方法
JP4278635B2 (ja) 炭化珪素半導体装置の製造方法
JP5315944B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2003188107A (ja) 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ
KR20100127681A (ko) 에피택셜 웨이퍼 제조 장치의 서셉터
JP2009107905A (ja) シリコンウェーハの製造方法
JP2017168523A (ja) エピタキシャルウェーハの製造方法
JPH0555233A (ja) 半導体基板の製造方法
TW201909246A (zh) 晶圓製造方法和晶圓
JPH09266175A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121206

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140107