JP2010004596A

JP2010004596A - Switching power supply device

Info

Publication number: JP2010004596A
Application number: JP2008158878A
Authority: JP
Inventors: Seiji Shinagawa; 盛治品川; Hirobumi Imaguchi; 博文今口; Tamio Horie; 民夫堀江
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2008-06-18
Filing date: 2008-06-18
Publication date: 2010-01-07
Anticipated expiration: 2028-06-18
Also published as: JP5207841B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a switching power supply device equipped with a resonance-type switching converter which prevents a penetration current from flowing out to a switching element, at the start of power supply operation. <P>SOLUTION: The switching power supply device includes: switching means SW1, SW2, including at least the two switching elements; a means 11 which alternately switching-drives the two switching elements; a means which insulates the primary side and the secondary side, performs rectifying smoothing operation, by inputting a voltage which is excited at the secondary side, and then generates a secondary-side DC voltage; a means 10 which generates an oscillation signal, by using a prescribed frequency on the basis of an output voltage signal from the secondary-side DC voltage generation means; and a means 15, which monitors the oscillation signal generated from the oscillation means and counts the number of oscillation. The switching power supply device is also characterized in that the counting means counts a constant count number, and the switching power supply device is controlled so as to be turned on for a time which is longer than the time at which the oscillation signal which is counted, immediately prior to being turned on. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、共振形のスイッチングコンバータを備えるスイッチング電源装置に関する。 The present invention relates to a switching power supply device including a resonant switching converter.

スイッチング電源装置として、各種共振形コンバータによるスイッチング電源装置が知られている。共振形コンバータは容易に高電力変換効率が得られると共に、スイッチング動作波形が正弦波状となることで低ノイズが実現される。また、比較的少数の部品点数により構成することができるというメリットも有している。 As switching power supply devices, switching power supply devices using various resonant converters are known. The resonant converter can easily obtain high power conversion efficiency, and low noise is realized by making the switching operation waveform sinusoidal. In addition, there is an advantage that it can be configured with a relatively small number of parts.

前記のような共振形コンバータの１つとして、電流共振形コンバータが知られている。電流共振形コンバータの代表的な構成としては、２組のスイッチング素子を直列接続したスイッチング回路を、直流入力電圧に対して並列に設けるようにした、ハーフブリッジ結合方式を採るものが知られている。ハーフブリッジ結合方式の電流共振形コンバータは、２組のスイッチング素子が交互にオン・オフするようにしてスイッチング動作を行うようにされている。 A current resonance type converter is known as one of such resonance type converters. As a typical configuration of a current resonance type converter, there is known a half-bridge coupling type in which a switching circuit in which two sets of switching elements are connected in series is provided in parallel with a DC input voltage. . The half-bridge coupling type current resonant converter performs switching operation so that two sets of switching elements are alternately turned on and off.

また、このようなハーフブリッジ結合方式のスイッチングコンバータにおいて、２組のスイッチング素子のうち、１組のスイッチング素子についてのみ、部分電圧共振を得るための部分共振コンデンサを並列に接続したものが知られている（例えば、特許文献１参照）。電流共振形コンバータにおけるスイッチング駆動では、２組のスイッチング素子が交互にオン・オフするようにされるとともに、両者がオフ期間となる、いわゆるデッドタイムを形成するようにしている。前記のようにして、１組のスイッチング素子に対してのみ部分共振コンデンサを並列に接続すると、前記デッドタイムとしての期間において、部分共振コンデンサからの放電電流が直流入力電圧に流入しないようにされ、共振動作がより安定したものとなる。 In addition, in such a half-bridge coupling type switching converter, it is known that only one set of switching elements of two sets of switching elements is connected in parallel with a partial resonance capacitor for obtaining partial voltage resonance. (For example, refer to Patent Document 1). In switching driving in a current resonance type converter, two sets of switching elements are alternately turned on and off, and a so-called dead time is formed in which both are in an off period. As described above, when a partial resonance capacitor is connected in parallel to only one set of switching elements, the discharge current from the partial resonance capacitor is prevented from flowing into the DC input voltage during the dead time period. The resonance operation becomes more stable.

しかし、何らかの要因で一次側直列共振電流がアンバランスとなっているような状態では、スイッチング素子のボディダイオードに電流が流れている期間に、そのスイッチング素子をオフに駆動するようなドライブ信号が入力されるタイミングとなってしまうことがある。つまり、一方のサイドのスイッチング素子のボディダイオードに電流が流れている状態と、他方サイドのスイッチング素子がオンとなる状態とが重複する動作モードとなる場合がある。このような動作モードは、定電圧制御のための応答が何らかの原因によって急激に変化して、スイッチング周波数も急激に変化したような場合に発生しやすい。 However, if the primary series resonance current is unbalanced for some reason, a drive signal that drives the switching element off is input during the period when the current flows through the body diode of the switching element. May be the timing. That is, there may be an operation mode in which the state in which a current flows through the body diode of the switching element on one side overlaps the state in which the switching element on the other side is turned on. Such an operation mode is likely to occur when the response for constant voltage control changes abruptly for some reason and the switching frequency also changes abruptly.

このような動作モードとなった場合、ボディダイオードに流れる電流は停止することができない。そして、このボディダイオードには、ドライブ信号のデッドタイム期間後において、他方サイド側のスイッチング素子のボディダイオードに対してオン駆動のためのドライブ信号が入力されて、この他方サイド側のスイッチング素子がオンとなるまで、電流が流れることになる。このような状態では、ボディダイオードには、逆方向電圧が印加されることになる。このため、ボディダイオードのカソードからアノードの方向に、直流入力電圧から他方サイドのスイッチング素子（ＭＯＳＦＥＴ）を介して、内部の残留キャリアに起因した逆回復電流が流れる。このようにして流れる逆回復電流は、貫通電流ともいわれる。許容範囲を超える貫通電流が流れると、電流ストレスがかかることがあり、好ましくない。 In such an operation mode, the current flowing through the body diode cannot be stopped. Then, after the dead time period of the drive signal, a drive signal for ON driving is input to the body diode of the switching element on the other side, and the switching element on the other side is turned on. Until the current flows. In such a state, a reverse voltage is applied to the body diode. For this reason, a reverse recovery current caused by internal residual carriers flows from the DC input voltage through the switching element (MOSFET) on the other side from the cathode to the anode of the body diode. The reverse recovery current flowing in this way is also referred to as a through current. If a through current exceeding the allowable range flows, current stress may be applied, which is not preferable.

この課題を解決するために、図５に示すスイッチング電源装置が発明された（例えば、特許文献２参照）。図５図示のスイッチング電源装置は以下のような構成である。 In order to solve this problem, the switching power supply device shown in FIG. 5 has been invented (see, for example, Patent Document 2). The switching power supply shown in FIG. 5 has the following configuration.

先ず、一次側には２つのＭＯＳＦＥＴで構成されたスイッチング素子ＳＷ１，ＳＷ２を備えてある。スイッチング素子ＳＷ１のソースとスイッチング素子ＳＷ２のドレインとを接続していることで、スイッチング素子ＳＷ１がハイサイドで、スイッチング素子ＳＷ２がローサイドとなる関係により、これらスイッチング素子を直列接続している。２つのスイッチング素子ＳＷ１，ＳＷ２の直列回路と並列に２つの部分電圧共振コンデンサＣｐ１，Ｃｐ２を直列に接続してあり、２つのスイッチング素子ＳＷ１，ＳＷ２と２つの部分電圧共振コンデンサＣｐ１，Ｃｐ２でハーフブリッジ結合方式によるスイッチング回路を構成してある。これら部分電圧共振コンデンサＣｐ１，Ｃｐ２を設けることで、スイッチング素子ＳＷ１，ＳＷ２の各ターンオフ時に対応し、スイッチング素子ＳＷ１，ＳＷ２が共にオフ状態となる、いわゆるデッドタイム期間において、部分電圧共振コンデンサＣｐ１，Ｃｐ２に対する充放電が行われる。つまり、部分電圧共振動作が得られる。 First, on the primary side, switching elements SW1 and SW2 configured by two MOSFETs are provided. Since the source of the switching element SW1 and the drain of the switching element SW2 are connected, the switching elements SW1 are connected in series because the switching element SW1 is on the high side and the switching element SW2 is on the low side. Two partial voltage resonant capacitors Cp1 and Cp2 are connected in series with a series circuit of two switching elements SW1 and SW2, and are half-bridged by two switching elements SW1 and SW2 and two partial voltage resonant capacitors Cp1 and Cp2. A switching circuit based on a coupling method is configured. By providing these partial voltage resonance capacitors Cp1 and Cp2, the partial voltage resonance capacitors Cp1 and Cp2 correspond to each turn-off time of the switching elements SW1 and SW2 and in a so-called dead time period in which the switching elements SW1 and SW2 are both turned off. Is charged and discharged. That is, a partial voltage resonance operation is obtained.

スイッチング回路は、直流入力電圧Ｖinに対して図示するようにして並列に接続される。なお、直流入力電圧Ｖinは、例えば実際には、ここでは図示していない、整流ダイオード及び平滑コンデンサから成る整流平滑回路が商用交流電源を入力して整流平滑動作を行うことで生成することができる。 The switching circuit is connected in parallel to the DC input voltage Vin as illustrated. Note that the DC input voltage Vin can be generated, for example, by actually performing a rectifying / smoothing operation by inputting a commercial AC power supply by a rectifying / smoothing circuit, which is not shown in the figure, and includes a rectifying diode and a smoothing capacitor. .

スイッチング電源装置は、スイッチング素子ＳＷ１，ＳＷ２のスイッチング動作により得られるスイッチング出力を、一次側から二次側に伝送するためのトランスＴ１を備えてある。このトランスＴ１は、コアに対して、一次巻線Ｎｐと、二次巻線Ｎｓ１，Ｎｓ２を巻装して形成される。トランスＴ１の一次巻線Ｎｐの巻始め端部は、スイッチング素子ＳＷ１，ＳＷ２のソース，ドレインの接続点（スイッチング出力点）と接続され、巻終わり端部は、一次側直列共振コンデンサＣｒの直列接続を介して、直流入力電圧Ｖinの負極と接続される。また、この場合のトランスＴ１は、所定の結合係数による疎結合の状態が得られるようになっており、結合係数に応じた漏洩インダクタンスを生じる。トランスＴ１の一次側には漏洩インダクタンスと、励磁インダクタンスを有する。漏洩インダクタンスは、一次巻線Ｎｐとスイッチング素子ＳＷ１，ＳＷ２の接続点との間に直列に接続されるものとして示される。また、励磁インダクタンスは、一次巻線Ｎｐと並列に接続されるものである。なお、図ではこれらを省略してある。 The switching power supply device includes a transformer T1 for transmitting a switching output obtained by the switching operation of the switching elements SW1 and SW2 from the primary side to the secondary side. The transformer T1 is formed by winding a primary winding Np and secondary windings Ns1, Ns2 around a core. The winding start end of the primary winding Np of the transformer T1 is connected to the connection point (switching output point) of the sources and drains of the switching elements SW1 and SW2, and the winding end is connected in series to the primary side series resonance capacitor Cr. Is connected to the negative electrode of the DC input voltage Vin. Further, in this case, the transformer T1 can obtain a loosely coupled state with a predetermined coupling coefficient, and generates a leakage inductance corresponding to the coupling coefficient. The primary side of the transformer T1 has a leakage inductance and an excitation inductance. The leakage inductance is shown as being connected in series between the primary winding Np and the connection point of the switching elements SW1, SW2. The exciting inductance is connected in parallel with the primary winding Np. In the figure, these are omitted.

ここで、漏洩インダクタンスは一次側直列共振コンデンサＣ１rと直列接続されていることになるが、この直列接続により一次側直列共振回路を形成する。そして、この一次側直列共振回路が、前記のようにしてスイッチング素子ＳＷ１，ＳＷ２のスイッチング出力点に対して接続されていることで、スイッチング素子ＳＷ１，ＳＷ２のスイッチング動作に応じたスイッチング出力電流が一次側直列共振回路に供給されることになる。これにより、スイッチング動作は電流共振形となる。即ち、電流共振形コンバータが形成されることになる。なお、トランスＴ１については密結合で構成した上で、漏洩インダクタンスに相当するチョークコイルを挿入するようにして構成しても、前記と同様に電流共振形とするための一次側直列共振回路を形成することができる。 Here, the leakage inductance is connected in series with the primary side series resonance capacitor C1r. This series connection forms a primary side series resonance circuit. The primary side series resonant circuit is connected to the switching output points of the switching elements SW1 and SW2 as described above, so that the switching output current corresponding to the switching operation of the switching elements SW1 and SW2 is primary. Will be supplied to the side series resonant circuit. Thereby, the switching operation becomes a current resonance type. That is, a current resonance type converter is formed. Even if the transformer T1 is configured with a tight coupling and a choke coil corresponding to the leakage inductance is inserted, a primary side series resonance circuit for forming a current resonance type is formed as described above. can do.

また、図５に示す電源装置においては、前記一次側直列共振回路と、直流入力電圧Ｖinとの間に、電流／電圧変換回路１６が挿入される。この電流／電圧変換回路１６は、一次側直列共振回路に流れるとされる一次側直列共振電流（ＩLP＋ＩNP）を検出して電圧に変換して出力する。そして、この電流／電圧変換回路１６から出力される検出電圧は、電流方向検出回路１７に対して入力され、スイッチング回路（ＳＷ１，Ｄ１，ＳＷ２，Ｄ２）に流れるとされるスイッチング電流（Ｉd1，Ｉd2）の電流方向として、スイッチング素子ＳＷ１，ＳＷ２のいずれかにおいて正方向（ドレイン−ソース）の方向に電流が流れている状態にあるか否かについて検出するように動作する。電流方向検出回路１７は、検出電圧を信号に変換し、この変換された検出電圧信号を発振器１０に入力する。 In the power supply device shown in FIG. 5, a current / voltage conversion circuit 16 is inserted between the primary side series resonance circuit and the DC input voltage Vin. The current / voltage conversion circuit 16 detects a primary side series resonance current (ILP + INP) that is supposed to flow through the primary side series resonance circuit, converts it into a voltage, and outputs it. Then, the detection voltage output from the current / voltage conversion circuit 16 is input to the current direction detection circuit 17, and the switching currents (Id1, Id2) that are assumed to flow through the switching circuits (SW1, D1, SW2, D2). ) Operates to detect whether the current is flowing in the positive direction (drain-source) in any of the switching elements SW1 and SW2. The current direction detection circuit 17 converts the detection voltage into a signal, and inputs the converted detection voltage signal to the oscillator 10.

また、トランスＴ１の二次側においては、同等巻数の２組の二次巻線Ｎｓ１，Ｎｓ２の中点をセンタータップとして二次側アースに接地すると共に、整流ダイオードＤ３，Ｄ４、及び平滑コンデンサＣｏを図示するようにして接続することで、二次側両波整流回路を形成している。この二次側両波整流回路によっては、二次巻線Ｎｓ１，Ｎｓ２に励起された電圧を整流平滑化して、平滑コンデンサＣｏの両端電圧として、二次側直流電圧を生成する。この二次側直流電圧が、図示するようにして負荷に供給される。 On the secondary side of the transformer T1, the center point of two sets of secondary windings Ns1, Ns2 having the same number of turns is grounded to the secondary side ground, and the rectifier diodes D3, D4, and the smoothing capacitor Co Are connected as shown to form a secondary-side double-wave rectifier circuit. Depending on the secondary-side double-wave rectifier circuit, the voltage excited in the secondary windings Ns1 and Ns2 is rectified and smoothed to generate a secondary-side DC voltage as a voltage across the smoothing capacitor Co. This secondary side DC voltage is supplied to the load as shown in the figure.

この二次側直流電圧は分岐して、誤差増幅器１２に対しても入力される。誤差増幅器１２では、前記二次側直流電圧のレベルと、所定レベルの基準電圧Ｖrefとを比較して、その誤差に応じてレベルが可変となる誤差増幅信号をフォトカプラ１４を介して発振器１０に出力する。フォトカプラ１４は、一次側に在るとされる発振器１０に対して、二次側から誤差増幅信号をフィードバックさせるのにあたって、一次側と二次側とを直流的に絶縁するために設けられる。また、抵抗Ｒ１は、誤差増幅信号に応じて、フォトカプラ１４のフォトダイオードに流すべき電流を調整するために挿入される。 This secondary side DC voltage branches and is also input to the error amplifier 12. The error amplifier 12 compares the level of the secondary side DC voltage with a predetermined level of the reference voltage Vref, and sends an error amplification signal whose level is variable according to the error to the oscillator 10 via the photocoupler 14. Output. The photocoupler 14 is provided to galvanically isolate the primary side and the secondary side when the error amplification signal is fed back from the secondary side to the oscillator 10 that is supposed to be on the primary side. The resistor R1 is inserted in order to adjust the current that should flow through the photodiode of the photocoupler 14 in accordance with the error amplification signal.

発振器１０は、後述する構成により、所要の周波数による発振信号を発生させ、駆動回路１１に出力する。駆動回路１１は、入力された発振信号を利用して、スイッチング素子ＳＷ１,ＳＷ２をスイッチング駆動するためのドライブ信号ＳＧ１，ＳＧ２を生成する。このため、ドライブ信号の周波数は、入力された発振信号に対応したものとなり、従って、ドライブ信号周波数が、スイッチング周波数に対応することにもなる。 The oscillator 10 generates an oscillation signal having a required frequency and outputs it to the drive circuit 11 with a configuration described later. The drive circuit 11 generates drive signals SG1 and SG2 for switching and driving the switching elements SW1 and SW2 using the input oscillation signal. For this reason, the frequency of the drive signal corresponds to the inputted oscillation signal, and therefore the drive signal frequency also corresponds to the switching frequency.

また、ドライブ信号ＳＧ１，ＳＧ２は、互いに１８０°の位相差を有したうえで、スイッチング素子ＳＷ１，ＳＷ２がターンオン又はターンオフする短時間のタイミングで、スイッチング素子ＳＷ１，ＳＷ２が共にオフとなるデッドタイム期間を形成するような波形ともされている。これにより、スイッチング素子ＳＷ１，ＳＷ２は、発振回路１１にて生成される発振信号周波数に応じたスイッチング周波数により、交互にオン・オフするタイミングでスイッチング動作を行うように駆動される。また、スイッチング動作として、スイッチング素子ＳＷ１，ＳＷ２のターンオン、ターンオフ時に対応してスイッチング素子ＳＷ１，ＳＷ２が共にオフとなるデッドタイム期間が得られるようにも駆動される。前述した部分電圧共振動作である部分電圧共振コンデンサＣｐ１，Ｃｐ２に対する充放電は、このデッドタイム期間に行われる。 The drive signals SG1 and SG2 have a phase difference of 180 ° from each other, and a dead time period in which both the switching elements SW1 and SW2 are turned off at a short time when the switching elements SW1 and SW2 are turned on or turned off. It is also a waveform that forms As a result, the switching elements SW1 and SW2 are driven so as to perform the switching operation at the timing of alternately turning on and off at the switching frequency corresponding to the oscillation signal frequency generated by the oscillation circuit 11. Further, as a switching operation, the switching elements SW1 and SW2 are also driven so as to obtain a dead time period in which both the switching elements SW1 and SW2 are turned off in response to turning on and turning off of the switching elements SW1 and SW2. Charging / discharging of the partial voltage resonant capacitors Cp1 and Cp2, which is the partial voltage resonant operation described above, is performed during this dead time period.

発振器１０は、誤差増幅信号に応じて発振周波数を可変するが、これによりスイッチング素子ＳＷ１，ＳＷ２のスイッチング周波数が変化することとなって、一次側から二次側に伝送されるエネルギー量も変化し、二次側直流電圧のレベルが可変制御されることになる。そして、この制御系では、誤差増幅器１２にて比較される二次側直流電圧レベルと、基準電圧Ｖrefとに誤差が生じない状態に収束するように、スイッチング周波数を変化させることになる。つまり、負荷電流が増加して二次側直流電圧のレベルが低下したときには、スイッチング周波数を低くするように制御する。これにより二次側へのエネルギー伝送量が増加して二次側直流電圧が上昇するようにして制御される。逆に、負荷電流が減少して二次側直流電圧のレベルが上昇したときには、スイッチング周波数を高くするように制御して、これにより二次側へのエネルギー伝送量を減少させて、二次側直流電圧を低下させる。このようにして、スイッチング周波数の可変制御により二次側直流電圧の安定化が図られることとなる。
特開平８−６６０２５号公報特開２００５−５１９１８号公報 The oscillator 10 varies the oscillation frequency in accordance with the error amplification signal. As a result, the switching frequency of the switching elements SW1 and SW2 changes, and the amount of energy transmitted from the primary side to the secondary side also changes. The level of the secondary side DC voltage is variably controlled. In this control system, the switching frequency is changed so that the secondary DC voltage level compared by the error amplifier 12 and the reference voltage Vref are converged to a state where no error occurs. That is, when the load current increases and the level of the secondary side DC voltage decreases, the switching frequency is controlled to be lowered. As a result, the amount of energy transmitted to the secondary side is increased and the secondary side DC voltage is controlled to increase. Conversely, when the load current decreases and the level of the secondary side DC voltage rises, control is performed to increase the switching frequency, thereby reducing the amount of energy transfer to the secondary side, Reduce DC voltage. In this way, the secondary side DC voltage is stabilized by the variable control of the switching frequency.
JP-A-8-66025 JP-A-2005-51918

しかしながら、図５図示のスイッチング電源装置では、電流／電圧変換回路１６はコンパレータ等で構成されるが、そのコンパレータの基準電圧のバラツキにより、電流方向検出回路１７が動作してしまいＳＷ１とＳＷ２のオン期間が１：１にならず所謂アンバランス状態となってしまうことがある。特に、軽負荷時にこのようなアンバランス状態が起こりやすく、出力電圧精度が低下してしまうだけでなく、起動時等に貫通電流が流出してしまう動作モードが存在してしまうおそれがある。 However, in the switching power supply device shown in FIG. 5, the current / voltage conversion circuit 16 is constituted by a comparator or the like. However, due to variations in the reference voltage of the comparator, the current direction detection circuit 17 operates and SW1 and SW2 are turned on. The period may not be 1: 1 and a so-called unbalanced state may occur. In particular, such an unbalanced state is likely to occur at a light load, and not only the output voltage accuracy is lowered, but there may be an operation mode in which a through current flows out at the time of startup or the like.

本発明は、上記問題に鑑みてなされたものであり、電源動作開始時に貫通電流がスイッチング素子に流出することを防止する共振形のスイッチングコンバータを備えるスイッチング電源装置を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a switching power supply device including a resonance type switching converter that prevents a through current from flowing into a switching element when a power supply operation starts.

上記課題を解決するために、本発明に係るスイッチング電源装置は、２つのスイッチング素子を直列に接続した回路を少なくとも一つ含むスイッチング手段と、前記スイッチング手段にてスイッチング動作が得られるように、前記２つのスイッチング素子を交互にスイッチング駆動するための駆動信号を生成して出力する駆動手段と、一次巻線と二次巻線とを備え、前記一次巻線に得られる前記スイッチング回路のスイッチング出力により、二次巻線に電圧が励起されるトランスと、前記一次巻線の漏洩インダクタンス成分と、自己のキャパシタンスとにより、共振形のスイッチング動作を得るための共振回路を形成する共振コンデンサと、前記二次巻線に励起された電圧を入力して整流平滑動作を行うことで二次側直流電圧を生成する二次側直流電圧生成手段と、前記二次側直流電圧生成手段からの出力電圧信号に基づいて所定の周波数による発振信号を発生させる発振手段と、前記発振手段から発生する発振信号を監視して発振数をカウントするカウント手段とを有し、前記カウント手段が一定のカウント数をカウントし、直前にカウントした際の前記発振信号のオンの時間より長くオンするように制御することを特徴とする。 In order to solve the above-described problem, a switching power supply according to the present invention includes a switching unit including at least one circuit in which two switching elements are connected in series, and the switching unit can obtain a switching operation. Drive means for generating and outputting a drive signal for alternately switching and driving the two switching elements, a primary winding and a secondary winding, and a switching output of the switching circuit obtained in the primary winding A resonant capacitor that forms a resonant circuit for obtaining a resonant switching operation by a transformer in which a voltage is excited in the secondary winding, a leakage inductance component of the primary winding, and a self-capacitance; Secondary voltage that generates DC voltage on the secondary side by performing rectification and smoothing operation by inputting the excited voltage to the secondary winding DC voltage generation means, oscillation means for generating an oscillation signal with a predetermined frequency based on the output voltage signal from the secondary side DC voltage generation means, and monitoring the oscillation signal generated from the oscillation means to determine the number of oscillations And a counting means for counting, wherein the counting means counts a certain number of counts, and is controlled to be turned on longer than the on-time of the oscillation signal when counted immediately before.

また、前記一定のカウント数のカウント開始時点が、電源動作開始時点、或いは、瞬時停電再起動時点等であることが好ましい。
加えて、前記一定のカウント数が３であることが好ましい。 Moreover, it is preferable that the count start time of the certain count number is a power supply operation start time, an instantaneous power failure restart time, or the like.
In addition, it is preferable that the constant count number is 3.

本発明によれば、出力電圧信号に基づいて所定の周波数による発振信号を発生させる発振手段から発生する発振信号を監視して発振数をカウントするカウント手段を備え、このカウント手段が一定のカウント数をカウントした時点で、直前にカウントした際の前記第一のスイッチング素子のオン時間より長く第二のスイッチング素子をオンさせるように制御することにより、トランスの一次巻線の漏洩インダクタンス成分と、自己のキャパシタンスとにより、共振形のスイッチング動作を得るための共振回路を形成する共振コンデンサの電圧の大きさに関係なく、電源動作開始時や瞬時停電再起動時点等に貫通電流がスイッチング素子に流出することを防止することができる。本発明では、カウント開始時点が、電源動作開始時点、或いは、瞬時停電再起動時点等であるため、軽負荷時においては、上記アンバランス状態が起こりにくく、出力電圧精度低下を防ぐことができ、電源動作開始時点、或いは、瞬時停電再起動時点等にも貫通電流を防止できる。 According to the present invention, there is provided counting means for monitoring an oscillation signal generated from an oscillation means for generating an oscillation signal having a predetermined frequency based on an output voltage signal and counting the number of oscillations. By controlling so that the second switching element is turned on longer than the on-time of the first switching element at the time of counting immediately before, the leakage inductance component of the primary winding of the transformer and the self Through current flows out to the switching element at the start of power supply operation or instant power failure restart, regardless of the magnitude of the voltage of the resonant capacitor that forms the resonant circuit for obtaining resonant switching operation. This can be prevented. In the present invention, since the count start time is the power operation start time, the instantaneous power failure restart time, etc., at the time of light load, the unbalanced state is unlikely to occur, and the output voltage accuracy can be prevented from being lowered. The through current can be prevented at the time of starting the power supply operation or at the time of restart of the instantaneous power failure.

図１は、本発明の最良の実施の形態としてのスイッチング電源装置の全体的な構成例を示している。
先ず、一次側には２つのＭＯＳＦＥＴで構成されたスイッチング素子ＳＷ１，ＳＷ２を備えてある。スイッチング素子ＳＷ１のソースとスイッチング素子ＳＷ２のドレインとを接続していることで、スイッチング素子ＳＷ１がハイサイドで、スイッチング素子ＳＷ２がローサイドとなる関係により、これらスイッチング素子を直列接続している。２つのスイッチング素子ＳＷ１，ＳＷ２の直列回路と並列に２つのコンデンサＣｐ１，Ｃｐ２を直列に接続してあり、２つのスイッチング素子ＳＷ１，ＳＷ２と２つのコンデンサＣｐ１，Ｃｐ２でハーフブリッジ結合方式によるスイッチング回路を構成してある。コンデンサＣｐ１，Ｃｐ２は、ＳＷ１とＳＷ２のターンオフ電圧傾きを緩やかにして、いわゆるゼロボルトスイッチング（以下、「ＺＶＳ」という。）の調整を容易化するものである。 FIG. 1 shows an example of the overall configuration of a switching power supply device as the best mode of the present invention.
First, on the primary side, switching elements SW1 and SW2 configured by two MOSFETs are provided. Since the source of the switching element SW1 and the drain of the switching element SW2 are connected, the switching elements SW1 are connected in series because the switching element SW1 is on the high side and the switching element SW2 is on the low side. Two capacitors Cp1 and Cp2 are connected in series with a series circuit of two switching elements SW1 and SW2, and a switching circuit using a half-bridge coupling system is formed by two switching elements SW1 and SW2 and two capacitors Cp1 and Cp2. It is configured. Capacitors Cp1 and Cp2 ease the adjustment of so-called zero volt switching (hereinafter referred to as “ZVS”) by making the slope of the turn-off voltage of SW1 and SW2 gentle.

また、スイッチング素子ＳＷ１のドレイン−ソースに対しては、ダイオードＤ１が並列に接続される。ダイオードＤ１のアノード、カソードは、それぞれ、スイッチング素子ＳＷ１のソース、ドレインに対して接続される。ここで、スイッチング素子ＳＷ１のドレイン→ソースの順方向と、いわゆるボディダイオードＤ１のアノード→カソードの順方向は、相互に逆向きとなっている。つまり、ボディダイオードＤ１は、スイッチング素子ＳＷ１に対して逆並列接続されている。以上より、それぞれボディダイオードＤ１，Ｄ２が逆並列接続されたスイッチング素子ＳＷ１，ＳＷ２を直列接続して形成される回路が、ハーフブリッジ結合方式によるスイッチング回路となる。本実施例では、スイッチング素子ＳＷ１，ＳＷ２はＭＯＳＦＥＴであり、ダイオードＤ１，Ｄ２は、スイッチング素子ＳＷ１，ＳＷ２のそれぞれのドレインーソース間に構造上寄生的に内在する。 A diode D1 is connected in parallel to the drain-source of the switching element SW1. The anode and cathode of the diode D1 are connected to the source and drain of the switching element SW1, respectively. Here, the forward direction from the drain to the source of the switching element SW1 and the forward direction from the anode to the cathode of the so-called body diode D1 are opposite to each other. That is, the body diode D1 is connected in antiparallel with the switching element SW1. As described above, a circuit formed by connecting in series the switching elements SW1 and SW2 to which the body diodes D1 and D2 are connected in antiparallel is a half-bridge coupling type switching circuit. In this embodiment, the switching elements SW1 and SW2 are MOSFETs, and the diodes D1 and D2 are parasitically included between the drains and the sources of the switching elements SW1 and SW2.

ここで、漏洩インダクタンスは一次側直列共振コンデンサＣｒと直列接続されていることになるが、この直列接続により一次側直列共振回路を形成する。そして、この一次側直列共振回路が、前記のようにしてスイッチング素子ＳＷ１，ＳＷ２のスイッチング出力点に対して接続されていることで、スイッチング素子ＳＷ１，ＳＷ２のスイッチング動作に応じたスイッチング出力電流が一次側直列共振回路に供給されることになる。これにより、スイッチング動作は電流共振形となる。即ち、電流共振形コンバータが形成されることになる。なお、トランスＴ１については密結合で構成した上で、漏洩インダクタンスに相当するチョークコイルを挿入するようにして構成しても、前記と同様に電流共振形とするための一次側直列共振回路を形成することができる。 Here, the leakage inductance is connected in series with the primary side series resonance capacitor Cr, and this series connection forms a primary side series resonance circuit. The primary side series resonant circuit is connected to the switching output points of the switching elements SW1 and SW2 as described above, so that the switching output current corresponding to the switching operation of the switching elements SW1 and SW2 is primary. Will be supplied to the side series resonant circuit. Thereby, the switching operation becomes a current resonance type. That is, a current resonance type converter is formed. Even if the transformer T1 is configured with a tight coupling and a choke coil corresponding to the leakage inductance is inserted, a primary side series resonance circuit for forming a current resonance type is formed as described above. can do.

また、ドライブ信号ＳＧ１，ＳＧ２は、互いに１８０°の位相差を有したうえで、スイッチング素子ＳＷ１，ＳＷ２がターンオン又はターンオフする短時間のタイミングで、スイッチング素子ＳＷ１，ＳＷ２が共にオフとなるデッドタイム期間を形成するような波形ともされている。これにより、スイッチング素子ＳＷ１，ＳＷ２は、発振回路１１にて生成される発振信号周波数に応じたスイッチング周波数により、交互にオン・オフするタイミングでスイッチング動作を行うように駆動される。また、スイッチング動作として、スイッチング素子ＳＷ１，ＳＷ２のターンオン、ターンオフ時に対応してスイッチング素子ＳＷ１，ＳＷ２が共にオフとなるデッドタイム期間が得られるようにも駆動される。スイッチング素子ＳＷ１，ＳＷ２がそれぞれスイッチングオフするタイミングでは、上記デッドタイム期間中に、コンデンサＣｐ１，Ｃｐ２に対する充放電がなされる。 The drive signals SG1 and SG2 have a phase difference of 180 ° from each other, and a dead time period in which both the switching elements SW1 and SW2 are turned off at a short time when the switching elements SW1 and SW2 are turned on or turned off. It is also a waveform that forms As a result, the switching elements SW1 and SW2 are driven so as to perform the switching operation at the timing of alternately turning on and off at the switching frequency corresponding to the oscillation signal frequency generated by the oscillation circuit 11. Further, as a switching operation, the switching elements SW1 and SW2 are also driven so as to obtain a dead time period in which both the switching elements SW1 and SW2 are turned off in response to turning on and turning off of the switching elements SW1 and SW2. At the timing when the switching elements SW1 and SW2 are switched off, the capacitors Cp1 and Cp2 are charged and discharged during the dead time period.

発振器１０は、誤差増幅信号に応じて発振周波数を可変するが、これによりスイッチング素子ＳＷ１，ＳＷ２のスイッチング周波数が変化することとなって、一次側から二次側に伝送されるエネルギー量も変化し、二次側直流電圧のレベルが可変制御されることになる。そして、この制御系では、誤差増幅器１２にて比較される二次側直流電圧レベルと、基準電圧Ｖrefとに誤差が生じない状態に収束するように、スイッチング周波数を変化させることになる。つまり、負荷電流が増加して二次側直流電圧のレベルが低下したときには、スイッチング周波数を低くするように制御する。これにより二次側へのエネルギー伝送量が増加して二次側直流電圧が上昇するようにして制御される。逆に、負荷電流が減少して二次側直流電圧のレベルが上昇したときには、スイッチング周波数を高くするように制御して、これにより二次側へのエネルギー伝送量を減少させて、二次側直流電圧を低下させる。このようにして、スイッチング周波数の可変制御により二次側直流電圧の安定化が図られることとなる。 The oscillator 10 varies the oscillation frequency in accordance with the error amplification signal. As a result, the switching frequency of the switching elements SW1 and SW2 changes, and the amount of energy transmitted from the primary side to the secondary side also changes. The level of the secondary side DC voltage is variably controlled. In this control system, the switching frequency is changed so that the secondary DC voltage level compared by the error amplifier 12 and the reference voltage Vref are converged to a state where no error occurs. That is, when the load current increases and the level of the secondary side DC voltage decreases, the switching frequency is controlled to be lowered. As a result, the amount of energy transmitted to the secondary side is increased and the secondary side DC voltage is controlled to increase. Conversely, when the load current decreases and the level of the secondary side DC voltage rises, control is performed to increase the switching frequency, thereby reducing the amount of energy transfer to the secondary side, Reduce DC voltage. In this way, the secondary side DC voltage is stabilized by the variable control of the switching frequency.

本発明は、カウント手段であるカウンタ１５を有することが特徴である。このカウンタ１５の詳細については後述するが、カウンタ１５は発振器１０から発生する発振信号を監視して発振数をカウントするものである。本発明のカウント１５は、一定のカウント数をカウントした時点で、直前にカウントした際のスイッチング素子ＳＷ１のオン時間より長くスイッチング素子ＳＷ２をオンさせるように制御することを特徴としている。本実施例においては、電源動作開始時又は瞬時停電による再起動時等でカウンタ１５がカウントを開始するように設定してある。 The present invention is characterized by having a counter 15 which is a counting means. Although details of the counter 15 will be described later, the counter 15 monitors the oscillation signal generated from the oscillator 10 and counts the number of oscillations. The count 15 of the present invention is characterized in that when a certain number of counts are counted, the switching element SW2 is controlled to be turned on longer than the on-time of the switching element SW1 when it was counted immediately before. In this embodiment, the counter 15 is set to start counting at the time of starting the power supply operation or restarting due to an instantaneous power failure.

本実施例では、先ず、発振器１０と駆動回路１１から出力される発振信号をカウンタ１５が監視する。カウンタ１５は、第一のスイッチング素子ＳＷ１の１回目（全体の２回目）のオン時間より、交互にオン・オフする第二のスイッチング素子ＳＷ２のオン時間、すなわち第二のスイッチング素子ＳＷ２の２回目（全体の３回目）のオン時間を長くなるように制御する。全体の３回目の根拠は本実施例では第二のスイッチング素子ＳＷ２の１回目のオンの際には、実際には電流は流れない。第二のスイッチング素子ＳＷ２が２回目のオンをする際、第二のスイッチング素子ＳＷ２のボディダイオードＤ２に転流電流が流れ込み、その結果、スイッチング素子ＳＷ１，ＳＷ２に貫通電流が流れてしまう。そのため、その前に貫通電流を防止する必要があるためである。なお、具体的な制御については後述する。 In this embodiment, first, the counter 15 monitors the oscillation signals output from the oscillator 10 and the drive circuit 11. The counter 15 has an on-time of the second switching element SW2 that is alternately turned on and off, that is, a second time of the second switching element SW2, from the first on-time of the first switching element SW1 (the second time of the whole). Control is performed so as to increase the on-time of the (total 3rd time). In the present embodiment, the entire third time is based on the fact that no current actually flows when the second switching element SW2 is turned on for the first time. When the second switching element SW2 is turned on for the second time, a commutation current flows into the body diode D2 of the second switching element SW2, and as a result, a through current flows through the switching elements SW1 and SW2. Therefore, it is necessary to prevent a through current before that. Specific control will be described later.

続いて、本発明の要部である発振器１０と駆動回路１１の具体的構成について図２に示し、これについて、具体的に説明する。発振器１０は、抵抗Ｒｔ、時定数コンデンサＣｔ、フォトカプラＦＢ、スイッチング素子Ｑ１０ａ〜Ｑ１０ｆ、コンパレータ１０２、ＮＯＴ回路１０１，１０３、基準電圧部１００、並びにフリップフロップ回路１０４を備えてある。 Next, a specific configuration of the oscillator 10 and the drive circuit 11 which are the main parts of the present invention is shown in FIG. 2 and will be specifically described. The oscillator 10 includes a resistor Rt, a time constant capacitor Ct, a photocoupler FB, switching elements Q10a to Q10f, a comparator 102, NOT circuits 101 and 103, a reference voltage unit 100, and a flip-flop circuit 104.

ＮＯＴ回路１０１は後述するカウンタ１５の出力信号を入力し、スイッチング素子Ｑ１０ｃの制御端子に出力するように構成してある。このスイッチング素子Ｑ１０ｃはローレベルの信号を入力するとオンし、ハイレベルの信号を入力するとオフするように構成してある。このスイッチング素子Ｑ１０ｃがオンすると、このスイッチング素子Ｑ１０ｃに接続する電流源（図示しない）から時定数コンデンサＣｔが充電し、オフすると、このスイッチング素子Ｑ１０ｃに接続する電流源（図示しない）から時定数コンデンサＣｔは充電しないように構成してある。 The NOT circuit 101 is configured to input an output signal of a counter 15 described later and output it to the control terminal of the switching element Q10c. The switching element Q10c is configured to be turned on when a low level signal is inputted and turned off when a high level signal is inputted. When the switching element Q10c is turned on, the time constant capacitor Ct is charged from a current source (not shown) connected to the switching element Q10c, and when the switching element Q10c is turned off, the time constant capacitor is supplied from a current source (not shown) connected to the switching element Q10c. Ct is configured not to be charged.

また、発振器１０は、基準電圧部１００を備えてある。この基準電圧部１００は時定数コンデンサＣｔの充電時並びに放電時に２つの閾値を有する。この基準電圧部１００に対してコンパレータ１０２の非反転入力が接続されている。コンパレータ１０２の反転入力は、カレントミラーを構成するＱ１０ｅのドレイン電流出力と時定数コンデンサＣｔの接続点に対して接続される。 The oscillator 10 includes a reference voltage unit 100. The reference voltage unit 100 has two threshold values when the time constant capacitor Ct is charged and discharged. A non-inverting input of the comparator 102 is connected to the reference voltage unit 100. The inverting input of the comparator 102 is connected to the connection point between the drain current output of Q10e constituting the current mirror and the time constant capacitor Ct.

また、コンパレータ１０２は検出信号として出力する。この検出信号は、時定数コンデンサＣｔの両端電圧が上限閾値レベルであるときにローレベルとなる信号である。この検出信号は、ＮＯＴ回路１０３の入力端子に入力される。ＮＯＴ回路１０３の出力信号（OSC_CLK）は、フリップフロップ回路１０４のクロック（CK）端子に入力される。 The comparator 102 outputs as a detection signal. This detection signal is a signal that goes low when the voltage across the time constant capacitor Ct is at the upper threshold level. This detection signal is input to the input terminal of the NOT circuit 103. The output signal (OSC_CLK) of the NOT circuit 103 is input to the clock (CK) terminal of the flip-flop circuit 104.

フリップフロップ回路１０４の反転出力（/Q）、非反転出力（Q）から出力される出力信号は、スイッチング素子ＳＷ１，ＳＷ２をスイッチング駆動するためのドライブ信号（CLK_H，CLK_L）を生成する駆動信号として、駆動回路１１に入力される。 Output signals output from the inverted output (/ Q) and non-inverted output (Q) of the flip-flop circuit 104 serve as drive signals for generating drive signals (CLK_H, CLK_L) for switching the switching elements SW1 and SW2. , Input to the drive circuit 11.

駆動回路１１は、ＲＳフリップフロップ回路１１０、及び、ＡＮＤ回路１１１，１１２を備えて形成される。ＲＳフリップフロップ回路１１０から出力された出力信号は、駆動回路１１において、ＡＮＤ回路１１１及びＡＮＤ回路１１２の各一方の入力端子に入力される。そして、ＡＮＤ回路１１１の出力信号がスイッチング素子ＳＷ１をスイッチング駆動するドライブ信号（CLK_H）となり、ＡＮＤ回路１１２の出力信号がスイッチング素子ＳＷ２をスイッチング駆動するドライブ信号（CLK_L）となる。 The drive circuit 11 includes an RS flip-flop circuit 110 and AND circuits 111 and 112. The output signal output from the RS flip-flop circuit 110 is input to one input terminal of each of the AND circuit 111 and the AND circuit 112 in the drive circuit 11. The output signal of the AND circuit 111 becomes a drive signal (CLK_H) for switching the switching element SW1, and the output signal of the AND circuit 112 becomes a drive signal (CLK_L) for switching the switching element SW2.

続いて、本発明の要部であるカウンタ１５の具体的構成について図３に示し、これについて、具体的に説明する。なお、カウンタ１５が動作する際の動作波形図を図４に示す。カウンタ１５は図示するように、３つのＲＳフリップフロップ回路１５１，１５３，１５６と、ＡＮＤ回路１５２と、ＮＯＴ回路１５４と、ＮＯＲ回路１５５と、ＯＲ回路１５７とを備えてある。 Next, a specific configuration of the counter 15 which is a main part of the present invention is shown in FIG. 3 and will be specifically described. An operation waveform diagram when the counter 15 operates is shown in FIG. The counter 15 includes three RS flip-flop circuits 151, 153, 156, an AND circuit 152, a NOT circuit 154, a NOR circuit 155, and an OR circuit 157 as shown in the figure.

カウンタ１５は発振器１０から出力された発振信号を入力する。カウンタ１５は第一のＲＳフリップフロップ回路１５１を有し、このＲＳフリップフロップ回路１５１のセット端子には発振器１０のハイサイドの発振信号（CLK_H）を入力するようにしてあり、リセット端子には起動時を知らせる信号（STOP_A）を入力するようにしてある。 The counter 15 receives the oscillation signal output from the oscillator 10. The counter 15 has a first RS flip-flop circuit 151, and the high-side oscillation signal (CLK_H) of the oscillator 10 is input to the set terminal of the RS flip-flop circuit 151, and the reset terminal is activated. A signal (STOP_A) that informs the time is input.

第一のＲＳフリップフロップ回路１５１の出力端子はＡＮＤ回路１５２の一方の入力端子に接続してある。また、ＡＮＤ回路１５２の他方の入力端子には、発振器１０のローサイドの発振信号（CLK_L）を入力するようにしてあり、フリップフロップ信号（Q1）とローサイドの発振信号（CLK_L）とが共にハイレベルの信号を入力した場合に、ハイレベルのＡＮＤ信号（A1）を出力するようにしてある。 The output terminal of the first RS flip-flop circuit 151 is connected to one input terminal of the AND circuit 152. Further, the low-side oscillation signal (CLK_L) of the oscillator 10 is input to the other input terminal of the AND circuit 152, and both the flip-flop signal (Q1) and the low-side oscillation signal (CLK_L) are at a high level. When the above signal is input, a high level AND signal (A1) is output.

ＡＮＤ回路１５２の出力信号（A1）は第二のＲＳフリップフロップ回路１５３のセット端子に入力するようにしてある。一方、第二のＲＳフリップフロップ回路１５３のリセット端子には第一のフリップフロップ回路１５１のリセット端子と同様に、起動時を知らせる信号（STOP_A）を入力するようにしてある。 The output signal (A1) of the AND circuit 152 is input to the set terminal of the second RS flip-flop circuit 153. On the other hand, similarly to the reset terminal of the first flip-flop circuit 151, the reset terminal of the second RS flip-flop circuit 153 is supplied with a signal (STOP_A) notifying the start-up.

第二のＲＳフリップフロップ回路１５３の出力端子はＮＯＴ回路１５４の入力端子を接続してあり、このＮＯＴ回路１５４の出力端子はＮＯＲ回路１５５の一方の入力端子に接続してある。また、ＮＯＲ回路１５５の他方の入力端子には、発振器１０に内蔵されている時定数コンデンサＣｔが満充電になった際にオン・オフする信号（TFF_OUT）を入力するようにしてあり、ＮＯＴ信号又は発振器１０に内蔵されている時定数コンデンサＣｔが満充電になった際にオン・オフする信号（TFF_OUT）がハイレベルの場合にローレベルのＮＯＲ信号（O2）を出力するようにしてある、言い換えれば、ＮＯＴ信号と発振器１０に内蔵されている時定数コンデンサＣｔが満充電になった際にオン・オフする信号（TFF_OUT）とが共にローレベルの場合にハイレベルのＮＯＲ信号（O2）を出力するようにしてある。 The output terminal of the second RS flip-flop circuit 153 is connected to the input terminal of the NOT circuit 154, and the output terminal of the NOT circuit 154 is connected to one input terminal of the NOR circuit 155. The other input terminal of the NOR circuit 155 receives a signal (TFF_OUT) that is turned on / off when the time constant capacitor Ct built in the oscillator 10 is fully charged. Alternatively, when the signal (TFF_OUT) that is turned on / off when the time constant capacitor Ct built in the oscillator 10 is fully charged is at a high level, a low level NOR signal (O2) is output. In other words, when both the NOT signal and the signal (TFF_OUT) that is turned on / off when the time constant capacitor Ct built in the oscillator 10 is fully charged are both at a low level, a high level NOR signal (O2) is output. It is designed to output.

ＮＯＲ信号（O2）は第三のＲＳフリップフロップ回路１５６のセット端子に入力するようにしてある。一方、第三のＲＳフリップフロップ回路１５６のリセット端子には第一及び第二のフリップフロップ回路１５１，１５３のリセット端子と同様に、起動時を知らせる信号（STOP_A）を入力するようにしてある。 The NOR signal (O2) is input to the set terminal of the third RS flip-flop circuit 156. On the other hand, similarly to the reset terminals of the first and second flip-flop circuits 151 and 153, the reset terminal of the third RS flip-flop circuit 156 is supplied with a signal (STOP_A) that informs the start-up.

第三のＲＳフリップフロップ回路１５６の出力端子はＯＲ回路１５７の一方の入力端子を接続してあり、このＯＲ回路１５７の他方の入力端子はＮＯＴ回路１５４の出力端子に接続してあり、ＮＯＴ信号又は第三のフリップフロップ信号がハイレベルの場合にハイレベルの出力信号（VGL_2PULSE）を出力するようにしてある。カウンタ１５は以上のように構成してある。 The output terminal of the third RS flip-flop circuit 156 is connected to one input terminal of the OR circuit 157, and the other input terminal of the OR circuit 157 is connected to the output terminal of the NOT circuit 154. Alternatively, when the third flip-flop signal is at a high level, a high level output signal (VGL_2PULSE) is output. The counter 15 is configured as described above.

本実施例におけるスイッチング電源装置は、以上のような構成を有し、以下のような作用をする。先ず、定常時における動作は以下の通りである。
先ず、スイッチング素子ＳＷ１，ＳＷ２の各ゲート−ソース間には、ゲートソース間電圧Ｖgs(Q1),Ｖgs(Q2)が生じており、これらの波形は、駆動回路１１からスイッチング素子ＳＷ１，ＳＷ２の各ゲートに対して印加されるドライブ信号ＳG1，ＳG2の波形に対応する。つまり、ゲートソース間電圧Ｖgs(Q1),Ｖgs(Q2)の各々について、正極性のパルスが立ち上がっている期間が、スイッチング素子がオンとなるオン期間となり、０レベルの期間はスイッチング素子がオフとなるオフ期間となる。 The switching power supply device in the present embodiment has the above-described configuration and operates as follows. First, the operation in the steady state is as follows.
First, gate-source voltages Vgs (Q1) and Vgs (Q2) are generated between the gates and the sources of the switching elements SW1 and SW2, and these waveforms are generated from the drive circuit 11 to the switching elements SW1 and SW2. This corresponds to the waveforms of the drive signals SG1 and SG2 applied to the gate. That is, for each of the gate-source voltages Vgs (Q1) and Vgs (Q2), the period during which the positive pulse rises is the on period during which the switching element is on, and the switching element is off during the zero level period. It becomes an off period.

スイッチング素子ＳＷ１,ＳＷ２は、交互にオン・オフするタイミングでスイッチングを行う。また、スイッチング素子ＳＷ１,ＳＷ２がターンオン・ターンオフする際において、スイッチング素子ＳＷ１,ＳＷ２が共にオフとなるデッドタイム期間（Ｔｄ）を形成してスイッチング動作を行っている。また、このようにしてスイッチングを行うスイッチング素子ＳＷ１，ＳＷ２のうち、スイッチング素子ＳＷ１のドレイン−ソース間電圧Ｖds(Q1)は、オンとなる期間においては０レベルで、オフとなる期間においては一定レベルでクランプされ、デッドタイムにおいてレベル遷移する（第一のスイッチング素子ＳＷ１と第二のスイッチング素子ＳＷ２のオン・オフが切り替わる）。なお、スイッチング素子ＳＷ１とスイッチング素子ＳＷ２のドレイン−ソース間電圧とは、１８０°の位相差を有する。 The switching elements SW1 and SW2 perform switching at the timing of turning on and off alternately. Further, when the switching elements SW1 and SW2 are turned on and off, a switching operation is performed by forming a dead time period (Td) in which both the switching elements SW1 and SW2 are turned off. Of the switching elements SW1 and SW2 that perform switching in this way, the drain-source voltage Vds (Q1) of the switching element SW1 is 0 level during the on period and constant level during the off period. And the level transitions in the dead time (the first switching element SW1 and the second switching element SW2 are switched on / off). Note that the drain-source voltage of the switching element SW1 and the switching element SW2 has a phase difference of 180 °.

スイッチング電流Ｉd1は、先ず、スイッチング素子ＳＷ１のターンオン時において、一次側直列共振コンデンサＣｒ→励磁インダクタンス→漏洩インダクタンスからボディダイオードＤ１を介して、負極性の方向で流れる。このボディダイオードＤ１の順方向を流れる期間のスイッチング電流Ｉd1は、ＭＯＳＦＥＴのスイッチング素子のドレイン−ソース方向である正方向に対しては逆方向に流れる電流であり、波形的には負極性となり、そして、この負極性によりボディダイオードＤ１に流れるスイッチング電流は、スイッチング素子ＳＷ１がターンオンする直前まで、コンデンサＣｐに充電するようにして流れていた電流が転移して流れたものとしてみることができる。つまり、スイッチング電流としては、転流電流である。 First, when the switching element SW1 is turned on, the switching current Id1 flows in a negative polarity direction from the primary side series resonance capacitor Cr → excitation inductance → leakage inductance through the body diode D1. The switching current Id1 during the period in which the body diode D1 flows in the forward direction is a current that flows in the reverse direction with respect to the positive direction, which is the drain-source direction of the switching element of the MOSFET. The switching current flowing through the body diode D1 due to this negative polarity can be regarded as a current that has flowed so as to charge the capacitor Cp until immediately before the switching element SW1 is turned on. That is, the switching current is a commutation current.

この転流電流としての期間が経過するとスイッチング電流Ｉd1は反転して、スイッチング素子ＳＷ１（ドレイン−ソース）→漏洩インダクタンス→励磁インダクタンス→一次側直列共振コンデンサＣｒの経路で正極性により流れ、この後、スイッチング素子ＳＷ１がターンオフするタイミングで０レベルとなる。このスイッチング素子ＳＷ１のターンオフ直後の期間（デッドタイム期間Ｔｄ）においては、コンデンサＣｐ１，Ｃｐ２においてＺＶＳ動作が生じる期間が得られる。 When the period as the commutation current elapses, the switching current Id1 is reversed and flows with a positive polarity in the path of the switching element SW1 (drain-source) → leakage inductance → excitation inductance → primary side series resonance capacitor Cr, and then It becomes 0 level at the timing when the switching element SW1 is turned off. In the period immediately after the switching element SW1 is turned off (dead time period Td), a period in which the ZVS operation occurs in the capacitors Cp1 and Cp2 is obtained.

そして、前記スイッチング素子ＳＷ１のターンオフ直後のデッドタイム期間Ｔｄが経過した後は、スイッチング素子ＳＷ２がターンオンすることになり、前述のスイッチング素子ＳＷ１と同様の波形になる。 After the dead time period Td immediately after the switching element SW1 is turned off, the switching element SW2 is turned on, and the waveform is the same as that of the switching element SW1.

そして、このスイッチング素子ＳＷ２のターンオフ時（デッドタイム期間Ｔｄ）においても、ＳＷ１でのＺＶＳと同様の作用が得られる。 Even when the switching element SW2 is turned off (dead time period Td), the same effect as ZVS in SW1 is obtained.

この一次側直列共振電流は、スイッチング電流Ｉd1，Ｉd2と、前記のようにしてスイッチング素子ＳＷ１，ＳＷ２のターンオフ時（デッドタイム期間Ｔｄ）においてコンデンサＣｐ１，Ｃｐ２に流れる充放電電流（部分電圧共振電流）とが合成されたものとなる。 The primary side series resonance current includes the switching currents Id1 and Id2, and the charge / discharge currents (partial voltage resonance currents) flowing through the capacitors Cp1 and Cp2 when the switching elements SW1 and SW2 are turned off (dead time period Td) as described above. Are synthesized.

スイッチング素子ＳＷ１がオンとなる期間に対応しては、二次巻線Ｎs１に励起される順方向の電圧により、整流ダイオードＤ３が導通して、整流電流ＩD3により、平滑コンデンサＣｏへの充電が行われる。また、スイッチング素子ＳＷ２がオンとなる期間に対応しては、二次巻線Ｎs２に励起される順方向の電圧により、整流ダイオードＤ４が導通して、整流電流ＩD4により、平滑コンデンサＣｏへの充電が行われる。このようにして両波整流動作が二次側で行われることで、平滑コンデンサＣｏの両端電圧として二次側直流電圧が生成されることになる。 Corresponding to the period during which the switching element SW1 is turned on, the rectifier diode D3 is turned on by the forward voltage excited by the secondary winding Ns1, and the smoothing capacitor Co is charged by the rectified current ID3. Is called. In correspondence with the period during which the switching element SW2 is turned on, the forward voltage excited by the secondary winding Ns2 makes the rectifier diode D4 conductive, and the rectified current ID4 charges the smoothing capacitor Co. Is done. In this way, by performing the both-wave rectification operation on the secondary side, a secondary side DC voltage is generated as the voltage across the smoothing capacitor Co.

続いて、電源動作開始時又は瞬時停電による再起動時等においてカウンタ１５が動作を開始する。この際、カウンタ１５は以下のように作用する。
先ず、発振器１０には時定数コンデンサＣｔが内蔵されており、この時定数コンデンサＣｔの充放電により、発振信号（クロック信号）（OSC_CLK）を出力する。 Subsequently, the counter 15 starts operating at the time of starting the power supply operation or restarting due to an instantaneous power failure. At this time, the counter 15 operates as follows.
First, a time constant capacitor Ct is built in the oscillator 10, and an oscillation signal (clock signal) (OSC_CLK) is output by charging and discharging of the time constant capacitor Ct.

電源動作開始時又は瞬時停電による再起動時等以前の状態においては、起動時を知らせる信号（STOP_A）がハイレベルにあるため、全てのＲＳフリップフロップ回路１５１，１５３，１５６にリセットがかかる。よって、ＯＲ回路１５７には、第二のＲＳフリップフロップ回路１５３からリセット信号、即ち、ローレベルのフリップフロップ信号（Q2）がＮＯＴ回路１５４に入力され、ＮＯＴ回路１５４でこの信号が反転してハイレベルの信号を出力し、このハイレベルの信号と、第三のフリップフロップ回路１５６から出力されるローレベルのフリップフロップ信号（Q3）とが入力され、ＯＲ回路はハイレベルの出力信号（VGL_2PULSE）を出力する。この結果、カウンタ１５は発振器１０に対してハイレベルの出力信号を出力する。 In a state before the start of power supply operation or a restart due to a momentary power failure, the signal (STOP_A) for notifying the start is at a high level, so that all the RS flip-flop circuits 151, 153 and 156 are reset. Therefore, the reset signal from the second RS flip-flop circuit 153, that is, the low-level flip-flop signal (Q2) is input to the OR circuit 157 to the NOT circuit 154, and this signal is inverted by the NOT circuit 154 to be high. A level signal is output, and this high level signal and the low level flip-flop signal (Q3) output from the third flip-flop circuit 156 are input, and the OR circuit outputs a high level output signal (VGL_2PULSE). Is output. As a result, the counter 15 outputs a high level output signal to the oscillator 10.

一方、発振器１０ではハイレベルの出力信号（VGL_2PULSE）を入力するとＮＯＴ回路１０１で反転されて、ローレベルの信号を出力する。このローレベルの信号は前述したスイッチング素子Ｑ１０ｃの制御端子に入力され、スイッチング素子Ｑ１０ｃはオンする。このスイッチング素子Ｑ１０ｃがオンすると、このスイッチング素子Ｑ１０ｃに接続する電流源から時定数コンデンサＣｔは充電する。 On the other hand, when a high level output signal (VGL_2PULSE) is input to the oscillator 10, it is inverted by the NOT circuit 101 to output a low level signal. This low level signal is input to the control terminal of the switching element Q10c described above, and the switching element Q10c is turned on. When the switching element Q10c is turned on, the time constant capacitor Ct is charged from the current source connected to the switching element Q10c.

電源動作開始時又は瞬時停電による再起動時と同時に起動時を知らせる信号（STOP_A）が反転してローレベルになる。続いて、スイッチング素子ＳＷ２が１回目のオンすなわち発振信号（CLK_L）が１回目のハイレベル信号の時、ＡＮＤ回路１５２にハイレベルの発振信号（CLK_L）が入力されるが、第一のＲＳフリップフロップ回路１５１からローレベルのフリップフロップ信号（Q１）が入力されるため、ＡＮＤ回路１５２からローレベルのＡＮＤ信号（A1）が出力され、第二のＲＳフリップフロップ回路１５３からローレベルのフリップフロップ信号（Q2）が出力される。ＯＲ回路１５７には、第二のＲＳフリップフロップ回路１５３からローレベルのフリップフロップ信号（Q2）がＮＯＴ回路１５４に入力され、ＮＯＴ回路１５４でこの信号が反転してハイレベルの信号を出力し、このハイレベルの信号と、第三のフリップフロップ回路１５６から出力されるローレベルのフリップフロップ信号（Q3）とが入力され、ＯＲ回路はハイレベルの出力信号（VGL_2PULSE）を出力する。この結果、カウンタ１５は発振器１０に対してハイレベルの出力信号を出力する。 The signal (STOP_A) that indicates the start-up is reversed and goes low at the same time as the power operation starts or at the time of restart due to an instantaneous power failure. Subsequently, when the switching element SW2 is turned on for the first time, that is, when the oscillation signal (CLK_L) is the first high level signal, the high level oscillation signal (CLK_L) is input to the AND circuit 152. Since the low-level flip-flop signal (Q1) is input from the flip-flop circuit 151, the low-level AND signal (A1) is output from the AND circuit 152, and the low-level flip-flop signal is output from the second RS flip-flop circuit 153. (Q2) is output. To the OR circuit 157, the low-level flip-flop signal (Q2) is input from the second RS flip-flop circuit 153 to the NOT circuit 154, and this signal is inverted by the NOT circuit 154 to output a high-level signal. The high-level signal and the low-level flip-flop signal (Q3) output from the third flip-flop circuit 156 are input, and the OR circuit outputs a high-level output signal (VGL_2PULSE). As a result, the counter 15 outputs a high level output signal to the oscillator 10.

続いて、スイッチング素子ＳＷ１が１回目のオンすなわち発振信号（CLK_H）が１回目のハイレベル信号の時、第一のＲＳフリップフロップ回路１５１からハイレベルのフリップフロップ信号（Q1）が出力される。この時、ＡＮＤ回路１５２にローレベルの発振信号（CLK_L）が入力されるので、ＡＮＤ回路１５２からローレベルのＡＮＤ信号（A1）が出力される。これにより、発振信号（CLK_L）が１回目のハイレベル信号の時と同様に、第二のＲＳフリップフロップ回路１５３からローレベルのフリップフロップ信号（Q2）がＮＯＴ回路１５４に出力される。ＮＯＴ回路１５４でこの信号が反転してハイレベルの信号となり、このハイレベルの信号と、第三のＲＳフリップフロップ回路１５６から出力されるローレベルのフリップフロップ信号（Q3）とが入力され、ＯＲ回路１５７はハイレベルの出力信号（VGL_2PULSE）を出力する。この結果、カウンタ１５は駆動回路１１に対してハイレベルの出力信号を出力する。 Subsequently, when the switching element SW1 is turned on for the first time, that is, when the oscillation signal (CLK_H) is the first high level signal, the first RS flip-flop circuit 151 outputs a high level flip-flop signal (Q1). At this time, since the low-level oscillation signal (CLK_L) is input to the AND circuit 152, the AND circuit 152 outputs the low-level AND signal (A1). As a result, the low-level flip-flop signal (Q2) is output from the second RS flip-flop circuit 153 to the NOT circuit 154 in the same manner as when the oscillation signal (CLK_L) is the first high-level signal. This signal is inverted by the NOT circuit 154 to become a high level signal, and this high level signal and the low level flip-flop signal (Q3) output from the third RS flip-flop circuit 156 are input and ORed. The circuit 157 outputs a high level output signal (VGL_2PULSE). As a result, the counter 15 outputs a high level output signal to the drive circuit 11.

続いて、スイッチング素子ＳＷ２が２回目のオンすなわち発振信号（CLK_L）が２回目のハイレベル信号の時、ＡＮＤ回路１５２にハイレベルの発振信号（CLK_L）が入力されることとなり、ＡＮＤ回路１５２からハイレベルのＡＮＤ信号（A1）が出力される。これにより、第二のＲＳフリップフロップ回路１５３からハイレベルのフリップフロップ信号（Q2）が出力される。この信号（Q2）はＮＯＴ回路１５４で反転し、この信号がＮＯＲ回路１５５及びＯＲ回路１５７に入力される。 Subsequently, when the switching element SW2 is turned on for the second time, that is, when the oscillation signal (CLK_L) is the second high level signal, a high level oscillation signal (CLK_L) is input to the AND circuit 152. A high level AND signal (A1) is output. As a result, a high-level flip-flop signal (Q2) is output from the second RS flip-flop circuit 153. This signal (Q2) is inverted by the NOT circuit 154, and this signal is input to the NOR circuit 155 and the OR circuit 157.

ＮＯＲ回路１５５では、発振器１０に内蔵されている時定数コンデンサＣｔが満充電になった際にオン・オフする信号（TFF_OUT）を入力する。この信号は、スイッチング素子ＳＷ２が１回目のオン時にハイレベルの信号を出力し、スイッチング素子ＳＷ１が１回目のオン時にローレベル信号を交互に出力する。今回はスイッチング素子ＳＷ２の２回目のオン信号が出力されるため、発振器１０に内蔵されている時定数コンデンサＣｔが満充電になった際にオン・オフする信号（TFF_OUT）はハイレベルの信号を出力する。以上より、ＮＯＲ回路１５５では、発振器１０に内蔵されている時定数コンデンサＣｔが満充電になった際にオン・オフするハイレベルの信号（TFF_OUT）が入力されるが、ＮＯＴ回路１５４からローレベル信号が出力されるため、ＮＯＲ回路１５５は、ローレベルの信号（O2）が出力される。第三のＲＳフリップフロップ回路１５６のセット端子にはローレベルの信号（O2）が入力されるため、カウンタ１５は駆動回路１１に対してローレベルの出力信号（VGL_2PULSE）を出力する。 The NOR circuit 155 inputs a signal (TFF_OUT) that is turned on / off when the time constant capacitor Ct built in the oscillator 10 is fully charged. The switching element SW2 outputs a high level signal when the switching element SW2 is turned on for the first time, and alternately outputs a low level signal when the switching element SW1 is turned on for the first time. Since the second ON signal of the switching element SW2 is output this time, the signal (TFF_OUT) that is turned ON / OFF when the time constant capacitor Ct built in the oscillator 10 is fully charged is a high level signal. Output. As described above, the NOR circuit 155 receives a high level signal (TFF_OUT) that is turned on / off when the time constant capacitor Ct built in the oscillator 10 is fully charged. Since the signal is output, the NOR circuit 155 outputs a low level signal (O2). Since the low level signal (O 2) is input to the set terminal of the third RS flip-flop circuit 156, the counter 15 outputs a low level output signal (VGL — 2 PULSE) to the drive circuit 11.

一方、発振器１０ではローレベルの出力信号（VGL_2PULSE）を入力するとＮＯＴ回路１０１で反転されて、ハイレベルの信号を出力する。このハイレベルの信号は前述したスイッチング素子Ｑ１０ｃの制御端子に入力され、スイッチング素子Ｑ１０ｃはオフする。このスイッチング素子Ｑ１０ｃがオフすると、このスイッチング素子Ｑ１０ｃに接続する電流源から時定数コンデンサＣｔは充電しないため、時定数コンデンサＣｔはスイッチング素子Ｑ１０ｃがオンした場合に比べて、遅い速度で充電動作をする。 On the other hand, when a low level output signal (VGL_2PULSE) is input to the oscillator 10, it is inverted by the NOT circuit 101 and a high level signal is output. This high level signal is input to the control terminal of the switching element Q10c described above, and the switching element Q10c is turned off. When the switching element Q10c is turned off, the time constant capacitor Ct is not charged from the current source connected to the switching element Q10c. Therefore, the time constant capacitor Ct performs a charging operation at a slower speed than when the switching element Q10c is turned on. .

続いて、スイッチング素子ＳＷ１が２回目のオンすなわち発振信号（CLK_H）が２回目のハイレベル信号の時、第一のＲＳフリップフロップ回路１５１からハイレベルのフリップフロップ信号（Q1）が出力される。この後、ＡＮＤ回路１５２にローレベルの発振信号（CLK_L）が入力されるため、ＡＮＤ回路１５２からローレベルのＡＮＤ信号（A1）が出力される。但し、第二のＲＳフリップフロップ回路１５３にはリセットがかからないため、全体の３回目のオン信号を発振した場合と同様に、第二のＲＳフリップフロップ回路１５３からハイレベルのフリップフロップ信号（Q2）が出力される。この信号（Q2）はＮＯＴ回路１５４で反転し、この信号がＮＯＲ回路１５５及びＯＲ回路１５７に入力される。 Subsequently, when the switching element SW1 is turned on for the second time, that is, when the oscillation signal (CLK_H) is the second high level signal, the first RS flip-flop circuit 151 outputs a high level flip-flop signal (Q1). Thereafter, since the low-level oscillation signal (CLK_L) is input to the AND circuit 152, the AND circuit 152 outputs the low-level AND signal (A1). However, since the second RS flip-flop circuit 153 is not reset, the high-level flip-flop signal (Q2) is output from the second RS flip-flop circuit 153 in the same manner as when the entire third ON signal is oscillated. Is output. This signal (Q2) is inverted by the NOT circuit 154, and this signal is input to the NOR circuit 155 and the OR circuit 157.

ＮＯＲ回路１５５では、発振器１０に内蔵されている時定数コンデンサＣｔが満充電になった際にオン・オフする信号（TFF_OUT）を入力する。この信号は、スイッチング素子ＳＷ２が１回目のオン時にハイレベルの信号を出力し、スイッチング素子ＳＷ１が１回目のオン時にローレベル信号を出力する。今回はスイッチング素子ＳＷ１の２回目のオン信号が出力されるため、発振器１０に内蔵されている時定数コンデンサＣｔが満充電になった際にオン・オフする信号(TFF_OUT）はローレベルの信号を出力する。以上より、ＮＯＲ回路１５５では、発振器１０に内蔵されている時定数コンデンサＣｔが満充電になった際にオン・オフするローレベルの信号（TFF_OUT）が入力される。また、ＮＯＴ回路１５４からローレベル信号が出力されるため、ＮＯＲ回路１５５はローレベルの信号が反転して、ハイレベルの信号（O2）が出力される。第三のフリップフロップ回路１５６のセット端子にはハイレベルの信号（O2）が入力されるため、カウンタ１５は駆動回路１１に対してハイレベルの出力信号（VGL_2PULSE）を出力する。 The NOR circuit 155 inputs a signal (TFF_OUT) that is turned on / off when the time constant capacitor Ct built in the oscillator 10 is fully charged. This signal outputs a high level signal when the switching element SW2 is turned on for the first time, and outputs a low level signal when the switching element SW1 is turned on for the first time. Since the second ON signal of the switching element SW1 is output this time, the signal (TFF_OUT) that is turned on / off when the time constant capacitor Ct built in the oscillator 10 is fully charged is a low level signal. Output. As described above, the NOR circuit 155 receives a low level signal (TFF_OUT) that is turned on / off when the time constant capacitor Ct built in the oscillator 10 is fully charged. Further, since a low level signal is output from the NOT circuit 154, the low level signal is inverted in the NOR circuit 155, and a high level signal (O2) is output. Since the high-level signal (O2) is input to the set terminal of the third flip-flop circuit 156, the counter 15 outputs a high-level output signal (VGL_2PULSE) to the drive circuit 11.

一般的な従来型電流共振電源等においては、電源動作開始時や瞬時停電再起動時等に図６の(a)部に示すような、いわゆるdi/dtモードによる貫通電流が発生しうるが、本発明に係るスイッチング電源装置においては、特開２００５−５１９１８号公報の発明とは異なり、電流検出等を行うことなく、上記貫通電流の発生が未然に防止される。そのメカニズムは、以下の通りである。 In a general conventional current resonance power supply or the like, a through current in a so-called di / dt mode as shown in part (a) of FIG. In the switching power supply according to the present invention, unlike the invention of Japanese Patent Laid-Open No. 2005-51918, the occurrence of the through current is prevented without performing current detection or the like. The mechanism is as follows.

Vin入力等による電源動作開始時は、図７に示したように、発振器１０が発振信号（OSC_CLK）を出力し、カウンタ１５が、発振信号（OSC_CLK）のハイレベルをカウントする。このカウントが所定回（例えば、図７では３回）なされると、所定時間以上のCLK L信号（図７中（３））を発生する。ここでいう所定時間とは、一方のスイッチング素子のドレイン電流（例えば、スイッチング素子ＳＷ２のドレイン電流Id2）がマイナスからプラスに切替る時間以上に設定されていることが望ましい。これにより、一方のスイッチング素子のドレイン電流（例えば、スイッチング素子ＳＷ２のドレイン電流Id2）がマイナスの期間中に、他方のスイッチング素子（例えば、スイッチング素子ＳＷ１）がオンすることは防止され、di/dtモードによる貫通電流が発生することはない。 At the start of power supply operation by Vin input or the like, as shown in FIG. 7, the oscillator 10 outputs an oscillation signal (OSC_CLK), and the counter 15 counts the high level of the oscillation signal (OSC_CLK). When this count is performed a predetermined number of times (for example, three times in FIG. 7), a CLK L signal ((3) in FIG. 7) of a predetermined time or more is generated. The predetermined time here is preferably set to be equal to or longer than the time for switching the drain current of one switching element (for example, the drain current Id2 of the switching element SW2) from minus to plus. This prevents the other switching element (for example, the switching element SW1) from being turned on while the drain current of one switching element (for example, the drain current Id2 of the switching element SW2) is negative, and di / dt No through current is generated by the mode.

なお、電源起動時等にスイッチング素子ＳＷ２が最初にオンするような回路構成においては、上記カウント数を3回とすることで電源動作開始時や瞬時停電再起動時等において、全く貫通電流が発生することはない。また、ローレベルの発振信号（CLK_L）の所定時間（図７中ｔｌ３）を、２回目のカウント直後のＳＷ１のオン時間（図７中ｔｈ１）の１．５倍程度に設定しておくと、その後の電源発振動作においても、貫通電流を一層防止するという効果を奏する。但し、上記カウント回数及びローレベルの発振信号（CLK_L）の時間は、本発明において限定するものではない。 Note that in a circuit configuration in which the switching element SW2 is first turned on when the power is turned on, a through current is generated at the start of power supply operation or when an instantaneous power failure is restarted by setting the count to 3 times. Never do. Further, if the predetermined time (tl3 in FIG. 7) of the low level oscillation signal (CLK_L) is set to about 1.5 times the ON time (th1 in FIG. 7) of SW1 immediately after the second count, Even in the subsequent power oscillation operation, there is an effect of further preventing the through current. However, the number of counts and the time of the low level oscillation signal (CLK_L) are not limited in the present invention.

カウンタ１５は以上のような作用をする。このような作用により、トランスＴ１の一次巻線Ｎｐの漏洩インダクタンス成分と、自己のキャパシタンスとにより、共振形のスイッチング動作を得るための共振回路を形成する共振コンデンサＣｒの電圧の大きさに関係なく、電源動作開始時や瞬時停電再起動時等に貫通電流がスイッチング素子ＳＷ１，ＳＷ２に流出することを防止することができる。この動作は、電源動作開始時や瞬時停電再起動時等においてなされ、定常動作時は働かない機能であり、従来技術と異なり電流検出によるものではないので、誤検出により上述のアンバランス状態になりえない。したがって、出力電圧の精度を高めることができるという効果を奏する。更に、軽負荷時においても、上記アンバランス状態が起こりにくく、出力電圧精度低下を防ぐことができ、電源動作開始時点、或いは、瞬時停電再起動時点等にも貫通電流を防止することができる。 The counter 15 operates as described above. Due to such an action, the leakage inductance component of the primary winding Np of the transformer T1 and the capacitance of the transformer T1 are independent of the voltage of the resonance capacitor Cr that forms a resonance circuit for obtaining a resonance type switching operation. Thus, it is possible to prevent the through current from flowing out to the switching elements SW1 and SW2 at the time of starting the power supply operation or restarting the instantaneous power failure. This operation is performed at the start of power supply operation or at the time of restart of instantaneous power failure, etc., and is a function that does not work during steady operation, and unlike conventional technology, it is not based on current detection. No. Therefore, there is an effect that the accuracy of the output voltage can be increased. Further, even in a light load, the unbalanced state is unlikely to occur, the output voltage accuracy can be prevented from being lowered, and a through current can be prevented at the time of starting the power supply operation or restarting the instantaneous power failure.

なお、本発明は、スイッチング手段、駆動手段、トランス、共振コンデンサ、二次側直流電圧生成手段、発振手段、並びに、カウント手段を有しておればよく、そのうち、駆動手段、二次側直流電圧生成手段、及び、発振手段の構成については限定されない。 The present invention only needs to have switching means, drive means, transformer, resonant capacitor, secondary side DC voltage generation means, oscillation means, and count means, of which drive means, secondary side DC voltage. The configurations of the generation unit and the oscillation unit are not limited.

また、スイッチング手段について、実施例では２つのスイッチング素子ＳＷ１，ＳＷ２で構成するハーフブリッジ結合方式のスイッチングコンバータを採用しているが、カウント手段が一定のカウント数をカウントした時点で、直前にカウントした際のスイッチング素子のオン時間より長くオンさせるように制御することが可能なスイッチングコンバータ、例えば、４つのスイッチング素子で構成するフルブリッジ結合方式のスイッチングコンバータにおいても、本発明を構成することができる。 In addition, as the switching means, a half-bridge coupling type switching converter constituted by two switching elements SW1 and SW2 is adopted in the embodiment, but when the counting means counts a certain number of counts, it is counted immediately before. The present invention can also be configured in a switching converter that can be controlled to be turned on longer than the on-time of the switching element, for example, a full-bridge coupling type switching converter composed of four switching elements.

本発明に係るスイッチング電源装置の実施例を示す回路図である。It is a circuit diagram which shows the Example of the switching power supply device which concerns on this invention. 図１図示実施例における要部を示す回路図である。FIG. 2 is a circuit diagram showing a main part in the embodiment shown in FIG. 1. 同じく図１図示実施例における要部を示す回路図である。It is a circuit diagram which shows the principal part in the embodiment shown in FIG. 図１図示実施例における要部の動作を示す波形図である。It is a wave form diagram which shows the operation | movement of the principal part in the Example shown in FIG. 従来のスイッチング電源装置の実施例を示す回路図である。It is a circuit diagram which shows the Example of the conventional switching power supply device. 本発明を実施しない例を示す波形図である。It is a wave form diagram which shows the example which does not implement this invention. 図１図示実施例における波形図である。1 is a waveform diagram in the embodiment shown in FIG.

Explanation of symbols

ＳＷ１，ＳＷ２スイッチング素子
Ｖin 直流入力電圧
Ｃｐ１，Ｃｐ２部分電圧共振コンデンサ
Ｃｒ直列共振コンデンサ
Ｔ１トランス
Ｎｐ一次巻線
Ｎｓ１，Ｎｓ２二次巻線
Ｄ３，Ｄ４整流ダイオード
Ｃｏ平滑コンデンサ
１０発振器
１１駆動回路
１２誤差増幅器
１４フォトカプラ
１５カウンタ SW1, SW2 Switching element Vin DC input voltage Cp1, Cp2 Partial voltage resonant capacitor Cr Series resonant capacitor T1 Transformer Np Primary winding Ns1, Ns2 Secondary winding D3, D4 Rectifier diode Co Smoothing capacitor 10 Oscillator 11 Drive circuit 12 Error amplifier 14 Photocoupler 15 counter

Claims

Switching means including at least one circuit in which two switching elements are connected in series;
Drive means for generating and outputting a drive signal for alternately driving the two switching elements so that a switching operation can be obtained by the switching means;
A transformer comprising a primary winding and a secondary winding, wherein a voltage is excited in the secondary winding by a switching output of the switching circuit obtained in the primary winding;
A resonant capacitor that forms a resonant circuit for obtaining a resonant switching operation by a leakage inductance component of the primary winding and a self-capacitance;
A secondary side DC voltage generating means for generating a secondary side DC voltage by performing a rectifying and smoothing operation by inputting a voltage excited in the secondary winding;
Oscillating means for generating an oscillation signal having a predetermined frequency based on an output voltage signal from the secondary side DC voltage generating means;
Counting means for monitoring the oscillation signal generated from the oscillation means and counting the number of oscillations,
The switching power supply apparatus according to claim 1, wherein the counting means counts a certain number of counts and controls to turn on for a longer time than the on-time of the oscillation signal when counted immediately before.

2. The switching power supply device according to claim 1, wherein the count start point of the predetermined count number is a time of starting a power supply operation, a time of restarting an instantaneous power failure, or the like.

3. The switching power supply device according to claim 1, wherein the predetermined count number is three.