[go: up one dir, main page]

JP2010021232A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2010021232A
JP2010021232A JP2008178785A JP2008178785A JP2010021232A JP 2010021232 A JP2010021232 A JP 2010021232A JP 2008178785 A JP2008178785 A JP 2008178785A JP 2008178785 A JP2008178785 A JP 2008178785A JP 2010021232 A JP2010021232 A JP 2010021232A
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
electron
supply layer
electron supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008178785A
Other languages
Japanese (ja)
Inventor
Nobuyuki Yamamoto
信幸 山本
Shigeyuki Sugimoto
重幸 杉本
Takashi Egawa
孝志 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chubu Electric Power Co Inc
Nagoya Institute of Technology NUC
Original Assignee
Chubu Electric Power Co Inc
Nagoya Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chubu Electric Power Co Inc, Nagoya Institute of Technology NUC filed Critical Chubu Electric Power Co Inc
Priority to JP2008178785A priority Critical patent/JP2010021232A/en
Publication of JP2010021232A publication Critical patent/JP2010021232A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】電子供給層について膜厚とAl組成比率の最適化を図り、ノーマリオフとなる半導体装置を提供することである。
【解決手段】半導体装置10は、基板18上に電子走行層17をエピタキシャル成長により形成し、さらに電子走行層17上に電子供給層15をエピタキシャル成長により形成する。電子走行層17と電子供給層15とはヘテロ接合構造とし、接合界面に二次元電子ガスチャネル16を形成可能なHEMTとする。電子供給層15上は絶縁膜14で覆い、ソース電極11,ゲート電極12およびドレイン電極13を設ける。電子供給層15は、Al組成比率を10〜18[%]とし、膜厚を5〜15[nm]として形成する。作製された半導体装置10は、クラック等の発生が防止され、ノーマリオフになる。よって、この半導体装置10はパワーデバイスとして利用することができる。
【選択図】図1
To provide a semiconductor device which is normally off by optimizing the film thickness and Al composition ratio of an electron supply layer.
In a semiconductor device, an electron transit layer is formed on a substrate by epitaxial growth, and an electron supply layer is further formed on the electron transit layer by epitaxial growth. The electron transit layer 17 and the electron supply layer 15 have a heterojunction structure, and a HEMT capable of forming a two-dimensional electron gas channel 16 at the junction interface. The electron supply layer 15 is covered with an insulating film 14, and a source electrode 11, a gate electrode 12, and a drain electrode 13 are provided. The electron supply layer 15 is formed with an Al composition ratio of 10 to 18 [%] and a film thickness of 5 to 15 [nm]. The manufactured semiconductor device 10 is normally off because the occurrence of cracks and the like is prevented. Therefore, this semiconductor device 10 can be used as a power device.
[Selection] Figure 1

Description

本発明は、電子供給層と電子走行層のヘテロ接合構造を有する半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device having a heterojunction structure of an electron supply layer and an electron transit layer, and a method for manufacturing the same.

従来の半導体装置では、AlGaN(窒化アルミニウムガリウム)層におけるAl(アルミニウム)の組成比率(以下では単に「Al組成比率」と呼ぶ。)をx%とし、AlGaN層の膜厚をynmとして、xとyが式〔x+y<55、25≦x≦40、y≧10〕を満たし、AlGaN層とGaN(窒化ガリウム)層の接合界面に二次元電子ガスを形成するHEMT(High Electron Mobility Transistor;高電子移動度トランジスタ)とした技術の一例が開示されている(例えば特許文献1を参照)。この半導体装置によれば、AlGaN層の膜厚を臨界膜厚より薄くしてクラックの発生を防止するので、シート抵抗の経時変化を無くすことができる。
特開2007−324363号公報
In the conventional semiconductor device, the composition ratio of Al (aluminum) in the AlGaN (aluminum gallium nitride) layer (hereinafter simply referred to as “Al composition ratio”) is x%, the film thickness of the AlGaN layer is y nm, and x High electron mobility transistor (HEMT) in which y satisfies the formula [x + y <55, 25 ≦ x ≦ 40, y ≧ 10] and forms a two-dimensional electron gas at the junction interface between the AlGaN layer and the GaN (gallium nitride) layer An example of a technique called “mobility transistor” is disclosed (see, for example, Patent Document 1). According to this semiconductor device, since the film thickness of the AlGaN layer is made thinner than the critical film thickness to prevent the occurrence of cracks, the change in sheet resistance with time can be eliminated.
JP 2007-324363 A

しかし、特許文献1の半導体装置では、ヘテロ境界面に発生する高濃度の二次元電子ガスの影響を受けてノーマリオンとなり、ゲート電圧をマイナスにしないとトランジスタがオフにならない。この半導体装置を用いて例えばインバータ回路を構成した場合には、インバータの運転中にゲート電圧の制御信号が無くなる(すなわち0になる)と直列に接続された二つのトランジスタが同時にオンとなって電源短絡が発生し、インバータ回路が破損するという問題がある。したがって、半導体装置をパワーデバイスとして利用するにはノーマリオフとなるように作製する必要がある。   However, in the semiconductor device of Patent Document 1, the transistor is normally turned on under the influence of the high concentration two-dimensional electron gas generated at the hetero boundary surface, and the transistor is not turned off unless the gate voltage is made negative. When an inverter circuit is configured using this semiconductor device, for example, when the control signal of the gate voltage disappears (that is, becomes 0) during the operation of the inverter, two transistors connected in series are simultaneously turned on to supply power. There is a problem that a short circuit occurs and the inverter circuit is damaged. Therefore, in order to use the semiconductor device as a power device, it is necessary to make the semiconductor device normally off.

一方、AlGaN層とGaN層のヘテロ接合構造を有するHEMTでは、ゲートの閾値電圧がマイナスとなるが、AlGaN層の膜厚を薄くするに従ってゲートの閾値電圧はプラスの方向に線形的に変化する点が知られている。よってノーマリオフの半導体装置を作製するには、AlGaN層の膜厚をできるだけ薄くするほうが望ましい。ところが、膜厚が薄くなるほど逆にクラック等が生じやすくなるという問題がある。
また、AlGaN層のAl組成比率を変化させると、AlGaN層の膜厚が厚くなるほどゲート閾値電圧のAl組成比率に対する感度が大きくなる点が知られている。よってノーマリオフの半導体装置を作製するには、Al組成比率をできるだけ低くするほうが望ましい。ところが、AlGaN層のAl組成比率が低くなるほどAlGaN層の膜厚を薄くしなければならないという問題がある。
このようなことから、ノーマリオフの半導体装置を適切に作製するには、AlGaN層について膜厚とAl組成比率との最適化を図る必要がある。
On the other hand, in a HEMT having a heterojunction structure of an AlGaN layer and a GaN layer, the gate threshold voltage is negative, but the gate threshold voltage linearly changes in the positive direction as the AlGaN layer thickness is reduced. It has been known. Therefore, in order to manufacture a normally-off semiconductor device, it is desirable to make the AlGaN layer as thin as possible. However, there is a problem that cracks and the like are more likely to occur as the film thickness decreases.
It is also known that when the Al composition ratio of the AlGaN layer is changed, the sensitivity of the gate threshold voltage to the Al composition ratio increases as the thickness of the AlGaN layer increases. Therefore, in order to manufacture a normally-off semiconductor device, it is desirable to make the Al composition ratio as low as possible. However, there is a problem that the film thickness of the AlGaN layer must be reduced as the Al composition ratio of the AlGaN layer decreases.
For this reason, in order to appropriately manufacture a normally-off semiconductor device, it is necessary to optimize the film thickness and the Al composition ratio of the AlGaN layer.

本発明はこのような点に鑑みてなしたものであり、電子供給層(例えば上述したAlGaN層が該当する)について膜厚とAl組成比率の最適化を図り、ノーマリオフとなる半導体装置およびその製造方法を提供することを目的とする。   The present invention has been made in view of such a point, and optimizes the film thickness and the Al composition ratio of an electron supply layer (for example, the above-described AlGaN layer), and a semiconductor device that is normally off and its manufacture It aims to provide a method.

(1)課題を解決するための手段(以下では単に「解決手段」と呼ぶ。)1は、基板上に形成され、III族元素として少なくともアルミニウムを含む窒化物系III−V族化合物で形成される電子供給層と、窒化物系III−V族化合物で形成される電子走行層とをヘテロ接合構造とした半導体装置であって、前記電子供給層は、アルミニウムの組成比率(Al組成比率)を10〜18%とし、膜厚を5〜15nmとして形成したことを要旨とする。 (1) Means for solving the problem (hereinafter simply referred to as “solution means”) 1 is formed on a substrate and is formed of a nitride III-V compound containing at least aluminum as a group III element. The electron supply layer and the electron transit layer formed of the nitride-based III-V group compound have a heterojunction structure, and the electron supply layer has an aluminum composition ratio (Al composition ratio). The gist is that the film thickness is 10 to 18% and the film thickness is 5 to 15 nm.

「電子供給層」はIII族元素として少なくともアルミニウムを含む窒化物系III−V族化合物で形成されていればよい。すなわち、III族元素はGa(ガリウム),Al(アルミニウム),B(ホウ素)およびIn(インジウム)からなる群のうちの少なくとも一種を含み、Alを必須元素とする。V族元素はN(窒素),P(リン)およびAs(砒素)からなる群のうちの少なくとも一種を含む。
「電子走行層」は窒化物系III−V族化合物で形成されていればよい。すなわち、Alが選択的な元素となる点を除いて、電子供給層と同様である。
The “electron supply layer” may be formed of a nitride III-V group compound containing at least aluminum as a group III element. That is, the group III element includes at least one of the group consisting of Ga (gallium), Al (aluminum), B (boron), and In (indium), and Al is an essential element. The group V element includes at least one of the group consisting of N (nitrogen), P (phosphorus), and As (arsenic).
The “electron transit layer” only needs to be formed of a nitride-based III-V group compound. That is, it is the same as the electron supply layer except that Al is a selective element.

解決手段1によれば、Al組成比率が10〜18%であって膜厚が5〜15nmであれば、クラック等の発生が防止され、作製された半導体装置はノーマリオフになる。よって、この半導体装置をパワーデバイスとして利用することができる。   According to Solution 1, when the Al composition ratio is 10 to 18% and the film thickness is 5 to 15 nm, the occurrence of cracks and the like is prevented, and the manufactured semiconductor device is normally off. Therefore, this semiconductor device can be used as a power device.

(2)解決手段2は、解決手段1に記載した半導体装置であって、電子供給層と電子走行層との接合界面に二次元電子ガスを形成するHEMTまたはMESFET(Metal-Semiconductor Field Effect Transistor;金属−半導体電界効果トランジスタ)であることを要旨とする。 (2) Solution 2 is the semiconductor device described in Solution 1, which is a HEMT or MESFET (Metal-Semiconductor Field Effect Transistor) that forms a two-dimensional electron gas at the junction interface between the electron supply layer and the electron transit layer. The main point is that it is a metal-semiconductor field effect transistor.

解決手段2によれば、ノーマリオフの半導体装置としてHEMTまたはMESFETを提供することができる。   According to Solution 2, a HEMT or MESFET can be provided as a normally-off semiconductor device.

(3)解決手段3は、基板上に形成され、III族元素として少なくともアルミニウムを含む窒化物系III−V族化合物で形成される電子供給層と、窒化物系III−V族化合物で形成される電子走行層とをヘテロ接合構造とした半導体装置の製造方法であって、前記電子走行層を形成する工程と、アルミニウムの組成比率が10〜18%になり、膜厚が5〜15nmになるようにガスの供給量を制御しながら前記電子供給層を形成する工程とを有し、両工程におけるエピタキシャル成長をMOCVD(Metal Organic Chemical Vapor Deposition;有機金属化学気相成長)法、MBE(Molecular Beam Epitaxy;分子線エピタキシャル成長)法またはHVPE(Hydride Vapor Phase Epitaxy;ハイドライド気相成長)法のいずれかを用いて行うことを要旨とする。 (3) Solution 3 is formed of a nitride-based III-V group compound formed of a nitride-based III-V compound containing at least aluminum as a group III element, and a nitride-based III-V group compound. And a step of forming the electron transit layer, the composition ratio of aluminum is 10 to 18%, and the film thickness is 5 to 15 nm. Forming the electron supply layer while controlling the gas supply amount, and epitaxial growth in both steps is performed by MOCVD (Metal Organic Chemical Vapor Deposition) method, MBE (Molecular Beam Epitaxy). The gist is to use either the molecular beam epitaxy (HVPE) method or the HVPE (Hydride Vapor Phase Epitaxy) method.

解決手段3によれば、上述した解決手段1と同様に、クラック等の発生が防止され、作製された半導体装置はノーマリオフになる。また、MOCVD法、MBE法またはHVPE法のいずれについても両工程を行うので、作製途中の基板を装置入れ替えのために空気中にさらすことが無くなる。よって界面の劣化が防止され、デバイスの信頼性が高まる。
なお、上述した方法以外、例えばALE(Atomic Layer Epitaxy;原子層エピタキシャル成長)法などを用いてエピタキシャル成長させることも可能である。
According to the solution 3, as in the solution 1 described above, the occurrence of cracks and the like is prevented, and the manufactured semiconductor device is normally off. In addition, since both steps are performed for any of the MOCVD method, the MBE method, and the HVPE method, the substrate being manufactured is not exposed to the air to replace the apparatus. Therefore, the interface is prevented from being deteriorated and the reliability of the device is increased.
In addition to the method described above, it is also possible to perform epitaxial growth using, for example, an ALE (Atomic Layer Epitaxy) method.

本発明によれば、電子供給層(すなわちIII族元素として少なくともアルミニウムを含む窒化物系III−V族化合物層)について膜厚とAl組成比率の最適化が図られ、ノーマリオフとなる半導体装置およびその製造方法を提供することができる。   According to the present invention, the film thickness and the Al composition ratio of the electron supply layer (that is, the nitride III-V compound layer containing at least aluminum as a group III element) are optimized, and the semiconductor device is normally off. A manufacturing method can be provided.

本発明を実施するための最良の形態について、図面を参照しながら説明する。   The best mode for carrying out the present invention will be described with reference to the drawings.

まず、図1には本発明にかかる半導体装置の構成例を断面図で表す。図1に表す半導体装置10は、基板18上に電子走行層17をエピタキシャル成長により形成し、さらに電子走行層17上に電子供給層15をエピタキシャル成長により形成する。電子走行層17と電子供給層15とはヘテロ接合構造とし、接合界面に二次元電子ガスチャネル16を形成可能なHEMTとする。電子供給層15上は絶縁膜14で覆い、ソース電極11,ゲート電極12およびドレイン電極13を設ける。基板18は例えばSiC(窒化珪素)で構成される。絶縁膜14は例えばAlN(窒化アルミニウム)で構成される。   First, FIG. 1 is a cross-sectional view showing a configuration example of a semiconductor device according to the present invention. In the semiconductor device 10 shown in FIG. 1, an electron transit layer 17 is formed on a substrate 18 by epitaxial growth, and an electron supply layer 15 is further formed on the electron transit layer 17 by epitaxial growth. The electron transit layer 17 and the electron supply layer 15 have a heterojunction structure, and a HEMT capable of forming a two-dimensional electron gas channel 16 at the junction interface. The electron supply layer 15 is covered with an insulating film 14, and a source electrode 11, a gate electrode 12, and a drain electrode 13 are provided. The substrate 18 is made of, for example, SiC (silicon nitride). The insulating film 14 is made of, for example, AlN (aluminum nitride).

電子走行層17は窒化物系III−V族化合物で形成され、例えばGaNが該当する。この電子走行層17は、本例ではLT−GaN層(低温成長させたGaN層)とGaN層とからなる複数層で形成する。   The electron transit layer 17 is formed of a nitride III-V group compound, for example, GaN. In this example, the electron transit layer 17 is formed of a plurality of layers including an LT-GaN layer (a GaN layer grown at a low temperature) and a GaN layer.

電子供給層15はIII族元素として少なくともアルミニウムを含む窒化物系III−V族化合物で形成され、例えばAlGaNが該当する。この電子供給層15は、Al組成比率を10〜18[%]とし、膜厚を5〜15[nm]として形成する。   The electron supply layer 15 is formed of a nitride III-V group compound containing at least aluminum as a group III element, for example, AlGaN. The electron supply layer 15 is formed with an Al composition ratio of 10 to 18 [%] and a film thickness of 5 to 15 [nm].

上述した構成からなる半導体装置10を製造する方法について、図2を参照しながら説明する。図2にはMOCVD装置の一例を模式的に断面図で表す。具体的には、水平断面を図2(A)に表し、垂直断面を図2(B)に表す。図2に表すMOCVD装置20は、供給口21,反応部22,排出口23,回転台25,ヒーター26,駆動手段28などを有する。供給口21はエピタキシャル成長を行うのに必要な原料を含むガスが入る。本例では図2(B)に表すように、三種類のガスを供給するために三つの供給口21a,21b,21cを備える。図2(B)の例では、供給口21aからは窒素ガスを供給し、供給口21bからはIII族元素とキャリア(例えば窒素ガスや水素ガス)を含むガスを供給し、供給口21cからはV族元素とキャリアを含むガスを供給する。   A method of manufacturing the semiconductor device 10 having the above-described configuration will be described with reference to FIG. FIG. 2 is a cross-sectional view schematically showing an example of the MOCVD apparatus. Specifically, a horizontal section is shown in FIG. 2A, and a vertical section is shown in FIG. The MOCVD apparatus 20 shown in FIG. 2 includes a supply port 21, a reaction unit 22, a discharge port 23, a turntable 25, a heater 26, a driving means 28, and the like. The supply port 21 is filled with a gas containing a raw material necessary for epitaxial growth. In this example, as shown in FIG. 2B, three supply ports 21a, 21b, and 21c are provided to supply three types of gases. In the example of FIG. 2B, nitrogen gas is supplied from the supply port 21a, gas containing a group III element and a carrier (for example, nitrogen gas or hydrogen gas) is supplied from the supply port 21b, and from the supply port 21c. A gas containing a group V element and a carrier is supplied.

反応部22内は、図2(B)に表すように、供給口21と回転台25との間に層流領域と拡散領域を設けている。層流領域では、各供給口から供給されるガスを層流にして安定化させるため、供給口側に仕切板22aを備える。拡散領域は層流領域と回転台25との間にあり、仕切板22aが無いために各供給口から供給されたガスが混合する。   In the reaction unit 22, as shown in FIG. 2B, a laminar flow region and a diffusion region are provided between the supply port 21 and the turntable 25. In the laminar flow region, a partition plate 22a is provided on the supply port side in order to stabilize the gas supplied from each supply port into a laminar flow. The diffusion region is between the laminar flow region and the turntable 25, and the gas supplied from each supply port is mixed because there is no partition plate 22a.

回転台25の上面は凹状に形成されており、この凹状部位にウエハ24が置かれる。回転台25は駆動手段28の回転軸27に固定等され、駆動手段28の駆動制御を行うことで回転される。ヒーター26は回転台25の下方に備えられ、回転台25を通じてウエハ24を温める。駆動手段28は、駆動源(例えばモータ等)や制御回路などを有する。ガスの種類や、各ガスの供給速度および回転台25の回転速度を制御しながら、ウエハ24上に電子走行層17,電子供給層15,絶縁膜14等をエピタキシャル成長により形成する。以下では、各層を形成する工程の具体例について簡単に説明する。   The upper surface of the turntable 25 is formed in a concave shape, and the wafer 24 is placed in this concave portion. The turntable 25 is fixed to the rotary shaft 27 of the drive means 28 and is rotated by performing drive control of the drive means 28. The heater 26 is provided below the turntable 25 and heats the wafer 24 through the turntable 25. The drive unit 28 includes a drive source (for example, a motor) and a control circuit. The electron transit layer 17, the electron supply layer 15, the insulating film 14, and the like are formed on the wafer 24 by epitaxial growth while controlling the type of gas, the supply speed of each gas, and the rotation speed of the turntable 25. Below, the specific example of the process of forming each layer is demonstrated easily.

(工程1)電子走行層17に相当するLT−GaN層の形成
反応部22を低温(700℃前後)に調整し、TMG(トリメチルガリウム)ガスとNH3(アンモニア)ガスを反応させて基板18上にLT−GaN層を形成する。
(Step 1) Formation of LT-GaN Layer Corresponding to Electron Traveling Layer 17 The reaction section 22 is adjusted to a low temperature (around 700 ° C.), and TMG (trimethylgallium) gas and NH 3 (ammonia) gas are reacted to form a substrate 18. An LT-GaN layer is formed thereon.

(工程2)電子走行層17に相当するGaN層の形成
反応部22を高温(約1100℃)に調整し、TMGガスとNH3ガス、不純物としてSiH4(モノシラン)ガスを反応させてLT−GaN層上にGaN層を形成する。
(Step 2) Formation of a GaN layer corresponding to the electron transit layer 17 The reaction section 22 is adjusted to a high temperature (about 1100 ° C.), and TMG gas, NH 3 gas, and SiH 4 (monosilane) gas as an impurity are reacted to produce LT− A GaN layer is formed on the GaN layer.

(工程3)電子供給層15に相当するAlGaN層の形成
反応部22を高温(約1100℃)に調整し、TMGガスとNH3ガス、TMA(トリメチルアルミニウム)ガスを反応させてAlGaN層を形成する。ただし、Al組成比率を10〜18[%]にするため、AlとGaとが所定の比率になるように各ガスの供給量を制御する。また膜厚が5〜15[nm]となるようにガスの供給量や成長時間等を制御する。
(Step 3) Formation of an AlGaN layer corresponding to the electron supply layer 15 The reaction part 22 is adjusted to a high temperature (about 1100 ° C.), and TMG gas, NH 3 gas, and TMA (trimethylaluminum) gas are reacted to form an AlGaN layer. To do. However, in order to make the Al composition ratio 10 to 18%, the supply amount of each gas is controlled so that Al and Ga have a predetermined ratio. Further, the gas supply amount, growth time, and the like are controlled so that the film thickness becomes 5 to 15 [nm].

(工程4)絶縁膜14に相当するAlN層の形成
反応部22を再び低温(700℃前後)に調整し、Al材料ガスとNH3ガスを連続供給または断続供給することによりAlN層を形成する。
(Step 4) Formation of an AlN layer corresponding to the insulating film 14 The reaction part 22 is again adjusted to a low temperature (around 700 ° C.), and an AlN gas is formed by continuously supplying or intermittently supplying Al material gas and NH 3 gas. .

工程4まで行えば絶縁膜14まで形成されるので、当該絶縁膜14や電子供給層15の一部を除去したうえでソース電極11,ゲート電極12,ドレイン電極13を形成する。これらの電極の材料は例えばTi(チタン)やAu(金)等であり、蒸着法やリフトオフ法等により形成する。その後、適切にカットすると図1の半導体装置10になる。   If the process up to step 4 is performed, the insulating film 14 is formed, and the source electrode 11, the gate electrode 12, and the drain electrode 13 are formed after removing the insulating film 14 and part of the electron supply layer 15. The material of these electrodes is, for example, Ti (titanium) or Au (gold), and is formed by a vapor deposition method, a lift-off method, or the like. Thereafter, when it is appropriately cut, the semiconductor device 10 of FIG. 1 is obtained.

上述のようにして作製された半導体装置10の特性について、図3と図4を参照しながら説明する。図3には、横軸をAl組成比率[%]とし、縦軸をゲート電極12の閾値電圧Vth[V]とした関係をグラフ図で表す。図4には、横軸をAlGaN層の膜厚[nm]とし、縦軸をゲート電極12の閾値電圧Vth[V]とした関係をグラフ図で表す。 The characteristics of the semiconductor device 10 manufactured as described above will be described with reference to FIGS. FIG. 3 is a graph showing a relationship in which the horizontal axis represents the Al composition ratio [%] and the vertical axis represents the threshold voltage V th [V] of the gate electrode 12. FIG. 4 is a graph showing a relationship in which the horizontal axis represents the film thickness [nm] of the AlGaN layer and the vertical axis represents the threshold voltage V th [V] of the gate electrode 12.

図3は、AlGaN層の膜厚を5,10,15,20,26[nm]とし、各膜厚についてAl組成比率を変化させた半導体装置10をそれぞれ作製した場合の閾値電圧Vthを表す。図4は、Al組成比率を5,10,15,20,25,35,45,55[%]とし、AlGaN層の膜厚を変化させた半導体装置10をそれぞれ作製した場合の閾値電圧Vthを表す。作製した半導体装置10がノーマリオフとなるには、図3と図4に表す閾値電圧Vthが0[V]以上でなければならない。この条件を満たすのは、ハッチで表すように、AlGaN層の膜厚が5〜15[nm]の範囲であり、Al組成比率は10〜18[%]の範囲である。
なお、特許文献1の半導体装置はAlGaN層の膜厚が10[nm]以上かつAl組成比率が25[%]以上であるので、図3,図4に適用してみるといずれもノーマリオンになることが明らかである。
FIG. 3 shows the threshold voltage V th when the semiconductor device 10 is manufactured with the AlGaN layer thickness set to 5, 10, 15, 20, 26 [nm] and the Al composition ratio changed for each thickness. . FIG. 4 shows threshold voltages V th when the Al composition ratio is 5, 10, 15, 20, 25, 35, 45, 55 [%] and the semiconductor device 10 is manufactured with the thickness of the AlGaN layer changed. Represents. In order for the manufactured semiconductor device 10 to be normally off, the threshold voltage V th shown in FIGS. 3 and 4 must be 0 [V] or more. As shown by hatching, the film thickness of the AlGaN layer is in the range of 5 to 15 [nm], and the Al composition ratio is in the range of 10 to 18 [%].
Since the semiconductor device of Patent Document 1 has an AlGaN layer thickness of 10 [nm] or more and an Al composition ratio of 25 [%] or more, both are normally on when applied to FIGS. It is clear that

上述した実施の形態によれば、以下に表す各効果を得ることができる。
(1)電子供給層15は、Al組成比率を10〜18[%]とし、膜厚を5〜15[nm]としてエピタキシャル成長により形成した(図1を参照)。作製された半導体装置10は、クラック等の発生が防止され、ノーマリオフになる(図3,図4を参照)。よって、この半導体装置10をパワーデバイスとして利用することができる。
According to the embodiment described above, the following effects can be obtained.
(1) The electron supply layer 15 was formed by epitaxial growth with an Al composition ratio of 10 to 18 [%] and a film thickness of 5 to 15 [nm] (see FIG. 1). The produced semiconductor device 10 is normally off (see FIG. 3 and FIG. 4), preventing the occurrence of cracks and the like. Therefore, this semiconductor device 10 can be used as a power device.

(2)電子供給層15と電子走行層17との接合界面に二次元電子ガスチャネル16を形成するHEMTとして作製した(図1を参照)。よって、HEMTの半導体装置10をパワーデバイスとして利用することができる。 (2) The HEMT was formed as a two-dimensional electron gas channel 16 at the junction interface between the electron supply layer 15 and the electron transit layer 17 (see FIG. 1). Therefore, the HEMT semiconductor device 10 can be used as a power device.

(3)電子走行層17を形成する工程1,2と、Al組成比率が10〜18[%]で膜厚が5〜15[nm]である電子供給層15を形成する工程3とを有し、工程1〜4におけるエピタキシャル成長をMOCVD法を用いて行った。作製された半導体装置10は、クラック等の発生が防止され、ノーマリオフになる(図3,図4を参照)。よって、この半導体装置10はパワーデバイスとして利用することができる。
また、工程1〜4をMOCVD法で行う(すなわち同一のMOCVD装置20内で行う)ので、作製途中の基板18を装置入れ替えのために空気中にさらさなくてよくなる。よって界面の劣化が防止され、デバイスの信頼性が高まる。
(3) Steps 1 and 2 for forming the electron transit layer 17 and Step 3 for forming the electron supply layer 15 having an Al composition ratio of 10 to 18 [%] and a film thickness of 5 to 15 [nm]. Then, the epitaxial growth in steps 1 to 4 was performed using the MOCVD method. The produced semiconductor device 10 is normally off (see FIG. 3 and FIG. 4), preventing the occurrence of cracks and the like. Therefore, this semiconductor device 10 can be used as a power device.
In addition, since the steps 1 to 4 are performed by the MOCVD method (that is, performed in the same MOCVD apparatus 20), it is not necessary to expose the substrate 18 being manufactured to the air for replacing the apparatus. Therefore, the interface is prevented from being deteriorated and the reliability of the device is increased.

〔他の実施の形態〕
以上では本発明を実施するための最良の形態について説明したが、本発明は当該形態に何ら限定されるものではない。言い換えれば、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施することもできる。例えば、次に示す各形態を実現してもよい。
[Other Embodiments]
Although the best mode for carrying out the present invention has been described above, the present invention is not limited to this mode. In other words, various forms can be implemented without departing from the scope of the present invention. For example, the following forms may be realized.

(1)上述した実施の形態では、電子供給層15にAlGaNを適用した(図1等を参照)。この形態に代えて、少なくともアルミニウムを含むことが条件となるものの、他の窒化物系III−V族化合物を適用してもよい。すなわち、III族元素はGa(ガリウム),Al(アルミニウム),B(ホウ素)およびIn(インジウム)からなる群のうちの少なくとも一種を含めばよく、V族元素はN(窒素),P(リン)およびAs(砒素)からなる群のうちの少なくとも一種を含めばよい。例えば、AlGaAs(アルミニウムガリウム砒素)や、AlGaP(アルミニウムガリウムリン)等が該当する。
また、これらの化合物に含まれるガリウムの代わりにインジウムを適用した化合物、例えばAlInN(窒化アルミニウムインジウム),AlInAs(アルミニウムインジウム砒素),AlInP(アルミニウムインジウムリン)等を適用してもよい。
いずれの化合物にせよ、膜厚を5〜15[nm]の範囲とし、Al組成比率は10〜18[%]の範囲とすることで、上述した実施の形態と同様の作用効果を得ることができる。
(1) In the embodiment described above, AlGaN is applied to the electron supply layer 15 (see FIG. 1 and the like). Instead of this form, other nitride-based III-V group compounds may be applied although it is a condition that at least aluminum is included. That is, the group III element may include at least one of the group consisting of Ga (gallium), Al (aluminum), B (boron), and In (indium), and the group V element includes N (nitrogen), P (phosphorus). ) And As (arsenic) may be included. For example, AlGaAs (aluminum gallium arsenide), AlGaP (aluminum gallium phosphide), and the like are applicable.
Further, a compound in which indium is used instead of gallium contained in these compounds, for example, AlInN (aluminum indium nitride), AlInAs (aluminum indium arsenide), AlInP (aluminum indium phosphide), or the like may be applied.
Regardless of the compound, by setting the film thickness in the range of 5 to 15 [nm] and the Al composition ratio in the range of 10 to 18 [%], it is possible to obtain the same effects as the above-described embodiment. it can.

(2)上述した実施の形態では、電子走行層17にGaNを適用した(図1等を参照)。この形態に代えて、他の窒化物系III−V族化合物を適用してもよい。III族元素とV族元素については上記(1)と同様である。例えば、GaAs(ガリウム砒素)や、GaP(ガリウムリン)等が該当する。また、これらの化合物に含まれるガリウムの代わりにインジウムを適用した化合物、例えばInN(窒化インジウム),InAs(インジウム砒素),InP(インジウムリン)等を適用してもよい。いずれの化合物にせよ、上述した実施の形態と同様の作用効果を得ることができる。 (2) In the above-described embodiment, GaN is applied to the electron transit layer 17 (see FIG. 1 and the like). Instead of this form, other nitride III-V compounds may be applied. Group III elements and Group V elements are the same as in (1) above. For example, GaAs (gallium arsenide), GaP (gallium phosphide), and the like are applicable. Further, a compound in which indium is applied instead of gallium contained in these compounds, for example, InN (indium nitride), InAs (indium arsenide), InP (indium phosphide), or the like may be applied. Whichever compound is used, the same effect as that of the above-described embodiment can be obtained.

また、電子走行層17はLT−GaN層とGaN層とからなる複数層で形成したが(図1および工程1,2を参照)。この形態に代えて、GaN層のみからなる単層で形成してもよい。この場合には工程1が不要になるので、半導体装置10の作製にかかる手間やコストを少なく抑えることが可能になる。   The electron transit layer 17 is formed of a plurality of layers including an LT-GaN layer and a GaN layer (see FIG. 1 and steps 1 and 2). It may replace with this form and may form with the single layer which consists only of a GaN layer. In this case, since step 1 is not necessary, it is possible to reduce labor and cost for manufacturing the semiconductor device 10.

(3)上述した実施の形態では、基板18はSiCで構成し、絶縁膜14はAlNで構成した(図1等を参照)。この形態に代えて、基板18はAl23(サファイア)やSi(シリコン)等で構成してもよい。同様に絶縁膜14にはSiO2(二酸化珪素)、SiON(窒酸化珪素)、ボラジン−珪素ポリマー(ボラジンと珪素化合物とが交互に連結されたネットワーク構造のポリマー)等のいずれかで構成してもよい。いずれの化合物にせよ、上述した実施の形態と同様の作用効果を得ることができる。 (3) In the above-described embodiment, the substrate 18 is made of SiC, and the insulating film 14 is made of AlN (see FIG. 1 and the like). Instead of this form, the substrate 18 may be made of Al 2 O 3 (sapphire), Si (silicon), or the like. Similarly, the insulating film 14 is composed of any one of SiO 2 (silicon dioxide), SiON (silicon nitride oxide), borazine-silicon polymer (a polymer having a network structure in which borazine and silicon compounds are alternately connected), and the like. Also good. Whichever compound is used, the same effect as that of the above-described embodiment can be obtained.

(4)上述した実施の形態では、エピタキシャル成長をMOCVD法で行った(図2および工程1〜4を参照)。この形態に代えて、他の方法によってエピタキシャル成長を行ってもよい。例えば、MBE法やHVPE法等が該当する。いずれの方法であっても、工程1〜4を同一の装置内で行うので、作製途中の基板18を装置入れ替えのために空気中にさらさなくてよくなる。よって界面の劣化が防止され、デバイスの信頼性が高まる。 (4) In the above-described embodiment, the epitaxial growth was performed by the MOCVD method (see FIG. 2 and steps 1 to 4). Instead of this form, epitaxial growth may be performed by other methods. For example, the MBE method and the HVPE method are applicable. In any method, since the steps 1 to 4 are performed in the same apparatus, it is not necessary to expose the substrate 18 being manufactured to the air for replacing the apparatus. Therefore, the interface is prevented from being deteriorated and the reliability of the device is increased.

(5)上述した実施の形態では、半導体装置10は電子供給層15と電子走行層17の接合界面に二次元電子ガスを形成するHEMTとした(図1等を参照)。この形態に代えて、半導体装置10をMESFETとしてもよい。すなわち基板18上に電子供給層15や電子走行層17をエピタキシャル成長させた後、電子供給層15等をエッチングしてメサを形成し、このメサ上に金属電極(すなわちソース電極11,ゲート電極12,ドレイン電極13)を形成して製作する。こうしてMESFETとした場合でも、ノーマリオフの半導体装置として、上述した実施の形態と同様の作用効果を得ることができる。 (5) In the above-described embodiment, the semiconductor device 10 is a HEMT that forms a two-dimensional electron gas at the bonding interface between the electron supply layer 15 and the electron transit layer 17 (see FIG. 1 and the like). Instead of this form, the semiconductor device 10 may be a MESFET. That is, after the electron supply layer 15 and the electron transit layer 17 are epitaxially grown on the substrate 18, the electron supply layer 15 and the like are etched to form a mesa, and a metal electrode (that is, the source electrode 11, the gate electrode 12,. A drain electrode 13) is formed and manufactured. Even when the MESFET is formed in this way, the same effects as those of the above-described embodiment can be obtained as a normally-off semiconductor device.

半導体装置の構成例を模式的に表す断面図である。It is sectional drawing which represents typically the structural example of a semiconductor device. MOCVD装置の一例を模式的に表す断面図である。It is sectional drawing showing an example of a MOCVD apparatus typically. Al組成比率と閾値電圧との関係を表すグラフ図である。It is a graph showing the relationship between Al composition ratio and threshold voltage. 電子供給層の膜厚と閾値電圧との関係を表すグラフ図である。It is a graph showing the relationship between the film thickness of an electron supply layer and a threshold voltage.

符号の説明Explanation of symbols

10 半導体装置
11 ソース電極
12 ゲート電極
13 ドレイン電極
14 絶縁膜
15 電子供給層
16 2次元電子ガスチャネル
17 電子走行層
18 基板
20 MOCVD装置
21(21a,21b,21c) 供給口
22 反応部
22a 仕切板
23 排出口
24 ウエハ
25 回転台
26 ヒーター
27 回転軸
28 駆動手段
DESCRIPTION OF SYMBOLS 10 Semiconductor device 11 Source electrode 12 Gate electrode 13 Drain electrode 14 Insulating film 15 Electron supply layer 16 Two-dimensional electron gas channel 17 Electron travel layer 18 Substrate 20 MOCVD apparatus 21 (21a, 21b, 21c) Supply port 22 Reaction part 22a Partition plate 23 Discharge port 24 Wafer 25 Turntable 26 Heater 27 Rotating shaft 28 Driving means

Claims (3)

基板上に形成され、III族元素として少なくともアルミニウムを含む窒化物系III−V族化合物で形成される電子供給層と、窒化物系III−V族化合物で形成される電子走行層とをヘテロ接合構造とした半導体装置であって、
前記電子供給層は、アルミニウムの組成比率を10〜18%とし、膜厚を5〜15nmとして形成した半導体装置。
A heterojunction of an electron supply layer formed on a substrate and formed of a nitride III-V compound containing at least aluminum as a group III element and an electron transit layer formed of a nitride III-V compound A semiconductor device having a structure,
The electron supply layer is a semiconductor device formed with an aluminum composition ratio of 10 to 18% and a film thickness of 5 to 15 nm.
請求項1に記載した半導体装置であって、
電子供給層と電子走行層との接合界面に二次元電子ガスを形成するHEMTまたはMESFETである半導体装置。
A semiconductor device according to claim 1,
A semiconductor device that is a HEMT or MESFET that forms a two-dimensional electron gas at a junction interface between an electron supply layer and an electron transit layer.
基板上に形成され、III族元素として少なくともアルミニウムを含む窒化物系III−V族化合物で形成される電子供給層と、窒化物系III−V族化合物で形成される電子走行層とをヘテロ接合構造とした半導体装置の製造方法であって、
前記電子走行層を形成する工程と、
アルミニウムの組成比率が10〜18%になり、膜厚が5〜15nmになるようにガスの供給量を制御しながら前記電子供給層を形成する工程とを有し、
両工程におけるエピタキシャル成長をMOCVD法、MBE法またはHVPE法のいずれかを用いて行う半導体装置の製造方法。
A heterojunction of an electron supply layer formed on a substrate and formed of a nitride III-V compound containing at least aluminum as a group III element and an electron transit layer formed of a nitride III-V compound A method of manufacturing a semiconductor device having a structure,
Forming the electron transit layer;
Forming the electron supply layer while controlling the gas supply amount so that the composition ratio of aluminum is 10 to 18% and the film thickness is 5 to 15 nm,
A method of manufacturing a semiconductor device, in which epitaxial growth in both steps is performed by using either MOCVD, MBE, or HVPE.
JP2008178785A 2008-07-09 2008-07-09 Semiconductor device and manufacturing method thereof Pending JP2010021232A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008178785A JP2010021232A (en) 2008-07-09 2008-07-09 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008178785A JP2010021232A (en) 2008-07-09 2008-07-09 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2010021232A true JP2010021232A (en) 2010-01-28

Family

ID=41705864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008178785A Pending JP2010021232A (en) 2008-07-09 2008-07-09 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2010021232A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249675A (en) * 2010-05-28 2011-12-08 Showa Denko Kk Manufacturing method of semiconductor light-emitting device
JP2015526900A (en) * 2012-07-16 2015-09-10 トランスフォーム インコーポレーテッド Semiconductor electronic components with built-in current limiters
CN107808900A (en) * 2017-12-18 2018-03-16 山东聚芯光电科技有限公司 A kind of GaN HEMT chips and manufacture method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252458A (en) * 1999-03-04 2000-09-14 Sony Corp Semiconductor element
JP2000294768A (en) * 1999-04-01 2000-10-20 Sony Corp Semiconductor device and method of manufacturing the same
JP2000299325A (en) * 1999-04-16 2000-10-24 Hitachi Cable Ltd Epitaxial wafer for field effect transistors using gallium nitride based compound semiconductor
JP2005203544A (en) * 2004-01-15 2005-07-28 Mitsubishi Electric Corp Nitride semiconductor device and its manufacturing method
JP2007067240A (en) * 2005-08-31 2007-03-15 Toshiba Corp Nitride semiconductor devices
JP2007165719A (en) * 2005-12-15 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> Nitride semiconductor device
JP2008103617A (en) * 2006-10-20 2008-05-01 Toshiba Corp Nitride semiconductor devices
JP2008108789A (en) * 2006-10-23 2008-05-08 Toyota Central R&D Labs Inc HEMT operating normally off

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252458A (en) * 1999-03-04 2000-09-14 Sony Corp Semiconductor element
JP2000294768A (en) * 1999-04-01 2000-10-20 Sony Corp Semiconductor device and method of manufacturing the same
JP2000299325A (en) * 1999-04-16 2000-10-24 Hitachi Cable Ltd Epitaxial wafer for field effect transistors using gallium nitride based compound semiconductor
JP2005203544A (en) * 2004-01-15 2005-07-28 Mitsubishi Electric Corp Nitride semiconductor device and its manufacturing method
JP2007067240A (en) * 2005-08-31 2007-03-15 Toshiba Corp Nitride semiconductor devices
JP2007165719A (en) * 2005-12-15 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> Nitride semiconductor device
JP2008103617A (en) * 2006-10-20 2008-05-01 Toshiba Corp Nitride semiconductor devices
JP2008108789A (en) * 2006-10-23 2008-05-08 Toyota Central R&D Labs Inc HEMT operating normally off

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249675A (en) * 2010-05-28 2011-12-08 Showa Denko Kk Manufacturing method of semiconductor light-emitting device
JP2015526900A (en) * 2012-07-16 2015-09-10 トランスフォーム インコーポレーテッド Semiconductor electronic components with built-in current limiters
CN107808900A (en) * 2017-12-18 2018-03-16 山东聚芯光电科技有限公司 A kind of GaN HEMT chips and manufacture method

Similar Documents

Publication Publication Date Title
JP4224737B2 (en) Semiconductor element
JP3708810B2 (en) Nitride III-V compound semiconductor device
JP5784441B2 (en) Semiconductor device and manufacturing method of semiconductor device
US8072002B2 (en) Field effect transistor
US9224846B2 (en) Nitride semiconductor device and fabricating method thereof
US8378388B2 (en) Semiconductor device having a GaN-based semiconductor layer doped with Fe
JP5242156B2 (en) III-V nitride compound semiconductor device and electrode forming method
US20100244101A1 (en) Semiconductor device and method for manufacturing the same
JPH10223901A (en) Field effect transistor and method of manufacturing the same
WO2010050021A1 (en) Compound semiconductor device and method for manufacturing the same
US20090176352A1 (en) Semiconductor device, method of manufacturing the same, and substrate for manufacturing the same
CN107017300A (en) Mos field effect transistor
US10340376B2 (en) Heterojunction field-effect transistor having germanium-doped source and drain regions
JP2018041786A (en) Semiconductor crystal substrate, semiconductor device, method of manufacturing semiconductor crystal substrate, and method of manufacturing semiconductor device
JP2005183733A (en) High electron mobility transistor
US8524550B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2017085058A (en) Compound semiconductor device and manufacturing method thereof
JP2008235347A (en) Manufacturing method of recess gate type HFET
JP2010021232A (en) Semiconductor device and manufacturing method thereof
JP5581471B2 (en) Semiconductor device and manufacturing method thereof
JP5746927B2 (en) Semiconductor substrate, semiconductor device, and method of manufacturing semiconductor substrate
JPH10189944A (en) High electron mobility transistor
JP6106951B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2008226907A (en) NITRIDE SEMICONDUCTOR LAMINATED STRUCTURE AND METHOD FOR FORMING THE SAME, AND NITRIDE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
JP4947877B2 (en) High electron mobility transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20110502

Free format text: JAPANESE INTERMEDIATE CODE: A621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110502

A521 Written amendment

Effective date: 20110624

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20130416

Free format text: JAPANESE INTERMEDIATE CODE: A131

A977 Report on retrieval

Effective date: 20130417

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20130924

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20140325

Free format text: JAPANESE INTERMEDIATE CODE: A02