[go: up one dir, main page]

JP2010145454A - Electro-optic device and electronic equipment - Google Patents

Electro-optic device and electronic equipment Download PDF

Info

Publication number
JP2010145454A
JP2010145454A JP2008319285A JP2008319285A JP2010145454A JP 2010145454 A JP2010145454 A JP 2010145454A JP 2008319285 A JP2008319285 A JP 2008319285A JP 2008319285 A JP2008319285 A JP 2008319285A JP 2010145454 A JP2010145454 A JP 2010145454A
Authority
JP
Japan
Prior art keywords
pixel electrode
electro
electrode
optical device
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008319285A
Other languages
Japanese (ja)
Inventor
Hiroyuki Hara
弘幸 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008319285A priority Critical patent/JP2010145454A/en
Publication of JP2010145454A publication Critical patent/JP2010145454A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】非表示領域に形成したダミー画素電極に共通電位を印加した場合でも、共通電位
の変化がビデオ信号線などの駆動回路用高速信号線に影響を及ぼすことのない電気光学装
置、および当該電気光学装置を備えた電子機器を提供することにある。
【解決手段】電気光学装置100では、素子基板10の非表示領域10bには、共通電極
21と同電位が印加されたダミー画素電極9bと、ダミー画素電極9bに下層側で平面的
に重なるビデオ信号線75とが形成されているが、ビデオ信号線75とダミー画素電極9
bとの間には、グランド電位が印加されたシールド電極6cが介在している。このため、
画素電極9aおよびダミー画素電極9bに印加される共通電位LCCOMの極性が反転す
るなど、共通電位LCCOMが変化するような場合でも、かかる共通電位LCCOMの変
化がビデオ信号線75に影響を及ぼさない。
【選択図】図3
An electro-optical device in which even when a common potential is applied to a dummy pixel electrode formed in a non-display area, a change in the common potential does not affect a high-speed signal line for a drive circuit such as a video signal line, and the like An object of the present invention is to provide an electronic apparatus including an electro-optical device.
In the electro-optical device 100, a non-display area 10b of an element substrate 10 has a dummy pixel electrode 9b to which the same potential as a common electrode 21 is applied, and a video that overlaps the dummy pixel electrode 9b in a planar manner on the lower layer side. The signal line 75 is formed, but the video signal line 75 and the dummy pixel electrode 9 are formed.
Between b, a shield electrode 6c to which a ground potential is applied is interposed. For this reason,
Even when the common potential LCCOM changes such as the polarity of the common potential LCCOM applied to the pixel electrode 9a and the dummy pixel electrode 9b is reversed, the change in the common potential LCCOM does not affect the video signal line 75.
[Selection] Figure 3

Description

本発明は、対向配置された素子基板と対向基板との間に液晶層が保持された電気光学装
置、および当該電気光学装置を備えた電子機器に関するものである。
The present invention relates to an electro-optical device in which a liquid crystal layer is held between an element substrate and a counter substrate that are arranged to face each other, and an electronic apparatus including the electro-optical device.

液晶装置などといった電気光学装置は、投射型表示装置のライトバルブや携帯電話等の
表示装置として広く採用されている。かかる電気光学装置は、画素電極が設けられた素子
基板と、画素電極に対向する共通電極が設けられた対向基板と、対向基板と素子基板とを
貼り合せるシール材と、シール材で囲まれた領域内で素子基板と対向基板とによって保持
された液晶層とを有している。
Electro-optical devices such as liquid crystal devices are widely adopted as display devices for light valves of projection display devices and mobile phones. Such an electro-optical device is surrounded by an element substrate provided with a pixel electrode, a counter substrate provided with a common electrode facing the pixel electrode, a sealing material for bonding the counter substrate and the element substrate, and a sealing material. A liquid crystal layer held by the element substrate and the counter substrate is included in the region.

かかる電気光学装置のうち、反射型液晶装置では、画素電極が反射性の画素電極として
構成されている。このため、反射型液晶装置では特に、液晶の配向の乱れや光学的な散乱
を防止することを目的に、画素電極を覆うように絶縁膜を形成した後、絶縁膜および画素
電極の表面を研磨し、画素電極の表面と、隣接する画素電極で挟まれた領域とを連続した
平坦面とした構成が採用される。
Among such electro-optical devices, in the reflective liquid crystal device, the pixel electrode is configured as a reflective pixel electrode. For this reason, in the case of a reflective liquid crystal device, an insulating film is formed so as to cover the pixel electrode, and then the surface of the insulating film and the pixel electrode is polished for the purpose of preventing disordered liquid crystal alignment and optical scattering. And the structure which made the surface of a pixel electrode and the area | region pinched | interposed by the adjacent pixel electrode into the continuous flat surface is employ | adopted.

かかる平坦化を行なう際、画像表示領域を外周側で囲むように、表示に直接寄与しない
ダミー画素電極を形成しておき、画像表示領域とその外側の非表示領域との間に段差が発
生することを防止することが提案されている(特許文献1参照)。
When performing such flattening, a dummy pixel electrode that does not directly contribute to display is formed so as to surround the image display area on the outer periphery side, and a step is generated between the image display area and the non-display area outside the image display area. It has been proposed to prevent this (see Patent Document 1).

このような構成を採用した際、ダミー画素電極に共通電極と同電位を供給しておけば、
ダミー画素電極によって、非表示領域に位置する液晶の配向状態も制御することができる
ので、非表示領域からの光の漏れなどを防止することができる。
特開2006−267937号公報
When such a configuration is adopted, if the same potential as the common electrode is supplied to the dummy pixel electrode,
Since the alignment state of the liquid crystal located in the non-display area can be controlled by the dummy pixel electrode, light leakage from the non-display area can be prevented.
JP 2006-267937 A

しかしながら、ダミー画素電極と平面的に重なる領域にビデオ信号線などの駆動回路用
高速信号線が通っている場合に、共通電極に印加される共通電位の極性を反転させる反転
駆動方式を採用すると、ダミー画素電極の電位変化が駆動回路用高速信号線に供給された
信号波形を劣化させるという問題点がある。
However, when a high-speed signal line for a drive circuit such as a video signal line passes through a region that overlaps the dummy pixel electrode in a plane, adopting an inversion drive method that inverts the polarity of the common potential applied to the common electrode, There is a problem that the potential change of the dummy pixel electrode deteriorates the signal waveform supplied to the high-speed signal line for the drive circuit.

以上の問題点に鑑みて、本発明の課題は、非表示領域に形成したダミー画素電極に共通
電位を印加した場合でも、共通電位の変化がビデオ信号線などの駆動回路用高速信号線に
影響を及ぼすことのない電気光学装置、および当該電気光学装置を備えた電子機器を提供
することにある。
In view of the above problems, the problem of the present invention is that even when a common potential is applied to a dummy pixel electrode formed in a non-display area, a change in the common potential affects a high-speed signal line for a drive circuit such as a video signal line. It is an object of the present invention to provide an electro-optical device that does not affect the electro-optical device and an electronic apparatus including the electro-optical device.

上記課題を解決するために、本発明に係る電気光学装置は、画素電極が設けられた素子
基板と、該素子基板に対向配置された対向基板と、前記対向基板と前記素子基板とを貼り
合せるシール材と、該シール材で囲まれた領域内で前記素子基板と前記対向基板とによっ
て保持された液晶層と、前記素子基板あるいは前記対向基板に設けられた共通電極と、を
有し、前記共通電極に印加される電位が設定期間毎に変化する電気光学装置であって、前
記素子基板において前記画素電極が複数配置された画像表示領域より外周側の非表示領域
には、前記画素電極と同一の導電膜により形成され、前記共通電極と同電位が印加された
ダミー画素電極と、該ダミー画素電極より下層側に設けられた駆動回路用高速信号線と、
少なくとも前記駆動回路用高速信号線に対して上層側で平面的に重なるように設けられ、
定電位が印加されたシールド電極と、を備えていることを特徴とする。
In order to solve the above problems, an electro-optical device according to the present invention includes an element substrate provided with a pixel electrode, a counter substrate disposed opposite to the element substrate, and the counter substrate and the element substrate bonded together. A sealing material, a liquid crystal layer held by the element substrate and the counter substrate in a region surrounded by the sealing material, and a common electrode provided on the element substrate or the counter substrate, An electro-optical device in which a potential applied to a common electrode changes for each set period, and in the non-display area on the outer peripheral side of the image display area in which a plurality of the pixel electrodes are arranged on the element substrate, A dummy pixel electrode formed of the same conductive film and applied with the same potential as the common electrode, and a high-speed signal line for a drive circuit provided on a lower layer side than the dummy pixel electrode,
Provided to overlap at least on the upper layer side with respect to the high-speed signal line for the drive circuit,
And a shield electrode to which a constant potential is applied.

本発明に係る電気光学装置において、素子基板の非表示領域には、共通電極と同電位が
印加されたダミー画素電極が形成され、かかるダミー画素電極より下層側には駆動回路用
高速信号線が形成されているが、駆動回路用高速信号線に対して上層側で平面的に重なる
ようにシールド電極が形成されている。このため、画素電極およびダミー画素電極に印加
される共通電位の極性が反転するなど、共通電位が変化するような場合でも、かかる共通
電位の変化が駆動回路用高速信号線に影響を及ぼさない。それ故、駆動回路用高速信号線
によって転送される信号の波形が劣化してしまうことを確実に防止することができる。
In the electro-optical device according to the present invention, a dummy pixel electrode to which the same potential as the common electrode is applied is formed in the non-display area of the element substrate, and a high-speed signal line for a drive circuit is provided below the dummy pixel electrode. Although formed, the shield electrode is formed so as to planarly overlap the high-speed signal line for driving circuit on the upper layer side. For this reason, even when the common potential changes such as the polarity of the common potential applied to the pixel electrode and the dummy pixel electrode is reversed, the change of the common potential does not affect the high-speed signal line for the drive circuit. Therefore, it is possible to reliably prevent the waveform of the signal transferred by the high-speed signal line for the drive circuit from being deteriorated.

本発明において、前記シールド電極は、例えば、前記定電位としてグランド電位が印加
されている構成を採用することができる。グランド電位であれば、素子基板上に既に存在
するため、新たな電位を生成する必要がない。
In the present invention, the shield electrode may adopt a configuration in which a ground potential is applied as the constant potential, for example. Since the ground potential already exists on the element substrate, it is not necessary to generate a new potential.

本発明において、前記駆動回路用高速信号線は、例えば、駆動回路のサンプルホールド
回路に画像データをシリアル転送する複数本のビデオ信号線である。かかるビデオ信号線
は、画像データが高速でシリアル転送されるため、信号の劣化が発生しやすいが、本発明
によれば、信号の劣化を確実に防止することができる。
In the present invention, the high-speed signal lines for driving circuit are, for example, a plurality of video signal lines for serially transferring image data to a sample hold circuit of the driving circuit. Such video signal lines are susceptible to signal degradation because image data is serially transferred at high speed. However, according to the present invention, signal degradation can be reliably prevented.

本発明において、前記ダミー画素電極は、前記シール材より内側に設けられ、前記駆動
回路用高速信号線は、前記シール材より外側の周辺領域に設けられ、前記シールド電極は
、当該周辺領域に前記ダミー画素電極と同一の平面パターンをもって当該ダミー画素電極
と同一の導電膜により形成されていることが好ましい。かかる構成によれば、画素電極と
同層の電極が広い領域にわたって形成されているため、画像表示領域をその周辺領域も含
めて確実に平坦化することができる。
In the present invention, the dummy pixel electrode is provided inside the seal material, the drive circuit high-speed signal line is provided in a peripheral region outside the seal material, and the shield electrode is provided in the peripheral region. Preferably, the dummy pixel electrode is formed of the same conductive film as the dummy pixel electrode with the same planar pattern as the dummy pixel electrode. According to such a configuration, since the electrode in the same layer as the pixel electrode is formed over a wide area, the image display area including the peripheral area can be surely flattened.

本発明において、前記駆動回路用高速信号線は前記ダミー画素電極と平面的に重なる領
域に設けられ、前記シールド電極は、前記駆動回路用高速信号線と前記ダミー画素電極と
の間に介在している構成を採用してもよい。かかる構成によれば、共通電位が印加された
ダミー画素電極に対して駆動回路用高速信号線が重なっている場合でも、共通電位の変化
が駆動回路用高速信号線に影響を及ぼさない。それ故、駆動回路用高速信号線によって転
送される信号の波形が劣化してしまうことを確実に防止することができる。
In the present invention, the drive circuit high-speed signal line is provided in a region overlapping the dummy pixel electrode in a plane, and the shield electrode is interposed between the drive circuit high-speed signal line and the dummy pixel electrode. You may employ | adopt the structure which is. According to this configuration, even when the driving circuit high-speed signal line overlaps the dummy pixel electrode to which the common potential is applied, the change in the common potential does not affect the driving circuit high-speed signal line. Therefore, it is possible to reliably prevent the waveform of the signal transferred by the high-speed signal line for the drive circuit from being deteriorated.

本発明において、前記駆動回路用高速信号線および前記ダミー画素電極は、シール材よ
り内側に設けられていることが好ましい。このように構成すると、シール材より外側の周
辺領域を狭めることができる。
In the present invention, it is preferable that the high-speed signal line for driving circuit and the dummy pixel electrode are provided inside a sealing material. If comprised in this way, the peripheral area | region outside a sealing material can be narrowed.

本発明は、前記画素電極が、前記対向基板側から入射した光を反射する反射性画素電極
である場合に適用すると効果が大きい。反射型液晶装置では特に、液晶の配向の乱れや光
学的な散乱を防止することを目的に、画素電極を覆うように絶縁膜を形成した後、絶縁膜
および画素電極の表面を研磨し、画素電極の表面と、隣接する画素電極で挟まれた領域と
を連続した平坦面とした構成が採用される。かかる平坦化を行なう際、画像表示領域を外
周側で囲むように、表示に直接寄与しないダミー画素電極を形成しておけば、画像表示領
域とその外側の非表示領域との間に段差が発生することを防止することができる。
The present invention is highly effective when applied to a case where the pixel electrode is a reflective pixel electrode that reflects light incident from the counter substrate side. In the reflective liquid crystal device, in particular, an insulating film is formed so as to cover the pixel electrode in order to prevent disorder of liquid crystal alignment and optical scattering, and then the surface of the insulating film and the pixel electrode is polished to obtain a pixel. A configuration in which the surface of the electrode and a region sandwiched between adjacent pixel electrodes is a continuous flat surface is employed. When performing such flattening, if a dummy pixel electrode that does not directly contribute to the display is formed so as to surround the image display area on the outer peripheral side, a step is generated between the image display area and the non-display area outside it. Can be prevented.

本発明を適用した電気光学装置は、携帯電話機やモバイルコンピュータ、投射型表示装
置等の電子機器に用いることができる。これらの電子機器のうち、投射型表示装置は、電
気光学装置(液晶装置)に光を供給するための光源部と、前記電気光学装置によって光変
調された光を投射する投射光学系とを備えている。
The electro-optical device to which the present invention is applied can be used in electronic devices such as a mobile phone, a mobile computer, and a projection display device. Among these electronic devices, the projection display device includes a light source unit for supplying light to an electro-optical device (liquid crystal device) and a projection optical system that projects light modulated by the electro-optical device. ing.

以下、本発明の実施の形態として、代表的な電気光学装置である反射型の液晶装置を説
明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な
程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、カラーフィ
ルタや配向膜などの図示は省略してある。また、電界効果型トランジスタでは、印加する
電圧の極性によってソースとドレインが入れ替わるが、以下の説明では、説明の便宜上、
画素電極が接続されている側をドレインとして説明する。
Hereinafter, a reflection type liquid crystal device which is a typical electro-optical device will be described as an embodiment of the present invention. In the drawings to be referred to in the following description, the scales are different for each layer and each member so that each layer and each member have a size that can be recognized on the drawing. Further, illustration of a color filter, an alignment film, and the like is omitted. In the field effect transistor, the source and the drain are switched depending on the polarity of the applied voltage, but in the following description, for convenience of description.
The side to which the pixel electrode is connected will be described as the drain.

[実施の形態1]
(電気光学装置の全体構成)
図1は、本発明を適用した電気光学装置(反射型の液晶装置)の電気的構成を示す説明
図であり、図1(a)、(b)は、本発明を適用した電気光学装置全体の電気的構成を示
すブロック図、および画素の構成を示す等価回路図である。
[Embodiment 1]
(Overall configuration of electro-optical device)
FIG. 1 is an explanatory diagram showing an electrical configuration of an electro-optical device (reflection-type liquid crystal device) to which the present invention is applied, and FIGS. 1A and 1B show the entire electro-optical device to which the present invention is applied. FIG. 2 is a block diagram showing an electrical configuration of the pixel and an equivalent circuit diagram showing a configuration of a pixel.

図1に示す電気光学装置100は、反射型の液晶装置であり、反射型の液晶パネル10
0pを有している。液晶パネル100pは、その中央領域に複数の画素100aがマトリ
クス状に配列された矩形の画像表示領域10aを備えている。液晶パネル100pにおい
て、後述する素子基板10では、画像表示領域10aの内側で複数本のデータ線6aおよ
び複数本の走査線3aが縦横に延びており、それらの交点に対応する位置に画素100a
が構成されている。複数の画素100aの各々には、画素トランジスタとしての電界効果
型トランジスタ30、および後述する反射性の画素電極9aが形成されている。電界効果
型トランジスタ30のソースにはデータ線6aが電気的に接続され、電界効果型トランジ
スタ30のゲートには走査線3aが電気的に接続され、電界効果型トランジスタ30のド
レインには、画素電極9aが電気的に接続されている。
An electro-optical device 100 illustrated in FIG. 1 is a reflective liquid crystal device, and includes a reflective liquid crystal panel 10.
0p. The liquid crystal panel 100p includes a rectangular image display region 10a in which a plurality of pixels 100a are arranged in a matrix in the central region. In the liquid crystal panel 100p, in the element substrate 10 to be described later, a plurality of data lines 6a and a plurality of scanning lines 3a extend vertically and horizontally inside the image display region 10a, and the pixel 100a is located at a position corresponding to the intersection of them.
Is configured. In each of the plurality of pixels 100a, a field effect transistor 30 as a pixel transistor and a reflective pixel electrode 9a described later are formed. The data line 6 a is electrically connected to the source of the field effect transistor 30, the scanning line 3 a is electrically connected to the gate of the field effect transistor 30, and the pixel electrode is connected to the drain of the field effect transistor 30. 9a is electrically connected.

素子基板10において、画像表示領域10aより外側の非表示領域10bには走査線駆
動回路60およびデータ線駆動回路70が構成されている。データ線駆動回路70は各デ
ータ線6aの一端に電気的に接続しており、走査線駆動回路60は、各走査線3aに電気
的に接続している。走査線駆動回路60は、シフトレジスタ61を備えており、シフトレ
ジスタ61に入力されたクロック信号CLY、クロック反転信号CBY、およびスタート
パルスSPYに基づいて走査信号を生成し、各走査線3aに順次供給する。データ線駆動
回路70は、シフトレジスタ71、サンプルホールド回路74、および複数本のビデオ信
号線75を備えており、サンプルホールド回路74は、第1ラッチ回路72および第2ラ
ッチ回路73を備えている。かかるデータ線駆動回路70は、シフトレジスタ71に入力
されたクロック信号CLX、クロック反転信号CBX、およびスタートパルスSPXに基
づいて、ビデオ信号線75から供給されるビデオ信号VID1〜6を所定のタイミングで
第1ラッチ回路72に保持した後、第2ラッチ回路73に転送し、ラッチ転送信号LAT
に基づいて、各データ線6aに画像信号が出力する。
In the element substrate 10, a scanning line driving circuit 60 and a data line driving circuit 70 are configured in the non-display area 10 b outside the image display area 10 a. The data line driving circuit 70 is electrically connected to one end of each data line 6a, and the scanning line driving circuit 60 is electrically connected to each scanning line 3a. The scanning line driving circuit 60 includes a shift register 61. The scanning line driving circuit 60 generates a scanning signal based on the clock signal CLY, the clock inversion signal CBY, and the start pulse SPY input to the shift register 61, and sequentially supplies each scanning line 3a. Supply. The data line driving circuit 70 includes a shift register 71, a sample hold circuit 74, and a plurality of video signal lines 75. The sample hold circuit 74 includes a first latch circuit 72 and a second latch circuit 73. . The data line driving circuit 70 receives the video signals VID1 to VID6 supplied from the video signal line 75 at a predetermined timing based on the clock signal CLX, the clock inversion signal CBX, and the start pulse SPX input to the shift register 71. After being held in the first latch circuit 72, it is transferred to the second latch circuit 73, and the latch transfer signal LAT
Based on the above, an image signal is output to each data line 6a.

各画素100aにおいて、画素電極9aは、後述する対向基板に形成された共通電極と
液晶を介して対向し、液晶容量50aを構成している。また、各画素100aには、液晶
容量50aで保持される画像信号の変動を防ぐために、液晶容量50aと並列に保持容量
40が付加されている。本形態では、保持容量40を構成するために、複数の画素100
aに跨って走査線3aと並行して延びた容量線3bが形成され、かかる容量線3bには電
位VCOMが印加されている。なお、電位VCOMとしては、後述する共通電極に印加さ
れる共通電位LCCOMと同一電位を用いることができる。
In each pixel 100a, the pixel electrode 9a is opposed to a common electrode formed on a counter substrate, which will be described later, via a liquid crystal, and constitutes a liquid crystal capacitor 50a. In addition, each pixel 100a is provided with a holding capacitor 40 in parallel with the liquid crystal capacitor 50a in order to prevent fluctuations in the image signal held in the liquid crystal capacitor 50a. In this embodiment, a plurality of pixels 100 are formed in order to form the storage capacitor 40.
A capacitor line 3b extending in parallel with the scanning line 3a is formed across a, and a potential VCOM is applied to the capacitor line 3b. Note that as the potential VCOM, the same potential as a common potential LCCOM applied to a common electrode described later can be used.

(液晶パネル100pおよび素子基板10の構成)
図2は、本発明を適用した電気光学装置100の平面的構成の説明図であり、図2(a
)、(b)は、本発明を適用した電気光学装置100の液晶パネル100pを各構成要素
と共に対向基板の側から見たときの平面図、および要部の平面図である。図3は、図2(
a)のH1−H1′断面図である。
(Configuration of liquid crystal panel 100p and element substrate 10)
FIG. 2 is an explanatory diagram of a planar configuration of the electro-optical device 100 to which the present invention is applied, and FIG.
(B) is a plan view when the liquid crystal panel 100p of the electro-optical device 100 to which the present invention is applied is viewed from the side of the counter substrate together with each component, and a plan view of the main part. 3 is similar to FIG.
It is H1-H1 'sectional drawing of a).

図2および図3に示すように、電気光学装置100の液晶パネル100pでは、素子基
板10と対向基板20とが所定の間隙を介してシール材107によって貼り合わされてお
り、シール材107は対向基板20の縁に沿うように配置されている。
As shown in FIGS. 2 and 3, in the liquid crystal panel 100p of the electro-optical device 100, the element substrate 10 and the counter substrate 20 are bonded to each other with a seal material 107 through a predetermined gap, and the seal material 107 is the counter substrate. It is arrange | positioned so that the edge of 20 may be followed.

素子基板10と対向基板20との間においてシール材107で囲まれた領域内には液晶
層50が保持されている。シール材107は、部分的な途切れ部分によって液晶注入口が
形成され、かかる液晶注入口は、シール材107の内側に液晶を注入した後、封止材10
8により封止されている。シール材107は、光硬化樹脂や熱硬化性樹脂等からなる接着
剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビー
ズ等のギャップ材が配合されている。本形態において、素子基板10の基体は透光性基板
10dであり、対向基板20の基体も、同様な透光性基板20dである。
A liquid crystal layer 50 is held in a region surrounded by the sealant 107 between the element substrate 10 and the counter substrate 20. The sealing material 107 has a liquid crystal injection port formed by a partially interrupted portion. The liquid crystal injection port injects the liquid crystal inside the sealing material 107 and then seals the sealing material 10.
8 is sealed. The sealing material 107 is an adhesive made of a photo-curing resin, a thermosetting resin, or the like, and is mixed with a gap material such as glass fiber or glass beads for setting the distance between both substrates to a predetermined value. In this embodiment, the base of the element substrate 10 is a light transmissive substrate 10d, and the base of the counter substrate 20 is a similar light transmissive substrate 20d.

以下、素子基板10の各領域を、図3に示すように、
画像表示領域10a・・画素電極9aの配列領域
非表示領域10b・・・画像表示領域10aより外側の領域
周辺領域10c・・・・シール材107より外側の領域
と定義する。
Hereinafter, each region of the element substrate 10 is shown in FIG.
Image display area 10 a... Array area of pixel electrodes 9 a Non-display area 10 b... Area outside image display area 10 a Peripheral area 10 c.

本形態において、素子基板10は対向基板20より大きく、対向基板20の端部から張
り出した張り出し領域10eを備えている。素子基板10において、画像表示領域10a
の外側(非表示領域10b)には、データ線駆動回路70、走査線駆動回路60、および
複数の端子102が形成されている。
In this embodiment, the element substrate 10 is larger than the counter substrate 20 and includes an overhang region 10 e that projects from the end of the counter substrate 20. In the element substrate 10, the image display area 10 a
A data line driving circuit 70, a scanning line driving circuit 60, and a plurality of terminals 102 are formed outside (non-display area 10b).

本形態において、データ線駆動回路70は、非表示領域10bのうち、画像表示領域1
0aにおいて張り出し領域10eが位置する側で隣接する領域に形成され、その一部はシ
ール材107より外側の周辺領域10cまで延在している。端子102は、周辺領域10
cにおいて、素子基板10の縁に沿って配列されている。走査線駆動回路60は、非表示
領域10bのうち、画像表示領域10aにおいてデータ線駆動回路70が位置する辺に隣
接する辺に沿うように形成され、シール材107より内側に位置している。また、対向基
板20のコーナー部においては、素子基板10と対向基板20との間で電気的導通をとる
ための上下導通材109が形成されている。
In this embodiment, the data line driving circuit 70 includes the image display area 1 in the non-display area 10b.
It is formed in an adjacent region on the side where the projecting region 10e is located at 0a, and a part thereof extends to the peripheral region 10c outside the sealing material 107. The terminal 102 is connected to the peripheral region 10
In c, they are arranged along the edge of the element substrate 10. The scanning line driving circuit 60 is formed along the side adjacent to the side where the data line driving circuit 70 is located in the non-display area 10 b in the image display area 10 a, and is located inside the sealant 107. In addition, in the corner portion of the counter substrate 20, a vertical conductive material 109 is formed for electrical conduction between the element substrate 10 and the counter substrate 20.

詳しくは後述するが、素子基板10には、アルミニウムやアルミニウム合金などといっ
たアルミニウム系金属材料や、銀や銀合金などといった銀系金属材料からなる反射性の画
素電極9aがマトリクス状に形成されている。本形態では、画素電極9aには、上記の金
属材料のうち、アルミニウムやアルミニウム合金などといったアルミニウム系金属材料が
用いられている。対向基板20には、ITO(Indium Tin Oxide)膜からなる透光性の共
通電極21が形成されている。
As will be described in detail later, on the element substrate 10, reflective pixel electrodes 9a made of an aluminum-based metal material such as aluminum or aluminum alloy or a silver-based metal material such as silver or silver alloy are formed in a matrix. . In this embodiment, the pixel electrode 9a is made of an aluminum metal material such as aluminum or an aluminum alloy among the above metal materials. On the counter substrate 20, a translucent common electrode 21 made of an ITO (Indium Tin Oxide) film is formed.

かかる反射型の電気光学装置100は、モバイルコンピュータ、携帯電話機等といった
電子機器のカラー表示装置として用いることができ、この場合、対向基板20には、カラ
ーフィルタ(図示せず)や保護膜が形成される。また、対向基板20の光入射側の面には
、使用する液晶層50の種類、すなわち、TN(ツイステッドネマティック)モード、S
TN(スーパーTN)モード等々の動作モードや、ノーマリホワイトモード/ノーマリブ
ラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が所定の向きに配
置される。さらに、電気光学装置100は、後述する投射型表示装置(液晶プロジェクタ
)において、RGB用のライトバルブとして用いることができる。この場合、RGB用の
各電気光学装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解
された各色の光が投射光として各々入射されることになるので、カラーフィルタは形成さ
れない。
The reflective electro-optical device 100 can be used as a color display device for electronic devices such as mobile computers and mobile phones. In this case, a color filter (not shown) and a protective film are formed on the counter substrate 20. Is done. Further, on the light incident side surface of the counter substrate 20, the type of the liquid crystal layer 50 to be used, that is, a TN (twisted nematic) mode, S
A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to an operation mode such as a TN (super TN) mode, or a normally white mode / normally black mode. Furthermore, the electro-optical device 100 can be used as an RGB light valve in a projection display device (liquid crystal projector) described later. In this case, each of the RGB electro-optical devices 100 receives light of each color separated through RGB color separation dichroic mirrors as projection light, and thus no color filter is formed. .

(各画素の構成)
図4は、本発明を適用した電気光学装置100の画素の説明図であり、図4(a)、(
b)は各々、相隣接する画素の平面図、およびそのA−A′線に相当する位置で電気光学
装置100を切断したときの断面図である。なお、図4(a)において、データ線6aお
よびドレイン電極6bは一点鎖線で示し、走査線3aおよび容量線3bは実線で示し、半
導体層1aは短い点線、画素電極9aについては二点鎖線で示してある。
(Configuration of each pixel)
FIG. 4 is an explanatory diagram of pixels of the electro-optical device 100 to which the present invention is applied.
b) is a plan view of adjacent pixels and a cross-sectional view when the electro-optical device 100 is cut at a position corresponding to the line AA ′. In FIG. 4A, the data line 6a and the drain electrode 6b are indicated by a one-dot chain line, the scanning line 3a and the capacitor line 3b are indicated by a solid line, the semiconductor layer 1a is a short dotted line, and the pixel electrode 9a is a two-dot chain line. It is shown.

図4に示すように、素子基板10には、石英基板やガラス基板等からなる透光性基板1
0dにおいて対向基板20と対向する面10xに酸化シリコン膜等からなる透光性の下地
絶縁層15が形成され、下地絶縁層15の上層側において、画素電極9aと平面的に重な
る位置にNチャネル型の電界効果型トランジスタ30が形成されている。電界効果型トラ
ンジスタ30は、島状のポリシリコン膜、あるいは島状の単結晶半導体層からなる半導体
層1aに対して、チャネル領域1g、低濃度ソース領域1b、高濃度ソース領域1d、低
濃度ドレイン領域1c、および高濃度ドレイン領域1eが形成されたLDD構造を備えて
いる。半導体層1aの表面側には、酸化シリコン膜や窒化シリコン膜からなる透光性のゲ
ート絶縁層2が形成されており、ゲート絶縁層2の表面には、金属膜やドープトシリコン
膜からなるゲート電極(走査線3a)が形成されている。半導体層1aにおける高濃度ド
レイン領域1eからの延設部分には、ゲート絶縁層2を介して容量線3bが対向し、保持
容量40が形成されている。
As shown in FIG. 4, the element substrate 10 includes a translucent substrate 1 made of a quartz substrate, a glass substrate, or the like.
A transparent base insulating layer 15 made of a silicon oxide film or the like is formed on the surface 10x facing the counter substrate 20 at 0d, and an N channel is formed on the upper layer side of the base insulating layer 15 so as to overlap the pixel electrode 9a in a plane. Type field effect transistor 30 is formed. The field effect transistor 30 includes a channel region 1g, a low-concentration source region 1b, a high-concentration source region 1d, and a low-concentration drain with respect to the semiconductor layer 1a made of an island-shaped polysilicon film or an island-shaped single crystal semiconductor layer. It has an LDD structure in which a region 1c and a high concentration drain region 1e are formed. A translucent gate insulating layer 2 made of a silicon oxide film or a silicon nitride film is formed on the surface side of the semiconductor layer 1a. The surface of the gate insulating layer 2 is made of a metal film or a doped silicon film. A gate electrode (scanning line 3a) is formed. A capacity line 3b is opposed to a portion of the semiconductor layer 1a extending from the high-concentration drain region 1e with the gate insulating layer 2 interposed therebetween, and a storage capacitor 40 is formed.

本形態において、電界効果型トランジスタ30はLDD(Lightly Doped Drain)構造
を備えているが、高濃度ソース領域および高濃度ドレイン領域が走査線3aに自己整合的
に形成されている構造を採用してもよい。また、本形態では、ゲート絶縁層2は、熱酸化
により形成された酸化シリコン膜からなるが、CVD法等により形成された酸化シリコン
膜や窒化シリコン膜を用いることもできる。さらに、ゲート絶縁層2には、熱酸化により
形成された酸化シリコン膜と、CVD法等により形成された酸化シリコン膜や窒化シリコ
ン膜との多層膜を用いることもできる。さらに、素子基板10では、基体として、単結晶
シリコン基板を用いることができる。
In this embodiment, the field effect transistor 30 has an LDD (Lightly Doped Drain) structure, but adopts a structure in which a high concentration source region and a high concentration drain region are formed in a self-aligned manner on the scanning line 3a. Also good. In this embodiment, the gate insulating layer 2 is formed of a silicon oxide film formed by thermal oxidation, but a silicon oxide film or a silicon nitride film formed by a CVD method or the like can also be used. Furthermore, the gate insulating layer 2 may be a multilayer film including a silicon oxide film formed by thermal oxidation and a silicon oxide film or a silicon nitride film formed by a CVD method or the like. Furthermore, in the element substrate 10, a single crystal silicon substrate can be used as the base.

電界効果型トランジスタ30の上層側には、酸化シリコン膜や窒化シリコン膜等からな
る層間絶縁膜71、72が形成されている。層間絶縁膜71の表面には、データ線6aお
よびドレイン電極6bが形成され、データ線6aは、層間絶縁膜71に形成されたコンタ
クトホール71aを介して高濃度ソース領域1dに電気的に接続し、ドレイン電極6bは
、層間絶縁膜71に形成されたコンタクトホール71bを介して高濃度ドレイン領域1e
に電気的に接続している。
On the upper layer side of the field effect transistor 30, interlayer insulating films 71 and 72 made of a silicon oxide film, a silicon nitride film, or the like are formed. A data line 6a and a drain electrode 6b are formed on the surface of the interlayer insulating film 71. The data line 6a is electrically connected to the high concentration source region 1d through a contact hole 71a formed in the interlayer insulating film 71. The drain electrode 6b is connected to the high concentration drain region 1e through a contact hole 71b formed in the interlayer insulating film 71.
Is electrically connected.

層間絶縁膜72の表面には、反射性の画素電極9aが島状に形成されており、画素電極
9aは、層間絶縁膜72に形成されたコンタクトホール72bを介してドレイン電極6b
に電気的に接続されている。かかる電気的な接続を行なうにあたって、本形態では、コン
タクトホール72bの内部は、プラグ8aと称せられる導電膜によって埋められ、画素電
極9aは、プラグ8aを介してドレイン電極6bに電気的に接続されている。かかる構成
によれば、画素電極9aの表面にコンタクトホール72bに起因する凹凸が発生しないと
いう利点がある。また、プラグ8aの表面と層間絶縁膜72の表面とは、連続した平坦面
を形成しており、かかる平坦面上に画素電極9aが形成されている。かかるプラグ8aを
形成するには、層間絶縁膜72にコンタクトホール72bを形成した後、プラグ用の導電
膜を形成し、しかる後に導電膜を研磨する。かかる研磨では、化学機械研磨(Chemical M
echanical Polishing)が用いられる。
A reflective pixel electrode 9a is formed in an island shape on the surface of the interlayer insulating film 72. The pixel electrode 9a is connected to the drain electrode 6b via a contact hole 72b formed in the interlayer insulating film 72.
Is electrically connected. In performing this electrical connection, in this embodiment, the inside of the contact hole 72b is filled with a conductive film called a plug 8a, and the pixel electrode 9a is electrically connected to the drain electrode 6b through the plug 8a. ing. According to such a configuration, there is an advantage that unevenness due to the contact hole 72b does not occur on the surface of the pixel electrode 9a. The surface of the plug 8a and the surface of the interlayer insulating film 72 form a continuous flat surface, and the pixel electrode 9a is formed on the flat surface. In order to form the plug 8a, a contact hole 72b is formed in the interlayer insulating film 72, a conductive film for plug is formed, and the conductive film is then polished. In such polishing, chemical mechanical polishing (Chemical M
echanical Polishing) is used.

素子基板10において、隣接する画素電極9aの間には、画素電極9aの厚さ寸法に相
当する深さ寸法の凹部9sが形成され、かかる凹部9sは、凹部充填用絶縁膜78aで埋
められている。凹部充填用絶縁膜78aは、凹部9sのみに形成されており、画素電極9
aと平面的に重なる領域には形成されていない。また、凹部充填用絶縁膜78aの厚さ寸
法は、凹部9sの深さ寸法と等しい。このため、凹部充填用絶縁膜78aの表面と画素電
極9aの表面とは、連続した平坦面を形成しており、かかる平坦面上に配向膜16が形成
されている。従って、配向膜16をラビング処理されたポリイミド膜などにより形成した
場合、ラビング処理を適正に行なうことができる。また、凹部充填用絶縁膜78aによっ
て、隣接する画素電極9aの間に横電界が発生するのを防止することができる。
In the element substrate 10, a recess 9s having a depth corresponding to the thickness of the pixel electrode 9a is formed between adjacent pixel electrodes 9a. The recess 9s is filled with a recess filling insulating film 78a. Yes. The recess filling insulating film 78a is formed only in the recess 9s, and the pixel electrode 9
It is not formed in a region overlapping with a in a plane. The thickness dimension of the recess filling insulating film 78a is equal to the depth dimension of the recess 9s. Therefore, the surface of the recess filling insulating film 78a and the surface of the pixel electrode 9a form a continuous flat surface, and the alignment film 16 is formed on the flat surface. Therefore, when the alignment film 16 is formed of a rubbed polyimide film or the like, the rubbing process can be performed appropriately. Further, the recess filling insulating film 78a can prevent a lateral electric field from being generated between the adjacent pixel electrodes 9a.

対向基板20では、透光性基板20dにおいて素子基板10と対向する面全体にITO
膜からなる共通電極21が形成され、共通電極21の表面には配向膜26が形成されてい
る。
In the counter substrate 20, the entire surface of the translucent substrate 20d facing the element substrate 10 is made of ITO.
A common electrode 21 made of a film is formed, and an alignment film 26 is formed on the surface of the common electrode 21.

このように構成した素子基板10と対向基板20は、画素電極9aと共通電極21とが
対面するように対向配置され、かつ、これらの基板間には、シール材107により囲まれ
た空間内に電気光学物質としての液晶層50が封入されている。液晶層50は、画素電極
9aからの電界が印加されていない状態で、素子基板10および対向基板20に形成され
た配向膜16、26により所定の配向状態をとる。液晶層50は、一種または数種のネテ
ィック液晶を混合したもの等からなる。
The element substrate 10 and the counter substrate 20 configured as described above are arranged to face each other so that the pixel electrode 9a and the common electrode 21 face each other, and the space between these substrates is surrounded by the sealing material 107. A liquid crystal layer 50 as an electro-optical material is enclosed. The liquid crystal layer 50 takes a predetermined alignment state by the alignment films 16 and 26 formed on the element substrate 10 and the counter substrate 20 in a state where an electric field from the pixel electrode 9a is not applied. The liquid crystal layer 50 is made of a mixture of one kind or several kinds of nematic liquid crystals.

かかる反射型の電気光学装置100においては、走査線3aによって選択された画素1
00aでは、データ線6aから供給された画像信号が電界効果型トランジスタ30を介し
て書き込まれ、画素電極9aと共通電極21との間に発生した電場により液晶層50の配
向が制御される。従って、対向基板20の側から入射した光が画素電極9aで反射して再
び、対向基板20の側から出射される間に液晶層50によって画素毎に光変調される結果
、画像が表示される。
In the reflection type electro-optical device 100, the pixel 1 selected by the scanning line 3a.
In 00a, the image signal supplied from the data line 6a is written through the field effect transistor 30, and the orientation of the liquid crystal layer 50 is controlled by the electric field generated between the pixel electrode 9a and the common electrode 21. Accordingly, light incident from the counter substrate 20 side is reflected by the pixel electrode 9a and is again light-modulated for each pixel by the liquid crystal layer 50 while being emitted from the counter substrate 20 side, so that an image is displayed. .

本形態の電気光学装置100は、ノーマリブラック方式であり、液晶層50に電界が加
わっていない画素100aからは表示光が出射されない。また、本形態の電気光学装置1
00は、1フレーム毎に液晶層50に印加される電場が反転するフレーム反転方式が採用
されている。かかるフレーム反転方式を採用するにあたって、共通電極21に印加される
共通電位LCCOMは、1フレーム毎に極性が反転する。
The electro-optical device 100 according to the present embodiment is a normally black type, and display light is not emitted from the pixels 100 a in which no electric field is applied to the liquid crystal layer 50. Further, the electro-optical device 1 of the present embodiment
00 adopts a frame inversion method in which the electric field applied to the liquid crystal layer 50 is inverted every frame. In adopting such a frame inversion method, the polarity of the common potential LCCOM applied to the common electrode 21 is inverted every frame.

(ダミー画素電極およびシールド電極の構成)
図5は、本発明を適用した電気光学装置100に形成した各種電極(画素電極、ダミー
画素電極、およびシールド電極)の説明図であり、図5(a)、(b)、(c)は各々、
画素電極の平面図、ダミー画素電極の平面図、およびシールド電極の平面図である。
(Dummy pixel electrode and shield electrode configuration)
FIG. 5 is an explanatory diagram of various electrodes (pixel electrode, dummy pixel electrode, and shield electrode) formed in the electro-optical device 100 to which the present invention is applied. FIGS. 5 (a), 5 (b), and 5 (c) are illustrated. Each,
FIG. 4 is a plan view of a pixel electrode, a plan view of a dummy pixel electrode, and a plan view of a shield electrode.

図4に参照して説明した凹部充填用絶縁膜78aによって、隣接する画素電極9aの間
の凹部9sを埋めるにあたっては、画素電極9aを形成した後、絶縁膜を形成し、しかる
後に、画素電極9aが露出するまで絶縁膜を研磨する。かかる研磨では化学機械研磨が用
いられる。化学機械研磨では、不織布、発泡ポリウレタン、多孔質フッ素樹脂等からなる
研磨布(パッド)と素子基板10との間にスラリーを供給しながら、研磨布を素子基板1
0上で相対回転させて研磨を行なう。このため、画像表示領域10aの周辺部分について
も、画像表示領域10aと同様な表面状態にあることが好ましい。そこで、本形態では、
図2および図3に示すように、非表示領域10bには、画素電極9aが配列された画像表
示領域10aとシール材107で挟まれた領域にダミー画素電極9bを形成しておく。こ
こで、ダミー画素電極9bは、画素電極9aと同時形成され、画素電極9aと同一の導電
膜からなる。このため、本形態では、画素電極9aが配列された画像表示領域10aの外
周縁には、画素電極9aの有無に起因する段差が発生せず、画像表示領域10a全体を好
適に平坦化することができる。
When the recess 9s between the adjacent pixel electrodes 9a is filled with the recess filling insulating film 78a described with reference to FIG. 4, the pixel electrode 9a is formed, an insulating film is formed, and then the pixel electrode is formed. The insulating film is polished until 9a is exposed. In such polishing, chemical mechanical polishing is used. In chemical mechanical polishing, while supplying slurry between a polishing cloth (pad) made of non-woven fabric, polyurethane foam, porous fluororesin, and the like and the element substrate 10, the polishing cloth is used as the element substrate 1.
Polishing is performed with relative rotation on 0. For this reason, it is preferable that the peripheral part of the image display area 10a is also in the same surface state as the image display area 10a. So, in this form,
As shown in FIGS. 2 and 3, in the non-display area 10 b, dummy pixel electrodes 9 b are formed in an area sandwiched between the image display area 10 a in which the pixel electrodes 9 a are arranged and the sealing material 107. Here, the dummy pixel electrode 9b is formed simultaneously with the pixel electrode 9a and is made of the same conductive film as the pixel electrode 9a. For this reason, in this embodiment, a step due to the presence or absence of the pixel electrode 9a does not occur on the outer peripheral edge of the image display region 10a in which the pixel electrodes 9a are arranged, and the entire image display region 10a is preferably flattened. Can do.

ここで、画素電極9aは、図5(a)に示すように、各々が独立した島状に形成される
。これに対して、ダミー画素電極9bは、画素電極9aと同様な矩形領域91bと、隣接
する矩形領域91b同士を接続するブリッジ部92bとを備えており、ダミー画素電極9
bは互いに繋がっている。そこで、本形態では、ダミー画素電極9bに対しては、共通電
極21と同様、共通電位LCCOMが印加されている。このため、液晶層50においてダ
ミー画素電極9bと平面的に重なる部分も液晶分子の配向が制御される。ここで、電気光
学装置100はノーマリブラックモードで構成されているため、液晶層50においてダミ
ー画素電極9bと平面的に重なる部分からは光が出射されないため、画像表示領域10a
の外側からの光の漏れが防止される。
Here, as shown in FIG. 5A, each pixel electrode 9a is formed in an independent island shape. In contrast, the dummy pixel electrode 9b includes a rectangular area 91b similar to the pixel electrode 9a and a bridge portion 92b that connects adjacent rectangular areas 91b.
b are connected to each other. Therefore, in the present embodiment, the common potential LCCOM is applied to the dummy pixel electrode 9b as in the common electrode 21. For this reason, the alignment of the liquid crystal molecules is also controlled in the portion of the liquid crystal layer 50 that overlaps the dummy pixel electrode 9b in a planar manner. Here, since the electro-optical device 100 is configured in the normally black mode, no light is emitted from a portion of the liquid crystal layer 50 that overlaps the dummy pixel electrode 9b in a plane, and thus the image display region 10a.
Leakage of light from the outside is prevented.

また、本形態では、張り出し領域10eにおいて、シール材107と端子102の配列
領域とによって挟まれた領域にシールド電極9cが形成されている。かかるシールド電極
9cは、画素電極9aおよびダミー画素電極9bと同時形成された電極であり、画素電極
9aおよびダミー画素電極9bと同一の導電膜からなる。また、シールド電極9cは、図
5(c)に示すように、画素電極9aや矩形領域91bと同様な矩形領域91cと、隣接
する矩形領域91c同士を接続するブリッジ部92cとを備えており、ダミー画素電極9
bと同一の平面パターンを備えている。このため、本形態では、画像表示領域10aの外
周側の広い領域にわたって、画素電極9aの有無に起因する段差が発生せず、画像表示領
域10a全体を好適に平坦化することができる。
In this embodiment, the shield electrode 9c is formed in a region sandwiched between the sealing material 107 and the arrangement region of the terminals 102 in the overhang region 10e. The shield electrode 9c is an electrode formed simultaneously with the pixel electrode 9a and the dummy pixel electrode 9b, and is made of the same conductive film as the pixel electrode 9a and the dummy pixel electrode 9b. Further, as shown in FIG. 5C, the shield electrode 9c includes a rectangular area 91c similar to the pixel electrode 9a and the rectangular area 91b, and a bridge portion 92c that connects adjacent rectangular areas 91c. Dummy pixel electrode 9
The same plane pattern as b is provided. For this reason, in this embodiment, a step due to the presence or absence of the pixel electrode 9a does not occur over a wide area on the outer peripheral side of the image display area 10a, and the entire image display area 10a can be suitably flattened.

ここで、シールド電極9cに対して下層側で平面的に重なる領域には、データ線駆動回
路70のサンプルホールド回路74にビデオ信号を供給するビデオ信号線75が通ってお
り、かかるビデオ信号線75は、画像データがシリアル転送される高速信号線である。
Here, a video signal line 75 for supplying a video signal to the sample hold circuit 74 of the data line driving circuit 70 passes through a region overlapping the shield electrode 9c on the lower layer side on the lower layer side. Is a high-speed signal line through which image data is serially transferred.

そこで、本形態では、図2(b)および図3に示すように、シール材107と平面的に
重なる領域には、ダミー画素電極9bとシールド電極9cとを絶縁分離するスリット95
が形成されており、シールド電極9cに対しては定電位が印加されている。本形態では、
定電位として、グランド電位GNDがシールド電極9cに印加されている。このため、シ
ールド電極9cは、複数の端子102のうち、グランド端子102aに電気的に接続され
ている。
Therefore, in this embodiment, as shown in FIGS. 2B and 3, the slit 95 for insulatingly separating the dummy pixel electrode 9 b and the shield electrode 9 c is provided in a region overlapping the sealing material 107 in a plan view.
Is formed, and a constant potential is applied to the shield electrode 9c. In this form,
As a constant potential, the ground potential GND is applied to the shield electrode 9c. For this reason, the shield electrode 9 c is electrically connected to the ground terminal 102 a among the plurality of terminals 102.

(本形態の主な効果)
以上説明したように、本形態の電気光学装置100では、素子基板10の非表示領域1
0bには、共通電極21と同電位が印加されたダミー画素電極9bと、ビデオ信号線75
(駆動回路用高速信号線)が形成されているが、ビデオ信号線75は、ダミー画素電極9
bと平面的に重なる位置からずれた位置に形成されている。このため、画素電極9aおよ
びダミー画素電極9bに印加される共通電位LCCOMの極性が反転するなど、共通電位
LCCOMが変化するような場合でも、かかる共通電位LCCOMの変化がビデオ信号線
75に影響を及ぼさない。それ故、ビデオ信号線75によって転送される信号の波形が劣
化してしまうことを確実に防止することができる。
(Main effects of this form)
As described above, in the electro-optical device 100 according to this embodiment, the non-display region 1 of the element substrate 10 is used.
0b includes a dummy pixel electrode 9b to which the same potential as the common electrode 21 is applied, and a video signal line 75.
(High-speed signal line for driving circuit) is formed, but the video signal line 75 is connected to the dummy pixel electrode 9.
It is formed at a position shifted from a position overlapping with b in plan view. Therefore, even when the common potential LCCOM changes, for example, the polarity of the common potential LCCOM applied to the pixel electrode 9a and the dummy pixel electrode 9b is reversed, the change in the common potential LCCOM affects the video signal line 75. Does not reach. Therefore, it is possible to reliably prevent the waveform of the signal transferred by the video signal line 75 from being deteriorated.

また、非表示領域10bには、シール材107より外側の周辺領域10cにダミー画素
電極9bと同時形成された電極がビデオ信号線75と平面的に重なる位置に形成されてい
るが、かかる電極は、グランド電位が印加されたシールド電極9cである。このため、共
通電位LCCOMの変化がビデオ信号線75に影響を及ぼさないとともに、外部からの電
磁波ノイズがビデオ信号線75に影響を及ぼさない。それ故、ビデオ信号線75によって
転送される信号の波形が劣化してしまうことを確実に防止することができる。さらに、ビ
デオ信号線75から外部への電磁波ノイズの放出をシールド電極9cで防止することもで
きる。
In the non-display area 10b, an electrode formed simultaneously with the dummy pixel electrode 9b in the peripheral area 10c outside the sealant 107 is formed at a position overlapping the video signal line 75 in a plane. A shield electrode 9c to which a ground potential is applied. For this reason, a change in the common potential LCCOM does not affect the video signal line 75, and electromagnetic noise from the outside does not affect the video signal line 75. Therefore, it is possible to reliably prevent the waveform of the signal transferred by the video signal line 75 from being deteriorated. Further, the electromagnetic wave noise can be prevented from being emitted from the video signal line 75 to the outside by the shield electrode 9c.

また、本形態において、シールド電極9cには、定電位としてグランド電位が印加され
ており、かかるグランド電位であれば、素子基板10上に既に存在する。このため、シー
ルド電極9cに印加するための定電位を追加して生成する必要がない。
In the present embodiment, a ground potential is applied as a constant potential to the shield electrode 9c, and the ground potential is already present on the element substrate 10 if it is such a ground potential. For this reason, it is not necessary to generate a constant potential to be applied to the shield electrode 9c.

[実施の形態2]
図6は、本発明の実施の形態2に係る電気光学装置100の平面的構成の説明図であり
、図6(a)、(b)は、電気光学装置100に用いた液晶パネル100pを各構成要素
と共に対向基板20の側から見たときの平面図、および要部の平面図である。図7は、図
6(a)のH2−H2′断面図である。なお、本形態の基本的な構成は、実施の形態1と
同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
[Embodiment 2]
6A and 6B are explanatory views of a planar configuration of the electro-optical device 100 according to Embodiment 2 of the present invention. FIGS. 6A and 6B illustrate the liquid crystal panel 100p used in the electro-optical device 100, respectively. It is the top view when it sees from the counter substrate 20 side with a component, and the top view of the principal part. FIG. 7 is a cross-sectional view taken along line H2-H2 ′ of FIG. Since the basic configuration of this embodiment is the same as that of Embodiment 1, common portions are denoted by the same reference numerals and description thereof is omitted.

図6および図7に示す電気光学装置も、実施の形態1と同様、反射型の液晶装置であり
、素子基板10において、画像表示領域10aには複数の画素電極9aがマトリクス状に
配置されている。また、素子基板10において、非表示領域10bには走査線駆動回路6
0およびデータ線駆動回路70が構成されており、本形態でも、実施の形態1と同様、デ
ータ線駆動回路70はビデオ信号線75(駆動回路用高速信号線)を備えている。
The electro-optical device shown in FIGS. 6 and 7 is also a reflective liquid crystal device as in the first embodiment. In the element substrate 10, a plurality of pixel electrodes 9a are arranged in a matrix in the image display region 10a. Yes. In the element substrate 10, the scanning line driving circuit 6 is provided in the non-display area 10 b.
In this embodiment, the data line drive circuit 70 includes a video signal line 75 (a high-speed signal line for a drive circuit) as in the first embodiment.

本形態でも、実施の形態1と同様、電気光学装置100は、ノーマリブラック方式であ
り、液晶層50に電界が加わっていない画素100aからは表示光が出射されない。また
、本形態の電気光学装置100は、1フレーム毎に液晶層50に印加される電場が反転す
るフレーム反転方式が採用されている。かかるフレーム反転方式を採用するにあたって、
共通電極21に印加される共通電位LCCOMは、1フレーム毎に極性が反転する。
Also in this embodiment, as in the first embodiment, the electro-optical device 100 is a normally black system, and display light is not emitted from the pixel 100a in which no electric field is applied to the liquid crystal layer 50. Further, the electro-optical device 100 according to the present embodiment employs a frame inversion method in which the electric field applied to the liquid crystal layer 50 is inverted every frame. In adopting such a frame inversion method,
The polarity of the common potential LCCOM applied to the common electrode 21 is inverted every frame.

このように構成した電気光学装置100でも、実施の形態1と同様、データ線駆動回路
70は、非表示領域10bに構成されている。但し、本形態では、実施の形態1と違って
、データ線駆動回路70は、シール材107の内側領域に構成されている。
In the electro-optical device 100 configured as described above, as in the first embodiment, the data line driving circuit 70 is configured in the non-display region 10b. However, in this embodiment, unlike the first embodiment, the data line driving circuit 70 is configured in the inner region of the sealant 107.

また、本形態でも、実施の形態1と同様、画素電極9aの表面側に形成した絶縁膜を研
磨して平坦化を行なう。このため、画像表示領域10aの周辺部分についても、画像表示
領域10aと同様な表面状態とすることを目的に、画像表示領域10aとシール材107
とに挟まれた領域にはダミー画素電極9bが形成されており、かかるダミー画素電極9b
は、画素電極9aと同時形成されてなる。ここで、画素電極9aは、図5(a)、(b)
を参照して説明したように、各々が独立した島状に形成され、ダミー画素電極9bは、画
素電極9aと同様な矩形領域91bと、隣接する矩形領域91b同士を接続するブリッジ
部92bとを備えている。
Also in this embodiment, as in Embodiment 1, the insulating film formed on the surface side of the pixel electrode 9a is polished and planarized. For this reason, the image display area 10a and the sealing material 107 are also provided for the peripheral portion of the image display area 10a so as to have the same surface state as the image display area 10a.
A dummy pixel electrode 9b is formed in a region between the dummy pixel electrode 9b and the dummy pixel electrode 9b.
Is formed simultaneously with the pixel electrode 9a. Here, the pixel electrode 9a is formed as shown in FIGS.
As described above, each of the dummy pixel electrodes 9b has a rectangular area 91b similar to the pixel electrode 9a and a bridge portion 92b that connects adjacent rectangular areas 91b. I have.

本形態では、ダミー画素電極9bに対して下層側で平面的に重なる領域にはビデオ信号
線75が通っており、かかるビデオ信号線75は、画像データがシリアル転送される高速
信号線である。そこで、本形態では、ビデオ信号線75およびダミー画素電極9bと平面
的に重なる領域には、ビデオ信号線75とダミー画素電極9bとの間に介在するようにシ
ールド電極6cが形成されている。本形態では、ビデオ信号線75は、下地絶縁膜15と
層間絶縁膜71との間でゲート線3a(図4参照)と同一の導電膜からなり、画素電極9
aおよびダミー画素電極9bは、層間絶縁膜72の上層に形成されていることから、シー
ルド電極6cについては、層間絶縁膜71と層間絶縁膜72との間でデータ線6a(図4
参照)と同一の導電膜により形成されている。
In the present embodiment, a video signal line 75 passes through a region overlapping the dummy pixel electrode 9b on the lower layer side, and the video signal line 75 is a high-speed signal line through which image data is serially transferred. Therefore, in this embodiment, a shield electrode 6c is formed in a region overlapping the video signal line 75 and the dummy pixel electrode 9b in a plane so as to be interposed between the video signal line 75 and the dummy pixel electrode 9b. In this embodiment, the video signal line 75 is made of the same conductive film as the gate line 3a (see FIG. 4) between the base insulating film 15 and the interlayer insulating film 71, and the pixel electrode 9
Since a and the dummy pixel electrode 9b are formed in the upper layer of the interlayer insulating film 72, the data line 6a (see FIG. 4) between the interlayer insulating film 71 and the interlayer insulating film 72 for the shield electrode 6c.
Reference) and the same conductive film.

また、シールド電極6cに対しては定電位が印加され、かかる定電位として、本形態で
は、グランド電位GNDがシールド電極6cに印加されている。このため、シールド電極
6cは、複数の端子102のうち、グランド端子102aに電気的に接続されている。
A constant potential is applied to the shield electrode 6c, and as this constant potential, in this embodiment, the ground potential GND is applied to the shield electrode 6c. For this reason, the shield electrode 6 c is electrically connected to the ground terminal 102 a among the plurality of terminals 102.

以上説明したように、本形態の電気光学装置100では、素子基板10の非表示領域1
0bには、共通電極21と同電位が印加されたダミー画素電極9bに対して、下層側で平
面的に重なる領域にビデオ信号線75(駆動回路用高速信号線)が形成されているが、ビ
デオ信号線75とダミー画素電極9bとの間には、グランド電位が印加されたシールド電
極6cが介在している。このため、画素電極9aおよびダミー画素電極9bに印加される
共通電位LCCOMの極性が反転するなど、共通電位LCCOMが変化するような場合で
も、かかる共通電位LCCOMの変化がビデオ信号線75に影響を及ぼさない。ビデオ信
号線75によって転送される信号の波形が劣化してしまうことを確実に防止することがで
きる。
As described above, in the electro-optical device 100 according to this embodiment, the non-display region 1 of the element substrate 10 is used.
In 0b, a video signal line 75 (a high-speed signal line for driving circuit) is formed in a region overlapping in a planar manner on the lower layer side with respect to the dummy pixel electrode 9b to which the same potential as the common electrode 21 is applied. A shield electrode 6c to which a ground potential is applied is interposed between the video signal line 75 and the dummy pixel electrode 9b. Therefore, even when the common potential LCCOM changes, for example, the polarity of the common potential LCCOM applied to the pixel electrode 9a and the dummy pixel electrode 9b is reversed, the change in the common potential LCCOM affects the video signal line 75. Does not reach. It is possible to reliably prevent the waveform of the signal transferred by the video signal line 75 from deteriorating.

また、本形態では、ビデオ信号線75、ダミー画素電極9b、およびデータ線駆動回路
70全体がシール材107より内側に設けられている。このため、シール材107より外
側の周辺領域10cを狭めることができる。
Further, in this embodiment, the video signal line 75, the dummy pixel electrode 9 b, and the entire data line driving circuit 70 are provided inside the sealing material 107. For this reason, the peripheral region 10c outside the sealant 107 can be narrowed.

また、本形態では、ビデオ信号線75とダミー画素電極9bとの間にシールド電極6c
を形成するにあたって、データ線6aと同時形成された導電膜を利用している。このため
、シールド電極6cを追加する場合でも、新たな導電層を追加する必要がないので、生産
性に優れているという利点がある。
In this embodiment, the shield electrode 6c is provided between the video signal line 75 and the dummy pixel electrode 9b.
Is formed using a conductive film formed simultaneously with the data line 6a. For this reason, even when the shield electrode 6c is added, there is no need to add a new conductive layer, so that there is an advantage that the productivity is excellent.

さらに、本形態において、シールド電極6cには、定電位としてグランド電位が印加さ
れており、かかるグランド電位であれば、素子基板10上に既に存在する。このため、シ
ールド電極6cに印加するための定電位を追加して生成する必要がない。
Further, in the present embodiment, a ground potential is applied as a constant potential to the shield electrode 6c, and if it is such a ground potential, it already exists on the element substrate 10. For this reason, it is not necessary to generate a constant potential to be applied to the shield electrode 6c.

[他の実施の形態]
上記実施の形態1、2では、反射型の液晶装置に本発明を適用したが、透過型の液晶装
置に対して、上記のシールド電極6c、9cを設けた構成を採用してもよい。
[Other embodiments]
In the first and second embodiments, the present invention is applied to the reflective liquid crystal device. However, a configuration in which the shield electrodes 6c and 9c are provided may be employed for the transmissive liquid crystal device.

[電子機器への搭載例]
本発明に係る反射型の電気光学装置100は、図8(a)に示す投射型表示装置(液晶
プロジェクタ/電子機器)や、図8(b)、(c)に示す携帯用電子機器に用いることが
できる。
[Example of mounting on electronic devices]
The reflective electro-optical device 100 according to the present invention is used in a projection display device (liquid crystal projector / electronic device) shown in FIG. 8A and a portable electronic device shown in FIGS. 8B and 8C. be able to.

図8(a)に示す投射型表示装置1000は、システム光軸Lに沿って光源部810、
インテグレータレンズ820および偏光変換素子830が配置された偏光照明装置800
を有している。また、投射型表示装置1000は、システム光軸Lに沿って、偏光照明装
置800から出射されたS偏光光束をS偏光光束反射面841により反射させる偏光ビー
ムスプリッタ840と、偏光ビームスプリッタ840のS偏光光束反射面841から反射
された光のうち、青色光(B)の成分を分離するダイクロイックミラー842と、青色光
が分離された後の光束のうち、赤色光(R)の成分を反射させて分離するダイクロイック
ミラー843とを有している。また、投射型表示装置1000は、各色光が入射する3枚
の電気光学装置100R、100G、100B(電気光学装置100)を備えている。か
かる投射型表示装置1000は、3つの電気光学装置100R、100G、100Bにて
変調された光をダイクロイックミラー842、843、および偏光ビームスプリッタ84
0にて合成した後、この合成光を投射光学系850によってスクリーン860に投射する
A projection display device 1000 shown in FIG. 8A includes a light source unit 810 along the system optical axis L,
Polarized illumination apparatus 800 in which integrator lens 820 and polarization conversion element 830 are arranged
have. In addition, the projection display apparatus 1000 includes a polarizing beam splitter 840 that reflects the S-polarized light beam emitted from the polarization illumination device 800 along the system optical axis L by the S-polarized light beam reflecting surface 841, and the S of the polarizing beam splitter 840. Of the light reflected from the polarized light beam reflecting surface 841, the dichroic mirror 842 that separates the blue light (B) component and the red light (R) component of the light flux after the blue light is separated are reflected. And a dichroic mirror 843 for separation. Further, the projection display apparatus 1000 includes three electro-optical devices 100R, 100G, and 100B (electro-optical devices 100) on which each color light is incident. The projection display apparatus 1000 includes dichroic mirrors 842 and 843 and a polarization beam splitter 84 that are light modulated by the three electro-optical devices 100R, 100G, and 100B.
After combining at 0, the combined light is projected onto the screen 860 by the projection optical system 850.

次に、図8(b)に示す携帯電話機3000は、複数の操作ボタン3001、スクロー
ルボタン3002、並びに表示ユニットとしての電気光学装置100〈直視型表示装置〉
を備える。スクロールボタン3002を操作することによって、電気光学装置100に表
示される画面がスクロールされる。図8(c)に示す情報携帯端末(PDA:Personal D
igital Assistants)は、複数の操作ボタン4001、電源スイッチ4002、並びに表
示ユニットとしての電気光学装置100を備えており、電源スイッチ4002を操作する
と、住所録やスケジュール帳といった各種の情報が電気光学装置100に表示される。
Next, the cellular phone 3000 shown in FIG. 8B includes a plurality of operation buttons 3001, scroll buttons 3002, and an electro-optical device 100 as a display unit <direct-view display device>.
Is provided. By operating the scroll button 3002, the screen displayed on the electro-optical device 100 is scrolled. Information portable terminal (PDA: Personal D) shown in FIG.
igital assistants) includes a plurality of operation buttons 4001, a power switch 4002, and the electro-optical device 100 as a display unit. When the power switch 4002 is operated, various kinds of information such as an address book and a schedule book are displayed. Is displayed.

また、本発明を適用した電気光学装置100が搭載される電子機器としては、図8(a
)、(b)、(c)に示すものの他、ヘッドマウンティトディスプレイ、デジタルスチル
カメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カー
ナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーショ
ン、テレビ電話、POS端末、銀行端末などの電子機器などが挙げられる。
Further, as an electronic apparatus in which the electro-optical device 100 to which the present invention is applied is mounted, FIG.
), (B), (c), head mounted display, digital still camera, LCD TV, viewfinder type, monitor direct-view type video tape recorder, car navigation device, pager, electronic notebook, calculator, word processor , Electronic devices such as workstations, videophones, POS terminals and bank terminals.

さらに、電気光学装置100を透過型に構成した場合も、透過型の投射型表示装置のラ
イトバルブや、直視型の表示装置に本発明を適用した電気光学装置100を用いることが
できる。
Further, even when the electro-optical device 100 is configured as a transmission type, the electro-optical device 100 in which the present invention is applied to a light valve of a transmission type projection display device or a direct-view type display device can be used.

本発明を適用した電気光学装置(反射型の液晶装置)の電気的構成を示す説明図である。It is explanatory drawing which shows the electrical structure of the electro-optical apparatus (reflection-type liquid crystal device) to which this invention is applied. 本発明の実施の形態1に係る電気光学装置の平面的構成の説明図である。FIG. 3 is an explanatory diagram of a planar configuration of the electro-optical device according to the first embodiment of the invention. 図2(a)のH1−H1′断面図である。It is H1-H1 'sectional drawing of Fig.2 (a). 本発明を適用した電気光学装置の画素の説明図である。It is explanatory drawing of the pixel of the electro-optical apparatus to which this invention is applied. 本発明を適用した電気光学装置に形成した各種電極(画素電極、ダミー画素電極、およびシールド電極)の説明図である。It is explanatory drawing of the various electrodes (a pixel electrode, a dummy pixel electrode, and a shield electrode) formed in the electro-optical apparatus to which this invention is applied. 本発明の実施の形態2に係る電気光学装置の平面的構成の説明図である。FIG. 6 is an explanatory diagram of a planar configuration of an electro-optical device according to Embodiment 2 of the invention. 図6(a)のH2−H2′断面図である。It is H2-H2 'sectional drawing of Fig.6 (a). 本発明を適用した反射型の電気光学装置を用いた電子機器の説明図である。It is explanatory drawing of the electronic device using the reflection type electro-optical apparatus to which this invention is applied.

符号の説明Explanation of symbols

6c、9c・・シールド電極、9a・・画素電極、9b・・ダミー画素電極、10・・素
子基板、20・・対向基板、21・・共通電極、30・・電界効果型トランジスタ(画素
トランジスタ)、50・・液晶層、60・・走査線駆動回路、70・・データ線駆動回路
、75・・ビデオ信号線(高速信号線)、100・・電気光学装置、100a・・画素
6c, 9c ... Shield electrode, 9a ... Pixel electrode, 9b ... Dummy pixel electrode, 10 ... Element substrate, 20 ... Counter substrate, 21 ... Common electrode, 30 ... Field effect transistor (pixel transistor) 50..Liquid crystal layer 60..Scanning line driving circuit 70..Data line driving circuit 75..Video signal line (high-speed signal line) 100..Electro-optical device 100a..pixel

Claims (8)

画素電極が設けられた素子基板と、該素子基板に対向配置された対向基板と、前記対向
基板と前記素子基板とを貼り合せるシール材と、該シール材で囲まれた領域内で前記素子
基板と前記対向基板とによって保持された液晶層と、前記素子基板あるいは前記対向基板
に設けられた共通電極と、を有し、前記共通電極に印加される電位が設定期間毎に変化す
る電気光学装置であって、
前記素子基板において前記画素電極が複数配置された画像表示領域より外周側の非表示
領域には、
前記画素電極と同一の導電膜により形成され、前記共通電極と同電位が印加されたダミ
ー画素電極と、
該ダミー画素電極より下層側に設けられた駆動回路用高速信号線と、
少なくとも前記駆動回路用高速信号線に対して上層側で平面的に重なるように設けられ
、定電位が印加されたシールド電極と、
を備えていることを特徴とする電気光学装置。
An element substrate provided with a pixel electrode, a counter substrate disposed opposite to the element substrate, a sealing material for bonding the counter substrate and the element substrate, and the element substrate within a region surrounded by the sealing material An electro-optical device having a liquid crystal layer held by the counter substrate and a common electrode provided on the element substrate or the counter substrate, wherein a potential applied to the common electrode changes every set period Because
In the non-display area on the outer peripheral side of the image display area where a plurality of the pixel electrodes are arranged on the element substrate,
A dummy pixel electrode formed of the same conductive film as the pixel electrode and applied with the same potential as the common electrode;
A high-speed signal line for a drive circuit provided on a lower layer side than the dummy pixel electrode;
A shield electrode to which a constant potential is applied, and is provided so as to overlap at least on the upper layer side with respect to the high-speed signal line for the drive circuit;
An electro-optical device comprising:
前記シールド電極は、前記定電位としてグランド電位が印加されていることを特徴とす
る請求項1に記載の電気光学装置。
The electro-optical device according to claim 1, wherein a ground potential is applied to the shield electrode as the constant potential.
前記駆動回路用高速信号線は、駆動回路のサンプルホールド回路に画像データをシリア
ル転送する複数本のビデオ信号線であることを特徴とする請求項1または2に記載の電気
光学装置。
3. The electro-optical device according to claim 1, wherein the high-speed signal lines for the drive circuit are a plurality of video signal lines for serially transferring image data to a sample hold circuit of the drive circuit.
前記ダミー電極は、前記シール材より内側に設けられ、
前記駆動回路用高速信号線は、前記シール材より外側の周辺領域に設けられ、
前記シールド電極は、当該周辺領域に前記ダミー画素電極と同一の平面パターンをもっ
て当該ダミー画素電極と同一の導電膜により形成されていることを特徴とする請求項1乃
至3の何れか一項に記載の電気光学装置。
The dummy electrode is provided inside the sealing material,
The drive circuit high-speed signal line is provided in a peripheral region outside the seal material,
4. The shield electrode according to claim 1, wherein the shield electrode is formed in the peripheral region with the same planar pattern as the dummy pixel electrode by using the same conductive film as the dummy pixel electrode. 5. Electro-optic device.
前記駆動回路用高速信号線は、前記ダミー画素電極と平面的に重なる領域に設けられ、
前記シールド電極は、前記駆動回路用高速信号線と前記ダミー画素電極との間に介在し
ていることを特徴とする請求項1乃至3の何れか一項に記載の電気光学装置。
The high-speed signal line for the drive circuit is provided in a region overlapping the dummy pixel electrode in a plane,
4. The electro-optical device according to claim 1, wherein the shield electrode is interposed between the high-speed signal line for driving circuit and the dummy pixel electrode. 5.
前記駆動回路用高速信号線および前記ダミー画素電極は、前記シール材より内側に設け
られていることを特徴とする請求項5に記載の電気光学装置。
6. The electro-optical device according to claim 5, wherein the driving circuit high-speed signal line and the dummy pixel electrode are provided inside the sealing material.
前記画素電極は、前記対向基板側から入射した光を反射する反射性画素電極であること
を特徴とする請求項1乃至6の何れか一項に記載の電気光学装置。
The electro-optical device according to claim 1, wherein the pixel electrode is a reflective pixel electrode that reflects light incident from the counter substrate side.
請求項1乃至7の何れか一項に記載の電気光学装置を備えていることを特徴とする電子
機器。
An electronic apparatus comprising the electro-optical device according to claim 1.
JP2008319285A 2008-12-16 2008-12-16 Electro-optic device and electronic equipment Withdrawn JP2010145454A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008319285A JP2010145454A (en) 2008-12-16 2008-12-16 Electro-optic device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008319285A JP2010145454A (en) 2008-12-16 2008-12-16 Electro-optic device and electronic equipment

Publications (1)

Publication Number Publication Date
JP2010145454A true JP2010145454A (en) 2010-07-01

Family

ID=42566003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008319285A Withdrawn JP2010145454A (en) 2008-12-16 2008-12-16 Electro-optic device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2010145454A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130258263A1 (en) * 2012-04-02 2013-10-03 Seiko Epson Corporation Electro-optical device and electronic apparatus
WO2014005338A1 (en) * 2012-07-04 2014-01-09 深圳市华星光电技术有限公司 Liquid crystal display panel and liquid crystal display device
WO2014084126A1 (en) * 2012-11-30 2014-06-05 株式会社Jvcケンウッド Display element and method for manufacturing same
JP2015075681A (en) * 2013-10-10 2015-04-20 セイコーエプソン株式会社 Liquid crystal device and electronic apparatus
US9151998B2 (en) 2013-01-30 2015-10-06 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
US9530364B2 (en) 2013-03-29 2016-12-27 Samsung Display Co., Ltd. Liquid crystal display
JP2018159890A (en) * 2017-03-24 2018-10-11 アルパイン株式会社 Liquid crystal display
CN113471257A (en) * 2021-06-21 2021-10-01 Tcl华星光电技术有限公司 Display panel and mobile terminal
CN115524888A (en) * 2022-09-20 2022-12-27 惠科股份有限公司 Array substrate and liquid crystal display screen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002049052A (en) * 2000-08-03 2002-02-15 Seiko Epson Corp Electro-optical device
JP2006267937A (en) * 2005-03-25 2006-10-05 Victor Co Of Japan Ltd Reflection type liquid crystal display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002049052A (en) * 2000-08-03 2002-02-15 Seiko Epson Corp Electro-optical device
JP2006267937A (en) * 2005-03-25 2006-10-05 Victor Co Of Japan Ltd Reflection type liquid crystal display device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130258263A1 (en) * 2012-04-02 2013-10-03 Seiko Epson Corporation Electro-optical device and electronic apparatus
WO2014005338A1 (en) * 2012-07-04 2014-01-09 深圳市华星光电技术有限公司 Liquid crystal display panel and liquid crystal display device
WO2014084126A1 (en) * 2012-11-30 2014-06-05 株式会社Jvcケンウッド Display element and method for manufacturing same
US9151998B2 (en) 2013-01-30 2015-10-06 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
US9530364B2 (en) 2013-03-29 2016-12-27 Samsung Display Co., Ltd. Liquid crystal display
JP2015075681A (en) * 2013-10-10 2015-04-20 セイコーエプソン株式会社 Liquid crystal device and electronic apparatus
JP2018159890A (en) * 2017-03-24 2018-10-11 アルパイン株式会社 Liquid crystal display
CN113471257A (en) * 2021-06-21 2021-10-01 Tcl华星光电技术有限公司 Display panel and mobile terminal
CN113471257B (en) * 2021-06-21 2023-04-18 Tcl华星光电技术有限公司 Display panel and mobile terminal
CN115524888A (en) * 2022-09-20 2022-12-27 惠科股份有限公司 Array substrate and liquid crystal display screen

Similar Documents

Publication Publication Date Title
JP2010145454A (en) Electro-optic device and electronic equipment
JP4678031B2 (en) Liquid crystal device and electronic device
JP3772842B2 (en) Liquid crystal device, driving method thereof, and electronic apparatus
JP4111203B2 (en) Liquid crystal device and electronic device
US8223093B2 (en) Electro-optical device, electronic apparatus, and projection display
JP3534097B2 (en) Liquid crystal device and electronic equipment provided with the liquid crystal device
JP2007212815A (en) Electro-optical device, substrate for electro-optical device, method for manufacturing electro-optical device, and electronic apparatus
JPWO2007129420A1 (en) Display device
JP3788093B2 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic device using the same, and method for manufacturing substrate for liquid crystal panel
JP2002244157A (en) Electro-optical panel and electronic instrument
JP2000267077A (en) Liquid crystal display and electronic equipment
JP2008209858A (en) Liquid crystal device and electronic device
JP2013041131A (en) Electro-optical device and electronic apparatus
JP2011186285A (en) Electrooptic device and method for manufacturing the same, and electronic equipment
JP2009276588A (en) Electro-optical device and projection type display device
JP4074533B2 (en) Electro-optical device and electronic apparatus
US8018554B2 (en) Liquid crystal display device with internal retardation layer at reflection region and electronic apparatus
JP2007071938A (en) Liquid crystal apparatus and electronic device
JP2012155007A (en) Liquid crystal device and electronic apparatus
JP3573160B2 (en) Electro-optical panels and electronics
JP2011180524A (en) Electro-optical device and electronic equipment
JP2008197420A (en) Liquid crystal display device and electronic apparatus
JP2007071935A (en) Liquid crystal apparatus and electronic device
JP2009276712A (en) Electrooptical device, manufacturing method of electrooptical device, and projection display device
JP2010197658A (en) Liquid crystal device, method of manufacturing the same, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130124