JP2010145927A

JP2010145927A - Liquid crystal display device

Info

Publication number: JP2010145927A
Application number: JP2008325569A
Authority: JP
Inventors: Hitoshi Watanabe; 仁渡辺
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2008-12-22
Filing date: 2008-12-22
Publication date: 2010-07-01

Abstract

【課題】補助容量部の静電容量を確保しつつも、画素の表示有効エリアが広い液晶表示装置を提供する。
【解決手段】ゲート絶縁膜の下層側にゲート電極が形成されるとともに、ゲート絶縁膜の上層側にドレイン電極及びソース電極が形成された薄膜トランジスタと、ゲート電極と同一層に形成された補助容量電極とを備えた液晶表示装置である。この液晶表示装置は、ゲート絶縁膜を介して補助容量電極と重畳するように形成された金属薄膜と、ソース電極及び金属薄膜の上層側に形成され、ソース電極の上面の少なくとも一部及び金属薄膜の上面の少なくとも一部にそれぞれコンタクトホールを有する層間絶縁膜と、層間絶縁膜の上層側に形成され、ソース電極と金属薄膜とをコンタクトホールを介して電気的に接続する透明性の画素電極とを備える。金属薄膜の上層側に形成されたコンタクトホールは、金属薄膜と画素電極とが重畳する領域に複数形成されている。
【選択図】図２
Provided is a liquid crystal display device having a wide display effective area of a pixel while securing the capacitance of an auxiliary capacitor portion.
A thin film transistor in which a gate electrode is formed on a lower layer side of a gate insulating film and a drain electrode and a source electrode are formed on an upper layer side of the gate insulating film, and an auxiliary capacitance electrode formed in the same layer as the gate electrode A liquid crystal display device. The liquid crystal display device includes a metal thin film formed so as to overlap with the auxiliary capacitance electrode through a gate insulating film, and at least a part of the upper surface of the source electrode and the metal thin film. An interlayer insulating film having a contact hole on at least a part of the upper surface thereof, and a transparent pixel electrode formed on the upper side of the interlayer insulating film and electrically connecting the source electrode and the metal thin film through the contact hole; Is provided. A plurality of contact holes formed on the upper layer side of the metal thin film are formed in a region where the metal thin film and the pixel electrode overlap.
[Selection] Figure 2

Description

本発明は、液晶表示装置に関する。 The present invention relates to a liquid crystal display device.

従来、液晶表示装置は、液晶層を介してトランジスタパネルと対向パネルとが対向配置された構成になっている（例えば特許文献１参照）。図７は従来の薄膜トランジスタパネルの概略構成を示す透過平面図であり、図８は図７のＶIII−ＶIII断面図である。この図７及び図８に示すように、薄膜トランジスタパネル１００には、複数の走査ライン１０３と複数のデータライン１０４とが互いに交差するように設けられている。この走査ライン１０３とデータライン１０４とで囲まれた領域内には画素電極１０５が設けられている。複数の画素電極１０５は基板上にマトリクス状に配置されている。そして、画素電極１０５はスイッチング素子としての薄膜トランジスタ１０６を介して走査ライン１０３及びデータライン１０４に電気的に接続されている。 Conventionally, a liquid crystal display device has a configuration in which a transistor panel and a counter panel are arranged to face each other via a liquid crystal layer (see, for example, Patent Document 1). FIG. 7 is a transmission plan view showing a schematic configuration of a conventional thin film transistor panel, and FIG. 8 is a sectional view taken along line VIII-VIII in FIG. As shown in FIGS. 7 and 8, the thin film transistor panel 100 is provided with a plurality of scanning lines 103 and a plurality of data lines 104 so as to cross each other. A pixel electrode 105 is provided in a region surrounded by the scanning line 103 and the data line 104. The plurality of pixel electrodes 105 are arranged in a matrix on the substrate. The pixel electrode 105 is electrically connected to the scanning line 103 and the data line 104 through a thin film transistor 106 as a switching element.

また、トランジスタ基板上には複数の補助容量ライン１０７が走査ライン１０３に沿って設けられている。補助容量ライン１０７は、画素電極１０５の上辺部及び側辺部に重なるように形成されている。また、補助容量ライン１０７と画素電極１０５との間には、二層の絶縁膜１０８，１０９が形成されている。補助容量ライン１０７と画素電極１０５とが対向して重なりあう領域に、両者間にあるゲート絶縁膜１０８、層間絶縁膜１０９とを誘電体とする補助容量部１１０が形成される。
特開２００８−２１６６０７号公報 A plurality of auxiliary capacitance lines 107 are provided along the scanning lines 103 on the transistor substrate. The auxiliary capacitance line 107 is formed so as to overlap the upper side portion and the side portion of the pixel electrode 105. In addition, two layers of insulating films 108 and 109 are formed between the auxiliary capacitance line 107 and the pixel electrode 105. In a region where the auxiliary capacitance line 107 and the pixel electrode 105 face each other and overlap, an auxiliary capacitance portion 110 using a gate insulating film 108 and an interlayer insulating film 109 between them as a dielectric is formed.
JP 2008-216607 A

ここで、上述の液晶表示装置では、補助容量ライン１０７を画素電極１０５の上辺部及び側辺部に重なるように配置することで画素電極１０５と補助容量ライン１０７との対向面積を増やし、補助容量部１１０の静電容量を十分なだけ確保している。しかしながら、対向面積が増やされるために、透明な画素電極１０５が不透明な補助容量ライン１０７に閉塞されてしまい、画素の開口率が低下してしまうことになっていた。画素の開口率が低下してしまうと、当該画素の表示有効エリアが狭まってしまう。
本発明の課題は、補助容量部の静電容量を確保しつつも、画素の表示有効エリアが広い液晶表示装置を提供することにある。 Here, in the above-described liquid crystal display device, the auxiliary capacitor line 107 is disposed so as to overlap the upper side portion and the side portion of the pixel electrode 105, thereby increasing the facing area between the pixel electrode 105 and the auxiliary capacitor line 107, thereby increasing the auxiliary capacitance. A sufficient electrostatic capacity of the portion 110 is ensured. However, since the opposing area is increased, the transparent pixel electrode 105 is blocked by the opaque auxiliary capacitance line 107, and the aperture ratio of the pixel is reduced. If the aperture ratio of the pixel is lowered, the display effective area of the pixel is narrowed.
An object of the present invention is to provide a liquid crystal display device having a wide display effective area of pixels while ensuring the capacitance of the auxiliary capacitance section.

請求項１記載の発明は、
ゲート絶縁膜の下層側にゲート電極が形成されるとともに、前記ゲート絶縁膜の上層側にドレイン電極及びソース電極が形成された薄膜トランジスタと、
前記ゲート電極と同一層に形成された補助容量電極と、を備えた液晶表示装置であって、
前記ゲート絶縁膜を介して前記補助容量電極と重畳するように形成された金属薄膜と、
前記ソース電極及び前記金属薄膜の上層側に形成され、前記ソース電極の上面の少なくとも一部及び前記金属薄膜の上面の少なくとも一部にそれぞれコンタクトホールを有する層間絶縁膜と、
前記層間絶縁膜の上層側に形成され、前記ソース電極と前記金属薄膜とを前記コンタクトホールを介して電気的に接続する透明性の画素電極と、を備え、
前記金属薄膜の上層側に形成された前記コンタクトホールは、前記金属薄膜と前記画素電極とが重畳する領域に複数形成されていることを特徴としている。 The invention described in claim 1
A thin film transistor in which a gate electrode is formed on the lower layer side of the gate insulating film, and a drain electrode and a source electrode are formed on the upper layer side of the gate insulating film,
An auxiliary capacitance electrode formed in the same layer as the gate electrode, and a liquid crystal display device comprising:
A metal thin film formed so as to overlap with the auxiliary capacitance electrode through the gate insulating film;
An interlayer insulating film formed on an upper layer side of the source electrode and the metal thin film, and having a contact hole in at least a part of the upper surface of the source electrode and at least a part of the upper surface of the metal thin film;
A transparent pixel electrode formed on an upper layer side of the interlayer insulating film and electrically connecting the source electrode and the metal thin film through the contact hole;
A plurality of the contact holes formed on the upper layer side of the metal thin film are formed in a region where the metal thin film and the pixel electrode overlap each other.

請求項２記載の発明は、請求項１記載の液晶表示装置において、
前記金属薄膜の上層側に形成された複数の前記コンタクトホールは、前記金属薄膜と前記画素電極とが重畳する領域にマトリクス状に配置されていることを特徴としている。 The invention described in claim 2 is the liquid crystal display device according to claim 1,
The plurality of contact holes formed on the upper layer side of the metal thin film are arranged in a matrix in a region where the metal thin film and the pixel electrode overlap.

請求項３記載の発明は、請求項１又は２記載の液晶表示装置において、
前記ソース電極と前記金属薄膜とは、同一材料により形成されていることを特徴としている。 The invention described in claim 3 is the liquid crystal display device according to claim 1 or 2,
The source electrode and the metal thin film are formed of the same material.

請求項４記載の発明は、請求項１〜３のいずれか一項に記載の液晶表示装置において、
前記層間絶縁膜が酸化シリコン膜であり、
前記画素電極がＩＴＯであることを特徴としている。 The invention according to claim 4 is the liquid crystal display device according to any one of claims 1 to 3,
The interlayer insulating film is a silicon oxide film;
The pixel electrode is made of ITO.

請求項５記載の発明は、請求項１〜３のいずれか一項に記載の液晶表示装置において、
前記層間絶縁膜が樹脂膜であり、
前記画素電極がＩＴＯであることを特徴としている。 Invention of Claim 5 is a liquid crystal display device as described in any one of Claims 1-3,
The interlayer insulating film is a resin film;
The pixel electrode is made of ITO.

請求項６記載の発明は、請求項１〜５のいずれか一項に記載の液晶表示装置において、
液晶層を介して前記画素電極に対向配置される対向電極を備え、
前記補助容量電極は、前記対向電極と等しい電位に設定されていることを特徴としている。 The invention according to claim 6 is the liquid crystal display device according to any one of claims 1 to 5,
A counter electrode disposed opposite to the pixel electrode through a liquid crystal layer;
The auxiliary capacitance electrode is set to a potential equal to that of the counter electrode.

本発明によれば、補助容量部の静電容量を確保しつつも、画素の表示有効エリアが広い液晶表示装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the liquid crystal display device with a wide display effective area of a pixel can be provided, ensuring the electrostatic capacitance of an auxiliary capacitance part.

以下に、本発明を実施するための最良の形態について図面を用いて説明する。ただし、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。 The best mode for carrying out the present invention will be described below with reference to the drawings. However, although various technically preferable limitations for implementing the present invention are given to the embodiments described below, the scope of the invention is not limited to the following embodiments and illustrated examples.

図１は本実施形態の液晶表示装置の要部構成を示す断面図である。この図１に示すように液晶表示装置１には、対向パネル１０と、対向パネル１０に対向配置された薄膜トランジスタパネル２０とが設けられている。対向パネル１０と薄膜トランジスタパネル２０との間には、図示しないシール材により空間が形成されており、当該空間に液晶が封入され液晶層Ｌが形成されている。また、薄膜トランジスタパネル２０の下面側（図１における下方）には図示しないバックライトが配置されている。 FIG. 1 is a cross-sectional view showing a main configuration of the liquid crystal display device of the present embodiment. As shown in FIG. 1, the liquid crystal display device 1 is provided with a counter panel 10 and a thin film transistor panel 20 disposed to face the counter panel 10. A space is formed between the counter panel 10 and the thin film transistor panel 20 by a sealing material (not shown), and a liquid crystal is sealed in the space to form a liquid crystal layer L. Further, a backlight (not shown) is disposed on the lower surface side (lower side in FIG. 1) of the thin film transistor panel 20.

対向パネル１０には、例えばガラスからなる対向基板１１が設けられている。この対向基板１１の上面側には偏光板１２が積層されている。一方、対向基板１１の下面側にはフィルター層１３、対向電極１４及び配向膜１５が積層されている。フィルター層１３にはブラックマトリクス及びカラーフィルタが設けられている。対向電極１４は例えばＩＴＯ（Indium Tin Oxide；錫ドープ酸化インジウム）から形成されている。 The counter panel 10 is provided with a counter substrate 11 made of glass, for example. A polarizing plate 12 is laminated on the upper surface side of the counter substrate 11. On the other hand, a filter layer 13, a counter electrode 14, and an alignment film 15 are stacked on the lower surface side of the counter substrate 11. The filter layer 13 is provided with a black matrix and a color filter. The counter electrode 14 is made of, for example, ITO (Indium Tin Oxide).

次に、薄膜トランジスタパネル２０について図１及び図２を参照して詳細に説明する。図２は薄膜トランジスタパネル２０の要部構成を示す透過平面図である。なお、図１は、図２におけるＩ−Ｉ断面図である。 Next, the thin film transistor panel 20 will be described in detail with reference to FIGS. FIG. 2 is a transmission plan view showing the main configuration of the thin film transistor panel 20. 1 is a cross-sectional view taken along the line II in FIG.

まず、図２を参照して、薄膜トランジスタパネル２０の平面的な構造について説明する。薄膜トランジスタパネル２０はガラス等からなる薄膜トランジスタ基板２１を備えている。薄膜トランジスタ基板２１上には複数の走査ライン２２及び複数のデータライン２３が互いに交差するように形成されている。この場合、複数の走査ライン２２は行方向に延びて設けられ、複数のデータライン２３は列方向に延びて設けられている。 First, the planar structure of the thin film transistor panel 20 will be described with reference to FIG. The thin film transistor panel 20 includes a thin film transistor substrate 21 made of glass or the like. A plurality of scanning lines 22 and a plurality of data lines 23 are formed on the thin film transistor substrate 21 so as to cross each other. In this case, the plurality of scanning lines 22 are provided extending in the row direction, and the plurality of data lines 23 are provided extending in the column direction.

薄膜トランジスタ基板２１上において走査ライン２２とデータライン２３とで囲まれた各領域内には一部が切り欠かれた略方形状の画素電極２４が設けられている。画素電極２４の切欠部２４１には、スイッチング素子としての薄膜トランジスタ２５が配置されている。この薄膜トランジスタ２５を介して、画素電極２４が走査ライン２２及びデータライン２３に電気的に接続されている。 In each region surrounded by the scanning line 22 and the data line 23 on the thin film transistor substrate 21, a substantially rectangular pixel electrode 24 with a part cut away is provided. A thin film transistor 25 as a switching element is disposed in the notch 241 of the pixel electrode 24. The pixel electrode 24 is electrically connected to the scanning line 22 and the data line 23 through the thin film transistor 25.

また、薄膜トランジスタ基板２１上には複数の補助容量ライン２６が行方向に延びて設けられている。この補助容量ライン２６は、後述する金属薄膜３７との間で補助容量部２７（図１参照）を形成するための補助容量電極である。この補助容量ライン２６は、対向電極１４と等しい電位に設定されることが好ましい。また、補助容量ライン２６は、画素電極２４における切欠部２４１に対向する一辺部２４２と重ね合わされている。 On the thin film transistor substrate 21, a plurality of auxiliary capacitance lines 26 are provided extending in the row direction. The auxiliary capacitance line 26 is an auxiliary capacitance electrode for forming an auxiliary capacitance portion 27 (see FIG. 1) with a metal thin film 37 described later. The auxiliary capacity line 26 is preferably set to the same potential as the counter electrode 14. In addition, the auxiliary capacitance line 26 is overlapped with one side portion 242 facing the notch portion 241 in the pixel electrode 24.

次に、薄膜トランジスタパネル２０の断面構造について説明する。
図１に示すように、薄膜トランジスタ基板２１の下面側（バックライト側）には偏光板２８が配置されている。一方、薄膜トランジスタ基板２１の上面側（液晶層側）には、その所定の箇所にクロム等からなるゲート電極２９及び当該ゲート電極２９に接続された走査ライン２２が形成されている。ゲート電極２９は、薄膜トランジスタ２５をなす箇所に配置されている。また、薄膜トランジスタ基板２１の上面側における他の所定の箇所には、クロム等からなる補助容量ライン２６が形成されている。即ち、ゲート電極２９と補助容量ライン２６とを同一層に一括形成している。そして、薄膜トランジスタ基板２１の上面側には、ゲート電極２９、走査ライン２２及び補助容量ライン２６を覆うように、例えば酸化シリコン又は窒化シリコン等からなるゲート絶縁膜３０が形成されている。これにより、ゲート電極２９がゲート絶縁膜３０の下層側に配置されることになる。 Next, a cross-sectional structure of the thin film transistor panel 20 will be described.
As shown in FIG. 1, a polarizing plate 28 is disposed on the lower surface side (backlight side) of the thin film transistor substrate 21. On the other hand, on the upper surface side (liquid crystal layer side) of the thin film transistor substrate 21, a gate electrode 29 made of chromium or the like and a scanning line 22 connected to the gate electrode 29 are formed at predetermined positions. The gate electrode 29 is disposed at a location forming the thin film transistor 25. Further, an auxiliary capacitance line 26 made of chromium or the like is formed at another predetermined location on the upper surface side of the thin film transistor substrate 21. That is, the gate electrode 29 and the auxiliary capacitance line 26 are collectively formed in the same layer. A gate insulating film 30 made of, for example, silicon oxide or silicon nitride is formed on the upper surface side of the thin film transistor substrate 21 so as to cover the gate electrode 29, the scanning line 22, and the auxiliary capacitance line 26. As a result, the gate electrode 29 is disposed on the lower layer side of the gate insulating film 30.

ゲート絶縁膜３０の上面におけるゲート電極２９上方には、例えば真性アモルファスシリコン等の半導体からなる半導体薄膜３１が形成されている。この半導体薄膜３１の上面ほぼ中央部には窒化シリコン等からなるチャネル保護膜３２が設けられている。チャネル保護膜３２の上面両側及びその両側における半導体薄膜３１の上面にはｎ型アモルファスシリコン等からなるオーミックコンタクト層３３，３４が設けられている。 A semiconductor thin film 31 made of a semiconductor such as intrinsic amorphous silicon is formed above the gate electrode 29 on the upper surface of the gate insulating film 30. A channel protective film 32 made of silicon nitride or the like is provided at substantially the center of the upper surface of the semiconductor thin film 31. Ohmic contact layers 33 and 34 made of n-type amorphous silicon or the like are provided on both sides of the upper surface of the channel protective film 32 and on the upper surface of the semiconductor thin film 31 on both sides thereof.

オーミックコンタクト層３３，３４の上面には、例えばクロムからなるソース電極３５及びドレイン電極３６が設けられている。これによりゲート絶縁膜３０の上層側にソース電極３５及びドレイン電極３６が配置されることになる。
また、ゲート絶縁膜３０の上面の所定の箇所にはクロム等からなるデータライン２３がドレイン電極３６に接続されて設けられている。ここで、薄膜トランジスタ２５は、逆スタガ型であり、ゲート電極２９、ゲート絶縁膜３０、半導体薄膜３１、チャネル保護膜３２、オーミックコンタクト層３３，３４、ソース電極３５及びドレイン電極３６により構成されている。 On the upper surfaces of the ohmic contact layers 33 and 34, a source electrode 35 and a drain electrode 36 made of, for example, chromium are provided. As a result, the source electrode 35 and the drain electrode 36 are disposed on the upper layer side of the gate insulating film 30.
A data line 23 made of chromium or the like is connected to the drain electrode 36 at a predetermined location on the upper surface of the gate insulating film 30. Here, the thin film transistor 25 is an inverted staggered type, and includes a gate electrode 29, a gate insulating film 30, a semiconductor thin film 31, a channel protective film 32, ohmic contact layers 33 and 34, a source electrode 35 and a drain electrode 36. .

さらに、ゲート絶縁膜３０の上面における補助容量ライン２６に重畳する領域には、データライン２３の配置位置を避けるようにして、導電膜としての金属薄膜３７が設けられている。金属薄膜３７は例えば反射率が比較的高いアルミニウムや銀等を用いることができる。なお金属薄膜３７はその下層側にクロムやチタン等の他の金属薄膜を配置した多層構造としてもよいし、データライン２３と同一材料を用いて一括形成してもよい。何れにしても、金属薄膜３７は液晶層側から入射されてくる光を比較的高い反射率で反射させることが可能な導電性材料により構成されていることが好ましい。 Further, a metal thin film 37 as a conductive film is provided in a region overlapping the storage capacitor line 26 on the upper surface of the gate insulating film 30 so as to avoid the position of the data line 23. For the metal thin film 37, for example, aluminum or silver having a relatively high reflectance can be used. Note that the metal thin film 37 may have a multilayer structure in which another metal thin film such as chromium or titanium is disposed on the lower layer side, or may be collectively formed using the same material as the data line 23. In any case, the metal thin film 37 is preferably made of a conductive material capable of reflecting light incident from the liquid crystal layer side with a relatively high reflectance.

そして、薄膜トランジスタ２５や金属薄膜３７、データライン２３の上層側には、これら金属薄膜３７、薄膜トランジスタ２５及びデータライン２３を覆うように酸化シリコン等からなる層間絶縁膜としてのオーバーコート膜５０が形成されている。このオーバーコート膜５０におけるソース電極３５の上面には第一コンタクトホール３９が形成されている。具体的には、第一コンタクトホール３９は、ソース電極３５におけるチャネル保護膜３２から離間した部分の上面に対して形成されている。また、オーバーコート膜５０における金属薄膜３７の上面には第二コンタクトホール４０が形成されている。この第二コンタクトホール４０は、平面的に見ると図２に示すように金属薄膜３７上に複数形成されている。 An overcoat film 50 as an interlayer insulating film made of silicon oxide or the like is formed on the upper side of the thin film transistor 25, the metal thin film 37, and the data line 23 so as to cover the metal thin film 37, the thin film transistor 25, and the data line 23. ing. A first contact hole 39 is formed on the upper surface of the source electrode 35 in the overcoat film 50. Specifically, the first contact hole 39 is formed on the upper surface of a portion of the source electrode 35 that is separated from the channel protective film 32. A second contact hole 40 is formed on the upper surface of the metal thin film 37 in the overcoat film 50. A plurality of the second contact holes 40 are formed on the metal thin film 37 as shown in FIG.

オーバーコート膜５０の上面における所定の箇所には、図１及び図２に示すように、ＩＴＯ等からなる透明性の画素電極２４が、ソース電極３５と金属薄膜３７とを第一コンタクトホール３９及び第二コンタクトホール４０を介して電気的に接続するように形成されている。これにより、複数の第二コンタクトホール４０が、金属薄膜３７と画素電極２４とが重畳する領域に配置されることになる。また、画素電極２４の上面側には、当該画素電極２４を覆うように配向膜４１が形成されている。 As shown in FIGS. 1 and 2, a transparent pixel electrode 24 made of ITO or the like is connected to the source electrode 35 and the metal thin film 37 at a predetermined position on the upper surface of the overcoat film 50. It is formed so as to be electrically connected through the second contact hole 40. As a result, the plurality of second contact holes 40 are arranged in a region where the metal thin film 37 and the pixel electrode 24 overlap. An alignment film 41 is formed on the upper surface side of the pixel electrode 24 so as to cover the pixel electrode 24.

ここで、画素電極２４は第二コンタクトホール４０を介して金属薄膜３７に導通されるため、画素電極２４と補助容量ライン２６との間に形成される補助容量部２７が金属薄膜３７に接続される構成となる。この補助容量部２７の静電容量Ｃは、対向する電極面積をＳ、電極間距離をｄ、ゲート絶縁膜３０の誘電率をεとすると、Ｃ＝ε・Ｓ／ｄで求められる。つまり、静電容量Ｃを増加させるには、電極面積Ｓを大きくするか、電極間距離ｄを小さくするかである。電極面積Ｓを大きくすると、従来のように開口率が低下してしまう問題があるが、本実施形態では層間絶縁膜５０の下層側に金属薄膜３７を配置して第二コンタクトホール４０を介して画素電極に接続することで電極間距離ｄを従来よりも小さくして静電容量Ｃを増加させ、必要な静電容量を確保している。 Here, since the pixel electrode 24 is electrically connected to the metal thin film 37 through the second contact hole 40, the auxiliary capacitance portion 27 formed between the pixel electrode 24 and the auxiliary capacitance line 26 is connected to the metal thin film 37. It becomes the composition which becomes. The capacitance C of the auxiliary capacitance portion 27 is obtained by C = ε · S / d, where S is the opposing electrode area, d is the distance between the electrodes, and ε is the dielectric constant of the gate insulating film 30. That is, in order to increase the capacitance C, the electrode area S is increased or the inter-electrode distance d is decreased. If the electrode area S is increased, there is a problem that the aperture ratio is reduced as in the conventional case. However, in this embodiment, the metal thin film 37 is disposed on the lower layer side of the interlayer insulating film 50 and the second contact hole 40 is interposed. By connecting to the pixel electrode, the inter-electrode distance d is made smaller than the conventional one to increase the capacitance C, and the necessary capacitance is ensured.

また、本実施形態では、第二コンタクトホール４０を複数形成しているため、金属薄膜３７上の層間絶縁膜５０に多くの起伏（凹凸）を持たせることができる。そしてこの起伏領域は、比較的屈折率の高いＩＴＯをそれよりは屈折率の低い酸化シリコンと液晶層とで挟持した構成になっている。このため、液晶層側から金属薄膜３７上に入射されてくる光を、この起伏と金属薄膜３７とにより散乱反射させることができ、金属薄膜３７が形成された領域を反射表示領域として有効に活用することができる。 In the present embodiment, since a plurality of second contact holes 40 are formed, the interlayer insulating film 50 on the metal thin film 37 can be provided with many undulations (unevenness). This undulating region has a structure in which ITO having a relatively high refractive index is sandwiched between a silicon oxide having a lower refractive index and a liquid crystal layer. Therefore, light incident on the metal thin film 37 from the liquid crystal layer side can be scattered and reflected by the undulations and the metal thin film 37, and the region where the metal thin film 37 is formed is effectively utilized as a reflective display region. can do.

以上のように、本実施形態によれば、補助容量部２７の静電容量を、補助容量ライン２６と金属薄膜３７との対向面積を大きくしなくとも必要なだけ確保することが可能となり、さらには、複数のコンタクトホールを介してＩＴＯに接続された金属薄膜を散乱反射手段として有効利用でき、画素を反射型または半透過型とすることも可能となる。これにより、画素の透過部と反射部からなる表示有効エリアを広くすることが可能となる。さらに、複数の第二コンタクトホールにより画素電極２４と金属薄膜３７との導通をとるので補助容量２７の充放電を効率よく行なうことが可能となる。 As described above, according to the present embodiment, it is possible to ensure the electrostatic capacity of the auxiliary capacitance unit 27 as much as necessary without increasing the facing area between the auxiliary capacitance line 26 and the metal thin film 37. The metal thin film connected to ITO through a plurality of contact holes can be effectively used as the scattering reflection means, and the pixel can be of a reflective type or a transflective type. As a result, it is possible to widen the display effective area including the transmission part and the reflection part of the pixel. Further, since the pixel electrode 24 and the metal thin film 37 are electrically connected by the plurality of second contact holes, the auxiliary capacitor 27 can be charged and discharged efficiently.

また、補助容量電極としての金属薄膜を画素電極に接続する過程で上述したような散乱反射手段の形成が可能となるため、散乱反射手段形成のために別途製造プロセスを増やすことなく散乱反射手段を形成することができる。
さらに、ソース電極３５と画素電極とを接続する過程で、画素電極と金属薄膜３７とを接続することが可能となり、製造プロセスの効率化とコストダウンをおこなうことができる。 In addition, since the scattering reflection means as described above can be formed in the process of connecting the metal thin film as the auxiliary capacitance electrode to the pixel electrode, the scattering reflection means can be provided without increasing the manufacturing process separately for forming the scattering reflection means. Can be formed.
Further, in the process of connecting the source electrode 35 and the pixel electrode, the pixel electrode and the metal thin film 37 can be connected, and the manufacturing process can be made more efficient and the cost can be reduced.

なお、本発明は上記実施形態に限らず適宜変更可能である。
例えば、本実施形態では、層間絶縁膜としてのオーバーコート膜５０が酸化シリコン膜等により形成されている場合を例示して説明したが、層間絶縁膜は絶縁性の透明樹脂膜から形成されていてもよい。 Note that the present invention is not limited to the above embodiment, and can be modified as appropriate.
For example, in this embodiment, the case where the overcoat film 50 as an interlayer insulating film is formed of a silicon oxide film or the like has been described as an example, but the interlayer insulating film is formed of an insulating transparent resin film. Also good.

また、本実施形態では、複数の第二コンタクトホール４０が金属薄膜３７と画素電極２４とが重畳する領域に行方向に一列のみ配置されている場合を例示して説明したが、図３に示すとおり金属薄膜３７上に、第二コンタクトホール４０をマトリクス状に複数配置することも可能である。図４は図３におけるＩＶ−ＩＶ断面図である。この場合、金属薄膜３７を補助容量ラインとの重畳領域外まで延伸させて金属薄膜３７の面積を上述の実施形態より大きくとるとともに、第二コンタクトホール４０の設置個数を増加させている。図５に示すとおり、対向パネル表面側から入射する外光（実線で図示）を第二コンタクトホール４０によって散乱拡散反射光（点線で図示）として反射させることが可能となり、鏡面反射を防止し反射光の指向性がなくなるので映り込みのない全視野角方向に均一なコントラストの反射型表示が可能となる。第二コンタクトホール４０の散乱拡散効果はオーバーコート層５０と画素電極の屈折率の差が大きいほど高くなる。 Further, in the present embodiment, the case where the plurality of second contact holes 40 are arranged in only one column in the row direction in the region where the metal thin film 37 and the pixel electrode 24 overlap is described as an example. As described above, a plurality of second contact holes 40 can be arranged in a matrix on the metal thin film 37. 4 is a sectional view taken along line IV-IV in FIG. In this case, the metal thin film 37 is extended to the outside of the overlapping region with the auxiliary capacitance line so that the area of the metal thin film 37 is larger than that in the above-described embodiment, and the number of the second contact holes 40 is increased. As shown in FIG. 5, it becomes possible to reflect external light (shown by a solid line) incident from the surface side of the opposing panel as scattered diffuse reflected light (shown by a dotted line) by the second contact hole 40, preventing specular reflection and reflecting. Since the directivity of light is lost, a reflective display with uniform contrast in all viewing angle directions without reflection is possible. The scattering effect of the second contact hole 40 increases as the difference in refractive index between the overcoat layer 50 and the pixel electrode increases.

さらに、図３に示す通り、金属薄膜３７ａを、走査ライン２２とデータライン２３とで囲まれた領域に向けてはみ出るように形成し、金属薄膜３７ａと画素電極２４とが重畳する領域に複数の第二コンタクトホール４０ａをマトリクス状に配置しておくと、反射板として機能する領域をより大きく確保することが可能となる。 Further, as shown in FIG. 3, the metal thin film 37a is formed so as to protrude toward the region surrounded by the scanning line 22 and the data line 23, and a plurality of regions are overlapped with the metal thin film 37a and the pixel electrode 24. If the second contact holes 40a are arranged in a matrix, it is possible to secure a larger area that functions as a reflector.

第二コンタクトホール４０の平面形状は図３に示す矩形に限らず多角形、円形いずれでもよい。
複数の第二コンタクトホールの配列の変形例を図６に示した。例えば、図６（ａ）では、複数の第二コンタクトホール４０Ａが行方向、列方向ともに所定の間隔を空けて配置した場合を例示している。図６（ｂ）では、複数の第二コンタクトホール４０Ｂが、行方向、列方向ともに所定の間隔を空けて配置されており、さらに偶数行では奇数行の間に第二コンタクトホール４０Ｂが配置されている場合を例示している。図６（ｃ）では、複数の第二コンタクトホール４０Ｃが行方向、列方向ともに稠密に配列されている場合を例示している。図６（ｄ）では、複数の第二コンタクトホール４０Ｄが行方向、列方向ともに交互に配列されている場合を例示している。図６（ｅ）では、複数の第二コンタクトホール４０Ｅがランダムに配列されている場合を例示している。
また、第二コンタクトホールにおける、金属薄膜と層間絶縁膜上部とがなすテーパーの角度を変えることにより、反射光の散乱拡散の度合いを変えることが可能となる。 The planar shape of the second contact hole 40 is not limited to the rectangle shown in FIG. 3, and may be either a polygon or a circle.
A modification of the arrangement of the plurality of second contact holes is shown in FIG. For example, FIG. 6A illustrates a case where a plurality of second contact holes 40A are arranged at predetermined intervals in both the row direction and the column direction. In FIG. 6B, a plurality of second contact holes 40B are arranged at predetermined intervals in the row direction and the column direction, and the second contact holes 40B are arranged between odd rows in even rows. The case is shown as an example. FIG. 6C illustrates a case where the plurality of second contact holes 40C are densely arranged in both the row direction and the column direction. FIG. 6D illustrates a case where a plurality of second contact holes 40D are alternately arranged in both the row direction and the column direction. FIG. 6E illustrates a case where a plurality of second contact holes 40E are randomly arranged.
Further, by changing the taper angle formed by the metal thin film and the upper part of the interlayer insulating film in the second contact hole, the degree of scattering and scattering of the reflected light can be changed.

本実施形態の液晶表示装置の要部構成を示す断面図である。It is sectional drawing which shows the principal part structure of the liquid crystal display device of this embodiment. 図１の液晶表示装置に備わる薄膜トランジスタパネルの要部構成を示す透過平面図である。FIG. 2 is a transmission plan view showing a main configuration of a thin film transistor panel provided in the liquid crystal display device of FIG. 1. 図２の薄膜トランジスタパネルの変形例を示す透過平面図である。FIG. 6 is a transmission plan view showing a modification of the thin film transistor panel of FIG. 2. 図３のＩＶ−ＩＶ断面図である。It is IV-IV sectional drawing of FIG. 図４の実施形態の反射光を示す図である。It is a figure which shows the reflected light of embodiment of FIG. コンタクトホールの配列の変形例を示す平面図ある。It is a top view which shows the modification of the arrangement | sequence of a contact hole. 従来の薄膜トランジスタパネルの概略構成を示す透過平面図である。It is a permeation | transmission top view which shows schematic structure of the conventional thin-film transistor panel. 図７のＶIII−ＶIII断面図である。It is VIII-VIII sectional drawing of FIG.

Explanation of symbols

１液晶表示装置
１０対向パネル
１１対向基板
１２偏光板
１３フィルター層
１４対向電極
１５配向膜
２０薄膜トランジスタパネル
２１薄膜トランジスタ基板
２２走査ライン
２３データライン
２４画素電極
２５薄膜トランジスタ
２６補助容量ライン（補助容量電極）
２７補助容量部
２８偏光板
２９ゲート電極
３０ゲート絶縁膜
３１半導体薄膜
３２チャネル保護膜
３３，３４オーミックコンタクト層
３５ソース電極
３６ドレイン電極
３７金属薄膜
３９第一コンタクトホール（コンタクトホール）
４０第二コンタクトホール（コンタクトホール）
４１配向膜
５０オーバーコート膜（層間絶縁膜）
DESCRIPTION OF SYMBOLS 1 Liquid crystal display device 10 Counter panel 11 Counter substrate 12 Polarizing plate 13 Filter layer 14 Counter electrode 15 Orientation film 20 Thin film transistor panel 21 Thin film transistor substrate 22 Scan line 23 Data line 24 Pixel electrode 25 Thin film transistor 26 Auxiliary capacity line (auxiliary capacity electrode)
27 Auxiliary Capacitor 28 Polarizing Plate 29 Gate Electrode 30 Gate Insulating Film 31 Semiconductor Thin Film 32 Channel Protective Film 33, 34 Ohmic Contact Layer 35 Source Electrode 36 Drain Electrode 37 Metal Thin Film 39 First Contact Hole (Contact Hole)
40 Second contact hole (contact hole)
41 Alignment film 50 Overcoat film (interlayer insulation film)

Claims

A thin film transistor in which a gate electrode is formed on the lower layer side of the gate insulating film, and a drain electrode and a source electrode are formed on the upper layer side of the gate insulating film,
An auxiliary capacitance electrode formed in the same layer as the gate electrode, and a liquid crystal display device comprising:
A metal thin film formed so as to overlap with the auxiliary capacitance electrode through the gate insulating film;
An interlayer insulating film formed on an upper layer side of the source electrode and the metal thin film, and having a contact hole in at least a part of the upper surface of the source electrode and at least a part of the upper surface of the metal thin film;
A transparent pixel electrode formed on an upper layer side of the interlayer insulating film and electrically connecting the source electrode and the metal thin film through the contact hole;
2. A liquid crystal display device according to claim 1, wherein a plurality of the contact holes formed on the upper side of the metal thin film are formed in a region where the metal thin film and the pixel electrode overlap.

2. The liquid crystal display according to claim 1, wherein the plurality of contact holes formed on an upper layer side of the metal thin film are arranged in a matrix in a region where the metal thin film and the pixel electrode overlap each other. apparatus.

The liquid crystal display device according to claim 1, wherein the source electrode and the metal thin film are formed of the same material.

The interlayer insulating film is a silicon oxide film;
The liquid crystal display device according to claim 1, wherein the pixel electrode is ITO.

The interlayer insulating film is a resin film;
The liquid crystal display device according to claim 1, wherein the pixel electrode is ITO.

A counter electrode disposed opposite to the pixel electrode through a liquid crystal layer;
The liquid crystal display device according to claim 1, wherein the auxiliary capacitance electrode is set to a potential equal to that of the counter electrode.