JP2010148325A

JP2010148325A - 電圧出力ドライバーおよび圧電ポンプ

Info

Publication number: JP2010148325A
Application number: JP2008325834A
Authority: JP
Inventors: Hidemasa Maedo; 秀巨前戸; Masafumi Tanabe; 雅史田邉; Tsutomu Shimazaki; 努島崎; Akira Sato; 昭佐藤; Hiromichi Tokuhiro; 宏道徳弘; Yasuyuki Hattori; ▲靖▼之服部; Jun Ishikawa; 潤石川
Original assignee: Alps Electric Co Ltd; Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Sanyo Electric Co Ltd; System Solutions Co Ltd; Alps Alpine Co Ltd
Priority date: 2008-12-22
Filing date: 2008-12-22
Publication date: 2010-07-01
Anticipated expiration: 2028-12-22
Also published as: JP5028400B2

Abstract

【課題】圧電素子の駆動信号を効果的に得る。
【解決手段】駆動波形発生手段であるＤ／Ａコンバータ３０は、外部から供給される制御電源電圧であって、その電圧が圧電素子の駆動状態を示す制御電源電圧ＶＣＣを電源として圧電素子の駆動波形を発生する。そして、この駆動波形を増幅することで、駆動信号を得る。従って、制御電源電圧に応じた振幅を有する、圧電素子を駆動する駆動信号を得ることができる。
【選択図】図１２

Description

本発明は、負荷へ駆動信号を出力する電圧出力ドライバーおよびこれを用いた圧電ポンプに関する。

従来より、圧電素子を利用したダイヤフラムポンプが提案されている。このポンプは、圧電ポンプと呼ばれ、圧電素子への電圧印加の方向を順次変更することで、圧電素子を往復動作させてダイヤフラムを往復動作させて駆動される。

このような圧電ポンプでは、圧電素子に対する駆動信号を出力する駆動回路が必要であり、ポンプ流量を制御するためには、印加電圧や周期を制御する必要がある。モータの駆動制御には、インバータを用いた駆動電流制御などがあるが、小型のモータの簡易な駆動制御では、印加電圧を制御する駆動電流の振幅制御も広く行われている。

特開平６−１０９０６８号公報特開平８−２０５５６３号公報特開２０００−６０８４７号公報

ここで、このような電圧出力ドライバーは、半導体集積回路で構成することが好適であるが、半導体集積回路において圧電素子を駆動する電圧出力を得た場合に、この出力における異常対策を講じる必要がある。

本発明は、負荷を駆動する電圧出力ドライバーであって、信号電源に基づいて、前記負荷の駆動制御信号に応じて決定された電圧の駆動電源を発生する電源回路と、前記信号電源を電源として、前記駆動制御信号に応じた振幅を有する負荷の駆動波形を発生する駆動波形発生手段と、前記駆動電源を電源として、前記駆動波形を増幅し、前記駆動制御信号に応じた振幅であって、負荷を駆動する駆動信号を得る増幅回路と、を有し、前記増幅回路は、前記駆動波形と、前記駆動信号に応じて得られた帰還信号と比較し、両者を一致させるように動作するオペアンプを有し、前記帰還信号が前記駆動波形を中心とした所定の範囲内から外れたことにより異常検出を行うことを特徴とする。

また、前記駆動波形発生手段は、前記制御電源電圧を電源とするデジタルアナログコンバータを含み、時間的に変化するデジタル値から前記駆動波形を出力することが好適である。

また、本発明は、上述した電圧出力ドライバーとこの電圧出力ドライバーの出力である駆動信号より駆動される負荷を含み、前記負荷は圧電素子であり、この圧電素子を用いたダイヤフラムを往復動させて駆動されることを特徴とする圧電ポンプに関する。

本発明によれば、駆動電源電圧が変化しても、好適な異常検出が行える。

以下、本発明の実施形態について、図面に基づいて説明する。

「圧電ポンプの構成」
圧電素子を利用したダイヤフラムポンプ（圧電ポンプ）の構成について、図１を用いて説明する。ポンプケーシング１０内には、周囲がポンプケーシング１０内壁に固定され、中央側が上下動するダイヤフラム１２が配置され、このダイヤフラム１２の一方側にポンプ室１４が形成される。ポンプ室１４には、流入通路１６に接続される流入口１８と、流出通路２０に接続される流出口２２が設けられ、流入通路１６と流入口１８の間には流入側の逆止弁２４，流出通路２０と流出口２２の間には流出側の逆止弁２６が設けられている。

ここで、ダイヤフラム１２は、図２に示すように薄い金属板Ｍの表裏両面に、両面に電極を有する圧電素子ＰＺ１，ＰＺ２を貼り合わせた構造になっている。そして、圧電素子ＰＺ１の上側の電極と、圧電素子ＰＺ２の下側の電極の間に１つの位相の交流電圧（サイン波状の駆動信号）が印加され、圧電素子ＰＺ１，ＰＺ２に挟まれた真ん中の金属板Ｍに位相が反対の（１８０度異なる）交流電圧（位相が反対のサイン波状の駆動信号）が印加される。これによって、２つの圧電素子ＰＺ１，ＰＺ２とも印加電圧が大きいときに大きく反ることになり、図１，２に示すように、ダイヤフラム１２が周辺部を支点とし真ん中を最大振幅として上下に振動することになる。

流入側の逆止弁２４は、ポンプ室１４へ流入する方向の流体の流れを許可し、反対の流れを阻止する。一方、流出側の逆止弁２６は、ポンプ室１４から流出する方向の流体の流れを許可し、反対の流れを阻止する。従って、図１に示すように、ダイヤフラム１２の振動に伴うポンプ室１４の容積変化に伴い、流入通路１６の流体がポンプ室１４を介し流出通路２０に押し出される。

「駆動信号出力回路」
図３には、圧電素子ＰＺへの駆動信号を出力する駆動信号出力回路の構成が示されている。１つの駆動波形（サイン波状の交流波形）であるＲ側入力信号は、バッファアンプＢＦ１の正入力端に入力される。このバッファアンプＢＦ１は、その出力が負入力端に接続されており、Ｒ側入力信号がそのままの波形で出力される。バッファアンプＢＦ１の出力はコンパレータ（エラーアンプ）ＣＰ１の正入力端に入力される。このコンパレータＣＰ１の負入力端には、帰還信号が入力されており、両信号の誤差信号がコンパレータＣＰ１の出力に得られる。得られた誤差信号は、高電源電圧で駆動される出力アンプＡＰ１に供給され、この出力アンプＡＰ１の出力が出力端Ｔ１に供給される。出力端Ｔ１には、圧電素子ＰＺの一方側の電極が接続されているとともに、分圧抵抗Ｒ１，Ｒ２を介しグランドに接続されている。分圧抵抗Ｒ１，Ｒ２の中点は、端子Ｔ２を介し、コンパレータＣＰ１の負入力端に接続され、出力電圧が分圧された電圧がコンパレータＣＰ１に負帰還される。

従って、コンパレータＣＰ１は、その出力が、帰還信号である分圧抵抗Ｒ１，Ｒ２の中点電圧がＲ側入力信号に一致するように動作し、従って出力端Ｔ１からの駆動信号ＲＯＵＴがＲ側入力信号に応じたものになる。

また、Ｆ側入力信号は、Ｒ側入力信号と位相が１８０度異なる信号（相補的な信号）であり、Ｆ側入力信号は、バッファアンプＢＦ２、コンパレータＣＰ２、出力アンプＡＰ２を介し、Ｆ側入力信号に対応した高電圧の駆動信号となり、出力端Ｔ３に供給される。出力端Ｔ３は、圧電素子ＰＺの他方側の電極が接続されているとともに、分圧抵抗Ｒ３，Ｒ４を介しグランドに接続されており、分圧抵抗Ｒ３，Ｒ４の中点電圧がコンパレータＣＰ２に負帰還されている。従って、出力端Ｔ３からの出力である駆動信号ＦＯＵＴが出力端Ｔ１からの駆動信号ＲＯＵＴと反対の極性の信号となり、圧電素子ＰＺの両面の電極に位相が１８０度異なる一対の駆動信号ＲＯＵＴ，ＦＯＵＴが印加されることになる。この圧電素子ＰＺが上述の圧電ポンプのダイヤフラム１２を構成しており、ダイヤフラム１２が往復移動することになる。なお、上述の圧電ポンプは、２つの圧電素子ＰＺ１，ＰＺ２を有しているが、圧電素子ＰＺがそのうちの１つに該当していても良いし、ダイヤフラム１２を１つの圧電素子ＰＺで構成してもよい。

次に、駆動電源制御信号は、コンパレータＣＰ３の正入力端に入力される。コンパレータＣＰ３の負入力端には帰還信号が入力されている。コンパレータＣＰ３の出力は、コンパレータＣＰ４の負入力端に入力される。このコンパレータＣＰ４の正入力端には、予め設定された三角波が供給されている。従って、このコンパレータＣＰ４の出力には、コンパレータＣＰ３の出力の電圧に応じたデューティー比のＰＷＭ信号が得られる。すなわち、駆動電源制御信号がフィードバック信号に比べて高ければ、コンパレータＣＰ３の出力電圧が高くなり、デューティー比（Ｈレベルの期間）が少ないＰＷＭ信号がコンパレータＣＰ４から出力される。なお、駆動電源制御信号は、後述するように、圧電素子ＰＺの駆動を制御するための制御電源電圧ＶＣＣに基づいて発生される。

コンパレータＣＰ４の出力は、ｐチャネルトランジスタＱ１と、ｎチャネルトランジスタＱ２のゲートに供給される。このトランジスタＱ１は、ソースが端子Ｔ５に接続され、ドレインがトランジスタＱ２のドレインに接続されており、トランジスタＱ２のソースはグランドに接続されている。そして、トランジスタＱ１，Ｑ２のドレイン同士の接続点は、端子Ｔ６に接続されている。

端子Ｔ５には、外付けのコイルＬｖｓを介し、外付けのダイオードＤ１のアノードに接続され、このダイオードＤ１のカソードは外付けコンデンサＣ１を介しグランドに接続されている。また、端子Ｔ６には、ｎチャネルトランジスタＱ３のゲートが接続され、このトランジスタＱ３のドレインがコイルＬｖｓとダイオードＤ１の接続点に接続され、ソースがグランドに接続されている。

従って、コンパレータＣＰ４からの出力であるＰＷＭ信号がＨレベルであると、トランジスタＱ２がオンし端子Ｔ６がＬレベルとなりトランジスタＱ３はオフ、ＰＷＭ信号がＬレベルであると、トランジスタＱ２がオフし端子Ｔ６がＨレベルとなりトランジスタＱ３はオンする。このトランジスタＱ３がオンすることで、コイルＬｖｓにエネルギーが蓄積され、トランジスタＱ３がオフすることで、コイルＬｖｓに蓄積されたエネルギーに応じてコンデンサＣ１に充電される。従って、コンパレータＣＰ４からの出力におけるＬレベルの期間が長いほど、コンデンサＣ１への充電量が大きくなり、コンデンサＣ１からの出力である駆動電源電圧が高くなる。なお、ダイオードＤ１に並列してトランジスタを設けると、そのスイッチングにより駆動電源電圧を下げることが容易になる。

コンデンサＣ１の上側（ダイオードＤ１のカソードに接続される電極）は、端子Ｔ７に接続され、この端子Ｔ７が出力アンプＡＰ１，ＡＰ２へ駆動電源電圧として供給される。また、コンデンサＣ１の上側は、外付けの分圧抵抗Ｒ５，Ｒ６を介しグランドに接続されている。分圧抵抗Ｒ５，Ｒ６の中点は、外付けの抵抗Ｒ７、コンデンサＣ２を介し、端子Ｔ８に接続されている。そして、端子Ｔ８は、コンパレータＣＰ４の負入力端に接続されている。抵抗Ｒ７、コンデンサＣ２は、ハイパスフィルタを構成しており、これによって駆動電源電圧出力の高周波成分が除去される。さらに、分圧抵抗Ｒ５，Ｒ６の中点は端子Ｔ９に接続されており、この端子Ｔ９がコンパレータＣＰ３の負入力端に接続されている。従って、駆動電源電圧を分圧抵抗Ｒ５，Ｒ６で分圧した電圧が駆動電源制御信号と比較されるフィードバック信号（帰還信号）となり、帰還信号の電圧が駆動電源制御信号の電圧に一致するように、駆動電源電圧が制御される。

このようにして、駆動電源制御信号によって、駆動電源電圧を任意に制御することが可能になる。これによって、端子Ｔ１、Ｔ３からの出力である、駆動信号ＲＯＵＴ，ＦＯＵＴの振幅が制御される。なお、後述するように、駆動電源制御信号は、電源電圧ＶＣＣとして本ドライバーに外部から供給される。

図４には、駆動信号ＲＯＵＴ，ＦＯＵＴの状態が示してある。駆動電源電圧出力を下げることによって、ＲＯＵＴ，ＦＯＵＴの振幅が小さくなる。これによって、圧電素子ＰＺの動きが制御され、圧電ポンプのダイヤフラムの振幅が制御されてポンプの吐出量を制御することができる。

「出力アンプＡＰの構成」
図５、図６には、出力アンプＡＰの構成例が示されている。ＩＣＯＭからは定電流が供給され、これがｎチャネルトランジスタＱ１１のドレインおよびゲートに供給される。トランジスタＱ１１のソースはグランド（ＰＧＮＤ）に接続されている。トランジスタＱ１１のゲートには、ソースがグランド（ＰＧＮＤ）に接続されたｎチャネルトランジスタＱ１２，Ｑ１３，Ｑ１４のゲートが共通接続されている。従って、トランジスタＱ１１に対し、トランジスタＱ１２，Ｑ１３，Ｑ１４がカレントミラーを構成し、これらトランジスタＱ１１〜Ｑ１４に同一の定電流が流れる。

トランジスタＱ１２のドレインには、ｐチャネルトランジスタＱ１５のドレインが接続されており、このトランジスタＱ１５のソースは駆動電源ＶＳに接続されている。トランジスタＱ１５はドレイン・ゲートが短絡されており、このゲートには、ソースがＶＳに接続されたｐチャネルトランジスタＱ１６，Ｑ１７のゲートが接続されている。従って、これらトランジスタＱ１６，Ｑ１７にも、トランジスタＱ１１に流れるのと同じ定電流が流れる。

トランジスタＱ１３のドレインは、２つのドレイン・ゲート間が短絡されたｐチャネルトランジスタＱ１８，Ｑ１９を介し、駆動電源ＶＳに接続されており、トランジスタＱ１３とトランジスタＱ１８のドレインがｐチャネルトランジスタＱ２０のゲートに接続されている。また、トランジスタＱ１７のドレインは、２つのドレイン・ゲート間が短絡されたｎチャネルトランジスタＱ２１，Ｑ２２を介し、外部のグランドに接続されている端子ＲＦに接続されている。トランジスタＱ１７とトランジスタＱ２１の接続点は、ｎチャネルトランジスタＱ２３のゲートに接続されている。

そして、トランジスタＱ２０のソースと、トランジスタＱ２３のドレインは、トランジスタＱ１６のドレインに共通接続されるとともに、ｐチャネルトランジスタＱ２４のゲートに接続されている。また、トランジスタＱ２０のドレインと、トランジスタＱ２３のソースは、トランジスタＱ１４のドレインに共通接続されるとともに、ｎチャネルトランジスタＱ２５のゲートに接続されている。また、トランジスタＱ２０のドレイン、トランジスタＱ２３のソース、トランジスタＱ１４のドレイン、ｎチャネルトランジスタＱ２５のゲートには、ＩＣＴＬＦ端からドライブ電流Ｉｄｒが供給される。すなわち、このＩＣＴＬＦ端がコンパレータＣＰ１（またはコンパレータＣＰ２）の出力に接続されている。

また、トランジスタＱ２４のソースは駆動電源ＶＳに接続され、ドレインはトランジスタＱ２５のドレインに接続されるとともに出力端子ＯＵＴ（Ｔ１またはＴ２）に接続されており、トランジスタＱ２５のソースは端子ＲＦに接続されている。

このような回路において、トランジスタＱ２０とトランジスタＱ２３には、トランジスタＱ１６に流れる定電流を分割した電流が流れる。また、トランジスタＱ１９，Ｑ１８には、トランジスタＱ１３に流れる定電流が流れ、トランジスタＱ２１，Ｑ２２には、トランジスタＱ１７に流れる電流が流れる。従って、通常は、トランジスタＱ２０，Ｑ２３に流れる電流は等しい。

ドライブ電流ＩｄｒがトランジスタＱ２５のゲートに向けて流れる電流Ｉｄｒ⁺であるとこれによって、図５に示すように、トランジスタＱ２５がオンし、出力端ＯＵＴから電流を引き抜く方向の電流が流れ、出力端ＯＵＴはＬレベル側に動く。このとき、トランジスタＱ２０およびトランジスタＱ２３に流れる電流の和はトランジスタＱ１４に流れる定電流に等しいため、トランジスタＱ２４はオフしている。

一方、ドライブ電流ＩｄｒがトランジスタＱ２５のゲートから引き抜く方向に流れる電流Ｉｄｒ^-であると、これによって、図６に示すように、トランジスタＱ２３のドレイン電流が大きくなり、トランジスタＱ２４がオンし、出力端ＯＵＴから電流を吐き出す方向の電流が流れ、出力端ＯＵＴはＨレベル側に動く。

このようにして、ＩＣＴＬＦに流れる電流に応じて、出力トランジスタＱ２４，Ｑ２５が制御されて、出力端ＯＵＴからの出力が制御される。この出力アンプＡＰは、駆動電源ＶＳからの電力によって出力を得る高耐圧出力部として機能する。従って、図３における出力アンプＡＰ１，ＡＰ２として、図５，６に示されるアンプをそれぞれ用意し、コンパレータＣＰ１，ＣＰ２の出力をそれぞれのアンプのＩＣＴＬＦに入力することによって、出力端ＯＵＴにおいて、駆動信号ＲＯＵＴ，ＦＯＵＴをそれぞれ得ることができる。

なお、信号系の電源電圧は、例えば、５Ｖ程度であり、駆動電源ＶＳは例えば２００Ｖ程度である。

「ＶＣＣ連動ＤＡＣの構成」
従来の装置において、ファン駆動制御用にファンの駆動を制御する制御電源電圧である電源電圧ＶＣＣを出力できる回路がすでに用意されている場合がある。この場合には、この電源電圧ＶＣＣに応じて、圧電素子ＰＺを制御する信号を発生することが好適である。

図７には、このような場合に好適な構成が示されている。外部から入力されてくる電圧がポンプの駆動要求に従って適宜変更される電源ＶＣＣが入力される端子Ｔ１１は、抵抗Ｒ１１，Ｒ１２の直列接続からなる分圧抵抗を介しグランドに接続されている。分圧抵抗Ｒ１１とＲ１２の中点は、出力が負入力端に短絡されたバッファアンプＢＦ１１の正入力端に入力され、この出力がＤ／Ａコンバータ３０の電源ＶＤＡＣとなっている。

なお、この例では、リファレンスＶ１が正入力端に入力され、負入力端に分圧抵抗Ｒ１１とＲ１２の中点が接続されるとともに、分圧抵抗Ｒ１１とＲ１２の中点がダイオードＤ１１を介し出力に接続されるコンパレータＣＰ１１と、リファレンスＶ２が正入力端に入力され、負入力端に分圧抵抗Ｒ１１とＲ１２の中点が接続されるとともに、出力がダイオードＤ１２を介し分圧抵抗Ｒ１１とＲ１２の中点に接続されるコンパレータＣＰ１２と、が設けられている。ダイオードＤ１１は、分圧抵抗Ｒ１１とＲ１２の中点からコンパレータＣＰ１１の出力に向けて流れる電流のみを流し、ダイオードＤ１２は、コンパレータＣＰ１１の出力から分圧抵抗Ｒ１１とＲ１２の中点に向けて流れる電流のみを流す。従って、分圧抵抗Ｒ１１とＲ１２の中点電圧は、リファレンス電圧Ｖ１，Ｖ２でクリップされることになる。従って、電源ＶＤＡＣは、電源電圧ＶＣＣの変化に伴い、図８に示すように変化することになる。すなわち、電源ＶＤＡＣは、電源電圧ＶＣＣが０〜Ｖ２（Ｒ１１＋Ｒ１２）／Ｒ１２の間はＶ２、Ｖ２（Ｒ１１＋Ｒ１２）／Ｒ１２〜Ｖ１（Ｒ１１＋Ｒ１２）／Ｒ１２の間はＶ２→Ｖ１に直線的に変化し、Ｖ１（Ｒ１１＋Ｒ１２）／Ｒ１２以上ではＶ１に固定される。

図９には、Ｄ／Ａコンバータ３０の構成が示されている。電源ＶＤＡＣとグランドの間には、入力デジタル信号のビット数に応じた抵抗が直列接続されている。そして、各抵抗間の接続点には２つのスイッチがそれぞれ対応して設けられており、一方側のＲ側スイッチ群ＳＷｒの抵抗側でない端部が共通接続してＲ側信号の出力、他側のＦ側スイッチ群ＳＷｆの抵抗側でない端部が共通接続してＦ側信号の出力になっている。

また、Ｒ側、Ｆ側スイッチ群を制御するためにカウンタ回路３２が設けられている。このカウンタ３２は、所定のクロックをアップカウント、ダウンカウントを繰り返す。例えば、５１２段階のカウント値を０→５１１→０→５１１というように順次繰り返し出力する。そして、これらカウンタの出力がＲ側スイッチ群ＳＷｒとＦ側スイッチ群ＳＷｆとで、ちょうど反対の出力が出るように対応付けられている。すなわち、カウンタ３２の出力が０のときにＲ側スイッチ群ＳＷｒの出力が０であれば、Ｆ側スイッチ群ＳＷｆの出力が５１１となるように設定されている。

従って、Ｒ側信号、Ｆ側信号が図示のように、１クロックに対し順次変化する相補的なサインカーブになる。そして、電源ＶＤＡＣが変化することで、Ｒ側信号、Ｆ側信号の振幅が連動して変化する。従って、電源ＶＣＣに応じて振幅が変化するＲ側信号、Ｆ側信号がＤ／Ａコンバータ３０の出力に得られる。また、Ｄ／Ａコンバータ３０の最大出力が駆動電源制御信号として出力される。

このような図９の出力信号が図３のバッファアンプＢＦ１，ＢＦ２、コンパレータＣＰ３に入力される。そして、分圧抵抗Ｒ１，Ｒ２、Ｒ３，Ｒ４、Ｒ５，Ｒ６の比を適切に設定することで、入力されてくるＶＣＣに応じて、圧電ポンプの吐出量を目標値に制御することが可能になる。

なお、図９では、Ｄ／Ａコンバータ３０からＲ側信号、Ｆ側信号をそのまま出力することにした。しかし、Ｒ側信号、Ｆ側信号は上下対称である。従って、半分（１８０度分）の出力のみをＤ／Ａコンバータ３０から出力し、他の半分については、出力を反転することもできる。これによって、Ｄ／Ａコンバータ３０における抵抗列を半分の規模にすることが可能になる。

「異常検出の構成」
図１０に、出力アンプＡＰ１，ＡＰ２の出力部分の構成を示す。出力アンプＡＰ１は、ｐチャネルの出力トランジスタＱ３１と、ｎチャネルのトランジスタＱ３２を有し、出力アンプＡＰ２は、ｐチャネルの出力トランジスタＱ３３と、ｎチャネルのトランジスタＱ３４を有する。トランジスタＱ３１のソースは駆動電源に接続されており、トランジスタＱ３２のドレインはトランジスタＱ３１のドレインが接続されている。トランジスタＱ３３のソースは駆動電源に接続されており、トランジスタＱ３４のドレインはトランジスタＱ３３のドレインが接続されている。トランジスタＱ３２およびトランジスタＱ３４のソースは、共通接続されて、電流検出抵抗Ｒ２０を介しグランドに接続されている。

また、トランジスタＱ３１，Ｑ３２のドレイン同士の接続点には端子Ｔ１が接続され、トランジスタＱ３３，Ｑ３４のドレイン同士の接続点には端子Ｔ３が接続されており、端子Ｔ１，Ｔ３間に圧電素子ＰＺが接続されている。

従って、トランジスタＱ３３，Ｑ３２がオンとなると、図示のようにトランジスタＱ３３、圧電素子ＰＺ、トランジスタＱ３２を介し、抵抗２０に電流が流れ、抵抗２０の上側の電圧が検出される。なお、圧電素子ＰＺは、容量として機能するので、上述のようにして流れる駆動電流は交流電流として流れる。

また、図においては、圧電素子ＰＺに並列してオンとなっているスイッチを示してある。これは、負荷ショートの状態を示したものである。

図１１には、駆動状態における圧電素子ＰＺへの駆動信号ＲＯＵＴ，ＦＯＵＴと、圧電素子ＰＺに流れる駆動電流の波形が示されている。このように、圧電素子ＰＺには、相補的なサイン波が印加され、これと９０度位相が異なる駆動電流が流れる。そして、負荷ショートが発生した場合には、両駆動信号ＲＯＵＴ、ＦＯＵＴが同一電圧となり、駆動電流が急激に上昇する。

また、駆動電源電圧が変化すると、駆動信号ＲＯＵＴ，ＦＯＵＴの振幅が変化し、出力電流（駆動電流）も変化するため、検出抵抗Ｒ２０における電圧降下から負荷ショートを検出するのは比較的難しい。

図１２には、図３の構成に、異常検出のための構成を付加した構成を示す。分圧抵抗Ｒ１，Ｒ２で分圧された駆動信号ＲＯＵＴを分圧した帰還信号は、コンパレータＣＰ２１の負入力端に入力される。このコンパレータＣＰ２１の正入力端には、Ｒ側信号をオフセット電源ＯＢ２１で所定電圧だけ高くオフセットされた信号が供給されている。コンパレータＣＰ１は、Ｒ側信号とＲＯＵＴについての帰還信号を同一の電圧にするように動作しており、両者は基本的に同一レベルの信号である。従って、コンパレータＣＰ２１は通常時は正入力端の入力信号の方が大きくＨレベルを出力している。そして、帰還信号の電圧が所定以上大きくなった場合にＣＰ１がＬレベルを出力する。

また、駆動信号ＲＯＵＴを分圧した帰還信号は、コンパレータＣＰ２２の正入力端に入力される。このコンパレータＣＰ２２の負入力端には、Ｒ側信号をオフセット電源ＯＢ２１で所定電圧だけ低くオフセットされた信号が供給されている。Ｒ側信号とＲＯＵＴについての帰還信号は基本的に同一レベルであり、コンパレータＣＰ２２は通常時は正入力端の入力信号の方が大きくＨレベルを出力している。そして、帰還信号の電圧が所定以上低くなった場合にＣＰ１がＬレベルを出力する。

そして、コンパレータＣＰ２１，ＣＰ２２の出力は、ナンドゲートＮＡＮＤ１に入力されるため、このナンドゲートＮＡＮＤ１の出力には、駆動信号ＲＯＵＴを分圧した帰還信号がＲ側信号に比べ所定以上高いかまたは所定以上低いか、すなわちＲ側信号を中心として所定の範囲内にない場合にＨレベルとなる。そこで、このナンドゲートＮＡＮＤ１の出力に駆動信号ＲＯＵＴの異常検出信号が得られる。

また、駆動信号ＦＯＵＴの抵抗Ｒ３，Ｒ４により分圧されたコンパレータＣＰ２への帰還信号は、オフセット電源ＯＢ２３，ＯＢ２４を介し、コンパレータＣＰ２３，ＣＰ２４の正入力端および負入力端にそれぞれ入力され、両コンパレータＣＰ２３，ＣＰ２４において、Ｆ側信号を比較される。そして、両コンパレータＣＰ２３，ＣＰ２４の出力がナンドゲートＮＡＮＤ２に入力されるため、ナンドゲートＮＡＮＤ２の出力に駆動信号ＦＯＵＴの異常検出信号が得られる。

なお、図１３には駆動信号の上下にオフセットした信号および駆動波形を示す。

図１４には、圧電素子ＰＺの両電極間がショートした負荷ショートの場合、ＦＯＵＴの出力端グランドに短絡してしまった地絡および電源に短絡してしまった天絡の場合を示してある。負荷ショートの場合には、駆動信号ＦＯＵＴ，ＲＯＵＴが同電位になるため、図に示すように駆動信号ＦＯＵＴが一定値になる。従って、ＦＯＵＴからの帰還信号がＦ側信号の上下所定範囲内から外れ、ナンドゲートＮＡＮＤ２からＨレベルの異常検出信号が出力される。この場合、ＲＯＵＴの帰還信号についても同様の異常検出信号が出力される。

なお、ナンドゲートＮＡＮＤ１，ＮＡＮＤ２に代えて排他的論理和（ＥＸＯＲ）回路を採用することもできる。これは、帰還信号は１つのレベルであり、コンパレータＣＰ２１，ＣＰ２２の両方からＨレベルが出力されることおよびコンパレータＣＰ２１，ＣＰ２２の両方からＨレベルが出力されることはないからである。

一方、駆動信号ＦＯＵＴの出力端Ｔ３が地絡した場合には、駆動信号ＦＯＵＴの帰還信号はグランドレベルになり、天落した場合には電源レベルになる。この場合もナンドゲートＮＡＮＤ２から異常検出信号が出力される。駆動信号ＲＯＵＴの出力端Ｔ１が地絡または天絡した場合には、ナンドゲートＮＡＮＤ１から異常検出信号が出力される。

図１５には、コンパレータＣＰ２１（またはＣＰ２３）の構成が示されている。電源に一端が接続された定電流源ＣＳ６１の他端は抵抗Ｒ６１の一端に接続されている。抵抗Ｒ６１の他端はＰＮＰトランジスタＱ６１のエミッタに接続され、トランジスタＱ６１のコレクタはグランドに接続されている。そして、トランジスタＱ６１のベースには、Ｒ側信号が供給されている。

抵抗Ｒ６１の上側（定電流源ＣＳ６１側）は、ＮＰＮトランジスタＱ６２のベースにそれぞれ接続されている。トランジスタＱ６２のコレクタは、エミッタが電源に接続されたＰＮＰトランジスタＱ６３のコレクタに接続されている。また、トランジスタＱ６２のエミッタは、エミッタがグランドに接続されたＮＰＮトランジスタＱ６４のコレクタに接続されている。ここで、トランジスタＱ６４は、そのベースコレクタ間が短絡されるとともにエミッタがグランドに接続され、定電流を流すＮＰＮ型のカレントミラー入力側トランジスタ（図示省略）のベースに接続されており、定電流を流す。

トランジスタＱ６３のベースは、エミッタが電源に接続されベースコレクタ間が短絡されたＰＮＰトランジスタＱ６５のベースに接続され、このトランジスタＱ６５のコレクタはＮＰＮトランジスタＱ６６のコレクタに接続されている。また、トランジスタＱ６６のエミッタは、トランジスタＱ６２のエミッタはトランジスタＱ６４のコレクタに接続されている。従って、トランジスタＱ６３トランジスタＱ６４は、カレントミラーを構成し同一の電流を流し、トランジスタＱ６２と、トランジスタＱ６６とが差動トランジスタとして機能する。

トランジスタＱ６６のベースは、他端が電源に接続された定電流源ＣＳ６２の一端に接続されるとともに、コレクタがグランドに接続されたＰＮＰトランジスタＱ６７のエミッタに接続されている。そして、このトランジスタＱ６７のベースに駆動信号ＲＯＵＴを分圧した負帰還信号が供給されている。

また、トランジスタＱ６３のコレクタとトランジスタＱ６２のコレクタの接続点は、エミッタが電源に接続され、ベースコレクタ間が短絡されたＰＮＰトランジスタＱ６８のコレクタに接続されている。トランジスタＱ６８のベースはエミッタが電源に接続されたＰＮＰトランジスタＱ６９のベースに接続されており、このトランジスタＱ６９のコレクタは、エミッタがグランドに接続されたＮＰＮトランジスタＱ７０のコレクタに接続されるとともに出力端ＯＵＴに接続されている。なお、トランジスタＱ７０のベースはトランジスタＱ６４のベースとともにカレントミラー入力側トランジスタのベースに接続されており、定電流を流す。

トランジスタＱ６７は、駆動信号を分圧した負帰還信号に応じて動作し、これによってトランジスタＱ６６のベース電流が制御され、トランジスタＱ６６に流れる電流が制御される。

一方、トランジスタＱ６１のベースにはＲ側信号が供給されており、このＲ側信号によって電流量が制御される。この電流は、抵抗６１を流れ、ここでＯＢ２１に対応する電圧降下が発生する。従って、トランジスタＱ６２のベースには、Ｒ側信号のレベルに対し、トランジスタＱ６１のＶＢＥ分の電圧が上昇した信号に抵抗Ｒ６１における電圧降下分（電圧ＯＢ２１）が加算された電圧が印加されることになる。

トランジスタＱ６２と、トランジスタＱ６６は、エミッタが共通接続されており、トランジスタＱ６３とトランジスタＱ６５はカレントミラーを構成しているため、帰還信号とＦ側信号のレベル差に応じた電流がトランジスタＱ６８に流れ、それがトランジスタＱ６９を介し、出力端ＯＵＴから出力される。なお、トランジスタＱ６１のＶＢＥは、トランジスタＱ６７のＶＢＥと相殺される。

このように、コンパレータＣＰ２１では、駆動信号ＲＯＵＴの分割信号と、Ｒ側信号に一定のオフセットを付加した電圧を比較して、その比較結果に応じて、差が所定値以上であるかを判定することができる。

図１６には、コンパレータＣＰ２２の構成を示してある。このコンパレータＣＰ２２は、コンパレータＣＰ２１に似た構成を有しているため、対応する部材には同一の番号を付している。

トランジスタＱ６１のベースにＲ側信号が入力されるが、このトランジスタＱ６１のエミッタは直接定電流源ＣＳ６１に接続されており、抵抗Ｒ６１は省略されている。トランジスタＱ６１のエミッタと定電流源６１の接続点には、ＮＰＮトランジスタＱ７２のベースが接続されている。このトランジスタＱ７２のコレクタは電源に接続され、エミッタは、抵抗Ｒ６２、定電流源ＣＳ６３を介し、グランドに接続されている。そして、抵抗Ｒ６２と定電流源ＣＳ６３の接続点がトランジスタＱ６２のベースに接続されている。

さらに、カレントミラーを構成するトランジスタＱ６５とトランジスタＱ６３において、トランジスタＱ６５ではなく、トランジスタＱ６３のベースコレクタ間が短絡され、トランジスタＱ６５とトランジスタＱ６６の両者のコレクタではなく、トランジスタＱ６３のコレクタとトランジスタＱ６２の両者のコレクタがトランジスタＱ６８のベースおよびコレクタに接続されている。

従って、Ｒ側信号に応じてトランジスタＱ６１が動作し、これに応じてトランジスタＱ７１のベース電位が変化して、トランジスタＱ７２のエミッタ電位が変化して、抵抗Ｒ６２での電圧降下が変化して、トランジスタＱ６２のベース電位が変化する。この場合、トランジスタＱ７２のＶＢＥに抵抗Ｒ６２の電圧降下分を加算した電圧が図１２におけるオフセット電圧ＯＢ２２に該当する。

このようにして、Ｒ側信号に対し、抵抗Ｒ６２の電圧降下分だけ下がった電圧がトランジスタＱ６２のベースに供給され、これがトランジスタＱ６６のベースに印加される電圧と比較されて、トランジスタＱ６８に流れる電流が制御される。

これによって、駆動信号ＲＯＵＴを分圧した帰還信号がＲ側信号より所定以上低いか否かが判定された信号が出力ＯＵＴに得られる。

これらの構成は、駆動信号ＦＯＵＴと、Ｆ側信号を比較するコンパレータＣＰ２３，ＣＰ２４においても同一である。

さらに、上述の例では、駆動波形である、Ｆ側信号、Ｒ側信号についてオフセットして、駆動信号ＦＯＵＴ、ＲＯＵＴと比較した。しかし、比較は相対的なものであり、違う信号をオフセットしてもよい。例えば、帰還信号を上下に所定値オフセットした信号を形成しこれを駆動波形信号（Ｆ側信号またはＲ側信号）を比較してもよい。さらに、一方のコンパレータにおいては、駆動波形信号を一方向にオフセットしたものと帰還信号を比較し、他方のコンパレータにおいては、駆動波形信号と帰還信号を一方向にオフセットしたものと比較してもよい。

例えば、コンパレータＣＰ２１（ＣＰ２３）においては、帰還信号をそのまま負入力端に入力し、駆動波形をオフセットしてものを正入力端に入力し、コンパレータＣＰ２２（ＣＰ２４）においては、駆動波形をそのまま負入力端に入力し、帰還信号をオフセットしてものを正入力端に入力することでも、同様の比較が行える。

図１７には、Ｒ側信号を帰還信号をオフセットした電圧を比較するコンパレータＣＰ２２（ＣＰ２４）の構成を示してある。

図１５の構成と比べ、駆動波形側の入力についてはオフセットがないため、抵抗Ｒ６１が省略され、トランジスタＱ６１のエミッタがトランジスタＱ５２のベースに接続されている。また、トランジスタＱ６５ではなくトランジスタＱ６３のベースコレクタ間が短絡され、トランジスタＱ６５は図１６の構成のように短絡されていない。そして、図１６の構成と同様にトランジスタＱ６６のコレクタがトランジスタＱ６８のコレクタおよびベースに接続されている。

この回路では、トランジスタＱ６７のベースに帰還信号が入力され、この帰還信号のレベルに対し、ＶＢＥだけ上昇した電圧が抵抗Ｒ６３の下側に得られ、それに対し抵抗Ｒ６３の電圧低下分だけ加算された電圧がトランジスタＱ６６のベースに印加される。従って、帰還信号に対し、所定電圧（抵抗Ｒ６３の電圧降下分）だけ上昇された電圧（オフセット電圧ＯＢ２２）がトランジスタＱ６６に印加され、これがトランジスタＱ６２のベース電圧と比較される。

この回路によって、行われる駆動波形と帰還信号の比較について図１８に示す。このように、コンパレータＣＰ２１においては、駆動信号ＲＯＵＴを分圧した信号とＲ側信号を上方にオフセットした信号との比較が行われる。通常時は、その差はオフセット電源ＯＢ２１の電圧が差になる。一方、コンパレータＣＰ２２においては、駆動信号ＲＯＵＴを分圧した信号と、上方にオフセットしたＲ側信号を下方にオフセットした信号との比較が行われる。通常時は、その差はオフセット電源ＯＢ２２の電圧が差になる。

そして、図１９に示すように負荷ショートや、出力端の地絡または天絡などが生じた場合には、コンパレータＣＰ２２〜２４の少なくともいずれか１つの出力がＨレベルとなり異常が検出される。

圧電ポンプの構成を示す図である。圧電ポンプのダイヤフラムの構成を示す図である。高電圧出力ドライバーの出力部の構成を示す図である。駆動信号の波形を示す図である。出力アンプの構成を示す図である。出力アンプの構成を示す図である。電源ＶＤＡＣの出力のための構成を示す図である。電源ＶＤＡＣの電源ＶＣＣに対する特性を示す図である。電源ＶＤＡＣに応じた出力振幅の出力を得るＤ／Ａコンバータの構成を示す図である。アンプＡＰ１，ＡＰ２の出力部の概略構成を示す図である。負荷ショート発生時の駆動信号、出力電流の波形を示す図である。異常検出のための構成を付加した高電圧出力ドライバーの出力部の構成を示す図である。駆動信号の上下にオフセットした信号および駆動波形を示す図である。ショート、地絡、天絡の場合の波形を示す図である。コンパレータＣＰ２１（ＣＰ２３）およびオフセット電源の構成を示す図である。コンパレータＣＰ２２（ＣＰ２４）およびオフセット電源の構成を示す図である。コンパレータＣＰ２２（ＣＰ２４）およびオフセット電源の他の構成を示す図である。駆動信号とオフセットしたＦ側信号の波形を示す図である。図１７の構成におけるショート、地絡、天絡の場合の波形を示す図である。

符号の説明

１０ポンプケーシング、１２ダイヤフラム、１４ポンプ室、１６流入通路、１８流入口、２０流出通路、２２流出口、２４，２６逆止弁、３０コンバータ、３２カウンタ回路、ＡＰ１，ＡＰ２出力アンプ、ＢＦ１，ＢＦ２，ＢＦ１１バッファアンプ、Ｃ１，Ｃ２コンデンサ、ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４，ＣＰ１１，ＣＰ１２コンパレータ、Ｄ１，Ｄ１１，Ｄ１２ダイオード、Ｑ１〜Ｑ２，Ｑ１１〜Ｑ２５トランジスタ、Ｒ１〜Ｒ７，Ｒ１１，Ｒ１２抵抗。

Claims

負荷を駆動する電圧出力ドライバーであって、
信号電源に基づいて、前記負荷の駆動制御信号に応じて決定された電圧の駆動電源を発生する電源回路と、
前記信号電源を電源として、前記駆動制御信号に応じた振幅を有する負荷の駆動波形を発生する駆動波形発生手段と、
前記駆動電源を電源として、前記駆動波形を増幅し、前記駆動制御信号に応じた振幅であって、負荷を駆動する駆動信号を得る増幅回路と、
を有し、
前記増幅回路は、前記駆動波形と、前記駆動信号に応じて得られた帰還信号と比較し、両者を一致させるように動作するオペアンプを有し、
前記帰還信号が前記駆動波形を中心とした所定の範囲内から外れたことにより異常検出を行うことを特徴とする電圧出力ドライバー。
請求項１に記載の電圧出力ドライバーにおいて、
前記駆動波形発生手段は、前記制御電源電圧を電源とするデジタルアナログコンバータを含み、時間的に変化するデジタル値から前記駆動波形を出力することを特徴とする電圧出力ドライバー。
請求項１または２に記載の電圧出力ドライバーとこの電圧出力ドライバーの出力である駆動信号より駆動される負荷を含み、
前記負荷は圧電素子であり、この圧電素子を用いたダイヤフラムを往復動させて駆動されることを特徴とする圧電ポンプ。