JP2010181251A - Semiconductor test device - Google Patents
Semiconductor test device Download PDFInfo
- Publication number
- JP2010181251A JP2010181251A JP2009024511A JP2009024511A JP2010181251A JP 2010181251 A JP2010181251 A JP 2010181251A JP 2009024511 A JP2009024511 A JP 2009024511A JP 2009024511 A JP2009024511 A JP 2009024511A JP 2010181251 A JP2010181251 A JP 2010181251A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- unit
- transmission
- signal
- probe card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】テストヘッドとプローブカードとの間、或いはこれらを中継する中継部材との間を接離可能に構成した半導体試験装置において、光を用いた完全な非接触式の信号伝送を行うことで、半導体デバイスの試験を高速に且つ安定して行うことを目的とする。
【解決手段】半導体ウェハWに接触するプローブ針8を有するプローブカード5とこのプローブカード5に対して接離可能に設けられるテストヘッド2とを備える半導体試験装置であって、プローブカード5とテストヘッド2との間、およびパフォーマンスボード3との間で光空間伝送により信号伝送を行うために、光送信ユニット11、14、15、18と受光ユニット12、13、16、17とを備えている。
【選択図】 図1In a semiconductor test apparatus configured to be able to contact and separate between a test head and a probe card, or between a relay member that relays them, a complete non-contact type signal transmission using light is performed. An object of the present invention is to test a semiconductor device at high speed and stably.
A semiconductor test apparatus comprising a probe card (5) having a probe needle (8) that contacts a semiconductor wafer (W) and a test head (2) provided so as to be able to contact and separate from the probe card (5). In order to perform signal transmission by optical space transmission between the head 2 and the performance board 3, optical transmission units 11, 14, 15, 18 and light receiving units 12, 13, 16, 17 are provided. .
[Selection] Figure 1
Description
本発明は被試験体の試験を行う半導体試験装置に関し、特にテストヘッドとプローブカードとを備えている半導体試験装置に関するものである。 The present invention relates to a semiconductor test apparatus for testing a device under test, and more particularly to a semiconductor test apparatus including a test head and a probe card.
ICチップやLSIチップ、メモリ、CMOSイメージセンサ等の半導体デバイスを多数形成した半導体ウェハに対してプローブ針を接触させてプローブテストを行うようにした半導体試験装置が従来から用いられている。この半導体試験装置について図5を用いて説明する。図5の半導体試験装置は、プローバ101とテストヘッド102とパフォーマンスボード103とコンタクトリング104とプローブカード105とを備えて概略構成している。
2. Description of the Related Art Conventionally, a semiconductor testing apparatus has been used in which a probe test is performed by bringing a probe needle into contact with a semiconductor wafer on which many semiconductor devices such as an IC chip, an LSI chip, a memory, and a CMOS image sensor are formed. This semiconductor test apparatus will be described with reference to FIG. The semiconductor test apparatus shown in FIG. 5 includes a
プローバ101は筐体内部に前記の半導体ウェハWを設けており、この半導体ウェハWは検査ステージ106により任意の吸着手段等により固定されて支持されている。検査ステージ106の下部にはZ軸方向に昇降可能な昇降機構106Z、回転方向に調整可能な回転機構106θ、Y軸方向に移動可能なY軸移動機構106Y、X軸方向に移動可能なX軸移動機構106Xが設けられており、これらの機構により検査ステージ106をX、Y、θおよびZ方向に位置調整を可能にしている。また、図示はしていないが、プローバ101或いはその外部にカメラ等を設けておき、プローブカード105と検査ステージ106とが厳格に位置合わせされるようにアライメントが行われる。
The
テストヘッド102は半導体ウェハWの電気的特性の試験を行うテスト部であり、複数枚の測定モジュール107を装着している。測定モジュール107は所謂ピンエレクトロニクスカードと呼ばれるものであり、半導体ウェハWに印加する試験信号の生成や半導体ウェハWから出力された試験信号の良否判定等を行う。なお、図5では1枚の測定モジュール107を示しているが、実際にはテストヘッド102には複数枚の測定モジュール107が接続されている。
The
パフォーマンスボード103およびコンタクトリング104はプローバ101とテストヘッド102との間を中継するための中継部材になり、パフォーマンスボード103はテストヘッド102の側に設けられ、コンタクトリング104はプローバ101の側に設けられている。パフォーマンスボード103は試験に必要な種々の回路を設けたボードであり、テストヘッド102とコンタクトリング104との両者に接続可能なようになっている。コンタクトリング104はパフォーマンスボード103とプローブカード105との間を中継するリング状部材である。また、プローブカード105は半導体ウェハWに接触する複数のプローブ針108を有するカードである。
The
テストヘッド102とパフォーマンスボード103との間、パフォーマンスボード103とコンタクトリング104との間、コンタクトリング104とプローブカード105との間はそれぞれ接離(着脱)可能に構成されており、各部の間はポゴピンにより電気的に接続を行っている。テストヘッド102には多数のポゴピン110を設けており、パフォーマンスボード103の一面に対してポゴピン110が接触することにより両者が接続される。また、コンタクトリング104の表裏両面に弾性的に伸縮可能な多数のポゴピン111および112を設けており、一面においてパフォーマンスボード103と接続され、反対面においてプローブカード105と接続される。
Between the
なお、図5のようにポゴピンにより各部を接離可能に構成した技術が特許文献1に開示されている。
In addition, the technique which comprised each part so that contact / separation was possible with a pogo pin like FIG. 5 is disclosed by
図5の方式および特許文献1の方式では、ポゴピンを用いて各部を電気的に接続しており、且つ接離可能なように構成している。ポゴピンの他にもZIF(Zero Insertion Force Socket)方式を用いて各部の間を電気的に接続するようにしているものもあるが、これらのポゴピンやZIFはピンやソケットを物理的に接触させることにより信号伝送を行っているものになる。
In the method of FIG. 5 and the method of
近年の半導体デバイスは高性能化の傾向にあり、例えば半導体デバイスとしてのCMOSイメージセンサは多数の画素信号を有しており、CMOSイメージセンサの試験を行うときに画素信号は高速なシリアルデータとして出力される。このとき、ポゴピンは高速に信号伝送を行うことができないことから、CMOSイメージセンサから出力される画素信号を低速なパラレルデータに変換した後にポゴピンを介して信号伝送を行うようにしている。このため、試験を行うピンエレクトロニクスカードと被試験体であるCMOSイメージセンサとの両者が高速に動作可能であるにもかかわらず、ポゴピンを介在して信号伝送を行っているために、ポゴピンの性能に引きずられることによって試験速度が低速になる。 In recent years, semiconductor devices have been trending toward higher performance. For example, a CMOS image sensor as a semiconductor device has a large number of pixel signals, and pixel signals are output as high-speed serial data when testing a CMOS image sensor. Is done. At this time, since the pogo pin cannot perform high-speed signal transmission, the pixel signal output from the CMOS image sensor is converted into low-speed parallel data, and then signal transmission is performed via the pogo pin. For this reason, since both the pin electronics card to be tested and the CMOS image sensor to be tested can operate at high speed, signal transmission is performed via pogo pins, so the performance of pogo pins The test speed is slowed by being dragged by.
この点、ポゴピンの数を増やして同時に多くの信号を伝送可能にすることにより高速に動作させることも考えられるが、ハードウェアが著しく複雑化・大型化する。特に、近年の半導体デバイスの高性能化に伴い、試験速度の飛躍的向上が求められており、且つ一度に大量の試験を行わなければならないことから、増加させるポゴピン数も膨大なものになる。この点、半導体試験装置には省スペース化の要請もあるため、ポゴピンの数を極端に増やしてハードウェアを著しく複雑化・大型化することはあまり現実的ではない。 In this respect, it is conceivable to increase the number of pogo pins and simultaneously transmit a large number of signals, so that it can be operated at high speed, but the hardware becomes extremely complicated and large. In particular, with the recent improvement in performance of semiconductor devices, a drastic improvement in test speed is required, and a large number of tests must be performed at one time, so that the number of pogo pins to be increased becomes enormous. In this respect, since there is a demand for space saving in the semiconductor test apparatus, it is not very realistic to significantly increase the number of pogo pins to make the hardware extremely complicated and large.
そもそも、ポゴピンやZIFを用いた方式の場合には、波形品位が劣化するという問題がある。物理的にピンやソケットを接触させて信号伝送を行うと、接触点においてインピーダンスの不整合を生じ、このインピーダンスの不整合により波形品位が劣化する。また、ピンやソケットを繰り返し接離させると、磨耗等により接触抵抗が変化し、これによっても波形品位が劣化する。このため、試験の安定性や信頼性といった点において大きな問題になる。さらに、ピンやソケットの長さに応じて波形品位はさらに劣化するため、ピンやソケットの長さをできる限り短くしなければならず、このため機械設計の自由度が失われる。 In the first place, in the case of a method using pogo pins or ZIF, there is a problem that the waveform quality deteriorates. When signal transmission is performed by physically contacting pins or sockets, impedance mismatch occurs at the contact point, and the waveform quality deteriorates due to this impedance mismatch. Further, when the pins and sockets are repeatedly brought into and out of contact with each other, the contact resistance changes due to wear or the like, which also deteriorates the waveform quality. For this reason, it becomes a big problem in terms of stability and reliability of the test. Furthermore, since the waveform quality further deteriorates according to the length of the pins and sockets, the length of the pins and sockets must be made as short as possible, thereby losing the freedom of mechanical design.
特許文献1では、コンタクトリングに試験部を設けることにより波形品位の劣化を回避し得る点で非常に高い効果を奏するが、ポゴピンを用いて信号伝送を行っているため、やはり前述したような試験速度の問題や波形品位の劣化といった問題は少なからず生じる。
In
そこで、本発明は、テストヘッドとプローブカードとの間、或いはこれらを中継する中継部材との間を接離可能に構成した半導体試験装置において、光を用いた完全な非接触式の信号伝送を行うことで、半導体デバイスの試験を高速に且つ安定して行うことを目的とする。 Therefore, the present invention provides a complete non-contact type signal transmission using light in a semiconductor test apparatus configured to be able to contact and separate between a test head and a probe card or between relay members that relay them. The purpose of this is to perform a semiconductor device test at high speed and stably.
以上の課題を解決するため、本発明の請求項1の半導体試験装置は、被試験体に接触するプローブ針を有するプローブカードとこのプローブカードに対して接離可能に設けられるテストヘッドとを備える半導体試験装置であって、前記プローブカードと前記テストヘッドとは、これらプローブカードとテストヘッドとの間で光空間伝送により信号伝送を行う光伝送手段を備えていることを特徴とする。
In order to solve the above problems, a semiconductor test apparatus according to
この半導体試験装置によれば、プローブカードとテストヘッドとは接離可能に構成されており、プローブカードとテストヘッドとの間の信号伝送は光空間伝送により行われる。ここで、光空間伝送とは空気中の空間を用いて光を送受信させる信号伝送をいい、例えば光ファイバ等のようにファイバ繊維を用いて光を信号伝送するものとは異なる。光空間伝送により信号伝送を行っているため、物理的にピンやソケット等の部材同士を接触させることがないため、波形品位の劣化がなく、また光の伝送速度は極めて高速になるため、高速に試験を行うことができる。 According to this semiconductor test apparatus, the probe card and the test head are configured to be able to contact and separate, and signal transmission between the probe card and the test head is performed by optical space transmission. Here, optical space transmission refers to signal transmission in which light is transmitted and received using air space, and is different from signal transmission using fiber fibers such as an optical fiber. Since signal transmission is performed by optical space transmission, members such as pins and sockets are not physically brought into contact with each other, so there is no deterioration in waveform quality, and the light transmission speed is extremely high. Can be tested.
また、本発明の請求項2の半導体試験装置は、請求項1記載の半導体試験装置において、前記光伝送手段は、前記光伝送手段のうち送信側の送信側光伝送手段と受信側の受信側光伝送手段との間でシリアル転送を行うことを特徴とする。
The semiconductor test apparatus according to
この半導体試験装置によれば、シリアル転送で信号伝送が行われるため、1方向の信号伝送については送信側光伝送手段と受信側光伝送手段とをそれぞれ1つだけ設ければよいため、多数のピンやソケットを設ける場合と比較して、ハードウェアを著しく簡略化・小型化できるようになる。なお、双方向の信号伝送を行う場合には、送信側光伝送手段と受信側光伝送手段とを2組設けるようにする。 According to this semiconductor test apparatus, since signal transmission is performed by serial transfer, it is only necessary to provide one transmission side optical transmission unit and one reception side optical transmission unit for signal transmission in one direction. Compared to the case where pins and sockets are provided, the hardware can be significantly simplified and miniaturized. When bidirectional signal transmission is performed, two sets of transmission side optical transmission means and reception side optical transmission means are provided.
また、本発明の請求項3の半導体試験装置は、請求項1記載の半導体試験装置において、前記プローブカードと前記テストヘッドとの間に1または複数設けられ、前記プローブカードと前記テストヘッドとの一方または両方に対して接離可能に設けられる中継部材に前記光伝送手段を備えたことを特徴とする。 A semiconductor test apparatus according to a third aspect of the present invention is the semiconductor test apparatus according to the first aspect, wherein one or a plurality of semiconductor test apparatuses are provided between the probe card and the test head. The above-mentioned optical transmission means is provided in a relay member provided so as to be able to contact or separate from one or both.
この半導体試験装置によれば、中継部材を介在させているような装置構成であっても、プローブカードと中継部材との間、中継部材と測定モジュールとの間或いは中継部材同士の間において光空間伝送を行うことができるようになる。 According to this semiconductor test apparatus, even in an apparatus configuration in which a relay member is interposed, an optical space is provided between the probe card and the relay member, between the relay member and the measurement module, or between the relay members. Transmission can be performed.
また、本発明の請求項4の半導体試験装置は、請求項3記載の半導体試験装置において、前記測定モジュールはピンエレクトロニクスカードであり、前記中継部材はパフォーマンスボードとコンタクトリングとのうち一方または両方であることを特徴とする。
The semiconductor test apparatus according to
この半導体試験装置によれば、プローブカードとパフォーマンスボードとコンタクトリングとプローブカードとの間をそれぞれ光空間伝送により信号伝送を行うことができるようになる。 According to this semiconductor test apparatus, signal transmission can be performed by optical space transmission between the probe card, the performance board, the contact ring, and the probe card.
また、本発明の請求項5の半導体試験装置は、請求項2記載の半導体試験装置において、前記送信側光伝送手段は、シリアル転送を行うシリアルデータの開始と終了とを示す制御データを付加して符号化を行う符号化部を備え、前記受信側光伝送手段は、前記制御データに基づいて前記シリアルデータを復号する復号化部を備えていることを特徴とする。
The semiconductor test apparatus according to
この半導体試験装置によれば、低速な信号のシリアルデータについては符号化部が制御データを付加して符号化を行うことで、高速な信号のシリアルデータと低速な信号のシリアルデータとを1つのシリアル転送の経路に混在させることができ、経路を1本にすることができるようになる。 According to this semiconductor test apparatus, the serial data of the low-speed signal is encoded by adding the control data to the encoding unit so that the serial data of the high-speed signal and the serial data of the low-speed signal are combined into one. Serial transfer paths can be mixed, and the number of paths can be reduced to one.
また、本発明の請求項6の半導体試験装置は、請求項2記載の半導体試験装置において、前記送信側光伝送手段は、パラレルデータを前記シリアルデータに変換するデータ変換部を備えていることを特徴とする。
The semiconductor test apparatus according to
この半導体試験装置によれば、パラレルデータを出力するような場合であっても、データ変換部がシリアルデータに変換することで、シリアル転送を行うことができるようになる。 According to this semiconductor test apparatus, even when parallel data is output, the data conversion unit converts the data into serial data, so that serial transfer can be performed.
また、本発明の請求項7の半導体試験装置は、請求項1記載の半導体試験装置において、前記テストヘッドは複数の測定モジュールを備え、これら複数の測定モジュールのうち一部または全部を相互に接続して、相互に接続された測定モジュールのうち1つの測定モジュールに前記光伝送手段を設けたことを特徴とする。
The semiconductor test apparatus according to
この半導体試験装置によれば、複数の測定モジュールを相互に接続した1つのグループとして、このグループのうち1つの測定モジュールに光伝送手段を設けていることから、グループの他の測定モジュールに光伝送手段を設ける必要がなくなる。これにより、測定モジュールの実装面積の低減、回路構成の簡略化といった効果を得ることができるようになる。 According to this semiconductor test apparatus, as one group in which a plurality of measurement modules are connected to each other, optical transmission means is provided in one measurement module of the group, so that optical transmission is performed to other measurement modules in the group. There is no need to provide means. As a result, effects such as a reduction in the mounting area of the measurement module and simplification of the circuit configuration can be obtained.
また、本発明の請求項8の半導体試験装置は、請求項3記載の半導体試験装置において、前記中継部材に光信号の光路を変換する光路変換部材を備えたことを特徴とする。 The semiconductor test apparatus according to an eighth aspect of the present invention is the semiconductor test apparatus according to the third aspect, wherein the relay member includes an optical path conversion member that converts an optical path of an optical signal.
この半導体試験装置によれば、プローブカードと測定モジュールとの間の空間に光信号の光路を阻害するような部材が配置されていたとしても、中継部材により光路を変えていることから、光空間伝送を行うことが可能になる。 According to this semiconductor test apparatus, even if a member that obstructs the optical path of the optical signal is disposed in the space between the probe card and the measurement module, the optical path is changed by the relay member. Transmission can be performed.
また、本発明の請求項9の半導体試験装置は、請求項3記載の半導体試験装置において、前記中継部材に、光信号の光路を2つに分割する光路分割手段を備え、前記光路分割手段により分割された光信号のうち一方を前記中継部材に設けた受光手段に受光させ、他方を前記光空間伝送による信号伝送を行わせることを特徴とする。
The semiconductor test apparatus according to claim 9 of the present invention is the semiconductor test apparatus according to
この半導体試験装置によれば、光信号のうち分割された一方を中継部材に設けた受光手段に受光させることにより中継部材の各種回路に光信号を供給させることが可能になるとともに、他方を光空間伝送させることでプローブカードや測定モジュール、他の中継部材に光信号を送信することができるようになる。 According to this semiconductor test apparatus, one of the divided optical signals can be received by the light receiving means provided on the relay member, so that the optical signal can be supplied to various circuits of the relay member, and the other is optically transmitted. By performing spatial transmission, an optical signal can be transmitted to the probe card, the measurement module, and other relay members.
本発明は、プローブカードとテストヘッドの測定モジュールとの間、或いは中継部材との間を光空間伝送により信号伝送を行っていることから、完全に非接触な状態で信号伝送を行うことが可能になる。従って、高い波形品位を維持しながら信号伝送を行うことができるため安定して試験を行うことができるとともに、光信号により信号伝送を行っていることから高速に試験を行うことができるようになる。 In the present invention, since signal transmission is performed between the probe card and the measurement module of the test head or between the relay member by optical space transmission, it is possible to perform signal transmission in a completely non-contact state. become. Therefore, since signal transmission can be performed while maintaining high waveform quality, it is possible to perform a stable test, and since signal transmission is performed using an optical signal, a test can be performed at high speed. .
以下、図面を参照して本発明の実施形態について説明する。本発明の半導体試験装置は、プローバ1とテストヘッド2とパフォーマンスボード3とコンタクトリング4とプローブカード5と検査ステージ6と測定モジュール7とを備えて概略構成している。プローバ1の検査ステージ6には被試験体としての半導体ウェハWが搭載されており、検査ステージ6の下部には昇降機構6Z、回転機構6θ、Y軸移動機構6Y、X軸移動機構6Xが設けられており、X軸方向、Y軸方向、θ方向、Z軸方向に位置調整が可能なようになっている。また、プローブカード5にはプローブ針8が設けられており、半導体ウェハWに接触して試験が行われる。これらの構成および動作については前述した背景技術と同じものである。なお、半導体ウェハWとしては、ICやLSI、メモリ、CMOSイメージセンサ等の任意の半導体デバイスを適用することができる。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. The semiconductor test apparatus according to the present invention includes a
測定モジュール7は所謂ピンエレクトロニクスカードであり、テストヘッド2に複数枚装着されている。図1には1枚の測定モジュール7を図示しており、この測定モジュール7には光送信ユニット11と受光ユニット12とをパフォーマンスボード3に対向する位置に設けている。送信側光伝送手段としての光送信ユニット11は光を送信するためのユニットであり、受信側光伝送手段としての受光ユニット12は光を受信するためのユニットになる。送信側光伝送手段と受信側光伝送手段とが組みになって光伝送手段を構成する。
The
同様に、パフォーマンスボード3の測定モジュール7と対向する面に受光ユニット13と光送信ユニット14とを設けており、パフォーマンスボード3のコンタクトリング4と対抗する面に光送信ユニット15と受光ユニット16とを設けている。また、プローブカード5のコンタクトリング4と対向する面に受光ユニット17と光送信ユニット18とを設けている。以下、光送信ユニットと受光ユニットとを搭載している機構(測定モジュール7、パフォーマンスボード3、コンタクトリング4およびプローブカード5)を総称してユニット搭載機構とする。このユニット搭載機構のうちパフォーマンスボード3が中継部材になる。
Similarly, the
光送信ユニット11と14と15と18とは同じものであり、受光ユニット12と13と16と17とは同じものである。図2に示すように、光送信ユニットはインターフェイス部(図中ではI/F部として示している)21とデータ変換部22と符号化部23と発光素子24とコリメータレンズ25とを備えて概略構成している。インターフェイス部21はユニット搭載機構に設けられている各種回路に接続されており、ユニット搭載機構に設けた各種回路からの信号を入力するインターフェイス部になる。例えば、ユニット搭載機構としての測定モジュール7の場合には、試験信号を印加するためのドライバ回路にインターフェイス部21が接続されている。
The
データ変換部22はインターフェイス部21が入力したデータがパラレルデータである場合にはシリアルデータに変換するシリアライザである。ユニット搭載機構の回路によっては扱うデータとしてシリアルデータとパラレルデータとがあり、パラレルデータの場合にはデータ変換部22によりシリアルデータに変換される。なお、インターフェイス部21に入力したデータがシリアルデータであれば、データ変換部22はそのままのデータを出力する。この点から、扱うデータが全てシリアルデータである場合にはデータ変換部22を設ける必要はない。
The
符号化部23はデータ変換部22から出力されたシリアルデータが低速な信号である場合には符号化を行う。シリアルデータに対する符号化はK符号(Kコード或いはKキャラクタとも呼ばれる)という特殊データを付加することにより行う。このK符号はシリアルデータの開始と終了とを示す特殊データであり、この特殊データを付加することにより、低速な信号からなるシリアルデータと高速な信号からなるシリアルデータとを1つの伝送経路で送信することが可能になる。なお、符号化を行わない場合には、符号化部23を設ける必要はない。
The
発光素子24は符号化部23に接続されており、符号化部23により符号化されたデータを入力して電気信号を光に変換して信号光として発振を行う。例えば、信号が「1」を示す場合には光の発振を行い、「0」を示す場合には光を発振しないようにすることにより、信号光の生成を行うことができる。発光素子24は光送信ユニットに1つだけ設けられており、この意味で光送信ユニットは送信する信号をシリアル転送していることになる。発光素子24から発振されたレーザ光は発散しながらコリメータレンズ25に入力される。コリメータレンズ25は発散光を平行光にして出力を行なうレンズであり、非常に小さい光径の信号光が受光ユニット13にまで導かれる。なお、発光素子24から発振される信号光としてはレーザ光であることが最も望ましいが、LED等であってもよい。
The
そして、図2(b)に示すように、受光ユニット13は受光素子26と復号化部27とインターフェイス部(図中では「I/F部」として示している)28とを備えて概略構成している。受光素子26はフォトダイオードであり、入力した信号光を光電変換して電気信号を生成する。復号化部27は電気信号に含まれているK符号に基づいて、データの開始と終了とを認識して符号化されたデータを復号する。インターフェイス部28は復号化されたデータをユニット搭載機構の回路に出力する。なお、受光素子26の受光領域が狭小な場合には、集光レンズを設けることにより集光した信号光を受光素子26に受光させるようにしてもよい。
2B, the
図2(a)の構成は光送信ユニット11と14と15と18とに備えられており、同図(b)の構成は受光ユニット12と13と16と17とに備えられている。そして、光送信ユニットと受光ユニットとの間で信号光の発振・受光を行うことで、信号をシリアル転送することができる。光送信ユニットと受光ユニットとの間の空間は光信号の信号経路となっており、光信号はこの空気中の空間を伝送していく。この点が、光ファイバ等と異なり、ファイバ繊維等の何かしらの媒体中を光が進むものではなく、信号光は空気中を伝送されていくものになる。このため、光送信ユニットと受光ユニットとの間は完全に非接触の状態になり、各ユニット搭載機構はそれぞれ独立して自由に接離(着脱)可能になっている。このように、光が空気中の空間を伝送することにより信号の送受信を行うことを光空間伝送とする。なお、図1において、光送信ユニットと受光ユニットとの間を結んでいる線が光空間伝送の信号光の信号経路になる。
2A is provided in the
一方で、図1に示すように、テストヘッド2とパフォーマンスボード3との間、パフォーマンスボード3とコンタクトリング4との間、コンタクトリング4とプローブカード5との間にはそれぞれポゴピン31、32、33を設けている。これらのポゴピンは信号伝送を行うものではなく、テストヘッド2から電源を供給するために設けている。パフォーマンスボード3やコンタクトリング4、プローブカード5において必要な電源の供給はテストヘッド2に設けた図示しない電源供給部により行われる。
On the other hand, as shown in FIG. 1, pogo pins 31, 32, between the
つまり、本発明の半導体試験装置は信号伝送と電源供給とをそれぞれ別個独立の2系統の経路に分離しており、高速性が要求される信号伝送は光空間伝送を用いており、動作速度が殆ど要求されない電源供給は従来のようにポゴピン(或いはZIF)のように部材同士を接触する方式を用いている。信号伝送用の経路を光空間伝送としていることにより、ポゴピンは電源供給のためだけに設ければよく、大幅にポゴピンの数を削減することができるようになる。 In other words, the semiconductor test apparatus of the present invention separates signal transmission and power supply into two independent paths, and signal transmission that requires high speed uses optical space transmission, and the operation speed is high. For power supply that is hardly required, a method of contacting members like a pogo pin (or ZIF) as in the prior art is used. Since the signal transmission path is optical space transmission, pogo pins need only be provided for power supply, and the number of pogo pins can be greatly reduced.
以上における動作について説明する。以下において、被試験対象である半導体ウェハWの半導体デバイスとしてはCMOSイメージセンサであるものとして説明する。まず、測定モジュール7は半導体ウェハWの試験を行うための試 験データの生成を行い、この試験データをシリアルデータとしてインターフェイス部21に出力する。当該シリアルデータは高速なシリアルデータであり、データ変換部22におけるデータ変換処理(パラレルデータからシリアルデータに変換する処理)および符号化部23における符号化処理(K符号を付加して符号化する処理)は行われない。発光素子24は試験データから信号光を生成して発振を行い、当該信号光はコリメータレンズ25により平行光にされて、パフォーマンスボード3における受光ユニット12の受光素子26に受光される。
The operation in the above will be described. In the following description, it is assumed that the semiconductor device of the semiconductor wafer W to be tested is a CMOS image sensor. First, the
受光素子26は受光した信号光を光電変換により電気信号に変換を行なって、送信された試験データを生成する。この試験データは符号化されていないシリアルデータであるため、復号化処理(K符号に基づいて復号化する処理)は行われない。パフォーマンスボード3には種々の回路(例えば、測定回路やA/Dコンバータ、サンプルホールド回路等)が設けられており、これらの回路に試験データが供給されるとともに、光送信ユニット15のインターフェイス部21に試験データが出力される。光送信ユニット15は試験データに基づいて発光素子24から信号光を発振し、発振した信号光がプローブカード5の受光ユニット17における受光素子26に受光される。そして、インターフェイス部28からプローブカード5の各種回路に試験データが供給される。
The
以上により、測定モジュール7が生成した試験データがプローブカード5にまで伝送される。プローブカード5に設けたプローブ針8は受信した試験データに基づいて半導体ウェハWの試験を行う。
As described above, the test data generated by the
半導体ウェハWの半導体デバイスは高速動作を行うCMOSイメージセンサであり、その殆どが画素信号により占められている。大半のCMOSイメージセンサは画素信号を高速なシリアルデータとして出力しており、半導体ウェハWからは高速なシリアルデータが出力される。一方で、CMOSイメージセンサのデータは画素信号だけではなく、全画像の先頭を示す信号(VDパルス)やラインの先頭を示す信号(HDパルス)も含まれており、これらは画素信号とは異なり低速な信号になる。従って、半導体ウェハWから出力されるデータ(出力データ)は高速な画素信号と低速なVDパルスやHDパルス等の信号とが混在したデータになる。さらに、CMOSイメージセンサの種類によってはパラレルデータの形式で出力を行うものもある。 The semiconductor device on the semiconductor wafer W is a CMOS image sensor that operates at high speed, and most of the device is occupied by pixel signals. Most CMOS image sensors output pixel signals as high-speed serial data, and high-speed serial data is output from the semiconductor wafer W. On the other hand, CMOS image sensor data includes not only pixel signals, but also signals (VD pulses) indicating the head of all images and signals (HD pulses) indicating the head of lines, which are different from pixel signals. Slow signal. Therefore, data (output data) output from the semiconductor wafer W is data in which high-speed pixel signals and low-speed VD pulses, HD pulses, and other signals are mixed. Further, some types of CMOS image sensors output in the form of parallel data.
そこで、プローブカード5のデータ変換部22は出力データがパラレルデータであればシリアルデータに変換するデータ変換処理を行う。また、VDパルスやHDパルス等の低速なシリアルデータが含まれている場合には、VDパルスやHDパルス等の低速信号に開始と終了とを示すK符号を付加する符号化処理を行う。この符号化処理を行うことにより、高速な画素信号と低速なVDパルスやHDパルス等の信号とを1つの信号経路によりシリアル転送することが可能になる。この点、出力データが高速な信号と低速な信号とのうち何れか一方のみである場合には、符号化処理の必要はない。
Therefore, the
発光素子24は符号化部23で符号化された出力データを信号光として発振して、パフォーマンスボード3における受光ユニット16の受光素子26に受光させる。受光素子26が光電変換した信号は復号化部27により復号化処理を行って出力データを生成し、この出力データがパフォーマンスボード3の各種回路に供給されると共に、光送信ユニット14に出力データが供給される。光送信ユニット14は送信する出力データに高速な信号と低速な信号とが混在しているため、再び符号化部23により符号化を行う。そして、発光素子24から信号光を発振して、受光ユニット12に受光させる。受光ユニット12が受光した信号光に基づいて出力データが生成される。なお、パフォーマンスボード3の各種回路において出力データを必要としない場合には、パフォーマンスボード3の受光ユニット16と光送信ユニット14とにおいて、それぞれ復号化と符号化とを行う必要はなく、受信した信号をそのまま送信するようにしてもよい。
The
以上により、プローブカード5から測定モジュール7に対して出力データが伝送される。測定モジュール7からプローブカード5に向かう経路(往路)にしろ、プローブカード5から測定モジュール7に向かう経路(復路)にしろ、完全に非接触式の光空間伝送を行っている。このため、インピーダンスの不整合といった問題を生じることがなく、またピンやソケット等のような金属媒体ではなく空気中を信号光が伝達しているため、安定した信号伝送が可能になる。そして、光を用いて信号伝送を行っているため、飛躍的に高速に信号伝送を行うことができるようになる。
As described above, output data is transmitted from the
また、ポゴピンは電源供給用だけにすることができるため、大幅にポゴピン数を削減でき、ハードウェアを極めて簡略化することができるようになる。また、信号光は空気を伝送媒体としており、殆ど損失なく信号伝送が可能になるため、光送信ユニットと受光ユニットとの間を離間させても確実に信号を伝送することができる。このため、各ユニット搭載機構の間隔を自由に離間させることができるようになる。さらに、CMOSイメージセンサ等のように、低速な信号と高速な信号とを混在させたような場合であっても、符号化部により符号化を行っているため、1本の信号経路でシリアルに伝送させることができるようになる。 Further, since the pogo pins can be used only for power supply, the number of pogo pins can be greatly reduced, and the hardware can be greatly simplified. Further, since the signal light uses air as a transmission medium and can be transmitted with almost no loss, the signal light can be reliably transmitted even if the optical transmission unit and the light receiving unit are separated from each other. For this reason, the intervals between the unit mounting mechanisms can be freely separated. Furthermore, even when a low-speed signal and a high-speed signal are mixed, as in a CMOS image sensor, etc., since the encoding unit performs encoding, the signal is serially transmitted through one signal path. It can be transmitted.
以上において、光送信ユニットと受光ユニットとはそれぞれユニット搭載機構の端部に設けるようにしている。例えば、図1に示すように、光送信ユニット11と受光ユニット12とはそれぞれ測定モジュール7の両端に設け、受光ユニット17と光送信ユニット18とはそれぞれプローブカード5の端部に設けるようにしている。テストヘッド2、パフォーマンスボード3、コンタクトリング4およびプローブカード5は、その中央部に光路を阻害する種々の部材が設けており、端部に面している空間は開放的な空間となっている。従って、光送信ユニットと受光ユニットとの組みを端部に配置することにより、他の部材により邪魔されることなく信号光の伝送を行うことができるようになる。
In the above, the optical transmission unit and the light receiving unit are each provided at the end of the unit mounting mechanism. For example, as shown in FIG. 1, the
また、光送信ユニットと受光ユニットとを1つのユニット搭載機構の両端位置にそれぞれ設けることにより、両者をある程度離間させている。これにより、光送信ユニットから送信される信号光と受光ユニットに受信される信号光とがクロストークすることなく、安定的な信号伝送を行うことができるようになる。より確実にクロストークをなくすためには、例えば光送信ユニットから送信される信号光と受光ユニットに受信される信号光との間に遮蔽部材を配置してもよい。ただし、光送信ユニットから送信される信号光は非常に光径が小さい平行光であるため、信号光の間でクロストークすることは殆どない。このため、光送信ユニットと受光ユニットとを近接した位置に設けるようにしてもよい。 Further, by providing the light transmitting unit and the light receiving unit at both end positions of one unit mounting mechanism, they are separated to some extent. Thus, stable signal transmission can be performed without crosstalk between the signal light transmitted from the optical transmission unit and the signal light received by the light receiving unit. In order to eliminate crosstalk more reliably, for example, a shielding member may be arranged between the signal light transmitted from the optical transmission unit and the signal light received by the light receiving unit. However, since the signal light transmitted from the optical transmission unit is parallel light having a very small diameter, there is almost no crosstalk between the signal lights. For this reason, the optical transmission unit and the light receiving unit may be provided in close proximity.
また、図1の例では、コンタクトリング4には光送信ユニットと受光ユニットとを設けていないが、コンタクトリング4に光送信ユニットと受光ユニットとを設けるようにしてもよい。コンタクトリング4に設けられる回路が測定モジュール7から送信される試験データ或いは測定モジュール7に受信される出力データを必要とする場合には、コンタクトリング4を中継させてデータの使用をさせることができるようになる。この場合には、パフォーマンスボード3だけではなくコンタクトリング4も中継部材を構成する。
In the example of FIG. 1, the optical transmission unit and the light receiving unit are not provided in the
また、光送信ユニットと受光ユニットとの組みをユニット搭載機構に1方向について1つだけを設けてシリアル転送を行うようにしたが、2つ以上の経路を設けるようにしてもよい。例えば、1方向について2組を設けることで、高速な信号の経路と低速な信号の経路とに割り当てるようにしてもよい。ただし、符号化部23により高速な信号と低速な信号とを混在させることができるため、ハードウェアの簡略化の観点から、1組に限定して設けることが望ましい。
In addition, only one set of the optical transmission unit and the light reception unit is provided in the unit mounting mechanism in one direction for serial transfer, but two or more paths may be provided. For example, by providing two sets in one direction, a high-speed signal path and a low-speed signal path may be assigned. However, since high-speed signals and low-speed signals can be mixed by the
また、前述したように、テストヘッド2には複数枚の測定モジュール7を装着しており、各測定モジュール7に光送信ユニットと受光ユニットとを設けることもできるが、複数枚の測定モジュール7を相互に接続して1つのグループとし、各グループの1つの測定モジュール7に光送信ユニットおよび受光ユニット(光伝送手段)を設けるようにしてもよい。複数枚の測定モジュール7のそれぞれに光送信ユニットと受光ユニットとを設けると、ハードウェアが複雑化する。このため、複数枚のうち1枚の測定モジュール7に光伝送手段を設けることにより、ハードウェアを大幅に簡略化することができる。
Further, as described above, a plurality of
また、前記のグループにそれぞれ光伝送手段のための専用のモジュールを設けるようにしてもよい。測定モジュール7には多数の回路が形成されており、光伝送手段を設けるためのスペースにそれほどの余裕はない。このため、光伝送手段を測定モジュール7に実装できないような場合には、光伝送手段のための専用のモジュール(伝送モジュール)を設け、この伝送モジュールに複数枚の測定モジュール7を接続する。そして、伝送モジュールが複数枚の測定モジュール7の信号伝送を担うようにしてもよい。従って、光伝送手段は測定モジュール7だけではなく、テストヘッド2に設けられる伝送モジュールに設けるようにしてもよく、テストヘッド2の何れかに設けられるようにすればよい。
Further, a dedicated module for the optical transmission means may be provided for each of the groups. A large number of circuits are formed in the
ところで、前述したように、信号伝送用のポゴピンの数を大幅に削減しているため、もともとポゴピンを配置していた空間は開放区間となる。ポゴピンは円筒形状或いは角柱形状の孔にピン部材を装着して構成されるものであり、信号伝送用のポゴピンを装着しないことにより、本来ポゴピンが装着される孔は貫通された開放空間となる。そこで、この開放空間を光空間伝送とすることもできる。つまり、光送信ユニットから受光ユニットに向けて発振される光をポゴピン抜脱後の貫通孔に向けることで、信号光の伝送経路を確実に確保できるようになる。なお、削減されたポゴピンのスペース分だけユニット搭載機構のサイズを小型化した場合には、ユニット搭載機構に信号光の伝送経路確保のために新たな貫通孔を設けるようにする。また、測定モジュールとパフォーマンスボードとの間のようにもともと開放空間になっているような場合には貫通孔を形成する必要はない。ただし、ユニット搭載機構同士を接続する配線等が設けられている場合には、配線を纏める等して信号光の伝送経路を確保するようにする。 By the way, as described above, since the number of signal transmission pogo pins is greatly reduced, the space where the pogo pins are originally arranged becomes an open section. The pogo pin is configured by mounting a pin member on a cylindrical or prismatic hole. By not mounting the signal transmission pogo pin, the hole in which the pogo pin is originally mounted becomes an open space. Therefore, this open space can be used for optical space transmission. That is, by directing the light oscillated from the light transmitting unit toward the light receiving unit to the through hole after removal of the pogo pin, the transmission path of the signal light can be reliably secured. When the size of the unit mounting mechanism is reduced by the space of the reduced pogo pin, a new through hole is provided in the unit mounting mechanism in order to secure a signal light transmission path. Further, in the case of an open space originally between the measurement module and the performance board, it is not necessary to form a through hole. However, when a wiring or the like for connecting the unit mounting mechanisms is provided, a transmission path for signal light is secured by collecting the wiring.
次に、図3を用いて、第1の変形例について説明する。この変形例においては、パフォーマンスボード3に光送信ユニットと受光ユニットとは設けておらず、代わりに光路変換部材としての反射ミラー41〜44を設けている。そして、パフォーマンスボード3の各種回路が試験データを使用せず、測定モジュール7からプローブカード5に直接試験データを送信している。
Next, a first modification will be described with reference to FIG. In this modification, the
まず、測定モジュール7の光送信ユニット11から発振した信号光はパフォーマンスボード3に設けた反射ミラーにおいて反射される。反射ミラー41は、その入射面が光送信ユニット11から発振された信号光の光路に対して45度の角度を形成するように設けており、これにより信号光の光路は90度曲げられる。同様に、反射ミラー42は、その入射面が信号光の光路に対して45度の角度を形成するように設けており、これにより信号光の光路は90度曲げられる。そして、信号光はプローブカード5の受光ユニット17に導かれる。
First, the signal light oscillated from the
図3にも示すように、測定モジュール7の幅よりもプローブカード5の幅が小さく、且つ光送信ユニット11と受光ユニット12と測定モジュール7の両端に設置され、受光ユニット17と光送信ユニット18とがプローブカード5の両端に設置されている場合には、信号光の光路を直線状にすることができない。このため、信号光の光路を変換するための反射ミラー41〜44を設けている。
As shown in FIG. 3, the width of the
この第1の変形例においては、パフォーマンスボード3は単に信号光を通過する経路上に設けられており、パフォーマンスボード3に光送信ユニットと受光ユニットとは設けていない。このように、中継部材において試験用のシリアルデータを必要としない場合には、光送信ユニットと受光ユニットとを設ける必要がなくなるため、ハードウェアの簡略化を図ることができるようになる。なお、図3において、信号光を通過させるためには、パフォーマンスボード3には光路確保のための貫通孔を形成しておくようにする。
In the first modified example, the
同様に、図3に示すように、反射ミラー43と44とをパフォーマンスボード3に信号光の光路をそれぞれ90度曲げるように配置することにより、プローブカード5から測定モジュール7に直接信号光を導くことができるようになる。この場合においても、プローブカード3において出力データは使用されない。なお、反射ミラー41〜44は図示しないホルダによりその角度が確実に固定されている。また、信号光の経路上に他の部材が存在する場合には、複数枚の反射ミラーを用いて当該部材を回避するような光路となるように反射ミラーを配置するようにする。
Similarly, as shown in FIG. 3, the reflection mirrors 43 and 44 are arranged on the
以上のように、パフォーマンスボード等の中継部材に光路を変換するための反射ミラーを設けることにより、ユニット搭載機構のサイズや配置態様等によらず、信号光の伝送経路を確実に確保できるようになる。また、パフォーマンスボード3において試験データや出力データを使用しない場合には、光送信ユニットと受光ユニットとの配備が不要になるため、ハードウェアを簡略化できるようになる。
As described above, by providing a reflecting mirror for converting the optical path on the relay member such as a performance board, the transmission path of the signal light can be reliably ensured regardless of the size or arrangement of the unit mounting mechanism. Become. Further, when test data and output data are not used in the
次に、図4を用いて第2の実施例について説明する。第1の変形例においては、信号光はパフォーマンスボード3を通過するため、パフォーマンスボード3にプローブカード5からの出力データは供給されない。第2の変形例では、パフォーマンスボード3の反射ミラー44の位置に光分割手段としてのハーフミラー46を設けており、また受光ユニット47を設けている。ハーフミラー46は信号光を受光ユニット12に向けて反射させる光と受光ユニット47に向けて透過させる光とに分割する。受光ユニット47は前述してきた受光ユニット12、13、16および17と同じものであり、受光した信号光を光電変換してパフォーマンスボード3の各種回路に信号を出力する。
Next, a second embodiment will be described with reference to FIG. In the first modification, since the signal light passes through the
以上により、第2の実施例では、信号光の光路を自由に変換させるとともに、パフォーマンスボード3にも信号を供給することが可能になる。例えば、パフォーマンスボード3において半導体ウェハWからの波形を観測する機構を設けることにより、試験結果の波形の観測も可能になる。なお、反射ミラー42の位置にハーフミラーを設けて、ハーフミラーを透過した信号光を受光可能な位置に受光ユニットを配置することにより、測定モジュール7からの試験データについてもパフォーマンスボード3に供給することが可能になる。
As described above, in the second embodiment, it is possible to freely convert the optical path of the signal light and supply the signal to the
1 プローバ 2 テストヘッド
3 パフォーマンスボード 4 コンタクトリング
5 プローブカード 7 測定モジュール
8 プローブ針 21 インターフェイス部
22 データ変換部 23 符号化部
24 発光素子 25 コリメータレンズ
26 受光素子 27 復号化部
11、14、15、18 光送信ユニット
12、13、16、17 受光ユニット
41〜44 反射ミラー
DESCRIPTION OF
Claims (9)
前記プローブカードと前記テストヘッドとは、これらプローブカードとテストヘッドとの間で光空間伝送により信号伝送を行う光伝送手段を備えていること
を特徴とする半導体試験装置。 A semiconductor test apparatus comprising a probe card having a probe needle that comes into contact with a device under test and a test head provided so as to be able to contact and separate from the probe card
The semiconductor testing apparatus, wherein the probe card and the test head include an optical transmission means for performing signal transmission by optical spatial transmission between the probe card and the test head.
を特徴とする請求項1記載の半導体試験装置。 2. The semiconductor test apparatus according to claim 1, wherein the optical transmission means performs serial transfer between a transmission-side transmission optical transmission means and a reception-side reception optical transmission means of the optical transmission means. .
を特徴とする請求項1記載の半導体試験装置。 One or more are provided between the probe card and the test head, and the optical transmission means is provided on a relay member provided so as to be able to contact with or separate from one or both of the probe card and the test head. The semiconductor test apparatus according to claim 1, wherein:
を特徴とする請求項3記載の半導体試験装置。 The semiconductor test apparatus according to claim 3, wherein the measurement module is a pin electronics card, and the relay member is one or both of a performance board and a contact ring.
前記受信側光伝送手段は、前記制御データに基づいて前記シリアルデータを復号する復号化部を備えていること
を特徴とする請求項2記載の半導体試験装置。 The transmission side optical transmission means includes an encoding unit that performs encoding by adding control data indicating start and end of serial data for serial transfer,
The semiconductor test apparatus according to claim 2, wherein the receiving-side optical transmission unit includes a decoding unit that decodes the serial data based on the control data.
を特徴とする請求項2記載の半導体試験装置。 The semiconductor test apparatus according to claim 2, wherein the transmission side optical transmission unit includes a data conversion unit that converts parallel data into the serial data.
これら複数の測定モジュールのうち一部または全部を相互に接続して、相互に接続された測定モジュールのうち1つの測定モジュールに前記光伝送手段を設けたこと
を特徴とする請求項1記載の半導体試験装置。 The test head includes a plurality of measurement modules,
2. The semiconductor according to claim 1, wherein a part or all of the plurality of measurement modules are connected to each other, and the optical transmission means is provided in one measurement module among the measurement modules connected to each other. Test equipment.
を特徴とする請求項3記載の半導体試験装置。 The semiconductor test apparatus according to claim 3, wherein the relay member includes an optical path conversion member that converts an optical path of an optical signal.
前記光路分割手段により分割された光信号のうち一方を前記中継部材に設けた受光手段に受光させ、他方を前記光空間伝送による信号伝送を行わせること
を特徴とする請求項3記載の半導体試験装置。 The relay member includes an optical path dividing means for dividing the optical path of the optical signal into two,
4. The semiconductor test according to claim 3, wherein one of the optical signals divided by the optical path dividing means is received by a light receiving means provided on the relay member and the other is transmitted by the optical space transmission. apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009024511A JP2010181251A (en) | 2009-02-05 | 2009-02-05 | Semiconductor test device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009024511A JP2010181251A (en) | 2009-02-05 | 2009-02-05 | Semiconductor test device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010181251A true JP2010181251A (en) | 2010-08-19 |
Family
ID=42762910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009024511A Pending JP2010181251A (en) | 2009-02-05 | 2009-02-05 | Semiconductor test device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010181251A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020016560A (en) * | 2018-07-26 | 2020-01-30 | 株式会社アドバンテスト | Load board and electronic component testing equipment |
| CN110794277A (en) * | 2018-07-26 | 2020-02-14 | 株式会社爱德万测试 | Electronic component handling apparatus and electronic component testing apparatus |
| KR20210115434A (en) * | 2020-03-13 | 2021-09-27 | 삼성전자주식회사 | Circuit testing device |
| KR20250039269A (en) | 2023-09-13 | 2025-03-20 | 주식회사 아도반테스토 | Testing apparatus |
-
2009
- 2009-02-05 JP JP2009024511A patent/JP2010181251A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020016560A (en) * | 2018-07-26 | 2020-01-30 | 株式会社アドバンテスト | Load board and electronic component testing equipment |
| CN110794277A (en) * | 2018-07-26 | 2020-02-14 | 株式会社爱德万测试 | Electronic component handling apparatus and electronic component testing apparatus |
| JP7143134B2 (en) | 2018-07-26 | 2022-09-28 | 株式会社アドバンテスト | Load board and electronic component test equipment |
| KR20210115434A (en) * | 2020-03-13 | 2021-09-27 | 삼성전자주식회사 | Circuit testing device |
| KR102738205B1 (en) | 2020-03-13 | 2024-12-03 | 삼성전자주식회사 | Circuit testing device |
| KR20250039269A (en) | 2023-09-13 | 2025-03-20 | 주식회사 아도반테스토 | Testing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5735755B2 (en) | Test apparatus and test method | |
| JP6043246B2 (en) | Device interface apparatus, test apparatus, and test method | |
| US6788895B2 (en) | Security mapping and auto reconfiguration | |
| KR20040071152A (en) | Testing method and tester for semiconductor integrated circuit device comprising high-speed input/output element | |
| JP2010181251A (en) | Semiconductor test device | |
| KR102646621B1 (en) | Inspection array for inspection of high-frequency components, especially silicon photonic devices under inspection | |
| US7363557B2 (en) | System for at-speed automated testing of high serial pin count multiple gigabit per second devices | |
| US7278079B2 (en) | Test head utilized in a test system to perform automated at-speed testing of multiple gigabit per second high serial pin count devices | |
| JP2023553165A (en) | Automatic test equipment with fiber optic connection to remote server | |
| JP2005044800A (en) | High speed channel selector switch | |
| US20090136235A1 (en) | Probe card with optical transmitting unit and memory tester having the same | |
| US20030196151A1 (en) | Test system rider board utilized for automated at-speed testing of high serial pin count multiple gigabit per second devices | |
| US7288949B2 (en) | Semiconductor test interface | |
| US20070165770A1 (en) | Detector arrangement, especially for a computer tomograph | |
| US7502326B2 (en) | Methods used to simultaneously perform automated at-speed testing of multiple gigabit per second high serial pin count devices | |
| JPWO2009147720A1 (en) | Semiconductor wafer, semiconductor circuit, test substrate, and test system | |
| US20030026141A1 (en) | Memory circuit with an optical input | |
| KR102667186B1 (en) | Image test system, test assembly and image capture card | |
| US20070237527A1 (en) | Optical debug mechanism | |
| JPH10227830A (en) | Test board for ic tester | |
| JP2008116420A (en) | Test module | |
| KR101301949B1 (en) | Device interface apparatus and test apparatus | |
| US20220091342A1 (en) | Arrayed visual inspectors for fiber connectors and adapters | |
| JP2008286773A (en) | Probe card and dut card provided with mixed signal processing circuit | |
| JP5040614B2 (en) | Data transmission equipment |