[go: up one dir, main page]

JP2010103358A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010103358A
JP2010103358A JP2008274502A JP2008274502A JP2010103358A JP 2010103358 A JP2010103358 A JP 2010103358A JP 2008274502 A JP2008274502 A JP 2008274502A JP 2008274502 A JP2008274502 A JP 2008274502A JP 2010103358 A JP2010103358 A JP 2010103358A
Authority
JP
Japan
Prior art keywords
trench
forming
film
polymer film
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008274502A
Other languages
English (en)
Other versions
JP5206311B2 (ja
Inventor
Junshi Ohara
淳士 大原
Yukihiro Takeuchi
竹内  幸裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008274502A priority Critical patent/JP5206311B2/ja
Publication of JP2010103358A publication Critical patent/JP2010103358A/ja
Application granted granted Critical
Publication of JP5206311B2 publication Critical patent/JP5206311B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】開口幅の異なる複数のトレンチ3を有する半導体装置の製造方法において、従来の半導体装置の製造方法より各トレンチ3で半導体基板1表面に対する側壁角度のばらつきを抑制する。
【解決手段】半導体基板1に対して、マスク2の形状に対応した開口幅の異なる複数のトレンチ3を形成するトレンチ形成工程を行う。そして、複数のトレンチ3の内壁に、ポリマー膜4より反応性イオンエッチングに対する耐性が強い保護膜5を形成する工程と、ポリマー膜4を成膜するポリマー膜成膜工程とを有するトレンチ保護膜形成工程を行う。そして、トレンチ形成工程と、トレンチ保護膜形成工程とを交互に繰り返すことによりトレンチを深くする。
【選択図】図1

Description

本発明は、開口幅の異なる複数のトレンチを備えた半導体装置の製造方法に関する。
従来より、半導体基板に対してトレンチを形成し、このトレンチを用いて半導体装置を製造することが知られている。例えば、本発明者らが先に出願した特許文献1には次のようなトレンチ形成方法を用いた半導体装置の製造方法が開示されている。
まず、Siを主成分とする半導体基板に対して、SFプラズマによりエッチングをして所定の深さを有するトレンチを形成するトレンチエッチング工程と、形成されたトレンチの内壁にCプラズマによりポリマー膜を成膜するポリマー膜成膜工程とを行う。そして、トレンチエッチング工程とポリマー膜成膜工程とを複数回繰り返して行った後、形成されたトレンチに対してOプラズマを照射することにより、トレンチの内壁にポリマー膜よりエッチングに対する耐性が強い酸化膜を形成する工程を行う。その後、トレンチの底部に形成された酸化膜をエッチングしてトレンチの底部を露出させ、トレンチの底部に対して再びエッチングを行うトレンチ底部エッチング工程を行う。続いて、形成されたトレンチに対してポリマー膜成膜工程を行うと共にトレンチエッチング工程を行うことによりトレンチを深くする。その後、必要に応じて、トレンチエッチング工程およびポリマー膜成膜工程を繰り返し行う工程と、Oプラズマによりトレンチの内壁に酸化膜を形成する工程と、トレンチ底部エッチング工程とを順番に繰り返し行うことによりトレンチを所望の深さにする。その後、半導体基板に対して所望の半導体製造プロセスを行うことにより、半導体装置を製造する。
このようなトレンチの形成方法では、トレンチの側壁をポリマー膜と酸化膜とで覆うことにより横方向エッチングに対する耐性を強くすることができる。そして、トレンチの開口幅の大きさに合わせてポリマー膜の膜厚を調整することによりトレンチが幅広になることを抑制することができる。
特開2000−299310号公報
しかしながら、上記特許文献1に記載の半導体装置の製造方法では、開口幅の異なるトレンチを同時に形成するときにはトレンチ毎に酸化膜の膜厚を設定することができないため、各トレンチにおいて半導体基板表面に対するトレンチの側壁角度にばらつきが生じてしまうという問題がある。
図3は、本発明者らが、上記特許文献1のトレンチ形成方法を適用して半導体基板に開口幅の異なる複数のトレンチを同時に形成したときの実験結果を示す図である。図3に示されるように、半導体基板表面に対するトレンチの側壁角度は開口幅に依存しており、開口幅が大きくなるにつれてトレンチの側壁角度が90度から大きくなっていくことを確認することができる。
これは、次のような理由によるものである。上記特許文献1のトレンチ形成方法では、トレンチの内壁にOプラズマにより酸化膜を形成している。Oプラズマにより形成される酸化膜はトレンチの内壁における表面層のみを酸化させて形成される酸化膜であるため、トレンチの開口幅の大小に関わらず酸化膜の膜厚が一定となる。また、Oプラズマにより形成される酸化膜は、トレンチが深い部分の壁面ほどOプラズマが到達しにくくなるため酸化膜の膜厚が薄くなる。
一方、SFプラズマによるエッチングでは、エッチングレートに影響するFラジカルがトレンチの開口幅に依存してトレンチ内に導入され、開口幅が小さいトレンチより開口幅が大きいトレンチではFラジカルが導入される量が増えるためエッチングレートが高くなる。すると、開口幅が大きいトレンチほど半導体基板の深さ(厚さ)方向だけでなく横方向に対するエッチングも強くなる。
このため、酸化膜が露出した状態で行われるトレンチ底部エッチング工程では、開口幅が大きいトレンチほど、横方向エッチングが強くなり、トレンチの側壁に形成された酸化膜の一部が除去されて酸化膜の厚さが薄くなる。そして、トレンチ底部エッチング工程の後に行われるポリマー膜成膜工程では、開口幅が大きいトレンチほど酸化膜の膜厚が薄くなった状態でトレンチの内壁にポリマー膜を成膜することになる。また、このポリマー膜成膜工程の後に行われるトレンチエッチング工程でも、開口幅が大きいトレンチほど、横方向エッチングが強くなるので、トレンチの側壁に成膜されたポリマー膜がエッチングを行う際に除去されやすくなる。すると、トレンチエッチング工程を行っている際にトレンチの側壁に形成されたポリマー膜が完全に除去された場合には、酸化膜の一部が再び除去されることになり、酸化膜の膜厚がさらに薄くなる。
したがって、トレンチの深さを所望の深さにするためにトレンチエッチング工程とポリマー膜成膜工程とを繰り返し行っている間に、開口幅の大きいトレンチほどトレンチの内壁に形成された酸化膜が完全に除去されやすくなる。また、その傾向はトレンチの底部に近い側壁ほど強くなるため、トレンチの底部に近いほど横方向エッチング量が増える。その結果、トレンチの底部に近いほどトレンチ幅が広がり、側壁角度が90度よりも大きくなる。つまり、トレンチ毎に半導体基板表面に対する側壁角度がばらつくことになる。
本発明は上記点に鑑みて、開口幅の異なる複数のトレンチを有する半導体装置の製造方法において、従来の半導体装置の製造方法より各トレンチで半導体基板表面に対する側壁角度のばらつきを抑制することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、マスク(2)を用いて半導体基板(1)を反応性イオンエッチングするトレンチエッチング工程と、半導体基板(1)のうち反応性イオンエッチングした部分の内壁にポリマー膜(4)を成膜する第1ポリマー膜成膜工程と、を複数回繰り返すことにより、マスク(2)の形状に対応した開口幅の異なる複数のトレンチ(3)を形成するトレンチ形成工程と、複数のトレンチ(3)の内壁にポリマー膜(4)より反応性イオンエッチングに対する耐性が強い保護膜(5)を形成する工程と、複数のトレンチ(3)の内壁に、保護膜(5)を形成した後に、保護膜(5)を介してポリマー膜(4)を成膜する第2ポリマー膜成膜工程と、を有するトレンチ保護膜形成工程と、を含み、トレンチ形成工程と、トレンチ保護膜形成工程と、を交互に繰り返すことによりトレンチ(3)を深くすることを特徴としている。
また、請求項2に記載の発明では、マスク(2)を用いて半導体基板(1)を反応性イオンエッチングするトレンチエッチング工程と、半導体基板(1)のうち反応性イオンエッチングした部分の内壁にポリマー膜(4)を成膜する第1ポリマー膜成膜工程と、を複数回繰り返すことにより、マスク(2)の形状に対応した開口幅の異なる複数のトレンチ(3)を形成するトレンチ形成工程と、複数のトレンチ(3)の内壁にポリマー膜(4)より反応性イオンエッチングに対する耐性が強い保護膜(5)を形成する工程と、複数のトレンチ(3)の内壁に、保護膜(5)を形成した後に、保護膜(5)を介してポリマー膜(4)を成膜する第2ポリマー膜成膜工程と、を有するトレンチ保護膜形成工程と、トレンチ(3)の内壁を保護膜(5)およびポリマー膜(4)により覆った状態で、トレンチエッチング工程を行うことによりトレンチ(3)の底部を露出させるトレンチ底部エッチング工程と、を含み、トレンチ形成工程と、トレンチ保護膜形成工程と、トレンチ底部エッチング工程と、を順番に繰り返すことによりトレンチ(3)を深くすることを特徴としている。
請求項1に記載の半導体装置の製造方法では、トレンチ(3)の内壁が保護膜(5)およびポリマー膜(4)により覆われた状態でトレンチ形成工程を行うことにより、トレンチ(3)の底部を露出させている。また、請求項2に記載の半導体装置の製造方法では、トレンチ(3)の内壁が保護膜(5)およびポリマー膜(4)により覆われた状態でトレンチ底部エッチング工程を行うことによりトレンチ(3)の底部を露出させている。
このとき、開口幅が大きいトレンチ(3)ほど横方向エッチングが強くなるが、トレンチ(3)の内壁には保護膜(5)およびポリマー膜(4)が配置されているのでポリマー膜(4)から除去されることになる。つまり、保護膜(5)をポリマー膜(4)で保護しながらトレンチ(3)の底部を露出させているので、トレンチ(3)に保護膜として酸化膜のみを配置している状態でトレンチ底部エッチング工程を行ってトレンチ(3)の底部を露出させる従来の半導体装置の製造方法より保護膜(5)の一部が除去されることを抑制することができる。また、請求項1に記載の半導体装置の製造方法のように、トレンチ形成工程により、トレンチ(3)の底部を露出させる場合には、トレンチ(3)の底部に配置された保護膜(5)およびポリマー膜(4)を除去する間にもトレンチ(3)の側壁にポリマー膜(4)を成膜しているので、保護膜(5)の一部が除去されることをさらに抑制することができる。
したがって、トレンチ(3)の底部を露出させた後のトレンチ形成工程では、従来の半導体装置の製造方法より保護膜(5)の膜厚が厚い状態でトレンチ(3)の内壁に保護膜(5)を介してポリマー膜(4)を成膜することができる。
また、ポリマー膜(4)は堆積膜であり、開口幅の大きいトレンチ(3)ほど多くの堆積種がトレンチ(3)の内部に進入してより厚い膜を形成する。このため、開口幅の大きいトレンチ(3)ほど横方向へのエッチング作用が強くなっても、より厚い膜で保護されるため開口幅によるトレンチ(3)側壁角度のばらつきを抑制することができる。
例えば、請求項3に記載の発明のように、第2ポリマー膜成膜工程にて成膜するポリマー膜(4)の膜厚を、第1ポリマー膜成膜工程にて成膜するポリマー膜(4)の膜厚より厚くすることもできる。
また、請求項4または5に記載の発明のように、保護膜(5)を形成する工程では、酸素ガスまたは酸素ガスおよび不活性ガスをチャンバ(21)内に導入することにより保護膜(5)として酸化膜を形成することができる。そして、請求項6に記載の発明のように、不活性ガスとしてArガスを用いることもできる。
さらに、請求項7または8に記載の発明のように、保護膜(5)を形成する工程では、窒素ガスまたは窒素ガスおよび水素ガスをチャンバ(21)内に導入することにより保護膜(5)として窒化膜を形成することもできる。
また、請求項9に記載の発明のように、トレンチエッチング工程では、SFを含むガスをチャンバ(21)内に導入して行うことができる。そして、請求項10に記載の発明のように、第1、第2ポリマー膜成膜工程では、Cを含むガスをチャンバ(21)内に導入して行うことができる。
さらに、請求項11に記載の発明のように、トレンチエッチング工程、第1ポリマー膜成膜工程、保護膜形成工程および第2ポリマー膜成膜工程をプラズマ処理することによって行い、各工程におけるプラズマ生成条件および処理時間をそれぞれの工程毎に設定することもできる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
(第1実施形態)
本発明の第1実施形態について説明する。図1は、本実施形態にかかる半導体装置の製造工程を示した断面図であり、図1に基づいて説明する。
図1(a)に示されるように、まず、本発明の半導体基板に相当するSi基板1の表面に酸化膜を形成し、酸化膜のうちトレンチ形成予定領域と対応する部分を開口して酸化膜マスク2を形成する。その後、Si基板1をチャンバ内に入れる。図2はSi基板1を備えたチャンバの模式図である。
図2に示されるように、真空室を構成するチャンバ21には、ガス導入口22とガス排気口23とが備えられている。ガス導入口22には、複数種のガス導入が行えるように導入するガス種の数に応じたガスライン22a〜22dが接続され、各ガスライン22a〜22dにはそれぞれ切替バルブ24a〜24dが備えられている。そして、各種ガスは各切替バルブ24a〜24dによってチャンバ21内への流入が制御できるようになっている。また、ガス排気口23にも切替バルブ23aが備えられており、各ガスライン22a〜22dに備えられた切替バルブ24a〜24dおよびガス排気口23に備えられた切替バルブ23aによりチャンバ21内のガス圧を所望の値にすることができるようになっている。なお、本実施形態では、ガス導入口22には、エッチング性ガス、膜堆積性ガス、酸素ガスおよびArガスのそれぞれを導入するために4つのガスライン22a〜22dが備えられている。また、本実施形態では、Arガスが本発明の不活性ガスに相当している。
チャンバ21の室内には、バイアス用高周波電源25aが印加される電極26a、プラズマ生成用高周波電源25bが印加される電極26bおよび電極26bに対向配置された接地電極27が備えられており、これらによりSi基板1に対して高周波電界がかけられるようになっている。なお、プラズマ生成用高周波電源25bの周波数としては、例えば、13.56MHzとすることができ、バイアス用高周波電源25aの周波数としては、例えば、13.56MHzまたは500kHz以下とすることができる。
そして、後述する各工程は、このような構成とされているチャンバ21内の電極26a上にSi基板1を配置して行われる。なお、各工程では、チャンバ21内を、ガス排気口23から真空ポンプを用いてベースとなるチャンバ真空度を十分高くした後、ガス導入口22から各種ガスを導入しながらガス排気口23の切替バルブ23aを調整して排気することによりチャンバ21内のガス圧を1〜5MPaにして行われる。そして、各工程では、プラズマ生成用高周波電源25bに高周波電界を印加して導入したガス種によるプラズマを発生させ、バイアス用高周波電源25aに高周波電界を印加することによりSi基板をプラズマ処理している。なお、本実施形態では、プラズマ生成用高周波電源25bには、100W〜10KW程度の電力を投入して導入したガス種をプラズマ化し、バイアス用高周波電源25aに0W〜500W程度の電力を投入してSi基板1をプラズマ処理している。
図1(b)に示されるように、エッチングガス導入用のガスライン22aを開くと共にその他のガスライン22b〜22dを閉じることにより、チャンバ21内にエッチングガスを導入し、酸化膜マスク2をマスクとしてSi基板1を反応性イオンエッチングするトレンチエッチング工程を行なう。なお、本実施形態では、エッチングガスとしてSFガスを用いており、SFガスをチャンバ21内に100〜200sccm導入し、Si基板1をSFプラズマにより5〜20秒間処理している。
その後、図1(c)に示されるように、膜堆積性ガス導入用のガスライン22bを開くと共にその他のガスライン22a、22c、22dを閉じることにより、チャンバ21内に膜堆積性ガスを導入し、Si基板1のうち図1(b)の工程により反応性イオンエッチングした部分の内壁にポリマー膜4を成膜する第1ポリマー膜成膜工程を行う。なお、本実施形態では、膜堆積用ガスとしてCガスを用いており、Cガスをチャンバ21内に100〜200sccm導入し、Si基板1をCプラズマにより5〜20秒間処理することにより、例えば、10nmの膜厚を有するポリマー膜4を成膜している。また、本実施形態では、バイアス用高周波電源25aに0Wの電力を投入、つまり、バイアス用高周波電源25aをオフにした状態でポリマー膜4の成膜を行うことにより、ポリマー膜4を成膜する際に、酸化膜マスク2がエッチングされることを防止している。
続いて、図1(d)に示されるように、図1(b)に示したトレンチエッチング工程と図1(c)に示した第1ポリマー膜成膜工程とを交互に複数回繰り返すことにより、Si基板1に酸化膜マスク2の形状に対応した開口幅の異なる複数のトレンチ3を形成するトレンチ形成工程を行う。このとき、トレンチエッチング工程の時間と第1ポリマー膜成膜工程の時間を図1(b)および図1(c)の工程と同様の時間で行う。つまり、トレンチ形成工程では、トレンチエッチング工程と第1ポリマー膜成膜工程とを1周期とすると、これらの工程を複数周期行い、Si基板1をSFプラズマおよびCプラズマにより3〜20分間処理している。
次に、酸化膜形成工程と第2ポリマー膜成膜工程とを有するトレンチ保護膜形成工程を行い、トレンチ3の内壁に酸化膜5およびポリマー膜4を配置する。具体的には、まず、図1(e)に示されるように、酸素ガスおよびArガス導入用のガスライン22c、22dを開くと共にエッチング性ガスおよび膜堆積性ガス導入用のガスライン22a、22bを閉じることによりチャンバ21内に酸素ガスおよびArガスを導入し、トレンチ3の内壁に形成された反応生成物を除去すると共に、トレンチ3の内壁に酸化膜5を形成する工程を行う。
この酸化膜形成工程は、チャンバ21内に酸素ガスを10〜1000sccm導入し、Si基板1をOプラズマおよびArプラズマにて0.5〜5分間処理することにより、トレンチ3の内壁に付着した反応生成物を酸素イオンもしくは酸素ラジカルおよびArイオンのスパッタ効果により除去して内壁表面のSi部分を露出させる。そして、プラズマ雰囲気中でSi基板1を処理することでトレンチ3の内壁部分に酸素イオン(あるいは酸素ラジカル)の働きによって酸化膜5を形成している。なお、反応生成物とは、エッチング中にトレンチ3の内壁表面とプラズマとの相互作用により内壁表面に付着した堆積物全てを指している。また、本実施形態では、酸化膜5が本発明の保護膜に相当している。
その後、図1(f)に示されるように、膜堆積性ガス導入用のガスライン22bを開くと共にその他のガスライン22a、22c、22dを閉じることにより、チャンバ21内に膜堆積性ガスを導入し、トレンチ3の内壁に、酸化膜5を介してポリマー膜4を成膜する第2ポリマー膜成膜工程を行う。なお、本実施形態では、Cガスをチャンバ21内に100〜200sccm導入し、Si基板1をCプラズマにより10〜100秒間処理している。また、第2ポリマー膜成膜工程にて成膜するポリマー膜4の膜厚は第1ポリマー膜成膜工程にて成膜するポリマー膜4の膜厚より厚くすることが好ましい。このため、本実施形態では第2ポリマー膜成膜工程では、第1ポリマー膜成膜工程よりSi基板1をCプラズマにより処理する時間を長くしており、例えば、トレンチ3の内壁に酸化膜5を介して50nmのポリマー膜4を成膜している。
続いて、図1(g)に示されるように、トレンチ3の内壁を酸化膜5およびポリマー膜4により覆った状態で、上記図1(d)のトレンチ形成工程を行い、トレンチの底部に配置された酸化膜5およびポリマー膜4を除去してトレンチ3の底部を露出させると共にトレンチ3を深くする。
具体的には、トレンチ形成工程のうち上記図1(b)のトレンチエッチング工程を行うことによりトレンチ3の内壁を酸化膜5およびポリマー膜4により覆った状態で、トレンチ3の底部に配置された酸化膜5およびポリマー膜4を反応性イオンエッチングすることによりトレンチ3の底部に配置されたポリマー膜4および酸化膜5の一部を除去する。このとき、トレンチ3の側壁は酸化膜5およびポリマー膜4が配置されているか、もしくは、酸化膜5のみが配置されている状態になっている。
そして、トレンチ形成工程のうち上記図1(c)の第1ポリマー膜成膜工程を行うことによりトレンチ3の内壁に酸化膜5を介してポリマー膜4を成膜するか、もしくは酸化膜5を介して配置されているポリマー膜4の膜厚を厚くする。
つまり、これらトレンチエッチング工程および第1ポリマー膜成膜工程を複数回繰り返すトレンチ形成工程を行うことにより、トレンチ3の底部に配置された酸化膜を少しずつ除去してトレンチ3の底部を露出させると共にトレンチ3を深くする。
その後、上記図1(e)および(f)のトレンチ保護膜形成工程と、上記図1(d)のトレンチ形成工程とを繰り返して行うことにより、トレンチ3を所定の深さにする。続いて、Si基板1に対して所望の半導体製造プロセスを行うことによりトレンチ3を備えた半導体装置が製造される。
このような半導体装置の製造方法では、トレンチ3の内壁が酸化膜5およびポリマー膜4により覆われた状態でトレンチ形成工程を行うことにより、トレンチ3の底部を露出させると共にトレンチを深くしている。トレンチ形成工程を行うことによりトレンチ3の底部を露出させる際には、開口幅が大きいトレンチ3ほど横方向エッチングが強くなるが、トレンチ3の内壁には酸化膜5およびポリマー膜4が配置されているのでポリマー膜4から除去されることになる。つまり、酸化膜5をポリマー膜4で保護しながらトレンチ形成工程を行うことによりトレンチ3の底部を露出させているので、トレンチ3に酸化膜5のみを配置している状態でトレンチ底部エッチング工程を行ってトレンチ3の底部を露出させている従来の半導体装置の製造方法より酸化膜5の一部が除去されることを抑制することができる。さらに、本実施形態では、トレンチエッチング工程および第1ポリマー膜成膜工程を複数回繰り返すトレンチ形成工程によりトレンチ3の底部を露出させており、トレンチ3の底部に配置された酸化膜5およびポリマー膜4を除去する間にもトレンチ3の側壁にポリマー膜4を成膜しているので、酸化膜5の一部が除去されることをさらに抑制することができる。
したがって、トレンチ3の底部を露出させた後のトレンチ形成工程では、従来の半導体装置の製造方法より酸化膜5の膜厚が厚い状態でトレンチ3の内壁に酸化膜5を介してポリマー膜4を成膜することができる。また、トレンチ3の底部を露出させた後のトレンチ形成工程では、開口幅が大きいトレンチ3ほどトレンチ3の側壁に成膜されたポリマー膜4が除去されやすくなり、ポリマー膜4が完全に除去された場合には酸化膜5の一部が除去されて膜厚が薄くなることになる。
しかしながら、本実施形態の半導体装置の製造方法によれば、従来の半導体装置の製造方法と比較すると、酸化膜5の膜厚が厚い状態でポリマー膜4を成膜することができるため、酸化膜5の一部が除去されたとしてもトレンチエッチング工程後の酸化膜5の膜厚を従来より厚くすることができる。したがって、トレンチ3の深さを所望の深さにするためにトレンチ形成工程を行っている間に、従来の半導体装置の製造方法より、酸化膜5が完全に除去されることを抑制することができる。また、ポリマー膜4の膜厚は開口幅の大きいトレンチ3ほど厚くなるため、トレンチ3に堆積させるポリマー膜4の膜厚を適切に設定すれば、各トレンチ3でSi基板1表面に対する側壁角度がばらつくことを低減させることができる。
さらに、本実施形態では、第2ポリマー膜成膜工程にて成膜するポリマー膜4の膜厚を第1ポリマー膜成膜工程にて成膜するポリマー膜4の膜厚より厚くしている。このため、トレンチ形成工程を行ってトレンチ3の底部を露出させ、トレンチ3を深くした際に、第2ポリマー膜成膜工程にて成膜したポリマー膜4が完全に除去されることを抑制することができる。したがって、トレンチ3の底部を露出させた後のトレンチ形成工程では、第2ポリマー膜成膜工程の際に成膜したポリマー膜4が残存している場合には、図1(c)の工程にて行われる第1ポリマー膜成膜工程と同じ条件でポリマー膜4の成膜を行った場合にも、ポリマー膜4の膜厚を厚くすることができる。このため、トレンチ形成工程を行っている際に、ポリマー膜4が完全に除去されることを抑制することができ、また、酸化膜5の一部が除去されることを抑制することができる。
また、各トレンチ3でSi基板1表面に対する側壁角度がばらつくことを抑制するために、トレンチ3の内壁にポリマー膜4のみを成膜し、トレンチ3の側壁に配置されるポリマー膜4を厚くすることで横方向エッチングに対する耐性を強くする方法も考えられるが、この方法では、トレンチ3の底部に配置されるポリマー膜4の膜厚もトレンチ3の側壁に配置されるポリマー膜4の膜厚に依存して厚くなり、エッチング異常を起こす可能性がある。しかしながら、本実施形態の半導体装置の製造方法によれば、トレンチ3の底部に配置される酸化膜5とポリマー膜4の厚さは、トレンチ3の内壁にポリマー膜4のみを配置する方法と比較して薄いため、エッチング異常を起こす可能性を低減することができる。また、トレンチ3の内壁にポリマー膜4のみを成膜する方法では、チャンバ21内にポリマー膜4が付着する可能性が大幅に高くなり、付着したポリマー膜4を完全に除去しなければエッチング異常やチャンバ21の寿命を著しく縮めることになるが、本実施形態の半導体装置の製造方法によれば、チャンバ21内にポリマー膜4が付着する可能性を大幅に高くすることもない。
(他の実施形態)
上記第1実施形態では、酸素ガスおよびArガスを導入してトレンチ3の内壁に保護膜として酸化膜5を形成する例を説明したが、酸素ガスおよびArガスの代わりに窒素ガスおよび水素ガスを導入してトレンチ3の内壁に保護膜として窒化膜を形成することもできる。このような半導体装置の製造方法によれば、Oプラズマによりトレンチ3の内壁に保護膜として酸化膜5を形成する場合と比較すると、Oプラズマはレジストを分解してしまうためSi基板に配置するマスクとしてCVD等により形成した酸化膜もしくはメタル材料を用いるしかないが、NプラズマおよびHプラズマによりトレンチ3の内壁に窒化膜を形成する場合にはレジスト材料を用いることができ、製造工程を簡略化することができる。なお、このような半導体装置の製造方法では、ガス導入口22に窒素ガスと水素ガスとを導入するガスラインを新たに追加する必要がある。
また、酸素ガスおよびArガスを導入せずに酸素ガスのみを導入して酸化膜5を形成することもできるし、窒素ガスおよび水素ガスを導入せずに窒素ガスのみを導入して窒化膜を形成することもできる。
さらに、上記第1実施形態では、トレンチ3の内壁が酸化膜5およびポリマー膜4にて覆われた状態でトレンチ形成工程を行うことによりトレンチ3の底部を露出させる半導体装置の製造方法を説明したが、トレンチ3の内壁が酸化膜5およびポリマー膜4にて覆われた状態でトレンチ底部エッチング工程を行うことによりトレンチ3の底部を露出させる半導体装置の製造方法とすることもできる。具体的には、トレンチ底部エッチング工程は、上記図1(f)の工程を行った後に、上記図1(b)の工程と同様に、チャンバ21内にSF6ガスを導入し、トレンチ3の内壁を酸化膜5およびポリマー膜4により覆った状態で、トレンチ3の底部に配置された酸化膜5およびポリマー膜4を反応性イオンエッチングしてトレンチ3の底部を露出させる工程である。
このようにトレンチ底部エッチング工程によりトレンチ3の底部を露出させる場合には、上記図1(d)のトレンチ形成工程、上記図1(e)および(f)のトレンチ保護膜形成工程、トレンチ底部エッチング工程を順番に繰り返すことによりトレンチ3を所定の深さにして半導体装置を構成してもよい。なお、このトレンチ底部エッチング工程におけるトレンチエッチング工程はトレンチ3の底部に配置された酸化膜5とポリマー膜4とを除去する必要があるため、加速電圧等の条件を変更してエッチング効率を高くしてもよい。
このような半導体装置の製造方法としても、上記第1実施形態と同様に、トレンチ底部エッチング工程を行う前に、トレンチ3の壁面に酸化膜5を介してポリマー膜4を成膜しているため、従来の半導体装置の製造方法より酸化膜5が完全に除去されることを抑制することができ、各トレンチ3でSi基板1表面に対する側壁角度がばらつくことを抑制することができる。
また、図1(f)の工程の第2ポリマー膜成膜工程にて成膜するポリマー膜4の厚さを、図1(c)の工程の第1ポリマー膜成膜工程にて成膜するポリマー膜4の厚さより厚くなるように成膜しているが、第2ポリマー膜成膜工程にて成膜するポリマー膜4の厚さを第1ポリマー膜成膜工程にて成膜するポリマー膜4の厚さと同じにすることもできるし、薄くすることもできる。
さらに、トレンチエッチング工程、第1ポリマー膜成膜工程、保護膜形成工程、第2ポリマー膜成膜工程およびトレンチ底部エッチング工程でのプラズマ発生条件、処理時間およびガス流量等の設定をそれぞれの設定毎に適宜変更することもできる。
本発明の第1実施形態にかかる半導体装置の製造工程を示す断面図である。 図1に示すSi基板を備えたチャンバの模式図である。 従来のトレンチ形成方法を適用して半導体基板に開口幅の異なる複数のトレンチを同時に形成したときの実験結果を示す図である。
符号の説明
1 Si基板
2 酸化膜マスク
3 トレンチ
4 ポリマー膜
5 酸化膜
21 チャンバ
22 ガス導入口
23 ガス排気口
25a バイアス用高周波電圧
25b プラズマ生成用高周波電圧

Claims (11)

  1. トレンチ形成予定領域が開口しているマスク(2)を施した半導体基板(1)をチャンバ(21)内に導入し、前記半導体基板(1)を反応性イオンエッチングによりエッチングして前記半導体基板(1)にトレンチ(3)を形成する半導体装置の製造方法において、
    前記マスク(2)を用いて前記半導体基板(1)を前記反応性イオンエッチングするトレンチエッチング工程と、前記半導体基板(1)のうち前記反応性イオンエッチングした部分の内壁にポリマー膜(4)を成膜する第1ポリマー膜成膜工程と、を複数回繰り返すことにより、前記マスク(2)の形状に対応した開口幅の異なる複数のトレンチ(3)を形成するトレンチ形成工程と、
    前記複数のトレンチ(3)の内壁に前記ポリマー膜(4)より前記反応性イオンエッチングに対する耐性が強い保護膜(5)を形成する工程と、前記複数のトレンチ(3)の内壁に、前記保護膜(5)を形成した後に、前記保護膜(5)を介して前記ポリマー膜(4)を成膜する第2ポリマー膜成膜工程と、を有するトレンチ保護膜形成工程と、を含み、
    前記トレンチ形成工程と、前記トレンチ保護膜形成工程と、を交互に繰り返すことにより前記トレンチ(3)を深くすることを特徴とする半導体装置の製造方法。
  2. トレンチ形成予定領域が開口しているマスク(2)を施した半導体基板(1)をチャンバ(21)内に導入し、前記半導体基板(1)を反応性イオンエッチングによりエッチングして前記半導体基板(1)にトレンチ(3)を形成する半導体装置の製造方法において、
    前記マスク(2)を用いて前記半導体基板(1)を前記反応性イオンエッチングするトレンチエッチング工程と、前記半導体基板(1)のうち前記反応性イオンエッチングした部分の内壁にポリマー膜(4)を成膜する第1ポリマー膜成膜工程と、を複数回繰り返すことにより、前記マスク(2)の形状に対応した開口幅の異なる複数のトレンチ(3)を形成するトレンチ形成工程と、
    前記複数のトレンチ(3)の内壁に前記ポリマー膜(4)より前記反応性イオンエッチングに対する耐性が強い保護膜(5)を形成する工程と、前記複数のトレンチ(3)の内壁に、前記保護膜(5)を形成した後に、前記保護膜(5)を介して前記ポリマー膜(4)を成膜する第2ポリマー膜成膜工程と、を有するトレンチ保護膜形成工程と、
    前記トレンチ(3)の内壁を前記保護膜(5)および前記ポリマー膜(4)により覆った状態で、前記トレンチエッチング工程を行うことにより前記トレンチ(3)の底部を露出させるトレンチ底部エッチング工程と、を含み、
    前記トレンチ形成工程と、前記トレンチ保護膜形成工程と、前記トレンチ底部エッチング工程と、を順番に繰り返すことにより前記トレンチ(3)を深くすることを特徴とする半導体装置の製造方法。
  3. 前記第2ポリマー膜成膜工程にて成膜する前記ポリマー膜(4)の膜厚を、前記第1ポリマー膜成膜工程にて成膜する前記ポリマー膜(4)の膜厚より厚くすることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記保護膜(5)を形成する工程では、酸素ガスを前記チャンバ(21)内に導入することにより前記保護膜(5)として酸化膜を形成することを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置の製造方法。
  5. 前記保護膜(5)を形成する工程では、酸素ガスおよび不活性ガスを前記チャンバ(21)内に導入することにより前記保護膜(5)として酸化膜を形成することを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置の製造方法。
  6. 前記保護膜(5)を形成する工程では、前記不活性ガスとしてArガスを用いることを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 前記保護膜(5)を形成する工程では、窒素ガスを前記チャンバ(21)内に導入することにより前記保護膜(5)として窒化膜を形成することを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置の製造方法。
  8. 前記保護膜(5)を形成する工程では、窒素ガスおよび水素ガスを前記チャンバ(21)内に導入することにより前記保護膜(5)として窒化膜を形成することを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置の製造方法。
  9. 前記トレンチエッチング工程では、SFを含むガスを前記チャンバ(21)内に導入して行うことを特徴とする請求項1ないし8のいずれか1つに記載の半導体装置の製造方法。
  10. 前記第1、第2ポリマー膜成膜工程では、Cを含むガスを前記チャンバ(21)内に導入して行うことを特徴とする請求項1ないし9のいずれか1つに記載の半導体装置の製造方法。
  11. 前記トレンチエッチング工程、前記第1ポリマー膜成膜工程、前記保護膜形成工程および前記第2ポリマー膜成膜工程をプラズマ処理することによって行い、各工程におけるプラズマ生成条件および処理時間をそれぞれの工程毎に設定することを特徴とする請求項1ないし10のいずれか1つに記載の半導体装置の製造方法。
JP2008274502A 2008-10-24 2008-10-24 半導体装置の製造方法 Expired - Fee Related JP5206311B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008274502A JP5206311B2 (ja) 2008-10-24 2008-10-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008274502A JP5206311B2 (ja) 2008-10-24 2008-10-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010103358A true JP2010103358A (ja) 2010-05-06
JP5206311B2 JP5206311B2 (ja) 2013-06-12

Family

ID=42293739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008274502A Expired - Fee Related JP5206311B2 (ja) 2008-10-24 2008-10-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5206311B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287823A (ja) * 2009-06-15 2010-12-24 Denso Corp 半導体装置の製造方法
WO2012008179A1 (ja) * 2010-07-12 2012-01-19 住友精密工業株式会社 エッチング方法
WO2013008824A1 (ja) * 2011-07-12 2013-01-17 東京エレクトロン株式会社 プラズマエッチング方法
EP2897156A1 (en) 2014-01-20 2015-07-22 Tokyo Electron Limited Plasma processing apparatus
JP2017139372A (ja) * 2016-02-04 2017-08-10 パナソニックIpマネジメント株式会社 素子チップの製造方法および素子チップ
CN107833889A (zh) * 2017-11-24 2018-03-23 长江存储科技有限责任公司 3d nand闪存的台阶接触孔的构建方法
JP2020025070A (ja) * 2018-07-30 2020-02-13 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101830536B1 (ko) * 2016-10-21 2018-02-20 한국생산기술연구원 미세 구조가 형성된 pdms 스탬프 롤을 이용한 마이크로 구조를 갖는 태양 전지의 제조 방법 및 이에 따른 태양 전지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172081A (ja) * 1995-08-28 1996-07-02 Hitachi Ltd プラズマ表面処理装置
JP2000299310A (ja) * 1999-02-12 2000-10-24 Denso Corp 半導体装置の製造方法
JP2006054305A (ja) * 2004-08-11 2006-02-23 Sumitomo Precision Prod Co Ltd エッチング方法及びエッチング装置
JP2006080504A (ja) * 2004-08-12 2006-03-23 Sumitomo Precision Prod Co Ltd エッチング方法及びエッチング装置
JP2007235135A (ja) * 2006-02-27 2007-09-13 Applied Materials Inc 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172081A (ja) * 1995-08-28 1996-07-02 Hitachi Ltd プラズマ表面処理装置
JP2000299310A (ja) * 1999-02-12 2000-10-24 Denso Corp 半導体装置の製造方法
JP2006054305A (ja) * 2004-08-11 2006-02-23 Sumitomo Precision Prod Co Ltd エッチング方法及びエッチング装置
JP2006080504A (ja) * 2004-08-12 2006-03-23 Sumitomo Precision Prod Co Ltd エッチング方法及びエッチング装置
JP2007235135A (ja) * 2006-02-27 2007-09-13 Applied Materials Inc 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287823A (ja) * 2009-06-15 2010-12-24 Denso Corp 半導体装置の製造方法
US8859434B2 (en) 2010-07-12 2014-10-14 Spp Technologies Co., Ltd. Etching method
WO2012008179A1 (ja) * 2010-07-12 2012-01-19 住友精密工業株式会社 エッチング方法
WO2012008409A1 (ja) * 2010-07-12 2012-01-19 住友精密工業株式会社 エッチング方法
CN103125015A (zh) * 2010-07-12 2013-05-29 Spp科技股份有限公司 蚀刻方法
JPWO2012008409A1 (ja) * 2010-07-12 2013-09-09 Sppテクノロジーズ株式会社 エッチング方法
WO2013008824A1 (ja) * 2011-07-12 2013-01-17 東京エレクトロン株式会社 プラズマエッチング方法
TWI459465B (zh) * 2011-07-12 2014-11-01 Tokyo Electron Ltd 電漿蝕刻方法
EP2897156A1 (en) 2014-01-20 2015-07-22 Tokyo Electron Limited Plasma processing apparatus
KR20150087120A (ko) 2014-01-20 2015-07-29 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치
JP2017139372A (ja) * 2016-02-04 2017-08-10 パナソニックIpマネジメント株式会社 素子チップの製造方法および素子チップ
CN107833889A (zh) * 2017-11-24 2018-03-23 长江存储科技有限责任公司 3d nand闪存的台阶接触孔的构建方法
JP2020025070A (ja) * 2018-07-30 2020-02-13 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP7209567B2 (ja) 2018-07-30 2023-01-20 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Also Published As

Publication number Publication date
JP5206311B2 (ja) 2013-06-12

Similar Documents

Publication Publication Date Title
JP5206311B2 (ja) 半導体装置の製造方法
KR102669793B1 (ko) 원자층 식각을 포함하는 연속 공정
KR101380835B1 (ko) 그래핀의 원자층 식각 방법
US6090718A (en) Dry etching method for semiconductor substrate
KR102363778B1 (ko) 에칭 방법
US11462412B2 (en) Etching method
KR102752442B1 (ko) 선택적 금속 화합물 제거를 위한 시스템들 및 방법들
JP7566099B2 (ja) 基板処理方法および基板処理装置
CN113035708B (zh) 基片处理方法和基片处理装置
JP5035300B2 (ja) 半導体装置の製造方法
JP2012156554A (ja) 基材の処理方法
KR20220036860A (ko) 플라스마 퍼지 방법
TW201903841A (zh) 降低鰭式場效電晶體裝置的接觸電阻的方法及結構
KR100289740B1 (ko) 금속층 식각에 사용된 포토레지스트 마스크 제거 방법
TW202336862A (zh) 高深寬比特徵中的金屬沉積及蝕刻
TW201903885A (zh) 含矽間隔物的選擇性形成
JP4769737B2 (ja) エッチング方法及びエッチング装置
JP4459877B2 (ja) エッチング方法及びエッチング装置
KR20220082979A (ko) 기판 처리 장치를 이용한 기판 처리 방법
JP2008124391A (ja) 半導体装置の製造方法
US7205243B2 (en) Process for producing a mask on a substrate
CN120660179A (zh) 用于含钛膜去除的系统和方法
CN119998931A (zh) 等向性氮化硅去除
TW202514804A (zh) 用於選擇性含金屬硬遮罩移除之系統及方法
TW202310045A (zh) 過渡金屬氮化材料的選擇性移除

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees