JP2010212439A - Circuit board - Google Patents
Circuit board Download PDFInfo
- Publication number
- JP2010212439A JP2010212439A JP2009056697A JP2009056697A JP2010212439A JP 2010212439 A JP2010212439 A JP 2010212439A JP 2009056697 A JP2009056697 A JP 2009056697A JP 2009056697 A JP2009056697 A JP 2009056697A JP 2010212439 A JP2010212439 A JP 2010212439A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- signal wiring
- wiring
- circuit board
- shield layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012212 insulator Substances 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 122
- 239000011247 coating layer Substances 0.000 claims description 31
- 239000004020 conductor Substances 0.000 claims description 18
- 230000008878 coupling Effects 0.000 claims description 11
- 238000010168 coupling process Methods 0.000 claims description 11
- 238000005859 coupling reaction Methods 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 230000001747 exhibiting effect Effects 0.000 abstract description 2
- 239000002994 raw material Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 22
- 239000000758 substrate Substances 0.000 description 18
- 229920005989 resin Polymers 0.000 description 14
- 239000011347 resin Substances 0.000 description 14
- 229920001721 polyimide Polymers 0.000 description 11
- 230000008054 signal transmission Effects 0.000 description 11
- 239000000835 fiber Substances 0.000 description 10
- 239000012790 adhesive layer Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 7
- 239000009719 polyimide resin Substances 0.000 description 7
- 239000007787 solid Substances 0.000 description 6
- 229920000106 Liquid crystal polymer Polymers 0.000 description 5
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 5
- 239000004744 fabric Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 4
- 229920001225 polyester resin Polymers 0.000 description 4
- 239000004645 polyester resin Substances 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 125000003118 aryl group Chemical group 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229920006122 polyamide resin Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 239000012784 inorganic fiber Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
この発明は、グランド層と前記グランド層に対して絶縁体層を介して信号配線を配設した回路基板に関する。 The present invention relates to a ground layer and a circuit board in which signal wiring is disposed with respect to the ground layer through an insulator layer.
例えば高周波帯で動作するディバイスを実装する回路基板は、信号の反射や波形歪みの発生を抑えるために信号伝送路(以下、信号配線とも言う。)の特性インピーダンス(以下、Zoとも言う。)を、前記ディバイスの入出力インピーダンスに整合させる必要がある。
前記した信号伝送路の特性インピーダンスを整合させるためには、適切なパターン幅の信号伝送路(ストリップライン)に適切な厚さの絶縁層を挟んでグランド層を対峙させるマイクロストリップ構造が採用されている。
For example, a circuit board on which a device operating in a high frequency band is mounted has a characteristic impedance (hereinafter also referred to as Zo) of a signal transmission path (hereinafter also referred to as signal wiring) in order to suppress signal reflection and waveform distortion. It is necessary to match the input / output impedance of the device.
In order to match the characteristic impedance of the signal transmission path described above, a microstrip structure is adopted in which a ground layer is opposed to a signal transmission path (strip line) having an appropriate pattern width with an insulating layer having an appropriate thickness interposed therebetween. Yes.
前記した回路基板構造における前記グランド層は、信号伝送路の特性インピーダンスを規定する電気的な基準面となる。そして、一般に特性インピーダンスはシングルエンドで50Ω前後に、差動伝送で100Ω前後に選択される場合が多い。
なお、前記した回路基板におけるZoは、信号伝送路の単位長さあたりのリアクタンスLと、前記信号伝送路とグランド層との間における単位面積あたりの静電容量Cの比(リアクタンスL/静電容量C)の平方根で近似される値となる。
The ground layer in the circuit board structure described above serves as an electrical reference plane that defines the characteristic impedance of the signal transmission path. In general, the characteristic impedance is often selected to be around 50Ω for single end and around 100Ω for differential transmission.
Note that Zo in the circuit board described above is a ratio of reactance L per unit length of the signal transmission path and capacitance C per unit area between the signal transmission path and the ground layer (reactance L / electrostatic capacity). It is a value approximated by the square root of the capacitance C).
ところで、近年においては前記したディバイスを実装する回路基板として、薄いリジッド基板やフレキシブル回路基板が多用されており、このような回路基板を採用した場合においては、当然ながら前記グランド層に対する信号伝送路の層間が狭く(薄く)、両者間における静電容量Cの値が前記層間の寸法にほぼ反比例して上昇する。
したがって、前記した薄い多層構造の回路基板において、所望の前記Zoを得ようとするには、従来の層間が厚い回路基板に比べて前記信号伝送路の幅を狭く(細く)形成することで、前記容量Cの上昇を抑える手段を採用せざるを得ない。
By the way, in recent years, thin rigid boards and flexible circuit boards are frequently used as circuit boards for mounting the above-described devices. When such circuit boards are adopted, of course, signal transmission paths for the ground layer are naturally used. The interlayer is narrow (thin), and the value of the capacitance C between them increases almost in inverse proportion to the dimension between the layers.
Therefore, in the above-described thin multilayer circuit board, in order to obtain the desired Zo, the width of the signal transmission path is narrower (thinner) than that of a conventional circuit board with a thick interlayer, A means for suppressing the increase in the capacitance C must be employed.
このように所望のZoを得るために、信号配線を細く形成しようとする場合においては、信号配線の加工が困難なほどに細くせざるを得ない場合が発生する。また、たとえ信号配線の加工が可能であっても、信号配線が細いほど回路加工精度および線幅ばらつきの比率が高まり、これに伴ってZoのばらつきが増大する。 Thus, in order to obtain a desired Zo, when the signal wiring is to be formed thin, there is a case where the signal wiring has to be thinned so that the processing of the signal wiring is difficult. Even if signal wiring can be processed, the thinner the signal wiring, the higher the ratio of circuit processing accuracy and line width variation, and the Zo variation increases accordingly.
このために、前記Zoの変化が大きな信号配線部分において、信号の反射や波形歪みを発生させるという問題を招来させる。さらに、信号配線の配線抵抗値が高くなるために、これに供給される信号周波数が高いほど、伝送特性の悪化の要因になる等の問題を抱えることになる。 For this reason, there arises a problem that signal reflection and waveform distortion occur in the signal wiring portion where the change of Zo is large. Furthermore, since the wiring resistance value of the signal wiring is increased, there is a problem that the higher the signal frequency supplied to the signal wiring, the worse the transmission characteristics.
そこで、前記した技術的な課題を解決するために、いわゆるベタ電極層として形成される前記グランド層をメッシュ状に銅抜きして、単位面積あたりのグランド層と信号配線との対向面積を実質的に小さくさせることで、前記信号配線の幅を確保する提案がなされている。これは次に示す先行技術文献に開示されている。 Therefore, in order to solve the above-described technical problem, the ground layer formed as a so-called solid electrode layer is removed in a mesh shape so that the opposing area between the ground layer and the signal wiring per unit area is substantially reduced. Proposals have been made to ensure the width of the signal wiring by making it smaller. This is disclosed in the following prior art documents.
ところで、前記した先行技術文献に開示されているマイクロストリップ構造の回路基板においては、前記したグランド層側はEMI(電磁波障害)対策として有効に作用するものの、その反対面の信号配線側においては、その効果を期待することはできない。そこで、EMI対策が必要な信号配線の外側の表層(絶縁被覆層)上を、例えば銀ペーストなどによる導電性シールド層で覆い、実質的にストリップ構造とすることが考えられる。 By the way, in the circuit board of the microstrip structure disclosed in the above-mentioned prior art document, although the above-mentioned ground layer side works effectively as an EMI (electromagnetic wave interference) countermeasure, on the opposite side of the signal wiring side, The effect cannot be expected. Therefore, it is conceivable that the outer surface layer (insulating coating layer) of the signal wiring that requires EMI countermeasures is covered with a conductive shield layer made of, for example, silver paste to substantially form a strip structure.
しかしながら、信号配線の表層側に前記したシールド層を配置した場合には、信号配線とカバーレイ上のシールド層との間における容量結合が新たに発生する。すなわち、信号配線はグランド層との間おける静電容量に、シールド層との間における静電容量が加わることになり、信号伝送路のZoの適正な制御が困難になる。 However, when the shield layer is disposed on the surface layer side of the signal wiring, a capacitive coupling newly occurs between the signal wiring and the shield layer on the coverlay. That is, the capacitance between the signal wiring and the ground layer is added to the capacitance between the signal wiring and the shield layer, making it difficult to properly control Zo of the signal transmission path.
この発明は、前記した技術的な問題点に着目してなされたものであり、信号伝送路の特性インピーダンスの制御を十分に果たすことができると共に、前記したEMI対策にもその効果を発揮することができる回路基板を提供することを課題とするものである。 The present invention has been made by paying attention to the technical problems described above, and can sufficiently control the characteristic impedance of the signal transmission path, and also exhibits the effect in the above-mentioned EMI countermeasures. It is an object of the present invention to provide a circuit board that can be used.
前記した課題を解決するためになされたこの発明にかかる回路基板は、グランド層と前記グランド層に対して絶縁体層を介して信号配線を配設し、前記グランド層と信号配線間の容量結合を制御することで、前記信号配線の特性インピーダンス制御がなされる回路基板であって、前記絶縁体層に配設された信号配線上には絶縁被覆層が形成され、当該絶縁被覆層を介してさらに導電性素材によるシールド層が形成されると共に、前記信号配線に対峙する前記絶縁被覆層上は、前記シールド層が敷設されないシールド層の開口部になされていることを特徴とする。 The circuit board according to the present invention, which has been made to solve the above-described problems, includes a ground layer and a signal wiring disposed through an insulator layer with respect to the ground layer, and capacitive coupling between the ground layer and the signal wiring. By controlling the characteristic impedance of the signal wiring, an insulating coating layer is formed on the signal wiring disposed on the insulator layer, Further, a shield layer made of a conductive material is formed, and an opening of the shield layer where the shield layer is not laid is formed on the insulating coating layer facing the signal wiring.
この場合、特性インピーダンスの制御が成される前記信号配線が差動伝送されるペア配線であって、前記ペア配線間の線間距離をSとしたとき、前記ペア配線の両外側と前記シールド層の開口端との距離Uが、3S≦U≦20Sの範囲に設定されていることが望ましい。
これは、前記信号配線と前記シールド層との間の絶縁被覆層が、100μm以下の厚さになされる薄物の回路基板において、その効果が顕著に発揮し得る。
In this case, when the signal wiring in which the characteristic impedance is controlled is differentially transmitted, and the distance between the pair wirings is S, both outer sides of the pair wiring and the shield layer It is desirable that the distance U to the open end of the lens is set in a range of 3S ≦ U ≦ 20S.
This effect can be remarkably exhibited in a thin circuit board in which the insulating coating layer between the signal wiring and the shield layer has a thickness of 100 μm or less.
加えて、前記差動伝送されるペア配線の両外側に沿って、前記グランド層と同電位になされた線状のガードパターンが前記絶縁体層上に配設され、前記線状のガードパターンの幅方向の中央部が、前記シールド層の開口端に位置するように構成された回路基板も好適に採用し得る。 In addition, a linear guard pattern having the same potential as that of the ground layer is disposed on the insulator layer along both outer sides of the pair wiring that is differentially transmitted. A circuit board configured such that the central portion in the width direction is positioned at the opening end of the shield layer can also be suitably employed.
この場合、好ましくは前記グランド層とガードパターンとがビアホールを介して接続され、前記ガードパターンと前記シールド層とが前記絶縁被覆層に形成された開口を介して接続された構成にされる。 In this case, the ground layer and the guard pattern are preferably connected via a via hole, and the guard pattern and the shield layer are connected via an opening formed in the insulating coating layer.
前記した回路基板によれば、Zoの制御が必要な信号配線に対峙する絶縁被覆層上は、シールド層が敷設されないシールド層の開口部になされているので、前記信号配線においてはシールド層との間における静電容量の結合度合いを大幅に下げることができる。これにより、信号配線の特性インピーダンスの適正な制御を果たすことができる。 According to the circuit board described above, the insulating coating layer facing the signal wiring that needs to be controlled by Zo is formed in the opening portion of the shield layer where the shield layer is not laid. The degree of capacitance coupling between the two can be greatly reduced. Thereby, appropriate control of the characteristic impedance of the signal wiring can be achieved.
一方、前記信号配線は、前記したシールド層の開口部が形成されることで、シールド効果が若干下がることになるものの、前記したEMI対策には十分な効果を発揮することができる回路基板を提供することができる。 On the other hand, the signal wiring is provided with a circuit board capable of exhibiting a sufficient effect for the above-mentioned EMI countermeasures although the shield effect is slightly lowered by forming the opening of the shield layer. can do.
以下、この発明にかかる回路基板について、図に示す実施の形態に基づいて説明する。図1Aは、その第1の実施の形態の積層構造を断面図で示したものであり、図1Bは図1Aに示す絶縁体層上の信号配線部分をほぼ同一縮尺で示した平面図である。
そして、図1Aおよび図1Bに示す構成は、特性インピーダンスの制御が必要な信号配線が、差動伝送されるペア配線になされた実施の形態について示している。
Hereinafter, a circuit board according to the present invention will be described based on the embodiments shown in the drawings. FIG. 1A is a cross-sectional view showing the laminated structure of the first embodiment, and FIG. 1B is a plan view showing signal wiring portions on the insulator layer shown in FIG. 1A at substantially the same scale. .
The configuration shown in FIGS. 1A and 1B shows an embodiment in which the signal wiring that requires control of the characteristic impedance is a pair wiring that is differentially transmitted.
図1Aおよび図1Bに示す回路基板1は、グランド層とこのグランド層に対して絶縁体層を介して信号配線が配設されており、特性インピーダンスの制御が必要な前記信号配線(図1Bに符号Aで示すペア配線)部分についてはマイクロストリップ構造を構成し、特性インピーダンスの制御が不要な信号配線(図1Bに符号Bで示すペア配線)部分についてはシールド層が付加されてストリップ構造を構成している。
In the
この実施の形態においては前記絶縁体層2として、フィルム状のベース基材が採用されており、前記ベース基材2の一方の面(図1Aにおける上側)には、差動伝送される信号配線3a,3bが形成され、この信号配線3a,3bの上面(図1における上側)には、図示せぬ接着層を介して絶縁被覆層4が積層されている。
一方、前記ベース基材2の他方の面(図1における下側)にはグランド層5が形成され、このグランド層6のさらに下面には図示せぬ接着層を介して第2の絶縁被覆層6が形成されている。
In this embodiment, a film-like base substrate is employed as the
On the other hand, a
そして、前記ベース基材2を介したグランド層5とは反対面の前記信号配線を覆う絶縁被覆層4上には、導電性素材によるシールド層7が形成されると共に、特性インピーダンスの制御が必要な前記信号配線3a,3b(図1Bに符号Aで示すペア配線)に対峙する絶縁被覆層7上は、前記シールド層が敷設されないシールド層の開口部7aになされている。
A
前記信号配線が配置される中央の絶縁体層として機能するベース基材2は、回路基板1のコアとなる機能を有しており、前記ベース基材2の素材としては、樹脂フィルム、繊維基材等を挙げることができる。
The
前記樹脂フィルムを構成する素材としては、例えばポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂等のポリイミド樹脂、エポキシ樹脂等の熱硬化性樹脂や液晶ポリマーなどの熱可塑性樹脂等が挙げられる。
これらの中でもポリイミド樹脂または液晶ポリマーが好ましい。例えばポリイミド樹脂の場合は、耐熱性や機械特性に優れ、かつ入手するのが容易である。また、液晶ポリマーの場合は、その比誘電率の低さにより高速信号伝送用途に好適であり、かつ吸湿性の低さにより寸法安定性等にも優れる。
Examples of the material constituting the resin film include polyimide resins such as polyimide resins, polyamide resins, and polyamideimide resins, thermosetting resins such as epoxy resins, and thermoplastic resins such as liquid crystal polymers.
Among these, a polyimide resin or a liquid crystal polymer is preferable. For example, in the case of polyimide resin, it is excellent in heat resistance and mechanical properties and is easy to obtain. In the case of a liquid crystal polymer, it is suitable for high-speed signal transmission due to its low relative dielectric constant, and it has excellent dimensional stability due to its low hygroscopicity.
また、絶縁体層に用いられる繊維基材としては、例えばガラス繊布、ガラス不繊布等のガラス繊維基材、あるいはガラス以外の無機化合物を成分とする繊布又は不繊布等の無機繊維基材、芳香族ポリアミド樹脂、ポリアミド樹脂、芳香族ポリエステル樹脂、ポリエステル樹脂、ポリイミド樹脂、フッ素樹脂等の有機繊維で構成される有機繊維基材等が挙げられる。これら基材の中でも強度、吸水率の点でガラス繊布に代表されるガラス繊維基材が好ましい。 Examples of the fiber base material used for the insulating layer include glass fiber base materials such as glass fiber cloth and glass non-fiber cloth, or inorganic fiber base materials such as fiber cloth and non-fiber cloth containing inorganic compounds other than glass, aromatic And organic fiber base materials composed of organic fibers such as aromatic polyamide resins, polyamide resins, aromatic polyester resins, polyester resins, polyimide resins, and fluororesins. Among these base materials, glass fiber base materials represented by glass fiber fabric are preferable in terms of strength and water absorption.
前記絶縁体層に繊維基材を用いる場合においては、好ましくは前記繊維基材に樹脂を含浸させた状態で利用される。前記繊維基材に含浸される樹脂としては、好ましくはエポキシ樹脂系、アクリル樹脂系などの熱硬化性樹脂が用いられ、これらの中でも耐熱性の面からエポキシ樹脂系が好ましい。 When a fiber base material is used for the insulator layer, the fiber base material is preferably used in a state of being impregnated with a resin. As the resin impregnated in the fiber base material, a thermosetting resin such as an epoxy resin or an acrylic resin is preferably used, and among these, an epoxy resin is preferable from the viewpoint of heat resistance.
前記ベース基材2の厚さt1は、好ましくは1〜100μmの範囲になされ、さらに好ましくは5〜50μmの範囲、より好ましくは10〜30μmの範囲になされる。
前記ベース基材2の厚さを前記下限値以上にすることで、信号線の線幅を加工限界以上にすることが容易となり、一方、前記厚さを上限値以下にすることで剛性が高くなり過ぎることを抑え、柔軟さというフレキシブル回路基板など薄物基板の特徴を保持できる。
The thickness t1 of the
By setting the thickness of the
前記ベース基材2の一方の面に配列された信号配線3a,3bはベース基材2に直接設けられても良いが、接着剤を介して設けられていてもよい。そして、各信号配線の端部もしくは適宜の中間部において、図示しない半導体ディバイス等の実装パッドに接合され、回路基板1として機能する。
The
図示せぬ接着層を介して前記信号配線3a,3bを覆う絶縁被覆層4は、樹脂材料で構成されていることが好ましい。この樹脂材料としては、例えばポリエステル系樹脂、ポリイミド、液晶ポリマー等が挙げられる。これらの中でもポリイミドが好ましい。これにより、耐熱性と屈曲性を向上させることができる。
It is preferable that the insulating
前記絶縁被覆層4の厚さt2は、1〜100μmであることが好ましく、さらに好ましくは5〜50μmの範囲、より好ましくは10〜30μmの範囲になされる。
絶縁被覆層4の厚さt2を前記下限値以上にすることで、樹脂層の強度を実用範囲に維持することが容易となり、前記上限値以下にすることで摺動性や屈曲性を最大限に発揮させることが容易となる。
The thickness t2 of the insulating
By setting the thickness t2 of the insulating
なお、前記ベース基材2と前記絶縁被覆層4との間に介在される図示せぬ接着層を構成する材料としては、例えばアクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂等を使用することができる。これらの中でもエポキシ系樹脂が好ましく、これにより耐熱性と屈曲性を向上させることができる。
In addition, as a material constituting an adhesive layer (not shown) interposed between the
前記ベース基材2の他方の面(裏面)に配置されたグランド層5としての導電部は、銅素材による導電体により構成されている。この導電体はインピーダンス制御が必要な前記信号配線(図1Bに符号Aで示すペア配線)に対峙する部分については、平行四辺形の開口になされた多数の抜き孔が形成されている。なお、このグランド層5の具体的な構成については、図2に基づいて後で詳細に説明する。
The conductive portion as the
前記グランド層6の下側面(図1における下側)に、図示せぬ接着層を介して積層された第2の絶縁被覆層6は、樹脂材料で構成されていることが好ましい。この樹脂材料をとしては、例えばポリエステル系樹脂、ポリイミド、液晶ポリマー等が挙げられる。
これらの中でもポリイミドが好ましい。これにより、耐熱性と屈曲性を向上することができる。
The second
Among these, polyimide is preferable. Thereby, heat resistance and flexibility can be improved.
前記第2の絶縁被覆層6の厚さは、特に限定されないが、5〜50μmであることが好ましく、特に10〜30μmが好ましい。これは絶縁被覆層6の厚さを前記下限値以上にすることで、樹脂層の強度を実用範囲に維持することが容易となり、前記上限値以下にすることで摺動性や屈曲性を最大限に発揮させることが容易となる。
The thickness of the second insulating
なお、前記グランド層5と前記第2の絶縁被覆層6との間に介在される図示せぬ接着層を構成する材料としては、前記ベース基材2と前記絶縁被覆層4との間に介在される図示せぬ接着層を構成する材料と同様に、例えばアクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂等を使用することができる。これらの中でもエポキシ系樹脂が好ましく、これにより耐熱性と屈曲性を向上させることができる。
The material constituting the adhesive layer (not shown) interposed between the
また、前記絶縁被覆層4上に形成された導電性素材によるシールド層7は、導電性ペースト(銀ペースト)による印刷、もしくは導電性シールドフィルムを貼着することにより形成され、特性インピーダンスの制御が必要な前記信号配線3a,3bに対峙する部分は、前記したとおりシールド層7が敷設されないシールド層の開口部7aになされている。
The
図2は前記したグランド層5の一つの好ましい構成を、その一部を拡大して示したものである。なお、図2は前記した特性インピーダンスの制御が必要な信号配線3a,3bがグランド層5の上に重畳された状態を、面に直交する方向から透視した状態で示している。このグランド層5は前記したとおり銅素材による導電体により構成され、この導電体における前記した信号配線3a,3bに対峙する位置は、多数の抜き孔が形成されたメッシュ状導体部5Bを構成している。
FIG. 2 is a partially enlarged view of one preferred configuration of the
すなわち、この実施の形態における前記抜き孔は、二方向の複数の各線が交差して平行四辺形(菱形)の開口になされている。この二方向の複数の各線は、信号配線3a,3bに対して5〜40度の範囲でそれぞれ傾斜されていることが望ましい。加えて、前記菱形開口の長い方の対角線が、前記信号配線3a,3bの配線方向と一致するようなメッシュパターンになされている。
That is, the hole in this embodiment is formed as a parallelogram (diamond) opening by intersecting a plurality of lines in two directions. The plurality of lines in the two directions are preferably inclined with respect to the
なお、前記した各開口は、その大きさ(開口面積)が互いに異なるものであってもよいが、好ましくは、同じ大きさの開口面積になされる。これにより、信号配線3a,3bの特性インピーダンスを高精度に制御することができる。
The openings described above may have different sizes (opening areas), but preferably have the same opening area. Thereby, the characteristic impedance of the
一方、前記メッシュ状導体部5Bの外側においては、抜き孔が形成されない銅素材によるベタ電極領域5Aになされている。このベタ電極領域5Aに対峙して特性インピーダンス制御が特に必要ではない信号配線が配列されることになる。
図2に示す構成によると、特性インピーダンスの制御が必要な部分のみメッシュ状導体部5Bを構成し、他はベタ電極領域5Aとすることで、グランド層6の全体のインピーダンスが上昇するのを避けることができる。
On the other hand, on the outside of the mesh-
According to the configuration shown in FIG. 2, the mesh-
この場合、前記メッシュ状導体部5Bとベタ電極領域5Aとの境界は、後で説明するシールド層の開口部7aにおける開口端7bに、基板面に直交する方向でほぼ一致するように構成されていることが望ましい。
In this case, the boundary between the mesh-shaped
なお、信号配線の特性インピーダンスの制御を行うには、前記したようにグランド層にメッシュ状導体部5Bを備えることは効果的であるが、信号配線の特性インピーダンスは、線幅や絶縁層の厚さ、さらには絶縁層の誘電率の選択などで制御することも可能であり、この発明においては、メッシュ状導体部5Bを備えることは必須要件ではない。
In order to control the characteristic impedance of the signal wiring, it is effective to provide the
この実施の形態においては、前記したベース基材2の厚さt1および絶縁被覆層4の厚さt2等がいずれも100μm以下になされ、積層構造の全体がきわめて薄い回路基板に適用されるものであり、したがって、特性インピーダンスの制御が必要な信号配線3a,3bと、シールド層に形成された開口部7aの開口端7bとの間の距離Uが、両者の容量結合の度合いを支配することになる。
In this embodiment, the thickness t1 of the
この場合、特性インピーダンスの制御が成される前記信号配線が差動伝送されるペア配線である場合には、図1Aに示すように、前記ペア配線3a,3b間の線間距離をSとしたとき、当該線間距離Sの位置における前記ペア配線の両外側と前記シールド層の開口端7bとの距離Uが、3S≦U≦20Sの範囲に、より好ましくは3S≦U≦10Sに設定されることが望ましい。
In this case, when the signal wiring for which the characteristic impedance is controlled is a pair wiring that is differentially transmitted, the distance between the
図3は、前記距離Uと線間距離Sとの比、すなわち、U/Sの値を横軸にし、信号配線3a,3bの特性インピーダンスZoを縦軸で示した特性例を示したものである。
この図3に示す特性例は、差動信号線3a,3bの線幅L/線間距離S=100μm/100μmになされ、絶縁体層2の層間厚みt1=25μm、メッシュ状導体部5Bの銅(導体)残存率=30%の場合におけるものである。
FIG. 3 shows a characteristic example in which the ratio of the distance U to the line-to-line distance S, that is, the value of U / S is shown on the horizontal axis, and the characteristic impedance Zo of the
In the characteristic example shown in FIG. 3, the line width L of the
前記信号配線3a,3bと前記シールド層7の開口端7bとの距離Uが、ある程度以下になる場合には、信号配線とシールド層との間の容量結合が大きくなり、信号配線の特性インピーダンスの制御が難しくなる。すなわち、図3の特性線図に現れているように、前記Uの値が3S未満の場合には、前記容量結合が急激に大きくなるために、これを避ける必要がある。
When the distance U between the
逆に、前記Uの値が3Sを超える場合には、特性インピーダンスの制御が必要な信号配線3a,3bに対する前記シールド層7の容量結合は急激に減少し、メッシュ状導体部5Bによる信号配線のインピーダンス制御の精度を向上させることができる。
On the contrary, when the value of U exceeds 3S, the capacitive coupling of the
なお、前記した絶縁被覆層4の厚みt2=100μm以下の条件下において、同様の測定を試みたが、前記Uの値が3S未満になる場合において信号配線に対するシールド層7の容量結合が急激に増大し、信号配線の特性インピーダンスが低下することが検証されており、いずれにおいても図3に示す特性とほぼ同様の結果となることが認められている。
The same measurement was attempted under the condition that the thickness t2 of the insulating
一方、前記Uの値は、これを大きく設定すれば信号配線の特性インピーダンスの設定に影響を与える度合いは少なくなるものの、その反面シールド効果が減退してEMI対策上において見過ごすことができなくなる。
したがって、信号配線に対するシールド効果を確保するには、前記Uの値は20S以下、好ましくは10S以下に設定することが望ましい。
On the other hand, if the value of U is set to a large value, the degree of influence on the setting of the characteristic impedance of the signal wiring is reduced, but on the other hand, the shielding effect is reduced and cannot be overlooked in the EMI countermeasure.
Therefore, in order to ensure the shielding effect for the signal wiring, the value of U is desirably set to 20S or less, preferably 10S or less.
それ故、前記したペアの信号配線の線間Sと、ペア配線の両外側と前記シールド層の開口端7bとの距離Uの関係を前記の範囲に設定することで、信号配線の特性インピーダンスの調整、ならびにEMI対策について両立させることができる回路基板を提供することができる。
Therefore, by setting the relationship between the line S between the pair of signal wires and the distance U between the outer sides of the pair wires and the opening
なお、前記信号配線が差動伝送されるペア配線である場合には、ペア配線の線間Sをパラメータとし、ペア配線の両外側と前記シールド層の開口端7bとの距離Uを前記した範囲に設定し、管理することが妥当である。
When the signal wiring is a pair wiring that is differentially transmitted, the distance S between the both outer sides of the pair wiring and the opening
その理由は、前記ペア配線の線間距離が前記シールド層に次いで信号配線の特性インピーダンスに影響を与えるため、その線間距離に対する前記信号配線とシールド層の開口端までの距離で特性インピーダンスへの影響の大小が決まるからである。これは、ペア配線の線間距離の中央部に仮想的なGND面が存在すると考える事が可能であり、かつ信号線の側面の面積も考慮すると、その距離が前記シールド層に次いで信号配線の特性インピーダンスに影響を与える事が容易に判断されるため、信号線の特性インピーダンスが前記配線間の結合で決定され、前記開口端より先のシールド層が特性インピーダンスに影響を殆ど与えないほど離れる距離を前記信号線間距離との関係で記述出来ることによる。 The reason is that the distance between the pair wirings affects the characteristic impedance of the signal wiring next to the shield layer. Therefore, the distance from the signal wiring to the opening end of the shield layer with respect to the distance between the lines is reduced to the characteristic impedance. This is because the magnitude of the impact is determined. This can be considered that a virtual GND plane exists at the center of the distance between the lines of the pair wiring, and when the area of the side surface of the signal line is also taken into consideration, the distance of the signal wiring is next to the shield layer. Since it is easily determined that the characteristic impedance is affected, the characteristic impedance of the signal line is determined by the coupling between the wirings, and the shield layer beyond the opening end is separated so as not to affect the characteristic impedance. Can be described in relation to the distance between the signal lines.
図4Aは、この発明の第2の実施形態にかかる回路基板の積層構造を示すものであり、図4Bは図3Aに示す絶縁体層上の信号配線部分をほぼ同一縮尺で示した平面図である。
この図4Aおよび図4Bに示す構成は、図1Aおよび図1Bに示した例と同様に、特性インピーダンスの制御が必要な信号配線が、差動伝送されるペア配線になされた例について示している。
FIG. 4A shows a laminated structure of a circuit board according to the second embodiment of the present invention, and FIG. 4B is a plan view showing signal wiring portions on the insulator layer shown in FIG. 3A at almost the same scale. is there.
The configuration shown in FIGS. 4A and 4B shows an example in which the signal wiring that requires control of the characteristic impedance is a pair wiring that is differentially transmitted, as in the example shown in FIGS. 1A and 1B. .
なお、この図4Aおよび図4Bにおいては、すでに説明した図1Aおよび図1Bに示した各部と同一機能を果たす部分を同一符号で示しており、したがって、その詳細な説明は省略する。そして、ペア配線の両外側と前記シールド層の開口端7bとの距離Uが、ペア配線の線間Sをパラメータとした前記した関係になされている。
In FIGS. 4A and 4B, parts that perform the same functions as the parts shown in FIGS. 1A and 1B already described are denoted by the same reference numerals, and therefore detailed description thereof is omitted. The distance U between the outer sides of the pair wiring and the opening
この実施の形態においては、特性インピーダンスの制御が成される信号配線3a,3bの両外側に沿って、前記グランド層5と同電位になされた線状のガードパターン8が、前記ベース基材2上に配設されている。そして、線状のガードパターン8の幅方向の中央部が、前記シールド層7の開口端7bに位置するように構成されている。
In this embodiment, a
前記した構成によると、特性インピーダンスの制御を必要とする信号配線3a,3bの上面は、シールド層の開口部7aによって開放状態になされるものの、図4Aに示すように断面で見た信号配線3a,3bの下方および両サイド、さらに上方両サイドが、十分に近接したグランドで取り囲まれた構成になされるので、EMIシールド特性の減衰を最小限に留めることができる。
According to the configuration described above, the upper surfaces of the
さらに図5Aは、この発明の第3の実施形態にかかる回路基板の積層構造を示すものであり、図5Bは図5Aに示す絶縁体層上の信号配線部分をほぼ同一縮尺で示した平面図である。
この図5Aおよび図5Bに示す構成は、前記した図4Aおよび図4Bに示した第2の実施の形態に、さらに構成要件を加えたものであり、前記グランド層5とガードパターン8とが、絶縁基材2に形成されたビアホール2aを介して接続され、前記ガードパターン8と前記シールド層7とが、前記絶縁被覆層4に形成された開口4aを介して接続されている。
Further, FIG. 5A shows a laminated structure of a circuit board according to the third embodiment of the present invention, and FIG. 5B is a plan view showing the signal wiring portion on the insulator layer shown in FIG. 5A at almost the same scale. It is.
The configuration shown in FIGS. 5A and 5B is obtained by further adding the configuration requirements to the above-described second embodiment shown in FIGS. 4A and 4B. The
前記グランド層5とガードパターン8とを接続するビアホール2aは、図5Bに示すようにガードパターン8の長手方向に沿って複数か所に形成されており、各ビアホール2aを介してそれぞれ両者が接続されている。
また、前記絶縁被覆層4に形成された開口4aも、ガードパターン8の長手方向に沿って複数か所にそれぞれ形成されており、この各開口4aを介して前記ガードパターン8と前記シールド層7とが接続されている。
As shown in FIG. 5B, via holes 2a connecting the
The openings 4a formed in the insulating
前記した構成は、回路基板の屈曲等がなされない部分において好適に採用することができ、この構成によると信号配線の両外側のグランド間の隙間が補填され、グランド電位として機能するグランド層5、ガードパターン8、シールド層7の機械的な結合も強くなり、またEMIシールド特性をさらに向上させることにも寄与できる。
The above-described configuration can be suitably employed in a portion where the circuit board is not bent or the like. According to this configuration, a gap between the grounds on both outer sides of the signal wiring is filled, and the
なお、前記した実施の形態におけるグランド層は、回路の基準電位が印加される構成にされる場合もあり、また各ディバイスの動作電源が重畳される場合もある。したがって、グランド層に印加される電位は特に限定されるものではない。 Note that the ground layer in the above-described embodiment may be configured to be applied with a reference potential of the circuit, or the operation power supply of each device may be superimposed. Therefore, the potential applied to the ground layer is not particularly limited.
この発明による回路基板は、プリント配線板、フレキシブルプリント配線板、多層フレキシブルプリント配線板等に用いることができ、特に高周波帯で動作するディバイスを実装する回路基板に好適に採用することができる。 The circuit board according to the present invention can be used for a printed wiring board, a flexible printed wiring board, a multilayer flexible printed wiring board, and the like, and can be suitably used particularly for a circuit board on which a device operating in a high frequency band is mounted.
1 回路基板
2 ベース基材(絶縁体層)
2a ビアホール
3a,3b 信号配線
4 絶縁被覆層
4a 絶縁被覆層の開口
5 グランド層
5A ベタ電極領域
5B メッシュ状導体部
6 絶縁被覆層
7 シールド層
7a シールド層の開口部
7b 開口端
8 ガードパターン
1
Claims (5)
前記絶縁体層に配設された信号配線上には絶縁被覆層が形成され、当該絶縁被覆層を介してさらに導電性素材によるシールド層が形成されると共に、前記信号配線に対峙する前記絶縁被覆層上は、前記シールド層が敷設されないシールド層の開口部になされていることを特徴とする回路基板。 A circuit board for controlling characteristic impedance of the signal wiring by arranging a signal wiring via an insulator layer with respect to the ground layer and the ground layer, and controlling capacitive coupling between the ground layer and the signal wiring. Because
An insulating coating layer is formed on the signal wiring disposed in the insulator layer, and a shield layer made of a conductive material is further formed through the insulating coating layer, and the insulating coating facing the signal wiring is formed. A circuit board characterized in that the layer is formed in an opening of a shield layer on which the shield layer is not laid.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009056697A JP2010212439A (en) | 2009-03-10 | 2009-03-10 | Circuit board |
| PCT/JP2010/000659 WO2010103722A1 (en) | 2009-03-10 | 2010-02-04 | Circuit board |
| TW099105651A TWI492674B (en) | 2009-03-10 | 2010-02-26 | Circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009056697A JP2010212439A (en) | 2009-03-10 | 2009-03-10 | Circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010212439A true JP2010212439A (en) | 2010-09-24 |
Family
ID=42972320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009056697A Pending JP2010212439A (en) | 2009-03-10 | 2009-03-10 | Circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010212439A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012156190A (en) * | 2011-01-24 | 2012-08-16 | Fujitsu Semiconductor Ltd | Semiconductor device and wiring board |
| US8822831B2 (en) | 2011-04-25 | 2014-09-02 | Panasonic Corporation | Circuit board |
| CN104244580A (en) * | 2013-06-19 | 2014-12-24 | 易鼎股份有限公司 | Anti-attenuation grounding structure of differential mode signal transmission line of flexible circuit board |
| JP2015167180A (en) * | 2014-03-04 | 2015-09-24 | 大日本印刷株式会社 | Multilayer wiring structural body |
| JP2015167179A (en) * | 2014-03-04 | 2015-09-24 | 大日本印刷株式会社 | Multilayer wiring structural body |
| US10057977B2 (en) | 2016-04-28 | 2018-08-21 | Fujitsu Limited | Wiring board and electronic device |
| JP2019054036A (en) * | 2017-09-13 | 2019-04-04 | 日立金属株式会社 | High-frequency circuit board |
| JP2019192786A (en) * | 2018-04-25 | 2019-10-31 | 住友電工プリントサーキット株式会社 | Flexible printed wiring board |
| WO2023095798A1 (en) * | 2021-11-24 | 2023-06-01 | 住友電気工業株式会社 | Printed wiring board |
| US11823717B2 (en) | 2021-08-25 | 2023-11-21 | Kabushiki Kaisha Toshiba | Disk device |
-
2009
- 2009-03-10 JP JP2009056697A patent/JP2010212439A/en active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012156190A (en) * | 2011-01-24 | 2012-08-16 | Fujitsu Semiconductor Ltd | Semiconductor device and wiring board |
| US8822831B2 (en) | 2011-04-25 | 2014-09-02 | Panasonic Corporation | Circuit board |
| CN104244580B (en) * | 2013-06-19 | 2019-01-18 | 易鼎股份有限公司 | Anti-attenuation grounding structure of differential mode signal transmission line of flexible circuit board |
| KR102189180B1 (en) * | 2013-06-19 | 2020-12-10 | 어드밴스드 플렉시블 서큐츠 코포레이션 리미티드 | attenuation reduction grounding structure for differential-mode signal transmission lines of flexible circuit board |
| JP2015005744A (en) * | 2013-06-19 | 2015-01-08 | 易鼎股▲ふん▼有限公司 | Attenuation reduction grounding structure for differential-mode signal transmission lines of flexible circuit board |
| CN104244580A (en) * | 2013-06-19 | 2014-12-24 | 易鼎股份有限公司 | Anti-attenuation grounding structure of differential mode signal transmission line of flexible circuit board |
| KR20140147696A (en) * | 2013-06-19 | 2014-12-30 | 어드밴스드 플렉시블 서큐츠 코포레이션 리미티드 | attenuation reduction grounding structure for differential-mode signal transmission lines of flexible circuit board |
| JP2015167180A (en) * | 2014-03-04 | 2015-09-24 | 大日本印刷株式会社 | Multilayer wiring structural body |
| JP2015167179A (en) * | 2014-03-04 | 2015-09-24 | 大日本印刷株式会社 | Multilayer wiring structural body |
| US10057977B2 (en) | 2016-04-28 | 2018-08-21 | Fujitsu Limited | Wiring board and electronic device |
| JP2019054036A (en) * | 2017-09-13 | 2019-04-04 | 日立金属株式会社 | High-frequency circuit board |
| JP2019192786A (en) * | 2018-04-25 | 2019-10-31 | 住友電工プリントサーキット株式会社 | Flexible printed wiring board |
| JP7505688B2 (en) | 2018-04-25 | 2024-06-25 | 住友電工プリントサーキット株式会社 | Flexible Printed Wiring Boards |
| US11823717B2 (en) | 2021-08-25 | 2023-11-21 | Kabushiki Kaisha Toshiba | Disk device |
| US12198734B2 (en) | 2021-08-25 | 2025-01-14 | Kabushiki Kaisha Toshiba | Disk device |
| WO2023095798A1 (en) * | 2021-11-24 | 2023-06-01 | 住友電気工業株式会社 | Printed wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010212439A (en) | Circuit board | |
| WO2010103722A1 (en) | Circuit board | |
| TWI492673B (en) | Circuit board | |
| KR100283508B1 (en) | Non-solid reference plane with bidirectional impedance control | |
| JP2011061126A (en) | Circuit board | |
| JP5445011B2 (en) | Circuit board | |
| US20120006590A1 (en) | Printed circuit board | |
| JP2013051387A (en) | Electronic circuit board | |
| EP2932806A1 (en) | Printed circuit board | |
| JPH1041637A (en) | High-density multilayer wiring board | |
| JP5050797B2 (en) | Flexible printed wiring board | |
| JP4683381B2 (en) | Circuit board | |
| JP2011023547A (en) | Circuit board | |
| JP2012009573A (en) | Circuit board | |
| US8227699B2 (en) | Printed circuit board | |
| JP5051836B2 (en) | Semiconductor device and design method thereof | |
| JP4798483B2 (en) | Circuit board | |
| JP4697591B2 (en) | Circuit board | |
| JP2013153041A (en) | Noise suppression structure | |
| JP5194722B2 (en) | Wiring substrate and semiconductor device | |
| CN107360663B (en) | The circuit board structure corresponding to the ground plane can be selected | |
| JP2007141990A (en) | Circuit board | |
| CN106604520B (en) | Printed circuit board structure | |
| WO2022124022A1 (en) | Circuit module | |
| JP4309433B2 (en) | Semiconductor device |