[go: up one dir, main page]

JP2011048339A - 有機発光表示装置及びその製造方法 - Google Patents

有機発光表示装置及びその製造方法 Download PDF

Info

Publication number
JP2011048339A
JP2011048339A JP2010137371A JP2010137371A JP2011048339A JP 2011048339 A JP2011048339 A JP 2011048339A JP 2010137371 A JP2010137371 A JP 2010137371A JP 2010137371 A JP2010137371 A JP 2010137371A JP 2011048339 A JP2011048339 A JP 2011048339A
Authority
JP
Japan
Prior art keywords
semiconductor layer
gate electrode
layer
organic light
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010137371A
Other languages
English (en)
Other versions
JP5015289B2 (ja
Inventor
Jeong-Hyun Choi
鐘▲ヒュン▼ 崔
Shunu Lee
俊雨 李
Kwang-Hae Kim
廣海 金
Kyoung-Bo Kim
慶保 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2011048339A publication Critical patent/JP2011048339A/ja
Application granted granted Critical
Publication of JP5015289B2 publication Critical patent/JP5015289B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】酸化物半導体層と多結晶シリコン半導体層を共に用い得る有機発光表示装置及びその製造方法を提供する。
【解決手段】基板本体と、基板本体上に形成された第１ゲート電極及び第２半導体層と、第１ゲート電極及び第２半導体層の上に形成されたゲート絶縁膜と、ゲート絶縁膜を介在して第１ゲート電極及び第２半導体層上にそれぞれ形成された第１半導体層及び第２ゲート電極と、第１半導体層と少なくとも一部が相接して重畳した複数のエッチングストッパ層と、複数のエッチングストッパ層をそれぞれ露出する複数のコンタクトホールを有し、第１半導体層及び第２ゲート電極上に形成された層間絶縁膜と、層間絶縁膜上に形成され、複数のエッチングストッパ層を通じて第１半導体層とそれぞれ直接的／間接的に接続された第１ソース電極及び第１ドレイン電極と、層間絶縁膜上に形成され、第２半導体層と接続された第２ソース電極及び第２ドレイン電極とを含む。
【選択図】図３

Description

本発明は、有機発光表示装置に関し、より詳しくは、酸化物半導体層と多結晶シリコン半導体層とを共に用いた有機発光表示装置に関する。
有機発光表示装置（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ ｄｉｓｐｌａｙ）は、光を放出する有機発光素子（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）を有して画像を表わす自発光型表示装置である。有機発光表示装置は、液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙａｙ）とは異なって別途の光源を要しないので、相対的に厚さと重量を減らすことができる。また、有機発光表示装置は、低い消費電力、高い輝度、及び高い反応速度などの高品品特性を表すので、携帯用電子機器の次世代表示装置として注目されている。
最近では、酸化物薄膜トランジスタ（ｏｘｉｄｅ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）を備えた有機発光表示装置が特に注目されている。酸化物薄膜トランジスタとは、酸化物半導体を用いた薄膜トランジスタをいう。酸化物薄膜トランジスタは、非晶質シリコンを用いた薄膜トランジスタと比較して、相対的に高い電子移動度と信頼性を有するだけでなく、総合的に優れた性能を有する。また、酸化物薄膜トランジスタを備えた有機発光表示装置は、透明な表示装置の実現が有利である。
しかし、酸化物薄膜トランジスタは、多結晶シリコンを用いた薄膜トランジスタと比較して優れた均一性を有するが、電荷移動度が多少落ちる。したがって、有機発光表示装置が酸化物薄膜トランジスタだけを用いる場合、全体的な性能向上に限界があった。
本発明はこのような問題点に鑑みてなされたものであって、本発明の目的は、相対的に単純な構造を有して安定的に酸化物半導体層と多結晶シリコン半導体層とを共に用いることができる有機発光表示装置及びその製造方法を提供することにある。
本発明の実施形態による有機発光表示装置は、基板本体と、前記基板本体上に形成された第１ゲート電極及び第２半導体層と、前記第１ゲート電極及び前記第２半導体層の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介在して前記第１ゲート電極及び前記第２半導体層上にそれぞれ形成された第１半導体層及び第２ゲート電極と、前記第１半導体層と少なくとも一部が相接して重畳した複数のエッチングストッパ層（ｅｔｃｈｉｎｇ ｓｔｏｐｐｅｒ ｌａｙｅｒ）と、前記複数のエッチングストッパ層をそれぞれ露出する複数のコンタクトホールを有し、前記第１半導体層及び前記第２ゲート電極上に形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記複数のエッチングストッパ層を通じて前記第１半導体層とそれぞれ直接的及び／又は間接的に接続された第１ソース電極及び第１ドレイン電極と、前記層間絶縁膜上に形成されて前記第２半導体層と接続された第２ソース電極及び第２ドレイン電極とを含む。
前記第１半導体層は、酸化物半導体層とすることができる。
前記第１半導体層は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及び錫（Ｓｎ）のいずれか一つ以上の元素と酸素（Ｏ）とを含むことができる。
前記エッチングストッパ層は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、銀（Ａｇ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、及びタンタル（Ｔａ）のいずれか一つの金属や、一つ以上の金属を含む合金で形成できる。
前記エッチングストッパ層は、前記第１半導体層の外郭に位置することができる。
前記第２半導体層は、前記第２ゲート電極と重畳したチャネル領域と、前記チャネル領域の両側に形成されたソース領域及びドレイン領域とに区分できる。
前記第２半導体層の前記チャネル領域は、不純物がドーピングされない多結晶シリコン層であり、前記第２半導体層の前記ソース領域及び前記ドレイン領域は、不純物がドーピングされた多結晶シリコン層とすることができる。
前記第１ゲート電極は、第２半導体層の前記ソース領域及び前記ドレイン領域と同一に形成できる。
前記不純物は、Ｐ型不純物とすることができる。
前記層間絶縁膜と前記ゲート絶縁膜は、共に前記第２半導体層の前記ソース領域及び前記ドレイン領域の一部をそれぞれ露出する追加のコンタクトホールをさらに含むことができる。
前記有機発光表示装置において、前記エッチングストッパ層は前記第１半導体層の一部領域のすぐ上に形成できる。
前記第２ゲート電極は、前記第１半導体層と同一物質で形成された第１電極層と、前記エッチングストッパ層と同一物質で形成された第２電極層とを含むことができる。
前記有機発光表示装置において、前記エッチングストッパ層の一部は前記第１半導体層のすぐ下に位置できる。
前記第２ゲート電極は、前記エッチングストッパ層と同一物質で形成できる。
また、本発明の実施形態による有機発光表示装置の製造方法は、基板本体上に多結晶シリコン層で作られた第１ゲート電極中間体及び第２半導体層中間体を形成する段階と、前記第１ゲート電極中間体及び前記第２半導体層中間体上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に酸化物半導体層と金属層を順次に形成する段階と、前記酸化物半導体層と前記金属層をパターニングして、第２ゲート電極、第１半導体層、及び前記第１半導体層の一部領域のすぐ上に形成された複数のエッチングストッパ層を形成する段階と、前記第１ゲート電極中間体及び前記第２半導体層中間体に不純物をドーピングして第１ゲート電極及び第２半導体層を形成する段階と、前記第２ゲート電極、前記第１半導体層、及び前記エッチングストッパ層上に層間絶縁膜を形成する段階と、前記層間絶縁膜をエッチングして前記複数のエッチングストッパ層をそれぞれ露出する第１ソースコンタクトホール及び第１ドレインコンタクトホールと、前記層間絶縁膜と前記ゲート絶縁膜とを共にエッチングして前記第２半導体層の一部を露出する第２ソースコンタクトホール及び第２ドレインコンタクトホールとを形成する段階とを含む。
前記第２ゲート電極は、前記酸化物半導体層と前記金属層とが積層された二重層の構造を有し、前記第１半導体層は前記酸化物半導体層で作られ、前記エッチングストッパ層は前記金属層で作られる。
また、本発明の実施形態による他の有機発光表示装置の製造方法は、基板本体上に多結晶シリコン層で作られた第１ゲート電極中間体及び第２半導体層中間体を形成する段階と、前記第１ゲート電極中間体及び前記第２半導体層中間体上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に金属層を形成した後、パターニングして、第２ゲート電極と複数のエッチングストッパ層を形成する段階と、前記第１ゲート電極中間体及び前記第２半導体層中間体に不純物をドーピングして第１ゲート電極及び第２半導体層を形成する段階と、前記複数のエッチングストッパ層上に酸化物半導体層を形成した後、パターニングして、前記複数のエッチングストッパ層と一部が重畳した前記第１半導体層を形成する段階と、前記第２ゲート電極、前記エッチングストッパ層、及び前記第１半導体層上に層間絶縁膜を形成する段階と、前記層間絶縁膜をエッチングして前記複数のエッチングストッパ層をそれぞれ露出する第１ソースコンタクトホール及び第１ドレインコンタクトホールと、前記層間絶縁膜と前記ゲート絶縁膜とを共にエッチングして前記第２半導体層の一部を露出する第２ソースコンタクトホール及び第２ドレインコンタクトホールとを形成する段階とを含む。
前記有機発光表示装置の製造方法において、前記層間絶縁膜上に、第１ソース電極、第１ドレイン電極、第２ソース電極、及び第２ドレイン電極を形成する段階をさらに含み、前記第１ソース電極及び前記第１ドレイン電極はそれぞれ、前記第１ソースコンタクトホール、前記第１ドレインコンタクトホール、及び前記エッチングストッパ層を通じて前記第１半導体層と直接的及び／又は間接的に接続され、前記第２ソース電極及び前記第２ドレイン電極はそれぞれ、前記第２ソースコンタクトホール及び前記第２ドレインコンタクトホールを通じて前記第２半導体層と接続されることができる。
前記第１半導体層は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及び錫（Ｓｎ）のいずれか一つ以上の元素と酸素（Ｏ）とを含むことができる。
前記エッチングストッパ層は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、銀（Ａｇ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、及びタンタル（Ｔａ）のいずれか一つの金属や一つ以上の金属を含む合金で形成されることができる。
前記エッチングストッパ層は、前記第１半導体層の外郭に位置することができる。
前記第２半導体層は、前記第２ゲート電極と重畳したチャネル領域と、前記チャネル領域の両側に形成されたソース領域及びドレイン領域とに区分されることができる。
前記第２半導体層の前記チャネル領域は、不純物がドーピングされない多結晶シリコン層であり、前記第２半導体層の前記ソース領域及び前記ドレイン領域は、不純物がドーピングされた多結晶シリコン層であり得る。
前記第１ゲート電極は、第２半導体層の前記ソース領域及び前記ドレイン領域と同一に形成できる。
前記不純物はＰ型不純物であり得る。
本発明の実施形態によれば、有機発光表示装置は、相対的に単純な構造を有して安定的に酸化物半導体層と多結晶シリコン半導体層とを共に用いることができる。
また、前記有機発光表示装置を効果的に製造することができる。
本発明の第１実施形態による有機発光表示装置の構造を概略的に示す平面図である。 図１の有機発光表示装置が有する画素回路を示す回路図である。 図１の有機発光表示装置に使用された薄膜トランジスタを拡大図示した部分断面図である。 図３の薄膜トランジスタの製造過程を順次に示す断面図である。 図３の薄膜トランジスタの製造過程を順次に示す断面図である。 図３の薄膜トランジスタの製造過程を順次に示す断面図である。 図３の薄膜トランジスタの製造過程を順次に示す断面図である。 本発明の第２実施形態による有機発光表示装置に使用された薄膜トランジスタを拡大図示した部分断面図である。 図８の薄膜トランジスタの製造過程を順次に示す断面図である。 図８の薄膜トランジスタの製造過程を順次に示す断面図である。 図８の薄膜トランジスタの製造過程を順次に示す断面図である。
以下、添付した図面を参照しながら、本発明の種々の実施形態について本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。本発明は、種々の相異する形態に実現でき、ここで説明する実施形態に限られない。
また、種々の実施形態において、同一の構成を有する構成要素に対しては同一の符号を付けて代表的に第１実施形態で説明し、その他の第２実施形態では第１実施形態とは異なる構成についてのみ説明する。
本発明を明確に説明するために、説明上不必要な部分は省略し、明細書の全体にわたって同一または類似する構成要素に対しては同一の参照符号を付ける。
また、図面に示した各構成の大きさ及び厚さは、説明の便宜のために任意で表したので、本発明が必ずしも図示したものに限定されることではない。
図面において、種々の層及び領域を明確に表すために厚さを拡大して示した。図面において、説明の便宜のために一部の層及び領域の厚さを誇張して示した。層、膜、領域、板などの部分が他の部分“の上”または“上”にあるとする時、これは他の部分の“すぐ上”にある場合だけでなく、その中間にまた他の部分がある場合も含む。
以下、図１乃至図３を参照して、本発明の第１実施形態について説明する。
図１に示したように、本発明の第１実施形態による有機発光表示装置１０１は、表示領域ＤＡと非表示領域ＮＡとに区分された基板本体１１１を含む。基板本体１１１の表示領域ＤＡには多数の画素ＰＥ（図２に図示）が形成されて画像を表わし、非表示領域ＮＡには種々の駆動回路が形成される。
図２に示したように、本発明の第１実施形態では、一つの画素ＰＥが、有機発光素子（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）７０、二つの薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）１０、２０、及び一つの蓄電素子（ｃａｐａｃｉｔｏｒ）８０を備えた２Ｔｒ−１Ｃａｐ構造を有する。しかし、本発明の第１実施形態がこれに限定されることではない。したがって、有機発光表示装置１０１は、一つの画素ＰＥに、三つ以上の薄膜トランジスタと、二つ以上の蓄電素子とを具備してもよく、別途の配線がさらに形成されて多様な構造を有するように形成することも可能である。このように、追加的に形成される薄膜トランジスタ及び蓄電素子は補償回路の構成になることができる。
補償回路は、各画素ＰＥに形成された有機発光素子７０の均一性を向上させ、画質に偏差が生じることを抑制する。一般に、補償回路は４個〜８個の薄膜トランジスタを含む。
また、基板本体１１１の非表示領域ＮＡ上に形成された駆動回路も、追加の薄膜トランジスタを含むことができる。
有機発光素子７０は、正孔注入電極のアノード（ａｎｏｄｅ）電極と、電子注入電極のカソード（ｃａｔｈｏｄｅ）電極、及びアノード電極とカソード電極との間に配置された有機発光層を含む。
本発明の第１実施形態による二つの薄膜トランジスタは、第１薄膜トランジスタ１０と第２薄膜トランジスタ２０とを含む。
第１薄膜トランジスタ１０及び第２薄膜トランジスタ２０のそれぞれは、ゲート電極、半導体層、ソース電極、及びドレイン電極を含む。第１薄膜トランジスタ１０の半導体層は酸化物半導体層であり、第２薄膜トランジスタ２０の半導体層は多結晶シリコン半導体層である。つまり、第１薄膜トランジスタ１０は酸化物薄膜トランジスタであり、第２薄膜トランジスタ２０は多結晶シリコン薄膜トランジスタである。
第１薄膜トランジスタ１０は有機発光素子７０と接続され、第２薄膜トランジスタはスキャンラインＳＬ及びデータラインＤＬに接続される。
第２薄膜トランジスタ２０は、発光させようとする画素ＰＥを選択するスイッチング素子に使用される。第２薄膜トランジスタ２０のゲート電極はスキャンラインＳＬと接続され、第２薄膜トランジスタ２０のソース電極はデータラインＤＬと接続される。第２薄膜トランジスタ２０は、スキャンラインＳＬに入力されるスイッチング電圧によってデータラインＤＬから入力されるデータ電圧を、第１薄膜トランジスタ１０に伝達する。
蓄電素子８０は、第２薄膜トランジスタ２０と共通電源ラインＶＤＤに接続され、第２薄膜トランジスタ２０から伝送された電圧と共通電源ラインＶＤＤに供給される電圧との差に相当する電圧を貯蔵する。
第１薄膜トランジスタ１０は、選択された画素ＰＥ内の有機発光素子７０を発光させるための駆動電源を供給する。第１薄膜トランジスタ１０のゲート電極は、第２薄膜トランジスタ２０のドレイン電極と接続された蓄電素子８０のいずれか一つの蓄電板と接続される。そして、第１薄膜トランジスタ１０のソース電極及び蓄電素子８０の他の一つの蓄電板はそれぞれ共通電源ラインＶＤＤと接続される。また、第１薄膜トランジスタ１０のドレイン電極は有機発光素子７０のアノード電極と接続される。このように、第１薄膜トランジスタ１０は、共通電源ラインＶＤＤと蓄電素子８０に接続され、蓄電素子８０に貯蔵された電圧としきい電圧との差の自乗に比例する出力電流ＩＯＥＬＤを有機発光素子７０に供給する。有機発光素子７０は、第１薄膜トランジスタ１０から供給された出力電流ＩＯＬＥＤによって発光する。
このような画素ＰＥの構成は、上述したことに限定されず、多様に変形可能である。
図３に示したように、第１薄膜トランジスタ１０は、第１ゲート電極１２１、第１半導体層１４１、第１ソース電極１６３、及び第１ドレイン電極１６４を含む。第２薄膜トランジスタ２０は、第２ゲート電極１４５、第２半導体層１２５、第２ソース電極１６５、及び第２ドレイン電極１６６を含む。ここで、第１半導体層１４１は酸化物半導体層であり、第２半導体層１２５は多結晶シリコン半導体層である。また、第１薄膜トランジスタ１０は第１半導体層１４１と少なくとも一部が相接して重畳した複数のエッチングストッパ層（ｅｔｃｈｉｎｇ ｓｔｏｐｐｅｒ ｌａｙｅｒ）１４３、１４４を含む。
以下、図３を参照して、本発明の第１実施形態による第１薄膜トランジスタ１０及び第２薄膜トランジスタ２０の構造について積層順序を中心に詳細に説明する。
基板本体１１１は、ガラス、石英、セラミック、及びプラスチックなどからなる絶縁性基板で形成できる。しかし、本発明の第１実施形態がこれらに限定されることではなく、基板本体１１１をステンレス鋼などからなる金属性基板で形成することも可能である。
基板本体１１１上にはバッファ層１１５が形成される。バッファ層１１５は、多様な無機膜及び有機膜のいずれか一つ以上の膜で形成することができる。バッファ層１１５は、不純元素または水分のような不必要な成分の浸透を防止すると同時に、表面を平坦化する役割を果たす。しかし、バッファ層１１５は必ずしも必要な構成ではなく、基板本体１１１の種類及び工程条件によって省略可能である。
バッファ層１１５の上には、第１ゲート電極１２１と第２半導体層１２５が形成される。
第２半導体層１２５は、チャネル領域１２６と、チャネル領域１２６の両側にそれぞれ形成されたソース領域１２８及びドレイン領域１２７とに区分される。第２半導体層１２５のチャネル領域１２６は、不純物がドーピングされない多結晶シリコン層、つまり、真性半導体である。第２半導体層１２５のソース領域１２８及びドレイン領域１２７は、不純物がドーピングされた多結晶シリコン層である。この時、第２半導体層１２５のソース領域１２８及びドレイン領域１２７にドーピングされる不純物はＰ型不純物である。一例として、ホウ素（Ｂ）イオンのような物質がＰ型不純物として使用される。しかし、本発明の第１実施形態が上述したことに限定されることではない。したがって、ドーピングされる不純物をＮ型不純物とすることも可能である。この場合、リン（Ｐ）イオンのような物質がＮ型不純物として使用できる。
第１ゲート電極１２１は、第２半導体層１２５のソース領域１２８及びドレイン領域１２７と同一に形成される。つまり、第１ゲート電極１２１は、不純物がドーピングされた多結晶シリコン層で形成される。第１ゲート電極１２１は、第２半導体層１２５のソース領域１２８及びドレイン領域１２７が形成される時、同一層に共に形成される。
第１ゲート電極１２１及び第２半導体層１２５上には、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などで形成されたゲート絶縁膜１３０が形成される。しかし、本発明の第１実施形態において、ゲート絶縁膜１３０の材料が上述したものに限定されることではない。
ゲート絶縁膜１３０上には、第２ゲート電極１４５と第１半導体層１４１が形成される。また、第１半導体層１４１の一部領域のすぐ上に複数のエッチングストッパ層１４３、１４４が形成される。
第１半導体層１４１は少なくとも一部領域が第１ゲート電極１２１と重畳する。第１半導体層１４１は酸化物半導体層で形成される。第１半導体層１４１は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及び錫（Ｓｎ）のいずれか一つ以上の元素と酸素（Ｏ）とを含む酸化物で形成される。例えば、第１半導体層１４１は、ＩｎＺｎＯ、ＩｎＧａＯ、ＩｎＳｎＯ、ＺｎＳｎＯ、ＧａＳｎＯ、ＧａＺｎＯ、及びＧａＩｎＺｎＯなどの混合酸化物で作られる。
酸化物半導体を使用する第１薄膜トランジスタ１０は、水素化非晶質シリコンを使用する薄膜トランジスタに比べて、電荷の有効移動度（ｅｆｆｅｃｔｉｖｅ ｍｏｂｉｌｉｔｙ）が２〜１００倍程度大きく、オン／オフ電流比が１０５〜１０８の値を有する。つまり、酸化物半導体を使用した第１薄膜トランジスタ１０は相対的に優れた半導体の特性を有する。また、酸化物半導体の場合、バンドギャップ（ｂａｎｄ ｇａｐ）が約３．０ｅＶ〜３．５ｅＶであるので、可視光に対して光電流の漏れが発生しない。したがって、第１薄膜トランジスタ１０の瞬間残像を防止することができる。また、第１薄膜トランジスタ１０の特性を向上させるために、第１半導体層１４１に周期律表上の３族、４族、５族または遷移元素を追加的に含ませることができる。
エッチングストッパ層１４３、１４４は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、銀（Ａｇ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、及びタンタル（Ｔａ）のいずれか一つの金属や一つ以上の金属を含む合金などで形成される。
第２ゲート電極１４５は、第２半導体層１２５のチャネル領域１２６と重畳するように形成される。第２ゲート電極１４５は、第２半導体層１２５を形成する過程で、第２半導体層１２５のソース領域１２８とドレイン領域１２７に不純物をドーピングする時、チャネル領域１２６には不純物がドーピングされることを遮断する役割を果たす。第２ゲート電極１４５は、第１半導体層１４１と同一物質、つまり、酸化物半導体層に形成された第１電極層１４５１と、第１電極層１４５１の上にエッチングストッパ層１４４と同一物質、つまり、金属層で形成された第２電極層１４５４とを含む。このように、第２電極層１４５１は第１半導体層１４１と共に形成され、第２電極層１４５４はエッチングストッパ層１４４と共に形成される。
第１半導体層１４１、エッチングストッパ層１４３、１４４、及び第２ゲート電極１４５上には層間絶縁膜１５０が形成される。層間絶縁膜１５０は、複数のエッチングストッパ層１４３、１４４をそれぞれ露出する第１ソースコンタクトホール１５３と第１ドレインコンタクトホール１５４とを有する。また、層間絶縁膜１５０とゲート絶縁膜１３０は、共に第２半導体層１２５のソース領域１２８及びドレイン領域１２７の一部をそれぞれ露出する第２ソースコンタクトホール１５５と第２ドレインコンタクトホール１５６とを有する。層間絶縁膜１５０は、ゲート絶縁膜１３０と同様に窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などで形成されるが、これに限定されることではない。
層間絶縁膜１５０上には、第１ソース電極１６３、第１ドレイン電極１６４、第２ソース電極１６５、及び第２ドレイン電極１６６が形成される。
第１ソース電極１６３及び第１ドレイン電極１６４は、第１ソースコンタクトホール１５３及び第１ドレインコンタクトホール１５４を通じて複数のエッチングストッパ層１４３、１４４とそれぞれ接触し、互いに離隔する。第１ソース電極１６３及び第１ドレイン電極１６４はそれぞれ、エッチングストッパ層１４３、１４４を通じて第１半導体層１４１と間接的に接続される。
第２ソース電極１６５及び第２ドレイン電極１６６は、第２ソースコンタクトホール１５５及び第２ドレイン電極１５６を通じて第２半導体層１２５のソース領域１２８及びドレイン領域１２７とそれぞれ接触し、互いに離隔する。
コンタクトホール１５３、１５４、１５５、１５６は、同一のエッチング工程により、層間絶縁膜１５０または層間絶縁膜１５０とゲート絶縁膜１３０とを共にエッチングして形成される。具体的に、第２ソースコンタクトホール１５５及び第２ドレインコンタクトホール１５６は層間絶縁膜１５０とゲート絶縁膜１３０とを共にエッチングして形成される反面、第１ソースコンタクトホール１５３及び第１ドレインコンタクトホール１５４は層間絶縁膜１５０だけをエッチングして形成される。したがって、第２ソースコンタクトホール１５５及び第２ドレインコンタクトホール１５６を完成するために、ゲート絶縁膜１３０をエッチングする過程で、第１ソースコンタクトホール１５３及び第２ドレインコンタクトホール１５４を完成した後にも続けてエッチング液に露出する。そのため、第１ソースコンタクトホール１５３及び第２ドレインコンタクトホール１５４が過度に深くなったり、周辺の他の構成が損傷したりする恐れがある。しかし、本発明の第１実施形態による有機発光表示装置１０１においては、別途の追加工程を経ずに第２ゲート電極１４５を形成する過程で同時に形成されたエッチングストッパ層１４３、１４４は、第１ソースコンタクトホール１５３及び第１ドレインコンタクトホール１５４が安定的に形成されるように助ける。つまり、複数のエッチングストッパ層１４３、１４４を通じて各コンタクトホール１５３、１５４、１５５、１５６を形成するためのエッチング環境を効果的に制御することができる。
エッチングストッパ層１４３、１４４は、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などで形成された層間絶縁膜１５０及びゲート絶縁膜１３０と、相対的にエッチング選択比の異なる金属層とで形成される。
また、複数のエッチングストッパ１４３、１４４は第１ゲート電極１２１の外郭に位置する。
このような構成により、本発明の第１実施形態による有機発光表示装置１０１は、相対的に単純な構造を有して安定的に酸化物薄膜トランジスタの第１薄膜トランジスタ１０と多結晶シリコン薄膜トランジスタの第２薄膜トランジスタ２０とを共に用いて、全体的な性能を効率的に向上させることができる。
つまり、有機発光表示装置１０１の全体的な構造を単純化させて、第１薄膜トランジスタ１０１のエッチングストッパ層１４３、１４４と第２薄膜トランジスタ２０の第２ゲート電極１４５とを共に形成し、第１薄膜トランジスタ１０の第１ゲート電極１２１と第２薄膜トランジスタ２０の第２半導体層１２５とを共に形成することができる。また、エッチングストッパ層１４３、１４４を通じて安定的に有機発光表示装置１０１を形成することができる。
また、有機発光素子７０と直接接続して有機発光素子７０を駆動する第１薄膜トランジスタ１０としては、均一性が相対的に優れた酸化物薄膜トランジスタを使用し、非表示領域ＮＡの駆動回路や画素ＰＥのスイッチングまたは補償回路などに使用される第２薄膜トランジスタ２０は、電子移動度が相対的に優れた多結晶シリコン薄膜トランジスタを使用することができる。
したがって、有機発光表示装置１０１は、均一性及び電子移動度のような薄膜トランジスタの性能向上と共に、安定性及び生産性の両方を向上させることができる。
また、Ｎ型で形成された第１薄膜トランジスタ１０と、Ｐ型で形成された第２薄膜トランジスタ２０とを組み合わせて駆動回路に使用されるＣＭＯＳ薄膜トランジスタを形成することもできる。
以下、図４乃至図７を参照して、本発明の第１実施形態による有機発光表示装置１０１の製造方法について、第１薄膜トランジスタ１０及び第２薄膜トランジスタ２０の形成過程を中心に説明する。
まず、図４に示したように、基板本体１１１上に多結晶シリコン層を形成する。多結晶シリコン層は、まず、非晶質シリコン層を形成し、これを結晶化させる方法で形成することができる。非晶質シリコン層を結晶化させる方法としては当該技術分野の当業者に公知の多様な方法が用いられる。例えば、非晶質シリコン層は、熱、レーザー、ジュール熱、電場、または触媒金属などを利用して結晶化させることができる。多結晶シリコン層をパターニングして、第１ゲート電極中間体２２１及び第２半導体層中間体２２５を形成する。
次に、図５に示したように、第１ゲート電極中間体２２１と第２半導体層中間体２２５上にゲート絶縁膜１３０を形成する。ゲート絶縁膜１３０は、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などで形成できる。
次に、ゲート絶縁膜１３０上に酸化物半導体層１４０１と金属層１４０２を順次に蒸着する。この時、酸化物半導体層１４０１と金属層１４０２は真空雰囲気で連続的に蒸着される。このように、酸化物半導体層１４０１が蒸着された以後、金属層１４０２を蒸着する前に、追加的に経る工程を最少化することにより、酸化物半導体層１４０１が不必要に損傷することを防止することができる。
酸化物半導体層１４０１または金属層１４０２は、酸化物半導体または金属をスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）または蒸発法（ｅｖａｐｏｒａｔｉｏｎ）などのような物理的気相蒸着（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＶＤ）法など当該技術分野の当業者に公知の多様な方法によって蒸着される。
次に、図６に示したように、積層された酸化物半導体層１４０１及び金属層１４０２をエッチング工程によってパターニングし、第２ゲート電極１４５、第１半導体層１４１、及び複数のエッチングストッパ層１４３、１４４を形成する。この時、エッチング工程は二重露光またはハーフトーン（ｈａｌｆｔｏｎｅ）露光工程を含むことができる。
第１半導体層１４１は、少なくとも一部が第１ゲート電極中間体２２１と重畳するように形成され、複数のエッチングストッパ１４３、１４４はそれぞれ、第１半導体層１４１の一部領域上に形成される。また、複数のエッチングストッパ１４３、１４４は、第１ゲート電極中間体２２１の外郭に位置するように形成される。この時、複数のエッチングストッパ１４３、１４４は、第１ゲート電極中間体２２１とはできるたけ重畳しないことが好ましい。これは、金属層１４０２で形成されたエッチングストッパ層１４３、１４４は、第１ゲート電極中間体２２１に不純物がドーピングされることを遮断することができるためである。
第２ゲート電極１４５は、第２半導体層中間体２２５の一部と重畳するように形成される。また、第２ゲート電極１４５は、酸化物半導体層１４０１がパターニングされた第１電極層１４５１と、金属層１４０２がパターニングされた第２電極層１４５４とを含む。
次に、第１ゲート電極中間体２２１及び第２半導体層中間体２２５に不純物をドーピングして、第１ゲート電極１２１及び第２半導体層１２５を形成する。この時、不純物は、第１半導体層１４１を透過して第１ゲート電極中間体２２１にドーピングされる。反面、上述ように、不純物は、エッチングストッパ層１４３、１４４をほぼ透過できない。
第２半導体層１２５は、第２ゲート電極１４５によって不純物ドーピングが遮断されたチャネル領域１２６と、不純物がドーピングされてチャネル領域１２６の両側に形成されたソース領域１２８及びドレイン領域１２７とに区分される。第１ゲート電極１２１は、第２半導体層１２５のソース領域１２８及びドレイン領域１２７と同様に、不純物がドーピングされた多結晶シリコン層で形成される。図６において矢印は、不純物がドーピングされることを示す。
このように、本発明の第１実施形態では、導電性を有する不純物がドーピングされた多結晶シリコン層を第１ゲート電極１２１として使用することで、有機発光表示装置１０１の全体的な構造を簡素化させることができる。つまり、第１ゲート電極１２１と第２半導体層１２５をそれぞれ別途に形成せずに、第２半導体層１２５を形成する過程で第１ゲート電極１２１を共に形成して、有機発光表示装置の全体的な製造工程を単純化させることができる。
次に、図７に示したように、第１半導体層１４１、エッチングストッパ層１４３、１４４、及び第２ゲート電極１４５上に層間絶縁膜１５０を形成する。そして、層間絶縁膜１５０をエッチングして、複数のエッチングストッパ層１４３、１４４の一部をそれぞれ露出する第１ソースコンタクトホール１５３と第１ドレインコンタクトホール１５４を形成する。また、層間絶縁膜１５０とゲート絶縁膜１３０とを共にエッチングして、第２半導体層１２５のソース領域１２８及びドレイン領域１２７の一部をそれぞれ露出する第２ソースコンタクトホール１５５と第２ドレインコンタクトホール１５６を形成する。
次に、先に図３に示したように、層間絶縁膜１５０上に、第１ソース電極１６３、第１ドレイン電極１６４、第２ソース電極１６５、及び第２ドレイン電極１６６を形成する。
第１ソース電極１６３及び第１ドレイン電極１６４はそれぞれ、第１ソースコンタクトホール１５３、第１ドレインコンタクトホール１５４、及びエッチングストッパ層１４３、１４４を通じて第１半導体層１４１と間接的に接続される。つまり、本発明の第１実施形態で、エッチングストッパ層１４３、１４４は、第１ソース電極１６３及び第１ドレイン電極１６４と第１半導体層１４１との間に配置され、これらを電気的に接続させる。
第２ソース電極１６５及び第２ドレイン電極１６６はそれぞれ、第２ソースコンタクトホール１５５と第２ドレインコンタクトホール１５６を通じて第２半導体層１２５のソース領域１２８及びドレイン領域１２７と接続される。
以上のような製造方法により、本発明の第１実施形態による有機発光表示装置１０１を効果的に製造することができる。
一般に、多結晶シリコン薄膜トランジスタと酸化物薄膜トランジスタとを共に用いる場合、多結晶シリコン薄膜トランジスタと酸化物薄膜トランジスタの構造及び用いられる材料が互いに異なって製造工程が複雑になる。
しかし、本発明の第１実施形態によれば、酸化物薄膜トランジスタの第１薄膜トランジスタ１０と、多結晶シリコン薄膜トランジスタの第２薄膜トランジスタ２０とを効果的に形成することができる。
具体的に、第１薄膜トランジスタ１０の第１ゲート電極１２１と、第２薄膜トランジスタ２０の第２半導体層１２５とを、同一層に同時に形成することができるので、有機発光表示装置１０１の全体的な製造工程を単純化させることができる。
以下、図８を参照して、本発明の第２実施形態について説明する。
図８に示したように、本発明の第２実施形態による有機発光表示装置１０２は、エッチングストッパ層２４３、２４４の一部が第１薄膜トランジスタ１０の第１半導体層２４１のすぐ下に位置する。また、複数のエッチングストッパ２４３、２４４は第１ゲート電極１２１の外郭に位置する。
層間絶縁膜１５０の第１ソースコンタクトホール１５３及び第１ドレインコンタクトホール１５４はそれぞれ、複数のエッチングストッパ層２４３、２４４の一部を露出する。つまり、第１半導体層２４１と重畳しない複数のエッチングストッパ層２４３、２４４の一部が、第１ソースコンタクトホール１５３及び第１ドレインコンタクトホール１５４を通じて露出する。そして、第１ソース電極１６３及び第１ドレイン電極１６４はそれぞれ、第１ソースコンタクトホール１５３、第１ドレインコンタクトホール１５４、及び複数のエッチングストッパ層２４３、２４４を通じて第１半導体層２４１と接続される。
エッチングストッパ層２４３、２４４は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、銀（Ａｇ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、及びタンタル（Ｔａ）のいずれか一つの金属や、一つ以上の金属を含む合金などで形成される。つまり、エッチングストッパ層２４３、２４４は、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などで形成された層間絶縁膜１５０及びゲート絶縁膜１３０と、相対的にエッチング選択比の異なる金属層で形成される。
また、第２ゲート電極２４５は、複数のエッチングストッパ層２４３、２４４と同一層に同一材料で同時に形成される。
このように、本発明の第２実施形態によるエッチングストッパ層２４３、２４４も、第１ソースコンタクトホール１５３及び第１ドレインコンタクトホール１５４が安定的に形成されるように助ける。つまり、複数のエッチングストッパ層２４３、２４４は、第１ソースコンタクトホール１５３及び第１ドレインコンタクトホール１５４が過度に深くなったり、第１ソースコンタクトホール１５３及び第１ドレインコンタクトホール１５４の周辺の構成が損傷したりすることを防止できる。
したがって、本発明の第２実施形態による有機発光表示装置１０２も、相対的に単純な構造を有して安定的に酸化物薄膜トランジスタの第１薄膜トランジスタ１０と多結晶シリコン薄膜トランジスタの第２薄膜トランジスタ２０とを共に用いて、全体的な性能を効率的に向上させることができる。
以下、図９〜図１１を参照して、本発明の第２実施形態による有機発光表示装置１０２の製造方法について、第１実施形態との差異点を中心に説明する。
図９に示したように、基板本体１１１上にバッファ層１１５を形成し、バッファ層１１５上に第１ゲート電極中間体と第２半導体層中間体とを形成する。そして、第１ゲート電極中間体と第２半導体層中間体上にゲート絶縁膜１３０を形成する。
次に、ゲート絶縁膜１３０上に金属層を蒸着した後、これをパターニングして、第２ゲート電極２４５と複数のエッチングストッパ層２４３、２４４とを形成する。第２ゲート電極２４５は第２半導体層中間体の一部と重畳するように形成される。複数のエッチングストッパ２４３、２４４は第１ゲート電極中間体の外郭に形成され、第１ゲート電極中間体とはできるたけ重畳しないことが好ましい。
次に、第１ゲート電極中間体及び第２半導体層中間体に不純物をドーピングして、第１ゲート電極１２１及び第２半導体層１２５を形成する。この時、不純物はエッチングストッパ層２４３、２４４をほぼ透過できない。
第２半導体層１２５は、第２ゲート電極２４５によって不純物のドーピングが遮断されたチャネル領域１２６と、不純物がドーピングされてチャネル領域１２６の両側に形成されたソース領域１２８及びドレイン領域１２７とに区分される。第１ゲート電極１２１は、第２半導体層１２５のソース領域１２８及びドレイン領域１２７と同様に、不純物がドーピングされた多結晶シリコン層で形成される。図９において矢印は、不純物がドーピングされることを示す。
次に、図１０に示したように、複数のエッチングストッパ２４３、２４４の上に酸化物半導体層を形成した後、これをパターニングして、第１半導体層２４１を形成する。第１半導体層２４１は、ゲート絶縁膜１３０を介在して第１ゲート電極１２１上に位置し、複数のエッチングストッパ２４３、２４４のすぐ上に一部が重畳する。
次に、図１１に示したように、第１半導体層２４１、エッチングストッパ層２４３、２４４、及び第２ゲート電極２４５上に層間絶縁膜１５０を形成する。そして、層間絶縁膜１５０をエッチングして、複数のエッチングストッパ層２４３、２４４の一部をそれぞれ露出する第１ソースコンタクトホール１５３と第１ドレインコンタクトホール１５４を形成する。また、層間絶縁膜１５０とゲート絶縁膜１３０とを共にエッチングして、第２半導体層１２５のソース領域１２８及びドレイン領域１２７の一部をそれぞれ露出する第２ソースコンタクトホール１５５と第２ドレインコンタクトホール１５６を形成する。
次に、先に図３に示したように、層間絶縁膜１５０上に、第１ソース電極１６３、第１ドレイン電極１６４、第２ソース電極１６５、及び第２ドレイン電極１６６を形成する。
第１ソース電極１６３及び第１ドレイン電極１６４はそれぞれ、第１ソースコンタクトホール１５３、第１ドレインコンタクトホール１５４、及びエッチングストッパ層２４３、２４４を通じて第１半導体層１４１と直接的及び／又は間接的に接続される。つまり、本発明の第２実施形態で、第１ソース電極１６３及び第２ドレイン電極１６４は、エッチングストッパ層２４３、２４４を経て第１半導体層２４１と接続するか、または第１半導体層２４１と直接接続される。
第２ソース電極１６５及び第２ドレイン電極１６６はそれぞれ、第２ソースコンタクトホール１５５と第２ドレインコンタクトホール１５６を通じて第２半導体層１２５のソース領域１２８及びドレイン領域１２７と接続される。
以上のような製造方法により、本発明の第２実施形態による有機発光表示装置１０２を効果的に製造することができる。
本発明を上述のように好ましい実施形態を通じて説明したが、本発明はこれらに限定されず、次に記載する特許請求の範囲の概念と範囲を逸脱しない限り、種々の修正及び変形が可能であることを本発明が属する技術分野における者であれば簡単に理解できる。
１０ 第１薄膜トランジスタ
２０ 第２薄膜トランジスタ
１２１ 第１ゲート電極
１２５ 第２半導体層
１４１ 第１半導体層
１４３、１４４ エッチングストッパ層
１４５ 第２ゲート電極
１６３ 第１ソース電極
１６４ 第１ドレイン電極
１６５ 第２ソース電極
１６６ 第２ドレイン電極

Claims (25)

  1. 基板本体と、
    前記基板本体上に形成された第１ゲート電極及び第２半導体層と、
    前記第１ゲート電極及び前記第２半導体層の上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜を介在して前記第１ゲート電極及び前記第２半導体層上にそれぞれ形成された第１半導体層及び第２ゲート電極と、
    前記第１半導体層と少なくとも一部が相接して重畳した複数のエッチングストッパ層と、
    前記複数のエッチングストッパ層をそれぞれ露出する複数のコンタクトホールを有し、前記第１半導体層及び前記第２ゲート電極上に形成された層間絶縁膜と、
    前記層間絶縁膜上に形成され、前記複数のエッチングストッパ層を通じて前記第１半導体層とそれぞれ直接的及び／又は間接的に接続された第１ソース電極及び第１ドレイン電極と、
    前記層間絶縁膜上に形成されて前記第２半導体層と接続された第２ソース電極及び第２ドレイン電極と、
    を含む有機発光表示装置。
  2. 前記第１半導体層は酸化物半導体層である、請求項１に記載の有機発光表示装置。
  3. 前記第１半導体層は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及び錫（Ｓｎ）のいずれか一つ以上の元素と酸素（Ｏ）とを含む、請求項２に記載の有機発光表示装置。
  4. 前記エッチングストッパ層は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、銀（Ａｇ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、及びタンタル（Ｔａ）のいずれか一つの金属や、一つ以上の金属を含む合金で形成される、請求項２に記載の有機発光表示装置。
  5. 前記エッチングストッパ層は、前記第１半導体層の外郭に位置する、請求項４に記載の有機発光表示装置。
  6. 前記第２半導体層は、前記第２ゲート電極と重畳したチャネル領域と、前記チャネル領域の両側に形成されたソース領域及びドレイン領域とに区分される、請求項２に記載の有機発光表示装置。
  7. 前記第２半導体層の前記チャネル領域は、不純物がドーピングされない多結晶シリコン層であり、
    前記第２半導体層の前記ソース領域及び前記ドレイン領域は、不純物がドーピングされた多結晶シリコン層である、請求項６に記載の有機発光表示装置。
  8. 前記第１ゲート電極は、第２半導体層の前記ソース領域及び前記ドレイン領域と同一に形成される、請求項７に記載の有機発光表示装置。
  9. 前記不純物はＰ型不純物である、請求項７に記載の有機発光表示装置。
  10. 前記層間絶縁膜と前記ゲート絶縁膜とは、共に前記第２半導体層の前記ソース領域及び前記ドレイン領域の一部をそれぞれ露出する追加のコンタクトホールをさらに含む、請求項６に記載の有機発光表示装置。
  11. 前記エッチングストッパ層は、前記第１半導体層の一部領域のすぐ上に形成される、請求項１〜１０のいずれか一項に記載の有機発光表示装置。
  12. 前記第２ゲート電極は、前記第１半導体層と同一物質で形成された第１電極層と、前記エッチングストッパ層と同一物質で形成された第２電極層とを含む、請求項１１に記載の有機発光表示装置。
  13. 前記エッチングストッパ層の一部が前記第１半導体層のすぐ下に位置する、請求項１〜１０のいずれか一項に記載の有機発光表示装置。
  14. 前記第２ゲート電極は、前記エッチングストッパ層と同一物質で形成される、請求項１３に記載の有機発光表示装置。
  15. 基板本体上に多結晶シリコン層で作られた第１ゲート電極中間体及び第２半導体層中間体を形成する段階と、
    前記第１ゲート電極中間体及び前記第２半導体層中間体上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に酸化物半導体層と金属層とを順次に形成する段階と、
    前記酸化物半導体層と前記金属層とをパターニングして、第２ゲート電極、第１半導体層、及び前記第１半導体層の一部領域のすぐ上に形成された複数のエッチングストッパ層を形成する段階と、
    前記第１ゲート電極中間体及び前記第２半導体層中間体に、不純物をドーピングして、第１ゲート電極及び第２半導体層を形成する段階と、
    前記第２ゲート電極、前記第１半導体層、及び前記エッチングストッパ層上に層間絶縁膜を形成する段階と、
    前記層間絶縁膜をエッチングして前記複数のエッチングストッパ層をそれぞれ露出する第１ソースコンタクトホール及び第１ドレインコンタクトホールと、前記層間絶縁膜と前記ゲート絶縁膜を共にエッチングして前記第２半導体層の一部を露出する第２ソースコンタクトホール及び第２ドレインコンタクトホールとを形成する段階と、
    を含む有機発光表示装置の製造方法。
  16. 前記第２ゲート電極は、前記酸化物半導体層と前記金属層とが積層された二重層の構造を有し、
    前記第１半導体層は前記酸化物半導体層で作られ、前記エッチングストッパ層は前記金属層で作られる、請求項１５に記載の有機発光表示装置の製造方法。
  17. 基板本体上に多結晶シリコン層で作られた第１ゲート電極中間体及び第２半導体層中間体を形成する段階と、
    前記第１ゲート電極中間体及び前記第２半導体層中間体の上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に金属層を形成した後、パターニングして、第２ゲート電極と複数のエッチングストッパ層を形成する段階と、
    前記第１ゲート電極中間体及び前記第２半導体層中間体に不純物をドーピングして、第１ゲート電極及び第２半導体層を形成する段階と、
    前記複数のエッチングストッパ上に酸化物半導体層を形成した後、パターニングして、前記複数のエッチングストッパと一部が重畳した前記第１半導体層を形成する段階と、
    前記第２ゲート電極、前記エッチングストッパ層、及び前記第１半導体層上に層間絶縁膜を形成する段階と、
    前記層間絶縁膜をエッチングして前記複数のエッチングストッパ層をそれぞれ露出する第１ソースコンタクトホール及び第１ドレインコンタクトホールと、前記層間絶縁膜と前記ゲート絶縁膜を共にエッチングして前記第２半導体層の一部を露出する第２ソースコンタクトホール及び第２ドレインコンタクトホールとを形成する段階と、
    を含む有機発光表示装置の製造方法。
  18. 前記層間絶縁膜上に、第１ソース電極、第１ドレイン電極、第２ソース電極、及び第２ドレイン電極を形成する段階をさらに含み、
    前記第１ソース電極及び前記第１ドレイン電極はそれぞれ、前記第１ソースコンタクトホール、前記第１ドレインコンタクトホール、及び前記エッチングストッパ層を通じて前記第１半導体層と直接的及び／又は間接的に接続され、
    前記第２ソース電極及び前記第２ドレイン電極はそれぞれ、前記第２ソースコンタクトホール及び前記第２ドレインコンタクトホールを通じて前記第２半導体層と接続される、請求項１５〜１７のいずれか一項に記載の有機発光表示装置の製造方法。
  19. 前記第１半導体層は、ガリウム（Ｇａ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及び錫（Ｓｎ）のいずれか一つ以上の元素と酸素（Ｏ）とを含む、請求項１８に記載の有機発光表示装置の製造方法。
  20. 前記エッチングストッパ層は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、銀（Ａｇ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、及びタンタル（Ｔａ）のいずれか一つの金属や、一つ以上の金属を含む合金で形成される、請求項１８に記載の有機発光表示装置の製造方法。
  21. 前記エッチングストッパ層は、前記第１半導体層の外郭に位置する、請求項２０に記載の有機発光表示装置の製造方法。
  22. 前記第２半導体層は、前記第２ゲート電極と重畳したチャネル領域と、前記チャネル領域の両側に形成されたソース領域及びドレイン領域とに区分される、請求項１８に記載の有機発光表示装置の製造方法。
  23. 前記第２半導体層の前記チャネル領域は、不純物がドーピングされない多結晶シリコン層であり、
    前記第２半導体層の前記ソース領域及び前記ドレイン領域は、不純物がドーピングされた多結晶シリコン層である、請求項２２に記載の有機発光表示装置の製造方法。
  24. 前記第１ゲート電極は、第２半導体層の前記ソース領域及び前記ドレイン領域と同一に形成される、請求項２３に記載の有機発光表示装置の製造方法。
  25. 前記不純物はＰ型不純物である、請求項２３に記載の有機発光表示装置の製造方法。
JP2010137371A 2009-08-25 2010-06-16 有機発光表示装置及びその製造方法 Active JP5015289B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090078946A KR101065407B1 (ko) 2009-08-25 2009-08-25 유기 발광 표시 장치 및 그 제조 방법
KR10-2009-0078946 2009-08-25

Publications (2)

Publication Number Publication Date
JP2011048339A true JP2011048339A (ja) 2011-03-10
JP5015289B2 JP5015289B2 (ja) 2012-08-29

Family

ID=43623504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010137371A Active JP5015289B2 (ja) 2009-08-25 2010-06-16 有機発光表示装置及びその製造方法

Country Status (5)

Country Link
US (1) US8455876B2 (ja)
JP (1) JP5015289B2 (ja)
KR (1) KR101065407B1 (ja)
CN (1) CN101997025B (ja)
TW (1) TWI580021B (ja)

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109079A (ja) * 2009-10-21 2011-06-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013183111A (ja) * 2012-03-05 2013-09-12 Sony Corp トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
WO2015052991A1 (ja) * 2013-10-09 2015-04-16 シャープ株式会社 半導体装置およびその製造方法
JP2015141255A (ja) * 2014-01-27 2015-08-03 株式会社ジャパンディスプレイ 発光素子表示装置
KR20150089299A (ko) * 2014-01-27 2015-08-05 한국전자통신연구원 디스플레이 소자, 그 제조 방법, 및 이미지 센서 소자의 제조방법
JP2015156486A (ja) * 2014-02-19 2015-08-27 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 有機発光ディスプレイ装置
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
WO2015194417A1 (ja) * 2014-06-17 2015-12-23 シャープ株式会社 半導体装置
US9685500B2 (en) 2014-03-14 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Circuit system
US9691799B2 (en) 2014-02-24 2017-06-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
WO2017130776A1 (ja) * 2016-01-27 2017-08-03 シャープ株式会社 半導体装置およびその製造方法
JP2017220632A (ja) * 2016-06-10 2017-12-14 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
WO2018030298A1 (ja) * 2016-08-12 2018-02-15 シャープ株式会社 アクティブマトリクス基板および表示装置
JP2018025777A (ja) * 2016-08-03 2018-02-15 株式会社半導体エネルギー研究所 表示装置および電子機器
WO2018056117A1 (ja) * 2016-09-20 2018-03-29 シャープ株式会社 半導体装置および表示装置
JP2018074076A (ja) * 2016-11-02 2018-05-10 株式会社ジャパンディスプレイ 表示装置
JP2018117154A (ja) * 2013-08-26 2018-07-26 アップル インコーポレイテッド シリコン薄膜トランジスタ及び半導体酸化物薄膜トランジスタを有するディスプレイ
WO2018180617A1 (ja) * 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板、液晶表示装置および有機ｅｌ表示装置
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
JP2019124771A (ja) * 2018-01-15 2019-07-25 株式会社ジャパンディスプレイ 表示装置
WO2020021938A1 (ja) * 2018-07-23 2020-01-30 株式会社ジャパンディスプレイ 表示装置
US10714009B2 (en) 2015-12-04 2020-07-14 Apple Inc. Display with light-emitting diodes
WO2020161995A1 (ja) * 2019-02-06 2020-08-13 株式会社ジャパンディスプレイ 表示装置
JP2020174181A (ja) * 2015-12-28 2020-10-22 株式会社半導体エネルギー研究所 半導体装置
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
JP2021119385A (ja) * 2020-04-14 2021-08-12 株式会社半導体エネルギー研究所 表示装置
JP2021122048A (ja) * 2014-03-28 2021-08-26 株式会社半導体エネルギー研究所 撮像装置
JP2022023057A (ja) * 2016-07-08 2022-02-07 株式会社半導体エネルギー研究所 電子機器
WO2022123647A1 (ja) * 2020-12-08 2022-06-16 シャープ株式会社 表示装置及びその製造方法
US11568902B2 (en) 2010-09-14 2023-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistors with different channel-formation materials
WO2023013039A1 (ja) * 2021-08-06 2023-02-09 シャープディスプレイテクノロジー株式会社 表示装置及びその製造方法
JP2023055729A (ja) * 2016-03-18 2023-04-18 株式会社半導体エネルギー研究所 表示装置
WO2024154256A1 (ja) * 2023-01-18 2024-07-25 シャープディスプレイテクノロジー株式会社 表示装置
WO2024154255A1 (ja) * 2023-01-18 2024-07-25 シャープディスプレイテクノロジー株式会社 表示装置

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2494692B1 (en) * 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device
KR101842538B1 (ko) * 2011-05-26 2018-03-28 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
KR101959018B1 (ko) * 2012-06-15 2019-07-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102014169B1 (ko) * 2012-07-30 2019-08-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR101444777B1 (ko) 2012-08-10 2014-09-26 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
CN103000632B (zh) * 2012-12-12 2015-08-05 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
KR102109166B1 (ko) * 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
KR102022396B1 (ko) * 2013-02-20 2019-09-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN103456739A (zh) * 2013-08-16 2013-12-18 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
KR102207916B1 (ko) 2013-10-17 2021-01-27 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR102227474B1 (ko) 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
CN103715147B (zh) 2013-12-27 2016-08-17 京东方科技集团股份有限公司 互补型薄膜晶体管驱动背板及其制作方法、显示面板
CN103794633B (zh) * 2014-01-27 2016-06-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US9484396B2 (en) 2014-01-27 2016-11-01 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, display device and electronic product
KR102279392B1 (ko) * 2014-02-24 2021-07-21 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR101561803B1 (ko) 2014-02-24 2015-10-22 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR101561804B1 (ko) 2014-02-24 2015-10-22 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR101561801B1 (ko) 2014-02-24 2015-10-20 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102501162B1 (ko) * 2014-02-25 2023-02-16 엘지디스플레이 주식회사 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
US9489882B2 (en) 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display having selective portions driven with adjustable refresh rate and method of driving the same
US9490276B2 (en) * 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display backplane and method of fabricating the same
US9634038B2 (en) * 2014-02-25 2017-04-25 Lg Display Co., Ltd. Display backplane having multiple types of thin-film-transistors
US9276050B2 (en) * 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device
WO2016108473A1 (en) * 2014-12-31 2016-07-07 LG Display Co.,Ltd. Display backplane having multiple types of thin-film-transistors
KR20150111005A (ko) * 2014-03-24 2015-10-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102291894B1 (ko) * 2014-06-30 2021-08-20 엘지디스플레이 주식회사 산화물 반도체를 포함하는 박막 트랜지스터 기판
CN104241392B (zh) * 2014-07-14 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
TWI578574B (zh) * 2014-07-14 2017-04-11 新世紀光電股份有限公司 發光元件結構
KR102223678B1 (ko) 2014-07-25 2021-03-08 삼성디스플레이 주식회사 표시장치용 백플레인 및 그 제조 방법
CN104576657B (zh) * 2014-12-23 2019-02-01 天马微电子股份有限公司 一种阵列基板及其制造方法
US9780157B2 (en) * 2014-12-23 2017-10-03 Lg Display Co., Ltd. Flexible display device with gate-in-panel circuit
KR101658716B1 (ko) * 2014-12-31 2016-09-30 엘지디스플레이 주식회사 표시 장치
KR102636037B1 (ko) * 2014-12-31 2024-02-08 엘지디스플레이 주식회사 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102424108B1 (ko) * 2015-11-26 2022-07-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9911762B2 (en) 2015-12-03 2018-03-06 Innolux Corporation Display device
KR102563778B1 (ko) * 2015-12-30 2023-08-04 엘지디스플레이 주식회사 박막트랜지스터 및 이를 구비한 표시장치
CN105679769A (zh) 2016-01-27 2016-06-15 深圳市华星光电技术有限公司 一种tft基板、显示装置以及制造方法
JP6725317B2 (ja) * 2016-05-19 2020-07-15 株式会社ジャパンディスプレイ 表示装置
CN106098699B (zh) * 2016-06-23 2019-04-05 京东方科技集团股份有限公司 一种阵列基板、其制作方法、显示面板及其制作方法
CN107808884A (zh) * 2016-08-24 2018-03-16 中芯国际集成电路制造(上海)有限公司 三维nand闪存器件的制造方法
KR20180023155A (ko) 2016-08-24 2018-03-07 삼성디스플레이 주식회사 유기발광 표시장치
CN106371253A (zh) * 2016-08-26 2017-02-01 武汉华星光电技术有限公司 阵列基板、液晶显示面板以及制造方法
JP2018031976A (ja) * 2016-08-26 2018-03-01 株式会社ジャパンディスプレイ 表示装置
KR102768407B1 (ko) 2016-08-29 2025-02-18 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
US20180061867A1 (en) * 2016-08-31 2018-03-01 Apple Inc. Methods of protecting semiconductor oxide channel in hybrid tft process flow
KR102731378B1 (ko) * 2016-08-31 2024-11-15 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
CN112768476B (zh) * 2016-09-01 2024-07-16 群创光电股份有限公司 显示装置
KR102389264B1 (ko) 2016-09-02 2022-04-22 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR102566551B1 (ko) 2016-12-05 2023-08-14 삼성디스플레이주식회사 표시장치 및 그의 구동방법
US10249695B2 (en) 2017-03-24 2019-04-02 Apple Inc. Displays with silicon and semiconducting-oxide top-gate thin-film transistors
WO2018180842A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板の製造方法、表示装置
JP2018170324A (ja) * 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
US11177293B2 (en) 2017-12-15 2021-11-16 Boe Technology Group Co., Ltd. Array substrate and fabricating method thereof, and display device
CN107910302A (zh) * 2017-12-15 2018-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN108231795B (zh) * 2018-01-02 2020-06-30 京东方科技集团股份有限公司 阵列基板、制作方法、显示面板及显示装置
KR102591811B1 (ko) * 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR102620228B1 (ko) * 2018-08-16 2024-01-02 삼성디스플레이 주식회사 표시 장치
KR102689232B1 (ko) * 2018-09-20 2024-07-29 삼성디스플레이 주식회사 트랜지스터 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
KR102756447B1 (ko) * 2018-10-24 2025-01-17 엘지디스플레이 주식회사 전자장치, 패널 및 게이트 구동회로
KR102808119B1 (ko) * 2019-01-11 2025-05-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102782858B1 (ko) 2019-02-08 2025-03-17 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109817645B (zh) * 2019-02-18 2021-03-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、电子设备
CN112119498B (zh) * 2019-04-15 2024-05-24 京东方科技集团股份有限公司 制造阵列基板的方法、阵列基板、显示设备
CN110136651B (zh) * 2019-06-12 2021-09-17 京东方科技集团股份有限公司 一种阵列基板、oled显示面板和显示装置
KR102833564B1 (ko) * 2019-07-09 2025-07-14 삼성디스플레이 주식회사 표시 장치
CN111029346A (zh) * 2019-11-27 2020-04-17 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法及电子设备
TW202211195A (zh) 2020-08-12 2022-03-16 日商半導體能源研究所股份有限公司 顯示裝置、其工作方法以及電子裝置
JP7720850B2 (ja) 2020-08-27 2025-08-08 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び電子機器
CN112331679B (zh) * 2020-11-05 2022-08-19 湖北长江新型显示产业创新中心有限公司 显示装置
JP2022090361A (ja) * 2020-12-07 2022-06-17 株式会社ジャパンディスプレイ 半導体装置及びその製造方法
CN115132746A (zh) * 2021-03-23 2022-09-30 深圳市柔宇科技股份有限公司 薄膜晶体管、显示装置及薄膜晶体管的制作方法
WO2024000494A1 (zh) * 2022-06-30 2024-01-04 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000276076A (ja) * 1999-01-21 2000-10-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002050768A (ja) * 2001-05-14 2002-02-15 Semiconductor Energy Lab Co Ltd 半導体装置
JP2008300612A (ja) * 2007-05-31 2008-12-11 Panasonic Corp 表示装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512271B1 (en) * 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW578028B (en) * 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
KR20050003249A (ko) 2003-06-30 2005-01-10 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR100938886B1 (ko) 2003-06-30 2010-01-27 엘지디스플레이 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR100542989B1 (ko) 2003-07-23 2006-01-20 삼성에스디아이 주식회사 씨모스 박막 트래지스터 및 이를 사용한 디스플레이디바이스
US8441049B2 (en) * 2003-07-16 2013-05-14 Samsung Display Co., Ltd. Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
KR100686338B1 (ko) * 2003-11-25 2007-02-22 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시 장치
JP4439260B2 (ja) * 2003-12-26 2010-03-24 三洋電機株式会社 表示装置の製造方法
TWI255032B (en) * 2004-01-29 2006-05-11 Casio Computer Co Ltd Transistor array and manufacturing method thereof image processing device
US7157295B2 (en) * 2004-05-11 2007-01-02 Tpo Displays Corporation Method of manufacturing liquid crystal display
KR100662789B1 (ko) 2004-12-28 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100662790B1 (ko) * 2004-12-28 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2006337819A (ja) * 2005-06-03 2006-12-14 Canon Inc 表示装置およびその駆動方法
KR100731750B1 (ko) * 2005-06-23 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터 및 이를 이용한 유기전계발광표시장치의제조방법
KR100667087B1 (ko) * 2005-09-30 2007-01-11 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법
KR100763913B1 (ko) * 2006-04-27 2007-10-05 삼성전자주식회사 박막 트랜지스터의 제조방법
JP2008085053A (ja) * 2006-09-27 2008-04-10 Hitachi Displays Ltd 表示装置の製造方法および表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000276076A (ja) * 1999-01-21 2000-10-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002050768A (ja) * 2001-05-14 2002-02-15 Semiconductor Energy Lab Co Ltd 半導体装置
JP2008300612A (ja) * 2007-05-31 2008-12-11 Panasonic Corp 表示装置及びその製造方法
JP2009540623A (ja) * 2007-05-31 2009-11-19 パナソニック株式会社 有機ｅｌデバイスおよびその製造方法

Cited By (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109079A (ja) * 2009-10-21 2011-06-02 Semiconductor Energy Lab Co Ltd 半導体装置
US12040042B2 (en) 2010-09-14 2024-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor
US11568902B2 (en) 2010-09-14 2023-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistors with different channel-formation materials
JP2013183111A (ja) * 2012-03-05 2013-09-12 Sony Corp トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
JP2020064314A (ja) * 2013-08-26 2020-04-23 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． シリコン薄膜トランジスタ及び半導体酸化物薄膜トランジスタを有するディスプレイ
KR20190085175A (ko) * 2013-08-26 2019-07-17 애플 인크. 실리콘 및 반도체성 산화물 박막 트랜지스터를 구비한 디스플레이
US10998344B2 (en) 2013-08-26 2021-05-04 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US11177291B2 (en) 2013-08-26 2021-11-16 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US12414378B2 (en) 2013-08-26 2025-09-09 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US10741588B2 (en) 2013-08-26 2020-08-11 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US10707237B2 (en) 2013-08-26 2020-07-07 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
KR20180097782A (ko) * 2013-08-26 2018-08-31 애플 인크. 실리콘 및 반도체성 산화물 박막 트랜지스터를 구비한 디스플레이
JP2018117154A (ja) * 2013-08-26 2018-07-26 アップル インコーポレイテッド シリコン薄膜トランジスタ及び半導体酸化物薄膜トランジスタを有するディスプレイ
KR102001357B1 (ko) 2013-08-26 2019-07-17 애플 인크. 실리콘 및 반도체성 산화물 박막 트랜지스터를 구비한 디스플레이
KR102015756B1 (ko) 2013-08-26 2019-08-28 애플 인크. 실리콘 및 반도체성 산화물 박막 트랜지스터를 구비한 디스플레이
US11587954B2 (en) 2013-08-26 2023-02-21 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US11876099B2 (en) 2013-08-26 2024-01-16 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
WO2015052991A1 (ja) * 2013-10-09 2015-04-16 シャープ株式会社 半導体装置およびその製造方法
KR20150089299A (ko) * 2014-01-27 2015-08-05 한국전자통신연구원 디스플레이 소자, 그 제조 방법, 및 이미지 센서 소자의 제조방법
JP2015141255A (ja) * 2014-01-27 2015-08-03 株式会社ジャパンディスプレイ 発光素子表示装置
KR102060377B1 (ko) * 2014-01-27 2020-02-11 한국전자통신연구원 디스플레이 소자, 그 제조 방법, 및 이미지 센서 소자의 제조방법
JP2015156486A (ja) * 2014-02-19 2015-08-27 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 有機発光ディスプレイ装置
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9691799B2 (en) 2014-02-24 2017-06-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9455279B2 (en) 2014-02-24 2016-09-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9685500B2 (en) 2014-03-14 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Circuit system
JP2021122048A (ja) * 2014-03-28 2021-08-26 株式会社半導体エネルギー研究所 撮像装置
WO2015194417A1 (ja) * 2014-06-17 2015-12-23 シャープ株式会社 半導体装置
US10714009B2 (en) 2015-12-04 2020-07-14 Apple Inc. Display with light-emitting diodes
US11462163B2 (en) 2015-12-04 2022-10-04 Apple Inc. Display with light-emitting diodes
US11232748B2 (en) 2015-12-04 2022-01-25 Apple Inc. Display with light-emitting diodes
US12417743B2 (en) 2015-12-04 2025-09-16 Apple Inc. Display with light-emitting diodes
US12142220B2 (en) 2015-12-04 2024-11-12 Apple Inc. Display with light-emitting diodes
US11875745B2 (en) 2015-12-04 2024-01-16 Apple Inc. Display with light-emitting diodes
US10997917B2 (en) 2015-12-04 2021-05-04 Apple Inc. Display with light-emitting diodes
US11615746B2 (en) 2015-12-04 2023-03-28 Apple Inc. Display with light-emitting diodes
JP2020174181A (ja) * 2015-12-28 2020-10-22 株式会社半導体エネルギー研究所 半導体装置
WO2017130776A1 (ja) * 2016-01-27 2017-08-03 シャープ株式会社 半導体装置およびその製造方法
JP7455242B2 (ja) 2016-03-18 2024-03-25 株式会社半導体エネルギー研究所 表示装置
JP2023055729A (ja) * 2016-03-18 2023-04-18 株式会社半導体エネルギー研究所 表示装置
JP2017220632A (ja) * 2016-06-10 2017-12-14 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
JP7119192B2 (ja) 2016-07-08 2022-08-16 株式会社半導体エネルギー研究所 電子機器、及び、表示装置
JP2022023057A (ja) * 2016-07-08 2022-02-07 株式会社半導体エネルギー研究所 電子機器
US11404447B2 (en) 2016-08-03 2022-08-02 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US12027528B2 (en) 2016-08-03 2024-07-02 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2020154323A (ja) * 2016-08-03 2020-09-24 株式会社半導体エネルギー研究所 表示装置
JP2018025777A (ja) * 2016-08-03 2018-02-15 株式会社半導体エネルギー研究所 表示装置および電子機器
JP7060927B2 (ja) 2016-08-03 2022-04-27 株式会社半導体エネルギー研究所 表示装置および電子機器
US11676971B2 (en) 2016-08-03 2023-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10957268B2 (en) 2016-08-12 2021-03-23 Sharp Kabushiki Kaisha Active-matrix substrate and display device
WO2018030298A1 (ja) * 2016-08-12 2018-02-15 シャープ株式会社 アクティブマトリクス基板および表示装置
WO2018056117A1 (ja) * 2016-09-20 2018-03-29 シャープ株式会社 半導体装置および表示装置
JP2018074076A (ja) * 2016-11-02 2018-05-10 株式会社ジャパンディスプレイ 表示装置
WO2018180617A1 (ja) * 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板、液晶表示装置および有機ｅｌ表示装置
JP7085352B2 (ja) 2018-01-15 2022-06-16 株式会社ジャパンディスプレイ 表示装置
JP2019124771A (ja) * 2018-01-15 2019-07-25 株式会社ジャパンディスプレイ 表示装置
WO2020021938A1 (ja) * 2018-07-23 2020-01-30 株式会社ジャパンディスプレイ 表示装置
WO2020161995A1 (ja) * 2019-02-06 2020-08-13 株式会社ジャパンディスプレイ 表示装置
JP7399229B2 (ja) 2020-04-14 2023-12-15 株式会社半導体エネルギー研究所 表示装置
JP7721756B2 (ja) 2020-04-14 2025-08-12 株式会社半導体エネルギー研究所 表示装置
JP2022172088A (ja) * 2020-04-14 2022-11-15 株式会社半導体エネルギー研究所 表示装置
JP7118202B2 (ja) 2020-04-14 2022-08-15 株式会社半導体エネルギー研究所 表示装置
JP2021119385A (ja) * 2020-04-14 2021-08-12 株式会社半導体エネルギー研究所 表示装置
JP2024161035A (ja) * 2020-04-14 2024-11-15 株式会社半導体エネルギー研究所 表示装置
WO2022123647A1 (ja) * 2020-12-08 2022-06-16 シャープ株式会社 表示装置及びその製造方法
WO2023013039A1 (ja) * 2021-08-06 2023-02-09 シャープディスプレイテクノロジー株式会社 表示装置及びその製造方法
WO2024154255A1 (ja) * 2023-01-18 2024-07-25 シャープディスプレイテクノロジー株式会社 表示装置
WO2024154256A1 (ja) * 2023-01-18 2024-07-25 シャープディスプレイテクノロジー株式会社 表示装置

Also Published As

Publication number Publication date
CN101997025B (zh) 2013-05-08
TWI580021B (zh) 2017-04-21
JP5015289B2 (ja) 2012-08-29
US20110049523A1 (en) 2011-03-03
KR20110021259A (ko) 2011-03-04
CN101997025A (zh) 2011-03-30
KR101065407B1 (ko) 2011-09-16
TW201114027A (en) 2011-04-16
US8455876B2 (en) 2013-06-04

Similar Documents

Publication Publication Date Title
JP5015289B2 (ja) 有機発光表示装置及びその製造方法
JP5368381B2 (ja) 有機発光表示装置及びその製造方法
US8405084B2 (en) Organic light emitting diode display and method for manufacturing the same
US10692975B2 (en) Thin-film transistor array substrate
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
JP5766481B2 (ja) 表示装置および電子機器
US8415659B2 (en) Organic light emitting diode display device and method of fabricating the same
JP4943534B2 (ja) 有機発光表示装置及びその製造方法
KR20150079094A (ko) 유기전계발광표시장치 및 그 제조방법
JP2011258945A (ja) 有機発光ディスプレイ装置及びその製造方法
WO2018049744A1 (zh) Amoled像素驱动电路的制作方法
CN104752426A (zh) 共栅极立体式cmos器件、oled器件及其制造方法
US20240055532A1 (en) Display apparatus
JP2010278165A (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5015289

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250