[go: up one dir, main page]

JP2011060917A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2011060917A
JP2011060917A JP2009207523A JP2009207523A JP2011060917A JP 2011060917 A JP2011060917 A JP 2011060917A JP 2009207523 A JP2009207523 A JP 2009207523A JP 2009207523 A JP2009207523 A JP 2009207523A JP 2011060917 A JP2011060917 A JP 2011060917A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
refractive index
semiconductor layer
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009207523A
Other languages
English (en)
Inventor
Eiji Miyai
英次 宮井
Kentaro Tamura
謙太郎 田村
Kazuaki Tsutsumi
一陽 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2009207523A priority Critical patent/JP2011060917A/ja
Publication of JP2011060917A publication Critical patent/JP2011060917A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】基板成長面に光の干渉効果を考慮した周期的凹凸構造を形成することにより、光取り出し効率の向上した半導体発光素子を提供する。
【解決手段】第１屈折率を有する基板１０と、基板１０上に配置され、第２屈折率を有し、周期的凹凸加工された加工層１８と、加工層１８に挟まれた凹部の基板１０上および凸部の加工層１８上に配置され、第３屈折率を有する第１半導体層１２とを備え、第２屈折率の値は、第１屈折率の値よりも大きく、第３屈折率の値よりも小さい半導体発光素子。
【選択図】図１

Description

本発明は、半導体発光素子に係り、特に基板成長面に光の干渉効果を考慮した周期的凹凸構造を形成することにより、発光効率の向上した半導体発光素子に関する。
発光ダイオード（ＬＥＤ：Light Emitting Diode）などに、ＩＩＩ族窒化物系半導体からなる半導体発光素子が使用されている。ＩＩＩ族窒化物系半導体の例としては、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）などがある。代表的なＩＩＩ族窒化物系半導体は、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１, ０≦ｙ≦１, ０≦ｘ＋ｙ≦１）で表される。
ＩＩＩ族窒化物系半導体を用いた半導体発光素子は、例えば、基板上にｎ型のＩＩＩ族窒化物系半導体層（ｎ型半導体層）、活性層（発光層）およびｐ型のＩＩＩ族窒化物系半導体層（ｐ型半導体層）をこの順に積層した構造を有する。そして、ｐ型半導体層から供給された正孔（ホール）とｎ型半導体層から供給された電子が活性層で再結合して発生する光を外部に出力する。
活性層として、井戸層（ウェル層）をウェル層よりもバンドギャップの大きな障壁層（バリア層）でサンドイッチ状に複数層挟んだ多重量子井戸（ＭＱＷ：Multi-Quantum Well）構造が採用可能である。
ＬＥＤの発光効率を決める要因の一つに、光取り出し効率がある。光取り出し効率とは、発光層で発光した光を半導体層の外側へ取り出す効率である。半導体層の屈折率は、半導体層の外側、例えばエポキシ樹脂の屈折率よりも高い。その上、屈折率の差が大きいために、半導体層の内部へ全反射してしまう光の量が多く、如何に発光した光を取り出せるかということが発光効率向上に効果がある。
発光効率を向上させる試みとして、サファイア基板上にＳｉＯ２の凹凸パターンを作製することは可能である（例えば、特許文献１参照。）。ただし、ＳｉＯ２は半導体層より屈折率が小さいが、サファイアの屈折率よりも小さいため、光取り出し効率向上の余地はまだある。
また、ナノインプリント技術を用いて基板成長面への凹凸パターンを樹脂やレジストなどで作製することは可能である（例えば、特許文献２参照。）。
また、基板上に形成された窒化物半導体膜を有し、基板の成長面には凹部と凸部が設けられ、凹部では、窒化物半導体膜と基板との間に空洞を有する窒化物半導体構造の発光素子についても既に開示されている（例えば、特許文献３参照。）。
また、発光層の下方に凹凸形状の屈折率界面を付与することによって、発光層で生じた横方向の光の少なくとも一部に対して、その進行方向を外界に向かわせる半導体発光素子は、既に開示されている（例えば、特許文献４参照。）。
また、基板に凹凸部を設けることによって外部量子効率を向上させた半導体発光素子についても既に開示されている（例えば、特許文献５参照。）。
特許文献３〜５に開示された従来技術では、凹部の深さが数μｍ（少なくとも１μｍ）程度である。このため、厚く堆積させるための成膜の時間と、深くエッチングするための加工に時間を要し、製造コストの増大を招いていた。
特開２００９−５４８９８号公報 特開２００５−１３６１０６号公報 特開２０００−１０６４５５号公報 特開２００４−２４７７５７号公報 特開２００５−１０１５６６号公報
従来技術のように、凹部の深さを深く形成することによって、光が散乱され、それにより光の取り出し効率向上の効果があると云われている。本発明者らの実験結果によれば、以下の知見を得ている。すなわち、凸部を基板とは異なる屈折率を持つ材料で形成した場合に、凹凸が無いときには、基板側へ通り抜けていた光の成分の一部が、この深い凹部があることで散乱し、基板側へ通り抜けられない。一方で、凹凸が無いときに基板側へ通り抜けられない光の成分の一部が、凹凸があることで基板側へ通り抜けられるようになる。従来技術では光を凹凸の側壁面で反射または入射させるために散乱させるような効果が必要であり、凹凸の深さは数μｍの厚さが必要であった。
凹凸が無いときに基板側へ通り抜けられない光の成分がある理由は、基板より半導体層の屈折率が大きいことにより、半導体層から基板へのある入射角以上では全反射するからである。例えば、ＧａＮとサファイアでは、屈折率はそれぞれｎ（ＧａＮ）＝２．５、ｎ（サファイア）＝１．７であり、入射角がｓｉｎ-1｛ｎ（サファイア）／ｎ（ＧａＮ）｝＝４２．８度以上のときに全反射する。全反射角度は屈折率の差が大きい程、小さくなる傾向にあり、光取り出し効率の点では、屈折率差が大きいことは好ましくない。
凹凸の側壁面では、入射角度θ２は９０度から基板への入射角度θ１を引いた分、θ２＝９０−θ１になる。簡単のために、サファイアで凹凸を形成した場合は、凹凸の側壁面では、９０−θ１<４２．８のとき、つまりθ１＞４７．２の場合に、側壁面からサファイア基板側へ透過することができる。ただし、この側壁面からの透過成分を増やすには凹凸を深くする必要があり、少なくとも１μｍは無いと効果が得られない。
従来技術の一つである凸部をＳｉＯ2で形成されている場合は、ＳｉＯ２の屈折率は１．５であるため、ＧａＮとの屈折率差はサファイアよりも大きくなり、全反射角度は３６．８度と小さくなってしまい。サファイア基板で凹凸を形成するよりも基板側への光の透過率は悪くなる。
凸部の材質がＳｉＮの場合、屈折率はｎ（ＳｉＮ）＝１．９５となる。ＧａＮとの屈折率差はサファイア基板の場合より小さくなり、凹凸の側壁面からの透過光が増える。しかし、光取り出し効率向上のためには凹凸を１μｍと深くする必要があり、ＳｉＮの堆積の時間とエッチングに時間を費やし、コスト増になる。
また、光の取り出し効率の向上の点では、反射防止膜のような効果として、サファイア結晶基板全面をＧａＮとサファイアの中間の屈折率をもつもの、例えばＳｉＮで薄く覆うことが理想であるが、それではサファイア結晶基板上にＧａＮ系結晶を成長させることができない。
そこで、浅い凹凸を形成することで、反射防止膜の効果を持たせつつ、ＧａＮ系結晶を成長させるということが両立でき、光取り出し効率の向上が期待できる。
本発明の目的は、半導体層の屈折率と基板の屈折率の中間の屈折率を持つ材料を基板成長面上に、光の干渉効果を考慮した周期的凹凸構造を形成し、光取り出し効率の向上した半導体発光素子を提供することにある。
上記目的を達成するための本発明の一態様によれば、第１屈折率を有する基板と、基板上に配置され、第２屈折率を有し、周期的凹凸加工された加工層と、加工層に挟まれた凹部の基板上および凸部の加工層上に配置され、第３屈折率を有する第１半導体層とを備え、第２屈折率の値は、第１屈折率の値よりも大きく、第３屈折率の値よりも小さい半導体発光素子が提供される。
本発明によれば、基板成長面に光の干渉効果を考慮した周期的凹凸構造を形成することにより、光取り出し効率の向上した半導体発光素子を提供することができる。
（ａ）本発明の第１の実施の形態に係る半導体発光素子の模式的断面構造図、（ｂ）図１（ａ）に対応する模式的平面パターン構成図。 （ａ）本発明の第１の実施の形態に係る半導体発光素子をパッケージに実装した構造を示す模式的断面構造図、（ｂ）図２（ａ）のＰ部分の拡大図。 本発明の第１の実施の形態に係る半導体発光素子に適用するＢＡｌＧａＩｎＮのバンドギャップエネルギーとａ軸格子定数の関係を説明する図。 本発明の第１の実施の形態に係る半導体発光素子に適用するＢＡｌＧａＩｎＮの屈折率ｎとａ軸格子定数の関係を説明する図。 本発明の第１の実施の形態に係る半導体発光素子に適用するＢＡｌＧａＮのバンドギャップエネルギーと屈折率ｎとの関係を説明する図。 本発明の第１の実施の形態に係る半導体発光素子に適用するＡｌＩｎＮの屈折率ｎおよびバンドギャップエネルギーとＡｌxＩｎ1-xＮの組成比ｘとの関係を説明する図。図中には参考として、ＧａＮの屈折率とバンドギャップエネルギーが示してある。 本発明の第１の実施の形態に係る半導体発光素子において、サファイア基板と、周期的凹凸加工された加工層と、ＢwＡｌyＧａ1-xＩｎzＮ(０≦ｗ≦１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＝ｗ＋ｙ＋ｚ)系半導体層の模式的断面構造図。 本発明の第１の実施の形態に係る半導体発光素子において、加工層の凹凸パターンの周期的構造例１。 本発明の第１の実施の形態に係る半導体発光素子において、加工層の凹凸パターンの周期的構造例２。 本発明の第１の実施の形態に係る半導体発光素子において、加工層の凹凸パターンの周期的構造例３。 （ａ）本発明の第１の実施の形態に係る半導体発光素子において、入射角度θでサファイア基板に進入した光が、サファイア基板界面で屈折されてサファイア基板を透過する様子を説明する模式的断面構造図、（ｂ）図１１（ａ）のＱ部分の拡大図。 本発明の第１の実施の形態に係る半導体発光素子において、凸部の長さａ＝５μｍ、凹部の長さｂ＝２μｍ、凹凸の深さｔ＝２００ｎｍ〜１０００ｎｍの場合のＢＡｌＧａＩｎＮ系半導体層からサファイア基板への散乱透過強度と入射角度θとの関係を説明する図。 本発明の第１の実施の形態に係る半導体発光素子において、凸部の長さａ＝５μｍ、凹部の長さｂ＝２μｍ、凹凸の深さｔ＝６０ｎｍ〜２００ｎｍの場合のＢＡｌＧａＩｎＮ系半導体層からサファイア基板への散乱透過強度と入射角度θとの関係を説明する図。 本発明の第１の実施の形態に係る半導体発光素子において、凸部の長さａ＝５μｍ、凹部の長さｂ＝０．５μｍ、凹凸の深さｔ＝２００ｎｍ〜１０００ｎｍの場合のＢＡｌＧａＩｎＮ系半導体層からサファイア基板への散乱透過強度と入射角度θとの関係を説明する図。 本発明の第１の実施の形態に係る半導体発光素子において、凹凸がなく加工層が一様に形成された場合の加工層の厚さｔ＝２００ｎｍ〜１０００ｎｍの場合のＢＡｌＧａＩｎＮ系半導体層からサファイア基板への散乱透過強度と入射角度θとの関係を説明する図。 本発明の第１の実施の形態に係る半導体発光素子において、凸部の長さａ＝５μｍ、凹部の長さｂ＝０．５μｍ、凹凸の深さｔ＝９０ｎｍの場合において、加工層としてＳｉＮ層を用いた場合のＢＡｌＧａＩｎＮ系半導体層からサファイア基板への散乱透過強度と入射角度θとの関係を説明する図（破線は加工層としてＳｉＯ2層を用いた場合の比較例）。 本発明の第１の実施の形態に係る半導体発光素子において、凸部の長さａ＝５μｍ、凹部の長さｂ＝０〜２μｍ、加工層としてＳｉＮ層を用いた場合のＢＡｌＧａＩｎＮ系半導体層からサファイア基板への積分散乱透過強度と凹部の深さｔとの関係を説明する図（□は加工層としてＳｉＯ2層を用いた場合の比較例）。 （ａ）本発明の第１の実施の形態に係る半導体発光素子の基板加工工程の一工程を用いて形成された基板および加工された加工層の模式的断面構造図（構造例１）、（ｂ）本発明の第１の実施の形態に係る半導体発光素子の基板加工工程を用いて形成された基板および加工層の模式的断面構造図（構造例２）、（ｃ）本発明の第１の実施の形態に係る半導体発光素子の基板加工工程を用いて形成された基板および加工層の模式的断面構造図（構造例３）、（ｄ）本発明の第１の実施の形態に係る半導体発光素子の基板加工工程を用いて形成された基板および加工層の模式的断面構造図（構造例４）。 （ａ）本発明の第１の実施の形態に係る半導体発光素子の基板加工工程を用いて形成された基板上の加工層の模式的平面パターン構成図（構成例１）、（ｂ）本発明の第１の実施の形態に係る半導体発光素子の基板加工工程を用いて形成された基板上の加工層の模式的平面パターン構成図（構成例２）、（ｃ）本発明の第１の実施の形態に係る半導体発光素子の基板加工工程を用いて形成された基板上の加工層の模式的平面パターン構成図（構成例３）、（ｄ）本発明の第１の実施の形態に係る半導体発光素子の基板加工工程を用いて形成された基板上の加工層の模式的平面パターン構成図（構成例４）。 本発明の第１の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図（その１）。 本発明の第１の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図（その２）。 本発明の第１の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図（その３）。 本発明の第１の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図（その４）。 本発明の第１の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図（その５）。 本発明の第１の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図（その６）。 本発明の第１の実施の形態に係る半導体発光素子の製造方法において、横方向成長の一工程を説明する模式的断面構造図（その１）。 本発明の第１の実施の形態に係る半導体発光素子の製造方法において、横方向成長の一工程を説明する模式的断面構造図（その２）。 本発明の第１の実施の形態に係る半導体発光素子の製造方法において、横方向成長の一工程を説明する模式的断面構造図（その３）。 本発明の第１の実施の形態に係る半導体発光素子の製造方法において、横方向成長の一工程を説明する模式的断面構造図（その４）。 本発明の第１の実施の形態に係る半導体発光素子の製造方法において、横方向成長の一工程を説明する模式的断面構造図（その５）。 本発明の第１の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図（その６）。 本発明の第１の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図（その７）。 本発明の第１の実施の形態に係る半導体発光素子の詳細な模式的断面構造例１であって、半導体発光素子部分および活性層部分の拡大された模式的断面構造図。 本発明の第１の実施の形態に係る半導体発光素子の詳細な模式的断面構造例２あって、半導体発光素子部分および活性層部分の拡大された模式的断面構造図。 本発明の第１の実施の形態に係る半導体発光素子に適用されるＩＩＩ族窒化物半導体の結晶面について説明するための模式図であって、（ａ）ＩＩＩ族窒化物半導体の結晶構造のｃ面、ａ面、ｍ面を示す模式図、（ｂ）半極性面{１０−１１}を説明するための模式図、（ｃ）半極性面｛１０−１３｝を説明するための模式図、（ｄ）ＩＩＩ族原子と窒素原子の結合を示す模式図。 図３３に示した本発明の第１の実施の形態に係る半導体発光素子において、ｐ側電極およびｎ側電極まで形成した模式的断面構造図。 本発明の第１の実施の形態に係る半導体発光素子の詳細な模式的断面構造例３であって、半導体発光素子部分および活性層部分の拡大された模式的断面構造図。 図３７に示した本発明の第１の実施の形態に係る半導体発光素子のｐ側電極およびｎ側電極まで形成した模式的断面構造図。 本発明の第１の実施の形態に係る半導体発光素子をフリップチップ構造のパッケージに実装した構造を示す模式的断面構造図。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
以下の本発明の実施の形態に係る半導体発光装置において、「透明」とは、ＬＥＤの発光波長に対して透過率が約５０％以上であるものと定義する。また「透明」とは、本発明の実施の形態に係る半導体発光装置において、可視光線に対して、無色透明という意味でも使用する。可視光線は波長約３６０ｎｍ〜８３０ｎｍ程度、エネルギー約３．４５ｅＶ〜１．４９ｅＶ程度に相当し、この領域で透過率が５０％以上あれば透明である。
[第１の実施の形態]
（素子構造）
本発明の第１の実施の形態に係る半導体発光素子は、図１（ａ）および図１（ｂ）に示すように、第１屈折率を有する基板１０と、基板１０上に配置され、第２屈折率を有し、周期的凹凸加工された加工層１８と、加工層１８に挟まれた基板１０上および加工層１８上に配置され、第３屈折率を有し、ｎ型不純物をドープされた第１半導体層１２と、第１半導体層１２上に配置された活性層１３と、活性層１３上に配置され、ｐ型不純物をドープされた第２半導体層１４とを備え、第２屈折率の値は、第１屈折率の値よりも大きく、第３屈折率の値よりも小さい。
基板１０は、例えばサファイア基板で形成される。なお、基板１０は、多層積層構造の途中に配置された層構造若しくは半導体層で形成されていても良い。
加工層１８は、酸化物、窒化物、または酸素と窒素からなる化合物のいずれかで形成されていても良い。
また、加工層１８は、Ｂ、Ｍｇ、Ａｌ、Ｓｉ、Ｔｉ、Ｚｎ、またはＧａのいずれかの元素から構成される化合物で形成されていても良い。
また、加工層１８は、例えば、ＳｉＮ、ＳｉＯＮ、ＡｌＮ、Ａｌ2Ｏ3、ＢＮ、ＢＡｌＮ、Ｂ2Ｏ3、Ｇａ2Ｏ3、ＭｇＯ、ＴｉＮ、ＴｉＯ2、ＺｎＯ、ＭｇＺｎＯ、ＭｇＡｌ2Ｏ4、またはＢpＡｌqＧａ1-rＮ(０≦ｐ≦１、０≦ｑ≦１、０≦ｒ≦１、ｒ＝ｐ＋ｑ)などのいずれかを用いることができる。
加工層１８のパターンサイズは数μｍ程度であり、例えば、約０．２μｍ〜約１０μｍ程度である。例えば、基板１０上に凹部の深さｔ＝２００ｎｍ以下の周期的凹凸構造を形成することによって、加工層１８のパターンを形成している。
加工層１８の凹部の深さｔは、例えば２００ｎｍ以下であり、発光波長４５０ｎｍのＬＥＤの場合には、凹凸の深さｔは、約９０ｎｍであることが好ましい。
第１半導体層１２は、ＢwＡｌyＧａ1-xＩｎzＮ(０≦ｗ≦１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＝ｗ＋ｙ＋ｚ)系半導体層を備える。
また、第１の実施の形態に係る半導体発光素子は、図１（ａ）に示すように、加工層１８に挟まれた基板１０上に配置されたバッファ層１６をさらに備えていても良い。
バッファ層１６は、例えば、ＢsＡｌtＧａ1-uＮ(０≦ｓ≦１、０≦ｔ≦１、０≦ｕ≦１、ｕ＝ｓ＋ｔ)系半導体を堆積することによって形成される。
第１半導体層１２は、バッファ層１６上に配置されたＢiＡｌjＧａ1-kＮ(０≦ｉ≦１、０≦ｊ≦１、０≦ｋ≦１、ｋ＝ｉ＋ｊ)系半導体層を備えていても良い。ここで、第３屈折率はバッファ層１６の屈折率の値と同じ、または大きい値を有する。
バッファ層１６、第１半導体層１２のいずれか一方若しくは両方ともにＳｉドープされていても良い。
バッファ層１６の屈折率の値は、第２屈折率の値と同じ、または大きい。すなわち、第１屈折率を有する基板１０と、第２屈折率を有する加工層１８と、第３屈折率を有する第１半導体層１２において、第１屈折率＜第２屈折率＜第３屈折率の関係があり、さらに、バッファ層１６の屈折率の値は、第２屈折率の値と同じ、または大きく、もしくは第３屈折率の値と同じ、または小さい。
また、第１の実施の形態に係る半導体発光素子は、図１（ａ）および図１（ｂ）に示すように、第２半導体層１４上に配置された透明電極１５と、透明電極１５、第２半導体層１４、活性層１３および第１半導体層１２の一部を除去して得られた第１半導体層１２面上に配置されたｎ側電極２００と、透明電極１５上に配置されたｐ側電極１００とを備える。
尚、第１半導体層１２、活性層１３、第２半導体層１４、透明電極１５、ｎ側電極２００、ｐ側電極１００などの各部の詳細については、図２２〜図２５、あるいは図３３の詳細構造の説明において併せて説明する。
第１の実施の形態に係る半導体発光素子をパッケージに実装した模式的断面構造は、図２（ａ）に示すように表される。また、図２（ａ）のＡ部分の拡大された模式的断面構造は、図２（ｂ）に示すように表される。
図２（ａ）に示すように、第１の実施の形態に係る半導体発光素子のｐ側電極１００は、ボンディングコンタクト１０２を介して、ボンディングワイヤ１０４によって、パッケージ２の内壁底に実装されたアノード用の電極パターン１０６に接続され、同様に、ｎ側電極２００は、ボンディングコンタクト２０２を介して、ボンディングワイヤ２０４によって、パッケージ２の内壁底に実装されたカソード用の電極パターン２０６に接続されている。
また、第１の実施の形態に係る半導体発光素子は、例えば、モールド樹脂１によって、パッケージ２内に実装されている。
図２（ａ）に示すように、活性層１３から上方向に放射された光は、第２半導体層１４と透明電極１５との界面で一部反射され、下方向に伝搬される。また、活性層１３から下方向に放射された光は、加工層１８において効率良く屈折されて、基板１０内を伝搬し、パッケージ２の内壁底で反射され、上方向に伝搬される。
結果として、図２（ａ）に示すように、パッケージ２に実装された第１の実施の形態に係る半導体発光素子において、活性層１３から上方向および下方向に放射された光は、効率良く外部に取り出すことができる。
第１の実施の形態に係る半導体発光素子に適用するＢＡｌＧａＩｎＮのバンドギャップエネルギーとａ軸格子定数の関係は、図３に示すように表される。図３の横軸であるａ軸格子定数（ｎｍ）は、ＢＡｌＧａＩｎＮ系結晶のａ軸の長さであり、軸の方向は、基板１０の表面に平行である。なお、ここで、基板１０の表面に垂直な方向は、ｃ軸になる。バンドギャップエネルギーＥ（ｅＶ）から波長λ（ｎｍ）への変換は、λ＝１２３９．８４／Ｅによって計算可能である。
図３に示すように、ＢＡｌＧａＩｎＮのバンドギャップエネルギーは、ＢＮ、ＡｌＮ、ＧａＮ、ＩｎＮとそれらを繋ぐ点線で囲まれた領域内に収まる。
第１の実施の形態に係る半導体発光素子に適用するＢＡｌＧａＩｎＮの屈折率ｎとａ軸格子定数の関係は、図４に示すように表される。図４に示すように、ＢＡｌＧａＩｎＮの屈折率は、ＢＮ、ＡｌＮ、ＧａＮ、ＩｎＮとそれらを繋ぐ点線で囲まれた領域内に収まる。
第１の実施の形態に係る半導体発光素子に適用するＢＡｌＧａＩｎＮのバンドギャップエネルギーと屈折率ｎとの関係は、図５に示すように表される。図５に示すように、ＢＡｌＧａＮのバンドギャップエネルギーは、ＢＮ、ＡｌＮ、ＧａＮとそれらを繋ぐ点線で囲まれた領域内に収まる。バッファ層１６として、ＢＡｌＧａＮを選択することで、常にＢＡｌＧａＮの屈折率ｎは、ＧａＮの屈折率よりも小さくすることができ、ＢＡｌＧａＮのバンドギャップエネルギーも、常にＧａＮのバンドギャップエネルギーよりも大きくすることができる。そのため、光の取り出し効率を考慮すると、バッファ層１６として、ＢＡｌＧａＮを選択することが望ましい。さらに、光の取り出し効率を考慮すると、バッファ層１６だけに限らず、第１半導体層１２に対してもＢＡｌＧａＮを適用することができる。
第１の実施の形態に係る半導体発光素子に適用するＡｌＩｎＮの屈折率ｎおよびバンドギャップエネルギーとＡｌxＩｎ1-xＮの組成比ｘとの関係は、図６に示すように表される。ＡｌxＩｎ1-xＮの組成比ｘが０．５以上であれば、ＡｌＩｎＮの屈折率ｎは、ＧａＮの屈折率よりも小さくなり、ＡｌＩｎＮのバンドギャップエネルギーは、ＧａＮのバンドギャップエネルギーよりも大きくすることができる。したがって、光の取り出し効率を考慮すると、バッファ層１６だけに限らず、第１半導体層１２に対してもＡｌＩｎＮを適用することができる。
（加工層）
第１の実施の形態に係る半導体発光素子の基板１０の加工工程は、基板１０自体を加工する代わりに、予め、基板１０表面に加工が容易な材料の層を形成しておいて、この層を、例えば、エッチング加工することによって、基板１０表面に凹部の深さｔ＝２００ｎｍ以下の周期的凹凸構造を形成している。
そこで、凸部を形成する加工層１８をＳｉＮで形成し、凹部の表面はサファイア基板１０を露出するように形成することで、露出したサファイア基板１０の表面からＧａＮ系半導体結晶を成長させることが可能となる。相対的に凹部の露出面積を減少させ、凸部を形成する加工層１８の面積を増加させることで、ＳｉＮとＧａＮ系半導体結晶が接する面積が増大し、結果として、光が取り出せない角度成分を低減する条件を得ることができる。ここで、凹凸の深さは２００ｎｍ以下でも充分に効果が得られている。
第１の実施の形態に係る半導体発光素子では、凸部を形成する加工層１８の面積が重要であるため、凹凸の深さはそれほど重要な事項ではない。例えば、凹凸の深さが２００ｎｍ以下と小さいことで、凹凸の深さが１μｍの場合に比べて、成膜時間および加工時間を、それぞれ１／５以下に減らすことができ、製造時間短縮によるコスト削減を可能にすることができる。
さらに凹凸の深さが２００ｎｍ以下と小さいことで、ＧａＮ系半導体層からサファイア基板１０側へ透過する光に対して、凸部を形成する加工層１８のＳｉＮが反射防止膜のような役割も果たすため、サファイア基板１０側へ光を導入するのにより効果がある。
ＧａＮとサファイア基板１０界面では全反射しない角度でも、サファイア基板１０側へ１００％透過することはできず、屈折率差に応じた分だけ反射される。この反射される成分を減らすことで、光の取り出し効率の向上が可能である。反射成分を減らすには、ＧａＮ層の屈折率よりも小さく、サファイア基板１０の屈折率よりも大きい屈折率を有する材質を選ぶのが良い。
すなわち、サファイア基板１０上にＧａＮ層の屈折率よりも小さく、サファイア基板１０の屈折率よりも大きい屈折率を有する材質の凸部を有する加工層１８を形成することによって、この反射成分を減らし、光の取り出し効率を向上することができる。
例えば、ＳｉＮの屈折率は、ｎ（ＳｉＮ）＝１．９５であり、ＧａＮの屈折率ｎ（ＧａＮ）＝２．５、サファイアの屈折率ｎ（サファイア）＝１．７に対して、好ましい値を有する。一方、ＳｉＯ2の屈折率は、ｎ（ＳｉＯ2）＝１．５であり、凸部をＳｉＯ2で形成することによって、光の取り出し効率は減少してしまう。
ＳｉＮに限らず、屈折率２．１５のＡｌＮ、またはＡｌＮとＧａＮの中間の屈折率を持つＡｌＧａＮでも凸部を形成ことができる。さらにサファイア基板を使用する場合には、屈折率がサファイアの１．７より大きくなるように組成を調整することで、ＢＧａＮ、ＢＡｌＮ、ＢＡｌＧａＮで凸部を形成することもできる。
ＧａＮの屈折率ｎ（ＧａＮ）＝２．５、サファイアの屈折率ｎ（サファイア）＝１．７に対して、例えば、ｎ（ＡｌＮ）＝２．１５、ｎ（ＢＮ）＝１．６５、ｎ（ＢＡｌＮ）＝１．６５〜２．１５、ｎ（ＢＧａＮ）＝１．６５〜２．５、ｎ（ＡｌＧａＮ）＝２．１５〜２．５であることから、ｎ（ＳｉＮ）＝１．９５と同じ、または大きく、ｎ（ＧａＮ）＝２．５と同じ、または小さい屈折率を有するＡｌＮ、ＢＡｌＮ、ＢＧａＮ、ＡｌＧａＮ、ＢＡｌＧａＮなどをバッファ層１６として適用することができる。
サファイア基板１０上にＳｉＮを全面に形成することができれば、反射成分を減らす効果はもっとも大きいが、それではＧａＮ層を形成することが難しい。
そこで、部分的に加工層１８を形成するＳｉＮ層をエッチングし、サファイア基板１０を露出させることで、ＧａＮ層の形成が可能になる。サファイア基板１０上にＧａＮ層の屈折率よりも小さく、サファイア基板１０の屈折率よりも大きい屈折率を有するＳｉＮ層の凸部を形成することによって、ＧａＮとサファイア基板１０界面での反射成分を減らすことができる。
サファイア基板１０が露出している凹部の面積ＢとＳｉＮで覆われている凸部を形成する加工層１８の面積Ａを比較すると、ＢとＡは同じか、若しくは、Ｂ＜Ａであることが好ましい。また、サファイア基板１０が露出している凹部の長さｂが、ＳｉＮで覆われている凸部の長さａよりも短い方が好ましい。具体的には、ｂ／ａは、２／５以下であることが望ましい。
例えば、サファイア基板１０が露出している凹部の深さｔは、最大２００ｎｍ程度もあれば充分である。例えば、発光ピーク波長４５０ｎｍのＬＥＤにおいては、サファイア基板１０上のＳｉＮ層の凸部の深さは、９０ｎｍが最適である。
加工層１８の膜厚が２００ｎｍ以下と薄い場合、幾何光学の手法では光の取り出し効率を算定することは不可能であり、干渉の効果を考慮する必要がある。すなわち、波動光学の手法を用いることで、干渉の効果を考慮して、光の取り出し効率を見積もることが可能となる。波動光学の効果を計算するには、マックスウェル方程式を直接差分により解く時間領域差分法を用いることで実行可能となる。この手法は、近似式を使用しないことにより、複雑な構造にも対応可能である。本発明の第１の実施の形態に係る半導体発光素子においては、波動光学の手法を用いることで、干渉の効果を考慮して、光の取り出し効率を最適化している。
本発明の第１の実施の形態に係る半導体発光素子においては、波動光学の手法を用い、発光波長および各部の屈折率をパラメータにして、実質的な計算速度を得るために面内を１次元構造として、簡素化して計算した。
例えば、ＧａＮ系半導体層からサファイア基板１０に対して、ある入射角の光がサファイア基板１０側へ散乱成分も含めて透過する強度を計算し、入射角を０度から１０度ステップで変化させて計算した値をすべて積分して比較した。その結果、発光波長４５０ｎｍのＧａＩｎＮ系半導体発光素子の場合、厚さ９０ｎｍのときに干渉の効果によって、光の取り出し効率が向上することを見出した。
第１の実施の形態に係る半導体発光素子によれば、加工層１８の凹凸の配列は、周期構造になっていることで、ＧａＮ系半導体層からサファイア基板１０側への透過率が向上する。その結果、光の取り出し効率が向上し、輝度が向上する。
第１の実施の形態に係る半導体発光素子によれば、加工層１８の周期的凹凸の干渉の効果によりＧａＮ系半導体層からサファイア基板１０側への透過率が向上し、その結果、光の取り出し効率が向上し、輝度の向上が可能となる。
（シミュレーション）
第１の実施の形態に係る半導体発光素子において、シミュレーションに用いた基板構造は、図７に示すように、第１屈折率を有するサファイア基板１０と、サファイア基板１０上に配置され、第２屈折率を有し、周期的凹凸構造を有するＳｉＮからなる加工層１８と、加工層１８に挟まれた基板１０上および加工層１８上に配置され、第３屈折率を有し、ＢwＡｌyＧａ1-xＩｎzＮ(０≦ｗ≦１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＝ｗ＋ｙ＋ｚ)系半導体層からなる第１半導体層１２とを備える。ここで、第２屈折率の値ｎ（ＳｉＮ）＝１．９５、第１屈折率の値ｎ（サファイア）＝１．７であり、第３屈折率の値ｎ（ＢＡｌＧａＩｎＮ）は、図４〜図６に示すように、例えば２．０〜２．９の範囲に設定可能である。したがって、第２屈折率の値は、第１屈折率の値よりも大きく、第３屈折率の値よりも小さく設定される。
―周期的構造例１―
第１の実施の形態に係る半導体発光素子において、加工層の凹凸パターンの周期的構造例１は、図８に示すように、矩形パターンが千鳥格子状に配置されている。凹部はサファイア基板１０で形成され、凸部はＳｉＮからなる加工層１８で形成される。凸部の幅ａ＝５μｍ、凹部の幅ｂ＝２μｍである。凸部、凹部それぞれの幅（ａ,ｂ）は、周期的特徴を示す。あるいは、凸部の最も長い部分の幅ａと、その両端の凹部の幅ｂで規定しても良い。凹部表面は、ＧａＮ系半導体単結晶がエピタキシャル成長可能なサファイア基板１０の表面である。
―周期的構造例２―
第１の実施の形態に係る半導体発光素子において、加工層の凹凸パターンの周期的構造例２は、図９に示すように、三角形パターンが千鳥格子状に配置されている。凹部はサファイア基板１０で形成され、凸部はＳｉＮからなる加工層１８で形成される。凸部の幅ａ＝５μｍ、凹部の幅ｂ＝２μｍである。凸部、凹部それぞれの幅（ａ,ｂ）は、周期的特徴を示す。凹部表面は、ＧａＮ系半導体単結晶がエピタキシャル成長可能なサファイア基板１０の表面である。
―周期的構造例３―
第１の実施の形態に係る半導体発光素子において、加工層の凹凸パターンの周期的構造例３は、図１０に示すように、円形パターンが千鳥格子状に配置されている。凹部はサファイア基板１０で形成され、凸部はＳｉＮからなる加工層１８で形成される。凸部の幅ａ＝５μｍ、凹部の幅ｂ＝２μｍである。凸部、凹部それぞれの幅（ａ,ｂ）は、周期的特徴を示す。凹部表面は、ＧａＮ系半導体単結晶がエピタキシャル成長可能なサファイア基板１０の表面である。
第１の実施の形態に係る半導体発光素子において、入射角度θでサファイア基板１０に進入した光が、サファイア基板１０界面で屈折されてサファイア基板１０を透過する様子を説明する模式的断面構造は、図１１（ａ）に示すように表され、また、図１１（ａ）のＱ部分の拡大は、図１１（ｂ）に示すように表される。
第１の実施の形態に係る半導体発光素子において、凸部の長さａ＝５μｍ、凹部の長さｂ＝２μｍ、凹凸の深さｔ＝２００ｎｍ〜１０００ｎｍの場合のＢＡｌＧａＩｎＮ系半導体層からサファイア基板への散乱透過強度と入射角度θとの関係は、図１２に示すように表される。同様に、凹凸の深さｔ＝６０ｎｍ〜２００ｎｍの場合のＢＡｌＧａＩｎＮ系半導体層からサファイア基板への散乱透過強度と入射角度θとの関係は、図１３に示すように表される。図１３から明らかなように、凹凸の深さｔ＝６０ｎｍ〜９０ｎｍの場合、散乱透過強度の変化値のコントラストが最も高い。
第１の実施の形態に係る半導体発光素子において、凸部の長さａ＝５μｍ、凹部の長さｂ＝０．５μｍ、凹凸の深さｔ＝２００ｎｍ〜１０００ｎｍの場合のＢＡｌＧａＩｎＮ系半導体層からサファイア基板１０への散乱透過強度と入射角度θとの関係は、図１４に示すように表される。また、凹凸がなく加工層が一様に形成された場合の加工層１８の厚さｔ＝２００ｎｍ〜１０００ｎｍの場合のＢＡｌＧａＩｎＮ系半導体層からサファイア基板１０への散乱透過強度と入射角度θとの関係は、図１５に示すように表される。
第１の実施の形態に係る半導体発光素子において、凸部の長さａ＝５μｍ、凹部の長さｂ＝０．５μｍ、加工層１８としてＳｉＮ層を用いた場合のＢＡｌＧａＩｎＮ系半導体層からサファイア基板１０への散乱透過強度と入射角度θとの関係は、図１６に示すように表される。図１６において、破線は加工層１８としてＳｉＯ2層を用いた場合の比較例に相当する。図１６から明らかなように、ＳｉＯ2は屈折率がサファイアより小さいため、散乱透過強度は、ＳｉＮの場合よりも小さくなる。また、図１６から明らかなように、加工層１８としてＳｉＯ2層を用いた場合に比較して、ＳｉＮ層を用いた場合、散乱透過強度の変化値のコントラストが高い。
第１の実施の形態に係る半導体発光素子において、凸部の長さａ＝５μｍ、凹部の長さｂ＝０〜２μｍ、加工層１８としてＳｉＮ層を用いた場合のＢＡｌＧａＩｎＮ系半導体層からサファイア基板１０への積分散乱透過強度と凹部の深さｔとの関係は、図１７に示すように表される。四角印（□）は、加工層１８としてＳｉＯ2層を用いた場合の比較例に相当する。図１７から明らかなように、散乱透過強度を入射角度θに対して積分した積分散乱透過強度は、ＳｉＮ層からなる加工層１８の凹部の長さｂ＝２μｍのとき、凹部の深さｔ＝９０ｎｍにおいて大きくなる。凹凸がなくＳｉＮ層が一様に形成される場合（uniform）、最も積分散乱透過強度が大きくなるが、ＢＡｌＧａＩｎＮ系半導体層のエピタキシャル成長ができなくなるため、実際は使うことができない。一方、加工層１８としてＳｉＯ2層を用いた場合は、ＳｉＮ層を用いた場合に比較して、積分散乱透過強度の値は、小さくなる。
（加工層の断面構造例）
加工層１８の模式的断面構造例を図１８（ａ）〜（ｄ）を参照して、以下に説明する。
図１８（ａ）は、第１の実施の形態に係る半導体発光素子の基板加工工程を用いて形成された基板１０および加工層１８の模式的断面構造例１に対応し、加工層１８の凹部の深さｔ、加工層１８のパターンピッチａ＋ｂ、加工層１８の凸部のパターン幅ａの矩形パターンを有する例である。
第１の実施の形態に係る半導体発光素子の基板加工工程を用いて形成された基板１０および加工層１８の他の模式的断面構造例２〜４としては、図１８（ｂ）〜（ｄ）に示すように、それぞれパターンピッチａ＋ｂ・上底のパターン幅ａの台形形状パターン、パターンピッチａ＋ｂ・下辺のパターン幅ａの三角形状パターン、パターンピッチａ＋ｂ・直径のパターン幅ａの半円パターンを備えていても良い。
第１の実施の形態に係る半導体発光素子の基板加工工程を用いて形成された基板上の加工層の模式的平面パターン構成例１〜４は、図１９（ａ）〜（ｄ）に示すように表される。図１９（ａ）は、矩形形状の加工層１８を格子状配置した例である。図１９（ｂ）は、シミュレーションに適用した図８の変形例に相当し、矩形形状の加工層１８を千鳥格子状配置した例であり、隣接する加工層１８のパターンピッチは、全てａ＋ｂに等しい。図１９（ｃ）は、シミュレーションに適用した図１０と凹凸パターンが逆の例に相当し、円形形状の加工層１８を千鳥格子状配置した例であり、隣接する加工層１８のパターンピッチは、全てａ＋ｂに等しい。図１９（ｄ）は、六角形形状の加工層１８を千鳥格子状配置した例であり、隣接する加工層１８のパターンピッチは、全てａ＋ｂに等しい。
（製造方法）
第１の実施の形態に係る半導体発光素子の製造方法は、図２０〜２５に示すように、第１屈折率を有する基板１０を準備する工程と、基板１０上に、第２屈折率を有する加工層１８を形成する工程と、加工層１８をパターニングし、基板１０を露出する工程と、加工層１８に挟まれ、露出された基板１０および加工層１８上に、第３屈折率を有し、第１半導体層１２を形成する工程と、第１半導体層１２上に活性層１３を形成する工程と、活性層１３上に第２半導体層１４を形成する工程とを有する。第２屈折率の値は、第１屈折率の値よりも大きく、第３屈折率の値よりも小さい。
また、第１の実施の形態に係る半導体発光素子の製造方法は、加工層１８に挟まれた基板１０上にバッファ層１６を形成する工程を有していても良い。
（ａ）まず、図２０に示すように、サファイア基板１０上に、周期的凹凸加工するための加工層１８を一様に堆積する。加工層１８は、例えば、ＳｉＮ、ＳｉＯＮ、ＡｌＮ、Ａｌ2Ｏ3、ＢＮ、ＢＡｌＮ、Ｂ2Ｏ3、Ｇａ2Ｏ3、ＭｇＯ、ＴｉＮ、ＴｉＯ2、ＺｎＯ、ＭｇＺｎＯ、ＭｇＡｌ2Ｏ4、またはＢpＡｌqＧａ1-rＮ(０≦ｐ≦１、０≦ｑ≦１、０≦ｒ≦１、ｒ＝ｐ＋ｑ)などのいずれかを用いることができる。加工層１８の材料の堆積方法は、スパッタリング法、化学的気相堆積法（ＣＶＤ：Chemical Vapor Deposition）、パルスレーザ堆積法（ＰＬＤ：Pulse Laser Deposition）、ゾルゲル法、スピンコート法などを用いることができる。
（ｂ）次に、図２１に示すように、フォトリソグラフィなどを用いてパターニングを実施し、所定のパターンサイズにエッチング加工することによって、加工層１８の凹凸の周期構造を形成する。エッチングの方法は、ウェットエッチング法、ドライエッチング法のいずれも適用可能である。結果として、凹部の表面には、サファイア基板１０が露出される。ドライエッチングの場合には、例えば、誘導結合プラズマ（ＩＣＰ：Inductively Coupled Plasma）エッチング法、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）法などを適用することができる。加工層１８のパターンサイズは数μｍ以下であり、例えば、約０．２μｍ〜約１０μｍ程度である。例えば、基板１０上に凹部の深さｔ＝２００ｎｍ以下の周期的凹凸構造を形成することによって、加工層１８のパターンを形成している。加工層１８の凹部の深さｔは、例えば２００ｎｍ以下であり、発光波長４５０ｎｍのＬＥＤの場合には、凹凸の深さｔは、約９０ｎｍであることが好ましい。
（ｃ）次に、図２２に示すように、加工層１８に挟まれたサファイア基板１０上および加工層１８上に、ＢwＡｌyＧａ1-xＩｎzＮ(０≦ｗ≦１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＝ｗ＋ｙ＋ｚ)系半導体層からなる第１半導体層１２ａを堆積する。堆積方法は、例えば、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を用いることができる。ＭＯＣＶＤの反応炉は、縦型でも横型でも良いが、縦型の方が好ましい。
詳細には、加工層１８に挟まれたサファイア基板１０上にＢwＡｌyＧａ1-xＩｎzＮ(０≦ｗ≦１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＝ｗ＋ｙ＋ｚ)系半導体層からなるバッファ層１６を形成し、その後、ＢwＡｌyＧａ1-xＩｎzＮ(０≦ｗ≦１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＝ｗ＋ｙ＋ｚ)系半導体層からなる第１半導体層１２ａを堆積する。バッファ層１６と第１半導体層１２ａの組成（ｘ、ｙ、ｚ、ｗ）は異なっていても良い。ｗ若しくはｙの値は、第１半導体層１２ａよりもバッファ層１６の方が大きい方が好ましい。第１半導体層１２ａでは、堆積するにつれて、ｗ若しくはｙの値が徐々に減少するような構造であっても良い。
バッファ層１６は、例えば、低温ＧａＮバッファ層、高温ＡｌＮバッファ層、ＢＡｌＮバッファ層、ＢsＡｌtＧａ1-uＮ(０≦ｓ≦１、０≦ｔ≦１、０≦ｕ≦１、ｕ＝ｓ＋ｔ)系半導体バッファ層などを堆積することによって形成しても良い。なお、バッファ層１６の厚さは、凹部の深さｔ以下である。バッファ層１６の屈折率の値は、第２屈折率の値と同じ、または大きい。
第１半導体層１２ａは、例えば、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＢiＡｌjＧａ1-kＮ(０≦ｉ≦１、０≦ｊ≦１、０≦ｋ≦１、ｋ＝ｉ＋ｊ)系半導体層などを堆積することによって形成しても良い。若しくは、ＡｌＮ層から連続的にＧａを混ぜてＧａＮ層まで変化させて形成しても良い。ここで、連続的な変化は、例えば、１００ｎｍ毎にＡｌ組成が１０％減少し、Ｇａ組成が１０％増加する変化であっても良い。あるいは変化は、２００ｎｍ毎でも良いし、５０ｎｍ毎であっても良い。開始の濃度は、Ａｌ濃度５０％、Ｇａ濃度５０％からでも良い。Ａｌの代わりに、Ｂを用いても良い。また、Ｇａの代わりにＩｎを用いても良い。
バッファ層１６、第１半導体層１２ａのいずれか一方若しくは両方ともにｎ型ドーパントであるＳｉがドーピングされていても良い。
第１半導体層１２ａは、バッファ層１６の屈折率の値と同じ、または大きい値の第３屈折率を有する。すなわち、第１屈折率を有するサファイア基板１０と、第２屈折率を有する加工層１８と、第３屈折率を有する第１半導体層１２ａにおいて、第１屈折率＜第２屈折率＜第３屈折率の関係があり、さらに、バッファ層１６の屈折率の値は、第２屈折率の値と同じ、または大きく、もしくは第３屈折率の値と同じ、または小さい。
（ｄ）次に、図２３に示すように、第１半導体層１２ａの形成後、ｎ型ＢＡｌＧａＩｎＮ層１２ｂを形成する。第１半導体層１２ａの形成後には、生産性を向上させるために、必要に応じて堆積装置を変更しても良い。例えば、縦型の反応炉を持つＭＯＣＶＤ装置から、別の縦型反応炉を持つＭＯＣＶＤ装置に変更する、もしくは横型反応炉のＭＯＣＶＤ装置へ変更することも可能である。ｎ型ＢＡｌＧａＩｎＮ層１２ｂを形成後は、活性層１３を形成前に、必要に応じて、超格子構造を導入することも可能である。例えば、Ｉｎ0.09Ｇａ0.91Ｎ（０．７ｎｍ）／ＧａＮ（２．６ｎｍ）の４０周期の超格子構造を導入する。超格子構造は、Ｓｉがドーピングされていても良く、濃度は、例えば、約４×１０18ｃｍ-3程度である。
（ｅ）次に、図２３に示すように、ｎ型ＢＡｌＧａＩｎＮ層１２ｂを形成後、活性層１３を形成する。活性層１３は、量子井戸構造を有し、その井戸数は、例えば、１〜２０程度である。量子井戸構造は、例えば、井戸層としてＩｎ0.09Ｇａ0.91Ｎ（２．５ｎｍ）、障壁層としてＧａＮ（７．５ｎｍ）を用いて井戸層の数を３とした場合、発光波長は、４００ｎｍ程度が得られている。このような量子井戸構造に対して、Ｉｎ組成を増加した場合には、発光波長はレッドシフトし、例えば。４５０ｎｍや５００ｎｍの発光波長を得ることができる。
井戸層のＩｎ組成は、結晶成長の温度を下げることで増加することができる。例えば、Ｉｎ組成９％の場合は、８６５℃の結晶成長の温度において、発光波長は４００ｎｍであるが、結晶成長の温度を１０℃下げることで、発光波長は４１０ｎｍにシフトするという結果が得られている。発光波長が、４５０ｎｍにシフトするときは、結晶成長の温度は、８４５℃程度になる。
発光波長を４００ｎｍ以下にするためには、Ｉｎ組成を減少する必要があるが、減少し過ぎると障壁層であるＧａＮを用いて井戸層へ効率的にキャリアを閉じ込めることができなくなるため、障壁層にＡｌまたはＢを添加する必要がある。さらに、発光波長を３７０ｎｍ以下にするためには、井戸層に対してもＡｌやＢを添加する必要がある。
逆に、発光波長が長波長領域の場合にも、井戸層と障壁層の格子整合のためには、ＢやＡｌが井戸層、障壁層に添加されていても良い。
（ｆ）次に、図２３に示すように、活性層１３を形成後、第２半導体層１４を形成する。第２半導体層１４は、例えば、ｐ型ＢＡｌＧａＮ層によって形成される。第２半導体層１４をｐ型化するためには、例えば、Ｍｇをドーピングすると良い。
第２半導体層１４として、まず活性層１３からのキャリア、特に電子のオーバーフローを防止するために、バンドギャップの広いｐ型Ａｌ0.1Ｇａ0.9Ｎ層（２５ｎｍ）を形成することが望ましい。このときのＭｇのドーピング濃度は、例えば、約１×１０20ｃｍ-3である。ｐ型Ａｌ0.1Ｇａ0.9Ｎ層の後は、ｐ型ＧａＮ層を、例えば、厚さ５０ｎｍ〜５００ｎｍ程度に形成する。さらに、このｐ型ＧａＮ層の最表面の１０ｎｍ〜２０ｎｍ程度は、透明電極１５との接触抵抗を低減するために、Ｍｇ濃度を、例えば、約２×１０20ｃｍ-3程度と多く形成する。
（ｇ）次に、このｐ型ＧａＮ層形成後は基板温度を低下させて、ＭＯＣＶＤ装置からウェハを取り出し、ウェハ全面に透明電極層を形成後、透明電極１５をパターン形成する。透明電極１５としては、例えば、ＩＴＯ（Indium Tin Oxide）、ＺｎＯ、ＧａドープＺｎＯ、ＡｌドープＺｎＯ、ＧａドープＭｇＺｎＯ、ＡｌドープＭｇＺｎＯなどを適用することができる。透明電極１５の厚さは、２００ｎｍ以上が好ましく、厚ければ厚い程、透明電極１５からの光取出し効率は上昇するが、厚すぎると堆積に時間を要する。このため、透明電極１５の厚さは、４００ｎｍ〜６００ｎｍ程度であることが望ましい。透明電極１５は、スパッタリング法、ＣＶＤ法、ＰＬＤ法、電子ビーム蒸着法、ゾルゲル法などを用いて形成することができる。
（ｈ）次に、図２４若しくは図２５に示すように、透明電極１５の形成後、フォトリソグラフィ技術を用いて、ＬＥＤのメサ形状にパターニングし、エッチングにより、ｎ型ＢＡｌＧａＩｎＮ層１２ｂを露出させる。透明電極１５のエッチングには、酸性水溶液を用いたウェットエッチングを利用しても良く、あるいはドライエッチングを利用しても良い。図２５に示すようなｎ型ＢＡｌＧａＩｎＮ層１２ｂのエッチングには、ドライエッチングを利用する。
（ｉ）次に、図２４若しくは図２５に示すように、第１半導体層１２および第２半導体層１４をともにフォトリソグラフィを用いてパターニング後、ｐ側電極１００およびｎ側電極２００を真空蒸着法によって形成する。ｐ側電極１００およびｎ側電極２００は、金属の積層構造となっていることが好ましく、さらに最表面には、金（Ａｕ）ワイヤをボンディングするために、Ａｕ層が形成されていることが好ましい。
（ｊ）次に、ＬＥＤの側面保護のために、保護膜（図示省略）を形成する。保護膜としては、例えば、ＳｉＯ2、ＳｉＯＮ、ＳｉＮなどを適用可能である。保護膜の形成方法としては、例えば、スパッタリング法、ＣＶＤ法、スピンコート法などを適用することができる。
（ｋ）保護膜の形成後は、ｐ側電極１００およびｎ側電極２００が覆われてしまうため、フォトリソグラフィ技術を用いて、ｐ側電極１００およびｎ側電極２００上部の保護膜をウェットエッチング若しくはドライエッチングにより除去する。フリップチップとしてＬＥＤ素子をダイボンディングする場合は、透明電極１５部分の保護膜上に反射面かつ電極となる層を形成する。この反射面かつ電極となる層としては、可視光領域ではＡｌ電極などが好ましいが、波長４００ｎｍ以下では、誘電体多層構造が効果的である。
（ｌ）次に、素子をチップ化するために、サファイア基板１０の厚さを薄くする。例えば、サファイア基板１０を研磨することで、薄層化することができる。サファイア基板１０側をダイボンディングする場合は、研磨後にサファイア基板１０側に反射面を形成しても良い。サファイア基板１０側の反射面としては、可視光領域ではＡｌ電極が、安価であるため一般的に適用されている。ＬＥＤの発光波長が４００ｎｍ以下の場合には、誘電体多層膜構造が好ましい。
（ｍ）次に、ウェハを劈開してチップ化する。チップは、フレーム、パッケージ、サブマウント、高熱伝導素材上などへダイボンディングする。ダイボンディングには、銀ペースト若しくは反射率を得るために、白色ペーストを用いても良い。ダイボンディングにおいては、図２（ａ）に示すように、ｐ側電極１００は、ボンディングコンタクト１０２を介して、ボンディングワイヤ１０４によって、パッケージ２の内壁底に実装されたアノード用の電極パターン１０６に接続され、同様に、ｎ側電極２００は、ボンディングコンタクト２０２を介して、ボンディングワイヤ２０４によって、パッケージ２の内壁底に実装されたカソード用の電極パターン２０６に接続されている。ボンディングワイヤ１０４、２０４は、Ａｕが一般的であるが、Ｃｕを用いても良い。
（横方向成長工程）
第１の実施の形態に係る半導体発光素子の製造方法において、横方向成長の一工程を説明する模式的断面構造は、図２６〜図３２に示すように、第１屈折率を有する基板１０を準備する工程と、基板１０上に、第２屈折率を有する加工層１８を形成する工程と、加工層１８をパターニングし、基板１０を露出する工程と、加工層１８に挟まれ、露出された基板１０および加工層１８上に、第３屈折率を有し、ｎ型不純物をドープされた第１半導体層１２を横方向エピタキシャル成長により形成する工程と、第１半導体層１２上に活性層１３を形成する工程と、活性層１３上にｐ型不純物をドープされた第２半導体層１４を形成する工程とを有する。第２屈折率の値は、第１屈折率の値よりも大きく、第３屈折率の値よりも小さい。活性層１３を形成する工程と、第２半導体層１４を形成する工程は、上述と同様である。
また、基板１０を露出する工程後、加工層１８に挟まれ、露出された基板１０上にバッファ層１６を形成する工程をさらに有する。
以下、図２６〜図３２を参照して、横方向成長工程を説明する。以下に述べる横方向成長工程は一例であり、変形例を含めて、これ以外の種々の工程により実現可能であることは勿論である。ここでは、基板１０にサファイア基板を適用する例を説明する。
（ａ）まず、図２６に示すように、サファイア基板１０を準備し、サファイア基板１０上に加工層１８を形成後、周期的凹凸加工し、基板１０の表面を露出する。
加工層１８の形状は、矩形、三角形、菱形、六角形、円形、ストライプ等、横方向選択エピタキシャル成長（ＥＬＯ）を阻害しないパターン形状ものが良い。特に、ＥＬＯを行うため、パターンの方向は、横方向成長面であるａ面、ｍ面を考慮して、選択する。サファイア基板１０の裏面もしくはエピタキシャル成長層の上面から光を取り出す際、加工層１８とエピタキシャル成長層の界面に周期構造の凹凸を形成するため、光が干渉、散乱もしくは回折され、エピタキシャル成長層−異種基板界面の屈折率差によって全反射されていた光が、外へ効率よく取り出されることになる。サファイア基板１０上に、屈折率ｎが次第に増加する傾向を有する加工層１８を形成しても良い。この加工層１８に対して、周期構造の凹凸構造を形成することによって、サファイア基板１０側への光の散乱透過率が向上し、光取り出し効率が向上する。
（ｂ）次に、図２７に示すように、露出されたサファイア基板１０上に、ＭＯＣＶＤ法などにより、例えば、ＢsＡｌtＧａ1-uＮ(０≦ｓ≦１、０≦ｔ≦１、０≦ｕ≦１、ｕ＝ｓ＋ｔ)系半導体を堆積することによってバッファ層１６を形成される。あるいは、バッファ層１６として、ＡｌxＩｎ1-xＮ（０≦ｘ≦１）を成長させる。
（ｃ）次に、図２８に示すように、バッファ層１６上に、ＭＯＣＶＤ法などにより、第１半導体層１２となるＢiＡｌjＧａ1-kＮ(０≦ｉ≦１、０≦ｊ≦１、０≦ｋ≦１、ｋ＝ｉ＋ｊ)系半導体層を成長させる。例えば、バッファ層１６を形成したサファイア基板１０をサーマルクリーニングした後、基板温度を１０００°Ｃ程度に設定して、バッファ層１６上に、ｎ型不純物を不純物添加した第１半導体層１２を１〜５μｍ程度成長させる。第１半導体層１２には、例えばｎ型不純物としてＳｉを３×１０18ｃｍ-3程度の濃度で不純物添加したＢiＡｌjＧａ1-kＮ(０≦ｉ≦１、０≦ｊ≦１、０≦ｋ≦１、ｋ＝ｉ＋ｊ)系半導体膜が採用可能である。Ｓｉを不純物添加する場合は、トリメチルガリウム（ＴＭＧ）、アンモニア（ＮＨ3）及びシラン（ＳｉＨ4）を原料ガスとして供給して、第１半導体層１２を形成する。図２８中に示すように、第１半導体層１２となるＢiＡｌjＧａ1-kＮ(０≦ｉ≦１、０≦ｊ≦１、０≦ｋ≦１、ｋ＝ｉ＋ｊ)系半導体層中には、貫通転位２０が発生している。
（ｄ）次に、図２９に示すように、ＥＬＯによって、第１半導体層１２を形成する。横方向選択エピタキシャル成長面であるｍ面若しくはａ面上に横方向選択エピタキシャル成長層が形成されて、図２９中のベクトルＬＡ、ＬＢ方向に第１半導体層１２が、横方向に選択エピタキシャル成長される。結果として、貫通転位２０も曲げられて、加工層１８の中央部ＬＯ近傍において左右からの選択エピタキシャル成長面が合体し、同時に貫通転位２０もつながる。
加工層１８を埋めるため、途中からピタキシャル成長条件を横方向成長を促進させる条件に変えても良い。横方向成長を促進させるためには、例えば、結晶成長時のガス系の圧力を変化させると良い。第１のステップとして、例えば約１０５０℃で、約１００Ｔｏｒｒで約１μｍ程度成長後、第２のステップとして、例えば約１０５０℃で、約２００Ｔｏｒｒで約１.５μｍ程度成長させることができる。このように第１半導体層１２を形成することによって、ＥＬＯによる貫通転位密度の低減効果と共に、横方向成長を促進させることができる。
加工層１８を覆うように、横方向選択エピタキシャル成長（ＥＬＯ）させるため、結晶の貫通転位を曲げることができ、結晶性も向上する。
さらに、第１半導体層１２を形成する圧力および成長温度条件を変化させて、何回かのステップにわけることも可能であり、例えば、図３０に示すように、４層構造の第１半導体層１２（１２１、１２２、１２３、１２４）を形成することもできる。このようにすることによって、第１半導体層１２の表面モフォロジ―が改善され、結晶性を向上することができる。
例えば、加工層１８のパターンをストライプ状に形成する場合、ストライプは、＜１１−２０＞または＜１−１００＞方向とし、凸部である加工層１８の幅を約１〜５μｍ程度、繰り返しの周期を例えば約１．２〜７μｍ程度とする。この上に、ＨＶＰＥ法により、１０００℃で第１半導体層１２となるＢiＡｌjＧａ1-kＮ(０≦ｉ≦１、０≦ｊ≦１、０≦ｋ≦１、ｋ＝ｉ＋ｊ)系半導体層を成長する。
例えば、ＨＶＰＥ法を用いて、ＧａＣｌとＮＨ3を反応させてＧａＮを成長させても良い。ストライプ方向が＜１１−２０＞の場合に、ＧａＮの成長は、まず加工層１８の開口部では、最初（０００１）方向の成長により、基板面に対して傾斜した｛１−１０１｝面をファセットとする三角形断面の形状が生じる。次に、ファセットを保持したまま、加工層１８上で横方向の成長が、隣接した成長部が合体するまで進む。合体後は、さらに表面が平坦化するように成長が進み、（０００１）面を有する完全に平坦な成長層が得られる。ストライプが＜１−１００＞方向のパターンでは、｛１１−２２｝面がファセットとなるが、同様の成長層が得られる。
上記の例は一例であって、他のパターンおよびパターン方向も適用可能である。また、結晶成長の主面は上記の例では、極性面の例を説明しているが、非極性面、半極性面を適用することも可能である。
（ｅ）次に、図３１に示すように、活性層１３を第１半導体層１２上に形成する。
（ｆ）次いで、図３２に示すように、基板温度を８００℃〜９００℃程度にして、最終バリア層３１０上に、ｐ型不純物を不純物添加した第２半導体層１４を０．０５〜１μｍ程度形成する。
（ｇ）次に、図１に示すように、第２半導体層１４の上部に蒸着、スパッタリング技術などによって透明電極１５を形成する。透明電極１５としては、例えば、ＺｎＯ、ＩＴＯ若しくはインジウムを含有するＺｎＯのいずれかを用いることができる。さらに、ＧａあるいはＡｌなどのｎ型不純物を１×１０19 〜５×１０21ｃｍ-3程度まで高濃度にＺｎＯへ不純物添加しても良い。
（ｈ）次に、図１に示すように、透明電極１５をパターニング後、第２半導体層１４〜第１半導体層１２の途中までを、ＲＩＥなどのエッチング技術を用いて除去し、第１半導体層１２の表面を露出させる。
（ｉ）次に、露出した第１半導体層１２の表面にｎ側電極２００を蒸着、スパッタリング技術などにより形成する。第２半導体層１４上の透明電極１５に対しても、パターン形成後ｐ側電極１００を蒸着、スパッタリング技術などにより形成して、図１に示した半導体発光素子が完成する。
（詳細構造例１）
第１の実施の形態に係る半導体発光素子の詳細な模式的断面構造例１であって、半導体発光素子部分および活性層部分の拡大された模式的断面構造図は、図３３に示すように、第１屈折率を有する基板１０と、基板１０上に配置され、第２屈折率を有し、周期的凹凸加工された加工層１８と、加工層１８に挟まれた基板１０上に配置されたバッファ層１６と、バッファ層１６および加工層１８上に配置され、第３屈折率を有し、ｎ型不純物が不純物添加された第１半導体層１２と、第１半導体層１２上に配置され、第１半導体層１２より低い濃度でｎ型不純物が不純物添加されたブロック層１７と、ブロック層１７上に配置され活性層１３と、活性層１３上に配置された第２半導体層１４と、第２半導体層１４上に配置された透明電極１５とを備える。
バッファ層１６の屈折率の値は、第２屈折率の値と同じ、または大きい。すなわち、第１屈折率を有する基板１０と、第２屈折率を有する加工層１８と、第３屈折率を有する第１半導体層１２において、第１屈折率＜第２屈折率＜第３屈折率の関係があり、さらに、バッファ層１６の屈折率の値は、第２屈折率の値と同じ、または大きく、もしくは第３屈折率の値と同じ、または小さい。
図３３の構成では、第１半導体層１２上にブロック層１７として、Ｓｉを１×１０17ｃｍ-3未満、例えば８×１０16ｃｍ-3程度の濃度で不純物添加したＧａＮ膜を例えば、約２００ｎｍ程度成長させる。このとき、第１半導体層１２を形成した場合と同様の原料ガスを適用可能である。
活性層１３は、図３３に示すように、バリア層３１１〜３１ｎ、３１０とそのバリア層３１１〜３１ｎ、３１０よりバンドギャップが小さい井戸層３２１〜３２ｎが交互に配置された積層構造を有する。以下において、活性層１３に含まれる第１バリア層３１１〜第ｎバリア層３１ｎを総称して「バリア層３１」という。また、活性層１３に含まれるすべての井戸層を総称して「井戸層３２」という。
形成された積層構造上に、図３３に示すように、最終バリア層３１０としてノンドープのＧａＮ膜を１０ｎｍ程度形成して、活性層１３が形成される。最終バリア層３１０の膜厚ｄ0は、第２半導体層１４から活性層１３に拡散するｐ型ドーパンドが活性層１３の井戸層３２に到達しない厚さに設定される。
例えば、図３３に示すように、ＧａＮ膜からなるバリア層３１とＩｎＧａＮ膜からなる井戸層３２を交互に積層して、活性層１３が形成される。具体的には、活性層１３を形成する際の基板温度及び原料ガスの流量を調整しながら、バリア層３１と井戸層３２を交互に連続して成長させ、バリア層３１と井戸層３２が積層してなる活性層１３が形成される。即ち、基板温度及び原料ガスの流量を調節することによって井戸層３２及び井戸層３２よりバンドギャップが大きいバリア層３１を積層する工程を単位工程とし、この単位工程をｎ回、例えば８回程度繰り返して、バリア層３１と井戸層３２が交互に積層された積層構造を得る。
バリア層３１を形成する場合は、原料ガスとして、例えばＴＭＧガス、ＮＨ3ガスをそれぞれ成膜用の処理装置に供給する。一方、井戸層３２を形成する場合は、原料ガスとして、例えばＴＭＧガス、トリメチルインジウム（ＴＭＩ）ガス、ＮＨ3ガスをそれぞれ処理装置に供給する。なお、ＴＭＧガスはＧａ原子の原料ガス、ＴＭＩガスはＩｎ原子の原料ガス、ＮＨ3ガスは窒素原子の原料ガスとして供給される。
第２半導体層１４は、例えば、図３３に示すように、ｐ型不純物としてＭｇを不純物添加した４層構造に形成する。活性層１３の上部に配置される第１窒化物系半導体層４１は、約２×１０20ｃｍ-3、厚さ約５０ｎｍ程度のｐ型ＧａＮ層で形成し、第２窒化物系半導体層４２は、約４×１０19ｃｍ-3、厚さ約１００ｎｍ程度のｐ型ＧａＮ層で形成し、第３窒化物系半導体層４３は、例えば約１×１０20ｃｍ-3、厚さ約４０ｎｍ程度のｐ型ＧａＮ層で形成し、第４窒化物系半導体層４４は、約８×１０19ｃｍ-3、厚さ約１０ｎｍ程度のｐ型ＧａＮ層で形成する。
Ｍｇを不純物添加する場合は、ＴＭＧガス、ＮＨ3ガス及びビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）ガスを原料ガスとして供給して、第２半導体層１４（４１〜４４）を形成する。第２半導体層１４（４１〜４４）の形成時に第２半導体層１４（４１〜４４）から活性層１３にＭｇが拡散するが、最終バリア層３１０により、Ｍｇが活性層１３の井戸層３２に拡散することが防止される。
上記の積層構造の最上層の最終バリア層３１０の膜厚は、その最終バリア層３１０以外の積層構造に含まれる他のバリア層（第１バリア層３１１〜第ｎバリア層３１ｎ）の厚さより厚く形成されていてもよい。
図３３に示した半導体発光素子では、最終バリア層３１０のｐ型ドーパンドの濃度が、第２半導体層１４に接する最終バリア層３１０の第１主面から最終バリア層３１０の膜厚方向に沿って漸減し、第１主面に対向する第２主面においてｐ型ドーパンドが存在しない。
（ＡｌＮバッファ層）
バッファ層１６は、例えば、厚さ約１０〜５０オングストローム程度のＡｌＮ層で形成される。ＡｌＮバッファ層１６を結晶成長させる場合、例えば、約９００℃〜９５０℃程度の温度範囲の高温において成長させる。
トリメチルアルミニウム（ＴＭＡ）と、アンモニア（ＮＨ3）を、Ｈ2ガスをキャリアとして、反応室に供給することによって、厚さ約１０〜５０オングストローム程度の薄いＡｌＮバッファ層１６を、高速に成長させることができ、しかも結晶性も良好に保ちつつ形成することができる。
第１の実施の形態に係る半導体発光素子によれば、高温ＡｌＮバッファ層１６および加工層１８上に形成されるＩＩＩ族窒化物系半導体の結晶性および表面モフォロジーを改善することができる。
（ブロック層）
第１半導体層１２と活性層１３間に配置されたブロック層１７は、例えばｎ型不純物としてＳｉを１×１０17ｃｍ-3未満で不純物添加した膜厚約２００ｎｍ程度のＩＩＩ族窒化物系半導体、例えばＧａＮ層等が採用可能である。
図３３に示した半導体発光素子では、例えば第１半導体層１２にＳｉが３×１０18ｃｍ-3程度不純物添加された場合に、Ｓｉが約８×１０16ｃｍ-3程度不純物添加されたブロック層１７を第１半導体層１２と活性層１３間に配置することにより、活性層１３の形成工程及びその工程以後の製造工程における第１半導体層１２から活性層１３へのＳｉの拡散を防止できる。
つまり、活性層１３内にＳｉが拡散せず、活性層１３で発生する光の輝度の低下が防止される。更に、活性層１３で発光させるために第１半導体層１２と第２半導体層１４間にバイアスが印加された場合に、第１半導体層１２から活性層１３に供給された電子が活性層１３を通過して第２半導体層１４に到達するオーバーフローを防止することができ、半導体発光素子から出力される光の輝度の低下を防止できる。
ブロック層１７のＳｉ濃度は、１×１０17ｃｍ-3未満である。これは、ブロック層１７のＳｉ濃度が高すぎる場合、第１半導体層１２から供給された電子が活性層１３を超えて第２半導体層１４までオーバーフローし、第２半導体層１４内で正孔と再結合してしまい、活性層１３中での再結合の割合が減少し、活性層１３で発生する光の輝度が低下するためである。一方、ブロック層１７のＳｉ濃度が低すぎる場合は、第１半導体層１２から活性層１３へ注入させる電子のキャリア密度を上昇することができない。そのため、ブロック層１７のＳｉ濃度は、約５×１０16〜１×１０17ｃｍ-3未満であることが好ましい。
以上に説明したように、第１の実施の形態に係る半導体発光素子では、第１半導体層１２と活性層１３間にブロック層１７を配置することにより、製造工程中での第１半導体層１２から活性層１３へのＳｉの拡散、及び発光時における第１半導体層１２から第２半導体層１４への電子のオーバーフローを防止することができ、半導体発光素子から出力される光の輝度の低下を防止できる。その結果、図３３に示す半導体発光素子の品質の劣化を防止できる。
（第１半導体層）
第１半導体層１２は、電子を活性層１３に供給し、第２半導体層１４は、正孔（ホール）を活性層１３に供給する。供給された電子及び正孔が活性層１３で再結合することにより、光が発生する。
第１半導体層１２は、シリコン（Ｓｉ）等のｎ型不純物を不純物添加した膜厚１〜６μｍ程度のＩＩＩ族窒化物系半導体、例えばＧａＮ層等が採用可能である。
加工層１８を介して窒化物半導体からなる第１半導体層１２を基板１０上へ直接エピタキシャル成長させる。加工層１８を埋めるため、途中から条件を横方向成長を促進させる条件に変える。横方向成長を促進させるためには、例えば、結晶成長時のガス系の圧力を変化させると良い。第１のステップとして、例えば約１０５０℃で、約１００Ｔｏｒｒで約１μｍ程度成長後、第２のステップとして、例えば約１０５０℃で、約２００Ｔｏｒｒで約１.５μｍ程度成長させることができる。このように第１半導体層１２を形成することによって、横方向成長（ＥＬＯ）による貫通転位密度の低減効果と共に、横方向成長を促進させることができる。
加工層１８を覆うように、横方向成長（ＥＬＯ）させるため、結晶の貫通転位を曲げることができ、結晶性も向上する。
（第２半導体層）
第２半導体層１４は、ｐ型不純物を不純物添加した膜厚０．０５〜１μｍ程度のＩＩＩ族窒化物系半導体、例えばＧａＮ層等が採用可能である。ｐ型不純物としては、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、カルシウム（Ｃａ）、ベリリウム（Ｂｅ）、炭素（Ｃ）等が使用可能である。
第２半導体層１４の構成例は、さらに詳細には以下の通りである。すなわち、第２半導体層１４は、図３３に示すように、活性層１３の上部に配置され,ｐ型不純物を含む第１窒化物系半導体層４１と、第１窒化物系半導体層４１上に配置され,第１窒化物系半導体層４１のｐ型不純物よりも低濃度のｐ型不純物を含む第２窒化物系半導体層４２と、第２窒化物系半導体層４２上に配置され,第２窒化物系半導体層４２のｐ型不純物よりも高濃度のｐ型不純物を含む第３窒化物系半導体層４３と、第３窒化物系半導体層４３上に配置され,第３窒化物系半導体層４３のｐ型不純物よりも低濃度のｐ型不純物を含む第４窒化物系半導体層４４とを備える。
第２窒化物系半導体層４２の厚さは、第１窒化物系半導体層４１、或いは第３窒化物系半導体層４３乃至第４窒化物系半導体層４４の厚さよりも厚く形成される。
ここで、具体的に各層の材料と厚さを説明する。活性層１３の上部に配置されるｐ型不純物を含む第１窒化物系半導体層４１は、例えばＭｇを不純物添加された約２×１０20ｃｍ-3、厚さ約５０ｎｍ程度のｐ型ＧａＮ層で形成される。
第１窒化物系半導体層４１上に配置され,第１窒化物系半導体層４１のｐ型不純物よりも低濃度のｐ型不純物を含む第２窒化物系半導体層４２は、例えばＭｇを不純物添加された約４×１０19ｃｍ-3、厚さ約１００ｎｍ程度のｐ型ＧａＮ層で形成される。
第２窒化物系半導体層４２上に配置され,第２窒化物系半導体層４２のｐ型不純物よりも高濃度のｐ型不純物を含む第３窒化物系半導体層４３は、例えばＭｇを不純物添加された約１×１０20ｃｍ-3、厚さ約４０ｎｍ程度のｐ型ＧａＮ層で形成される。
第３窒化物系半導体層４３上に配置され,第３窒化物系半導体層４３のｐ型不純物よりも低濃度のｐ型不純物を含む第４窒化物系半導体層４４は、例えばＭｇを不純物添加された約８×１０19ｃｍ-3、厚さ約１０ｎｍ程度のｐ型ＧａＮ層で形成される。
第１の実施の形態に係る半導体発光素子において、インジウムを含む多重量子井戸からなる活性層１３の上に形成される第２半導体層１４は、上記のように、Ｍｇ濃度の異なる４層構造のｐ型ＧａＮ層からなり、上記の濃度でドーピングされている。ｐ型ＧａＮ層は、活性層１３への熱ダメージを低減させるために、約８００℃〜９００℃の低温で成長する。
活性層１３に一番近い第１窒化物系半導体層４１は、Ｍｇ濃度が高いほど発光強度が高くなるため、Ｍｇ濃度は高ければ高いほど望ましい。
第２窒化物系半導体層４２は、Ｍｇを不純物添加しすぎると、Ｍｇに起因する結晶欠陥が増加し、膜の抵抗が高くなるため、１０19ｃｍ-3台の半ば程度のＭｇ濃度とすることが望ましい。
第３窒化物系半導体層４３は、活性層１３への正孔注入量を決める層であるため、第２窒化物系半導体層４２よりはやや高めのＭｇ濃度とすることが望ましい。
第４窒化物系半導体層４４は、透明電極１５とのオーミックコンタクトを取るためのｐ型ＧａＮ層であり、実質的に空乏化されている。透明電極１５として、例えば、ＧａまたはＡｌが１×１０19 〜５×１０21ｃｍ-3程度不純物添加されたＺｎＯ電極を用いた場合、半導体発光素子の順方向電圧Ｖfを最も下げる時のＭｇ濃度となるように、第４窒化物系半導体層４４には、Ｍｇが不純物添加される。
ｐ型ＧａＮ層を４層成長させる場合、ｐ側電極１００に近い第３窒化物系半導体層４３、第４窒化物系半導体層４４は、膜中の正孔濃度を上昇させる必要があるため、キャリアガス中のＨ2ガス量を多くする。また、活性層１３に近い第１窒化物系半導体層４１、第２窒化物系半導体層４２は、キャリアガス中のＨ2ガス量を多くする必要はなく、活性層１３をＮ2キャリアガスで成長させているその延長で結晶成長させる。これらのｐ型ＧａＮ層を成長させる時は、Ｖ／ＩＩＩ比をなるべく高くした方がより低抵抗な膜を成長させることができ、発光素子の順方向電圧（Ｖf）を下げることができる。
第１の実施の形態に係る半導体発光素子によれば、低温でｐ型半導体層を形成して活性層への熱ダメージを低減させ、かつ順方向電圧（Ｖf）を低下させ、発光効率を向上させることができる。
（活性層）
また、活性層１３は、バリア層とバリア層よりバンドギャップが小さい井戸層が交互に配置された積層構造を有し、インジウムを含む多重量子井戸からなる。
また、バリア層は、ＧａＮよりなり、井戸層は、ＩｎxＧａ1-xＮ（０＜ｘ＜１）よりなり、多重量子井戸のペア数は、例えば、６〜１１程度である。
また、井戸層の厚さは、例えば、２〜３ｎｍであり、バリア層の厚さは、例えば、１５〜１８ｎｍである。
さらに詳細には、活性層１３は、図３３に示すように、第１バリア層３１１〜第ｎバリア層３１ｎ及び最終バリア層３１０でそれぞれ挟まれた第１井戸層３２１〜第ｎ井戸層３２ｎを有する多重量子井戸（ＭＱＷ）構造である（ｎ：自然数）。つまり、活性層１３は、井戸層３２を井戸層３２よりもバンドギャップの大きなバリア層３１でサンドイッチ状に挟んだ量子井戸構造を単位ペア構造とし、この単位ペア構造をｎ回積層したｎペア構造を有する。
具体的には、第１井戸層３２１は第１バリア層３１１と第２バリア層３１２の間に配置され、第２井戸層３２２は第２バリア層３１２と第３バリア層３１３の間に配置される。そして、第ｎ井戸層３２ｎは第ｎバリア層３１ｎと最終バリア層３１０の間に配置される。活性層１３の第１バリア層３１１は、第１半導体層１２上にブロック層１７を介して配置され、活性層１３の最終バリア層３１０上には第２半導体層１４（４１〜４４）が配置される。
井戸層３２１〜３２ｎは、例えばＩｎxＧａ1-xＮ（０＜ｘ＜１）層によって形成され、バリア層３１１〜３１ｎ，３１０は、例えばＧａＮ層によって形成される。また、多重量子井戸層のペア数は、例えば、６〜１１であることを特徴とする。なお、井戸層３２１〜３２ｎのインジウム（Ｉｎ）の比率｛ｘ／（１−ｘ）｝は、発生させたい光の波長に応じて適宜設定される。
また、井戸層３２１〜３２ｎの厚さは、例えば、約２〜３ｎｍ程度、望ましくは、約２．８ｎｍ程度であり、バリア層３１１〜３１ｎの厚さは約７〜１８ｎｍ程度、望ましくは、約１６．５ｎｍ程度である。
第１の実施の形態に係る半導体発光素子においては、第１半導体層１２から供給される電子と、第２半導体層１４から供給されるホールが活性層１３において効率よく再結合するための活性層１３内のＭＱＷペア数を最適化することができる。
（最終バリア層）
最終バリア層３１０の膜厚は、第２半導体層１４から活性層１３へのＭｇの拡散距離より厚く形成される。
図３３に示した半導体発光素子の例では、最終バリア層３１０のｐ型不純物の濃度が、第２半導体層１４に接する最終バリア層３１０の第１主面から最終バリア層３１０の膜厚方向に沿って漸減し、第１主面に対向する第２主面においてｐ型不純物が実質的に存在しない。
図３３に示した半導体発光素子の最終バリア層３１０の膜厚ｄ0は、第２半導体層１４の形成工程及びその工程以降において第２半導体層１４から活性層１３に拡散するｐ型不純物が、活性層１３の井戸層３２に達しないように設定される。つまり、第２半導体層１４から最終バリア層３１０に拡散するｐ型不純物が、第２半導体層１４に接する最終バリア層３１０の第１主面に対向する第２主面（最終バリア層３１０が井戸層３２ｎに接する面）まで達しない厚みに膜厚ｄ0が設定される。
第２半導体層１４に接する最終バリア層３１０の第１主面でのＭｇ濃度は、例えば、約２×１０20cｍ-3程度であり、第１主面に対向する最終バリア層３１０の第２主面に向かってＭｇ濃度は次第に低下し、第１主面から距離約７〜８ｎｍの位置においてＭｇ濃度は、約１０16ｃｍ-3未満の影響を及ぼさず、分析での検出下限界以下になる。
即ち、最終バリア層３１０の膜厚ｄ0を、約１０ｎｍ程度にすることにより、Ｍｇは最終バリア層３１０の第２主面まで拡散せず、そのため、活性層１３と接する最終バリア層３１０の第２主面にはＭｇは存在しない。つまり、第ｎ井戸層３２ｎ内にＭｇが拡散せず、活性層１３で発生する光の輝度の低下が防止される。
なお、第１バリア層３１１〜第ｎバリア層３１ｎの膜厚ｄ１〜ｄｎは、同一であってもよい。ただし、膜厚ｄ１〜ｄｎは、第１半導体層１２から活性層１３に注入される正孔が第ｎ井戸層３２ｎに到達し、第ｎ井戸層３２ｎで電子と正孔の再結合による発光が生じ得る厚さに設定する必要がある。第１バリア層３１１〜第ｎバリア層３１ｎの膜厚ｄ１〜ｄｎが厚すぎると活性層１３中での正孔の移動が妨げられ、発光効率が低下するためである。例えば、最終バリア層３１０の膜厚ｄ0は約１０ｎｍ程度であり、第１バリア層３１１〜第ｎバリア層３１ｎの膜厚ｄ１〜ｄｎは約７〜１８ｎｍ程度であり、第１井戸層３２１〜第ｎ井戸層３２ｎの膜厚は約２〜３ｎｍ程度である。
以上に説明したように、第１の実施の形態に係る半導体発光素子では、第２半導体層１４に接する最終バリア層３１０の膜厚ｄ0が、第２半導体層１４から活性層１３に拡散するｐ型不純物が活性層１３の井戸層３２に到達しない厚さに設定される。つまり、図３３に示した半導体発光素子によれば、最終バリア層３１０の膜厚ｄ0をＭｇの拡散距離より厚く設定することにより、活性層１３全体の膜厚の増大を抑制しつつ、第２半導体層１４から活性層１３の井戸層３２へのｐ型不純物の拡散を防止できる。その結果、井戸層３２へのｐ型不純物の拡散に起因する光の輝度の低下が生じず、半導体発光素子の品質の劣化が抑制された半導体発光素子を製造することができる。
（透明電極）
透明電極１５は、ＺｎＯ、ＩＴＯ若しくはインジウムを含有するＺｎＯのいずれかであっても良い。或いはまた、透明電極１５は、ＧａまたはＡｌが、不純物濃度１×１０19 〜５×１０21ｃｍ-3で不純物添加されたＺｎＯ、ＩＴＯ若しくはインジウムを含有するＺｎＯのいずれかであっても良い。
図３３に示した第１の実施の形態に係る半導体発光素子の詳細な模式的断面構造例１において、ｐ側電極およびｎ側電極まで形成した模式的断面構造は、図３６に示すように、第１半導体層１２に電圧を印加するｎ側電極２００と、第２半導体層１４に電圧を印加するｐ側電極１００を更に備える。図３６に示すように、第２半導体層１４、活性層１３、ブロック層１７、及び第１半導体層１２の一部領域をエッチングして露出させた第１半導体層１２の表面に、ｎ側電極２００が配置される。
ｐ側電極１００は、第２半導体層１４上に透明電極１５を介して配置される。或いはまた、ｐ側電極１００は、第２半導体層１４上に直接配置されていても良い。第４窒化物系半導体層４４上に配置される透明電極１５は、例えば、ＺｎＯ、ＩＴＯ若しくはインジウムを含有するＺｎＯのいずれかを含む。
ｎ側電極２００は、例えばアルミニウム（Ａｌ）膜、Ｔｉ／Ｎｉ／ＡｕまたはＡｌ／Ｔｉ／Ａｕ，Ａｌ／Ｎｉ／Ａｕ，Ａｌ／Ｔｉ／Ｎｉ／Ａｕの多層膜、或いは上層からＡｕ-Ｓｎ／Ｔｉ／Ａｕ／Ｎi／Ａｌの多層膜からなり、ｐ側電極１００は、例えばＡｌ膜、パラジウム（Ｐｄ）−金（Ａｕ）合金膜、Ｎｉ／Ｔｉ／Ａｕの多層膜、或いは上層からＡｕ-Ｓｎ／Ｔｉ／Ａｕの多層膜からなる。そして、ｎ側電極２００は第１半導体層１２に、ｐ側電極１００は、透明電極１５を介して第２半導体層１４に、それぞれオーミック接続される。
（詳細構造例２）
第１の実施の形態に係る半導体発光素子の詳細な模式的断面構造例２あって、半導体発光素子部分および活性層部分の拡大された模式的断面構造は、図３４に示すように、第１屈折率を有する基板１０と、基板１０上に配置され、第２屈折率を有し、周期的凹凸加工された加工層１８と、加工層１８に挟まれた基板１０上に配置されたバッファ層１６と、バッファ層１６および加工層１８上に配置され、 第３屈折率を有し、ｎ型不純物が不純物添加された第１半導体層１２と、第１半導体層１２上に配置され、第１半導体層１２より低い濃度でｎ型不純物が不純物添加されたブロック層１７と、ブロック層１７上に配置された活性層１３と、活性層１３上に配置された第２半導体層１４と、第２半導体層１４上に配置された透明電極１５とを備える。
バッファ層１６の屈折率の値は、第２屈折率の値と同じ、または大きい。すなわち、第１屈折率を有する基板１０と、第２屈折率を有する加工層１８と、第３屈折率を有する第１半導体層１２において、第１屈折率＜第２屈折率＜第３屈折率の関係があり、さらに、バッファ層１６の屈折率の値は、第２屈折率の値と同じ、または大きく、もしくは第３屈折率の値と同じ、または小さい。
第１の実施の形態に係る半導体発光素子の詳細な模式的断面構造例２は、活性層１３の上部に配置されたｐ型不純物を含む第３窒化物系半導体層４３と、第３窒化物系半導体層上に配置され、第３窒化物系半導体層のｐ型不純物よりも低濃度のｐ型不純物を含む第４窒化物系半導体層と、第４窒化物系半導体層上に配置され、透明電極１５とを備える。
第１の実施の形態に係る半導体発光素子の詳細な模式的断面構造例２においては、その構造上、第２半導体層１４が、活性層１３の上部に直接配置された第３窒化物系半導体層４３と、第３窒化物系半導体層４３上に配置され、第３窒化物系半導体層４３のｐ型不純物よりも低濃度のｐ型不純物を含む第４窒化物系半導体層４４からなる２層構造に形成されている。
活性層１３の上部に直接配置された第３窒化物系半導体層４３は、例えばＭｇを不純物添加された約１×１０20ｃｍ-3、厚さ約４０ｎｍ程度のｐ型ＧａＮ層で形成される。
第３窒化物系半導体層４３上に配置され,第３窒化物系半導体層４３のｐ型不純物よりも低濃度のｐ型不純物を含む第４窒化物系半導体層４４は、例えばＭｇを不純物添加された約８×１０19ｃｍ-3、厚さ約１０ｎｍ程度のｐ型ＧａＮ層で形成される。
第１の実施の形態に係る半導体発光素子の詳細な模式的断面構造例２において、インジウムを含む多重量子井戸からなる活性層１３の上に形成される第２半導体層１４は、上記のように、Ｍｇ濃度の異なる２層構造のｐ型ＧａＮ層からなり、上記の濃度でドーピングされている。ｐ型ＧａＮ層は、活性層１３への熱ダメージを低減させるために、約８００℃〜９００℃の低温で成長する。
活性層１３に一番近い第３窒化物系半導体層４３は、活性層１３への正孔注入量を決める層であるため、Ｍｇ濃度が高いほど発光強度が高くなる。このため、Ｍｇ濃度は高ければ高いほど望ましい。
第４窒化物系半導体層４４は、透明電極１５とのオーミックコンタクトを取るためのｐ型ＧａＮ層であり、実質的に空乏化されている。透明電極１５として、例えば、ＧａまたはＡｌが１×１０19 〜５×１０21ｃｍ-3程度不純物添加されたＺｎＯ電極を用いた場合、半導体発光素子の順方向電圧Ｖfを最も下げる時のＭｇ濃度となるように、第４窒化物系半導体層４４には、Ｍｇが不純物添加される。
ｐ型ＧａＮ層を２層成長させる場合、ｐ側電極１００に近い第３窒化物系半導体層４３、第４窒化物系半導体層４４は、膜中の正孔濃度を上昇させる必要があるため、キャリアガス中のＨ2ガス量を多くする。或いはまた、活性層１３に近い第３窒化物系半導体層４３は、キャリアガス中のＨ2ガス量を多くする必要はなく、活性層１３をＮ2キャリアガスで成長させているその延長で結晶成長させてもよい。
第１の実施の形態に係る半導体発光素子の詳細な模式的断面構造例２においても、基板１０上に配置された加工層１８、加工層１８に挟まれた基板１０上に配置されたバッファ層１６、バッファ層１６および加工層１８上に配置され,ｎ型不純物が不純物添加された第１半導体層１２、ブロック層１７、活性層１３、第２半導体層１４、最終バリア層３１０および電極構造は本発明の第１の実施の形態に係る半導体発光素子の詳細構造例１と同様であるため、説明は省略する。
また、第１の実施の形態に係る半導体発光素子の詳細な模式的断面構造例２においては、低温で第２半導体層１４を形成して活性層１３への熱ダメージを低減させ、かつ順方向電圧Ｖfを低下させ、発光効率を向上させることができる。
また、第１半導体層１２から供給される電子と、第２半導体層１４から供給されるホールが活性層１３において効率よく再結合するための活性層１３のＭＱＷペア数を最適化し、発光効率を向上させることができる。
また、第２半導体層１４から井戸層へのｐ型不純物の拡散を抑制し、発光効率を向上させることができ、第１半導体層１２から第２半導体層１４への電子のオーバーフロー、及び第１半導体層１２から活性層１３へのｎ型不純物の拡散を抑制し、発光効率を向上させることができる。
（結晶成長面方位）
第１の実施の形態に係る半導体発光素子に適用されるＩＩＩ族窒化物系半導体の結晶面について説明する。ＩＩＩ族窒化物系半導体の結晶構造のｃ面、ａ面、ｍ面は、模式的に図３５（ａ）に示すように表され、半極性面{１０−１１}は、模式的に図３５（ｂ）に示すように表され、半極性面｛１０−１３｝は、模式的に図３５（ｃ）に示すように表され、ＩＩＩ族原子と窒素原子の結合形状は、模式的に、図３５（ｄ）に示すように表される。
ＩＩＩ族窒化物系半導体の結晶構造は、図３５（ａ）〜図３５（ｄ）に示すように、六方晶系で近似することができ、一つのＩＩＩ族原子に対して４つの窒素原子が結合している。４つの窒素原子は、ＩＩＩ族原子を中央に配置した正四面体の４つの頂点に位置している。これらの４つの窒素原子は、一つの窒素原子がＩＩＩ族原子に対して＋ｃ軸方向に位置し、他の三つの窒素原子がＩＩＩ族原子に対して−ｃ軸側に位置している。このような構造のために、ＩＩＩ族窒化物系半導体では、分極方向がｃ軸に沿っている。
ｃ軸は六角柱の軸方向に沿い、このｃ軸を法線とする面（六角柱の頂面）がｃ面｛０００１｝である。ｃ面に平行な２つの面でＩＩＩ族窒化物半導体の結晶を劈開すると、＋ｃ軸側の面（＋ｃ面）はＩＩＩ族原子が並んだ結晶面となり、−ｃ軸側の面（−ｃ面）は窒素原子が並んだ結晶面となる。そのため、ｃ面は、＋ｃ軸側と−ｃ軸側とで異なる性質を示すので、極性面(Polar Plane)と呼ばれる。
＋ｃ面と−ｃ面とは異なる結晶面であるので、それに応じて、異なる物性を示す。具体的には、＋ｃ面は、アルカリに強いなどといった化学反応に対する耐久性が高く、逆に、−ｃ面は化学的に弱く、例えば、アルカリに溶けてしまうことが分かっている。
一方、六角柱の側面がそれぞれｍ面｛１０−１０｝であり、隣り合わない一対の稜線を通る面がａ面｛１１−２０｝である。これらは、ｃ面に対して直角な結晶面であり、分極方向に対して直交しているため、極性のない平面、すなわち、非極性面(Non-polar Plane)である。さらに、図３５（ｂ）および図３５（ｃ）に示すように、ｃ面に対して傾斜している（平行でもなく直角でもない）結晶面｛１０−１１｝や｛１０−１３｝は、分極方向に対して斜めに交差しているため、若干の極性のある平面、すなわち、半極性面(Semi-polar Plane)である。他の半極性面の具体例は、｛１０−１−１｝面、｛１０−１−３｝面、｛１１−２２｝面などの面である。
例えば、ｍ面を主面とするＧａＮ単結晶基板は、ｃ面を主面としたＧａＮ単結晶から切り出して作製することができる。切り出された基板のｍ面は、例えば、化学的機械的研磨処理によって研磨され、［０００１］方向および［１１−２０］方向の両方に関する方位誤差が±１°以内（好ましくは±０．３°以内）とされる。こうして、ｍ面を主面としたＧａＮ単結晶基板が得られる。
第１の実施の形態に係る半導体発光素子は、上記六方晶構造の各面を結晶主面として用いることができ、ＭＯＣＶＤ法などによって、半導体発光素子を形成することができる。
第１の実施の形態に係る半導体発光素子においては、例えば、第１半導体層１２，活性層１３，および第２半導体層１４は、六方晶構造の非極性面を結晶成長の主面とし、第１半導体層１２の横方向成長面は、上記の非極性面に垂直な非極性面となるように、加工層１８のパターン形状を選択すると良い。
或いはまた、第１半導体層１２，活性層１３，および第２半導体層１４は、六方晶構造のｍ面を結晶成長の主面とし、第１半導体層１２の横方向成長面は、上記のｍ面に垂直なａ面となるように、加工層１８のパターン形状を選択すると良い。
或いはまた、第１半導体層１２，活性層１３，および第２半導体層１４は、六方晶構造のａ面を結晶成長の主面とし、第１半導体層１２の横方向成長面は、上記のａ面に垂直なｍ面となるように、加工層１８のパターン形状を選択すると良い。
或いはまた、第１半導体層１２，活性層１３，および第２半導体層１４は、六方晶構造の半極性面を結晶成長の主面とし、第１半導体層１２の横方向成長面は、上記の半極性面に垂直なａ面若しくはｍ面となるように、加工層１８のパターン形状を選択すると良い。
或いはまた、第１半導体層１２，活性層１３，および第２半導体層１４は、六方晶構造の極性面を結晶成長の主面とし、第１半導体層１２の横方向成長面は、ｍ面若しくはａ面となるように、加工層１８のパターン形状を選択すると良い。
（詳細構造例３）
第１の実施の形態に係る半導体発光素子の詳細な模式的断面構造例３であって、半導体発光素子部分および活性層部分の拡大された模式的断面構造は、図３７に示すように、基板１０と、基板１０上に配置され、周期的凹凸加工された加工層１８と、加工層１８に挟まれた基板１０上に配置されたＡｌＮバッファ層１６と、ＡｌＮバッファ層１６上および加工層１８上に配置され、ｎ型不純物が不純物添加されたＡｌxＧａ1-xＮ層(０＜ｘ＜１)からなるｎ型半導体層２５と、ｎ型半導体層２５上に配置され、ＡｌxＧａ1-xＮ層(０＜ｘ＜１)からなるバリア層とバリア層よりバンドギャップが小さいＡｌxＩｎyＧａ1-x-yＮ層(０＜ｘ≦ｙ＜１, ０＜ｘ＋ｙ＜１)からなる井戸層が交互に配置された積層構造を有する多重量子井戸からなる活性層６０と、活性層６０上に配置され、ｐ型不純物が不純物添加されたＡｌxＧａ1-xＮ層(０≦ｘ＜１)からなる第２半導体層８０とを備える。
ｎ型半導体層２５は、ｎ型不純物が不純物添加されたＡｌxＧａ1-xＮ層(０＜ｘ＜１)からなる第１半導体層１２と第１半導体層１２上に配置され、同じくｎ型不純物が不純物添加されたＡｌxＧａ1-xＮ層(０＜ｘ＜１)からなるｎ型コンタクト層１９とを備える。
活性層６０は、図３７に示すように、ＡｌxＧａ1-xＮ層(０＜ｘ＜１)からなるバリア層６１１〜６１ｎ、６１０とバリア層６１１〜６１ｎ、６１０よりバンドギャップが小さいＡｌxＩｎyＧａ1-x-yＮ層(０＜ｘ≦ｙ＜１, ０＜ｘ＋ｙ＜１) からなる井戸層６２１〜６２ｎが交互に配置された積層構造を有する。
図３７に示した第１の実施の形態に係る半導体発光素子の詳細な模式的断面構造例３において、ｐ側電極およびｎ側電極まで形成した模式的断面構造は、図３８に示すように、ｎ型半導体層２５に電圧を印加するｎ側電極２００と、第２半導体層８０に電圧を印加するｐ側電極１００を更に備える。図３８に示すように、第２半導体層８０、活性層６０、及びｎ型コンタクト層１９の一部領域をエッチングして露出させたｎ型コンタクト層１９の表面に、ｎ側電極２００が配置される。
（フリップチップ構造）
第１の実施の形態に係る半導体発光素子をフリップチップ構造のパッケージに実装した構造を示す模式的断面構造は、図３９に示すように表される。
第１の実施の形態に係る半導体発光素子のｐ側電極１００は、ダイボンディングによって、パッケージ２の内壁底に実装されたアノード用の電極パターン（図示省略）に接続され、同様に、ｎ側電極２００は、ダイボンディングによって、パッケージ２の内壁底に実装されたカソード用の電極パターン（図示省略）に接続されている。
また、第１の実施の形態に係る半導体発光素子は、例えば、モールド樹脂１によって、パッケージ２内に実装されている。
フリップチップ構造に実装された第１の実施の形態に係る半導体発光素子においては、活性層１３から下方向に放射された光は、第２半導体層１４と透明電極１５との界面で一部反射され、上方向に伝搬される。また、活性層１３から上方向に放射された光は、加工層１８において効率良く屈折されて、基板１０内を伝搬し、上方向に伝搬される。
結果として、図３８に示すように、フリップチップ構造のパッケージ２に実装された第１の実施の形態に係る半導体発光素子において、活性層１３から上方向および下方向に放射された光は、効率良く外部に取り出すことができる。
ＧａＮ層側から主にサファイア基板１０を介して外部へ光を取り出す経路となるフリップチップ構造が、特に輝度を向上させる点で有効である。
第１の実施の形態に係る半導体発光素子においては、加工層１８の内部に屈折率ｎの分布を持たせても良い。このように構成することによって、基板１０側への光の取り出し効率が向上し、外部発光効率の向上した半導体発光素子を提供することができる。
第１の実施の形態に係る半導体発光素子によれば、エッチング技術を用いて、基板成長面に凹部の深さｔが約２００ｎｍ以下の周期的凹凸構造を作製し、外部発光効率の向上した半導体発光素子を提供することができる。
本発明によれば、基板成長面に光の干渉効果を考慮した周期的凹凸構造を形成することにより、光取り出し効率の向上した半導体発光素子を提供することができる。
[その他の実施の形態]
上記のように、本発明は第１の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
既に述べた実施の形態の説明においては、ＡｌxＧａ1-xＮ層(０＜ｘ＜１)からなるバリア層３１と該バリア層３１よりバンドギャップが小さいＡｌxＩｎyＧａ1-x-yＮ層(０＜ｘ≦ｙ＜１, ０＜ｘ＋ｙ＜１)からなる井戸層３２が交互に配置された積層構造を有する多重量子井戸からなる活性層３０の例を示したが、活性層３０がＡｌxＩｎyＧａ1-x-yＮ層(０＜ｘ≦ｙ＜１, ０＜ｘ＋ｙ＜１)からなる１つの井戸層３２を含み、この井戸層３２とｐ型半導体層８０間に配置された最終バリア層３１０の膜厚ｄ0を、Ｍｇの拡散距離より厚くした構造であってもよい。
本発明の第１の実施の形態において、ナノインプリント技術を用いて基板成長面に、凹部の深さｔ＝２００ｎｍ以下の周期的凹凸構造を形成しても良い。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明の半導体発光素子は、量子井戸構造を備えたＬＥＤ素子,ＬＤ素子等の窒化物系半導体素子全般に利用可能であり、特に、ＧａＮ系ＬＥＤ、青色ＬＥＤ、紫外ＬＥＤ、白色ＬＥＤ、緑色ＬＥＤ、およびこれらを適用した照明技術分野、ディスプレイ技術分野など幅広い分野に適用可能である。
１…モールド樹脂
２…パッケージ
６…レジスト層
１０…基板（サファイア基板）
１２、１２ａ、１２１、１２２、１２３、１２４…第１半導体層（ｎ型半導体層）
１２ｂ…ｎ型ＢＡｌＧａＩｎＮ層
１３、３０，６０…活性層
１４、４０，８０…第２半導体層（ｐ型半導体層）
１５…透明電極
１６…バッファ層
１７…ブロック層
１８、１８−１〜１８−ｎ、１９ａ、１９ｂ…加工層
１９…ｎ型コンタクト層
２０…貫通転位
２１…電子バリア層
２２…キャップ層
２５…ｎ型半導体層
３１，３１１〜３１ｎ…バリア層（ＧａＮ層）
３２，３２１〜３２ｎ…井戸層（ＩｎＧａＮ層）
６１，６１１〜６１ｎ…バリア層（ＡｌＧａＮ層）
６２，６２１〜６２ｎ…井戸層（ＡｌＩｎＧａＮ層）
４１，８１…第１窒化物系半導体層
４２，８２…第２窒化物系半導体層
４３，８３…第３窒化物系半導体層
４４，８４…第４窒化物系半導体層（ｐ型コンタクト層）
１００…ｐ側電極
１０２、２０２…ボンディングコンタクト
１０４、２０４…ボンディングワイヤ
１０６、２０６…電極パターン
２００…ｎ側電極
３１０、６１０…最終バリア層
ＬＯ…加工層１８の中央部
ＬＡ,ＬＢ…横方向選択成長方向のベクトル

Claims (16)

  1. 第１屈折率を有する基板と、
    前記基板上に配置され、第２屈折率を有し、周期的凹凸加工された加工層と、
    前記加工層に挟まれた前記凹部の前記基板上および前記凸部の前記加工層上に配置され、第３屈折率を有する第１半導体層と
    を備え、前記第２屈折率の値は、前記第１屈折率の値よりも大きく、前記第３屈折率の値よりも小さいことを特徴とする半導体発光素子。
  2. 前記第１半導体層は、ＢwＡｌyＧａ1-xＩｎzＮ(０≦ｗ≦１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＝ｗ＋ｙ＋ｚ)系半導体層を備えることを特徴とする請求項１に記載の半導体発光素子。
  3. 前記凹部の幅ｂと前記凸部の幅ａの比ｂ／ａが２／５以下であることを特徴とする請求項１または２に記載の半導体発光素子。
  4. 前記凹部の面積Ｂと前記凸部の面積Ａの比Ｂ／Ａが１以下であることを特徴とする請求項１〜３のいずれか１項に記載の半導体発光素子。
  5. 前記凹部の深さｔと前記凹部の幅ｂの比ｔ／ｂが２／５以下であることを特徴とする請求項１〜４のいずれか１項に記載の半導体発光素子。
  6. 前記加工層は、酸化物、窒化物、または酸素と窒素からなる化合物のいずれかであることを特徴とする請求項１〜５のいずれか１項に記載の半導体発光素子。
  7. 前記加工層は、Ｂ、Ｍｇ、Ａｌ、Ｓｉ、Ｔｉ、Ｚｎ、またはＧａのいずれかの元素から構成される化合物であることを特徴とする請求項１〜５のいずれか１項に記載の半導体発光素子。
  8. 前記加工層は、ＳｉＯＮ、ＳｉＮ、またはＢpＡｌqＧａ1-rＮ(０≦ｐ≦１、０≦ｑ≦１、０≦ｒ≦１、ｒ＝ｐ＋ｑ)のいずれかであることを特徴とする請求項１〜５のいずれか１項に記載の半導体発光素子。
  9. 前記基板は、サファイア基板を備えることを特徴とする請求項１〜８のいずれか１項に記載の半導体発光素子。
  10. 前記加工層に挟まれた前記基板上に配置され、ＢsＡｌtＧａ1-uＮ(０≦ｓ≦１、０≦ｔ≦１、０≦ｕ≦１、ｕ＝ｓ＋ｔ)からなるバッファ層をさらに備えることを特徴とする請求項１〜９のいずれか１項に記載の半導体発光素子。
  11. 前記第１半導体層は、前記バッファ層上に配置されたＢiＡｌjＧａ1-kＮ(０≦ｉ≦１、０≦ｊ≦１、０≦ｋ≦１、ｋ＝ｉ＋ｊ)系半導体層を備え、前記第３屈折率は前記バッファ層の屈折率の値と同じ、または大きい値を有することを特徴とする請求項１０に記載の半導体発光素子。
  12. 前記第１半導体層、前記バッファ層のいずれか一方若しくは両方ともにＳｉドープされていることを特徴とする請求項１０〜１１のいずれか１項に記載の半導体発光素子。
  13. 前記バッファ層の屈折率の値は、前記第２屈折率の値と同じ、または大きいことを特徴とする請求項１０〜１２のいずれか１項に記載の半導体発光素子。
  14. 前記第１半導体層上に配置された活性層と、
    前記活性層上に配置され、ｐ型不純物をドープされた第２半導体層と
    をさらに備えることを特徴とする請求項１〜１３のいずれか１項に記載の半導体発光素子。
  15. 前記第２半導体層上に配置された透明電極と、
    前記透明電極、前記第２半導体層、前記活性層および前記第１半導体層の一部を除去して得られた前記第１半導体層面上に配置されたｎ側電極と、
    前記透明電極上に配置されたｐ側電極と
    を備えることを特徴とする請求項１４に記載の半導体発光素子。
  16. 前記半導体発光素子は、フリップチップ構造を備え、光は前記基板側から取り出されることを特徴とする請求項１〜１５のいずれか１項に記載の半導体発光素子。
JP2009207523A 2009-09-08 2009-09-08 半導体発光素子 Pending JP2011060917A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009207523A JP2011060917A (ja) 2009-09-08 2009-09-08 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009207523A JP2011060917A (ja) 2009-09-08 2009-09-08 半導体発光素子

Publications (1)

Publication Number Publication Date
JP2011060917A true JP2011060917A (ja) 2011-03-24

Family

ID=43948236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009207523A Pending JP2011060917A (ja) 2009-09-08 2009-09-08 半導体発光素子

Country Status (1)

Country Link
JP (1) JP2011060917A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243815A (ja) * 2011-05-16 2012-12-10 Toshiba Corp 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法
JP2012244152A (ja) * 2012-01-19 2012-12-10 Toshiba Corp 半導体発光素子
US8823033B2 (en) 2011-12-07 2014-09-02 Sharp Kabushiki Kaisha Nitride semiconductor ultraviolet light-emitting device
JP2014165337A (ja) * 2013-02-25 2014-09-08 Rohm Co Ltd 発光素子、発光素子パッケージおよび発光素子の製造方法
WO2014192821A1 (ja) * 2013-05-31 2014-12-04 旭化成イーマテリアルズ株式会社 Ｌｅｄ用パタンウェハ、ｌｅｄ用エピタキシャルウェハ及びｌｅｄ用エピタキシャルウェハの製造方法
WO2016002801A1 (ja) * 2014-07-01 2016-01-07 株式会社タムラ製作所 半導体積層構造体及び半導体素子
JP2018046301A (ja) * 2017-12-14 2018-03-22 ローム株式会社 発光素子および発光素子パッケージ
JP2019145819A (ja) * 2014-01-20 2019-08-29 ローム株式会社 発光素子および発光素子パッケージ
WO2023027064A1 (ja) * 2021-08-25 2023-03-02 出光興産株式会社 発光素子用の反射電極

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021789A (ja) * 1997-08-29 2000-01-21 Toshiba Corp 窒化物系半導体素子、発光素子及びその製造方法
JP2009054898A (ja) * 2007-08-28 2009-03-12 Yamaguchi Univ 発光素子及びその作製方法
JP2009194365A (ja) * 2007-12-28 2009-08-27 Rohm Co Ltd 半導体発光素子およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021789A (ja) * 1997-08-29 2000-01-21 Toshiba Corp 窒化物系半導体素子、発光素子及びその製造方法
JP2009054898A (ja) * 2007-08-28 2009-03-12 Yamaguchi Univ 発光素子及びその作製方法
JP2009194365A (ja) * 2007-12-28 2009-08-27 Rohm Co Ltd 半導体発光素子およびその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952401B2 (en) 2011-05-16 2015-02-10 Kabushiki Kaisha Toshiba Semiconductor light emitting device, wafer, and method for manufacturing nitride semiconductor crystal layer
JP2012243815A (ja) * 2011-05-16 2012-12-10 Toshiba Corp 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法
US8823033B2 (en) 2011-12-07 2014-09-02 Sharp Kabushiki Kaisha Nitride semiconductor ultraviolet light-emitting device
JP2012244152A (ja) * 2012-01-19 2012-12-10 Toshiba Corp 半導体発光素子
JP2014165337A (ja) * 2013-02-25 2014-09-08 Rohm Co Ltd 発光素子、発光素子パッケージおよび発光素子の製造方法
US20160149079A1 (en) * 2013-05-31 2016-05-26 Asahi Kasei E-Materials Corporation Pattern wafer for leds, epitaxial wafer for leds and method of manufacturing the epitaxial wafer for leds
CN105247693A (zh) * 2013-05-31 2016-01-13 旭化成电子材料株式会社 Led用图案晶片、led用外延片以及led用外延片的制造方法
WO2014192821A1 (ja) * 2013-05-31 2014-12-04 旭化成イーマテリアルズ株式会社 Ｌｅｄ用パタンウェハ、ｌｅｄ用エピタキシャルウェハ及びｌｅｄ用エピタキシャルウェハの製造方法
JPWO2014192821A1 (ja) * 2013-05-31 2017-02-23 旭化成株式会社 Ｌｅｄ用パタンウェハ、及びｌｅｄ用エピタキシャルウェハ
US9660141B2 (en) 2013-05-31 2017-05-23 Asahi Kasei E-Materials Corporation Pattern wafer for LEDs, epitaxial wafer for LEDs and method of manufacturing the epitaxial wafer for LEDs
JP2019145819A (ja) * 2014-01-20 2019-08-29 ローム株式会社 発光素子および発光素子パッケージ
WO2016002801A1 (ja) * 2014-07-01 2016-01-07 株式会社タムラ製作所 半導体積層構造体及び半導体素子
JP2016015374A (ja) * 2014-07-01 2016-01-28 株式会社タムラ製作所 半導体積層構造体及び半導体素子
JP2018046301A (ja) * 2017-12-14 2018-03-22 ローム株式会社 発光素子および発光素子パッケージ
WO2023027064A1 (ja) * 2021-08-25 2023-03-02 出光興産株式会社 発光素子用の反射電極

Similar Documents

Publication Publication Date Title
JP5037169B2 (ja) 窒化物系半導体発光素子及びその製造方法
US9911894B2 (en) Nitride-based III-V group compound semiconductor
CN100418236C (zh) 半导体发光元件及其制造方法
US9054269B2 (en) Semiconductor light-emitting device
KR101309413B1 (ko) 발광 다이오드, 발광 다이오드의 제조 방법, 집적 발광다이오드, 집적 발광 다이오드의 제조 방법, 발광 다이오드백라이트, 발광 다이오드 조사 장치, 발광 다이오드표시장치, 전자 장치, 전자 기기, 및 전자 기기의 제조방법
US7999249B2 (en) Nitride semiconductor light emitting device with surface texture and its manufacture
JP3882539B2 (ja) 半導体発光素子およびその製造方法、並びに画像表示装置
JP5340712B2 (ja) 半導体発光素子およびその製造方法
EP2752894A2 (en) Semiconductor light-emitting device and light source device including the same
JP2011060917A (ja) 半導体発光素子
JP2003110136A (ja) 発光素子
JP5366518B2 (ja) 半導体発光素子およびその製造方法
KR20030093265A (ko) 반도체 발광 소자
US20130146928A1 (en) Semiconductor light-emitting device
JP2004153090A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
JP2006339534A (ja) 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
JP2006324331A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
JP2011009382A (ja) 半導体発光素子
KR100586973B1 (ko) 돌기부가 형성된 기판을 구비한 질화물 반도체 발광소자
JP5140979B2 (ja) ＡｌＧａＩｎＰ系発光ダイオード、光源セルユニット、ディスプレイおよび電子機器
US9397262B2 (en) Optoelectronic semiconductor chip and method for the production thereof
JP5094488B2 (ja) Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法、及びランプ
KR100972974B1 (ko) Ⅲ족 질화물 기판의 표면개선방법, 이로부터 제조된 ⅲ족질화물 기판 및 이러한 ⅲ족 질화물 기판을 이용한 질화물반도체 발광 소자
JP2004304195A (ja) ＧａＮ基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140218